JPH0883861A - 半導体パッケージ被覆用金属箔材料および半導体装置 - Google Patents

半導体パッケージ被覆用金属箔材料および半導体装置

Info

Publication number
JPH0883861A
JPH0883861A JP7033677A JP3367795A JPH0883861A JP H0883861 A JPH0883861 A JP H0883861A JP 7033677 A JP7033677 A JP 7033677A JP 3367795 A JP3367795 A JP 3367795A JP H0883861 A JPH0883861 A JP H0883861A
Authority
JP
Japan
Prior art keywords
metal foil
resin
foil material
package
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7033677A
Other languages
English (en)
Inventor
Hitomi Shigyo
ひとみ 執行
Yuji Hotta
祐治 堀田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nitto Denko Corp
Original Assignee
Nitto Denko Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nitto Denko Corp filed Critical Nitto Denko Corp
Priority to JP7033677A priority Critical patent/JPH0883861A/ja
Publication of JPH0883861A publication Critical patent/JPH0883861A/ja
Priority to US08/702,792 priority patent/US5834850A/en
Priority to US08/977,053 priority patent/US5904505A/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/564—Details not otherwise provided for, e.g. protection against moisture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/585—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries comprising conductive layers or plates or strips or rods or rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H01L2223/54486—Located on package parts, e.g. encapsulation, leads, package substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

(57)【要約】 【目的】 耐湿性、耐半田性および耐熱衝撃性等に優
れた信頼性の高い半導体装置を実現する。 【構成】 半導体素子を樹脂で封止してなる半導体パ
ッケージの表面に、溶融状態の封止用樹脂と接触するこ
ととなる面の接触角（水との接触角）が１１０°以下で
ある金属箔材料、あるいは室温時の引張強さが５．０〜
２０．０ｋｇｆ／ｍｍ2 で伸びが２０％以上である金属
箔材料を固着する。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、半導体素子を樹脂で封
止してなる半導体パッケージの表面に固着される金属箔
材料、およびこれを備えた半導体装置に関する。
【０００２】
【従来の技術】トランジスタ、ＩＣおよびＬＳＩ等の半
導体装置は、従来、セラミックパッケージ等により封止
され半導体装置化されていたが、コスト、量産性の観点
から、プラスチックパッケージを用いた樹脂封止が主流
になっている。この種の樹脂封止には、従来からエポキ
シ樹脂が使用されており良好な成績を収めている。
【０００３】一方、半導体装置分野の技術革新によって
集積度の増大化とともに素子寸法の大型化が進んでいる
反面、パッケージの小型化、薄型化の要請が強く、その
ため、封止用の樹脂材料の占める容積率が減少してい
る。このような事情から、封止材料については、半導体
装置の熱応力を低減できるような特性、耐湿信頼性、耐
熱衝撃試験に対する信頼性など各種特性の向上が要求さ
れている。
【０００４】特に、近年、半導体素子サイズは益々大型
化する傾向にあり、半導体封止樹脂の性能評価用の加速
試験である熱サイクル試験（ＴＣＴテスト）に対するよ
り以上の性能の向上が要求されている。また、半導体パ
ッケージの配線基板への実装方法として、配線基板に孔
を開けずに直接半田付けする表面実装が主流となってき
ており、このため、半導体パッケージを吸湿した状態で
半田溶融液に浸漬してもパッケージにクラックや膨れが
発生しないという特性が要求されている。
【０００５】これらの要求に対して従来から、ＴＣＴテ
ストで評価される各特性の向上のためにシリコーン化合
物でエポキシ樹脂を変性して熱応力を低減させることが
検討されている。また、半田浸漬時の耐クラック性の向
上のためにリードフレームとの密着性の向上等も検討さ
れてきたが、その効果はいまだ充分ではない。
【０００６】そこで、本願発明者らは、プラスチックパ
ッケージが薄型化しても耐湿性、耐半田性、および耐熱
衝撃性に優れ、高信頼性を持つ半導体装置を得るため
に、金属箔によりプラスチックパッケージ表面を被覆す
ることを提案し、その方法として、半導体素子を封止す
る樹脂を金型を用いて成形加工する際に、金型の成形面
に金属箔材料を仮固定した後、樹脂を注入、成形するこ
とにより、プラスチックパッケージ表面に金属箔材料を
直接固着させる方法を提案した。また、そのような場合
の金型成形面への金属箔材料の仮固定方法として、金属
箔材料上に仮固定用の接着剤層を設ける方法、あるいは
真空吸着、磁力、重力などの物理的手段を用いて金型成
形面に金属箔材料を仮固定する方法を提案している。
【０００７】
【発明が解決しようとする課題】ところが、上記のよう
にしてプラスチックパッケージ表面に金属箔材料を直接
固着させることにより製造される半導体パッケージにお
いては、封止樹脂の成形時や成形後の硬化時、あるいは
配線基板への当該パッケージの実装時などの熱応力負荷
時に金属箔が剥がれることがあり、その結果、パッケー
ジ表面を金属箔で被覆したことにより得られるはずの効
果、例えばＴＣＴテストにおける信頼性の向上や半田溶
融液浸漬時の耐クラック性の向上等の効果が一部損なわ
れるという問題が生じていた。
【０００８】本発明は、このような問題に鑑みてなされ
たもので、主として、パッケージ成形時および成形後の
樹脂硬化時における封止樹脂と金属箔材料との固着不良
や、配線基板への実装時におけるパッケージ表面からの
金属箔材料の剥がれを防止することにより、パッケージ
表面に対する金属箔材料の被覆による効果が充分に得ら
れるようにし、ひいては耐湿性、耐半田性および耐熱衝
撃性等に優れた信頼性の高い半導体装置を実現すること
を目的とする。
【０００９】
【課題を解決するための手段】上記目的達成のため、本
願の第１発明は、半導体素子を樹脂で封止してなる半導
体パッケージの表面に固着される金属箔材料であって、
上記パッケージの成形時に封止用樹脂と接触することと
なる当該金属箔材料面の水に対する接触角が１１０°以
下であるもので構成されていることを特徴とする。
【００１０】また、本願の第２発明は、半導体素子を樹
脂で封止してなる半導体パッケージの表面に固着される
金属箔材料であって、室温時における引張強さが５．０
〜２０．０ｋｇｆ／ｍｍ2 で伸びが２０％以上であるこ
とを特徴とする。
【００１１】さらに、本願第３発明の半導体装置は、半
導体パッケージ表面に上記第１発明または第２発明の金
属箔材料を固着させたことを特徴とする。上記第１発明
の金属箔材料において、封止用樹脂と接触することとな
る当該金属箔材料面の水に対する接触角は好ましくは１
１０°以下、特に１００°以下が良い。接触角が１１０
°より大きいと樹脂との濡れ不足のために金属箔材料と
封止用樹脂との界面にエアポケットを生じ、その結果、
成形時や成形後硬化時、あるいは実装時などの熱応力負
荷時に金属箔材料が剥がれるおそれがあるからである。
【００１２】一方、上記第２発明の金属箔材料におい
て、上述のように室温時の引張強さを５．０〜２０．０
ｋｇｆ／ｍｍ2 の範囲とし且つ伸びを２０％以上（つま
り金属箔材料の両端を引っ張って２０％以上伸ばしたと
きでも破断しないこと）としたのは、熱応力負荷や成形
収縮もくしはアト収縮等によって封止用樹脂ないしパッ
ケージが変形しても、当該金属箔材料がそのような変形
に柔軟に対応してパッケージ表面から剥がれないように
するためであり、また熱応力負荷によるパッケージのク
ラック発生を効果的に防止するのに上述した程度の値が
必要だからである。ここで、金属箔材料の引張強さや伸
びを室温時のものとして規定したのは、通常この種の物
性値を特定するのに室温下での測定値を用いるのが便利
であること、また室温時での値を特定しておけば、それ
以外の温度においても室温時の値にほぼ比例した所要の
値が期待できること等の理由による。金属箔材料の室温
時での引張強さや伸びについては、その厚みも関係する
ので、上述の範囲内で特に好ましい値を特定するのは難
しい。金属箔材料の厚みを特定したときに、それに応じ
た好ましい値が上述の範囲内で定められる。
【００１３】第１発明または第２発明の金属箔材料は、
成形時の樹脂温度や金型温度に耐えうるように３００°
Ｃ以上の融点を有するものでなければならないが、この
条件を満たすものであれば特に金属の種類は限定されな
い。このようなものとしては、例えば、アルミニウム、
ステンレススティール、銅、ニッケルなどがあげられ
る。
【００１４】また、金属箔材料の厚みは、１μｍ〜３０
０μｍの範囲、好ましくは５μｍ〜２００μｍの範囲に
設定される。厚みが１μｍ以下のものはその取扱いが困
難であり、３００μｍを超えると半導体素子を包む樹脂
の厚さが減少し、射出時における樹脂の流動性が悪くな
る。
【００１５】本願第３発明の半導体装置は、例えば、半
導体素子を封止する樹脂を金型を用いてトランスファ成
形または射出成形により成形加工する際に同金型の成形
面に本願第１発明または第２発明の金属箔材料を仮固定
し、その後に金型内へ樹脂を注入して成形することによ
り製造される。ここで、参考のために、その成形加工方
法の一例を図面を参照しながら説明する。
【００１６】まず、図１の（Ａ）に示すように、開かれ
た金型１、２の成形面に金属箔材料３を仮固定する。次
いで、同図（Ｂ）に示すように、封止すべき半導体素子
４にリードフレーム５を伴ったものを供給する。次に、
同図（Ｃ）に示すように、金型１、２を閉じた後、その
金型内に封止材料としての樹脂６を注入して成形・硬化
させる。硬化後、金型１、２を開いて、同図（Ｄ）に示
すように樹脂６の表面に金属箔材料３が固着された半導
体装置を取り出す。なお、上記の場合において、仮固定
とは、金型の開閉動作によっても脱落せず、樹脂成形後
は金型から容易に剥離させうる程度の固着性を意味す
る。
【００１７】図２に上記金属箔材料３の構造例を模式的
に拡大して示す。ここに例示した金属箔材料３において
は、金属箔７の片面に金型成形面への仮固定用の接着剤
層８が設けられている。これは、金型１、２内へ樹脂６
を注入する際に金属箔材料３のセット位置が変化した
り、樹脂６が金属箔材料３と金型成形面との間に流れ込
んだりしないようにするためのものである。また、図示
省略したが、金属箔７の裏面に封止用樹脂材料との接着
性を強化するアンカー用の下塗剤層（例えばシランカプ
リング剤層など）を設けてもよい。
【００１８】上記仮固定用の接着剤層としては、金型が
高温になるため、例えば、フェノキシ樹脂、エチレン＝
酢酸ビニル共重合体、ポリエステル樹脂等の熱溶融性の
接着剤、あるいはエポキシ樹脂等の熱硬化性樹脂が用い
られる。この接着剤層の厚みは５μｍ〜１００μｍの範
囲が好ましい。なお、この種の接着剤層には粘着剤層も
含まれる。
【００１９】図３に、仮固定用として接着剤層を用いた
場合に得られる半導体装置の模式的断面図を示す。これ
の特徴は、金属箔７の表面９が周囲の樹脂表面１０より
も陥没していることである。
【００２０】さらに、金型への仮固定用接着剤層には、
封止用樹脂と相溶性に優れた材料として、例えばエポキ
シ樹脂やフェノキシ樹脂を用いることができる。なお、
接着剤層を設けずに、例えば真空吸着、磁力、重力など
の物理的手段により金型成形面への金属箔の仮固定を実
施することもできる。この方法により得られた半導体装
置の特徴は、図４に例示するように金属箔７の表面９と
周囲の樹脂表面１０とが同一平面となっていることであ
る。
【００２１】なお、図３および図４は本発明の半導体装
置の一例をそれぞれ示したもので、本発明の半導体装置
がこれらに限られないことは勿論である。例えば、同図
に示した半導体装置では半導体パッケージの両面に金属
箔７が固着されているが、本発明の半導体装置には、半
導体パッケージの片面にしか金属箔が固着されていない
ようなものも含まれる。
【００２２】また、半導体素子の封止用樹脂材料として
は熱硬化性樹脂が用いられ、例えば、エポキシ樹脂、フ
ェノール樹脂、尿素樹脂、メラミン樹脂、ポリエステル
樹脂、ジアリルフタレート樹脂、ポリフェニレンサルフ
ァイド等があげられる。この中でもエポキシ樹脂を使用
することが好ましい。その場合、エポキシ樹脂には、硬
化剤、硬化促進剤、充填剤等の従来公知の添加剤が配合
されエポキシ樹脂組成物として使用される。また、上記
熱硬化樹脂には、シリコーンオイル、ワックス類などの
金型に対して離型効果を有する離型剤を０．０１〜５重
量％含有させることができる。
【００２３】上記金属箔材料を用いてプラスチックパッ
ケージを被覆する場合、そのパッケージ表面積の２０％
以上を被覆するのが好ましく、特に８０％以上が好まし
い。２０％以上被覆することにより、得られる半導体装
置のＴＣＴテストにおける信頼性や半田溶融液浸漬時の
耐クラック性が向上し、特に８０％以上の場合にそのよ
うな性能の向上が著しいからである。
【００２４】さらに、半導体装置の製品名、製造ロット
番号等の個体識別情報は、成形前あるいは成形後に、プ
ラスチックパッケージ表面に記録されるが、この発明に
おいては、金属箔表面に記録されることが好ましい。こ
の個体識別情報は、一般的な方法であるレーザマーキン
グ、スタンプなどの方法により記録してもよい。また、
大量情報の記録を行う場合は、感光性樹脂を使用するこ
とが好ましい。この方法は、感光性樹脂を用いて金属箔
上に感光性樹脂層を形成し、これにマスクフィルムを介
した紫外線（ＵＶ）露光法等の方法により光を照射して
個体識別情報を記録するという方法である。上記感光性
樹脂は、アクリル系、エポキシ系、ポリイミド系の感光
性樹脂が挙げられ、このなかでも、耐熱性の観点から、
ポリイミド系の感光性樹脂を用いることが好ましい。ま
た、記録層の厚みは、０．１〜２０μｍ、好ましくは１
〜５μｍの範囲に設定される。金属箔表面に個体識別情
報を記録する場合、金属箔として、下記の特性（Ａ）あ
るいは特性（Ｂ）を有する金属箔を使用することが好ま
しい。 （Ａ）金属箔表面の光沢度が、ＪＩＳ Ｚ８７４１にお
いて７０〜２５０％の範囲である。 （Ｂ）平均表面粗さが、０．１〜１０μｍである。 このような金属箔を使用することにより、余分な反射光
の影響が除去され、広い角度から個体識別情報を正確に
認識することができる。また、よりコントラストを得る
ため、色材層を金属箔上に設けてもよい。
【００２５】
【作用】本発明の金属箔材料は、半導体素子を樹脂で封
止して半導体パッケージを成形加工する際に、例えば金
型の成形面に仮固定された状態で樹脂注入されることに
より、そのパッケージ表面に固着される。
【００２６】その場合、特に第１発明の金属箔材料にお
いては、封止用樹脂と接することとなる面の接触角が１
１０°以下となるように設定されているので、その面に
封止用樹脂が良くなじむこととなる。その結果、封止用
樹脂と金属箔材料との密着性が向上し、両者の界面にお
けるエアポケットの発生等が防止される。これにより、
半導体パッケージの成形時や成形後硬化時、あるいは実
装時などの熱応力負荷時に金属箔材料がパッケージ表面
から剥がれるおそれを解消することができる。
【００２７】また、特に第２発明の金属箔材料によれ
ば、室温時の引張強さが５．０〜２０．０ｋｇｆ／ｍｍ
2 で伸びが２０％以上とされていることにより、封止用
樹脂ないしパッケージが熱応力負荷や成形収縮もくしは
アト収縮等によって変形しても、当該金属箔材料がその
ような変形に柔軟に対応して、封止用樹脂ないしパッケ
ージの表面との密着性を保持することができる。したが
って、これによってもパッケージ表面からの金属箔材料
の剥離が効果的に防止されることになる。
【００２８】こうしてパッケージ表面に固着された金属
箔材料は、樹脂の吸湿を防ぐとともに、半導体装置がプ
リント配線基板に実装されたのち半田溶融液に浸漬され
た際の耐熱衝撃を緩和する。このとき、特に第２発明の
金属箔材料が固着された半導体装置においては、金属箔
材料の引張強さ等が上述の値を有することにより、半田
溶融液浸漬時等におけるパッケージクラックの発生が効
果的に防止されることとなる。
【００２９】また、このような金属箔材料の表面に個体
識別情報を記録しておいた場合には、これを情報記録ラ
ベルとして使用することができる。
【００３０】
【実施例】以下、本発明の実施例について説明する。ま
ず、本発明の実施例１〜４に共通する事項について述べ
る。
【００３１】エポキシ樹脂組成物を用い、半導体素子を
トランスファ成形（条件：１７５°Ｃ×２分、１７５°
Ｃ×５時間−後硬化）により樹脂封止してパッケージ表
面に金属箔材料を固着させた半導体装置を作製した。
【００３２】その場合、金属箔材料として、基材厚４０
μｍのアルミニウム基材の上に仮固定用接着剤層として
フェノキシ樹脂層（厚み５０μｍ）を設けたものを使用
し、まず、これをそのフェノキシ樹脂層を介して成形用
金型の成形面上に仮固定した（図１の（Ａ）参照）。こ
のような金型上への金属箔材料の仮固定は、フェノキシ
樹脂のＴｇ（ガラス転移温度）が１００°Ｃ以下のた
め、容易に行うことができた。次に、金型内に半導体素
子をセットした上で通常の手法でエポキシ樹脂組成物を
注入し、成形を行った（図１の（Ｂ）および（Ｃ）参
照）。こうして得られた半導体装置においては、例えば
同図の（Ｄ）または図４に示したように、金属箔材料の
片面に設けられていたフェノキシ樹脂層は実質的になく
なっていた。
【００３３】なお、ここで製作したパッケージは８０ピ
ン４方向フラットパッケージ（８０pin ＱＦＰ、サイズ
２０ｍｍ×１４ｍｍ×２ｍｍ）であり、ダイパッドサイ
ズは８ｍｍ×８ｍｍである。また、使用したアルミニウ
ム基材は、サイズが１８ｍｍ×１２ｍｍものであり、こ
れをパッケージの両面に固着させた。 ＜実施例１、２および比較例１、２＞上述の場合におい
て、本発明の実施例１および２では、上記金属箔材料を
構成するアルミニウム基材として、次のようなものをそ
れぞれ使用した。
【００３４】実施例１ パッケージの成形時に封止用樹脂と接触することとなる
当該基材面の接触角（水との接触角、以下同じ。）が９
０°となるアルミニウム材。
【００３５】実施例２ パッケージの成形時に封止用樹脂と接触することとなる
当該基材面の接触角が１００°となるアルミニウム材。
【００３６】また、これらの実施例に対する比較例とし
て、次のような半導体装置を作製した。 比較例１ パッケージの成形時に封止用樹脂と接触することとなる
当該基材面の接触角が１２０°となるアルミニウム材を
パッケージ両面に固着させた半導体装置。
【００３７】比較例２ パッケージ両面にアルミニウム材を固着させていない半
導体装置。このようにして得られた実施例１、２および
比較例１、２の半導体装置の性能を調べるため、−５０
°Ｃ／５分〜１５０°Ｃ／５分のＴＣＴテストと、８５
°Ｃ／８５％相対湿度の恒温槽中に当該半導体装置を放
置して吸湿させた後２６０°Ｃの半田溶融液に１０秒浸
漬する実験とをそれぞれ行い、各場合のクラック発生個
数を測定した。また、封止樹脂の成形後、硬化後ならび
にＴＣＴテスト後の各場合において、封止樹脂表面（パ
ッケージ表面）からアルミニウム材が剥離しているかど
うかを超音波探査装置を用いて観察した。これらの結果
を表１に示す。
【００３８】
【表１】
【００３９】同表に示すように、比較例１ではアルミニ
ウム材の剥離を生じたものやパッケージにクラックが発
生したものが相当数あり、また比較例２ではさらにクラ
ック発生数が多かったのに対し、実施例１、２では剥離
およびクラックの発生はほとんどないか、あっても僅か
であった。こうして、上記実施例１、２によれば、金属
箔材料であるアルミニウム材がパッケージ表面から剥が
れることが防止され、耐湿性、耐半田性および耐熱衝撃
性等の特性が高められることが確認できた。
【００４０】なお、以上の実施例は、金属箔材料として
基材厚みが一定のアルミニウム材を使用したものである
が、その基材厚みを変えて上述のようなテスト等を行っ
たところ、本発明で特定した接触角を有する金属箔材料
をパッケージ表面に固着させたものは、その金属箔の厚
みにかかわらず、耐湿性、耐熱衝撃性に優れていること
も判明した。 ＜実施例３、４および比較例３、４、５＞本発明の実施
例３および４では、上記金属箔材料を構成するアルミニ
ウム基材として、次のようなものをそれぞれ使用した。
【００４１】実施例３ 室温時における引張強さが７．０ｋｇｆ／ｍｍ2 で伸び
が４３％のアルミニウム材１０６０−０（ＪＩＳ規
格）。
【００４２】実施例４ 室温時における引張強さが１９．０ｋｇｆ／ｍｍ2 で伸
びが２０％のアルミニウム材２０２４−０（ＪＩＳ規
格）。
【００４３】また、これらの実施例に対する比較例とし
て、次のような半導体装置を作製した。 比較例３ 室温時における引張強さが２９．５ｋｇｆ／ｍｍ2 で伸
びが２１％のアルミニウム材５１８２−０（ＪＩＳ規
格）をパッケージ両面に固着させた半導体装置。
【００４４】比較例４ 室温時における引張強さが１３．５ｋｇｆ／ｍｍ2 で伸
びが６％のアルミニウム材１０６０−Ｈ１８（ＪＩＳ規
格）をパッケージ両面に固着させた半導体装置。
【００４５】比較例５ パッケージ両面にアルミニウム箔を固着させていない半
導体装置（比較例２と同じもの）。
【００４６】このようにして得られた実施例３、４およ
び比較例３〜５の半導体装置について、上述した実施例
１等の場合と同じテスト等を行った。その結果を表２に
示す。
【００４７】
【表２】
【００４８】同表に示すように、実施例３、４でも剥離
およびクラックの発生はほとんどないか、あっても僅か
であった。こうして、実施例３、４においても、金属箔
材料であるアルミニウム材がパッケージ表面から剥がれ
ることが防止され、耐湿性、耐半田性および耐熱衝撃性
等の特性が高められることが確認できた。
【００４９】
【発明の効果】以上のように、本発明によれば、半導体
パッケージの表面に固着された金属箔がパッケージ成形
時、成形後の硬化時および実装時などの熱応力負荷時に
おいてパッケージ表面から剥がれることを防止できるの
で、半導体装置における金属箔の被覆による効果を一層
高めることができる。すなわち、この種の金属箔の被覆
により、ＴＣＴテストにおいて評価される特性が向上し
長寿命となる。また、金属箔がパッケージを補強し、熱
衝撃を緩和するため、半田溶融液に浸漬しても、パッケ
ージクラックの発生が防止されるようになる。また、金
属箔表面に感光性樹脂により記録層を形成することによ
り大量情報の記録や自動認識が可能となる。また、上記
金属箔において表面が特定の光沢度あるいは表面粗さを
有するものを使用することにより、余分な反射光の影響
等を除去することが可能となり、個体識別情報の正確な
認識が可能となる。
【図面の簡単な説明】
【図１】本発明半導体装置について、その製造方法の一
例を説明するために使用した工程図
【図２】本発明半導体パッケージ被覆用金属箔材料の構
造の一例を模式的に示す図
【図３】本発明半導体装置の構造の一例を模式的に示す
断面図
【図４】同じく本発明半導体装置の構造の他の一例を模
式的に示す断面図
【符号の説明】 １、２・・・金型 ３・・・金属箔材料 ４・・・半導体素子 ６・・・封止用樹脂 ８・・・接着剤層

Claims (7)

    【特許請求の範囲】
  1. 【請求項１】 半導体素子を樹脂で封止してなる半導体
    パッケージの表面に固着される金属箔材料であって、上
    記パッケージの成形時に封止用樹脂と接触することとな
    る当該金属箔材料面の水に対する接触角が１１０°以下
    であるもので構成されていることを特徴とする半導体パ
    ッケージ被覆用金属箔材料。
  2. 【請求項２】 半導体素子を封止する樹脂を金型を用い
    て成形加工する際に同金型の成形面に仮固定され、その
    後の金型内への樹脂の注入、成形により半導体パッケー
    ジ表面に固着される金属箔材料であって、上記パッケー
    ジの成形時に封止用樹脂と接触することとなる当該金属
    箔材料面の水に対する接触角が１１０°以下であるもの
    で構成されていることを特徴とする半導体パッケージ被
    覆用金属箔材料。
  3. 【請求項３】 半導体素子を樹脂で封止してなる半導体
    パッケージの表面に固着される金属箔材料であって、室
    温時における引張強さが５．０〜２０．０ｋｇｆ／ｍｍ
    2 で伸びが２０％以上であることを特徴とする半導体パ
    ッケージ被覆用金属箔材料。
  4. 【請求項４】 半導体素子を封止する樹脂を金型を用い
    て成形加工する際に同金型の成形面に仮固定され、その
    後の金型内への樹脂の注入、成形によりパッケージ表面
    に固着される金属箔材料であって、室温時における引張
    強さが５．０〜２０．０ｋｇｆ／ｍｍ2 で伸びが２０％
    以上であることを特徴とする半導体パッケージ被覆用金
    属箔材料。
  5. 【請求項５】 少なくとも片面に、金型の成形面へ仮固
    定可能な接着剤層が設けられていることを特徴とする請
    求項１〜４のいずれかに記載の半導体パッケージ被覆用
    金属箔材料。
  6. 【請求項６】 接着される半導体パッケージに関する個
    体識別情報が表面に記録されていることを特徴とする請
    求項１〜４のいずれかに記載の半導体パッケージ被覆用
    金属箔材料。
  7. 【請求項７】 請求項１〜４のいずれかに記載の金属箔
    材料が半導体パッケージ表面に固着されていることを特
    徴とする半導体装置。
JP7033677A 1994-07-12 1995-02-22 半導体パッケージ被覆用金属箔材料および半導体装置 Pending JPH0883861A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP7033677A JPH0883861A (ja) 1994-07-12 1995-02-22 半導体パッケージ被覆用金属箔材料および半導体装置
US08/702,792 US5834850A (en) 1994-07-12 1996-08-26 Encapsulated semiconductor device having metal foil covering, and metal foil
US08/977,053 US5904505A (en) 1994-07-12 1997-11-25 Process for producing encapsulated semiconductor device having metal foil material covering and metal foil

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP6-159796 1994-07-12
JP15979694 1994-07-12
JP7033677A JPH0883861A (ja) 1994-07-12 1995-02-22 半導体パッケージ被覆用金属箔材料および半導体装置

Publications (1)

Publication Number Publication Date
JPH0883861A true JPH0883861A (ja) 1996-03-26

Family

ID=26372418

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7033677A Pending JPH0883861A (ja) 1994-07-12 1995-02-22 半導体パッケージ被覆用金属箔材料および半導体装置

Country Status (2)

Country Link
US (2) US5834850A (ja)
JP (1) JPH0883861A (ja)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3012816B2 (ja) * 1996-10-22 2000-02-28 松下電子工業株式会社 樹脂封止型半導体装置およびその製造方法
US6127724A (en) * 1996-10-31 2000-10-03 Tessera, Inc. Packaged microelectronic elements with enhanced thermal conduction
JPH10214925A (ja) * 1996-11-28 1998-08-11 Nitto Denko Corp 半導体素子封止用封止ラベル
JP3982895B2 (ja) * 1997-04-09 2007-09-26 三井化学株式会社 金属ベース半導体回路基板
US6075288A (en) 1998-06-08 2000-06-13 Micron Technology, Inc. Semiconductor package having interlocking heat sinks and method of fabrication
US6395584B2 (en) 1998-12-22 2002-05-28 Ficta Technology Inc. Method for improving the liquid dispensing of IC packages
DE19940759B4 (de) * 1999-08-27 2004-04-15 Infineon Technologies Ag Schaltungsanordnung und Verfahren zu deren Herstellung
US6187613B1 (en) * 1999-11-04 2001-02-13 Industrial Technology Research Institute Process for underfill encapsulating flip chip driven by pressure
FR2806189B1 (fr) * 2000-03-10 2002-05-31 Schlumberger Systems & Service Circuit integre renforce et procede de renforcement de circuits integres
TW511405B (en) * 2000-12-27 2002-11-21 Matsushita Electric Ind Co Ltd Device built-in module and manufacturing method thereof
TW498516B (en) * 2001-08-08 2002-08-11 Siliconware Precision Industries Co Ltd Manufacturing method for semiconductor package with heat sink
US6989122B1 (en) * 2002-10-17 2006-01-24 National Semiconductor Corporation Techniques for manufacturing flash-free contacts on a semiconductor package
TWI304835B (en) * 2003-06-10 2009-01-01 Hitachi Chemical Co Ltd Film adhesive and manufacturing method thereof,adhesive sheet and semiconductor device
WO2005027223A1 (ja) * 2003-09-09 2005-03-24 Sanyo Electric Co., Ltd 回路素子と絶縁膜を含む半導体モジュールとその製造方法およびその応用
TWI224374B (en) * 2003-09-26 2004-11-21 Advanced Semiconductor Eng Method for forming a backside encapsulating layer on flip-chip type wafer
JP4066929B2 (ja) * 2003-10-08 2008-03-26 株式会社日立製作所 電子装置及びその製造方法
JP5076198B2 (ja) * 2008-02-15 2012-11-21 三菱電機株式会社 樹脂成形部品とその製造方法
DE102008035255B4 (de) 2008-07-29 2021-10-07 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronisches Halbleiterbauelement und Verfahren zur Herstellung eines optoelektronischen Halbleiterbauelements
US9847243B2 (en) * 2009-08-27 2017-12-19 Corning Incorporated Debonding a glass substrate from carrier using ultrasonic wave
KR102108067B1 (ko) * 2013-09-24 2020-05-08 엘지전자 주식회사 이동 단말기 및 광가이드부 제조방법
KR20210011276A (ko) * 2019-07-22 2021-02-01 삼성전자주식회사 반도체 패키지 및 그 제조 방법

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4177480A (en) * 1975-10-02 1979-12-04 Licentia Patent-Verwaltungs-G.M.B.H. Integrated circuit arrangement with means for avoiding undesirable capacitive coupling between leads
JPS58144984A (ja) * 1982-02-24 1983-08-29 Nec Corp ブロツク検出方法
JPS5968104A (ja) * 1982-10-09 1984-04-18 清水　紀夫 アデイテイブ回路基板
JPS60158648A (ja) * 1984-01-27 1985-08-20 Toshiba Corp 樹脂封止型半導体装置
JPS63250846A (ja) * 1987-04-08 1988-10-18 Hitachi Ltd 面付実装用ｌｓｉプラスチツクパツケ−ジとその製造方法
US4867839A (en) * 1987-09-04 1989-09-19 Shinko Electric Industries Co., Ltd. Process for forming a circuit substrate
US4953002A (en) * 1988-03-31 1990-08-28 Honeywell Inc. Semiconductor device housing with magnetic field protection
JPH0521655A (ja) * 1990-11-28 1993-01-29 Mitsubishi Electric Corp 半導体装置および半導体装置用パツケージ
US5406117A (en) * 1993-12-09 1995-04-11 Dlugokecki; Joseph J. Radiation shielding for integrated circuit devices using reconstructed plastic packages
US5674343A (en) * 1994-04-19 1997-10-07 Nitto Denko Corporation Method for manufacturing a semiconductor

Also Published As

Publication number Publication date
US5834850A (en) 1998-11-10
US5904505A (en) 1999-05-18

Similar Documents

Publication Publication Date Title
JPH0883861A (ja) 半導体パッケージ被覆用金属箔材料および半導体装置
KR19990087129A (ko) 반도체 장치 및 이의 제조방법
US5650915A (en) Thermally enhanced molded cavity package having a parallel lid
US6489186B2 (en) Adhesion enhanced semiconductor die for mold compound packaging
US6918178B2 (en) Method of attaching a heat sink to an IC package
US8101527B2 (en) Dicing film having shrinkage release film and method for manufacturing semiconductor package using the same
JP2006303492A (ja) 半導体パッケージ用のリードフレーム
JP3744927B2 (ja) カプセル化電子部品、特に集積回路の製造方法
US20030001246A1 (en) Compression layer on the leadframe to reduce stress defects
US20080093748A1 (en) Semiconductor package and fabrication process thereof
US6960491B2 (en) Integrated circuit packaging for improving effective chip-bonding area
US20020136872A1 (en) Lead frame laminate and method for manufacturing semiconductor parts
US5633206A (en) Process for manufacturing lead frame for semiconductor package
JPH01253926A (ja) 半導体装置のリードフレーム
TW540131B (en) Mask sheet for assembly of semiconductor device and assembling method of semiconductor device
JPH0817855A (ja) 半導体装置の製造方法およびこれに用いられる積層体
JPH07288263A (ja) 半導体装置の製造方法および金属箔材料
JPH0936278A (ja) 金属箔被覆半導体装置及びその製造方法とこれに用いる金属箔材料
JPH0864710A (ja) 半導体パッケージ被覆用金属箔材料および半導体装置
JP2002270627A (ja) 半導体装置の製造方法
JPS61230344A (ja) 樹脂封止型半導体装置
JPH08213515A (ja) 半導体装置の製造に用いられる積層材料
JPH0799270A (ja) 半導体装置
CN108831839B (zh) 一种去除半导体塑封制程中所产生毛边的方法
JPS606558B2 (ja) 電子部品の樹脂パツケ−ジ法