JP2003523085A - 傾斜壁台座を用いるパッシブアライメント - Google Patents

傾斜壁台座を用いるパッシブアライメント

Info

Publication number
JP2003523085A
JP2003523085A JP2001559062A JP2001559062A JP2003523085A JP 2003523085 A JP2003523085 A JP 2003523085A JP 2001559062 A JP2001559062 A JP 2001559062A JP 2001559062 A JP2001559062 A JP 2001559062A JP 2003523085 A JP2003523085 A JP 2003523085A
Authority
JP
Japan
Prior art keywords
chip
substrate
recesses
protrusions
bonding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2001559062A
Other languages
English (en)
Inventor
ケイレフルク，イアン
プサーラ，チャンドラセカー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Corning Inc
Original Assignee
Corning Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Corning Inc filed Critical Corning Inc
Publication of JP2003523085A publication Critical patent/JP2003523085A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4201—Packages, e.g. shape, construction, internal or external details
    • G02B6/4219—Mechanical fixtures for holding or positioning the elements relative to each other in the couplings; Alignment methods for the elements, e.g. measuring or observing methods especially used therefor
    • G02B6/4228—Passive alignment, i.e. without a detection of the degree of coupling or the position of the elements
    • G02B6/4232—Passive alignment, i.e. without a detection of the degree of coupling or the position of the elements using the surface tension of fluid solder to align the elements, e.g. solder bump techniques
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4201—Packages, e.g. shape, construction, internal or external details
    • G02B6/4219—Mechanical fixtures for holding or positioning the elements relative to each other in the couplings; Alignment methods for the elements, e.g. measuring or observing methods especially used therefor
    • G02B6/4228—Passive alignment, i.e. without a detection of the degree of coupling or the position of the elements
    • G02B6/423—Passive alignment, i.e. without a detection of the degree of coupling or the position of the elements using guiding surfaces for the alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H01L2224/81138—Aligning involving guiding structures, e.g. spacers or supporting members the guiding structures being at least partially left in the finished device
    • H01L2224/81141—Guiding structures both on and outside the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06593—Mounting aids permanently on device; arrangements for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/303—Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Wire Bonding (AREA)
  • Semiconductor Lasers (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

(57)【要約】 複数のはんだバンプ（２０）を設け、凹部（１８）を予め選択した位置に形成した第１のチップ（１２）を含む装置（１０）を提供する。第２のチップに、複数のはんだパッド（２６）と突起（２４）とを設ける。この第１のチップと第２のチップとの間を複数のはんだボンド（３０）で接合する。この凹部および突起の少なくとも一方に傾斜壁部を具備して、リフローはんだ付け時に他方を捉えて方向付けることにより、はんだボンドの表面張力を利用して第１のチップを第２のチップにアライメントする。所望に応じて、リフロー時に振動波を第１および第２のチップに印加して、凹部に対する突起の移動を補助する。

Description

【発明の詳細な説明】
【０００１】 関連出願に関する相互参照 本発明は、２０００年２月１０日出願の欧州特許出願第００４００２８３．８
号の優先権を主張するものである。
【０００２】 発明の背景 １．技術分野 本発明は主に、オプトエレクトロニクス／フォトニクスデバイスに関し、特に
、オプトエレクトロニクス／フォトニクスデバイスを整合基板にパッシブアライ
メント、タッキングおよびボンディングする方法および装置に関する。
【０００３】 ２．検討 フォトニクス部品の実装は、基板上の光学部品にオプトエレクトロニクス／フ
ォトニクスデバイスを集積させることに関する。この技術では、基板上にてオプ
トエレクトロニクス／フォトニクスデバイスに光学部品（導波路、回折格子など
）を電気的および機械的に接合する必要がある。フォトニクス部品の実装におけ
る基本的な課題は、基板に対してデバイスをいかに正確に位置付けるかというこ
とである。こうした位置付けを正確に行なうための試みとして、アクティブおよ
びパッシブアライメント技術が挙げられる。
【０００４】 広範に利用されているパッシブアライメント技術では、フリップチップはんだ
ボンディングが用いられている。米国特許第５，４９９，３１２号には、フリッ
プチップボンディング技術により、光導波路にオプトエレクトロニクス部品をパ
ッシブアライメントおよびパッケージングする方法が開示されている。この方法
では、はんだの表面張力および濡れパッドの設計に全面的に依存して導波路をオ
プトエレクトロニクス部品にアライメントしている。このボンディング作業では
、複数のはんだバンプを表面上に形成したチップ（デバイスなど）を、ピックア
ンドプレース装置を利用して基板上に大雑把に位置合わせする。次いで、このア
センブリの温度をはんだの融点を上回るまで上昇させ、はんだが溶融した時に、
その接合面全体に表面張力が起こり、これにより、基板とのアライメント位置に
対応する、位置エネルギの最も低い箇所へとチップが移動する。こうしてチップ
を位置合わせした後、はんだを冷却する。
【０００５】 これまでのテストから、こうしたパッシブアライメント技術における精度は、
はんだのボンディング処理に応じてサブミクロンレベルから１０マイクロメート
ル以上の範囲であることがわかっている。フォトニクス部品の実装における現在
の精度要件は、Ｘ、ＹおよびＺ方向において約０．５マイクロメートルである。
したがって、この技術はアライメント精度を保証できないため、フォトニクスア
センブリには適していない。
【０００６】 アライメント精度がはんだのボンディング処理に左右されないように、これま
でも止めやスタンドオフによるいくつかの技術が用いられてきた。例えば、ドイ
ツ国特許第１９６４４７５８Ａ１号には、実装すべきチップに、基板に設けられ
た凹部に正確に嵌合して挿入すべき突起を形成する技術が開示されている。この
突起および凹部の寸法精度は、リソグラフィあるいはマイクロミリングあるいは
マイクロドリリングいずれかによる公差で決定され、通常、１マイクロメートル
未満である。
【０００７】 パッシブアライメントの別の技術例が、米国特許第５，０７７，８７８号に開
示されている。この技術では、２つの前方台座および１つの側方台座が１枚のチ
ップ表面上に設けられており、別のチップには垂直な側壁がもうけられている。
この第２のチップの正面を第１のチップが具備する２つの前方台座と接触させて
取付けると、第２のチップの側壁が第１のチップの側方台座と嵌合する。理論上
、これにより２枚のチップは高い精度でアライメントされる。
【０００８】 上述した技術では、テストにより大変良好な結果が得られる場合があることが
わかっているが、こうした結果は尚、一方のチップの止め部分と他方のチップの
縁部あるいは凹部との間に発生する摩擦力に依存している。これは大量生産に向
けての大きな欠点である。この欠点を克服するため、製造業者によってはアクテ
ィブアライメント技術を採用しているところもある。
【０００９】 アクティブアライメント技術の１つのタイプでは、精密かつ正確な配置を可能
にするフリップチップ実装用機械を用いる。市販のフリップチップ実装用機械を
用いるアクティブアライメントでは、約０．５マイクロメートルの精度を得てい
る。しかしながら、こうしたフリップチップ実装用機械は非常に高価である。こ
のため、このアクティブアライメント技術のコストパーフォーマンスは低い。こ
の機械の価格だけでなく、この機械では複数のチップボンディングができない。
このため生産速度が非常に遅い。この機械による製造方法は、費用がかかるだけ
でなく、速度も非常に遅いのである。
【００１０】 上記を鑑みると、従来技術の欠点を克服して、チップの基板に対するアライメ
ントおよびボンディングが可能である方法および装置を提供することが望まれて
いる。
【００１１】 発明の概要 上述のみならず他の目的を、複数のはんだバンプと、その複数のはんだバンプ
に対して予め選択した位置に形成した複数の凹部とを第１のチップに設けること
により達成する。複数のはんだパッドと、その複数のはんだパッドに対して予め
選択した位置に形成した複数の突起とを第２のチップに設ける。複数のボンディ
ングバンプと複数のボンディングパッドとの間、および複数の突起と複数の凹部
との間の少なくとも一方で、複数のはんだボンドを形成する。はんだ複数の凹部
および複数の突起の少なくとも一方に、複数の凹部および複数の突起の他方を捉
えて方向付ける傾斜壁部が具備されており、これにより、リフローはんだ付け時
に、はんだボンドの表面張力を利用して第１のチップを第２のチップに対してア
ライメントする。本発明による別の態様によれば、リフロー時に第１および第２
のチップに振動波を印加して、複数の凹部に対する複数の突起の移動を補助する
。
【００１２】 本発明の利点および目的を達成する方法を理解できるよう、添付の図面に例示
した具体的な実施形態を参照しながら、以下に本発明をさらに具体的に説明する
。これらの図面は本発明の好適実施形態を図示することのみを目的としているた
め、本発明の範囲を制限するものとして解釈されるべきではないことを理解され
たい。添付の図面を用いながら本発明をさらに具体的かつ詳細に説明する。
【００１３】 好適な実施形態の詳細な説明 本発明は、オプトエレクトロニクスデバイスと、光学部品を表面上で支持して
いる基板とを機械的および電気的に相互接続する方法および装置を提供すること
を目的としている。本発明による教示によれば、デバイスおよび／または基板上
に形成されている複数の突起および複数の凹部の少なくとも一方に傾斜壁部が具
備されており、これを利用してその他方を捉えて方向付けることにより、はんだ
ボンドを相互接続するリフロー時に、デバイスを基板に対して位置合わせする。
本発明の別の態様によれば、デバイスおよび基板に振動波を印加して、凹部に対
する突起のアライメントを補助する。
【００１４】 ここで図面を参照すると、図１には、本発明の教示にしたがって組み合わせた
装置１０が例示されている。装置１０には、オプトエレクトロニクス／フォトニ
クスデバイス１２の形態である第１のチップと、それに対向し、光学部品を支持
する基板１４の形態である第２のチップとが含まれている。デバイス１２には、
複数の凹部１８を表面内に形成して含む本体１６が含まれる。凹部１８を、本体
１６に接合される複数のボンディングあるいははんだバンプ２０に対して予め選
択された位置に形成するのが好ましい。
【００１５】 基板１４には、複数の突起２４を延出させた基部２２が含まれる。突起２４を
、基部２２に接合される複数のボンディングあるいははんだパッド２６に対して
予め選択した位置に配置すると好ましい。突起２４の数および位置は、デバイス
１２に設けられた凹部１８の数および位置に一致するように選択する。突起２４
には、凹部１８に隣接してデバイス１２に係合するように傾斜壁部２８が具備さ
れている。基板１４に対するデバイス１２の配向は、この傾斜壁部２８および／
または凹部１８の寸法ピッチを変化させることにより調節される。
【００１６】 はんだボンド３０の形態であるボンディング部材により、はんだバンプ２０と
はんだパッド２６とのそれぞれの間を接続して、デバイス１２および基板１４を
相互接続する。以下に詳述するように、リフロー時、はんだボンド３０の表面張
力を利用して、デバイス１２を基板１４に対して移動させ、突起２４と凹部１８
に隣接するデバイス１２との相互作用により基板１４に対するデバイス１２のア
ライメントを制御する。
【００１７】 ここで図２を参照すると、デバイス１２を基板１４と機械的および電気的に相
互接続する方法が示されている。デバイス１２には、好ましくはドライエッチン
グ技術により、複数の凹部１８を設ける。凹部１８の直径は、フォトリソグラフ
ィおよびエッチングのパラメータに依存する。凹部１８を正確に形成するには、
デバイス１２の異方性エッチングに高精度リソグラフィを組み合わせるのが好ま
しい。
【００１８】 次に、はんだバンプ２０をデバイス１２に接合する。バンプ下地金属およびは
んだバンプ２０の製造にはさまざまな技術を利用できる。例えば、はんだバンプ
２０を電気メッキ、熱蒸着、ステンシル印刷、噴流はんだ付けを利用して付着さ
せることができる。バンプ下地金属は、フォトリソグラフィおよび蒸着／電気メ
ッキを組み合わせて形成すると好ましい。
【００１９】 突起２４を、ウェットあるいはドライエッチング技術のいずれかにより基板１
４上に形成する。基板１４の材料の選択は所望する形状の実現に大変重要である
。これまでのところ、シリコーンを材料とする基板１４にウェットエッチング技
術を利用して傾立突起２４を正確に形成することが実現されている。突起２４の
角度は、シリコーンの結晶質構造により制御されており、エッチング処理による
ものではない。
【００２０】 次に、はんだパッド２６を基板１４に接合する。はんだパッド２６の形成には
、電気メッキ、熱蒸着、ステンシル印刷、噴流はんだ付けなどの技術を利用でき
る。バンプ下地金属は、フォトリソグラフィおよび蒸着／電気メッキを組み合わ
せて形成することができる。
【００２１】 はんだバンプ２０に対する基板１４上における突起２４の配置およびデバイス
１２上における凹部１８の配置は任意である。しかしながら、突起２４と凹部１
８に隣接するデバイス１２との間の摩擦により、はんだボンド３０の垂直方向お
よび水平方向における表面張力の復元力が損なわれないように、突起２４および
凹部１８の数を最適にするのが好ましい。
【００２２】 この組み合わせ作業では、はんだボンド３０がはんだバンプ２０とはんだパッ
ド２６との間に配置されるように、デバイス１２を基板１４上に位置付ける必要
がある。所望に応じて、この箇所に熱や圧力を短時間印加して、はんだボンド３
０を介してデバイス１２を基板１４に接合させることができる。デバイス１２お
よび基板１４の形状上の理由から、ここで突起２４を凹部１８に大雑把に位置合
わせしなければならない。上述した初期配置処理のために、ピックアンドプレー
ス装置を利用すると好ましい。
【００２３】 デバイス１２を基板１４上に配置した後、この装置１０をリフローサイクルに
かける。このリフローサイクル中、はんだボンド３０が溶融するため、装置１０
はその高さ方向に押し潰される。押し潰される際、突起２４が、凹部１８に隣接
するデバイス１２と係合し、デバイス１２の基板１４に対する移動を案内する。
この突起２４および凹部１８の構造により、基板１４に対するデバイス１２のア
ライメント精度が決定される。
【００２４】 大量生産環境においては、ピックアンドプレース装置を用いて、まずデバイス
１２を基板１４上に位置付けする。次に、この装置１０を従来のリフローオーブ
ンに移送して、はんだボンド３０を溶融させる。ピックアンドプレース装置とリ
フローオーブンとの間を移送する間、およびリフローの初期段階において、デバ
イス１２を基板１４に対して一定位置に保持することが大変重要である。この段
階で、上述した構造によりデバイス１２を基板１４に対して一定位置に固定およ
び接合できるため、フラックスや有機あるいは無機接合材料はいずれも必要ない
。さらに、突起２４と凹部１８との相互作用により、リフロー時の基板１４に対
するデバイス１２の移動を抑制できる。
【００２５】 高さおよび角度のある突起２４の形状、バンプ下地金属の形状、および凹部１
８の直径から、図１に示すようにはんだボンド３０は砂時計型（すなわち凹状）
となる。この形状により、はんだボンド３０の低サイクル金属疲労の寿命を延ば
すことができる。また、はんだ材料の所与容積およびバンプ下地金属の直径に対
して、はんだボンド３０の表面積が拡大されるため、リフロー時の復元力が高ま
る。
【００２６】 ここで図３を参照すると、突起２４および凹部１８のより詳細な図が例示され
ている。別の実施形態である凹部１８´が点線で示されている。基板１４に対す
るデバイス１２のＸ、ＹおよびＺ方向アライメントは、基板１４上の突起２４お
よびデバイス１２の凹部１８の構成により制御される。凹部１８´の寸法を大き
くすることで、デバイス１２の凹部１８の場合よりもデバイス１２´を基板１４
に接近させて位置付けることができる。しかしながら、突起２４の円錐形状およ
び凹部１８、１８´の円柱形状により、ＸおよびＹ方向においてデバイス１２を
基板１４に対して一定に配向させることに変わりはない。有利なことに、凹部１
８の寸法が不正確であっても、ずれはＺ方向にのみ生じ、ＸおよびＹ方向におけ
るずれはない。
【００２７】 ここで図４を参照すると、別の実施形態である装置１０ａが例示されている。
この実施形態では、デバイス１２ａに円柱状の突起２４ａが設けられ、基板１４
ａには円錐状の凹部１８ａが設けられている。点線で示したデバイス１２ａ´の
別の突起２４ａ´により例示しているように、凹部１８ａに傾斜壁部２８ａを設
けることにより、基板１４ａに対するデバイス１２ａのアライメントが、突起２
４ａの幅や高さによる影響をほぼ受けないようになっている。
【００２８】 図５に示すように、傾斜壁部２８ａにより、基板１４ａに対するデバイス１２
ａのアライメントも、凹部１８ａのさまざまな幅や高さによる影響を受けなくな
る。これを図５では、点線で図示し、参照符合１２ａ´として示しているように
デバイス１２を配向する別の実施形態である凹部１８ａ´により例示している。
【００２９】 図６Ａおよび図６Ｂを参照すると、別の実施形態である凹部１８ｂが例示され
ている。凹部１８ｂの主な目的は、基板１４ｂに対するデバイス１２ｂの大雑把
なプレアライメントを可能にすることである。壁部が垂直ではないことを特徴と
する別の凹部形状により、この機能が得られる。このため、球状面を備えた凹部
１８ｂを形成するように、傾斜壁部２８ｂを弓状にすることができる。この種の
凹部は、無定形材料で形成されている基板１４ｂにウェットあるいはドライエッ
チングにより形成する場合に特に適している。
【００３０】 図７Ａ〜図７Ｃを参照すると、基板１４ｃに対してデバイス１２ｃをアライメ
ントする別の方法が例示されている。この方法は、図１および図２を参照して上
述した方法と実質的に同じである。したがって、本明細書では同じステップにつ
いての説明は省略する。この方法によれば、はんだ３２は、突起２４ｃおよび基
板１４ｃに沿って凹部１８ｃ内に配置される。次いでデバイス１２ｃを基板１４
ｃに対して大雑把にアライメントしたところで、振動波３４を印加して、デバイ
ス１２ｃおよび基板１４ｃを互いに移動させる。重力を利用して、突起２４ｃを
凹部１８ｃ内に挿入する。ここで熱サイクルを適用してはんだ３２を溶融し、デ
バイス１２ｃと基板１４ｃとの間にボンディングを形成する。この振動波は、音
波あるいは超音波の形態とし、デバイス１２ｃおよび基板１４ｃの構成に対応し
た振動数および振幅にするのが好ましい。
【００３１】 振動波３４を、リフローオーブンに付属する超音波発生器により付与すると好
ましい。こうしたオーブンでは一度に数多くの構成要素を操作できるため、大量
生産にも適応可能である。さらに、振動波３４を利用すると、アライメントを促
す力の強度および波動を制御することができる。これによりアライメント操作を
最適化し、スループットを向上させることができる。
【００３２】 図８Ａ〜図８Ｃを参照すると、基板１４ｄに対してデバイス１２ｄをアライメ
ントする別の実施形態が例示されている。この実施形態では、デバイス１２ｄに
電気パッド３６が具備されている。さらに、濡れ材料３８が基板１４ｄの凹部１
８ｄ内に配置されている。濡れ材料３８により、Ｚ方向における基板１４ｄに対
するデバイス１２ｄのアライメントを制御する。これは、表面張力がＶＷＡ−Ｆ
Ｃ技術に類似していることを利用している。突起２４ｄ上のはんだ３２が溶融す
ると、はんだ３２が濡れ材料３８を濡らし、垂直方向の力が発生する。濡れ材料
３８は広範囲に配置されているため、この垂直力によりデバイス１２ｄは基板１
４ｄ方向へと引き込まれる。所望に応じて、振動波３４を利用してアライメント
を促進してもよい。アライメントが適切に行なわれると、電気パッド３６は基板
１４ｄに接触する。
【００３３】 図９Ａ〜図９Ｃを参照すると、基板１４ｅに対してデバイス１２ｅをアライメ
ントするさらに別の方法が例示されている。この実施形態では、突起２４ｅ上に
堆積されたはんだ３２ｅにリフロー処理をかけてはんだボールを形成する。はん
だボール３２ｅは球状であるため、凹部１８ｅ内のデバイス１２ｅと突起２４ｅ
との間の摩擦が軽減される。これにより、振動波３４によるアライメント効果を
高められる。さらに、球状以外のはんだボンドに比べるとはんだボール３２ｅの
高さが高くなることから、Ｚ方向における偏位可能量を増加できる。このため、
Ｚ方向におけるアライメント精度を高められる。
【００３４】 図１０Ａ〜図１０Ｃを参照すると、基板１４ｆに対してデバイス１２ｆをアラ
イメントする別の実施形態が例示されている。この実施形態では、突起２４ｆが
大型はんだボール３２ｆの形態となっている。はんだボール型突起２４ｆをまず
、凹部１８ｆに対して大雑把にアライメントする。所望に応じて、振動波３４を
利用してはんだボール型突起２４ｆをプレアライメントしてもよい。その後、熱
サイクルによりはんだボール突起２４ｆを溶融して、デバイス１２ｆと基板１４
ｆとの間にボンディングを形成する。
【００３５】 図１１Ａ〜図１１Ｆを参照すると、基板１４ｇに対してデバイス１２ｇをアラ
イメントする別の実施形態が例示されている。この実施形態では、機械的止め部
分４０が、凹部１８ｇに隣接する基板１４ｇに設けられており、これにより凹部
１８ｇに近接する予め選択した領域にデバイス１２ｇを捕捉する。振動波３４を
印加して、デバイス１２ｇを基板１４ｇに対して一見したところ無作為なパター
ンで移動させる。一定時間が経過すると、突起２４ｇが凹部１８ｇ内に収まる。
処理効果を上げるように振動波３４の振幅および方向を最適化すると好ましい。
例示したように、この処理を通じて振動波３４の波動をさまざまに変化させると
好ましい。
【００３６】 図１２Ａ〜図１２Ｂを参照すると、本発明の別の実施形態が例示されている。
この実施形態では、アクティブデバイス４２およびパッシブデバイス４４を含む
複数のデバイス１２ｈが１枚の汎用基板１４ｈに固定される。このアクティブお
よびパッシブデバイス４２、４４は、例えばレーザ、導波路、フェーザ、コンバ
イナ、ＳＯＡ、フォトダイオードなどで形成することができる。アクティブデバ
イス４２およびパッシブデバイス４４にそれぞれ、複数の突起２４ｈを予め選択
した標準化パターンにしたがって設ける。アクティブデバイス４２にはまた、突
起２４ｈに隣接して電気パッド３６ｈを設ける。はんだ３２ｈが突起２４ｈ上に
それぞれ例示されている。
【００３７】 汎用基板１４ｈには、予め選択した標準化パターンにしたがって複数の凹部１
８ｈが設けられている。各凹部１８ｈには、突起２４ｈを捉えて方向付ける傾斜
壁部２８ｈが具備されている。所望に応じて、各凹部１８ｈを濡れ材料で裏打し
てもよい。電気パッド４６を、各凹部１８ｈに隣接して汎用基板１４ｈ上に堆積
させる。突起２４ｈおよび凹部１８ｈを標準化パターンで形成できるため、有利
なことに、この汎用基板１４ｈは、相補型の突起セットを備えたデバイスであれ
ばいずれにも接合可能である。
【００３８】 図１３Ａ〜図１３Ｂを参照すると、本発明のさらに別の実施形態が例示されて
いる。この実施形態では、１枚の特別に設計された基板１４ｉに複数のオプトエ
レクトロニクス／フォトニクスデバイス１２ｉを固定する。このデバイス１２ｉ
は、レーザ４８、スイッチ５０、ＭＭＩＣ５２、およびＡＳＩＣ５４からなるが
、他のデバイスをこれに替えてもよい。各デバイス１２ｉに、予め選択したパタ
ーンで複数の突起２４ｉを設ける。デバイス１２ｉによっては、突起２４ｉに隣
接して電気パッド３６ｉを設ける。はんだ３２ｉが、スイッチ５０の突起２４ｉ
上に例示されている。
【００３９】 基板１４ｉには、デバイス１２ｉそれぞれの突起２４ｉの位置に対応するよう
に複数の凹部１８ｉが形成されている。各凹部１８ｉには、突起２４ｉを捉えて
方向付ける傾斜壁部２８ｉが具備されている。所望に応じて、各凹部１８ｉを濡
れ材料で裏打してもよい。電気パッド４６を汎用基板１４ｉ上に堆積させて、デ
バイス１２ｉ上の電気パッド３６ｉと一致させる。凹部１８ｉおよび突起２４ｉ
が相補的なパターンで形成されているため、共通の基盤に対して複数枚のデバイ
ス１２ｉを接合することができる。
【００４０】 図１２Ａ〜図１３Ｂに例示した実施形態から、１枚の基板に複数枚のデバイス
を接合する必要のある光モジュールにおいて具体的な実用性を見つけられる可能
性がある。例えば、こうしたモジュールの例として、共通の基板上にフォトダイ
オード、ＭＭＩＣ、絶縁体、フィルタ、およびレーザチップを備えた送受信器、
交差接続／導波路アレイアセンブリ、およびＳＯＡアレイとフォトダイオードと
の間に導波路アレイを配置した可変光増幅器が挙げられる。
【００４１】 このように、基板に対してオプトエレクトロニクス／フォトニクスデバイスを
アライメントする装置および方法を提供する。デバイスあるいは基板のいずれか
の一方に突起を設け、他方にそれに相補する凹部を設ける。この突起および凹部
の少なくとも一方に傾斜壁部を具備して、他方を捉えて方向付けられるようにす
る。デバイスと基板との間に溶着するはんだの表面張力を利用して、自動アライ
メントを実現する。所望に応じて、このアセンブリに振動波を印加して、アライ
メント制御を向上させてもよい。
【００４２】 当業者であれば、上述から本発明の広義の教示内容をさまざまな形態で実施可
能であることが理解できよう。したがって、本発明を上記にて具体的な実施例と
併せて説明してきたが、図面、明細書および特許請求の範囲をみれば、当業者に
は他の修正を加えられることが明らかであるため、本発明の本来の範囲はこれに
限定されるものではない。
【図面の簡単な説明】
【図１】 本発明によりパッシブアライメント、タッキングおよびボンディングされたオ
プトエレクトロニクス／フォトニクスデバイスと整合基板とを示す側面図
【図２】 プレアライメント後でボンディング前の状態である、図１のデバイスおよび基
板を示す側面図
【図３】 デバイスに設けられた別の実施形態による凹部に係合している、基板上の突起
を示す側面図
【図４】 基板に形成され、傾斜壁部を具備する凹部に係合している、デバイス上の別の
実施形態による突起を例示する側面図
【図５】 基板に形成された別の実施形態による凹部に係合している、デバイスの突起を
例示する側面図
【図６Ａ】 基板に形成された別の実施形態による凹部に進入するデバイスの突起を例示す
る
【図６Ｂ】 基板に形成された別の実施形態による凹部に進入するデバイスの突起を例示す
る
【図７Ａ】 振動波を受けて、基板に形成された凹部に進入するデバイスの突起を例示する
【図７Ｂ】 振動波を受けて、基板に形成された凹部に進入するデバイスの突起を例示する
【図７Ｃ】 振動波を受けて、基板に形成された凹部に進入するデバイスの突起を例示する
【図８Ａ】 振動波および濡れ材料の補助により、基板に形成された凹部に進入する、別の
実施形態によるデバイスの突起を例示する
【図８Ｂ】 振動波および濡れ材料の補助により、基板に形成された凹部に進入する、別の
実施形態によるデバイスの突起を例示する
【図８Ｃ】 振動波および濡れ材料の補助により、基板に形成された凹部に進入する、別の
実施形態によるデバイスの突起を例示する
【図９Ａ】 はんだボールを溶着してデバイスに形成された突起が、基板の凹部に進入して
いる状態を例示する
【図９Ｂ】 はんだボールを溶着してデバイスに形成された突起が、基板の凹部に進入して
いる状態を例示する
【図９Ｃ】 はんだボールを溶着してデバイスに形成された突起が、基板の凹部に進入して
いる状態を例示する
【図１０Ａ】 大型はんだボールの形態でデバイスに形成された突起が、基板の凹部に進入し
ている状態を例示する
【図１０Ｂ】 大型はんだボールの形態でデバイスに形成された突起が、基板の凹部に進入し
ている状態を例示する
【図１０Ｃ】 大型はんだボールの形態でデバイスに形成された突起が、基板の凹部に進入し
ている状態を例示する
【図１１Ａ】 振動波および機械的止め部分の補助により、基板の凹部に進入するデバイスの
突起を例示する
【図１１Ｂ】 振動波および機械的止め部分の補助により、基板の凹部に進入するデバイスの
突起を例示する
【図１１Ｃ】 振動波および機械的止め部分の補助により、基板の凹部に進入するデバイスの
突起を例示する
【図１１Ｄ】 振動波および機械的止め部分の補助により、基板の凹部に進入するデバイスの
突起を例示する
【図１１Ｅ】 振動波および機械的止め部分の補助により、基板の凹部に進入するデバイスの
突起を例示する
【図１１Ｆ】 振動波および機械的止め部分の補助により、基板の凹部に進入するデバイスの
突起を例示する
【図１２Ａ】 本発明により汎用基板に固定されたオプトエレクトロニクス/フォトニクスデ
バイスを例示する
【図１２Ｂ】 本発明により汎用基板に固定されたオプトエレクトロニクス/フォトニクスデ
バイスを例示する
【図１３Ａ】 本発明により特異基板に固定されたオプトエレクトロニクス/フォトニクスデ
バイスを例示する
【図１３Ｂ】 本発明により特異基板に固定されたオプトエレクトロニクス/フォトニクスデ
バイスを例示する
───────────────────────────────────────────────────── フロントページの続き (81)指定国 ＥＰ(ＡＴ，ＢＥ，ＣＨ，ＣＹ， ＤＥ，ＤＫ，ＥＳ，ＦＩ，ＦＲ，ＧＢ，ＧＲ，ＩＥ，Ｉ Ｔ，ＬＵ，ＭＣ，ＮＬ，ＰＴ，ＳＥ，ＴＲ)，ＡＥ，Ａ Ｇ，ＡＬ，ＡＭ，ＡＴ，ＡＵ，ＡＺ，ＢＡ，ＢＢ，ＢＧ ，ＢＲ，ＢＹ，ＢＺ，ＣＡ，ＣＨ，ＣＮ，ＣＲ，ＣＵ， ＣＺ，ＤＥ，ＤＫ，ＤＭ，ＤＺ，ＥＥ，ＥＳ，ＦＩ，Ｇ Ｂ，ＧＤ，ＧＥ，ＧＨ，ＧＭ，ＨＲ，ＨＵ，ＩＤ，ＩＬ ，ＩＮ，ＩＳ，ＪＰ，ＫＥ，ＫＧ，ＫＰ，ＫＲ，ＫＺ， ＬＣ，ＬＫ，ＬＲ，ＬＳ，ＬＴ，ＬＵ，ＬＶ，ＭＡ，Ｍ Ｄ，ＭＧ，ＭＫ，ＭＮ，ＭＷ，ＭＸ，ＭＺ，ＮＯ，ＮＺ ，ＰＬ，ＰＴ，ＲＯ，ＲＵ，ＳＤ，ＳＥ，ＳＧ，ＳＩ， ＳＫ，ＳＬ，ＴＪ，ＴＭ，ＴＲ，ＴＴ，ＴＺ，ＵＡ，Ｕ Ｇ，ＵＺ，ＶＮ，ＹＵ，ＺＡ，ＺＷ Ｆターム(参考） 5F044 KK11 KK17 KK18 LL01 LL04 QQ02 QQ03 QQ06

Claims (10)

    【特許請求の範囲】
  1. 【請求項１】 複数のボンディングバンプが表面上に設けられており、該複
    数のボンディングバンプに対する予め選択した位置に複数の凹部を形成してさら
    に含む第１のチップと、 複数のボンディングパッドが設けられており、該複数のボンディングパッドに
    対する予め選択した位置に複数の突起を延出させてさらに含む第２のチップと、 該複数のボンディングバンプと該複数のボンディングパッドとの間、および該
    複数の突起と該複数の凹部に隣接する第２のチップとの間の少なくとも一方を接
    合する複数のボンディング部材と、 を備える装置であって、 該複数の凹部および該複数の突起の少なくとも一方に、その他方を捉えて方向
    付ける傾斜壁部を備えることにより、該ボンディング部材のリフロー時に第１の
    チップを第２のチップに対してアライメントできるように構成された装置。
  2. 【請求項２】 前記複数の突起が、複数の円錐状およびピラミッド状部材の
    うちの１つをさらに備えることを特徴とする請求項１記載の装置。
  3. 【請求項３】 前記複数の凹部が、複数の円錐状、ピラミッド状、および曲
    線状のくぼみのうちの１形態をさらに備えることを特徴とする請求項１記載の装
    置。
  4. 【請求項４】 前記複数の突起が、前記複数のボンディング部材の少なくと
    も一部をさらに備えることを特徴とする請求項１記載の装置。
  5. 【請求項５】 前記複数の突起と前記複数の凹部に隣接する前記第２のチッ
    プとの間に挟持された濡れ材料をさらに備えることを特徴とする請求項１記載の
    装置。
  6. 【請求項６】 前記リフロー時に前記第１および第２のチップに振動波を印
    加して、該複数の凹部に対する該複数の突起の移動を補助するステップをさらに
    含むことを特徴とする請求項１記載の方法。
  7. 【請求項７】 前記振動波が、音波および超音波のうちの１つをさらに含む
    ことを特徴とする請求項６記載の方法。
  8. 【請求項８】 第１のチップを提供するステップと、 該第１のチップの予め選択した位置に複数の凹部を形成するステップと、 第２のチップを提供するステップと、 該複数の凹部に対応する該第２のチップの予め選択した位置に複数の突起を形
    成するステップと、 該複数の突起を該複数の凹部に近接して位置付けるステップと、 該第１および第２のチップに振動波を印加して、該複数の突起が該複数の凹部
    内に進入するまで該第２のチップに対して該第１のチップを移動させるステップ
    と、 を含む、一対のチップを相互接続する方法。
  9. 【請求項９】 前記振動波が、音波および超音波のうちの１つをさらに含む
    ことを特徴とする請求項８記載の方法。
  10. 【請求項１０】 前記振動波の振動数および振幅を、前記第１および第２の
    チップの形状に適合するように選択することを特徴とする請求項８記載の方法。
JP2001559062A 2000-02-02 2001-01-11 傾斜壁台座を用いるパッシブアライメント Withdrawn JP2003523085A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP00400283.8 2000-02-02
EP00400283A EP1122567A1 (en) 2000-02-02 2000-02-02 Passive alignement using slanted wall pedestal
PCT/US2001/000893 WO2001059838A1 (en) 2000-02-02 2001-01-11 Passive alignment using slanted wall pedestal

Publications (1)

Publication Number Publication Date
JP2003523085A true JP2003523085A (ja) 2003-07-29

Family

ID=8173528

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001559062A Withdrawn JP2003523085A (ja) 2000-02-02 2001-01-11 傾斜壁台座を用いるパッシブアライメント

Country Status (8)

Country Link
US (1) US6643434B2 (ja)
EP (1) EP1122567A1 (ja)
JP (1) JP2003523085A (ja)
CN (1) CN1397092A (ja)
AU (1) AU2001230901A1 (ja)
CA (1) CA2399031A1 (ja)
TW (1) TW584946B (ja)
WO (1) WO2001059838A1 (ja)

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006156544A (ja) * 2004-11-26 2006-06-15 Denso Corp 基板の実装構造およびその実装方法
JP2012145910A (ja) * 2010-12-24 2012-08-02 Mitsumi Electric Co Ltd 構造体
JP2014071228A (ja) * 2012-09-28 2014-04-21 Kyocera Corp 光配線基板および光伝送モジュール
US8707553B2 (en) 2004-07-08 2014-04-29 International Business Machines Corporation Method and system for improving alignment precision of parts in MEMS
JP2014123690A (ja) * 2012-12-24 2014-07-03 Denso Corp 回路基板
JP2014170892A (ja) * 2013-03-05 2014-09-18 Nec Corp ３次元積層半導体装置
JP2015008198A (ja) * 2013-06-25 2015-01-15 日本電信電話株式会社 位置合わせ構造および方法
US9055701B2 (en) 2013-03-13 2015-06-09 International Business Machines Corporation Method and system for improving alignment precision of parts in MEMS
JP2015153931A (ja) * 2014-02-17 2015-08-24 スタンレー電気株式会社 半導体発光装置、半導体発光素子、及び、半導体発光装置の製造方法
JP5869686B2 (ja) * 2012-09-27 2016-02-24 株式会社フジクラ 光モジュール
JP2018124488A (ja) * 2017-02-02 2018-08-09 富士通オプティカルコンポーネンツ株式会社 光デバイス及び光デバイスの製造方法
JP2018124394A (ja) * 2017-01-31 2018-08-09 国立大学法人福井大学 光ビーム投影装置
WO2019182028A1 (ja) * 2018-03-20 2019-09-26 国立研究開発法人産業技術総合研究所 光コネクタ及びこれを搭載する機器

Families Citing this family (69)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6546173B2 (en) 2001-02-20 2003-04-08 Avanti Optics Corporation Optical module
US6956999B2 (en) * 2001-02-20 2005-10-18 Cyberoptics Corporation Optical device
US6546172B2 (en) 2001-02-20 2003-04-08 Avanti Optics Corporation Optical device
US20040212802A1 (en) * 2001-02-20 2004-10-28 Case Steven K. Optical device with alignment compensation
GB2379995B (en) * 2001-09-21 2005-02-02 Kamelian Ltd An optical coupling
US8286046B2 (en) 2001-09-28 2012-10-09 Rambus Inc. Integrated circuit testing module including signal shaping interface
US6696320B2 (en) * 2001-09-30 2004-02-24 Intel Corporation Low profile stacked multi-chip package and method of forming same
US20040264870A1 (en) * 2002-08-20 2004-12-30 Skunes Timothy A. Optical alignment mount with height adjustment
US8063650B2 (en) 2002-11-27 2011-11-22 Rambus Inc. Testing fuse configurations in semiconductor devices
US6756305B1 (en) * 2003-04-01 2004-06-29 Xilinx, Inc. Stacked dice bonded with aluminum posts
WO2005001933A2 (de) * 2003-06-28 2005-01-06 Infineon Technologies Ag Multichip-halbleiterbaustein und verfahren zu seiner herstellung
US7518251B2 (en) * 2004-12-03 2009-04-14 General Electric Company Stacked electronics for sensors
US7393719B2 (en) * 2005-04-19 2008-07-01 Texas Instruments Incorporated Increased stand-off height integrated circuit assemblies, systems, and methods
US8957511B2 (en) * 2005-08-22 2015-02-17 Madhukar B. Vora Apparatus and methods for high-density chip connectivity
US7745301B2 (en) * 2005-08-22 2010-06-29 Terapede, Llc Methods and apparatus for high-density chip connectivity
US7701045B2 (en) 2006-04-11 2010-04-20 Rambus Inc. Point-to-point connection topology for stacked devices
US9899312B2 (en) 2006-04-13 2018-02-20 Rambus Inc. Isolating electric paths in semiconductor device packages
US9250399B2 (en) * 2006-08-31 2016-02-02 Optogig, Inc. High density active modular optoelectronic device for use with push-release mechanism and method for using same
US7824111B2 (en) * 2006-10-27 2010-11-02 Fujitsu Limited Optical module
US7977778B2 (en) * 2007-05-04 2011-07-12 Stats Chippac Ltd. Integrated circuit package system with interference-fit feature
DE102007053849A1 (de) * 2007-09-28 2009-04-02 Osram Opto Semiconductors Gmbh Anordnung umfassend ein optoelektronisches Bauelement
US7768847B2 (en) 2008-04-09 2010-08-03 Rambus Inc. Programmable memory repair scheme
JP4754613B2 (ja) * 2008-11-27 2011-08-24 日東電工株式会社 光電気混載基板およびその製造方法
CN102356337B (zh) * 2009-03-17 2014-03-12 日本电气株式会社 光波导装置及其制造方法
US9882073B2 (en) * 2013-10-09 2018-01-30 Skorpios Technologies, Inc. Structures for bonding a direct-bandgap chip to a silicon photonic device
US11181688B2 (en) 2009-10-13 2021-11-23 Skorpios Technologies, Inc. Integration of an unprocessed, direct-bandgap chip into a silicon photonic device
US9316785B2 (en) 2013-10-09 2016-04-19 Skorpios Technologies, Inc. Integration of an unprocessed, direct-bandgap chip into a silicon photonic device
CN102142402B (zh) * 2010-02-02 2013-02-13 力成科技股份有限公司 维持焊接定位的覆晶封装构造
US8115319B2 (en) * 2010-03-04 2012-02-14 Powertech Technology Inc. Flip chip package maintaining alignment during soldering
US8265436B2 (en) * 2010-05-12 2012-09-11 Industrial Technology Research Institute Bonding system for optical alignment
US8314489B2 (en) * 2010-09-13 2012-11-20 Infineon Technologies Ag Semiconductor module and method for production thereof
JP5608125B2 (ja) * 2011-03-29 2014-10-15 日東電工株式会社 光電気混載基板およびその製法
WO2013025338A1 (en) 2011-08-17 2013-02-21 Rambus Inc. Multi-chip package and interposer with signal line compression
US9977188B2 (en) 2011-08-30 2018-05-22 Skorpios Technologies, Inc. Integrated photonics mode expander
WO2013033628A1 (en) 2011-09-01 2013-03-07 Rambus Inc. Testing through-silicon-vias
CN104614820B (zh) * 2011-12-26 2016-06-01 株式会社藤仓 光模块
CN104040398A (zh) * 2012-01-31 2014-09-10 惠普发展公司，有限责任合伙企业 应用于光电学中的装置
TWI455264B (zh) * 2012-02-04 2014-10-01 Lextar Electronics Corp 晶片接合結構及晶片接合的方法
US9217836B2 (en) * 2012-10-23 2015-12-22 Kotura, Inc. Edge coupling of optical devices
US8873903B2 (en) * 2012-11-28 2014-10-28 Seagate Technology Llc Method and apparatus for aligning a laser to a waveguide
US20150325527A1 (en) * 2013-01-28 2015-11-12 Hewlett-Packard Development Company, Lp. Radiused alignment post for substrate material
US9773724B2 (en) * 2013-01-29 2017-09-26 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor devices, methods of manufacture thereof, and semiconductor device packages
US9627325B2 (en) 2013-03-06 2017-04-18 Taiwan Semiconductor Manufacturing Company, Ltd. Package alignment structure and method of forming same
WO2014176561A1 (en) * 2013-04-25 2014-10-30 Skorpios Technologies, Inc. Method and system for height registration during chip bonding
US9679868B2 (en) 2013-06-19 2017-06-13 Taiwan Semiconductor Manufacturing Company, Ltd. Ball height control in bonding process
CN104766903B (zh) * 2013-12-03 2018-06-29 光澄科技股份有限公司 集成模块及其形成方法
US9664855B2 (en) 2014-03-07 2017-05-30 Skorpios Technologies, Inc. Wide shoulder, high order mode filter for thick-silicon waveguides
EP3149522A4 (en) 2014-05-27 2018-02-21 Skorpios Technologies, Inc. Waveguide mode expander using amorphous silicon
US10319693B2 (en) * 2014-06-16 2019-06-11 Skorpios Technologies, Inc. Micro-pillar assisted semiconductor bonding
US9230918B1 (en) * 2014-07-02 2016-01-05 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor package structure, alignment structure, and alignment method
US9606308B2 (en) 2015-02-27 2017-03-28 International Business Machines Corporation Three dimensional self-alignment of flip chip assembly using solder surface tension during solder reflow
EP3286587A4 (en) 2015-04-20 2018-12-26 Skorpios Technologies, Inc. Vertical output couplers for photonic devices
WO2016202357A1 (en) * 2015-06-15 2016-12-22 Rwth Aachen Self-alignment for apparatus comprising photonic device
US10468363B2 (en) 2015-08-10 2019-11-05 X-Celeprint Limited Chiplets with connection posts
US11495560B2 (en) * 2015-08-10 2022-11-08 X Display Company Technology Limited Chiplets with connection posts
US9704822B2 (en) * 2015-11-10 2017-07-11 International Business Machines Corporation Bonding substrates using solder surface tension during solder reflow for three dimensional self-alignment of substrates
CN105263262A (zh) * 2015-11-10 2016-01-20 武汉华星光电技术有限公司 一种背光fpc金手指结构
CN106816417B (zh) * 2017-01-13 2019-02-12 南京大学 一种高密度封装及其制造方法
KR102427557B1 (ko) * 2017-09-29 2022-08-01 삼성전자주식회사 반도체 패키지
US10649148B2 (en) 2017-10-25 2020-05-12 Skorpios Technologies, Inc. Multistage spot size converter in silicon photonics
DE102018103431A1 (de) * 2018-02-15 2019-08-22 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung einer Verbindung zwischen Bauteilen und Bauelement aus Bauteilen
KR102497572B1 (ko) * 2018-07-03 2023-02-09 삼성전자주식회사 반도체 패키지 및 그의 제조 방법
DE102018125901A1 (de) 2018-10-18 2020-04-23 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines elektronischen Bauelements, Halbleiterchip, elektronisches Bauelement und Verfahren zur Herstellung eines Halbleiterchips
US11171464B1 (en) 2018-12-14 2021-11-09 Apple Inc. Laser integration techniques
US11360263B2 (en) 2019-01-31 2022-06-14 Skorpios Technologies. Inc. Self-aligned spot size converter
US11500166B2 (en) * 2020-02-03 2022-11-15 Senko Advanced Components, Inc. Elastic averaging coupling
CN112378934B (zh) * 2021-01-15 2021-09-10 同源微（北京）半导体技术有限公司 光学芯片、探测器以及制作方法
CN113131713B (zh) * 2021-05-17 2022-06-07 苏州昀冢电子科技股份有限公司 音圈马达的基座及其组合
US20230102967A1 (en) * 2021-09-24 2023-03-30 Apple Inc. Chip-to-Chip Optical Coupling for Photonic Integrated Circuits

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4542397A (en) * 1984-04-12 1985-09-17 Xerox Corporation Self aligning small scale integrated circuit semiconductor chips to form large area arrays
EP0312217A1 (en) * 1987-09-30 1989-04-19 AT&T Corp. Integrated circuit chip assembly
US4949148A (en) * 1989-01-11 1990-08-14 Bartelink Dirk J Self-aligning integrated circuit assembly
CA2034703A1 (en) * 1990-01-23 1991-07-24 Masanori Nishiguchi Substrate for packaging a semiconductor device
US5182782A (en) 1990-07-11 1993-01-26 Gte Laboratories Incorporated Waferboard structure and method of fabricating
US5077878A (en) 1990-07-11 1992-01-07 Gte Laboratories Incorporated Method and device for passive alignment of diode lasers and optical fibers
US5205032A (en) * 1990-09-28 1993-04-27 Kabushiki Kaisha Toshiba Electronic parts mounting apparatus
US5656507A (en) * 1992-01-28 1997-08-12 British Telecommunications Public Limited Company Process for self-aligning circuit components brought into abutment by surface tension of a molten material and bonding under tension
JPH05251831A (ja) * 1992-03-05 1993-09-28 Sony Corp マルチビーム半導体レーザ装置とその組立て方法
FR2694841B1 (fr) * 1992-08-14 1994-09-09 Commissariat Energie Atomique Procédé d'hybridation et de positionnement d'un composant opto-électronique et application de ce procédé au positionnement de ce composant par rapport à un guide optique intégré.
US5499312A (en) 1993-11-09 1996-03-12 Hewlett-Packard Company Passive alignment and packaging of optoelectronic components to optical waveguides using flip-chip bonding technology
JP3658426B2 (ja) * 1995-01-23 2005-06-08 株式会社日立製作所 光半導体装置
US5801452A (en) * 1996-10-25 1998-09-01 Micron Technology, Inc. Multi chip module including semiconductor wafer or dice, interconnect substrate, and alignment member
DE19644758A1 (de) 1996-10-29 1998-04-30 Sel Alcatel Ag Zentrieranordnung zum Positionieren von mikrostrukturierten Körpern
SE9604678L (sv) * 1996-12-19 1998-06-20 Ericsson Telefon Ab L M Bulor i spår för elastisk lokalisering
US6198172B1 (en) * 1997-02-20 2001-03-06 Micron Technology, Inc. Semiconductor chip package
US5998868A (en) * 1998-02-04 1999-12-07 International Business Machines Corporation Very dense chip package
US6114221A (en) * 1998-03-16 2000-09-05 International Business Machines Corporation Method and apparatus for interconnecting multiple circuit chips
EP1178340A1 (en) * 2000-08-02 2002-02-06 Corning Incorporated Vertically-tolerant alignment using slanted wall pedestal

Cited By (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8707553B2 (en) 2004-07-08 2014-04-29 International Business Machines Corporation Method and system for improving alignment precision of parts in MEMS
JP2006156544A (ja) * 2004-11-26 2006-06-15 Denso Corp 基板の実装構造およびその実装方法
JP2012145910A (ja) * 2010-12-24 2012-08-02 Mitsumi Electric Co Ltd 構造体
US9606307B2 (en) 2012-09-27 2017-03-28 Fujikura Ltd. Optical module
JP5869686B2 (ja) * 2012-09-27 2016-02-24 株式会社フジクラ 光モジュール
JP2014071228A (ja) * 2012-09-28 2014-04-21 Kyocera Corp 光配線基板および光伝送モジュール
JP2014123690A (ja) * 2012-12-24 2014-07-03 Denso Corp 回路基板
JP2014170892A (ja) * 2013-03-05 2014-09-18 Nec Corp ３次元積層半導体装置
US9055701B2 (en) 2013-03-13 2015-06-09 International Business Machines Corporation Method and system for improving alignment precision of parts in MEMS
JP2015008198A (ja) * 2013-06-25 2015-01-15 日本電信電話株式会社 位置合わせ構造および方法
JP2015153931A (ja) * 2014-02-17 2015-08-24 スタンレー電気株式会社 半導体発光装置、半導体発光素子、及び、半導体発光装置の製造方法
JP2018124394A (ja) * 2017-01-31 2018-08-09 国立大学法人福井大学 光ビーム投影装置
JP2018124488A (ja) * 2017-02-02 2018-08-09 富士通オプティカルコンポーネンツ株式会社 光デバイス及び光デバイスの製造方法
US10976509B2 (en) 2017-02-02 2021-04-13 Fujitsu Optical Components Limited Optical device and manufacturing method of optical device
WO2019182028A1 (ja) * 2018-03-20 2019-09-26 国立研究開発法人産業技術総合研究所 光コネクタ及びこれを搭載する機器
JP2019164287A (ja) * 2018-03-20 2019-09-26 国立研究開発法人産業技術総合研究所 光コネクタ及びこれを搭載する機器
KR20200120727A (ko) * 2018-03-20 2020-10-21 고쿠리츠켄큐카이하츠호진 상교기쥬츠 소고켄큐쇼 광 커넥터 및 이것을 탑재하는 기기
US11287576B2 (en) 2018-03-20 2022-03-29 Kyocera Corporation Optical connector and apparatus equipped therewith
KR102521508B1 (ko) 2018-03-20 2023-04-13 고쿠리츠켄큐카이하츠호진 상교기쥬츠 소고켄큐쇼 광 커넥터 및 이것을 탑재하는 기기

Also Published As

Publication number Publication date
US6643434B2 (en) 2003-11-04
EP1122567A1 (en) 2001-08-08
TW584946B (en) 2004-04-21
AU2001230901A1 (en) 2001-08-20
WO2001059838A1 (en) 2001-08-16
US20010010743A1 (en) 2001-08-02
CA2399031A1 (en) 2001-08-16
CN1397092A (zh) 2003-02-12

Similar Documents

Publication Publication Date Title
JP2003523085A (ja) 傾斜壁台座を用いるパッシブアライメント
US20090289360A1 (en) Workpiece contact pads with elevated ring for restricting horizontal movement of terminals of ic during pressing
JP2006237369A (ja) 電子装置及びスタンドオフ部材及び電子装置の製造方法
JP5226937B2 (ja) フリップチップボンディング技術を用いた、半導体チップの基板への実装方法
JP2850901B2 (ja) ボール配列治具及びその製造方法
JP3168256B2 (ja) 接点パッドのアレイをはんだボンディングする方法とその部品アッセンブリ
EP0622838B1 (en) Method of making an article comprising solder bump bonding
JP4429564B2 (ja) 光部品及び電気部品の実装構造及びその方法
US7723854B2 (en) Assembly and method of assembling by soldering an object and a support
JP4112218B2 (ja) マイクロ電気機械的機構
US6784372B1 (en) Orthogonal electrical connection using a ball edge array
JPH02170548A (ja) 半導体装置
US6323434B1 (en) Circuit board and production method thereof
US6459158B1 (en) Vertically-tolerant alignment using slanted wall pedestal
JP2005017684A (ja) 光モジュールおよびその製造方法
US7007835B2 (en) Solder bonding technique for assembling a tilted chip or substrate
JPH05114800A (ja) 電子部品の実装方法及び実装装置
JP2555720B2 (ja) 半田バンプ部品の実装方法
US6266470B1 (en) Optical switch module having a buffer device for minimizing a post welding shift
JPH05251454A (ja) はんだ付けされた結合部を形成するための方法
JP2005011902A (ja) フリップチップ実装用基板
US6846701B2 (en) Traceless flip chip assembly and method
JPH09326535A (ja) 光半導体装置及びその製造方法
JP3269211B2 (ja) 半導体装置の製造方法
JP2001119114A (ja) 実装構造及び実装方法

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20080401