JPH09326535A - 光半導体装置及びその製造方法 - Google Patents

光半導体装置及びその製造方法

Info

Publication number
JPH09326535A
JPH09326535A JP9007517A JP751797A JPH09326535A JP H09326535 A JPH09326535 A JP H09326535A JP 9007517 A JP9007517 A JP 9007517A JP 751797 A JP751797 A JP 751797A JP H09326535 A JPH09326535 A JP H09326535A
Authority
JP
Japan
Prior art keywords
electrode pattern
optical semiconductor
substrate
semiconductor element
solder
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP9007517A
Other languages
English (en)
Inventor
Hajime Hotta
一 堀田
Yasuhiko Kudo
保彦 工藤
Toshio Matsukura
壽夫 松倉
Jiro Utsunomiya
次郎 宇都宮
Akio Hirakawa
明夫 平川
Kiyoshi Kurosawa
清 黒沢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP9007517A priority Critical patent/JPH09326535A/ja
Priority to KR1019970050843A priority patent/KR19980069992A/ko
Priority to TW086114341A priority patent/TW381411B/zh
Priority to EP97308445A priority patent/EP0854520A3/en
Priority to CA002219166A priority patent/CA2219166A1/en
Priority to US08/959,855 priority patent/US6087194A/en
Publication of JPH09326535A publication Critical patent/JPH09326535A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/022—Mountings; Housings
    • H01S5/0235—Method for mounting laser chips
    • H01S5/02375—Positioning of the laser chips
    • H01S5/0238—Positioning of the laser chips using marks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/022—Mountings; Housings
    • H01S5/0225—Out-coupling of light
    • H01S5/02251—Out-coupling of light using optical fibres
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/022—Mountings; Housings
    • H01S5/023—Mount members, e.g. sub-mount members
    • H01S5/02325—Mechanically integrated components on mount members or optical micro-benches
    • H01S5/02326—Arrangements for relative positioning of laser diodes and optical components, e.g. grooves in the mount to fix optical fibres or lenses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/022—Mountings; Housings
    • H01S5/0235—Method for mounting laser chips
    • H01S5/02355—Fixing laser chips on mounts
    • H01S5/0237—Fixing laser chips on mounts by soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/022—Mountings; Housings
    • H01S5/0235—Method for mounting laser chips
    • H01S5/02375—Positioning of the laser chips
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007—Surface contacts, e.g. bumps

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Structure Of Printed Boards (AREA)
  • Supply And Installment Of Electrical Components (AREA)
  • Light Receiving Elements (AREA)
  • Optical Couplings Of Light Guides (AREA)
  • Semiconductor Lasers (AREA)

Abstract

(57)【要約】 【課題】 ＬＤやＰＤの光半導体素子が、基板に対して
縦、横、高さ方向に高精度に搭載接続された光半導体装
置を提供する。 【解決手段】 Ｓｉ基板１０の凹部１１の表面に形成さ
れた電極パターン１３に、蒸着、メッキ、印刷等によ
り、半田３０を所定量供給する。ＬＤチップ２０を自動
搭載機によりピックアップして、ＬＤチップ２０のバン
プ２２が凹部１１に入るように搭載する。そして、リフ
ロー装置等により加熱して、半田３０を溶解する。半田
３０が溶解すると、バンプ２２が凹部１１の中心部に移
動して、ＬＤチップ２０は、Ｓｉ基板１０の所定の位置
に密着接続される。凹部１１はエッチングにより、バン
プ２２は蒸着等により、それぞれ正確な位置に形成さ
れ、半田３０の量も凹部１１から溢れないように制御さ
れているので、基板１０に対してＬＤチップ２０を高精
度に搭載することができる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、光データ通信装置
等に使用される電気信号／光信号変換機能を持つ送信素
子（以下、「ＬＤチップ」という）と、光信号／電気信
号変換機能を持つ受信素子（以下、「ＰＤ素子」とい
う）を別々に、または一体化して有する光半導体装置と
その製造方法、特に光半導体素子の実装構造及びその実
装方法に関するものである。
【０００２】
【従来の技術】従来、このような分野の技術としては、
例えば次のような文献に記載されるものがあった。 文献：電子情報通信学会エレクトロニクスソサイティ大
会、１９９５年、蔵田他著、「表面実装型光モジュール
の開発」、ｐ．３３１〜３３２ 図２（ａ）〜（ｅ）は、前記文献に記載された従来の光
半導体装置の構造を示す図であり、同図（ａ）はシリコ
ン基板（以下、「Ｓｉ基板」という）の平面図、同図
（ｂ）はＬＤチップの搭載面の平面図、同図（ｃ）は認
識マークの平面図、同図（ｄ）はＳｉ基板上に実装され
たＬＤチップの斜視図、及び同図（ｅ）は同図（ａ）に
おけるＡ−Ａ断面図である。
【０００３】（Ａ） Ｓｉ基板の構造 図２（ａ）に示すように、Ｓｉ基板１には、認識マーク
１ａ、電極パターン１ｂ、及び図示しない光ファイバの
実装位置を決めるためのＶ溝１ｃが形成されている。 （Ｂ） ＬＤチップの構造 図２（ｂ）に示すように、ＬＤチップ２の搭載面には、
認識マーク２ａ、及びＬＤチップの陰極の電極パターン
２ｂが形成されている。また、図示されていないが、Ｌ
Ｄチップ２の搭載面とは反対側の面に、陽極の電極パタ
ーンが形成されている。そして、陽極と陰極の間の一定
の位置に光を放出する活性層２ｄを有している。
【０００４】（Ｃ） ＬＤチップの実装方法 Ｓｉ基板１に対するＬＤチップ２の搭載精度は、このＬ
Ｄチップ２の活性層２ｄと光ファイバとの光結合損失を
少なくするために、±１μｍ以下の精度が要求される。
このため、Ｓｉ基板１の裏面から赤外線を照射し、ＬＤ
チップ２の上部に設置した検出器でその赤外線を検出す
ることにより、図２（ｃ）に示すように、Ｓｉ基板１の
認識マーク１ａとＬＤチップ２の認識マーク２ａとが重
なるように、ＬＤチップ２の位置決めを行っていた。こ
のように位置決めを行った後、図２（ｄ），（ｅ）に示
すように、ＬＤチップ２の電極パターン２ｂとＳｉ基板
１の電極パターン１ｂとを半田３で接続して、このＬＤ
チップ２を実装していた。
【０００５】
【発明が解決しようとする課題】しかしながら、従来の
光半導体装置とその製造方法では、次のような課題があ
った。 （ｉ） ＬＤチップ２の搭載時に、Ｓｉ基板１側の認識
マーク１ａとＬＤチップ２側の認識マーク２ａを赤外線
等を使用して検出し、位置決め調整を行う必要が有る。
このため、工程が複雑になり、多くの工数とコストが必
要であった。 （ii） 検出器によってＳｉ基板１側の認識マーク１ａ
とＬＤチップ２側の認識マーク２ａとを同時に認識する
際、Ｓｉ基板１とＬＤチップ２との間隙や、それぞれの
表面の凹凸等により、赤外線の乱反射が発生する。この
ため、認識マーク１ａ，２ａの正確な認識が困難にな
り、正確な位置決めが不可能となる場合が発生する。
【０００６】（iii) 高さ（Ｚ軸）方向の位置決めは、
半田３の最終的な厚みによって決まるため、高精度に位
置を決定することができず、光ファイバとＬＤチップ２
の活性層２ｄの位置の誤差が生ずる。本発明は、前記従
来技術が持っていた上記課題を解決し、Ｓｉ基板上にＬ
ＤチップやＰＤ素子を高精度に搭載することのできる光
半導体装置とその製造方法を提供するものである。
【０００７】
【課題を解決するための手段】前記課題を解決するため
に、本発明のうちの第１、第４、及び第６の発明は、第
１の表面に形成された第１の電極パターン、該第１の表
面の裏面側の第２の表面に形成された第２の電極パター
ン、及び所定の位置に形成された発光部または受光部を
有する光半導体素子と、前記光半導体素子を搭載して前
記第２の電極パターンと電気的な接続を行う基板とを備
えた光半導体装置において、以下の構成にしている。前
記基板は、前記光半導体素子の搭載位置合わせのために
所定の位置に形成され所定の大きさを有する単数または
複数の凹部と、該凹部の内部表面または凹部と同一面に
形成され前記第２の電極パターンと接続するための第３
の電極パターンとを有している。前記光半導体素子は、
前記単数または複数の凹部にそれぞれ対応して、前記第
２の表面または前記第２の電極パターン上に、前記第２
の電極パターンの表面と前記第３の電極パターンの表面
とが密着した状態で対応する凹部に嵌め合わせたとき
に、その凹部によって一定範囲内の位置に固定される大
きさの凸部を有している。そして、これらの第２及び第
３の電極を半田で接続して光半導体装置を構成してい
る。
【０００８】第２及び第３の発明は、第１の発明と同様
の光半導体装置において、以下の構成にしている。前記
半導体素子は、前記凸部を有していない。そして、前記
基板の凹部に供給されたクリーム状の半田を溶融するこ
とで、前記第２及び第３の電極を半田で接続して光半導
体装置を構成している。第５〜第７の発明は、第１の発
明と同様の光半導体装置において、以下の構成にしてい
る。前記基板は、所定の位置に形成され所定の大きさを
有する単数または複数の凹部と、該凹部と同一面に形成
され前記第２の電極パターンと接続するための第３の電
極パターンとを有している。また、前記光半導体素子
は、該光半導体素子を前記基板の所定の位置に搭載した
ときに、前記第３の電極パターンと重なり合う位置と大
きさに形成された前記第２の電極パターンを有してい
る。そして、前記基板の表面から所定の高さだけ突出し
て前記光半導体素子を支持するための支持部を、前記凹
部内に介在させた状態で、前記第２と第３の電極パター
ンを半田で接続して光半導体装置を構成している。
【０００９】第８の発明は、第１の発明と同様の光半導
体装置において、以下の構成にしている。前記基板は、
前記光半導体素子を所定の位置に搭載するための台座部
と、該台座部以外の一定の位置に形成され、前記第２の
電極パターンと接続するための単数または複数の第３の
電極パターンとを有している。前記光半導体素子は、該
光半導体素子を前記基板の一定の位置に搭載したとき
に、前記第３の電極パターンと重なり合う位置と大きさ
に形成された前記第２の電極パターンを有している。そ
して、これらの第２と第３の電極パターンを半田で接続
して光半導体装置を構成している。第９の発明は、第１
の発明と同様の光半導体装置において、以下の構成にし
ている。前記基板は前記第２の電極パターンと接続する
ために該第２の電極パターンと重なり合う位置と大きさ
に形成された第３の電極パターンを有している。そし
て、前記基板の表面から所定の間隔だけ隔てて前記光半
導体素子を支持するための一定の厚さを有する支持材
を、該基板と該光半導体素子との間に介在させた状態
で、前記第２と第３の電極パターンを半田で接続して光
半導体装置を構成している。
【００１０】第１０の発明は、第１の発明と同様の光半
導体装置において、以下の構成にしている。前記基板
は、前記光半導体素子の搭載位置合わせのために所定の
位置に形成され所定の大きさを有する単数または複数の
スルーホールと、該基板の表面に該スルーホールを欠損
部とする第３の電極パターンとを有している。前記光半
導体素子は、該光半導体素子を前記基板の所定の位置に
搭載したときに、前記第３の電極パターンと重なり合う
位置と大きさに形成された前記第２の電極パターンを有
している。そして、これらの第２と第３の電極パターン
を半田で接続して光半導体装置を構成している。以上の
ように、光半導体装置を構成したので、その製造に当た
って、まず、基板に設けた第３の電極パターンに半田を
搭載し、凹部に光半導体素子の凸部を嵌め合わせ、ある
いは支持部、台座部、または支持材によって光半導体素
子を支持する。そして、半田を溶融して基板と光半導体
素子とを接続することにより、正確に位置決めされた光
半導体装置を得ることができる。
【００１１】
【発明の実施の形態】第１の実施形態 図１（ａ）〜（ｅ）は、本発明の第１の実施形態を示す
光半導体装置の構成図であり、同図（ａ）はＳｉ基板の
平面図、同図（ｂ）はＬＤチップの搭載面の平面図、同
図（ｃ）はＬＤチップが実装されたＳｉ基板の斜視図、
同図（ｄ）は同図（ｃ）におけるＡ−Ａ断面図、及び同
図（ｅ）は同図（ｄ）におけるＢ部のＬＤチップ接続断
面の拡大図である。以下、これらの図１（ａ）〜（ｅ）
を参照して、光半導体装置を構成するＳｉ基板及びＬＤ
チップの構造と、この光半導体装置の製造工程における
ＬＤチップの実装方法について説明する。
【００１２】（Ａ） Ｓｉ基板の構造 図１（ａ）の基板（例えば、Ｓｉ基板）１０は、光半導
体素子（例えば、ＬＤチップ）２０を搭載するための厚
さ１．１ｍｍ程度のＳｉを材料とする板である。Ｓｉ基
板１０には、ＬＤチップ２０の搭載位置を決めるため
の、例えば１辺の長さ７０〜１１０μｍ、深さ５０〜７
８μｍの四角錐形の凹部１１が４箇所、所定の位置に設
けられている。更に、Ｓｉ基板１０には、図示しない光
ファイバの実装位置を決めるためのＶ溝１２が設けられ
ている。凹部１１は、Ｓｉ基板１０とＬＤチップ２０が
密着し、かつ、このＬＤチップ２０の搭載精度が確保さ
れるように、寸法と位置が決定されている。これらの凹
部１１とＶ溝１２は、Ｓｉ基板１０をエッチングするこ
とによって形成される。また、凹部１１の内部表面に
は、蒸着またはメッキ処理によって、Ａｕ−Ｓｎ等によ
る電極パターン１３が形成されている。
【００１３】（Ｂ） ＬＤチップの構造 図１（ｂ）のＬＤチップ２０は、一辺の長さ３００〜３
５０μｍ、厚さ１００μｍ程度の直方体の素子であり、
その表面（例えば、搭載面）には、Ｓｉ基板１０の４つ
の凹部１１に対応した位置に、このＬＤチップ２０の陰
極に相当する電極パターン２１が形成されている。電極
パターン２１の表面には、更に、蒸着またはメッキ処理
によって、Ａｕ−Ｓｎ等によるバンプ（凸部）２２が形
成されている。バンプ２２は、ＬＤチップ２０をＳｉ基
板１０に搭載したときに、凹部１１に嵌め合わされ、こ
のＬＤチップ２０の搭載面とＳｉ基板１０の表面とが密
着して接触するように、例えば、７５μｍ程度の高さに
形成されている。また、図示されていないが、ＬＤチッ
プ２０の搭載面の裏面側の表面（例えば、陽極面）に、
このＬＤチップ２０の陽極の電極パターンが形成されて
いる。ＬＤチップ２０の搭載面と陽極面の間の厚さ方向
の一定の位置には、光を放出する活性層２３が形成され
ている。
【００１４】（Ｃ） ＬＤチップの実装方法 Ｓｉ基板１０の凹部１１の電極パターン１３上に、例え
ば、Ａｕ８０％、Ｓｎ２０％、融点２８０℃の半田３０
を供給する。ここで供給する半田３０の量は、ＬＤチッ
プ２０のバンプ２２を凹部１１に密着させたときに、こ
の凹部１１からはみ出さず、かつ、これらのバンプ２２
と電極パターン１３とが確実に接続されるような量にす
る必要がある。半田３０の供給は、蒸着、メッキ、印刷
等の方法によって行われる。次に、自動搭載機にＳｉ基
板１０を水平にセットし、ＬＤチップ２０をピックアッ
プして、このＬＤチップ２０のバンプ２２が、図１
（ｃ），（ｄ）に示すように、Ｓｉ基板１０の凹部１１
に嵌め合わされるように搭載する。一般に、自動搭載機
の精度は１０μｍ程度であり、光半導体装置に要求され
る１μｍ以下の精度には及ばないが、バンプ２２が凹部
１１に入ることにより、この凹部１１内部の壁面に沿っ
て移動し、図１（ｄ）に示すように所定の位置で停止す
る。これにより、ＬＤチップ２０の平面（ＸＹ軸）方向
の正確な位置決めが可能である。
【００１５】ＬＤチップ２０の位置が決まった後、リフ
ロー装置等により、例えば３３０℃程度に加熱し、半田
３０を溶解する。この時、バンプ２２は、半田３０と同
じＡｕ−Ｓｎ合金であるが、Ａｕの含有率を多くして融
点を高くすることにより、半田３０は溶解するが、バン
プ２２は溶解しないようにしている。半田３０の量は、
ＬＤチップ２０がＳｉ基板１０に密着接続した時のバン
プ２２と凹部１１の間の間隙の体積よりも多くならない
ようにしてあるので、この半田３０が溶解して凹部１１
から溢れることがなく、これらのＳｉ基板１０とＬＤチ
ップ２０が密着接続される。また、半田３０及びバンプ
２２によってＬＤチップ２０側の電極パターン２１とＳ
ｉ基板１０側の電極パターン１３とが電気的に接続され
る。
【００１６】これにより、図１（ｅ）に示すように、高
さ（Ｚ軸）方向に対して、Ｓｉ基板１０とＬＤチップ２
０とが密着接続され、このＬＤチップ２０の活性層２３
の位置を精度良く固定することができる。ＬＤチップ２
０の位置決め搭載接続後は、ワイヤボンディング等によ
り、このＬＤチップ２０の陽極面の電極パターンに給電
ワイヤを接続する。以上のように、この第１の実施形態
によれば、Ｓｉ基板１０に対するＬＤチップ２０搭載時
の位置決めの無調整化が可能になり、工程が単純になる
とともに工数の削減が可能になる。更に、エッチングで
正確に形成された凹部１１と、蒸着等で正確に形成され
たバンプ２２とを嵌合させて、ＬＤチップ２０を搭載す
るので、縦、横、高さ方向において高精度な接続が可能
となり、信頼性が高く、性能の安定した光半導装置が得
られる。
【００１７】第２の実施形態 図３（ａ）〜（ｇ）は、本発明の第２の実施形態を示す
光半導体装置の構成図であり、図１中の要素と共通の要
素には共通の符号が付されている。図３（ａ）はＳｉ基
板の平面図、同図（ｂ）はＬＤチップの搭載面の平面
図、同図（ｃ）はＬＤチップが実装されたＳｉ基板の斜
視図、同図（ｄ）は同図（ｃ）におけるＡ−Ａ断面図、
同図（ｅ）は同図（ｄ）におけるＢ部に半田を供給する
工程図、同図（ｆ）は余剰半田を除去する工程図、及び
同図（ｇ）はＢ部のＬＤチップ接続断面の拡大図であ
る。
【００１８】（Ａ） ＬＤチップの構造 図３（ｂ）のＬＤチップ２０Ａは、図１（ｂ）のＬＤチ
ップ２０とほぼ同様の寸法、構造であるが、陰極部分に
電極パターン２１を有するだけで、バンプが形成されて
いないことが異なっている。 （Ｂ） ＬＤチップの実装方法 Ｓｉ基板１０の凹部１１に、Ａｕ−Ｓｎ等の半田微粒子
に粘着性の溶剤を加えてクリーム状にした半田３０をシ
ルクスクリーン印刷等によって供給する。ここで供給す
る半田３０の量は、図３（ｅ）に示すように、凹部１１
を完全に満たし、凹部１１より若干溢れるように調整す
る。半田３０の供給後、図３（ｆ）に示すように、スキ
ージ（ゴム製の掃除器）５等によってＳｉ基板１０の表
面を拭い、この凹部１１から溢れた余剰半田３０ａを除
去する。
【００１９】次に、自動搭載機にＳｉ基板１０を水平に
セットし、ＬＤチップ２０Ａをピックアップして、図３
（ｇ）に示すように、このＬＤチップ２０Ａの電極パタ
ーン２１が、Ｓｉ基板１０の凹部１１に嵌め合わされる
ように搭載する。ＬＤチップ２０Ａを搭載した後、リフ
ロー装置等により、例えば３３０℃程度に加熱して半田
３０を溶解する。一般に自動搭載機の精度は１０μｍ程
度であり、光半導体装置に要求される１μｍ以下の精度
には及ばないが、完全に溶解した半田３０の表面張力に
よるセルフアライン効果によって、ＬＤチップ２０Ａ
は、Ｓｉ基板１０の凹部１１に正確に位置付けられて接
続される。即ち、半田３０の表面積は、Ｓｉ基板１０の
電極パターン１３とＬＤチップ２０Ａの電極パターン２
１が完全に一致する位置において最小となるため、この
ＬＤチップ２０Ａが、半田３０の表面積の最小となる方
向に移動させられることになる。これにより、ＬＤチッ
プ２０Ａの平面方向の正確な位置決めが可能である。更
に、半田３０の量は、余剰半田３０ａを除去して凹部１
１の体積と一致するように調整されているので、この半
田３０が溶解して凹部１１から溢れることがなく、Ｓｉ
基板１０とＬＤチップ２０Ａが密着接続される。
【００２０】これにより、図３（ｄ），（ｇ）に示すよ
うに、高さ方向に対して、Ｓｉ基板１０とＬＤチップ２
０Ａとが密着接続され、このＬＤチップ２０Ａの活性層
２３の位置を精度良く固定することができる。以上のよ
うに、この第２の実施形態によれば、余剰半田３０ａを
除去する工程を必要とするが、凹部１１の大きさのばら
つきに影響されず適正量の半田３０を供給することがで
きる。また、ＬＤチップ２０にバンプ２２を形成する必
要がなく、第１の実施形態と同様の利点を得ることがで
きる。
【００２１】第３の実施形態 図４（ａ）〜（ｇ）は、本発明の第３の実施形態を示す
光半導体装置の構成図であり、図３中の要素と共通の要
素には共通の符号が付されている。図４（ａ）はＳｉ基
板の平面図、同図（ｂ）はＬＤチップの搭載面の平面
図、同図（ｃ）はＬＤチップが実装されたＳｉ基板の斜
視図、同図（ｄ）は同図（ｃ）におけるＡ−Ａ断面図、
同図（ｅ）は同図（ｄ）におけるＢ部に半田を供給する
工程図、同図（ｆ）は余剰半田を除去する工程図、及び
同図（ｇ）はＢ部のＬＤチップ接続断面の拡大図であ
る。
【００２２】（Ａ） ＬＤチップの構造 図４（ｂ）のＬＤチップ２０Ｂは、図３（ｂ）のＬＤチ
ップ２０Ａと同様の構造であるが、陰極部分の４個の電
極パターン２１ｂの位置が異なっている。即ち、図３
（ｂ）の電極パターン２１は、図３（ａ）のＳｉ基板１
０の凹部１１と完全に一致する位置に形成されている
が、図４（ｂ）の電極パターン２１ｂは、図４（ａ）の
凹部１１と部分的に重なるような位置に形成されてい
る。例えば、凹部１１の間隔Ｌ１が３２０μｍであると
すると、電極パターン２１ｂの間隔Ｌ２は２８０μｍに
設定されている。
【００２３】（Ｂ） ＬＤチップの実装方法 ＬＤチップ２０Ｂの実装方法は、第２の実施形態の方法
と同様である。しかし、凹部１１と電極パターン２１ｂ
の位置が異なっているため、電極パターン２１ｂは、凹
部１１に完全には重ならない。これにより、図４（ｇ）
に示すように、凹部１１の一部は、ＬＤチップ２０Ｂか
らはみ出すようになる。そして、このはみ出した部分に
余剰半田３０ａが堆積したり、半田３０の不足分がここ
から補充されることになる。以上のように、この第３の
実施形態によれば、半田３０の過不足の微調整が凹部１
１で行われるので、第２の実施形態の利点に加えて、半
田３０の供給量の調整が楽になるという利点がある。
【００２４】第４の実施形態 図５（ａ）〜（ｇ）は、本発明の第４の実施形態を示す
光半導体装置の構成図であり、図１中の要素と共通の要
素には共通の符号が付されている。図５（ａ）はＳｉ基
板の平面図、同図（ｂ）は同図（ａ）におけるＢ部の拡
大図、同図（ｃ）はＬＤチップの搭載面の平面図、同図
（ｄ）はＬＤチップが実装されたＳｉ基板の斜視図、同
図（ｅ）は同図（ｄ）におけるＡ−Ａ断面図、同図
（ｆ）は同図（ｅ）におけるＣ部のＬＤチップ搭載断面
の拡大図、及び同図（ｇ）はＬＤチップ接続断面の拡大
図である。
【００２５】（Ａ） Ｓｉ基板の構造 図５（ａ）のＳｉ基板１０Ａは、図１（ａ）のＳｉ基板
１０とほぼ同様の構造であるが、四角錐形の凹部１１に
接続して余剰半田はみ出し用の溝部１４が追加された構
造になっている。この溝部１４は、図５（ｂ）に示すよ
うに、各凹部１１からＳｉ基板１０Ａの外側方向に、幅
５０μｍ、長さ１００μｍ程度で、この凹部１１よりも
浅い深さ（例えば、２０μｍ）で設けられた溝である。
溝部１４は、凹部１１やＶ溝１２と同様に、Ｓｉ基板１
０Ａのエッチングによって形成され、この溝部１４の内
側表面には、蒸着またはメッキ処理により、Ｃｒ−Ｎｉ
−Ａｕ等の金属膜が形成されている。
【００２６】（Ｂ） ＬＤチップの構造 図５（ｃ）のＬＤチップ２０Ｃは、図１（ｂ）のＬＤチ
ップ２０とほぼ同様の構造であるが、図１（ｂ）のバン
プ２２に代えて、半田バンプ２４を設けた構成になって
いる。半田バンプ２４は、Ｓｉ基板１０Ａに搭載された
ときに、このＳｉ基板１０Ａの凹部１１と密着して接触
する位置に、Ａｕ−Ｓｎ等の成分の半田を蒸着またはメ
ッキ処理することによって形成されている。半田バンプ
２４の大きさは、凹部１１の体積とほぼ等しくなるよう
に、例えば高さ７５μｍに形成されている。
【００２７】（Ｃ） ＬＤチップの実装方法 ＬＤチップ２０Ｃを自動搭載機によりピックアップし
て、このＬＤチップ２０Ｃの半田バンプ２４が、図５
（ｄ）〜（ｆ）に示すように、水平に設置されたＳｉ基
板１０Ａの凹部１１に嵌め合わされるように搭載する。
この後の処理は、第１の実施形態と同様である。リフロ
ー処理によって、半田バンプ２４が溶解して、凹部１１
の内部表面の電極パターン１３と接続されるが、この
時、半田バンプ２４の体積が凹部１１の体積よりも大き
い場合、図５（ｇ）に示すように、凹部１１から溢れて
溝部１４へ流れ出す。これにより、半田バンプ２４の大
きさのばらつきに影響されず、Ｓｉ基板１０Ａ上に高精
度の高さでＬＤチップ２０Ｃを搭載することが可能にな
る。以上のように、この第４の実施形態によれば、余剰
半田はみ出し用の溝部１４を設けたので、第１の実施形
態の利点に加えて、高さ方向の精度を更に高めることが
できる。その上、接続用の半田（即ち、半田バンプ２
４）の量の管理が比較的緩やかで良いので、第１の実施
形態におけるバンプ２２に代えて、半田バンプ２４をＬ
Ｄチップ２０Ｃに直接形成するようにしている。このた
め、ＬＤチップ２０Ｃの実装時に、凹部１１への半田搭
載の処理を行う必要がなく、製造工程の簡素化が可能に
なる。
【００２８】第５の実施形態 図６（ａ）〜（ｅ）は、本発明の第５の実施形態を示す
光半導体装置の構成図であり、図１中の要素と共通の要
素には共通の符号が付されている。図６（ａ）はＳｉ基
板の平面図、同図（ｂ）はＬＤチップの搭載面の平面
図、同図（ｃ）はＬＤチップが実装されたＳｉ基板の斜
視図、同図（ｄ）は同図（ｃ）におけるＡ−Ａ断面図、
及び同図（ｅ）は同図（ｄ）におけるＢ部のＬＤチップ
接続断面の拡大図である。 （Ａ） Ｓｉ基板の構造 図６（ａ）のＳｉ基板１０Ｂは、図１（ａ）のＳｉ基板
１０とほぼ同様の構造であるが、図１（ａ）の凹部１１
の内部表面の電極パターン１３に代えて、凹部１１と同
一面で凹部１１以外の位置に、電極パターン１３ｂを形
成した構造になっている。電極パターン１３ｂは、Ａｕ
−Ｓｎ等の蒸着またはメッキ処理によって形成されてい
る。
【００２９】（Ｂ） ＬＤチップの構造 図６（ｂ）のＬＤチップ２０Ｄは，図１（ｂ）のＬＤチ
ップ２０とほぼ同様の構造であるが、搭載面に電極パタ
ーン２１ｄとバンプ２２ｄをそれぞれ別の位置に形成し
た構造になっている。電極パターン２１ｄは、Ｓｉ基板
１０Ｂに搭載されたときに、このＳｉ基板１０Ｂ側の電
極パターン１３ｂと密着して接触する位置に、Ａｕ−Ｓ
ｎ等の蒸着またはメッキ処理によって形成されている。
一方、バンプ２２ｄは、Ｓｉ基板１０Ｂの凹部１１に対
応する位置に形成されている。 （Ｃ） ＬＤチップの実装方法 Ｓｉ基板１０Ｂの電極パターン１３ｂの表面に半田３０
を供給する。この後の、ＬＤチップ２０Ｄの搭載、リフ
ロー等の処理は第１の実施形態と同様である。以上のよ
うに、この第３の実施形態によれば、第１の実施形態と
同様の利点がある。
【００３０】第６の実施形態 図７（ａ）〜（ｅ）は、本発明の第６の実施形態を示す
光半導体装置の構成図であり、図１中の要素と共通の要
素には共通の符号が付されている。図７（ａ）はＳｉ基
板の平面図、同図（ｂ）はＬＤチップの搭載面の平面
図、同図（ｃ）はＬＤチップが実装されたＳｉ基板の斜
視図、同図（ｄ）は同図（ｃ）におけるＡ−Ａ断面図、
及び同図（ｅ）は同図（ｄ）におけるＢ部のＬＤチップ
接続断面の拡大図である。 （Ａ） Ｓｉ基板の構造 図７（ａ）のＳｉ基板１０Ｃは、図１（ａ）のＳｉ基板
１０とほぼ同様の構造であるが、図１（ａ）の凹部１１
の内部表面の電極パターン１３に代えて、凹部１１と同
一面で凹部１１以外の位置に、電極パターン１３ｃを形
成した構造になっている。電極パターン１３ｃは、Ａｕ
−Ｓｎ等の蒸着またはメッキ処理によって形成されてい
る。
【００３１】（Ｂ） ＬＤチップの構造 図７（ｂ）のＬＤチップ２０Ｅは、図１（ｂ）のＬＤチ
ップ２０と同様の寸法、形状を有する素子であるが、図
１（ｂ）のＬＤチップ２０とは異なり、Ｓｉ基板１０Ｃ
の電極パターン１３ｃに対応する位置に、Ａｕ−Ｓｎ等
の蒸着またはメッキ処理で電極パターン２１ｅが形成さ
れている。 （Ｃ） ＬＤチップの実装方法 まず、Ｓｉ基板１０Ｃの電極パターン１３ｃに、蒸着、
メッキ、または印刷等により、半田３０を所定の量だけ
供給し、このＳｉ基板１０Ｃの搭載面を上にして自動搭
載機に水平にセットする。次に、Ｓｉ基板１０Ｃの凹部
１１に、図７（ｄ），（ｅ）に示すように硬球４０を搭
載する。硬球４０は、例えば、ステンレス鋼を材料とす
る直径５０〜１００μｍの球であり、その直径の誤差は
０．１μｍ以下に抑えられている。このような硬球４０
は、例えば、ラップ盤による鏡面加工によって作製する
ことができる。
【００３２】硬球４０を各凹部１１に搭載した後、ＬＤ
チップ２０Ｅを自動搭載機でピックアップして、このＬ
Ｄチップ２０Ｅの電極パターン２１ｅが、Ｓｉ基板１０
Ｃの電極パターン１３ｃ上に供給された半田３０の上に
乗るように搭載する。ＬＤチップ２０Ｅを搭載した後、
リフロー装置等により、例えば３３０℃程度に加熱し、
半田３０を完全に溶解する。完全に溶解した半田３０の
表面張力によるセルフアライン効果によって、ＬＤチッ
プ２０Ｅは、硬球４０に支えられてＳｉ基板１０Ｃの所
定の位置に正確に接続される。以上のように、この第６
の実施形態によれば、第１の実施形態と同様の利点に加
えて、硬球４０によってＬＤチップ２０Ｃの高さ方向の
位置が正確に決定されるので、縦、横、高さともに精度
の高い光半導体装置を得ることができるという利点があ
る。
【００３３】第７の実施形態 図８（ａ），（ｂ）は、本発明の第７の実施形態を示す
光半導体装置の構成図であり、同図（ａ）はＬＤチップ
を透視した状態でＳｉ基板を示す平面図、及び同図
（ｂ）はＳｉ基板とその上に搭載されたＬＤチップの正
面図である。また、図９（ａ）〜（ｆ）は、図８の光半
導体装置の製造方法を示す工程図である。以下、図８
（ａ），（ｂ）及び図９（ａ）〜（ｆ）を参照して、光
半導体装置を構成するＳｉ基板及びＬＤチップの構造
と、この光半導体装置の製造方法について説明する。
【００３４】（Ａ） Ｓｉ基板の構造 図８（ａ），（ｂ）のＳｉ基板５０は、ＬＤチップ６０
を搭載するための厚さ１．１ｍｍ程度のＳｉを材料とす
る板である。Ｓｉ基板５０は、厚さ１ｍｍ程度の平板部
５１と高さ１００μｍ程度の十字型の台座部５２とを有
している。台座部５２の表面には、酸化膜５３が形成さ
れており、この酸化膜５３の表面にＴｉ−Ｐｔ−Ａｕ等
の金属層による厚さ１μｍ程度の十字電極５４が形成さ
れている。台座部５２及び十字電極５４は、ＬＤチップ
６０を精度良く固定して搭載するためのものである。
【００３５】また、平板部５１の表面には、ＬＤチップ
６０を接続するための電極パターン５５が４個、十字電
極５４と同様の材料及び同様の厚さで形成されている。
更に、図示されていないが、Ｓｉ基板５０には、光ファ
イバの実装位置を決めるためのＶ溝が所定の位置に設け
られている。 （Ｂ） ＬＤチップの構造 ＬＤチップ６０は、図３（ｂ）のＬＤチップ２０Ａと同
様の寸法、形状を有する素子であり、Ｓｉ基板５０側の
電極パターン５５に対応する位置にこの電極パターン５
５と同じ形状寸法の陰極の電極パターン６１が形成され
ている。そして、これらの電極パターン５５，６１間を
半田バンプ７０によって接続することにより、ＬＤチッ
プ６０をＳｉ基板５０に搭載するようになっている。
【００３６】（Ｃ） 製造方法 （１） 図９（ａ）の工程 厚さ１．１ｍｍ程度のＳｉ基板５０の表面に、形成すべ
き十字電極５４と同一形状の酸化膜５３を形成する。 （２） 図９（ｂ）の工程 酸化膜５３をマスクとして、アルカリ性のエッチング材
により、台座部５２を残して、１００μｍ程度Ｓｉ基板
５０をエッチングする。 （３） 図９（ｃ）の工程 フォトリソグラフィ、蒸着等の通常の薄膜形成技術によ
って、酸化膜５３の表面全体に十字電極５４を形成す
る。また、エッチングにより形成された平板部５１に、
電極パターン５５を形成する。
【００３７】（４） 図９（ｄ）の工程 各電極パターン５５上に、メッキ、半田ボール供給等の
方法により、半田バンプ７０を形成する。この半田バン
プ７０の高さは、例えば１２０μｍ程度として、十字電
極５４よりも高くなるように形成する。 （５） 図９（ｅ）の工程 半田バンプ７０が形成された面を上にして、Ｓｉ基板５
０を自動搭載機に水平にセットする。そして、自動搭載
機によってＬＤチップ６０をピックアップして、このＬ
Ｄチップ６０の電極パターン６１が、Ｓｉ基板５０の半
田バンプ７０の上に乗るように搭載する。
【００３８】（６） 図９（ｆ）の工程 リフロー装置等により、例えば３３０℃程度に加熱し、
半田バンプ７０を完全に溶解する。完全に溶解した半田
の表面張力によるセルフアライン効果によって、ＬＤチ
ップ６０の電極パターン６１と、Ｓｉ基板５０の電極パ
ターン５５の位置が完全に一致するように、このＬＤチ
ップ６０が移動して平面方向の正確な位置合わせが行わ
れる。次に温度を徐々に降下させ、例えば２００℃程度
で半田が凝固し始めた状態で、ＬＤチップ６０をプレス
ダウンする。これにより、ＬＤチップ６０の搭載面とＳ
ｉ基板５０の十字電極５４とが密着し、高さ方向の位置
が正確に合わされる。以上のように、この第７の実施形
態によれば、第１の実施形態と同様の利点に加えて、台
座部５２によってＬＤチップ６０の高さ方向の位置が正
確に決定されるので、縦、横、高さともに精度の高い光
半導体装置を構成することができるという利点がある。
更に、ＬＤチップ６０は金属製の十字電極５４と密着し
ているので、放熱性が良好であるという利点がある。
【００３９】第８の実施形態 図１０（ａ），（ｂ）は、本発明の第８の実施形態を示
す光半導体装置の構成図であり、図８中の要素と共通の
要素には共通の符号が付されている。図１０（ａ）はＬ
Ｄチップを透視した状態でＳｉ基板を示す平面図、及び
同図（ｂ）は同図（ａ）のＡ−Ａ断面図である。図１０
（ａ），（ｂ）のＳｉ基板５０Ａは、図８のＳｉ基板５
０の十字型の台座部５２に代えて、矩形の凹部５６が設
けられている。凹部５６は、１００μｍ程度の一定の深
さを有しており、この凹部５６の底部５６ａに電極パタ
ーン５５ａが形成されている。その他の構造は、図８の
光半導体装置と同様である。また、図１０の光半導体装
置の製造方法は、Ｓｉ基板５０Ａをエッチングするとき
のパターンが図８のＳｉ基板５０のエッチングパターン
と異なる以外は、図９に示した製造方法と同じである。
以上のように、この第８の実施形態によれば、第７の実
施形態と同様の利点がある。
【００４０】第９の実施形態 図１１（ａ），（ｂ）は、本発明の第９の実施形態を示
す光半導体装置の構成図であり、図８中の要素と共通の
要素には共通の符号が付されている。図１１（ａ）はＬ
Ｄチップを透視した状態でＳｉ基板を示す平面図、及び
同図（ｂ）は同図（ａ）のＡ−Ａ断面図である。また、
図１２（ａ）〜（ｇ）は、図１１の光半導体装置の製造
方法を示す工程図である。 （Ａ） Ｓｉ基板の構造 図１１（ａ），（ｂ）のＳｉ基板５０Ｂは、厚さ１ｍｍ
程度の平板部５１ｂと、高さ１００μｍ程度のＡｕ等の
金属層による十字電極５６とを有している。十字電極５
６は、ＬＤチップ６０を精度良く固定して搭載するため
のものである。また、平板部５１ｂには、ＬＤチップ６
０を接続するための電極パターン５５が４個、十字電極
５６と同様の材料で形成されている。
【００４１】（Ｂ） 製造方法 （１） 図１２（ａ）の工程 フォトリソグラフィ、蒸着等の通常の薄膜形成技術によ
って、厚さ１ｍｍ程度のＳｉ基板５０Ｂの表面に、厚さ
０．１μｍ程度のＴｉ−Ｐｔ等の金属膜による電極パタ
ーン下地５５ａと十字電極下地５６ａとを形成する。こ
れらの下地５５ａ，５６ａは、その上に形成するＡｕメ
ッキの密着性を良くするためのものである。更に、電極
パターン下地５５ａ及び十字電極下地５６ａ以外の部分
に、厚さ１２０μｍ程度のマスク用のレジスト７１を形
成する。 （２） 図１２（ｂ）の工程 レジスト７１をマスクとして、電極パターン下地５５ａ
及び十字電極下地５６ａにＡｕメッキ処理を行い、この
レジスト７１よりも厚いメッキ層が形成されるまでＡｕ
メッキを施す。
【００４２】（３） 図１２（ｃ）の工程 レジスト７１をアセトン等の有機溶剤で除去する。これ
により、きのこ状の電極パターン５５及び十字電極５６
が形成される。 （４） 図１２（ｄ）の工程 きのこ状に形成された電極パターン５５及び十字電極５
６の頭部を研磨装置によって研磨し、これらの電極パタ
ーン５５及び十字電極５６の高さが、例えば、１００μ
ｍ程度の所定の高さになるように整形する。 （５） 図１２（ｅ）の工程 ＬＤチップ６０の電極パターン６１に、Ｓｎの含有量が
多いＡｕ−Ｓｎ半田による半田バンプ７０を形成する。
次に、Ｓｉ基板５０Ｂを、電極パターン５５が形成され
た面を上にして、自動搭載機に水平にセットする。そし
て、自動搭載機によってＬＤチップ６０をピックアップ
して、このＬＤチップ６０に形成された半田バンプ７０
が、Ｓｉ基板５０Ｂの電極パターン５５の上に乗るよう
に搭載する。
【００４３】（６） 図１２（ｆ）の工程 リフロー装置等により、例えば３３０℃程度に加熱し、
半田バンプ７０を完全に溶解する。半田バンプ７０が溶
解すると、この半田バンプ７０と接触している電極パタ
ーン５５のＡｕメッキ部分とＡｕ−Ｓｎ半田とが合金化
され、例えば、Ａｕ：Ｓｎ＝８：２の組成比の半田が生
成される。そして、完全に溶解した半田の表面張力によ
るセルフアライン効果によって、ＬＤチップ６０の電極
パターン６１と、Ｓｉ基板５０Ｂの電極パターン５５の
位置が完全に一致するように、このＬＤチップ６０が移
動して平面方向の正確な位置合わせが行われる。 （７） 図１２（ｇ）の工程 次に温度を徐々に降下させ、例えば、２００℃程度で半
田が凝固し始めた状態で、ＬＤチップ６０をプレスダウ
ンする。これにより、ＬＤチップ６０の搭載面とＳｉ基
板５０Ｂの十字電極５６とが密着し、高さ方向の位置が
正確に合わされる。以上のように、この第９の実施形態
によれば、第１の実施形態と同様の利点に加えて、精密
に研磨されて一定の高さを有する十字電極５６によって
ＬＤチップ６０の高さ方向の位置が正確に決定されるの
で、縦、横、高さともに精度の高い光半導体装置を構成
することができるという利点がある。更に、ＬＤチップ
６０は金属製の十字電極５６と密着しているので、放熱
性が良好であるという利点がある。
【００４４】第１０の実施形態 図１３（ａ），（ｂ）は、本発明の第１０の実施形態を
示す光半導体装置の構成図であり、図８中の要素と共通
の要素には共通の符号が付されている。図１３（ａ）は
ＬＤチップを透視した状態でＳｉ基板を示す平面図、及
び同図（ｂ）はＳｉ基板とその上に搭載されたＬＤチッ
プの正面図である。また、図１４（ａ）〜（ｄ）は、図
１３の光半導体装置の製造方法を示す工程図である。 （Ａ） Ｓｉ基板の構造 図１３（ａ），（ｂ）のＳｉ基板５０Ｃは、ＬＤチップ
６０Ａを搭載するための厚さ１ｍｍ程度のＳｉを材料と
する板である。Ｓｉ基板５０Ｃには、厚さ１μｍ程度の
金属膜によって、ＬＤチップ６０Ａを電気的に接続する
ための電極パターン５５ｃ、及びＬＤチップ６０Ａを支
持するための支持材（例えば、矩形台座）７２を接続す
るための接続用電極５７が形成されている。
【００４５】（Ｂ） ＬＤチップの構造 ＬＤチップ６０Ａは、図８のＬＤチップ６０に矩形台座
７２を接続するための接続用電極６２が追加されたもの
であり、その他の形状、構造はこのＬＤチップ６０と同
様である。 （Ｃ） 製造方法 （１） 図１４（ａ）の工程 フォトリソグラフィ、蒸着等の通常の薄膜形成技術によ
って、厚さ１ｍｍ程度のＳｉ基板５０Ｃの表面に、Ｔｉ
−Ｐｔ−Ａｕ等の金属膜による電極パターン５５ｃと矩
形台座接続用の接続用電極５７とを形成する。
【００４６】（２） 図１４（ｂ）の工程 Ｓｉ基板５０Ｃの電極パターン５５ｃ上に、例えば高さ
１２０μｍ程度の半田バンプ７０を形成する。そして、
半田バンプ７０が形成された面を上にして、Ｓｉ基板５
０Ｃを自動搭載機に水平にセットする。次に、自動搭載
機によって矩形台座７２をピックアップして、この矩形
台座７２をＳｉ基板５０Ｃの接続用電極５７の上に乗る
ように搭載する。矩形台座７２は、ＬＤチップ６０Ａの
長さとほぼ等しい長さ（例えば、３５０μｍ）、幅２０
０μｍ、及び１００μｍ程度の一定の厚さを有するＣｕ
等の金属板であり、その両面に、接続用金属７２ａとし
て０．５〜１μｍの厚さで半田メッキが施されたもので
ある。 （３） 図１４（ｃ）の工程 自動搭載機によってＬＤチップ６０Ａをピックアップし
て、このＬＤチップ６０Ａの電極パターン６１が、Ｓｉ
基板５０Ｃの半田バンプ７０の上に乗るように搭載す
る。
【００４７】（４） 図１４（ｄ）の工程 リフロー装置等により、例えば３３０℃程度に加熱し、
半田バンプ７０及び接続用金属７２ｃを完全に溶解す
る。これにより、完全に溶解した半田の表面張力による
セルフアライン効果によって、ＬＤチップ６０Ａの電極
パターン６１と、Ｓｉ基板５０Ｃの電極パターン５５ｃ
の位置が完全に一致するように、このＬＤチップ６０Ａ
が移動して平面方向の正確な位置合わせが行われる。次
に温度を徐々に降下させ、例えば、２００℃程度で半田
が凝固し始めた状態で、ＬＤチップ６０Ａをプレスダウ
ンする。これにより、ＬＤチップ６０Ａの搭載面の接続
用電極６２と矩形台座７２、及び矩形台座７２とＳｉ基
板５０Ｃの接続用電極５７がそれぞれ密着し、高さ方向
の位置が正確に合わされる。以上のように、この第９の
実施形態によれば、第１の実施形態と同様の利点に加え
て、一定の厚さを有する矩形台座７２を介してＬＤチッ
プ６０ＡをＳｉ基板５０Ｃに搭載するので、このＬＤチ
ップ６０Ａの高さ方向の位置が正確に決定され、縦、
横、高さともに精度の高い光半導体装置を構成すること
ができるという利点がある。更に、ＬＤチップ６０Ａ
は、金属製の矩形台座７２を介してＳｉ基板５０Ｃの接
続用電極５７と密着しているので、放熱性が良好である
という利点がある。
【００４８】第１１の実施形態 図１５（ａ），（ｂ）は、本発明の第１１の実施形態を
示す光半導体装置の構成図であり、図１３中の要素と共
通の要素には共通の符号が付されている。図１５（ａ）
はＬＤチップを透視した状態でＳｉ基板を示す平面図、
及び同図（ｂ）はＳｉ基板とその上に搭載されたＬＤチ
ップの正面図である。図１５（ａ），（ｂ）の光半導体
装置は、図１３の光半導体装置の矩形台座７２に代え
て、円形の円形台座７３を４個使用してＬＤチップ６０
Ａを所定の高さに保持するようにしている。その他の構
造及び製造方法は、図１３の光半導体装置と同様であ
り、同様の利点を有する。
【００４９】第１２の実施形態 図１６（ａ），（ｂ）は、本発明の第１２の実施形態を
示す光半導体装置の構成図であり、図１３中の要素と共
通の要素には共通の符号が付されている。図１６（ａ）
はＬＤチップを透視した状態でＳｉ基板を示す平面図、
及び同図（ｂ）はＳｉ基板とその上に搭載されたＬＤチ
ップの正面図である。図１６（ａ），（ｂ）の光半導体
装置は、図１３の光半導体装置の矩形台座７２に代え
て、例えば、直径１００μｍ程度の均一な太さのワイヤ
を用いて外形３００μｍ程度のリングを形成し、このリ
ング状の輪形台座７４を使用してＬＤチップ６０Ａを所
定の高さに保持するようにしている。輪形台座７４の表
面には、Ｓｉ基板５０Ｅ側の接続用電極５７ｅ、及びＬ
Ｄチップ６０Ａ側の接続用電極６２に接続するための半
田による接続用金属膜７４ａが形成されている。その他
の構造及び製造方法は、図１３の光半導体装置と同様で
あり、同様の利点を有する。
【００５０】第１３の実施形態 図１７（ａ），（ｂ）は、本発明の第１３の実施形態を
示す光半導体装置の構成図であり、図１６中の要素と共
通の要素には共通の符号が付されている。図１７（ａ）
はＬＤチップを透視した状態でＳｉ基板を示す平面図、
及び同図（ｂ）はＳｉ基板とその上に搭載されたＬＤチ
ップの正面図である。図１７（ａ），（ｂ）の光半導体
装置は、図１６の光半導体装置におけるＬＤチップ６０
Ａに代えて、接続用電極を有していないＬＤチップ６０
を使用している。その他の構造及び製造方法は、図１６
の光半導体装置と同様である。この第１３の実施形態
は、ＬＤチップ６０を輪形台座７４に電気的に接続する
必要のない場合の光半導体装置を対象としたものであ
り、この点を除き、第１２の実施形態と同様の利点を有
する。
【００５１】第１４の実施形態 図１８（ａ），（ｂ）は、本発明の第１４の実施形態を
示す光半導体装置の構成図であり、図１７中の要素と共
通の要素には共通の符号が付されている。図１８（ａ）
はＬＤチップを透視した状態でＳｉ基板を示す平面図、
及び同図（ｂ）はＳｉ基板とその上に搭載されたＬＤチ
ップの正面図である。図１８（ａ），（ｂ）の光半導体
装置は、図１７の光半導体装置のＳｉ基板５０Ｅに代え
て、接続用電極を有していないＳｉ基板５０Ｆを使用し
ている。これに伴い、輪形台座７４の表面には、半田に
よる接続用金属膜は形成されていない。その他の構造及
び製造方法は、図１７の光半導体装置と同様である。こ
の第１４の実施形態は、Ｓｉ基板５０Ｆ及びＬＤチップ
６０を輪形台座７４に電気的に接続する必要のない場合
の光半導体装置を対象としたものであり、この点を除
き、第１２の実施形態と同様の利点を有する。
【００５２】第１５の実施形態 図１９（ａ），（ｂ）は、本発明の第１５の実施形態を
示す光半導体装置の構成図であり、同図（ａ）はＳｉ基
板とその上に搭載されるＬＤチップの斜視図、及び同図
（ｂ）は同図（ａ）のＡ−Ａ断面におけるＬＤチップの
接続断面図である。図２０（ａ）〜（ｄ）は、図１９の
光半導体装置の製造方法を示す工程図である。 （Ａ） Ｓｉ基板の構造 図１９（ａ）に示すように、Ｓｉ基板８０は、ＬＤチッ
プ６０を搭載するための厚さ１．１ｍｍ程度の基板であ
る。Ｓｉ基板８０の４隅には、ＬＤチップ６０の搭載位
置を決めるための直径５０μｍ程度のスルーホール８１
が、このＳｉ基板８０の裏面にかけて貫通するように形
成されている。Ｓｉ基板８０の表面のスルーホール８１
の周囲には、Ａｕ−Ｓｎ等の蒸着またはメッキ処理によ
り、ＬＤチップ６０を電気的かつ機械的に接続するため
の電極パターン８２が形成されている。
【００５３】（Ｂ） ＬＤチップの構造 ＬＤチップ６０は、図８のＬＤチップ６０と同様であ
る。 （Ｃ） 製造方法 （１） 図２０（ａ）の工程 厚さ１．１ｍｍ程度のＳｉ基板８０の上面に、Ａｕ−Ｓ
ｎ等を蒸着またはメッキ処理して、導電層を形成する。
次に、微細放電加工により、スルーホール８１を形成す
べき位置の導電層を除去した後、Ｓｉ基板８０を貫通エ
ッチングして、このＳｉ基板８０の４隅に直径５０μｍ
程度の円形のスルーホール８１を形成する。更に、スル
ーホールの周囲に電極パターン８２を残すように導電層
をエッチングにより除去して、この電極パターン８２を
形成する。これにより、図１７（ａ）のＳｉ基板８０が
得られる。
【００５４】Ｓｉ基板８０が得られた後、このＳｉ基板
８０を水平に設置し、スルーホール８１の上に、量を制
御した半田３０を供給する。半田３０の量の管理方法と
して、直径２５μｍ程度の糸半田を用い、この糸半田を
高精度な寸法で、例えば１ｍｍ程度に切断する。そし
て、その切断された糸半田の両端を接続してリング状の
半田３０を作製する方法がある。あるいは、厚さ３０μ
ｍ程度のシート半田を用い、外径が電極パターン８２の
直径と等しく、内径がスルーホール８１の直径と等しい
輪形に打ち抜いてドーナツ状の半田３０を作製しても良
い。このようにして作製した半田３０を、電極パターン
８２の上に乗せ、Ｓｉ基板８０の裏側にかけて形成され
たスルーホール８１により、空気を吸引する。
【００５５】（２） 図２０（ｂ）の工程 Ｓｉ基板８０の裏側のスルーホール８１から空気を吸引
することにより、半田３０は、このスルーホール８１の
入り口に沿って電極パターン８２の上に吸着される。ス
ルーホール８１は、微細加工により正確な位置に形成さ
れており、半田３０も正確な寸法形状に作製されている
ので、この半田３０は、電極パターン８２の正確な位置
に吸着される。 （３） 図２０（ｃ）の工程 空気の吸引を停止する。
【００５６】（４） 図２０（ｄ）の工程 ＬＤチップ６０を自動搭載機によりピックアップして、
このＬＤチップ６０の電極パターン６１がＳｉ基板８０
の電極パターン８２に接触する位置に搭載する。そし
て、リフロー装置等により、例えば３３０℃程度に加熱
し、半田３０を完全に溶解する。この完全に溶解した半
田３０の表面張力によるセルフアライン効果によって、
ＬＤチップ６０は、Ｓｉ基板８０の所定の位置に正確に
接続される。即ち、半田３０の表面積は、Ｓｉ基板８０
の電極パターン８２とＬＤチップ６０の電極パターン６
１がぴったり一致する位置において最小となるため、Ｌ
Ｄチップ６０が、半田３０の表面積の最小となる方向に
移動させられる。以上のように、この第１５の実施形態
によれば、半田３０の表面張力によるセルフアライン効
果を利用して、ＬＤチップ６０の搭載位置の制御を行
い、更にスルーホールから空気を吸引することによりＬ
Ｄチップ６０をＳｉ基板８０に密着させるので、例え
ば、第１の実施形態のように凹部１１やバンプ２１を設
けることなく、また、第７の実施形態のように台座部５
２を設けることなく、これらの第１、第７等の実施形態
と同様の利点を得ることができる。
【００５７】なお、本発明は、上記実施形態に限定され
ず、種々の変形が可能である。この変形例としては、例
えば、次のようなものがある。 （ａ） 上記実施形態ではＬＤチップ２０等を実装した
光半導体装置について説明したが、ＰＤ素子を同様に実
装することも可能である。また、１つのＳｉ基板上に、
ＬＤチップとＰＤ素子とを実装することも可能である。 （ｂ） 図１及び図３〜図７の凹部１１は、四角錐の形
状をしたものとして説明したが、多角錐、円錐、多角
柱、円柱形の形状をした凹部でも同様に適用可能であ
る。 （ｃ） 図１及び図３〜図７では、凹部１１を４個使用
してＬＤチップ１０等を固定しているが、一定の精度で
このＬＤチップ１０等を固定できるものであれば、この
凹部１１は１個でも良い。 （ｄ） 図４の溝部１４は、各凹部１１から外側に接続
されているが、各凹部１１を接続して、例えば四辺形に
なるように構成しても良い。
【００５８】（ｅ） 図５の溝部１４は、内部表面に電
極が形成されているが、電極を形成しなくても良い。但
し、金属層の電極が無い場合、余剰半田の流れが若干悪
くなる場合がある。 （ｆ） 図７の硬球４０の材質は、ステンレス鋼に限ら
ず、他の金属でも良い。また、プラスチックやセラミッ
クなどの非金属でも良い。 （ｇ） 図７の硬球４０は、ＬＤチップ６０を高さ方向
に正確な位置に保持することができるものであれば、球
に限らず他の形状でも良い。 （ｈ） 図８では、十字形の台座部５２の表面に十字電
極５４を形成しているが、ＬＤチップ６０と電気的に接
続する必要がない場合には、この十字電極５４を形成す
る必要はない。 （ｉ） 図８、図１０及び図１１では、十字型の台座部
５２及び十字電極５４等によってＬＤチップ６０を保持
するようにしているが、十字型に限る必要は無く、この
ＬＤチップ６０を一定の位置に保持できるものであれ
ば、どのような形状でも良い。
【００５９】（ｊ） 図１３、図１５では、矩形台座７
２または円形台座７３によってＬＤチップ６０Ａを保持
するようにしているが、このＬＤチップ６０Ａを一定の
位置に保持できるものであれば、どのような形状であっ
ても良い。 （ｋ） 図１５では、円形台座７３を４個使用している
が、ＬＤチップ６０Ａを一定の位置に保持できるもので
あれば、個数は幾つであってもよい。 （ｌ） 図１３の矩形台座７２、図１５の円形台座７
３、及び図１６〜図１７の輪形台座７４は、表面に接続
用金属７２ａ等として半田メッキが施されているが、矩
形台座７２等とＳＩ基板５０、ＬＤチップ６０等との間
を電気的に接続する必要が無い場合には、この半田メッ
キを施す必要はない。 （ｍ） 図１６〜図１８では、ワイヤをリング状にした
輪形台座７４を使用してＬＤチップ６０Ａ等を保持して
いるが、このＬＤチップ６０Ａ等を所定の位置に保持す
るができるものであれば、三角形、矩形、Ｌ字形等、ど
の様な形状であっても良い。 （ｎ） 図１９のスルーホール８１及び電極パターン６
１，８２は、円形に限らず、多角形等の形状でも良い。 （ｏ） 半田３０等は、一定温度で溶融し、溶融状態で
の表面張力が大きく、かつ常温で凝固して導電性のある
合金であれば、どの様な成分でも良く、Ａｕ−Ｓｎに限
定するものではない。
【００６０】
【発明の効果】以上詳細に説明したように、本発明のう
ちの第１、第４、第６、及び第１１〜第１４の発明によ
れば、基板側に形成された凹部に、光半導体素子側に形
成された凸部を嵌め合わせ、更に該基板側の第３の電極
パターンと、該光半導体素子側の第２の電極パターンと
を半田で接続して光半導体装置を構成している。これに
より、縦、横、高さ方向に対して高精度に光半導体素子
を実装した光半導体装置を得ることができる。第２及び
第３の発明によれば、基板側に形成された凹部に、クリ
ーム状の半田を供給し、凸部を有していない光半導体素
子側の第２の電極パターンと、基板側の第３の電極パタ
ーンとを半田で接続して光半導体素子を構成している。
これにより、縦、横、高さ方向に大して高精度に光半導
体素子を実装した光半導体装置を得ることができる。
【００６１】第５〜第７、及び第１５の発明によれば、
基板側に第３の電極パターンと凹部とを形成し、光半導
体素子側にこの第３の電極パターンに対応する位置と大
きさの第２の電極パターンを形成している。そして、基
板側の凹部に支持部を介在させて光半導体素子を保持
し、第２と第３の電極パターンを半田で接続するように
している。これにより、溶融した半田の表面張力によっ
て第２と第３の電極パターンが完全に対向し、かつ所定
の高さに位置合わせが行われ、縦、横、高さ方向に対し
て高精度に光半導体素子を実装した光半導体装置を得る
ことができる。第８及び第１６の発明によれば、基板側
に第３の電極パターンと台座部とを形成し、光半導体素
子側にこの第３の電極パターンに対応する位置と大きさ
の第２の電極パターンを形成している。そして、基板側
の台座部に光半導体素子を保持し、第２と第３の電極パ
ターンを半田で接続するようにしている。これにより、
溶融した半田の表面張力によって第２と第３の電極パタ
ーンが完全に対向し、かつ所定の高さに位置合わせが行
われ、縦、横、高さ方向に対して高精度に光半導体素子
を実装した光半導体装置を得ることができる。
【００６２】第９及び第１７の発明によれば、基板側に
第３の電極パターンを形成し、光半導体素子側にこの第
３の電極パターンに対応する位置と大きさの第２の電極
パターンを形成している。そして、基板側と光半導体素
子との間に一定の厚さを有する支持材を介在させて、第
２と第３の電極パターンを半田で接続するようにしてい
る。これにより、溶融した半田の表面張力によって第２
と第３の電極パターンが完全に対向し、かつ所定の高さ
に位置合わせが行われ、縦、横、高さ方向に対して高精
度に光半導体素子を実装した光半導体装置を得ることが
できる。第１０及び第１８の発明によれば、基板側に光
半導体素子の搭載位置合わせ用のスルーホールとその周
囲に第３の電極パターンを形成し、光半導体素子側にこ
の第３の電極パターンに対応する位置と大きさの第２の
電極パターンを形成している。そして、スルーホールか
ら空気を吸引しながら、第２と第３の電極パターンを半
田で接続するようにしている。これにより、溶融した半
田の表面張力によって第２と第３の電極パターンが完全
に対向し、かつ基板と光半導体素子が密着するように位
置合わせが行われ、縦、横、高さ方向に対して高精度に
光半導体素子を実装した光半導体装置を得ることができ
る。
【図面の簡単な説明】
【図１】本発明の第１の実施形態を示す光半導体装置の
構成図である。
【図２】従来の光半導体装置の構造を示す図である。
【図３】本発明の第２の実施形態を示す光半導体装置の
構成図である。
【図４】本発明の第３の実施形態を示す光半導体装置の
構成図である。
【図５】本発明の第４の実施形態を示す光半導体装置の
構成図である。
【図６】本発明の第５の実施形態を示す光半導体装置の
構成図である。
【図７】本発明の第６の実施形態を示す光半導体装置の
構成図である。
【図８】本発明の第７の実施形態を示す光半導体装置の
構成図である。
【図９】図８の光半導体装置の製造方法を示す工程図で
ある。
【図１０】本発明の第８の実施形態を示す光半導体装置
の構成図である。
【図１１】本発明の第９の実施形態を示す光半導体装置
の構成図である。
【図１２】図１１の光半導体装置の製造方法を示す工程
図である。
【図１３】本発明の第１０の実施形態を示す光半導体装
置の構成図である。
【図１４】図１３の光半導体装置の製造方法を示す工程
図である。
【図１５】本発明の第１１の実施形態を示す光半導体装
置の構成図である。
【図１６】本発明の第１２の実施形態を示す光半導体装
置の構成図である。
【図１７】本発明の第１３の実施形態を示す光半導体装
置の構成図である。
【図１８】本発明の第１４の実施形態を示す光半導体装
置の構成図である。
【図１９】本発明の第１５の実施形態を示す光半導体装
置の構成図である。
【図２０】図１９の光半導体装置の製造方法を示す工程
図である。
【符号の説明】
１０，１０Ａ〜１０Ｃ，５０，５０Ａ〜５０Ｆ，８０
Ｓｉ基板 １１
凹部 １２
Ｖ溝 １３，１３ａ，５５，５７，８２
電極パターン １４
溝部 ２０，２０Ａ〜２０Ｅ，６０，６０Ａ
ＬＤチップ ２１，２１ｂ，６１
電極パターン（陰極） ２２
バンプ ２３
活性層 ２４，７０
半田バンプ ３０，３０ａ
半田 ５１
平板部 ５２
台座部 ５３
酸化膜 ５４，５６
十字電極 ５７，５７ｅ，６２
接続用電極 ７１
レジスト ７２
矩形台座 ７３
円形台座 ７４
輪形台座 ８１
スルーホール
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０５Ｋ 13/04 Ｈ０１Ｌ 31/02 Ｂ (72)発明者 宇都宮 次郎 東京都港区虎ノ門１丁目７番12号 沖電気 工業株式会社内 (72)発明者 平川 明夫 東京都港区虎ノ門１丁目７番12号 沖電気 工業株式会社内 (72)発明者 黒沢 清 東京都港区虎ノ門１丁目７番12号 沖電気 工業株式会社内

Claims (18)

    【特許請求の範囲】
  1. 【請求項１】 第１の表面に形成された第１の電極パタ
    ーン、該第１の表面の裏面側の第２の表面に形成された
    第２の電極パターン、及び所定の位置に形成された発光
    部または受光部を有する光半導体素子と、前記光半導体
    素子を搭載して前記第２の電極パターンと電気的な接続
    を行う基板とを、備えた光半導体装置において、 前記基板は、 前記光半導体素子の搭載位置合わせのために所定の位置
    に形成され所定の大きさを有する単数または複数の凹部
    と、該凹部の内部表面に形成され前記第２の電極パター
    ンと接続するための第３の電極パターンとを有し、 前記光半導体素子は、 前記単数または複数の凹部にそれぞれ対応して前記第２
    の電極パターン上に形成され、前記第２の表面または該
    第２の電極パターンと前記基板の表面とが密着した状態
    で対応する該凹部に嵌め合わせた時に、その凹部により
    一定の範囲内の位置に固定される大きさの凸部を有し、 前記第２の電極パターンと前記第３の電極パターンとを
    半田で接続したことを特徴とする光半導体装置。
  2. 【請求項２】 第１の表面に形成された第１の電極パタ
    ーン、該第１の表面の裏面側の第２の表面に形成された
    第２の電極パターン、及び所定の位置に形成された発光
    部または受光部を有する光半導体素子と、前記光半導体
    素子を搭載して前記第２の電極パターンと電気的な接続
    を行う基板とを、備えた光半導体装置において、 前記基板は、 前記光半導体素子の搭載位置合わせのために所定の位置
    に形成され所定の大きさを有する単数または複数の凹部
    と、該凹部の内部表面に形成され前記第２の電極パター
    ンと接続するための第３の電極パターンとを有し、 前記光半導体素子は、 該光半導体素子を前記基板の所定の位置に搭載したとき
    に、前記凹部と完全に重なり合う位置と大きさ、または
    該凹部と部分的に重なり合う位置と大きさに形成された
    前記第２の電極パターンを有し、 前記凹部内に充填された半田で前記第２の電極パターン
    と前記第３の電極パターンとを接続したことを特徴とす
    る光半導体装置。
  3. 【請求項３】 第１の表面に形成された第１の電極パタ
    ーン、該第１の表面の裏面側の第２の表面に形成された
    第２の電極パターン、及び所定の位置に形成された発光
    部または受光部を有する光半導体素子と、前記光半導体
    素子を搭載して前記第２の電極パターンと電気的な接続
    を行う基板とを、備えた光半導体装置において、 前記基板は、 前記光半導体素子の搭載位置合わせのために所定の位置
    に形成され所定の大きさを有する単数または複数の第１
    の凹部と、該第１の凹部の内部表面に形成され前記第２
    の電極パターンと接続するための第３の電極パターン
    と、該第１の凹部に連なりこの第１の凹部よりも深さの
    浅い余剰半田はみ出し用の第２の凹部とを有し、 前記光半導体素子は、 前記単数または複数の第１の凹部にそれぞれ対応して前
    記第２の電極パターン上に形成され、前記第２の表面ま
    たは該第２の電極パターンと前記基板の表面とが密着し
    た状態で対応する該第１の凹部に嵌め合わせた時に、そ
    の第１の凹部により一定の範囲内の位置に固定される大
    きさの凸部を有し、 前記第２の電極パターンと前記第３の電極パターンとを
    半田で接続したことを特徴とする光半導体装置。
  4. 【請求項４】 第１の表面に形成された第１の電極パタ
    ーン、該第１の表面の裏面側の第２の表面に形成された
    第２の電極パターン、及び所定の位置に形成された発光
    部または受光部を有する光半導体素子と、前記光半導体
    素子を搭載して前記第２の電極パターンと電気的な接続
    を行う基板とを、備えた光半導体装置において、 前記基板は、 前記光半導体素子の搭載位置合わせのために所定の位置
    に形成され所定の大きさを有する単数または複数の凹部
    と、該凹部と同一面に形成され前記第２の電極パターン
    と接続するための第３の電極パターンとを有し、 前記光半導体素子は、 前記単数または複数の凹部にそれぞれ対応して前記第２
    の表面上または前記第２の電極パターン上に形成され、
    該第２の電極パターンと前記第３の電極パターンとが密
    着した状態で対応する該凹部に嵌め合わせた時に、その
    凹部により一定の範囲内の位置に固定される大きさの凸
    部を有し、 前記第２の電極パターンと前記第３の電極パターンとを
    半田で接続したことを特徴とする光半導体装置。
  5. 【請求項５】 第１の表面に形成された第１の電極パタ
    ーン、該第１の表面の裏面側の第２の表面に形成された
    第２の電極パターン、及び所定の位置に形成された発光
    部または受光部を有する光半導体素子と、前記光半導体
    素子を搭載して前記第２の電極パターンと電気的な接続
    を行う基板とを、備えた光半導体装置において、 前記基板は、 所定の位置に形成され所定の大きさを有する単数または
    複数の凹部と、該凹部と同一面に形成され前記第２の電
    極パターンと接続するための第３の電極パターンとを有
    し、 前記光半導体素子は、 該光半導体素子を前記基板の所定の位置に搭載したとき
    に、前記第３の電極パターンと重なり合う位置と大きさ
    に形成された前記第２の電極パターンを有し、 前記基板の表面から所定の高さだけ突出して前記光半導
    体素子を支持するための支持部を、前記凹部内に介在さ
    せた状態で前記第２の電極パターンと前記第３の電極パ
    ターンとを半田で接続したことを特徴とする光半導体装
    置。
  6. 【請求項６】 前記凹部または第１の凹部の形状は、４
    角錐形であることを特徴とする請求項１、２、３、４ま
    たは５記載の光半導体装置。
  7. 【請求項７】 前記支持部は、硬球であることを特徴と
    する請求項５記載の光半導体装置。
  8. 【請求項８】 第１の表面に形成された第１の電極パタ
    ーン、該第１の表面の裏面側の第２の表面に形成された
    第２の電極パターン、及び所定の位置に形成された発光
    部または受光部を有する光半導体素子と、前記光半導体
    素子を搭載して前記第２の電極パターンと電気的な接続
    を行う基板とを、備えた光半導体装置において、 前記基板は、 前記光半導体素子を所定の位置に搭載するための台座部
    と、前記台座部以外の一定の位置に形成され、前記第２
    の電極パターンと接続するための単数または複数の前記
    第３の電極パターンとを有し、 前記光半導体素子は、 該光半導体素子を前記基板の一定の位置に搭載したとき
    に、前記第３の電極パターンと重なり合う位置と大きさ
    に形成された前記第２の電極パターンを有し、 前記第２の電極パターンと前記第３の電極パターンとを
    半田で接続したことを特徴とする光半導体装置。
  9. 【請求項９】 第１の表面に形成された第１の電極パタ
    ーン、該第１の表面の裏面側の第２の表面に形成された
    第２の電極パターン、及び所定の位置に形成された発光
    部または受光部を有する光半導体素子と、前記光半導体
    素子を搭載して前記第２の電極パターンと電気的な接続
    を行う基板とを、備えた光半導体装置において、 前記基板は前記第２の電極パターンと接続するために該
    第２の電極パターンと重なり合う位置と大きさに形成さ
    れた第３の電極パターンを有し、 前記基板の表面から所定の間隔だけ隔てて前記光半導体
    素子を支持するための一定の厚さを有する単数または複
    数の支持材を該基板と該光半導体素子との間に介在させ
    た状態で、前記第２の電極パターンと前記第３の電極パ
    ターンとを半田で接続したことを特徴とする光半導体装
    置。
  10. 【請求項１０】 第１の表面に形成された第１の電極パ
    ターン、該第１の表面の裏面側の第２の表面に形成され
    た第２の電極パターン、及び所定の位置に形成された発
    光部または受光部を有する光半導体素子と、前記光半導
    体素子を搭載して前記第２の電極パターンと電気的な接
    続を行う基板とを、備えた光半導体装置において、 前記基板は、 前記光半導体素子の搭載位置合わせのために所定の位置
    に形成され所定の大きさを有する単数または複数のスル
    ーホールと、該基板の表面に該スルーホールを欠損部と
    する第３の電極パターンとを有し、 前記光半導体素子は、 該光半導体素子を前記基板の所定の位置に搭載したとき
    に、前記第３の電極パターンと重なり合う位置と大きさ
    に形成された前記第２の電極パターンを有し、 前記第２の電極パターンと前記第３の電極パターンとを
    半田で接続したことを特徴とする光半導体装置。
  11. 【請求項１１】 第１の表面に形成された第１の電極パ
    ターン、該第１の表面の裏面側の第２の表面に形成され
    た第２の電極パターン、所定の位置に形成された発光部
    または受光部、及び搭載位置固定用の単数または複数の
    凸部を有する光半導体素子と、 前記光半導体素子の凸部に対応して搭載位置合わせのた
    めに所定の位置に形成され所定の大きさを有する単数ま
    たは複数の凹部、及び該凹部の内部表面に形成され前記
    第２の電極パターンと接続するための第３の電極パター
    ンを有する基板とを備えた光半導体装置において、 前記第３の電極パターン上に所定量の半田を搭載する第
    １の工程と、 前記光半導体素子の凸部を対応する前記基板の凹部に嵌
    め合わせて該光半導体素子を該基板に搭載する第２の工
    程と、 前記半田を溶融させる第３の工程とを、 順次施すことを特徴とする光半導体装置の製造方法。
  12. 【請求項１２】 第１の表面に形成された第１の電極パ
    ターン、該第１の表面の裏面側の第２の表面に形成され
    た第２の電極パターン、及び所定の位置に形成された発
    光部または受光部を有する光半導体素子と、 前記光半導体素子の第２の電極パターンに対応して搭載
    位置合わせのために所定の位置に形成され所定の大きさ
    を有する単数または複数の凹部、及び該凹部の内部表面
    に形成され前記第２の電極パターンと接続するための第
    ３の電極パターンを有する基板とを備えた光半導体装置
    において、 前記基板の凹部に所定量の半田を供給する第１の工程
    と、 前記基板の凹部の形成された面を拭い、該凹部から溢れ
    た半田を除去する第２の工程と、 前記光半導体素子を前記基板の所定の位置に搭載する第
    ３の工程と、 前記半田を溶融させる第４の工程とを、 順次施すことを特徴とする光半導体装置の製造方法。
  13. 【請求項１３】 第１の表面に形成された第１の電極パ
    ターン、該第１の表面の裏面側の第２の表面に形成され
    た第２の電極パターン、所定の位置に形成された発光部
    または受光部、及び搭載位置固定用の単数または複数の
    半田バンプを有する光半導体素子と、 前記光半導体素子の半田バンプに対応して搭載位置合わ
    せのために所定の位置に形成され所定の大きさを有する
    単数または複数の第１の凹部、該第１の凹部の内部表面
    に形成され前記第２の電極パターンと接続するための第
    ３の電極パターン、及び該第１の凹部に連なりこの第１
    の凹部よりも深さの浅い余剰半田はみ出し用の第２の凹
    部を有する基板とを備えた光半導体装置において、 前記光半導体素子の半田バンプを前記基板の対応する第
    １の凹部に嵌め合わせて搭載する第１の工程と、 前記半田バンプを溶融させて前記第３の電極パターンと
    該半田バンプ上の前記第２の電極パターンとを接続する
    第２の工程とを、 順次施すことを特徴とする光半導体素子の実装方法。
  14. 【請求項１４】 第１の表面に形成された第１の電極パ
    ターン、該第１の表面の裏面側の第２の表面に形成され
    た第２の電極パターン、所定の位置に形成された発光部
    または受光部、及び搭載位置固定用の単数または複数の
    凸部を有する光半導体素子と、 前記光半導体素子の凸部に対応して搭載位置合わせのた
    めに所定の位置に形成され所定の大きさを有する単数ま
    たは複数の凹部、及び該凹部と同一面に形成され前記第
    ２の電極パターンと接続するための第３の電極パターン
    を有する基板とを備えた光半導体装置において、 前記基板の第３の電極パターン上に所定量の半田を搭載
    する第１の工程と、 前記光半導体素子の凸部を対応する前記基板の凹部に嵌
    め合わせて該光半導体素子を該基板に搭載する第２の工
    程と、 前記半田を溶融させる第３の工程とを、 順次施すことを特徴とする光半導体装置の製造方法。
  15. 【請求項１５】 第１の表面に形成された第１の電極パ
    ターン、該第１の表面の裏面側の第２の表面に形成され
    た第２の電極パターン、及び所定の位置に形成された発
    光部または受光部を有する光半導体素子と、 所定の位置に形成され所定の大きさを有する単数または
    複数の凹部、及び該凹部と同一面に形成され前記光半導
    体素子の第２の電極パターンと接続するための第３の電
    極パターンを有する基板とを備えた光半導体装置におい
    て、 前記基板の凹部内に、所定の高さだけ該基板の表面から
    突出して前記光半導体素子を支持するための支持部を搭
    載する第１の工程と、 前記基板の第３の電極パターン上に所要量の半田を搭載
    する第２の工程と、 前記光半導体素子の第２の電極パターンと前記半田とが
    接触する位置に該光半導体素子を搭載する第３の工程
    と、 前記半田を溶融させて前記第２の電極パターンと前記第
    ３の電極パターンとを接続する第４の工程とを、 順次施すことを特徴とする光半導体装置の製造方法。
  16. 【請求項１６】 第１の表面に形成された第１の電極パ
    ターン、該第１の表面の裏面側の第２の表面に形成され
    た第２の電極パターン、及び所定の位置に形成された発
    光部または受光部を有する光半導体素子と、 前記光半導体素子を所定の位置に搭載するための台座
    部、及び該台座部以外の一定の位置に形成され前記第２
    の電極パターンと接続するための単数または複数の前記
    第３の電極パターンを有する基板とを備えた光半導体装
    置において、 前記基板の第３の電極パターン上に前記座部よりも一定
    の寸法だけ高い半田バンプを搭載する第１の工程と、 前記光半導体素子の第２の電極パターンが前記半田バン
    プと接触する位置に該光半導体素子を搭載する第２の工
    程と、 前記半田を溶融させて前記第２の電極パターンと前記第
    ３の電極パターンとを接続する第３の工程と、 前記光半導体素子に所定の圧力を加えて該光半導体素子
    を前記基板の台座部に密着させる第４の工程と、 前記所定の圧力を加えた状態で前記半田を凝固させる第
    ５の工程とを順次施すことを特徴とする光半導体装置の
    製造方法。
  17. 【請求項１７】 第１の表面に形成された第１の電極パ
    ターン、該第１の表面の裏面側の第２の表面に形成され
    た第２の電極パターン、及び所定の位置に形成された発
    光部または受光部を有する光半導体素子と、 前記光半導体素子の第２の電極パターンと接続するため
    に該第２の電極パターンと重なり合う位置と大きさに形
    成された第３の電極パターンを有する基板と、 前記基板の表面から所定の間隔だけ隔てて前記光半導体
    素子を支持するための一定の厚さを有する単数または複
    数の支持材とを備えた光半導体装置において、 前記基板の第３の電極パターンと同一面で該第３の電極
    パターンの存在しない位置に前記支持材を搭載する第１
    の工程と、 前記基板の第３の電極パターン上に前記支持材の厚さよ
    りも一定の寸法だけ高い半田バンプを搭載する第２の工
    程と、 前記光半導体素子の第２の電極パターンが前記半田バン
    プと接触する位置に該光半導体素子を搭載する第３の工
    程と、 前記半田を溶融させて前記第２の電極パターンと前記第
    ３の電極パターンとを接続する第４の工程と、 前記光半導体素子に所定の圧力を加えて、該光半導体素
    子と前記支持材、及び該支持材と前記基板とを、それぞ
    れ密着させる第４の工程とを、 順次施すことを特徴とする光半導体装置の製造方法。
  18. 【請求項１８】 第１の表面に形成された第１の電極パ
    ターン、該第１の表面の裏面側の第２の表面に形成され
    た第２の電極パターン、及び所定の位置に形成された発
    光部または受光部を有する光半導体素子と、 前記光半導体素子の搭載位置合わせのために所定の位置
    に形成され所定の大きさを有する単数または複数のスル
    ーホール、及び該スルーホールを欠損部とする第３の電
    極パターンを有する基板とを備えた光半導体装置におい
    て、 前記基板の第３の電極パターン上に該第３の電極パター
    ンと同じ形状と大きさを有する半田を搭載する第１の工
    程と、 前記スルーホールから空気を引き抜く第２の工程と、 前記空気の引き抜きを止めて、前記光半導体素子の第２
    の電極パターンが前記半田と接触する位置に該光半導体
    素子を搭載する第３の工程と、 前記半田を溶融して前記第２の電極パターンと前記第３
    の電極パターンをと接続する第４の工程とを、 順次施すことを特徴とする光半導体装置の製造方法。
JP9007517A 1996-04-05 1997-01-20 光半導体装置及びその製造方法 Withdrawn JPH09326535A (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP9007517A JPH09326535A (ja) 1996-04-05 1997-01-20 光半導体装置及びその製造方法
KR1019970050843A KR19980069992A (ko) 1997-01-20 1997-10-02 광 반도체 장치와 지지기판의 복합 유니트 및 광 반도체 장치를지지기판 상에 실장하기 위한 방법
TW086114341A TW381411B (en) 1997-01-20 1997-10-02 Assembly unit for optical semiconductor components and the supporting substrate and the method for embedding optical semiconductor components on the supporting substrate
EP97308445A EP0854520A3 (en) 1997-01-20 1997-10-23 Method for mounting optical semiconductor device on supporting substrate
CA002219166A CA2219166A1 (en) 1997-01-20 1997-10-24 Composite unit of optical semiconductor device and supporting substrate and method for mounting optical semiconductor device on supporting substrate
US08/959,855 US6087194A (en) 1997-01-20 1997-10-29 Composite unit of optical semiconductor device and supporting substrate and method for mounting optical semiconductor device on supporting substrate

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP8362496 1996-04-05
JP8-83624 1996-04-05
JP9007517A JPH09326535A (ja) 1996-04-05 1997-01-20 光半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JPH09326535A true JPH09326535A (ja) 1997-12-16

Family

ID=26341819

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9007517A Withdrawn JPH09326535A (ja) 1996-04-05 1997-01-20 光半導体装置及びその製造方法

Country Status (1)

Country Link
JP (1) JPH09326535A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000028864A (ja) * 1998-07-08 2000-01-28 Mitsubishi Electric Corp 光半導体素子の実装方法、及び光半導体装置
JP2002076498A (ja) * 2000-09-01 2002-03-15 Kyocera Corp 光実装基板及びそれを用いた光モジュール
US7075960B2 (en) 2003-01-10 2006-07-11 Matsushita Electric Industrial Co., Ltd. Semiconductor laser apparatus and production method thereof
US7483467B2 (en) 2005-09-13 2009-01-27 Panasonic Corporation Semiconductor laser unit and method for manufacturing optical reflection film
US8707553B2 (en) 2004-07-08 2014-04-29 International Business Machines Corporation Method and system for improving alignment precision of parts in MEMS
US9055701B2 (en) 2013-03-13 2015-06-09 International Business Machines Corporation Method and system for improving alignment precision of parts in MEMS

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000028864A (ja) * 1998-07-08 2000-01-28 Mitsubishi Electric Corp 光半導体素子の実装方法、及び光半導体装置
JP2002076498A (ja) * 2000-09-01 2002-03-15 Kyocera Corp 光実装基板及びそれを用いた光モジュール
US7075960B2 (en) 2003-01-10 2006-07-11 Matsushita Electric Industrial Co., Ltd. Semiconductor laser apparatus and production method thereof
US7362785B2 (en) 2003-01-10 2008-04-22 Matsushita Electric Industrial Co., Ltd. Semiconductor laser apparatus and production method thereof
US8707553B2 (en) 2004-07-08 2014-04-29 International Business Machines Corporation Method and system for improving alignment precision of parts in MEMS
US7483467B2 (en) 2005-09-13 2009-01-27 Panasonic Corporation Semiconductor laser unit and method for manufacturing optical reflection film
US9055701B2 (en) 2013-03-13 2015-06-09 International Business Machines Corporation Method and system for improving alignment precision of parts in MEMS

Similar Documents

Publication Publication Date Title
US5813115A (en) Method of mounting a semiconductor chip on a wiring substrate
US8962470B2 (en) Method for forming bumps, semiconductor device and method for manufacturing same, substrate processing apparatus, and semiconductor manufacturing apparatus
US6832747B2 (en) Hybrid molds for molten solder screening process
US6087194A (en) Composite unit of optical semiconductor device and supporting substrate and method for mounting optical semiconductor device on supporting substrate
KR20030004072A (ko) 인식 장치, 본딩 장치 및 회로 장치의 제조 방법
JPH09326535A (ja) 光半導体装置及びその製造方法
JP4976673B2 (ja) 半導体装置、基板及び半導体装置の製造方法
JP2793766B2 (ja) 導電ペースト転写方法
JPH10214919A (ja) マルチチップモジュールの製造方法
JP4052848B2 (ja) 光素子の実装方法
JP2000022031A (ja) 導電性ボールの実装方法
JPH09102497A (ja) 半導体集積回路装置およびその製造方法
US20210335742A1 (en) Semiconductor device and method of manufacturing the same
JP4140140B2 (ja) 金属バンプの製造方法
JP2000252314A (ja) 半導体パッケージとその製造方法
JPH05291260A (ja) バンプ形成方法
JP2001291729A (ja) 半導体素子の孔版印刷樹脂封止方法、及び該方法に用いる孔版及びスキージ
KR100303363B1 (ko) 웨이퍼 레벨 패키지 및 그의 제조 방법
JP2000165024A (ja) 配線基板および電子部品ならびにそれらの接続方法
JPH06112275A (ja) 回路部品搭載用端子を備えた回路配線基板の製造法
JP2016529693A (ja) 平坦化によってはんだパッド形態差を低減する方法
KR20010039831A (ko) 반도체 장치 및 그 제조방법
JP3161648B2 (ja) 電子部品の半田付け方法
JP2001523584A (ja) ２つの構造をはんだビードを用いて組み立てる方法および該方法によって得られた組立体
JPS59218754A (ja) チツプキヤリアのバンプの形成方法

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20040406