JP2003521787A - 携帯データサポート - Google Patents

携帯データサポート

Info

Publication number
JP2003521787A
JP2003521787A JP2001556973A JP2001556973A JP2003521787A JP 2003521787 A JP2003521787 A JP 2003521787A JP 2001556973 A JP2001556973 A JP 2001556973A JP 2001556973 A JP2001556973 A JP 2001556973A JP 2003521787 A JP2003521787 A JP 2003521787A
Authority
JP
Japan
Prior art keywords
storage medium
chip
portable data
data storage
semiconductor chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001556973A
Other languages
English (en)
Other versions
JP4284021B2 (ja
Inventor
ユルゲン フィッシャー，
マンフレッド フリース，
フランク ピュシュナー，
アンネマリー ザイドル，
Original Assignee
インフィネオン テクノロジーズ アクチェンゲゼルシャフト
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=8167756&utm_source=***_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=JP2003521787(A) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by インフィネオン テクノロジーズ アクチェンゲゼルシャフト filed Critical インフィネオン テクノロジーズ アクチェンゲゼルシャフト
Publication of JP2003521787A publication Critical patent/JP2003521787A/ja
Application granted granted Critical
Publication of JP4284021B2 publication Critical patent/JP4284021B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/0772—Physical layout of the record carrier
    • G06K19/07728—Physical layout of the record carrier the record carrier comprising means for protection against impact or bending, e.g. protective shells or stress-absorbing layers around the integrated circuit
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07743—External electrical contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H01L2224/48228—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item the bond pad being disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Credit Cards Or The Like (AREA)

Abstract

(57)【要約】 チップモジュールを収容する凹部を有するカード型本体を有する携帯データ記憶媒体であって、チップモジュールが、カード型本体に接続されたチップ記憶媒体の第１のメインサイド上の少なくとも１つの半導体チップ、およびチップ記憶媒体の第２のメインサイド上にコンタクトラグを有する金属化層を備える、携帯データ記憶媒体が提案される。この場合、チップ記憶媒体は、曲げ応力が発生する場合に、半導体チップおよびワイヤ接続にかかる力を低減する、所望の曲げ点を有する。

Description

【発明の詳細な説明】
【０００１】 （携帯可能なデータ記憶媒体） 本発明は、カード型ボディと、金属化層とを有する携帯可能なデータ記憶媒体
（キャリア）に関する。上記カード型ボディには、チップモジュールを受け入れ
る凹部があり、上記チップモジュールは、チップ記憶媒体の第１のメインサイド
上の少なくとも１つの半導体チップを備え、上記第１のメインサイドは上記カー
ド型ボディに接続され、上記金属化層は、上記チップ記憶媒体の第２のメインサ
イド上に接触突起部を有する。
【０００２】 上記のような携帯可能なデータ記憶媒体は、従来技術から適宜知られている。
このようなデータ記憶媒体はカード型（例えば、クレジットカードの様態）で実
現されることが多く、その内部には集積回路モジュールが設けられている。その
ため、このようなデータ記憶媒体はスマートカードと呼ばれている。上記のよう
な種類のデータ記憶媒体は、使用時に様々な負荷を受ける。カードボディおよび
チップモジュールには、その構造条件ゆえに、その構成には曲げ負荷がかかる場
合があり、その構造および構築によっては、（例えば、チップ破断または電気接
続の切断によって）故障が発生し得る。このような種類のカードボディおよびチ
ップモジュールの故障発生は、チップのサイズや、半導体チップの接触パッドと
使用材料との間の結合線接続の長さに依存する。
【０００３】 従来技術において公知であるチップモジュールには、エポキシ樹脂から構成さ
れた記憶媒体が設けられている場合が多い。上記記憶媒体の第１のメインサイド
上には半導体チップが設けられ、上記チップと上記記憶媒体との間の接続は、例
えば、接着結合または積層によって得られる。上記第１のメインサイドの反対側
には上記記憶媒体の第２のメインサイドがあり、上記記憶媒体の第２のメインサ
イドには金属化層が設けられる。上記金属化層は、接触突起部を有し、上記チッ
プモジュールの接触部を形成する。これにより、上記接触部は、外部からアクセ
ス可能となる。上記金属化層には６つまたは８つの接触突起部が設けられること
が多く、これらの接触突起部は互いに電気的に絶縁され、いずれの場合において
も、上記半導体チップの接触パッドに結合線を介して接続されている。この場合
、上記結合線は、上記記憶媒体中の凹部を通じて引き込まれる。上記半導体チッ
プおよび上記結合線を機械的に保護するため、上記第１のメインサイド上にポッ
ティング材を塗布し、ポッティング材によって上記半導体チップおよび上記結合
線を被覆する。
【０００４】 上記データ記憶媒体が（例えば、郵送の際に郵便局の仕分け装置において発生
するような）曲げ負荷を受けると、上記データ記憶媒体に損傷が発生し得る。上
記のような仕分け装置が行なうのは、封筒の中のデータ記憶媒体に大きな運動エ
ネルギーを与えることであり、この運動エネルギーは、高速で発生することもあ
るし、あるいは郵便仕分け装置の可動ローダを介して頻繁に方向が変わることも
ある。
【０００５】 データ記憶媒体の構成にかかるこのような力を最小限にとどめるための試みが
為されており、このような試みでは、データ記憶媒体のチップモジュールとカー
ド型ボディとの間の接着接続にかかる張力および圧縮力の方向をそらす効果を、
硬度が特に高いカバーを用いるかまたは強化エレメント（例えば、チップ記憶媒
体の第１のメインサイド上のフレーム）を用いることによって上記半導体チップ
および上記結合線領域内のモジュールの曲げ抵抗を増加させことにより、得てい
る。実際の使用経験が積み重なるにつれ、上記のような接着法は、チップモジュ
ールをカード型ボディに接続させる、いわゆるショット溶着を用いた接着法に推
移してきている。というのも、ショット溶着法の弾性はきわめて有利であること
が分かってきたからである。
【０００６】 それにも関わらず、チップモジュール中の半導体チップまたは結合線接続に高
い曲げ応力が発生することによって生じる損傷の可能性は残っている。
【０００７】 従って、本発明の目的は、高い曲げ応力がかかった場合にも高い信頼性を持つ
携帯可能なデータ記憶媒体構成を提供することである。
【０００８】 この目的は、本明細書中の特許請求の範囲の特徴によって達成される。
【０００９】 本発明は、半導体チップまたはチップモジュール全体の湾曲部が小さくなるほ
ど、チップモジュールの寸法も小さくなるという考察に基づくものである。しか
し、上記にて述べたチップモジュールまたは携帯可能なデータ記憶媒体の構成は
所定の規格（ＩＳＯ規格）に準拠させる必要があるため、チップモジュールのサ
イズを任意に変更するのは不可能である。従って、本発明は、所望の曲げ地点を
有するチップ記憶媒体を提供する。原理から考えると、最も弱い地点が曲げ応力
発生地点となるため、チップ記憶媒体内に所望の曲げ地点の構成を適切に設ける
ことにより、耐曲げ性を有する領域上に半導体チップおよび電気接続（結合線）
を収容することが可能である。従って、言い換えると、本発明では、チップモジ
ュールの高硬度領域の拡張を、半導体チップだけではなくワイヤ結合接続部も高
硬度領域内に収まるように行う。
【００１０】 有利な強化法は、本明細書中の従属請求項から得られる。
【００１１】 １つの有利な強化法において、半導体チップの外部の領域内に所望の曲げ地点
を配置する。半導体チップを被覆するカバーの外部に所望の曲げ地点を構成する
とさらに有利である。凹部の側部エッジ内の領域内に複数の所望の曲げ地点を同
時に配置すると、携帯可能なデータ記憶媒体に作用する力を半導体チップおよび
電気接続から可能な程度まで引き離すことが可能である。
【００１２】 本発明の一改良例において、所望の曲げ点は、金属化層の各コンタクトラグ内
の少なくとも１つの切欠きによって形成されており、この切欠きは各コンタクト
ラグを第１の領域および第２の領域に細分している。各コンタクトラグ内の少な
くとも１つの切欠きは、全チップモジュールのうちで最も高い曲げ抵抗を有する
この領域内の金属化層を弱める。チップ記憶媒体自体は、金属化層よりも著しく
薄く、曲げ抵抗が著しく低い。この結果、求められる所望の曲げ点は切欠きの点
で得られる。
【００１３】 第１の領域および第２の領域は、少なくとも１つのウェブによって相互に有利
に接続されている。この場合、コンタクトラグを、既存の生成ツールまたは生成
カットを改変することなく電気めっきすること（これは、試行され、テストされ
た費用効果のある方法である）によって改良することが可能である。第１の領域
および第２の領域の切欠きが相互から完全に分離された場合、コンタクトラグは
無電解めっきによって改良される必要がある。
【００１４】 切欠きは各コンタクトラグ（コンタクトラグは相互に隣接して存在する）の方
向に有利に延びている。この場合、隣接したコンタクトラグの切欠きは軸上に存
在する。この軸は半導体チップの横端部に実質的に平行である。どのような状況
下においても、軸が半導体チップを介して延びない。この場合、半導体チップの
貫通性が促進される。
【００１５】 各ウェブは、幅が少なくとも１つの切欠きよりも著しく小さい。コンタクトラ
グの残りのウェブの幅は実質的に、所望の曲げ点の曲げ抵抗を決定する。ウェブ
の可能な最小幅は、電気めっきの要件より得られる。
【００１６】 あるいは、金属化層も、領域の所望の曲げ点内で終了し得る。これは、コンタ
クトラグの第１の領域を意味するにすぎず、この領域は、切欠きによって形成さ
れ、不要である。
【００１７】 本発明を以下の図面を参照してより詳細に説明する。
【００１８】 図１は、本発明によるポータブルデータ記憶媒体の詳細を示す。チップモジュ
ール３は、カード型ボディ１の凹部２内に公知の方法で導入される。チップモジ
ュール３はチップ記憶媒体１８を含み、チップ記憶媒体１８の第１のメインサイ
ド５上に半導体チップ４が付与される。金属化層７はチップ記憶媒体１８の第２
のメインサイド６上に付与される。金属化層は複数のコンタクトラグ（図示せず
）を有し、各コンタクトラグはボンディングワイヤ１１を介して半導体チップ４
のコンタクトパッドに接続されている。この場合、ボンディングワイヤ１１はチ
ップ記憶媒体１８を介して凹部１９中に導かれて、凹部１９内のコンタクトラグ
に合う。半導体チップ４およびボンディングワイヤ１１はさらに、カバー１０（
例えば、プラスチックポッティング化合物）によって包囲されている。チップモ
ジュール３は、チップ記憶媒体の横方向の端部にある接着ボンド２３を介してカ
ード型ボディ１に接続されている。
【００１９】 エポキシドを含む接着ボンド２３およびチップ記憶媒体１８は、例えば、接着
ボンド２３およびチップ記憶媒体１８の材料に起因して非常に可撓性が高い。対
照的に、銅を含む金属化層７は、例えば、曲げ抵抗が高い。したがって、所望の
曲げ点は金属化層を貫通する金属化層の点において生成される。所望の曲げ点９
（したがって、チップ記憶媒体および金属化層の特定の構成によって形成される
）は理想的には、半導体チップ４およびボンディングワイヤ１１が設けられてい
る領域の外側にある。所望の曲げ点の最も可能な効果は、所望の曲げ点が凹部２
の横端部１２内、およびカバー１０の外側に設けられた場合に得られる。この場
合、所望の曲げ点は、「カルダン取り付け（ｃａｒｄａｎｉｃ ｍｏｕｎｔ）」
の機能を実行し得る。曲げ応力が生じた場合、チップ記憶媒体は所望の曲げ点で
曲がるが、小さい力のみが半導体チップおよびボンディングワイヤに伝達される
。これは、半導体チップおよびボンディングワイヤがチップモジュールの堅い領
域内にあるからである。
【００２０】 図２は、金属化層７の平面図を示す。この層の構成は、チップ記憶媒体におい
て所望の屈曲点を生成することを可能にする。金属化層は、８つのコンタクトラ
グ８を有する。このコンタクトラグは、切欠き２２によって互いに絶縁される。
２１で識別される剛性領域において、半導体チップはチップ記憶媒体（図示せず
）の反対の位置の主要な側に配置される。半導体チップの辺は、２１で識別され
る領域を越えて広がらない。１９は、チップ記憶媒体（図示せず）が凹部を有す
る地点を示す。この凹部を通って結合線がひかれ、コンタクトラグに電気接続さ
れる。（ＩＳＯ標準規格７８１６で規定される）長方形の領域Ｃ１、．．．Ｃ８
は、コンタクトラグが外部読出し／書き込みユニットによってコンタクト接続さ
れる位置である。コンタクトラグ上のコンタクト領域の位置および大きさ、およ
びこの領域の互いに対しての構成は、ＩＳＯ標準規格によって精密に規定される
。
【００２１】 曲げ応力が生じた場合に起こる力を最小限化するために、金属化層は、ＩＳＯ
標準規格によって規定されたコンタクト領域の大きさにまで低減され得る。しか
しながら、本発明による携帯型データ記憶媒体構成は大量に製造されるため、方
法プロセスの改変および不可欠なツールの変更は極めて高いコストを伴う。従っ
て、本発明は、金属化層の中に導入されるべき切欠き１３を提供する。この切欠
きは、コンタクトラグ８を各ケースについて、第１の領域１４および第２の領域
１５に再分割する。本例示的実施形態において、第１の領域１４および第２の領
域１５は、ナローウェブ１６を介して互いに接続される。残留ウェブ１６が小さ
く作製されるほど、所望の屈曲点における携帯型データ記憶媒体構成の曲げ能力
は大きくなる。ウェブ幅Ｘは、理想的には、０〜０．２ｍｍである。この構成は
、コンタクト領域またはコンタクトラグが電気めっきによって改良されることが
意図されるときに有利である。電気めっきに必要とされる電極は、図７に示され
る金属化された領域の外側に提供される。電気めっきは、連続する帯上に金属化
層をモジュールのための複数の他の金属化層と積層させる地点において実行され
る。図２において、金属化層が記憶媒体帯（図示せず）と接続される分離地点２
４を識別することが依然として可能である。
【００２２】 図３は、本発明による携帯型データ記憶媒体構成の第２の例示的実施形態を示
す。この実施形態は、金属化層７が、ＩＳＯ標準規格によって規定されるコンタ
クト領域Ｃ１．．．Ｃ８から完全に省略されるという事実によってのみ、図１に
示される構成とは異なる。これは、結果としてカード型ボディ１と、チップモジ
ュール３の金属化層７との間に平坦でない領域をもたらす。これは技術的観点か
らすると不利ではないが、美的観点から所望され得ない。
【００２３】 図４は、代替的に構成された金属化層７の平面図を示す。コンタクトラグ８は
、それぞれ２つの切欠き１３を有して上部領域に配置されるので、ウェブ１６は
、各コンタクトラグにおいてほぼ中心に生成される。隣接したコンタクトラグの
切欠き１３は、これらが軸上に位置するように配置される。この軸は、チップ記
憶媒体の反対の位置の主要な側における半導体チップ（図示せず）の位置とほぼ
平行に延びる。図示される例示的実施形態において、ウェブ１６は、コンタクト
ラグの幅に比べて、極めて狭く作製される。これは、ウェブ１６もより幅広くな
り得、その結果、切欠き１３が対応してより狭くなり得ることを必ずしも必要と
しない。ウェブ１６の幅は、本発明により所望の屈曲点において所望の曲げ能力
をもたらす。
【００２４】 下半分において、図４は、さらに、チップ記憶媒体において、所望の屈曲点が
どのように生成され得るかというさらなる変形を示す。この変形において、コン
タクトラグ８は、各ケースについて、第２の領域１５を含むだけである。上半分
において図示されるように、切欠き１３により形成された第１の領域１４は、下
部のコンタクトラグからは完全に省略される。これは、上述のように、携帯型デ
ータ記憶媒体の構造の表面においてくぼみを生成する。しかしながら、この変形
は、コンタクト領域が電着によって改良される場合のみ適切である。電着による
改良は、その後、通常のツールを用いてではもはや可能ではない。
【００２５】 図５は、携帯型データ記憶媒体の本発明によるカード型ボディ１を平面図で示
す。データ記憶媒体はチップモジュール３を有し、ＩＳＯ標準規格によって規定
された位置に対応するコンタクトラグ８が提供される。コンタクトラグ８は、カ
ード型ボディの短い辺１７ａ、１７ｂに平行に存在する軸からすぐそばに位置す
る。コンタクトラグ８の中に導入される切欠き１３は、同様に、カード型ボディ
の短い辺１７ａ、１７ｂに平行に延びる軸上に位置する。これは、最も重要な曲
げ応力がカード型ボディ１の長い側の辺１７ｃ、１７ｄに平行に延びるという事
実のためである。
【００２６】 半導体チップおよび結線上の曲げ応力は、チップモジュールのチップ記憶媒体
における所望の屈曲点の規定によって低減され得る。所望の屈曲点は、ＩＳＯ７
８１６標準規格を考慮にいれる一方で、チップ記憶媒体上に付与された金属化層
の特定の設計によって生成される。これは、通常の強化素子を省くことを可能に
し、これによってコストが節約され得る。
【図面の簡単な説明】
【図１】 図１は、本発明による第１の実施形態に従ったポータブルデータ記憶媒体にわ
たった断面図を示す。
【図２】 図２は、図１のチップモジュールの金属化層の平面図を示す。
【図３】 図３は、本発明によるポータブルデータ記憶媒体の第二の例示の実施形態にわ
たった断面図を示す。
【図４】 図４は、チップモジュールの金属化層の別の構成の平面図を示す。
【図５】 図５は、ポータブルデータ記憶媒体を示し、カード型ボディに対する所望の曲
げ点の位置が明らかとなる。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ピュシュナー， フランク ドイツ国 93309 ケールハイム， コー レンシャハトヴェク ５ (72)発明者 ザイドル， アンネマリー ドイツ国 93180 ハイムベルク， フォ ルストシュトラーセ 24 Ｆターム(参考） 5B035 AA08 BA03 BA05 BB09 CA01 CA03 CA08

Claims (8)

    【特許請求の範囲】
  1. 【請求項１】 チップモジュール（３）を収容する凹部（２）を有するカー
    ド型本体（１）を有する携帯データ記憶媒体であって、該チップモジュール（３
    ）は、該カード型本体（１）に接続されたチップ記憶媒体（１８）の第１のメイ
    ンサイド（５）上の少なくとも１つの半導体チップ（４）、および該チップ記憶
    媒体（１８）の第２のメインサイド（６）上にコンタクトラグ（８）を有する金
    属化層（７）を備え、該チップ記憶媒体（１８）が、該凹部（２）の側端（１２
    ）内の領域に位置する、所望の曲げ点（９）を有することを特徴とする、携帯デ
    ータ記憶媒体。
  2. 【請求項２】 前記所望の曲げ点（９）が、前記半導体チップ（４）の外側
    の領域に位置することを特徴とする、請求項１に記載の携帯データ記憶媒体。
  3. 【請求項３】 前記所望の曲げ点（９）が、前記半導体チップ（４）を覆う
    カバーリング（１０）の外側に位置することを特徴とする、請求項１または２に
    記載の携帯データ記憶媒体。
  4. 【請求項４】 前記所望の曲げ点（９）が、各コンタクトラグ（８）内にあ
    り、該各コンタクトラグ（８）を第１および第２の領域（１４，１５）に細分す
    る、少なくとも１つの切欠き（１３）により形成されることを特徴とする、請求
    項１〜３のうちの１つに記載の形態データ記憶媒体。
  5. 【請求項５】 前記第１および第２の領域（１４，１５）が、少なくとも１
    つのウェブにより相互に接続されることを特徴とする、請求項４に記載の携帯デ
    ータ記憶媒体。
  6. 【請求項６】 前記切欠き（１３）は、前記コンタクトラグ（８）が相互に
    隣接する方向に延びる、請求項４または５に記載の携帯データ記憶媒体。
  7. 【請求項７】 前記ウェブ（１６）が、前記少なくとも１つの切欠き（１３
    ）よりも著しく狭い幅を有することを特徴とする、請求項４〜６のうちの１つに
    記載の携帯データ記憶媒体。
  8. 【請求項８】 前記金属化層（７）が、前記所望の曲げ点（９）内の領域で
    終端をなすことを特徴とする、請求項１〜３のうちの１つに記載の携帯データ記
    憶媒体。
JP2001556973A 2000-02-02 2001-01-15 携帯データサポート Expired - Fee Related JP4284021B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP00102073.4 2000-02-02
EP00102073A EP1122685B1 (de) 2000-02-02 2000-02-02 Chipkarte mit Sollbiegestellen
PCT/DE2001/000143 WO2001057793A1 (de) 2000-02-02 2001-01-15 Tragbarer datenträger

Publications (2)

Publication Number Publication Date
JP2003521787A true JP2003521787A (ja) 2003-07-15
JP4284021B2 JP4284021B2 (ja) 2009-06-24

Family

ID=8167756

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001556973A Expired - Fee Related JP4284021B2 (ja) 2000-02-02 2001-01-15 携帯データサポート

Country Status (9)

Country Link
US (1) US6778407B2 (ja)
EP (1) EP1122685B1 (ja)
JP (1) JP4284021B2 (ja)
CN (1) CN1213386C (ja)
AT (1) ATE404941T1 (ja)
DE (1) DE50015305D1 (ja)
ES (1) ES2312310T3 (ja)
RU (1) RU2234130C2 (ja)
WO (1) WO2001057793A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009521781A (ja) * 2005-12-22 2009-06-04 ガーディアン・インダストリーズ・コーポレーション Ｕｖブロック膜を備えた光学ディフューザ

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10208172B4 (de) * 2002-02-26 2005-07-07 Infineon Technologies Ag Zwischenträger zum Einsetzen in einen Träger und Träger mit einem Zwischenträger
JP4103653B2 (ja) * 2003-03-27 2008-06-18 株式会社デンソー Ｉｃカード
US7556746B2 (en) * 2004-06-03 2009-07-07 Nantero, Inc. Method of making an applicator liquid for electronics fabrication process
ATE431601T1 (de) * 2005-12-30 2009-05-15 Incard Sa Modul einer ic-karte
DE602005013807D1 (de) * 2005-12-30 2009-05-20 Incard Sa IC Karte mit verbesserter Leiterplatine
US7850468B2 (en) * 2007-06-28 2010-12-14 Super Talent Electronics, Inc. Lipstick-type USB device
WO2010040645A2 (de) * 2008-10-08 2010-04-15 Osram Gesellschaft mit beschränkter Haftung Schaltungsträger
TWM362572U (en) * 2009-04-13 2009-08-01 Phytrex Technology Corp Signal convertor
US8649820B2 (en) 2011-11-07 2014-02-11 Blackberry Limited Universal integrated circuit card apparatus and related methods
USD703208S1 (en) 2012-04-13 2014-04-22 Blackberry Limited UICC apparatus
US8936199B2 (en) 2012-04-13 2015-01-20 Blackberry Limited UICC apparatus and related methods
USD701864S1 (en) * 2012-04-23 2014-04-01 Blackberry Limited UICC apparatus
CN104182793B (zh) * 2014-08-28 2017-03-08 绵阳市绵州通有限责任公司 一种自调式抗扭曲公交卡
US10410996B2 (en) * 2016-12-02 2019-09-10 Dialog Semiconductor (Uk) Limited Integrated circuit package for assembling various dice in a single IC package
DE102021001814A1 (de) 2021-04-08 2022-10-13 Giesecke+Devrient Mobile Security Gmbh Chipmodul und Chipkarte

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2580416B1 (fr) * 1985-04-12 1987-06-05 Radiotechnique Compelec Procede et dispositif pour fabriquer une carte d'identification electronique
FR2634095A1 (fr) * 1988-07-05 1990-01-12 Bull Cp8 Circuit imprime souple, notamment pour carte a microcircuits electroniques, et carte incorporant un tel circuit
JPH0230598A (ja) * 1988-07-20 1990-01-31 Dainippon Printing Co Ltd Ｉｃモジュールおよびｉｃカード
FR2639763B1 (fr) * 1988-11-29 1992-12-24 Schlumberger Ind Sa Procede de realisation d'un module electronique et module electronique tel qu'obtenu par ce procede
DE4406704C1 (de) * 1994-03-02 1995-07-20 Angewandte Digital Elektronik Chipkarte
DE4443767A1 (de) * 1994-12-08 1996-06-13 Giesecke & Devrient Gmbh Elektronisches Modul und Datenträger mit elektrischem Modul
DE19710144C2 (de) * 1997-03-13 1999-10-14 Orga Kartensysteme Gmbh Verfahren zur Herstellung einer Chipkarte und nach dem Verfahren hergestellte Chipkarte

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009521781A (ja) * 2005-12-22 2009-06-04 ガーディアン・インダストリーズ・コーポレーション Ｕｖブロック膜を備えた光学ディフューザ

Also Published As

Publication number Publication date
EP1122685B1 (de) 2008-08-13
JP4284021B2 (ja) 2009-06-24
RU2002123376A (ru) 2004-02-20
US6778407B2 (en) 2004-08-17
ATE404941T1 (de) 2008-08-15
EP1122685A1 (de) 2001-08-08
CN1397048A (zh) 2003-02-12
CN1213386C (zh) 2005-08-03
RU2234130C2 (ru) 2004-08-10
DE50015305D1 (de) 2008-09-25
US20030016507A1 (en) 2003-01-23
ES2312310T3 (es) 2009-03-01
WO2001057793A1 (de) 2001-08-09

Similar Documents

Publication Publication Date Title
JP2003521787A (ja) 携帯データサポート
JP4108779B2 (ja) 回路チップ搭載カードおよび回路チップモジュール
US6087718A (en) Stacking type semiconductor chip package
JP4195804B2 (ja) デュアルダイパッケージ
US20040089926A1 (en) Ultra thin semiconductor device
US6208019B1 (en) Ultra-thin card-type semiconductor device having an embredded semiconductor element in a space provided therein
KR970018432A (ko) 리이드 온 칩(Lead on chip) 구조를 가지는 반도체 장치
US6025997A (en) Chip module for semiconductor chips having arbitrary footprints
US9449912B1 (en) Integrated circuit (IC) card having an IC module and reduced bond wire stress and method of forming
US20040256150A1 (en) Nonconducting substrate, forming a strip or a panel, on which a multiplicity of carrier elements are formed
US6036173A (en) Semiconductor element having a carrying device and a lead frame and a semiconductor chip connected thereto
CN101236940B (zh) 重配置线路层的线路结构
US7135760B2 (en) Moisture resistant integrated circuit leadframe package
JP2007188489A (ja) スマートカードモジュール
JP2006074044A (ja) チップモジュール
EP2791873B1 (en) Method for manufacturing smart cards
KR101686140B1 (ko) 반도체 칩 패키지
JP2002536733A (ja) 集積回路デバイス、当該デバイスを用いたスマートカード用の電子ユニット及び当該デバイスの製造方法
EP1514234B1 (en) Tape manufacturing
JP2004519860A (ja) 低ループ高の接着配線接続部を備えるチップモジュール
US6617672B1 (en) Method for producing contact chip cards with a low-cost dielectric
JPH08324166A (ja) Ｉｃカード用モジュール及びｉｃカード
JP4028164B2 (ja) Ｉｃカード
JPH0685150A (ja) 集積回路
KR100537893B1 (ko) 리드 프레임과 이를 이용한 적층 칩 패키지

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040928

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20041025

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20050125

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20050215

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050425

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20050804

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051101

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20051212

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20060106

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20081120

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20081128

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20081224

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20090105

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090126

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090323

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120327

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees