JP2003509849A - バイポーラmosfetデバイス - Google Patents
バイポーラmosfetデバイスInfo
- Publication number
- JP2003509849A JP2003509849A JP2001522599A JP2001522599A JP2003509849A JP 2003509849 A JP2003509849 A JP 2003509849A JP 2001522599 A JP2001522599 A JP 2001522599A JP 2001522599 A JP2001522599 A JP 2001522599A JP 2003509849 A JP2003509849 A JP 2003509849A
- Authority
- JP
- Japan
- Prior art keywords
- region
- well
- well region
- gate
- base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 claims abstract description 15
- 238000007667 floating Methods 0.000 claims description 14
- 238000002955 isolation Methods 0.000 claims description 14
- 210000004027 cell Anatomy 0.000 description 70
- 230000004048 modification Effects 0.000 description 14
- 238000012986 modification Methods 0.000 description 14
- 238000001465 metallisation Methods 0.000 description 12
- 238000000034 method Methods 0.000 description 11
- 230000006870 function Effects 0.000 description 10
- 238000005516 engineering process Methods 0.000 description 7
- 230000008569 process Effects 0.000 description 7
- 230000015556 catabolic process Effects 0.000 description 6
- 238000009792 diffusion process Methods 0.000 description 6
- 238000013461 design Methods 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 239000007943 implant Substances 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- 238000000926 separation method Methods 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 230000002829 reductive effect Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- 101100408296 Autographa californica nuclear polyhedrosis virus AC24 gene Proteins 0.000 description 1
- 102000004213 Neuropilin-2 Human genes 0.000 description 1
- 108090000770 Neuropilin-2 Proteins 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 210000003850 cellular structure Anatomy 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000002860 competitive effect Effects 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 238000012856 packing Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000011112 process operation Methods 0.000 description 1
- 230000001172 regenerating effect Effects 0.000 description 1
- 230000002441 reversible effect Effects 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 238000005728 strengthening Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
- H01L29/744—Gate-turn-off devices
- H01L29/745—Gate-turn-off devices with turn-off by field effect
- H01L29/7455—Gate-turn-off devices with turn-off by field effect produced by an insulated gate structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
- H01L29/747—Bidirectional devices, e.g. triacs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
- H01L29/749—Thyristor-type devices, e.g. having four-zone regenerative action with turn-on by field effect
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Thyristors (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
Description
イス系に関する。
FETデバイスはこの系から外れた位置にある。このデバイスには垂直DMOS
プロセス(DMOSとは二重拡散MOSプロセスのことである)により製造され
たDMOSパワーMOSFETが含まれる。このプロセスにおいては、デバイス
は、単結晶シリコンのボディ上に、このボディの一面に形成された多数のソース
/ゲートセルを使用し、反対面に形成された共通のドレイン領域によりコーティ
ングすることで作成される。ソース/ゲートセルは並列に結合され、ドリフト領
域として知られるデバイスの主要内部領域を通じて電流が流れるように多数の並
行なフィラメントを提供する。
流伝達経路とバイポーラトランジスタを制御するMOS構造とを提供するバイポ
ーラトランジスタ構造を有する。このMOS構造は、僅かな入力電力しか消費し
ない高インピーダンス入力を提供する。そのため、MOS技術に基づく外部制御
回路に適合させることが可能となる。
に関連するNPNトランジスタ等の基本的な3層構造から、例えばサイリスタを
有する4層又は5層構造(カソードがMOS構造のソースと密接に関連するMO
S制御サイリスタ等)まで、様々なデバイスにおいて変化する場合がある。こう
した異なるバイポーラトランジスタ/MOSデバイスは、エミッタ/ソース又は
カソード/ソース/ゲートが多数のセルとしてボディの一面に設けられ、コレク
タ又はアノードがボディの反対面に形成された共通の領域に設けられた単結晶シ
リコンのボディにおいて、垂直構造で実施することが知られている。名称を簡単
にするために、エミッタ/ソース及びカソード/ソース構造は、共に一般的に「
カソード/ソース」又はカソード構造と呼ばれる場合があり、コレクタ及びアノ
ードは一般的に「アノード」と呼ばれる場合がある。しかしながら、本明細書で
説明する本発明の概念は、N型材料がP型材料に置き換えられたデバイス及びそ
の逆のデバイスに応用可能である点に注意すべきである。
この結合は内部のデバイス配線によって行うことができる。この系統のデバイス
に共通する特徴として、カソード構造からアノードへの電流経路はドリフト領域
を通っている。こうしたデバイスを設計する上では、低抵抗の順方向導電路と高
い順方向絶縁破壊電圧能力との間でバランスを取るべきである。
スは、Nチャネルエンハンスメント型MOSFETにより制御されるPNPトラ
ンジスタである絶縁ゲート型バイポーラトランジスタ(IGBT)である。IG
BTは3端子デバイスである。第2のデバイスは、共通ゲート端子にゲートが結
合した2つの集積MOSFETを有するエミッタスイッチ(emitter−s
witched)トサイリスタ(EST)である。これも同じく3端子デバイス
である。第3のデバイスは、デバイスをオンにする通常の制御ゲートに加えて、
分離されたゲートターンオフ機能を有するサイリスタ型の4端子デバイスである
。
表面の平面ゲート構造において製造可能であり、或いはパワーMOSFETとの
関係において最初に構築されたトレンチゲートを利用することができる。カソー
ド構造も、平面又はトレンチ形態において実施できる。
バイス構造の分析」、Proceedings of 1998 International Symposium on power
semiconductor Devices and ICs、P.85において論じられている。この論文では
、平面ゲート及びトレンチゲートの両方に応用される構造と、これら2つの相対
的な利点及び欠点について論じている。これらのデバイスにおいて、隣接するセ
ルの個々のペアのチャネルは、共通Pウェルの中に形成されている。
フィラメンテーション−自由絶縁ゲート制御サイリスタ及びIGBTとの比較」
、Proc. ISPSD、P.275、1996において開示されている。ここでは、サイリスタに
似たオン状態特性を持続しながら、フィラメンテーションの失敗に関する信頼性
を向上させるデバイス(IGCT)を提案している。
型サイリスタスイッチの別の形態については、K・リルジャの「「FiBS、新
しい高電圧BiMOSスイッチ」Proc. ISPSD、1992、P.261と、リルジャらの米
国特許第5,286,981号において開示されている。大型FiBSは多数の
集積並列セルで構成されることになる。このデバイスは平面又はトレンチゲート
技術において実施可能である。
、J・コレク及びB・J・バリガの「トレンチゲートエミッタスイッチトサイリ
スタ」、Proc. 6th International Symposium of Power Semiconductor Devices
and ICs、1994、paper5.1、189において説明されている。このデバイスはトレ
ンチゲートセル構造において実施される3端子デバイスである。
れた対応する構造要素を有することができる。
を提供する。この新しい形態のクラスタカソード構造は、カソードのセルラ構造
形態におけるセルとして使用することができる。
Sサイリスタ構造を取り入れており、性能の向上を達成すると同時に、均一電流
分布の望ましい特性、優れた電流飽和性能、小さいデバイスサイズ(密に詰まっ
たセルを内蔵)、及び優れた安全動作区域(SOA)を維持する。
した第1の導電型のベース領域を有する少なくとも1つのセルと、第2の導電型
の第1のウェル領域と、第1の導電型の第2のウェル領域と、第2の導電型のド
リフト領域と、第1の導電型のコレクタ領域と、コレクタ接点とを備え、各セル
が第1のウェル領域内に配置され、第1のウェル領域が第2のウェル領域内に配
置される半導体デバイスであって、更に、エミッタ領域と第1のウェル領域との
間にMOSFETチャネルを形成し得るようにベース領域上に配置された第1の
ゲートと、第1のウェル領域とドリフト領域との間にMOSFETチャネルを形
成し得るるように第2のウェル領域上に配置された第2のゲートとを備え、前記
デバイスの動作中にベース領域と第1のウェル領域との間の接合部の空乏領域が
第1のウェル領域と第2のウェル領域との間の接合部まで延び得るように構成さ
れ、これにより、第1のウェル領域の電位が、コレクタ接点の電位の任意の増加
からほぼ分離され、ベース領域と第2のウェル領域との間にMOSFETチャネ
ルを形成する必要なくオフにし得る半導体デバイスが提供される。
と第2のウェル領域との間の接合部へ延長することによる過剰電位から第1のウ
ェル領域を保護する能力を、本明細書では「セルフクランプ」と呼ぶ。セルフク
ランプは、デバイスのオフ状態及びオン状態の両方において、多数の有利な特徴
につながり、これについては以下で更に詳しく説明する。この発明のデバイスの
主要な特性には、低い順方向降下、優れたSOA、高い絶縁破壊電圧、IGBT
に匹敵するスイッチング能力、NチャネルMOSゲート制御、3端子デバイスの
提供、CMOSプロセスとの完全適応性、低電圧及び高電圧デバイスのモノリシ
ック集積を可能にすること、低い駆動電力要件を達成する400Å以下のゲート
酸化物厚の容易なスケーリング、及びドリフト領域上でのゲート寸法減少の結果
としてのゲート電気容量の減少が含まれる。
とする4端子デバイスであることに留意されたい。本発明のデバイスのターンオ
フには、こうしたMOSFET構造を必要としない。
電型がNであり、第2がPであるデバイスを作成することも可能である。本発明
によるデバイスは垂直又は横方向である。
の内部に配置された少なくとも1つのエミッタを有する。これにより、密に詰ま
った「セル」のクラスタが作成可能となり、これは高く均一な電流密度につなが
る。
てほぼ対称にすることができる。反対に、FiBSデバイスは、ターンオフを制
御するためにPMOSチャネルを集積させる必要性から、本質的に非対称である
。対称デバイスが望ましい理由には、i)多くの(第1に導電型がPである場合
)カソードエリアを伝導に利用できること、及びii)電流の均一性が向上する
ことである。
コレクタ領域を備えるサイリスタを主に通じてオン状態の伝導が進む絶縁ゲート
型バイポーラトランジスタ(IGBT)型デバイスにすることができる。
又はトレンチゲート及びトレンチカソード型にすることができる。このデバイス
はPT−IGBT(パンチスルー)構成において実現可能であり、この構成では
、ドリフト領域は高ドープバッファ層及び低ドープ領域のエピタキシャル層を備
える。代わりに、均一な低ドープウェーハをドリフト領域として使用し、NPT
(ノンパンチスルー)構成を利用することも可能である。
ース領域及びエミッタ領域と直接電気的に接触する第1の導電型の高ドープ分離
領域を更に備えるエミッタスイッチトサイリスタ(EST)型デバイスである。
の導電型の高ドープ絶縁領域を更に備え、該絶縁領域が、第1のウェル領域との
直接的な電気接触を提供するために領域上に形成された浮遊オーム接点を有する
絶縁ベースエミッタサイリスタ型デバイスである。
考にして説明する。
を簡略断面図で示す。このデバイスは図1aに示す等価回路を有する。この等価
回路は、後で説明するように、2つの相互接続セクション、IGBT、及びサイ
リスタを有するものとして表示されている。図1に例示したデバイスにおけるゲ
ートは、平面ゲート形態である。IGBTのカソードセルは、以下の説明から明
らかとなるように、クラスタの中に設けられる。
おり、その底部表面12は、コレクタ接点16(この例ではアノード)が形成さ
れたP+コレクタ領域14を備える。このデバイスは、上部表面でカソードセル
のパターンを提供するために拡散が行われるN型シリコンから製造されたNPT
デバイスである。PTデバイスも本発明の範囲内に入る。
2が垂直方向及び横方向の両方で拡散して存在し、これによりP領域20aは主
電流経路に残り、領域20bは表面18に現れる。このPウェルは、IGBT及
びこの系統のその他のデバイスに共通して見られるNドリフト領域を提供するN
型シリコンの領域24によってアノードから分離される。更に表示のように、こ
のNドリフト領域は、26において、Pウェル20の側方外部表面に向かって上
方に延びる。領域20bは、後で説明するように、MOSFETのためのチャネ
ルを提供する。
する。表示されている3つの中央のセルについて言えば、これはNウェル22内
で拡散する浅いPベース32を備える。ウェル22の中心では、P+領域34が
拡散し、ベース32の下を貫通し、領域22に突き出している。領域34の両側
では、それぞれのN+エミッタ領域36a、36bがPベース32内に拡散し、
それぞれの領域はP+領域34との非整流接合部を形成している。エミッタ領域
36a及び36bの両側には、Pウェル32の部分32a、32bがそれぞれ現
れ、以下の説明から明らかになるように、カソードMOSトランジスタのための
チャネルを提供する。すべての拡散は表面18を通じて行われる。更に表示のよ
うに、セル30は、Nウェル22の部分22aが表面18に現れるように間隔が
空いている。複数の第一の型のゲートG1は、ゲート酸化物38の上にある表面
上に設けられる。それぞれのゲートG1は、ゲート酸化物上に形成され、あるセ
ルの出現部分32a及び隣接セルの32b上で延び、これにより2つの制御MO
SFETを提供する。それぞれのMOSFETは、N+領域36a又は36bを
ソースとして有し、Nウェルの出現部分22aをドレーンとして有する。そのた
め、それぞれのセルは、別個のG1ゲートが割り当てられる2つの制御MOSF
ETを提供し、それぞれのG1ゲートは別個のセルから2つのMOSFETを制
御する。代わりに、単一の端子を提供するためにMOSFETを共に結合させる
ことが可能である。
、必要な回数だけ反復させることができることは理解されよう。この構造は、例
示したように図面の平面で反復させるだけでなく、平面に垂直に反復させること
も可能であり、これによりクラスタはセルの3次元配列となる。セルクラスタを
完成させるために、それぞれのセルに金属化部が加えられ、すべてのP+N+接
合部を橋絡して、すべてのセルを並列で結合する。この金属化部40はデバイス
のカソード接点を提供する。
スタ30の外端部にあるセルは完全には利用されない。第2の型のゲートG2は
、Pウェル20の領域20bの上にあるゲート酸化物42上に加えられる。領域
20bは、Nウェル22の出現部22aによって提供されるソースと、近隣にあ
るNドリフト領域24の出現部26aとの間のチャネルを提供する。G1ゲート
はカソードセル30とPウェル20との間の伝導を制御し、ゲートG2はクラス
タユニットとしてのセル30とアノード領域16との伝導を制御することは理解
されよう。このデバイスの動作上の機能については、図1aを参考にして更に説
明する。しかしながら、これまでに説明したクラスタカソードセルユニット構造
を内蔵する半導体ユニットは、それ自体を反復し、共通のアノード領域によりす
べてがコーティングされるこうしたユニットの集合を提供することができること
に留意されたい。説明及び例示したセル構造の重要な特徴は対称設計である。こ
れについては以下で更に説明する。
及び単一のMOSFETとして表現されていることが理解されよう。ゲートG1
及びG2はすべて共に結合されているが、ゲートの独立した動作も可能である。
更に、ゲートG2を延長し、N+エミッタ領域に重ねることも可能である。動作
において、アノードには、カソードに対して正となる電圧が加えられ、ゲート電
圧をカソードに対して正となるように上昇させることで、デバイスはオンになる
。図2の回路素子の形成を特定しやすいように、図1の関連領域を図2に示して
いる。
は、ベースがNウェル22であり、エミッタがPウェル20である複数のコレク
タPNP垂直トランジスタのコレクタ(P+領域)34を提供する。領域32a
及び34aと領域32b及び34bとの間の強化型NチャネルMOSFETによ
り、ベースの伝導性調節が提供される。図1aにおいて、複数のコレクタトラン
ジスタはTpnp2として示されており、複数のMOSFETはMOSFET
Tpnp2として表示されている。Tmos2をオンにすることで、Tpnp2 の伝導が開始される。この60によって示される等価回路の部分はIGBTとし
て機能する。
24(ベース)と、アノード領域(エミッタ)12との間に形成される。このト
ランジスタは図2においてTpnp1で示される。Tpnp1及びTpnp2は
このように直列であり、領域20は両方に共通しており、2つのトランジスタ間
の直列接続部に抵抗Rpウェルを有する。
別のトランジスタが関連しており、Pウェル20はそのベースとなり、Nウェル
22はそのエミッタとなる。Tpnp1はラッチングサイリスタ構成70におい
て、Tnpnに結合される。ドリフト領域24の抵抗Rdriftは、Tpnp 1 のベース経路に現れる。Nウェルは、TnpnのエミッタとTpnp2のベー
スとの間の抵抗Remitterを提供する。
のMOS制御トランジスタは、領域24aと22bとの間に形成され、ゲートG
2によって制御される。Tmos2と直列であるTmos1をオンにすることで
、エミッタ電流をTpnp1に流し、その後、十分なコレクタ電流をTnpnに
転送させ、両者の間の再生ラッチング作用により後者をオンにすることができる
。同時にIGBT60がオンとなり、Tpnp2を通じて主電流経路Ipnpが
完成する。注意点として、両MOSFETの伝導を開始するのに必要なG2/G
1でのゲート電圧は、Tpnp2のみのものよりも大きくなる。サイリスタセク
ション70がラッチされると、G2はコントロールを失うが、G1/G2の電圧
がカソード電位まで減少した場合、これによりIGBTはオフとなり、主電流経
路は切断され、サイリスタのラッチは解除される。
どのように実現できるかを示している。図12aは、全体として多角形のNウェ
ル22が、全体として多角形のPウェル20内にどのように存在可能かを示して
いる。表現を簡略化する目的から、図12aでは他のデバイスの特徴は削除され
ている。Pウェル及びNウェルの両方の表面部分は代わりに円形にすることがで
きる。
の形態、又はこれらの形態の組み合わせにすることができる。
ており、それぞれの構造がセル30のクラスタを含んでいる。
タのいくつかの特徴について、更に詳細に説明する。
ドMOSFETはオンとなり、電子はTmos1を通じてN−ドリフト領域24
に供給される。アノード電圧がバイポーラオンセット電圧よりも高い時、アノー
ドからホールが注入される。しかしながら、IGBT又はESTの場合のように
、ホールが直接カソード領域に流れる経路は存在しない。その結果、Pウェル領
域20の電位は増加する。
する上で重要な役割を果たし、電荷蓄積型IGBT(CS−IGBT)の場合の
ように、これはホールのバリアを形成するのに必要な限界を上回る。制御ゲート
G1/G2がオンである時、Nウェル22は、Nウェル領域に形成される蓄積領
域と、Pベース領域32の反転チャネル32a、32bとを通じて、カソード電
位に拘束される。Pウェル20の電位が増加すると、トランジスタTnpn1は
オンになる。この結果として、サイリスタの点火が発生する。
FETが飽和すると、Nウェル/Pウェル(22+20)電位は増加する。こう
した電位の増加は、Pベース32/Nウェル22空乏領域の強化につながる。N
ウェル22の濃度はPベース32のものよりも低いため、この空乏は主にNウェ
ル領域に移動する。特定の設計電圧(ドーピング濃度、Nウェルの深さ、Pベー
スの深さ、及びMOSチャネル飽和特性によって決定される)では、空乏はPウ
ェル/Nウェル接合部23に接触し、この時点でデバイスはクランプされる。こ
のセルフクランプ機能により、アノード電位における任意の更なる増加が、Pウ
ェル/Nウェルドリフト領域(20+24)のみで降下する状態が確保される。
も大幅に高く、これはPウェル/Nウェルドリフト領域接合部21が、デバイス
のエッジを除き、平面に平行であるためである。更に、従来のIGBTでは、深
いP+領域のため、空乏領域は基本的にNドリフト領域に移動する。しかしなが
ら、クラスタIGBTでは、Pウェル20による電位共有の結果として、一定の
遮断電圧に関して、低いピーク電界が生じる。そのため、一定の遮断能力に関し
て、図1のクラスタサイリスタデバイスでは、従来のIGBTよりも、ウェーハ
が遥かに薄くなる。これは順方向降下、スイッチ性能、熱特性、及び安定性に関
して、直接的で好ましい意味を有する。
。
は全体の遮断電圧が降下する。
層は空乏化する。その後、Nウェル(22)/Pベース(32/34)接合部で
は電圧における任意の更なる増加が降下する。デバイスが「セルフクランプ」機
能を有する設計であるため、Nウェル/Pウェルベース空乏領域はPウェル内に
延び、これによりNウェル(22)における任意の更なる増加が防止される。
がオフになった時、Pベース/Nウェル(32+34/22)の電位はセルフク
ランプが起きるまで増加する。クランプされると、Pウェル(20)の幅が広い
性質から、Pベース領域(32+34)にホールを効果的に集めることが可能と
なる。セルに対称性があり、密に詰まっていることから、デバイスの電流の流れ
は、MCTとは異なり、あらゆる場合において均一にすることが可能となる。E
STとは異なり、セルフクランプにより、制御MOSFETの電圧がセルフクラ
ンプ電圧を超えて上昇しない状態が確保される。
る。IGBTの場合、寄生ラッチアップを抑え、必要な遮断電圧能力を達成する
ために深いP+領域が必要となる。しかしながら、深いP+領域の要件から、カ
ソードセルは、クラスタIGBT/サイリスタのものに比べて遥かに大きくなる
。例えば、3μm設計規則に基づくと、DMOS IGBTの最小カソードセル
寸法は約36μmだが、CMOSプロセスに基づくクラスタIGBT/サイリス
タカソードセルでは15μmである。サブミクロンファインライン(FL)リソ
グラフィ手法を選択することで、IGBTのカソードセルを縮小することも可能
である。FL−IGBT及びFL−ESTの場合は、薄い酸化物がJFET領域
上に延びる。こうしたデバイスの優れた順方向遮断安全動作区域FBSOA特性
は、静的な条件下で実証されている。しかしながら、高電流及び高電圧が同時に
存在する誘導負荷スイッチング条件下では、このデバイスの特性は完全には実証
されていないが、短絡性能は劣っている。こうした条件下では、FL−IGBT
及びFL−ESTは機能しなくなると考えられる。
を発揮するためには、隣接セルとの距離が6μmで十分であることを示している
。IGBTの場合、最適な寸法はセルのジオメトリ及び遮断能力に応じて変化し
、通常は2kV定格より大きなデバイスでは25μmを上回る。
れている。
いて開示されているようなESTとは、2つの点において大きく異なっている。
第一に、オン状態で伝導性調節が行われる電荷制御Nエミッタ領域は、Pベース
及びPウェル領域を分離する。これにより、このデバイスは、高ドープN+浮遊
エミッタ領域を使用する、前記シェカーらが報告したトレンチESTとも異なる
。上で述べたあらゆるESTにおいて、電流飽和は、制御MOSFET飽和の結
果としてのみ達成される。しかしながら、制御MOSFETは通常、低電圧MO
SFETであり、結果として、N+浮遊エミッタの電位が制御MOSFETの絶
縁破壊電圧を超えて増加する時、このデバイスは機能しなくなる。クラスタIG
BT/サイリスタでは、連続MOSチャネル飽和に加えて、セルフクランプ機能
が存在する。その結果、スイッチ条件下であっても、カソード領域の電位は設計
セルフクランプ電圧を上回らない。このクランプ電圧はMOSFET絶縁破壊電
圧よりも遥かに小さい。
BSのデバイスセルは非対称である。
ラスタIGBT/サイリスタには2倍の数のN+カソード及び制御チャネルが存
在する。その結果、FiBSと比較して、このデバイスが順方向降下性能におけ
る大幅な改善を示すことが予測される。
でターンオンを制御するのに使用され、PMOSゲートはターンオフを制御する
のに使用される。第3のゲートは、クラスタIGBTと同じく、デバイスをター
ンオンする。PMOSゲートでの電圧がスイッチ中の遮断を決定する。
ているように、クラスタIGBTのものとは大きく異なる。
クラスタIGBT/サイリスタには存在しない。
。つまり、FiBSの場合、飽和はPMOSデバイスをオンにすることで達成さ
れる。説明したクラスタIGBT/サイリスタの場合、電流飽和はセルフクラン
プによって達成される。つまり、Pベース/Nウェル接合部に逆バイアスが加え
られ、空乏領域がPベースの下で増加し、Pウェルに接触する。到達した時、セ
ルの電位はクランプされ、Pウェル/Nドリフト接合部は電圧の任意の更なる増
加をサポートする。
タIGBTは、Pウェル、Nウェル、及びPベースの3重拡散を使用して形成で
きる。
かの拡散を追加し、CMOSプロセスを使用して製造できる。FiBSの製造プ
ロセスはこれとは異なる。結果として、デバイスのゲートパッド区域において、
CMOS又は類似物に基づいて、ゲート制御回路を統合することが可能となる。
現在の検出及びゲート保護回路をクラスタレベル及びデバイスレベルで統合する
ことも可能となる。更に、キャリア寿命の減少と共に、順方向降下を減らすため
にNウェル濃度を増加させることができる。
デバイスに応用することもできる。こうしたデバイスの例について次に説明する
。
とで、このデバイスの動作をまったく異なるものにすることができる。この場合
、デバイスはクラスタESTのような動作をする。この例は、図1と同じで特徴
が1つ追加された図2の断面図に表示されている。そのため、以下の説明は、追
加された特徴とその動作上の影響とに限られる。
/サイリスタに追加されている。これは表面18から拡散し、Nウェル22を通
じてPウェル内に延びている。この領域50は共通カソードセル金属化部40に
結合されている。その結果、Pウェル20は浮遊ではなくなり、カソード電位と
なる。図1及び図1aのデバイスと比較すると、図2のデバイスの順方向特性は
大きく異なる。これは、アノード/Nドリフト領域(14/24)に順方向バイ
アスが加えられ、ゲートG1、G2がオンとなっている時、ホールがデバイスに
注入されるためである。このホールは次にP+分離領域50に向かって流れる。
Pウェル20の抵抗に応じて、ホール電流の流れによって、Pウェル20とNウ
ェル22との間の接合部23がオンとなる。これが起こる時、Nウェル22/P
ウェル20/Nドリフト領域24を含むNPNトランジスタがオンとなり、結果
として、MOS制御エミッタスイッチトサイリスタが形成される。
可能となる。更に、他のEST構造との比較において、前に説明したセルフクラ
ンプ機能により、クラスタESTでは制御MOSFETの機能停止は起こらない
。
ルの抵抗が低い場合、サイリスタのターンオン電圧は高くなる。この制約を克服
するためには、図3に示す構成を有するデバイスを製造することができる。この
デバイスは図1のものと同じ構造だが、特徴が追加されている。以下の説明は、
追加された特徴とその動作上の影響とに限られる。
はPウェル20内のカソードセル30のクラスタを分離する。しかしながら、分
離領域50は図2のものとは異なる形で扱われる。Pウェル20に達する領域5
0の拡散に関連して、N+領域52が隣接する表面18で拡散され、Nウェル2
2の隣接する表面部22aと領域50自体との両方に交わる。これにより形成さ
れるP+/N+接合部は、非整流であり、上には金属化部54が金属化部40と
は分離した状態で重なり、浮遊オーム接点(FOC)が形成される。このFOC
はP+領域50をN+領域52cを通じてNウェル22に結合させる。この浮遊
オーム接点は、デバイスの電極端子のいずれかと結合していないため、このデバ
イスは依然として3端子デバイスとなる。
、電子がNドリフト領域24に流れ込む。FOCは電子からホールへのコンバー
タのように機能する。Pウェル20は浮遊となっているため、Pウェルの電位は
増加し、Nウェル22はPウェル電位に拘束されているため、制御MOSFET
での電位降下が増加する。結果として、電子流の流れが増加する。Nウェル/P
ウェル電位の増加に伴い、Pベース/Nウェル(32/22)での降下はセルフ
クランプが発生するまで増加する。
イリスタの実施は図4に表示されている。この図は分離領域の提供についても例
示している。
は、数字を「100」増やした同じ参照番号で示している。
板112は共通アノード領域を提供し、この領域でアノード接点116が形成さ
れる。Nドリフト領域124はアノード領域の上に存在し、126において反対
側の表面118まで延びる。このデバイスは更にPウェル120を備え、この中
には領域124から垂直方向に間隔を空け、126において表面まで延びる部分
からは横方向に間隔を空けて、Nウェル122が配置される。Pウェル120の
表面隣接部120bは、隣接する部分126及び122a間のチャネルを提供す
る。このチャネルの上にはゲート2が重なる。図4において、ゲート酸化物は黒
で表示されている。
ルはカソードセルのクラスタ130を含み、このセルは3つ表示されている。そ
れぞれのセルは同じ対称構造である。このセルは、それぞれのセルのゲート構造
と交差する単一のPベース領域132に形成されている。左のセルを見ると、ゲ
ート構造は表面126からNウェル領域122内に延びるトレンチを備える。
138によって隣接するシリコン材料から分離される。表面に隣接して、N+領
域136a及び136bがP−ベース材料132内に形成される。領域132a
及び132bは、MOSFETの個々のチャネルを提供し、それぞれはゲートに
よって、ソース136a又は136bと、Nウェル122の部分122aのドレ
ーンとを有する。図1と同じく、ゲート1はカソード/ソース接点金属化部14
0からNウェルへの伝導を制御する。図4において、カソード接点は、それぞれ
のソース領域136a、136bに延びる金属化部によって提供されるものであ
り、注意点として、表面118において、この接点はN+領域136a、136
bとPベース134との間のPN接合部を橋絡する。
端子が形成され、すべてのゲート1ポリシリコンは金属化によって相互接続され
る(表示なし)。したがって、すべてのカソードセルはアノードに関して並列で
動作する。これまでに説明したこの構造の動作は、基本的に図1及び1aに関し
て説明したとおりである。
Nウェル122内に延びるP+ドープ領域156である。これはカソード金属化
部140に接触され、結果として、セルフクランプが達成される分離区域が生じ
る。Pウェルのいずれかの側に位置するゲートは相互接続の必要がなく、代わり
に、別個に電気的に結合させることができる。
み、これと結合する深い領域158としてPウェル2が形成される。この場合、
領域158は図2の領域50のような分離領域として機能し、このデバイスはE
STとなる。
にゲート2はオフとなり、その逆にもなる。
構造には、「準垂直」デバイス及び横方向デバイスと呼ばれるものが含まれる。
次にこうしたデバイスの特徴について図6乃至11を参考にして説明する。こう
したデバイス構造の特徴で、これまでに説明したデバイスと基本的に同じである
ものについては、ここで繰り返さない。
2重エピタキシ層誘電分離(DELDI)等の任意の技術において製造すること
ができる。すべてのデバイスは、好ましくは、RESURF(縮小表面フィール
ド)手法を利用し、横方向絶縁破壊電圧を達成する。すでに説明したデバイスと
同じく、クラスタカソードセル構造が利用される。クラスタの主な機能上の原則
は、ホールのバリアとして機能する、メインのNウェルのような層を提供するこ
とである。これは説明するすべてのデバイスに該当する。
している。この構造はトレンチゲートであり、主な特徴は図4のものと同じであ
り、Pウェル2領域は有しない。図6では、表面218へのNドリフト領域22
4の延長部221において、横方向アノード構造が上部表面218に提供される
。このアノード構造は、パンチスルーを防ぐために、領域226内に拡散された
Nバッファ領域262を備える。バッファ領域262内には、横方向アノードP + 領域214’が拡散され、ここにはアノード接点216’が形成される。この
デバイスは下部表面にアノード構造214、216を保持する。アノード216
及び216’は、共に結合させること、或いは分離させることが可能である。更
に、横方向アノードのみが提供されるように、下部表面のアノードを省略するこ
とも可能である。この場合、P+基板も省略することができる。
平面として例示されているゲート2は代わりにトレンチにすることができる。カ
ソード(C)は240又はトレンチにおける平面金属化部とすることができる。
面に出現したP+及びN+領域の間の境界上に延びる。
な他の3種類の任意の特徴も例示している。これらは図6乃至6cに例示されて
いる。
浅いためメイン構造のPウェル220に接触しない。カソード接点Cは、好まし
くはP+拡散257を通じて、この追加ウェルに形成される。これにより、セル
フクランプを達成する分離エリアが提供される。図6b及び6cの任意の特徴で
は、結果として、それぞれEST及びIBESTデバイスが提供される。
すような分離領域を提供する深いP+ウェル258を示している。図6cは、P
ウェル220に入り込み、これと接触するように延びるが、更に図3の実施例に
関して説明した浮遊オーム接点(FOC)に適合する同様の深いP+ウェル25
8’を示している。浅い表面隣接N+領域252は、領域258’との非整流接
合部を形成し、この領域及び接合部の上には金属化部254が重なる。
域264は266において垂直に下方へ延び、分離セルフクランプ区域を提供す
るために、N−ウェル領域220に入る。この構造のその他の部分は図6と同じ
である。アノード1及びアノード2は、共に結合させること、或いは分離させる
ことが可能であり、ゲート1及びカソードは両方とも平面又はトレンチにするこ
とができる。
においてPウェル220のチャネル領域220bを制御するゲート2は、Nドリ
フト領域224からNウェル領域222への電子経路を提供する浮遊オーム接点
に置き換えられている。表面226に出現するP−ウェル220の部分220B
はP+となり、Nウェル222の接触部分222aはN+となり、金属化接点2
5Aはこの2つを橋絡する。N+領域222aはクラスタセル構造から横方向に
離れている。図6を参考に説明した選択可能なその他の変形例も図8に応用する
ことができる。図8のデバイスはP+基板上に配置できるが、その必要性はない
。
9の構造は、基本的に半導体ボディ310の上部表面318に隣接して定められ
ている。このボディは最低部にP領域320を有する。P領域320の上では、
N領域が最初に形成され、この中で上部表面318からその後のプロセス動作が
実行される。横方向のシーケンスにおいて、このデバイスは拡散P+アノード領
域314を有し、ここにアノード接点316が形成される。このP+領域自体は
、最初のN領域内に拡散された更に広範なNバッファ領域320内に拡散されて
存在し、最初のN領域は横方向に離れた2つの部分に区分されている。第1はN
ドリフト領域322であり、第2はNドリフト領域324である。ドリフト領域
324は内部に形成されたアノード構造を有するが、領域322は内部に形成さ
れたカソード構造330を有する。これら2つの領域は分離されているが、MO
SFETによって制御可能な状態で結合することができる。
あるP領域320まで延びて入り込んでいる。領域358は2つのドリフト領域
を分離する。これらの間の電子の流れは、ゲート酸化物342上に形成されたゲ
ートであるゲート2を有するMOSFETによって制御される。ゲート2は、表
面318において、領域322及び324の両方の上で延び、領域358の上で
も延びる。Nインプラント359はゲート2の下に提供され、P+領域を通じて
延び、Nドリフト領域の隣接部分に入る。Nインプラントは、ゲート2の下のチ
ャネルにおいて多数キャリア濃度を減少させ、これによりMOSFETトランジ
スタをオンにするために必要な閾値電圧を低下させる。
いて説明する。Pベース領域332を有し、制御可能な状態でNドリフト領域3
22と結合させることができるカソードセルがこの中で形成される点において、
これは図4を参考にしてすでに説明したものと同様である。クラスタ330のそ
れぞれのセルはトレンチゲートであるゲート1を備え、これはN+ソース領域3
36a、336bとNドリフト領域322との間の導通を制御する。このトレン
チゲートは、チャネル334a、334bが存在するベース領域322を通じて
延び、それぞれのMOSFETチャネルのドレーン322aを提供するNドリフ
ト領域322に入る。ソース(カソード)接点Cは、領域336a、336bに
作成される(表面314に出現するN+領域とPベース領域332との間の接合
部を橋絡するそれぞれの接点のための金属化部)。
して相互接続され、カソードセルはアノードに関して並列で動作するようになる
。ゲート2は、ゲート1と結合させること、或いは別個に結合させることが可能
である。ゲート1は平面の形態及びトレンチにおいて実施可能である。カソード
Cは、平面の代わりとして、トレンチにすることができる。Nドリフト領域32
4は、Nドリフト領域322とは異なる厚さにすること、或いは異なるドープ処
理を施すことが可能である。領域324は、RESURFを使用して、絶縁破壊
電圧をサポートするために使用される。図9のデバイスは、優れたオン状態特性
と、高い区域効率とを示す。
域324は、ゲート2と協働して表面に形成される浮遊オーム接点を有する。F
OCのP+、N+領域343、345は、浅いPウェル341内に形成され、通
常通り、浮遊接点金属化部354によって短絡される。N+領域345は、Nイ
ンプラント359に向けて配置され、ゲート2は領域345上で延びることに留
意されたい。これにより、MOSFETチャネルへの電子の注入が促進され、そ
の結果、オン状態の抵抗が減少する。
示している。隣接するカソードセルの隣接するN+領域は、P+領域364によ
って結合され、共通のカソード接点により結合される。この結果、より多くの導
電チャネルが生じ、したがってデバイスを通じた高い電流の流れが生じる。
において述べたカソード構造に対する任意の変形例であるが、更に重要なことに
は、前に説明したようにトレンチ形態で実現されるゲート2を示している。この
ゲートはP領域320内に延び、ゲートに隣接する領域320c内には強化モー
ドチャネルが形成されてNドリフト領域324及び322がソース及びドレイン
をそれぞれ提供する。
す簡略断面図である。
である。
タデバイスを示す図である。
乃至6cは図6の構造の任意の変形例を示す図である。
図7の構造の更なる変形例を示す図である。
ある。
。
である。
Claims (6)
- 【請求項1】 少なくとも1つの第2の導電型のエミッタ領域を内部に配置
した第1の導電型のベース領域を有する少なくとも1つのセルと、 第2の導電型の第1のウェル領域と、 第1の導電型の第2のウェル領域と、 第2の導電型のドリフト領域と、 第1の導電型のコレクタ領域と、 コレクタ接点と、 を備え、 各セルが第1のウェル領域内に配置され、第1のウェル領域が第2のウェル領
域内に配置される半導体デバイスであって、更に、 エミッタ領域と第1のウェル領域との間にMOSFETチャネルを形成し得る
ようにベース領域上に配置された第1のゲートと、 第1のウェル領域とドリフト領域との間にMOSFETチャネルを形成し得る
ように第2のウェル領域上に配置された第2のゲートと、 を備え、 前記デバイスの動作中にベース領域と第1のウェル領域との間の接合部の空乏
領域が第1のウェル領域と第2のウェル領域との間の接合部まで延び得るように
構成され、これにより、第1のウェル領域の電位がコレクタ接点の電位の増加か
らほぼ分離され、ベース領域と第2のウェル領域との間にMOSFETチャネル
を形成する必要なくオフにし得るようにした半導体デバイス。 - 【請求項2】 第1のウェル領域内に複数のベース領域が配置され、各ベー
ス領域がその内部に配置された少なくとも1つのエミッタを有する請求項1に記
載のデバイス。 - 【請求項3】 セル又は複数のセルが、第1のウェル領域を通って延びる垂
直軸線に対してほぼ対称である請求項1又は請求項2に記載のデバイス。 - 【請求項4】 第1のウェル領域と第2のウェル領域とドリフト領域とコレ
クタ領域とを備えるサイリスタを主に通じてオン状態の伝導が進む請求項1乃至
3のいずれかに記載の絶縁ゲートバイポーラトランジスタ型デバイス。 - 【請求項5】 第2のウェル領域と接触すると共にベース領域及びエミッタ
領域と直接電気的に接触する第1の導電型の高ドープ分離領域を更に備える請求
項1乃至3のいずれかに記載のエミッタスイッチトサイリスタ型デバイス。 - 【請求項6】 第2のウェル領域と接触する第1の導電型の高ドープ絶縁領
域を更に備え、前記絶縁領域が、第1のウェル領域との直接的な電気接触を提供
すべく該絶縁領域上に形成された浮遊オーム接点を有する請求項1乃至3のいず
れかに記載の絶縁ベースエミッタスイッチトサイリスタ型デバイス。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
GB9921068.4 | 1999-09-08 | ||
GBGB9921068.4A GB9921068D0 (en) | 1999-09-08 | 1999-09-08 | Bipolar mosfet device |
PCT/GB2000/003443 WO2001018876A1 (en) | 1999-09-08 | 2000-09-07 | Bipolar mosfet device |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2003509849A true JP2003509849A (ja) | 2003-03-11 |
JP2003509849A5 JP2003509849A5 (ja) | 2007-10-18 |
JP5357370B2 JP5357370B2 (ja) | 2013-12-04 |
Family
ID=10860461
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001522599A Expired - Lifetime JP5357370B2 (ja) | 1999-09-08 | 2000-09-07 | 半導体デバイス |
Country Status (12)
Country | Link |
---|---|
US (1) | US6724043B1 (ja) |
EP (1) | EP1269546B1 (ja) |
JP (1) | JP5357370B2 (ja) |
KR (1) | KR100687079B1 (ja) |
CN (1) | CN1227744C (ja) |
AT (1) | ATE500618T1 (ja) |
AU (1) | AU781099B2 (ja) |
CA (1) | CA2381530C (ja) |
DE (1) | DE60045692D1 (ja) |
DK (1) | DK1269546T3 (ja) |
GB (1) | GB9921068D0 (ja) |
WO (1) | WO2001018876A1 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008510294A (ja) * | 2004-08-10 | 2008-04-03 | エコ・セミコンダクターズ・リミテッド | バイポーラmosfet素子 |
JP2016527722A (ja) * | 2013-07-23 | 2016-09-08 | エコ・セミコンダクターズ・リミテッド | Mos−バイポーラ素子 |
Families Citing this family (33)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB0125710D0 (en) * | 2001-10-26 | 2001-12-19 | Koninkl Philips Electronics Nv | Transistor device |
JP3753692B2 (ja) * | 2002-12-20 | 2006-03-08 | ローム株式会社 | オープンドレイン用mosfet及びこれを用いた半導体集積回路装置 |
EP1760790B1 (en) | 2004-05-12 | 2019-04-03 | Toyota Jidosha Kabushiki Kaisha | Semiconductor device |
GB0520909D0 (en) * | 2005-10-14 | 2005-11-23 | Eco Semiconductors Ltd | Power semiconductor devices |
US7582917B2 (en) * | 2006-03-10 | 2009-09-01 | Bae Systems Information And Electronic Systems Integration Inc. | Monolithically integrated light-activated thyristor and method |
JP4087416B2 (ja) * | 2006-04-06 | 2008-05-21 | シャープ株式会社 | パワーicデバイス及びその製造方法 |
KR100880231B1 (ko) * | 2007-06-20 | 2009-01-28 | 주식회사 동부하이텍 | 반도체 소자 및 그의 제조 방법 |
US7700977B2 (en) * | 2007-06-21 | 2010-04-20 | Intersil Americas Inc. | Integrated circuit with a subsurface diode |
US8085009B2 (en) | 2007-08-13 | 2011-12-27 | The Powerwise Group, Inc. | IGBT/FET-based energy savings device for reducing a predetermined amount of voltage using pulse width modulation |
US8619443B2 (en) | 2010-09-29 | 2013-12-31 | The Powerwise Group, Inc. | System and method to boost voltage |
US20110182094A1 (en) * | 2007-08-13 | 2011-07-28 | The Powerwise Group, Inc. | System and method to manage power usage |
US8120307B2 (en) | 2007-08-24 | 2012-02-21 | The Powerwise Group, Inc. | System and method for providing constant loading in AC power applications |
US8698447B2 (en) | 2007-09-14 | 2014-04-15 | The Powerwise Group, Inc. | Energy saving system and method for devices with rotating or reciprocating masses |
US8810190B2 (en) * | 2007-09-14 | 2014-08-19 | The Powerwise Group, Inc. | Motor controller system and method for maximizing energy savings |
US8558275B2 (en) * | 2007-12-31 | 2013-10-15 | Alpha And Omega Semiconductor Ltd | Sawtooth electric field drift region structure for power semiconductor devices |
US9620614B2 (en) * | 2007-12-31 | 2017-04-11 | Alpha And Omega Semiconductor Incorporated | Sawtooth electric field drift region structure for power semiconductor devices |
US8004255B2 (en) * | 2008-08-07 | 2011-08-23 | The Powerwise Group, Inc. | Power supply for IGBT/FET drivers |
EP2475888B1 (en) | 2009-09-08 | 2019-04-24 | The Powerwise Group, Inc. | Energy saving system and method for devices with rotating or reciprocating masses |
US8698446B2 (en) | 2009-09-08 | 2014-04-15 | The Powerwise Group, Inc. | Method to save energy for devices with rotating or reciprocating masses |
US9257525B2 (en) * | 2011-05-13 | 2016-02-09 | Intersil Americas LLC | Systems and methods for forming isolated devices in a handle wafer |
KR101352766B1 (ko) | 2011-12-08 | 2014-01-15 | 서강대학교산학협력단 | 엔모스를 삽입한 수평형 절연게이트 바이폴라트랜지스터 소자 |
CN102956687A (zh) * | 2012-10-30 | 2013-03-06 | 浙江大学 | 一种基于双沟道结构的soi-ligbt器件 |
US9293559B2 (en) | 2013-07-31 | 2016-03-22 | Alpha And Omega Semiconductor Incorporated | Dual trench-gate IGBT structure |
CN104576365B (zh) * | 2013-10-25 | 2017-11-21 | 无锡华润上华科技有限公司 | cluster‑IGBT的制备方法 |
US9123770B2 (en) | 2013-11-18 | 2015-09-01 | Alpha And Omega Semiconductor Incorporated | Charge reservoir IGBT top structure |
US20150179794A1 (en) * | 2013-12-24 | 2015-06-25 | Hyundai Motor Company | Semiconductor device and method of manufacturing the same |
CN106711204B (zh) * | 2015-11-12 | 2021-01-22 | 上海联星电子有限公司 | Igbt器件及其制作方法 |
CN108022972B (zh) * | 2016-11-02 | 2021-07-23 | 全球能源互联网研究院 | 一种低通态压降igbt及其控制方法、制造方法 |
TWI659539B (zh) * | 2018-06-28 | 2019-05-11 | 立錡科技股份有限公司 | 高壓元件及其製造方法 |
CN110459597B (zh) * | 2019-08-30 | 2023-02-07 | 电子科技大学 | 一种沟槽型绝缘栅双极晶体管及其制备方法 |
CN110504314B (zh) * | 2019-08-30 | 2023-03-03 | 电子科技大学 | 一种沟槽型绝缘栅双极晶体管及其制备方法 |
CN111933687B (zh) * | 2020-07-07 | 2023-04-18 | 电子科技大学 | 具有高安全工作区的横向功率器件 |
GB2606383A (en) | 2021-05-06 | 2022-11-09 | Eco Semiconductors Ltd | A semiconductor device |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0582775A (ja) * | 1991-09-24 | 1993-04-02 | Fuji Electric Co Ltd | Misfet制御型サイリスタを有する半導体装置 |
US5286981A (en) * | 1991-06-28 | 1994-02-15 | Asea Brown Boveri Ltd. | Turn-off power semiconductor component, and also process for producing it |
JPH0917994A (ja) * | 1995-06-27 | 1997-01-17 | Hitachi Ltd | 複合半導体装置 |
JP2001044415A (ja) * | 1999-05-26 | 2001-02-16 | Toyota Central Res & Dev Lab Inc | サイリスタを有する半導体装置及びその製造方法 |
JP2001177091A (ja) * | 1999-12-07 | 2001-06-29 | Analog & Power Electronics Corp | ラッチ制御可能な絶縁ゲートバイポーラトランジスタ |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3352840B2 (ja) * | 1994-03-14 | 2002-12-03 | 株式会社東芝 | 逆並列接続型双方向性半導体スイッチ |
US5493134A (en) * | 1994-11-14 | 1996-02-20 | North Carolina State University | Bidirectional AC switching device with MOS-gated turn-on and turn-off control |
US5925900A (en) * | 1995-05-11 | 1999-07-20 | Fuji Electric Co., Ltd. | Emitter-switched thyristor having a floating ohmic contact |
KR0175276B1 (ko) * | 1996-01-26 | 1999-02-01 | 김광호 | 전력반도체장치 및 그의 제조방법 |
US5985708A (en) * | 1996-03-13 | 1999-11-16 | Kabushiki Kaisha Toshiba | Method of manufacturing vertical power device |
DE19638769C1 (de) * | 1996-09-21 | 1998-03-05 | Daimler Benz Ag | Emittergesteuerter Thyristor |
JP3692684B2 (ja) * | 1997-02-17 | 2005-09-07 | 株式会社デンソー | 絶縁ゲート型電界効果トランジスタ及びその製造方法 |
-
1999
- 1999-09-08 GB GBGB9921068.4A patent/GB9921068D0/en not_active Ceased
-
2000
- 2000-09-07 DK DK00958828.6T patent/DK1269546T3/da active
- 2000-09-07 AT AT00958828T patent/ATE500618T1/de not_active IP Right Cessation
- 2000-09-07 JP JP2001522599A patent/JP5357370B2/ja not_active Expired - Lifetime
- 2000-09-07 CA CA2381530A patent/CA2381530C/en not_active Expired - Lifetime
- 2000-09-07 KR KR1020027002998A patent/KR100687079B1/ko not_active IP Right Cessation
- 2000-09-07 AU AU70244/00A patent/AU781099B2/en not_active Expired
- 2000-09-07 WO PCT/GB2000/003443 patent/WO2001018876A1/en active IP Right Grant
- 2000-09-07 EP EP00958828A patent/EP1269546B1/en not_active Expired - Lifetime
- 2000-09-07 DE DE60045692T patent/DE60045692D1/de not_active Expired - Lifetime
- 2000-09-07 US US10/070,513 patent/US6724043B1/en not_active Expired - Lifetime
- 2000-09-07 CN CNB008126763A patent/CN1227744C/zh not_active Expired - Lifetime
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5286981A (en) * | 1991-06-28 | 1994-02-15 | Asea Brown Boveri Ltd. | Turn-off power semiconductor component, and also process for producing it |
JPH0582775A (ja) * | 1991-09-24 | 1993-04-02 | Fuji Electric Co Ltd | Misfet制御型サイリスタを有する半導体装置 |
JPH0917994A (ja) * | 1995-06-27 | 1997-01-17 | Hitachi Ltd | 複合半導体装置 |
JP2001044415A (ja) * | 1999-05-26 | 2001-02-16 | Toyota Central Res & Dev Lab Inc | サイリスタを有する半導体装置及びその製造方法 |
JP2001177091A (ja) * | 1999-12-07 | 2001-06-29 | Analog & Power Electronics Corp | ラッチ制御可能な絶縁ゲートバイポーラトランジスタ |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008510294A (ja) * | 2004-08-10 | 2008-04-03 | エコ・セミコンダクターズ・リミテッド | バイポーラmosfet素子 |
JP2016527722A (ja) * | 2013-07-23 | 2016-09-08 | エコ・セミコンダクターズ・リミテッド | Mos−バイポーラ素子 |
Also Published As
Publication number | Publication date |
---|---|
DE60045692D1 (de) | 2011-04-14 |
CN1373905A (zh) | 2002-10-09 |
KR100687079B1 (ko) | 2007-02-27 |
KR20020032567A (ko) | 2002-05-03 |
EP1269546B1 (en) | 2011-03-02 |
CA2381530C (en) | 2012-07-10 |
DK1269546T3 (da) | 2011-06-27 |
EP1269546A1 (en) | 2003-01-02 |
ATE500618T1 (de) | 2011-03-15 |
JP5357370B2 (ja) | 2013-12-04 |
GB9921068D0 (en) | 1999-11-10 |
WO2001018876A1 (en) | 2001-03-15 |
CN1227744C (zh) | 2005-11-16 |
AU781099B2 (en) | 2005-05-05 |
US6724043B1 (en) | 2004-04-20 |
AU7024400A (en) | 2001-04-10 |
CA2381530A1 (en) | 2001-03-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5357370B2 (ja) | 半導体デバイス | |
US6303410B1 (en) | Methods of forming power semiconductor devices having T-shaped gate electrodes | |
US6051850A (en) | Insulated gate bipolar junction transistors having built-in freewheeling diodes therein | |
JP3964819B2 (ja) | 絶縁ゲート型半導体装置 | |
US6121089A (en) | Methods of forming power semiconductor devices having merged split-well body regions therein | |
US6091086A (en) | Reverse blocking IGBT | |
US5629535A (en) | Bidirectional thyristor with MOS turn-on and turn-off capability | |
JP2574267B2 (ja) | 絶縁ゲートトランジスタアレイ | |
US5879967A (en) | Methods forming power semiconductor devices having latch-up inhibiting regions | |
JPH0357614B2 (ja) | ||
JP5191885B2 (ja) | 半導体装置及び製造方法 | |
JPH06196705A (ja) | 逆導通型絶縁ゲートバイポーラトランジスタ及びその製造方法 | |
US20230261073A1 (en) | Semiconductor power devices having multiple gate trenches and methods of forming such devices | |
US5793066A (en) | Base resistance controlled thyristor structure with high-density layout for increased current capacity | |
US5381025A (en) | Insulated gate thyristor with gate turn on and turn off | |
US6137122A (en) | Latch-up controllable insulated gate bipolar transistor | |
JPH0851197A (ja) | 電流飽和特性を有するmos制御サイリスタ | |
WO1991003078A1 (en) | Insulated gate thyristor with gate turn on and turn off | |
EP0540017B1 (en) | MOS gate controlled thyristor | |
JP2000311998A (ja) | 絶縁ゲートターンオフサイリスタ | |
EP0559133B1 (en) | Static induction thyristor | |
JPH10229192A (ja) | 半導体スイッチ素子 | |
US6727527B1 (en) | Reverse blocking IGBT | |
JPH10223883A (ja) | 絶縁ゲート型バイポーラトランジスタおよびその製造方法 | |
US20040061170A1 (en) | Reverse blocking IGBT |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20040629 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20040629 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070827 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070827 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110920 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20111219 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20111227 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120321 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120731 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20121025 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20121101 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20121128 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20121205 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121220 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130122 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20130422 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20130430 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20130521 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20130528 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130820 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130830 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 5357370 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |