JP2000311998A

JP2000311998A - 絶縁ゲートターンオフサイリスタ

Info

Publication number: JP2000311998A
Application number: JP2000103319A
Authority: JP
Inventors: Hsueh-Rong Chang; シュウェイ−ロン・チャン
Original assignee: Rockwell Science Center LLC
Current assignee: Rockwell Science Center LLC
Priority date: 1999-04-08
Filing date: 2000-04-05
Publication date: 2000-11-07

Abstract

(57)【要約】（修正有）【課題】十分な逆阻止特性を備えるハイパワースイッ
チングデバイスを提供する。【解決手段】サイリスタにＩＧＢＴを組合せ次のよう
に製造する。アノード電極３０，Ｐ＋層２２，Ｎ−ドリ
フト２０からなるデバイス基部上に、深いトレンチゲー
ト４０をはさんで、Ｐ−ベース２４，Ｐ＋２７及び上側
角のＮ＋２６，カソード電極２８で構成するＩＧＢＴを
一方に、他方にＰ−ベース３２，Ｎ＋３４、酸化膜３６
で構成するサイリスタを設ける。ゲート電極４４に十分
な電圧がかけられた時、電流は、カソードからＩＧＢＴ
部、トレンチゲート下部に浅くドープされたＰ８０チャ
ネルを通してサイリスタをオンとしてアノードに流れ、
ゲート電圧が低下すると、チャネル抵抗が増え、サイリ
スタはオフとなりＩＧＢＴ電流のみとなる。更にゲート
電圧が低下するとＩＧＢＴも止まり、デバイスの急激な
オン・オフは防止される。

Description

【発明の詳細な説明】

【０００１】

【発明の背景】

【発明の分野】本発明は半導体スイッチングデバイスの
分野に関し、特にハイパワースイッチング回路に用いら
れるスイッチングデバイスに関する。

【０００２】

【関連技術の説明】半導体装置は間違いなく高い電流お
よび／または高い電圧に対応するという必要がますます
高まっている。多くの用途では、たとえばパルス幅変調
モータコントロール回路では、ハイパワーのスイッチン
グデバイスが必要である。ハイパワースイッチに必要な
高い電流および逆阻止特性を与えるために多くのデバイ
スが開発された。利用可能なデバイスは対象の主要パラ
メータについて多様な性能レベル、たとえば順電圧降
下、逆阻止電圧、および最大制御可能電流密度を与える
が、各々は同様にいくつかの欠点を有する。

【０００３】このようなデバイスの１つとして、絶縁ゲ
ートバイポーラトランジスタ（ＩＧＢＴ）がある。トレ
ンチゲート構造を有するＩＧＢＴは標準のＩＧＢＴの性
能より優れた性能を示しており、このような構造の１つ
が図１に示されている。Ｐ＋＋、ＮバッファおよびＮ−
ドリフト層がコレクタ端子Ｃ上に積み上げられている。
各ＩＧＢＴ構造は、Ｎ−ドリフト層上にＰ−ベースおよ
びＰ＋領域ならびにＰ＋およびＰ−ベース領域に接触す
るＮ＋領域を加えることにより、これらの共通の基部層
上に組立てられている。エミッタ端子ＥはＰ＋およびＮ
＋領域の双方に接触する。類似した構造はデバイスにわ
たって定期的に間隔があけられており、各構造はトレン
チゲート１０によって分離されている。トレンチゲート
は酸化物層１２からなり、Ｎ−ドリフト層に窪み、隣接
する構造のＮ＋およびＰ−ベース領域に接触する。トレ
ンチは典型的に導電材料で充填され、電極は導電材料に
接触してゲート接続Ｇを与える。このデバイスはH.-R.
ChangおよびB.Baligaの「トレンチゲート構造を有する
５００−Ｖｎチャネル絶縁ゲートバイポーラトランジ
スタ」、エレクトロンデバイスのＩＥＥＥ学会誌、第３
６巻、第９号、１９８９年９月、頁１８２４−１８２８
に詳細に記載されている。

【０００４】動作において、正電圧がゲート端子に印加
される。これによりＰ−ベース領域にわたるＮ型反転層
が形成され、電子がチャネルを通してＮ＋領域からＮ−
ドリフト層に流れることができる。これらの電子はコレ
クタＣおよびエミッタＥ間に形成されるＰＮＰトランジ
スタをオンにするのに必要なベース駆動を与える。Ｐ＋
＋層は正孔をＮ−ドリフト層に注入することによって応
答し、それにより電流はＣからＥに流れることができ
る。ゲート電圧の増加は反転チャネル移動度を大きく
し、それによりＮ−ドリフト層への電子および正孔の注
入を増やし、その「オン」抵抗を下げる。ＩＧＢＴをオ
フにするには、ゲート電圧をゼロまたは負にし、反転チ
ャネルを取除き、それによりトランジスタのベース駆動
を除くことによってなされる。

【０００５】ＩＧＢＴは基本バイポーラトランジスタ構
造を含んでいるので、その電圧対電流曲線は電流飽和領
域を含む、すなわち、デバイスを通る電流はそれにかか
る電圧に関わらず特定の最大値に限定される領域を含
む。この領域があるので、短絡の際デバイスの破壊を防
ぐことができる。この機能はサイリスタのような他のハ
イパワースイッチングデバイスに欠けており、それらは
短絡の際には電流を限定するためのスナバ回路を必要と
する。

【０００６】しかし、ＩＧＢＴはいくつかの短所を有
し、それにより一部の用途には適さない。構造は基本的
には利得を有するトランジスタであるので、Ｎ−ドリフ
ト領域においてある程度の再結合があり、それによりデ
バイスは高い順電圧降下（Ｖ_FD）を示すようになる。Ｉ
ＧＢＴの別の短所は「ラッチアップ」することであり、
その時点ではもはやゲート電圧の制御下にはない。これ
はＰ−ベース領域を通る電流が高すぎる場合に起こり、
デバイスのＮ＋／Ｐ−ベース接合は順方向バイアスとな
り、それによりデバイスがサイリスタとして動作するよ
うになる。このモードでは、デバイスの導通はゲート電
圧では制御できなくなってしまう。

【０００７】ハイパワースイッチングデバイスの別の種
類としてＭＯＳ制御サイリスタ（ＭＣＴ）があり、これ
はたとえばV.Templeの「ＭＯＳ制御サイリスタ−パワー
デバイスの新しいクラス」、エレクトロンデバイスのＩ
ＥＥＥ学会誌、第ＥＤ−３３巻、第１０号、１９８６年
１０月、頁１６０９−１６１８に記載されている。この
デバイスはＰ−ベース領域内に横方向のＭＯＳＦＥＴを
形成することにより、サイリスタのＮ＋エミッタおよび
Ｐ−ベース領域間にＭＯＳ制御短絡を導入することによ
り形成される。ＭＯＳＦＥＴのゲートに正電圧を印加す
ると、サイリスタはオンとなる。ゲートに負電圧を印加
すると、Ｎ＋エミッタとＰ−ベース領域との間に導通経
路を形成する。この電流経路はＮ＋エミッタ／Ｐ−ベー
ス接合を通るものより低い抵抗を有するので、サイリス
タに流れていた電流は導通経路を流れるようになり、つ
いにはサイリスタをオフにする。

【０００８】サイリスタとして、ＭＣＴは上記のＩＧＢ
Ｔよりも低いＶ_FDを有するが、このデバイスはいくつか
の短所を有する。マルチセルデバイス（たとえば、J.Ba
ligaの「パワー半導体装置」、ＰＷＳパブリシング社
（１９９６年）、頁５１９−５２３に記載）は典型的に
は前述の種類の構造を複数個含み、これはＰ−ベース領
域をゲート電極下の表面に到達させることにより形成さ
れる「ターンオンセル」に隣接している。大きい「最大
制御可能電流密度」、すなわちゲート電圧を印加するこ
とによりターンオフできる最も高い電流密度を得るため
には、ターンオフチャネルは低い抵抗を有しなければな
らない。しかし、ターンオフチャネルは広い面積を必要
とし、それによりターンオンセルのために用いることが
できる領域を制限し、ＭＣＴのターンオンおよびターン
オフ性能の兼ね合いが求められる。

【０００９】ＭＣＴの他の短所はターンオンゲートの局
所的な性質により起こり、ＭＣＴがオン状態で動作して
いる際に均一でない分布を電流密度にもたらす。これは
不均一なターンオン特性を引き起こす。その上、オンの
場合サイリスタとして動作するので、ＭＣＴには電流飽
和領域がない。さらに、不均一なＰ−ベース領域によ
り、ＭＣＴの製造は難しい。

【００１０】さらに別のハイパワースイッチングデバイ
スとしてベース抵抗制御サイリスタ（ＢＲＴ）があり、
これはたとえばBaligaの前述の文献の頁５２６−５３０
に記載されている。Ｐ＋「ダイバータ」領域がＰＮＰＮ
サイリスタ構造のＰ−ベース領域に隣接して形成され、
ＭＯＳゲート電極はデバイスのＰ−ベース、Ｎ−ドリフ
トおよびＰ＋ダイバータ領域にまたがる。正のゲート電
圧が印加されると、Ｎ＋およびＮ−ドリフト領域間に反
転チャネルが形成され、サイリスタはオンとなる。負の
ゲート電圧を印加するとＰ−ベースおよびＰ＋ダイバー
タ領域間にチャネルが形成され、サイリスタのＰＮＰト
ランジスタからの電流を転換させ、サイリスタをオフに
する。

【００１１】しかし、ＢＲＴはいくつかの欠点を有す
る。デバイスはターンオン領域およびターンオフ領域の
両方を含まなければならないので、セルの幅は非常に大
きくなる。チャネル幅を減らすためには、ターンオフチ
ャネルの電流密度は制限され、それによりデバイスのタ
ーンオフ機能が限定される。さらに、デバイスはオンの
時には単純なサイリスタとして動作するので、電流飽和
領域はなく、短絡の際の損傷を防ぐために外部の限定回
路を用いなければならない。

【００１２】

【発明の概要】上記の問題を克服する「絶縁ゲートター
ンオフサイリスタ」（ＩＧＴＯ）が提供される。ＩＧＴ
Ｏは特にハイパワースイッチングの用途に適し、切換の
簡単なゲート電圧制御、低いＶ_FD、高い最大制御電流密
度、および大きい安全動作領域（ＳＯＡ）を与える。

【００１３】新規の構造は主に２つの変形を有する。一
方は電流飽和能力を有し、他方は電流飽和能力を有しな
い。電流飽和能力を有するＩＧＴＯはＰ＋層上のＮ−ド
リフト層で始まる。ＩＧＢＴ構造はこの基部の上に形成
される。具体的には、Ｎ−ドリフト層上にＰ−ベース領
域（Ｐ−ベースへのオーム接触を与える浅いＰ＋領域を
含む）とＰ−ベース領域にＮ＋領域とを加える。一方の
電極はＰ＋層に接触してアノードを形成し、他方の電極
はＰ＋オーム接触およびＮ＋領域に接触してカソードを
形成する。サイリスタ構造もＰ＋／Ｎ−ドリフト基部上
に形成される。具体的には、Ｎ−ドリフト層上にＰ−ベ
ースおよびＮ＋領域を加える。サイリスタのＮ＋領域上
の酸化物層によりカソードから分離されている。トレン
チゲート構造はＩＧＢＴ構造およびサイリスタ構造間の
Ｎ−ドリフト層にくぼみ、ＩＧＢＴのＰ−ベースおよび
Ｎ＋領域をサイリスタのＰ−ベースおよびＮ＋領域から
分離する。トレンチは導電材料で充填され、その接続は
ゲート端子を与える。

【００１４】正のゲート電圧が十分であれば反転および
蓄積チャネルが形成され、それにより電子がＮ−ドリフ
ト層に流れ、かつＩＧＢＴおよびサイリスタのそれぞれ
のＮ＋領域を短絡させ、両方のデバイスがオンとなる。
オン状態の際、電流の大部分はサイリスタ構造に流れ、
ＩＧＢＴ単独でのものよりも低いＶ_FDを与える。デバイ
スにかかる電圧がゲート電圧に匹敵するものになると、
蓄積チャネルは取除かれてサイリスタの動作は終わる。
代替的にサイリスタの動作はゲート電圧を下げることに
よって終わらすことができ、それにより蓄積チャネルお
よび反転チャネルの抵抗が増加する。チャネル抵抗が優
位を占めると、アノード電流はＩＧＢＴの低い抵抗の経
路のみを流れ、サイリスタの動作は止まる。しかし、Ｉ
ＧＢＴの導通は続き、これは電流飽和能力を与える。ト
レンチゲートによって各々が分離されている複数個のＩ
ＧＢＴ構造およびサイリスタ構造は互い違いにあって高
い電流を流すことができるデバイスを形成する。

【００１５】電流飽和能力を有しないＩＧＴＯは同じＰ
＋／Ｎ−ドリフト基部を用いる。Ｐ−ベース領域はＮ−
ドリフト層上に加えられて（Ｐ−ベースにオーム接触を
与える浅いＰ＋領域を有する）ＰＮＰトランジスタ構造
を形成し、Ｐ−ベースおよびＮ＋領域を加えることによ
りサイリスタ構造が形成される。電極はサイリスタのＮ
＋領域とトランジスタのＰ＋オーム接触との両方に接触
してカソードを形成する。Ｐ＋層との接触はアノードを
形成する。上に記載しているトレンチゲート構造はトラ
ンジスタ構造およびサイリスタ構造を分離し、ゲート接
続を与える。

【００１６】正のゲート電圧がデバイスに印加される
と、サイリスタのＰ−ベース領域にわたる反転チャネル
が形成され、ベース駆動を与えてサイリスタ構造および
トランジスタ構造の双方の導通を可能にする。負のゲー
ト電圧を印加するとサイリスタおよびトランジスタのそ
れぞれのＰ−ベース領域を短絡させるチャネルが形成さ
れ、これによりサイリスタ動作が終了してデバイスをオ
フにスイッチングする。サイリスタ構造がデバイスにお
いて主要となり、そのＶ_FDはＩＧＢＴまたは前述の電流
飽和能力を有するＩＧＴＯよりはるかに低い。しかし、
この主要であるという結果、デバイスには電流飽和能力
がない。各々がトレンチゲートによって分離される複数
個のトランジスタ構造およびサイリスタ構造は互い違い
にあって、高い電流を流すことができるデバイスを形成
する。

【００１７】上に記載しているデバイスの双方は従来の
技術を用いて簡単に製造することができる。本発明のさ
らなる特徴および利点は添付の図面とともに以下の詳細
な説明により当業者にとって明らかとなる。

【００１８】

【発明の実施の形態】ここでは絶縁ゲートターンオフサ
イリスタ（ＩＧＴＯ）と呼ぶハイパワースイッチングデ
バイスの２つの変形が記載され、電流飽和能力について
一方は有し、他方は有しない。

【００１９】電流飽和能力を有する絶縁ゲートターンオ
フサイリスタ（ＩＧＴＯ）の一実施例は図２に示され
る。デバイスの基部はＰ＋層２２上のＮ−ドリフト層２
０からなる。この基部上に２種類の構造が組立てられ
る。すなわち絶縁ゲートバイポーラトランジスタ（ＩＧ
ＢＴ）およびサイリスタが作成される。ＩＧＢＴ構造は
Ｎ−ドリフト層上にＰ−ベース領域２４を加えることに
より形成され、Ｐ−ベース領域の上側角をＮ＋領域２６
が占めている。Ｐ−ベース領域２４上の浅いＰ＋領域２
７はＰ−ベースへのオーム接触を与える。電極２８はＩ
ＧＢＴのＰ＋オーム接触およびＮ＋領域の双方に接触す
る。電極３０はＰ＋層に接触する。電極２８および電極
３０はデバイスのカソードＫおよびアノードＡとしてそ
れぞれ働く。ここでは、「＋」（すなわち、Ｐ＋または
Ｎ＋）は１×１０¹⁸／ｃｍ³以上のキャリア濃度を示
し、「−」は５×１０¹⁶／ｃｍ³未満のキャリア濃度を
示す。

【００２０】サイリスタ構造は、Ｎ−ドリフト層上にＰ
−ベース領域３２およびＮ＋領域３４を積層することに
よりＰ＋／Ｎ−ドリフト基部上に形成される。サイリス
タのＮ＋領域上に酸化物層３６が形成されて、カソード
から分離する。

【００２１】トレンチゲート構造はＩＧＢＴおよびサイ
リスタ構造間のＮ−ドリフト層２０に窪み、ＩＧＢＴの
Ｐ−ベースおよびＮ＋領域をサイリスタのＰ−ベースお
よびＮ＋領域から分離する。トレンチゲート構造は１対
の酸化物壁３８および酸化物底面４０を含み、導電材料
４２が充填されて平坦なデバイス表面を与える。電極４
４は導電材料に接触してゲート端子Ｇを与える。トレン
チを容易に充填するという理由により、導電材料４２は
ドナーが大量にドープされたポリシリコンである。しか
し、トレンチを充填することができかつ優れた導電性を
与える材料なら他を使用することができる。

【００２２】デバイスがスイッチオンされるメカニズム
は図３に示されている。正電圧がゲート端子Ｇに印加さ
れる。これにより、ＩＧＢＴ構造およびサイリスタ構造
のそれぞれのＰ−ベース領域にわたる反転チャネル５０
および５２が形成される。ゲート電圧がデバイスのアノ
ードおよびカソードにかかる電圧（Ｖ_AC）より大きいの
なら、蓄積チャネル５４も形成され、これはＰ−ベース
領域２４および３２間のＮ−ドリフト層にわたる。

【００２３】反転チャネル５０により電子がＩＧＢＴの
Ｎ＋領域からＮ−ドリフト層（矢印５６によって示され
る）に流れ、ＩＧＢＴ構造およびサイリスタ構造のＰＮ
Ｐトランジスタ部分の双方にベース駆動を与える。これ
に応答して、正孔がアノードからＮ−ドリフト層に注入
される（矢印５７）。注入された正孔がＮ−ドリフト層
を横切りカソードで集められ（矢印５８によって示され
る）、電流がデバイスに流れる。

【００２４】蓄積チャネル５４がある場合、反転チャネ
ル５０および５２ならびに蓄積チャネル５４を介して導
通経路が提供され、それにより電子がＩＧＢＴのＮ＋領
域とサイリスタ構造のフローティングＮ＋層との間に流
れる（矢印６０によって示される）。これにより、ＩＧ
ＢＴのＮ＋領域２６の電位がサイリスタのＮ＋領域３４
に入る。チャネル５０を介するベース駆動が十分大きく
なってサイリスタのＮ＋／Ｐ−ベース接合を順方向にバ
イアスすると、サイリスタはオンとなる。これにより電
流はサイリスタ構造を介してアノードからカソードに流
れ、サイリスタのＰ−ベースおよびＮ＋層を通って流
れ、次に反転チャネル５２、蓄積チャネル５４、反転チ
ャネル５０およびＮ＋領域２６を通ってカソードＫに達
する（矢印６２によって示される）。

【００２５】サイリスタ構造を通る導通経路の抵抗はＩ
ＧＢＴのものよりも小さいので、デバイスの順電圧降下
Ｖ_FDは単独のサイリスタのものよりも高いが、典型的に
はＩＧＢＴのものより約１ボルト低い（〜４．５ボルト
対〜５．５ボルト）。

【００２６】デバイスは電流飽和能力を有し、これは２
つの方法によって実現することができる。１つの方法は
ゲート電圧を下げることであり、これにより蓄積および
反転チャネルの抵抗が増加する。チャネルの抵抗が優位
を占めると、アノード電流は主にＩＧＢＴのより低い抵
抗の経路を流れ、サイリスタの動作は止まる。しかし、
ＩＧＢＴの導通は続き、Ｖ_ACが十分に高くなれば、ＩＧ
ＢＴは電流飽和領域に入る。

【００２７】デバイスがその電流飽和領域に入るもう１
つの方法は図４に示されている。アノード電圧が増加す
ると、蓄積チャネル５４の領域内にあるＮ−ドリフト層
の電位は増加する。Ｖ_ACがゲート電圧Ｖ_Gに匹敵するよ
うになると、蓄積チャネル５４は取除かれ、空乏領域７
０ができるようになり、これはＰ−ベース領域２４から
Ｐ−ベース領域３２に延在する。これはサイリスタ構造
をカソードに接続していた導通経路６０を消滅させるの
で、サイリスタの動作は止まる。しかし、ゲート電圧Ｖ
_GがＶ_Tより大きい限り、電子は反転チャネル５０を介し
てＮ−ドリフト領域２０に与えられ続け、電流はＩＧＢ
Ｔを介してアノードからカソードに流れ続ける。Ｖ_ACが
たとえば短絡によって非常に高くなると、ＩＧＢＴは電
流飽和領域に入り、デバイスの電流を限定してその故障
を防ぐ。

【００２８】デバイスはゲート電圧Ｖ_Gを０以下にする
ことによりスイッチオフされる。これにより反転チャネ
ル５０が消滅しかつＩＧＢＴのベース駆動もなくなり、
それによりＩＧＢＴはオフとなり、デバイスの導通をゼ
ロにする。デバイスは好ましくはゲート電圧を負にする
ことによりオフにし、デバイスがノイズによって間違っ
てオンとなる可能性を減らす。

【００２９】パワースイッチングデバイスが破壊的不良
なしで動作することができる電流電圧境界は安全な動作
領域（ＳＯＡ）として定義される。図２を再度参照し
て、電流飽和能力を有するＩＧＴＯのＳＯＡは、トレン
チ底面の反対側にＮ−ドリフト層に浅い僅かにドープさ
れたＰ領域８０を加えることによって向上させることが
できる。このＰ領域はトレンチの角（トレンチの縦壁が
その水平底面とつながるところ）にかかるほど十分に広
く、しかし横方向の拡散を避けるために十分に浅くする
（好ましくは＜１μｍの厚さ）。Ｐ領域に注入される電
荷は、ピークの電界が酸化物ではなく、Ｐ領域８０にあ
るよう十分でなければならない。典型的には３×１０¹²
／ｃｍ²以上の電荷が適切である。このようなＰ領域を
用いることにより、デバイスが阻止モードの際に受ける
高いピークの電界からトレンチ酸化物を保護する。これ
らの高い電界はデバイスを早期に破壊させ得る。酸化物
の角は特に早期の耐圧を受けやすいので、十分な保護が
必要な場合Ｐ領域８０はトレンチの両方の角にまたがる
べきである。

【００３０】図２−４に示されている電流飽和能力を有
するＩＧＴＯは、ＰＮＰＩＧＢＴ構造およびＰＮＰＮ
サイリスタ構造を含むよう示されているが、デバイスは
同様に逆の極性の構造をも容易に用いることができる。
このような装置は図５に示されている。ここでは、基部
はＮ＋層１０２上のＰ−ドリフト層１００を含み、その
接触はデバイスのカソードＫを形成する。ＩＧＢＴ構造
はＰ−ドリフト層上にＮ−ベース領域１０４を加えるこ
とにより形成され、Ｎ−ベースにＰ＋領域１０６を有す
る。Ｎ−ベース領域１０４上の浅いＮ＋領域１０７はＮ
−ベースに対してオーム接触を提供する。Ｎ＋オーム接
触およびＰ＋領域の双方にアノード電極Ａが接触する。
サイリスタ構造はＰ−ドリフト層上にＮ−ベース領域１
０８およびＰ＋領域１１０を加えることにより形成され
る。トレンチゲートおよびゲート接続Ｇは前述と同様で
あるが、トレンチを充填する導電材料は好ましくはアク
セプタで大量にドープされたポリシリコンである。デバ
イスは図２のデバイスと本質的に同様に機能するが、デ
バイスをオンにスイッチするのに必要なチャネルを形成
するのには負のゲート電圧が必要である。

【００３１】高電流を運ぶことができる実際のデバイス
を作成するためには、上に記載したＩＧＢＴ構造、サイ
リスタ構造および絶縁ゲート構造の複数個がＰ＋／Ｎ−
ドリフト基部にわたって互い違いに形成される。このよ
うなマルチセルデバイスの一実施例が図６に示されてい
る。ここでは、トレンチ型ＩＧＢＴ（１２０）およびサ
イリスタ（１２２）構造は、Ｐ＋層１２４上のＮ−ドリ
フト層１２６からなる基部内において定期的に間隔があ
けられている。絶縁トレンチゲート構造１２８はＩＧＢ
Ｔおよび／またはサイリスタ構造のそれぞれの対の間に
設けられている。

【００３２】各サイリスタ構造のフローティングＮ＋層
は図６のデバイスが優れたＳＯＡを備えるのに役立つ。
各トレンチゲートの幅はデバイスのＳＯＡおよびその導
電性に影響する。広いトレンチゲート幅は低いピークフ
ィールドをもたらし、これは高いＳＯＡを提供する。し
かし、広いトレンチが用いられると導電性は一般的に犠
牲にされる。各サイリスタ構造のフローティングＮ＋層
により、本発明は高いＳＯＡおよび優れた導電性の双方
を達成できるようにする。なぜなら、各サイリスタのＮ
＋層は酸化物層によって被覆されているのでフローティ
ング状態をなし、酸化物層は各ＩＧＢＴ構造間の距離を
本質的にまたがり、特別に広い有効トレンチ幅に役立
ち、高いＳＯＡをもたらすからである。

【００３３】図６に示されているように、サイリスタ構
造１２２上の酸化物層は構造の後ろまでずっと延在しな
い。構造のそれぞれのＰ−ベース領域は酸化物層を越え
た領域において表面に達し、共通カソードに接続され
る。この配置は優れたＳＯＡを提供するが、十分に機能
するデバイスは代替的に図７に示されるように構成する
ことができる。ここでは、サイリスタ構造１２２ａ上の
酸化物層は構造の後ろまで延在し、Ｐ−ベース領域は表
面に達せず、サイリスタ構造への接続はされない。

【００３４】ＩＧＢＴおよびサイリスタ構造は、特定の
用途のためにデバイスの性能を調整するために所望の態
様で互い違いに設けることができる。たとえば、２つの
サイリスタ構造は各ＩＧＢＴ構造間に作成することがで
きる。これによりデバイスが同じ２つの数の構造を有す
るよりも低い順電圧降下を与えるが、電流飽和機能の有
効性は減少する。同様に、各サイリスタ間に２つのＩＧ
ＢＴを作成してデバイスの電流飽和能力を上げることが
できる。ただし、Ｖ_FDはいささか高くなる。

【００３５】互い違いの構造の形は限定されていない。
図６および図７に示されているように、構造はトレンチ
形であってもよい。１つの可能な代替の実施例は図８の
平面図に示されている（アノード、カソードおよびゲー
ト電極は簡潔のため図示されていない）。ここでは柱状
のＩＧＢＴ構造１３０は柱状のサイリスタ構造１３２と
互い違いにされ各ＩＧＢＴ構造対の間に２つのサイリス
タ構造がある。各ＩＧＢＴ構造は上で記載したとおりで
ある。Ｐ−ベース領域（図示されていない）へのオーム
接触を提供する浅いＰ＋領域１３４がＰ＋／Ｎ−ドリフ
ト基部１３６上に形成され、Ｐ−ベース領域内にＮ＋領
域１３８が設けられている。各サイリスタ構造も上で記
載したとおりである。Ｐ−ベース領域１４０およびＮ＋
領域１４２がＰ＋／Ｎ−ドリフト基部１３６上に設けら
れている。絶縁トレンチゲート構造は各柱状ＩＧＢＴお
よびサイリスタ構造を酸化物壁１４４で囲み、かつ酸化
物壁間の領域を横切る水平な酸化物底面（図示されてい
ない）によって形成される。

【００３６】図８に示されている構造は単なる一例であ
り、機能的デバイスを提供するために他の構造形状およ
び構造比率（ＩＧＢＴ構造の数／サイリスタ構造の数）
を用いることができる。図６および図７のトレンチ形の
構造が好ましい。なぜなら、その製造は容易でありなが
ら優れた性能を提供するからである。図示されていない
が、マルチセルデバイスは反対の極性（たとえば図５）
の構造体でもって、かつトレンチ底面下に僅かにドープ
された浅いＮ領域でもって実現でき、デバイスのＳＯＡ
を向上させる。

【００３７】電流飽和能力を有しないＩＧＴＯは図９に
示されている。このデバイスの構造は上で記載した電流
飽和能力を有するＩＧＴＯの構造と類似しているが、い
くつかの顕著な違いがある。上記で示したように、デバ
イスはＰ＋層２０２上のＮ−ドリフト層２００からなる
基部上に作成される。Ｐ＋層に接触する電極はデバイス
のアノードＡとして働く。ＰＮＰバイポーラトランジス
タ構造はＮ−ドリフト層２００上にＰ−ベース領域２０
４を加えることにより形成され、Ｐ−ベース領域２０４
上に浅いＰ＋領域２０５が形成されてＰ−ベースへのオ
ーム接触を提供する。サイリスタ構造はＰ−ベース領域
２０６およびＮ＋領域２０８をＮ−ドリフト層上に加え
ることにより形成される。電極はトランジスタのＰ＋オ
ーム接触２０５およびサイリスタのＮ＋層２０８の双方
に接触する。これらの電極は互いに接続されて共通カソ
ード接続Ｋを形成する。トレンチゲートはトランジスタ
構造のＰ−ベース領域ならびにサイリスタ構造のＰ−ベ
ースおよびＮ＋領域間のＮ−ドリフト層に窪んでいる。
トレンチゲートは１対の酸化物壁２１０および酸化物底
面２１２からなり、導電性材料２１４（好ましくはドナ
ーが大量にドープされたポリシリコン）で充填され、導
電材料に接触するゲート電極Ｇを含む。電流飽和能力を
有するＩＧＴＯと関連して上で記載したように、トレン
チ底面と反対側に浅い僅かにドープされたＰ領域２１６
をＮ−ドリフト層に加えて、トレンチ酸化物をデバイス
が阻止モードの際に受ける高いピーク電界から保護する
ことができる。領域２１６はトレンチの角にかかるほど
十分に広く、しかし横方向の拡散を避けるために好まし
くは十分浅くするべきである。

【００３８】デバイスがスイッチオンされるメカニズム
は図１０に示される。正電圧がゲート端子Ｇに印加され
る。これによりトレンチ壁に隣接するサイリスタのＰ−
ベース層２０６にわたる反転Ｎ−チャネル２２０が形成
される。反転Ｎ−チャネル２２０により電子はサイリス
タのＮ＋領域からＮ−ドリフト層に流れ（矢印２２２で
示される）、ベース駆動をトランジスタ構造およびサイ
リスタ構造の双方に提供する。これに応答して、正孔は
アノードからＮ−ドリフト層に注入される（矢印２２
４）。アノードがカソードに対して十分に正であるとし
て、サイリスタおよびトランジスタ構造はオンとなり、
サイリスタ構造を介して（矢印２２６で図示）およびト
ランジスタ構造を介して（矢印２２８で図示）、アノー
ドからカソードへの導通を可能にする。サイリスタ動作
によりＮ−ドリフト層が電子および正孔で溢れるように
なり、その抵抗を下げ、さらにトランジスタおよびサイ
リスタ構造の双方の導通を向上させる。

【００３９】デバイスがオンのときに電流はＰＮＰトラ
ンジスタ構造およびサイリスタ構造の双方を流れるが、
サイリスタ側の抵抗はトランジスタ側のものよりはるか
に小さいので、デバイスが導通している場合にはサイリ
スタ構造の方が優位を占める。その結果、デバイスのＶ
_FDはサイリスタ単独のものと類似している。サイリスタ
構造が優位であることにより、デバイスのマルチセルの
実施（以下で記載）はより高い電流密度および均一なタ
ーンオン特性を有するようになる。

【００４０】オン状態の場合、デバイスのトランジスタ
構造はデバイスの電流の僅かな部分しか運ばない。しか
し、トランジスタはターンオフの際大きな役割を果た
す。ターンオフメカニズムは図１１に示されている。負
電圧がゲート電極に印加され、これによりＰ−ベース領
域２０６にわたる反転Ｎ−チャネル２２０が取除かれ、
ゲート酸化物に隣接したＮ−ドリフト領域にわたる反転
Ｐ−チャネル２３２が形成される。反転チャネル２２０
の除去によりデバイスのＰＮＰトランジスタのベース駆
動がなくなり、経路２２８を通るデバイスの導通は停止
する。チャネル２３２は（矢印２３４によって示され
る）導通経路を与え、サイリスタのＰ−ベース層２０６
からの電流をトランジスタのＰ−ベース層２０４に分岐
させ、サイリスタのＮＰＮトランジスタのベース駆動を
減少させる。電流が十分に分岐されてベース駆動が十分
に枯渇されると、サイリスタ動作は停止する。したがっ
て、デバイスはサイリスタの低いＶ_FDを与えかつ有効な
ターンオフメカニズムを提供する。従来の手段によって
製造でき、そのＭＯＳトレンチ構造は高いチャネル密度
を可能にし、それによりデバイスは高いターンオフ電流
能力を有することができる。しかし、サイリスタ構造は
デバイスで優位を占めるので、電流飽和能力を備えな
い。

【００４１】ＩＧＴＯは図１２に示されるように反対の
極性の構造で実現できる。ここでは、Ｎ＋層２４０およ
びＰ−ドリフト層２４２が基部をなし、Ｐ−ドリフト層
上のＮ−ベース領域２４４がＮＰＮトランジスタ（Ｎ−
ベースへのオーム接触を提供する浅いＮ＋領域２４５を
有する）を形成し、Ｐ−ドリフト層上のＮ−ベース（２
４６）およびＰ＋（２４８）領域はサイリスタ構造を形
成する。Ｎ−ベース領域２４４およびＰ＋領域２４８へ
の接続はデバイスのアノードＡを形成する。そのＮ＋層
に接触する電極はカソードＫとして働く。トレンチゲー
ト構造の導電材料および酸化物壁および底面は上記と同
様である。ただしトレンチを充填する導電材料は好まし
くはアクセプタが大量にドープされたポリシリコンであ
る。この構造により、負ゲート電圧がデバイスをオンに
し、正電圧はスイッチオフするために用いられる。

【００４２】電流飽和能力を有するＩＧＴＯに関連して
記載したように、大きい電流を運ぶことができる実際の
ＩＧＴＯデバイスはマルチセルの実施を要し、トランジ
スタおよびサイリスタ構造はデバイスのＰ＋／Ｎ−ドリ
フト基部にわたって互いに入り込んで形成される。１つ
の可能なマルチセルの実現化例は図１３に示される。こ
こではトレンチ形トランジスタ（２５０）およびサイリ
スタ（２５２）構造は、Ｐ＋層２５４上のＮ−ドリフト
層２５６からなる基部内に定期的に間隔があけられて設
けられている。絶縁トレンチゲート構造２５８は各トラ
ンジスタおよび／またはサイリスタ構造対の間に設けら
れる。

【００４３】電流飽和能力を備えないマルチセルＩＧＴ
Ｏの代替の実施例は図１４に示される。ここでは、サイ
リスタ構造２５２ａのＰ−ベース領域はデバイスの表面
に達し、共通カソードは各サイリスタのＮ＋およびＰ−
ベース領域の両方に接続される。この構造により、図１
３のデバイスより幾分良いＳＯＡが提供される。

【００４４】上で記載した電流飽和能力を有するＩＧＴ
Ｏと同様に、トランジスタおよびサイリスタ構造はデバ
イスの性能が特定の用途に合うよう所望の態様で互い違
いに設けることができる。さらに、互い違い構造の形は
限定されていない。図１３および図１４に示されている
ように、構造はトレンチ形であってもよい。１つの可能
な代替の実施例は図１５の平面図に示される（アノー
ド、カソードおよびゲート電極はわかりやすくするため
に図示されていない）。ここで、方形棒状トランジスタ
構造２６０は方形棒状サイリスタ構造２６２と互い違い
に設けられ、一方のサイリスタ構造は各トランジスタ構
造対間に位置づけられる。各トランジスタ構造は上で記
載したとおりであり、Ｐ−ベース領域（示されていな
い）へのオーム接触を与える浅いＰ＋領域２６４がＰ＋
／Ｎ−ドリフト基部２６６上に形成されている。各サイ
リスタ構造も前に記載したとおりであり、Ｐ−ベース領
域（示されていない）およびＮ＋領域２６８がＰ＋／Ｎ
−ドリフト基部２６６上に形成されている。絶縁トレン
チゲート構造は、各方形棒状トランジスタおよびサイリ
スタ構造を酸化物壁２７０で囲み、酸化物壁間の領域に
わたる水平酸化物底面（示されていない）によって形成
されている。

【００４５】図１５に示されている構造は単なる一例で
あり、機能的デバイスを提供するために他の多くの構造
形状および構造比率（トランジスタ構造の数／サイリス
タ構造の数）を用いることができる。図１３および図１
４のトレンチ形構造が好ましい。なぜなら、製造は簡単
でありながら優れた性能を提供するからである。図示さ
れていないが、マルチセルデバイスは（図１２につい
て）反対の極性の構造で実現することができ、トレンチ
底面下に僅かにドープされた浅いＮ領域によってデバイ
スのＳＯＡを向上させる。

【００４６】記載されているデバイスはパンチスルーウ
ェハ（ＥＰＩ）上に製造することができ、ドリフト層は
バルクサブストレート材上に正しいドーピングレベルを
備えて所望の厚さに生成される２つのエピタキシャル層
を含む。これは図５に示されており、ドリフト層１００
は少量のドープされたＰ−ドリフト層およびより大量に
ドープされたＰ−バッファ層を含む。デバイスはノンパ
ンチスルー（ＮＰＴ）ウェハ上にも製造することがで
き、ドリフト領域、たとえば図１２の層２４２のような
Ｐ−ドリフト層はバルクサブストレート材料であり、Ｎ
＋領域（この例ではＮ＋層２４０）は裏面から注入され
たリンまたはヒ素でドープされた材料からなる非常に薄
い層（好ましくは０．５μｍ未満）である。どのウェハ
タイプを用いるべきかを定める際にいくつかの要因を考
慮するべきである。ＥＰＩウェハはＮＰＴウェハよりも
高価であるが、エピタキシャル層は制御された厚さおよ
びドーピング濃度を有するのでより低い順電圧降下を与
える。ＮＰＴベースデバイスは（図５または１２によっ
て構成されるのなら）より低い電子注入効率を有し、
（図２または図９によって構成されたのなら）ＥＰＩに
基づくデバイスより低い正孔注入効率を有し、この特性
を用いてストアされた電荷を操作してより良い切換特性
を提供することができる。それに対して、ＥＰＩに基づ
くデバイスにおけるストアされた電荷を調整するために
寿命的制御が用いられる。デバイスの阻止電圧はドリフ
ト層のドーピングレベルおよび厚さに影響される。６０
０ボルト以上の阻止電圧を提供するのに十分なドーピン
グレベルおよび厚さが好ましい。

【００４７】ＩＧＴＯの性能は、電流飽和能力があって
もなくても、トレンチゲートの幅および深さによって、
さらにトランジスタ構造およびサイリスタ構造のメサ幅
によって影響される。約２−３μｍのトレンチ幅、約３
−４μｍのメサ幅、および約４−５μｍのトレンチ深さ
が好ましく、これらにより製造するのに実用的でありな
がら優れた性能を提供する。

【００４８】電流飽和能力を備えないＩＧＴＯでは、タ
ーンオフの際、すなわち負ゲート電圧が印加された場
合、トランジスタ構造およびサイリスタ構造のそれぞれ
のＰ−ベース領域間に形成される反転チャネルはできる
だけ短い方が良い。チャネルが短ければそれぞれのＰ−
ベース領域間の経路の抵抗は小さなものとなり、電流タ
ーンオフ能力を向上させ、デバイスの最大制御可能電流
を増加させる。

【００４９】本発明の特定の実施例が示されて記載され
たが、当業者にとって種々の変形および代替の実施例が
可能となる。したがって、本発明は前掲の請求の範囲に
よってのみ限定されるものである。

【図面の簡単な説明】

【図１】先行技術で知られるＩＧＢＴ構造の断面図で
ある。

【図２】本発明に係る、電流飽和能力を有するＩＧＴ
Ｏの断面図である。

【図３】スイッチオンされるメカニズムを示す、図２
のデバイスの断面図である。

【図４】デバイスの電流飽和能力を示す、図２のデバ
イスの断面図である。

【図５】電流飽和能力を有するＩＧＴＯの代替の実施
例の断面図である。

【図６】電流飽和能力を有するＩＧＴＯの複数セル実
現化例の一実施例の斜視図である。

【図７】電流飽和能力を有するＩＧＴＯの複数セル実
現化例の代替の実施例の斜視図である。

【図８】電流飽和能力を有するＩＧＴＯの複数セル実
現化例の一実施例の平面図である。

【図９】本発明に係る、電流飽和能力を備えないＩＧ
ＴＯの断面図である。

【図１０】スイッチオンされるメカニズムを示す、図
９のデバイスの断面図である。

【図１１】スイッチオフされるメカニズムを示す、図
９のデバイスの断面図である。

【図１２】電流飽和能力を備えないＩＧＴＯの代替実
施例の断面図である。

【図１３】電流飽和能力を備えないＩＧＴＯの複数セ
ル実現化例の一実施例の斜視図である。

【図１４】電流飽和能力を備えないＩＧＴＯの複数セ
ル実現化例の代替実施例の斜視図である。

【図１５】電流飽和能力を備えないＩＧＴＯの複数セ
ル実現化例の一実施例の平面図である。

【符号の説明】

２０Ｎ−ドリフト層、２２Ｐ＋層、２４Ｐ−ベー
ス領域、２６Ｎ＋領域、２７浅いＰ＋領域、２８
電極、３０電極、３２Ｐ−ベース領域、３４Ｎ＋
領域、３６酸化物層、３８酸化物壁、４０酸化物
底面、４２導電材料、４４電極、８０浅いＰ領
域。

Claims

【特許請求の範囲】

【請求項１】電流飽和能力を有する絶縁ゲートターン
オフサイリスタ（ＩＧＴＯ）であって、デバイス基部を備え、前記デバイス基部はＰ＋層と、前記Ｐ＋層上のＮ−ドリフト層と、前記Ｐ＋層に接触し前記デバイスのアノードを与える第
１の電極とを含み、前記基部のＰ＋層およびＮ−ドリフト層を含む前記基部
上の絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）構
造と、前記ＩＧＢＴ構造に接触しかつ前記デバイスのカソード
を与える第２の電極と、前記基部のＰ＋層およびＮ−ドリフト層を含む前記基部
上のサイリスタ構造と、前記サイリスタ構造を前記カソードから分離する、前記
サイリスタ構造上の酸化物層と、前記ＩＧＢＴ構造および前記サイリスタ構造間の前記基
部に窪むトレンチ形状に配置される絶縁ゲートとをさら
に備え、前記絶縁ゲートの壁は前記ＩＧＢＴ構造および
前記サイリスタ構造に接触し、さらに前記トレンチの上
面に印加された電圧を前記壁に伝える、前記トレンチ内
の導電材料と、前記導電材料に接触し、前記デバイスのゲート接続を与
える第３の電極とを備え、正電圧は前記ゲート接続に印加されてチャネルを形成し
て前記ＩＧＢＴおよび前記サイリスタ構造の間に導通経
路を与え、前記アノードおよびカソード接続間の電圧が
十分に高い場合、前記チャネルの１つにより前記ＩＧＢ
Ｔ構造がオンになり、前記導通経路により前記サイリス
タ構造がオンになることを可能にし、それにより電流が
前記アノードおよびカソード接続間に流れ、前記導通経
路の抵抗が増加されそれにより前記サイリスタ構造がオ
フとなり、ゲート電圧が低下した場合または前記ゲート
電圧と前記アノードおよびカソード接続間の電圧との差
が十分小さい場合、前記アノードおよびカソード接続間
の電流は前記ＩＧＢＴ構造のみを流れ、ゼロまたは負の
ゲート電圧は前記トランジスタ構造をオフにしてデバイ
スの導通を終わらせる、絶縁ゲートターンオフサイリス
タ。
【請求項２】電流飽和能力を有する絶縁ゲートターン
オフサイリスタ（ＩＧＴＯ）であって、絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）構造を
備え、前記ＩＧＢＴ構造はＰ＋層と、前記Ｐ＋層上のＮ−ドリフト層と、前記Ｎ−ドリフト層上の第１のＰ−ベース領域と、前記第１のＰ−ベース領域へのオーム接触を与えるため
の、前記第１のＰ−ベース領域上の浅いＰ＋領域と、前記第１のＰ−ベース領域上の第１のＮ＋領域と、前記浅いＰ＋領域および前記第１のＰ−ベース領域の両
方に接触し、前記デバイスのためのカソード接続を与え
る第１の電極とを含み、さらにサイリスタ構造を備え、
前記サイリスタ構造は前記Ｐ＋層と、前記Ｐ＋層上の前記Ｎ−ドリフト層と、前記Ｎ−ドリフト層上の第２のＰ−ベース領域と、前記第２のＰ−ベース領域上の第２のＮ＋領域と、前記第２のＮ＋領域を前記カソード接続から分離する、
前記第２のＮ＋領域上の第１の酸化物層とを含み、さら
に前記ＩＧＢＴ構造のＮ＋領域およびＰ−ベース領域な
らびに前記サイリスタ構造のＮ＋およびＰ−ベース領域
間の前記Ｎ−ドリフト層に窪むトレンチ形状に配置され
る絶縁ゲートを備え、前記絶縁ゲートは前記第１のＮ＋
領域、前記第１のＰ−ベース領域、前記Ｎ−ドリフト
層、前記第２のＰ−ベース領域、および前記第２のＮ＋
領域に接触する第２の酸化物層を含み、前記第２の酸化
物層は前記トレンチの壁および底面を形成し、前記トレンチの上面に印加される電圧を前記第２の酸化
物層に与える、前記トレンチ内の導電材料と、前記導電材料に接触し、前記デバイスのためのゲート接
続を与える第２の電極と、前記Ｎ−ドリフト領域と反対側で前記Ｐ＋層に接触し、
前記デバイスのためのアノード接続を与える第３の電極
とを含み、正電圧は前記ゲート接続に印加されてそれぞれ前記第１
および第２のＰ−ベース領域にわたる第１および第２の
反転チャネルならびに前記反転チャネル間の前記Ｎ−ド
リフト層にわたる蓄積チャネルを形成し、前記反転チャ
ネルおよび蓄積チャネルは前記第１および第２のＮ＋領
域間に導通経路を与え、前記アノードおよびカソード接
続間の電圧が十分に高い場合、前記第１の反転チャネル
により前記ＩＧＢＴ構造がオンになり、前記導通経路に
より前記サイリスタ構造がオンとなることを可能にし、
それにより電流が前記アノードおよびカソード接続間に
流れ、前記導通経路の抵抗が増加され、それにより前記
サイリスタ構造がオフにされ、ゲート電圧が減じられた
場合または前記ゲート電圧と前記アノードおよびカソー
ド接続間の電圧との差が十分に小さい場合に前記アノー
ドおよびカソード接続間の電流は前記ＩＧＢＴ構造のみ
を流れ、ゼロまたは負のゲート電圧は前記トランジスタ
構造をオフにしてデバイスの導通を終わらせる、絶縁ゲ
ートターンオフサイリスタ。
【請求項３】前記絶縁ゲートは前記ＩＧＢＴ構造およ
び前記サイリスタ構造にそれぞれ接触する第１および第
２のほぼ縦の壁と、前記Ｎ−ドリフト領域に接触し前記
縦壁間のほぼ水平な底面とを有し、前記トレンチ内の前
記導電材料と反対側で前記水平底面に接触しかつ前記縦
壁および前記底面の接合に形成される角に跨って、前記
デバイスが阻止モードの際前記角を高いピークの電界か
ら保護する浅いＰ領域をさらに含む、請求項２に記載の
絶縁ゲートターンオフサイリスタ。
【請求項４】前記浅いＰ領域の厚さは１μｍ未満であ
る、請求項３に記載の絶縁ゲートターンオフサイリス
タ。
【請求項５】前記浅いＰ領域は、ピーク電界が前記第
２の酸化物層に達するのを防ぐのに十分な電荷で注入さ
れる、請求項３に記載の絶縁ゲートターンオフサイリス
タ。
【請求項６】前記電荷は少なくとも３×１０¹²／ｃｍ
²である、請求項４に記載の絶縁ゲートターンオフサイ
リスタ。
【請求項７】前記絶縁ゲートターンオフサイリスタは
複数個の前記ＩＧＢＴ構造、複数個の前記サイリスタ構
造、および前記Ｎ−ドリフト層に互いに入り込む複数個
の前記絶縁ゲート構造を含み、前記絶縁ゲート構造の各
々は前記ＩＧＢＴ構造のそれぞれの対、前記サイリスタ
構造のそれぞれの対、または前記ＩＧＢＴ構造および前
記サイリスタ構造のそれぞれの対の間に位置付けられ、
前記分離Ｎ＋領域を有する前記サイリスタ構造はＩＧＢ
Ｔ構造間により大きい有効トレンチ幅をもたらし、それ
により前記絶縁ゲートターンオフサイリスタの安全動作
領域（ＳＯＡ）を向上させる、請求項２に記載の絶縁ゲ
ートターンオフサイリスタ。
【請求項８】前記導電材料はドナーが大量にドープさ
れたポリシリコンである、請求項２に記載の絶縁ゲート
ターンオフサイリスタ。
【請求項９】前記Ｎ−ドリフト層はバルクサブストレ
ート材料であり、前記Ｐ＋層は前記Ｎ−ドリフト層の裏
側に注入され、かつ０．５μｍ未満の厚さを有する、請
求項２に記載の絶縁ゲートターンオフサイリスタ。
【請求項１０】前記Ｎ−ドリフト層の厚さは、６００
ボルト以上の前記デバイスに阻止電圧を与えるのに十分
である、請求項２に記載の絶縁ゲートターンオフサイリ
スタ。
【請求項１１】電流飽和能力を有する絶縁ゲートター
ンオフサイリスタ（ＩＧＴＯ）であって、絶縁ゲートバ
イポーラトランジスタ（ＩＧＢＴ）構造を備え、前記絶
縁ゲートバイポーラトランジスタはＮ＋層と、前記Ｎ＋層上のＰ−ドリフト層と、前記Ｐ−ドリフト層上の第１のＮ−ベース領域と、前記第１のＮ−ベース領域へのオーム接触を与えるため
の、前記第１のＮ−ベース領域上の浅いＮ＋領域と、前記第１のＮ−ベース領域上の第１のＰ＋領域と、前記浅いＮ＋領域および前記第１のＮ−ベース領域の両
方に接触し、前記デバイスのためのアノード接続を与え
る第１の電極とを含み、さらにサイリスタ構造を備え、
前記サイリスタ構造は前記Ｎ＋層と、前記Ｎ＋層上の前記Ｐ−ドリフト層と、前記Ｐ−ドリフト層上の第２のＮ−ベース領域と、前記第２のＮ−ベース領域上の第２のＰ＋領域と、前記第２のＰ＋領域を前記アノード接続から分離する、
前記第２のＰ＋領域上の第１の酸化物層とを含み、さら
に前記ＩＧＢＴ構造のＰ＋およびＮ−ベース領域および
前記サイリスタ構造のＰ＋およびＮ−ベース領域間の前
記Ｐ−ドリフト層に窪む、トレンチ形状に配置されてい
る絶縁ゲートを備え、前記絶縁ゲートは前記第１のＰ＋
領域、前記第１のＮ−ベース領域、前記Ｐ−ドリフト
層、前記第２のＮ−ベース領域および前記第２のＰ＋領
域に接触する第２の酸化物層を含み、前記第２の酸化物
層は前記トレンチの壁および底面を形成し、さらに前記
トレンチの上面に印加される電圧を前記第２の酸化物層
に伝える、前記トレンチ内の導電材料と、前記導電材料に接触し、前記デバイスのためのゲート接
続を与える第２の電極とを含み、さらに前記Ｐ−ドリフト領域の反対側で前記Ｎ＋層に接触して
前記デバイスのためのカソード接続を与える第３の電極
を備え、負電圧は前記ゲート接続に印加されてそれぞれ前記第１
および第２のＮ−ベース領域にわたる第１および第２の
反転チャネルならびに前記反転チャネル間の前記Ｐ−ド
リフト層にわたる蓄積チャネルを形成し、前記反転およ
び蓄積チャネルは前記第１および前記第２のＰ＋領域間
に導通経路を与え、前記アノードおよびカソード接続間
の電圧が十分に高い場合、前記第１の反転チャネルによ
り前記ＩＧＢＴ構造がオンになり前記導通経路により前
記サイリスタ構造がオンになることを可能にし、それに
より電流が前記アノードおよびカソード接続間に流れ、
前記導通経路の抵抗は増加され、それにより前記サイリ
スタ構造はオフとなり、ゲート電極が減少した場合また
は前記ゲート電極と前記アノードおよびカソード接続間
の電圧との差が十分に小さい場合、前記アノードおよび
カソード接続間の電流は前記ＩＧＢＴ構造のみを流れ、
ゼロまたは正ゲート電圧は前記トランジスタ構造をオフ
にしてデバイスの導通を終わらせる、絶縁ゲートターン
オフサイリスタ。
【請求項１２】前記導電材料は、アクセプタが大量に
ドープされたポリシリコンである、請求項１１に記載の
絶縁ゲートターンオフサイリスタ。
【請求項１３】電流飽和能力を有する絶縁ゲートター
ンオフサイリスタ（ＩＧＴＯ）であって、Ｐ＋層と、前記Ｐ＋層上のＮ−ドリフト層と、複数個の絶縁ゲートバイポーラトランジスタ（ＩＧＢ
Ｔ）構造とを備え、前記ＩＧＢＴ構造の各々は前記Ｎ−
ドリフト層上の第１のＰ−ベース領域と、前記第１のＰ−ベース領域にオーム接触を与えるため
の、前記第１のＰ−ベース領域上の浅いＰ＋領域と、前記第１のＰ−ベース領域上の第１のＮ＋領域と、前記浅いＰ＋領域および前記第１のＰ−ベース領域の両
方に接触し、前記デバイスのためのカソード接続を与え
る第１の電極とを含み、前記カソード接続の各々は互いに接続されて共通のカソ
ード接続を形成し、さらに複数個のサイリスタ構造を備
え、前記サイリスタ構造の各々は前記Ｎ−ドリフト層上
の第２のＰ−ベース領域と、前記第２のＰ−ベース領域上の第２のＮ＋領域と、前記第２のＮ＋領域を前記共通のカソード接続から分離
する、前記第２のＮ＋領域上の第１の酸化物層とを含
み、前記複数個のＩＧＢＴ構造および前記複数個のサイリス
タ構造は前記Ｎ−ドリフト層に互いに入り込み、さらに
複数個の絶縁ゲートを備え、前記絶縁ゲートの各々は、
前記Ｎ−ドリフト層に窪むトレンチ形状に配置され、前
記ＩＧＢＴ構造のＮ＋およびＰ−ベース領域ならびに前
記サイリスタ構造のＮ＋およびＰ−ベース領域を、前記
ＩＧＢＴ構造のＮ＋およびＰ−ベース領域ならびに前記
サイリスタ構造のＮ＋およびＰ−ベース領域の他方のも
のから分離し、前記絶縁ゲートの各々は前記ゲートが分
離している構造のＮ＋およびＰ−ベース領域ならびに前
記Ｎ−ドリフト層に接触する第２の酸化物層を含み、前
記第２の酸化物層は前記トレンチの壁および底面を形成
し、前記トレンチの上面に印加された電圧を前記第２の酸化
物層に伝える、前記トレンチ内の導電材料と、前記導電材料に接触して前記デバイスのゲート接続を与
える第２の電極とを含み、前記ゲート接続の各々は互いに接続されて共通のゲート
接続を形成し、さらに前記Ｎ−ドリフト領域と反対側で
前記Ｐ＋層に接触し前記デバイスのためのアノード接続
を与える第３の電極を備え、正電圧は前記共通ゲート接続に与えられて前記第１およ
び第２のＰ−ベース領域の各々にわたる反転チャネルな
らびに前記反転チャネル間の前記Ｎ−ドリフト層にわた
る蓄積チャネルを形成し、前記反転および蓄積チャネル
は前記第１および前記第２のＮ＋領域の各々間に導通経
路を与え、前記アノードおよび共通のカソード接続間の
電圧が十分に高い場合、前記反転チャネルにより前記Ｉ
ＧＢＴ構造がオンになり、前記導通経路により前記サイ
リスタ構造がオンになることを可能にし、それにより前
記アノードおよび共通カソード接続間に電流が流れ、前
記導通経路の抵抗は増加されそれにより前記サイリスタ
構造はオフとなり、ゲート電圧が減少した場合または前
記ゲート電圧と前記アノードおよびカソード接続間の電
圧との差が十分に小さい場合に、前記アノードおよび前
記共通カソード間の電流は前記ＩＧＢＴ構造にのみ流
れ、ゼロまたは負のゲート電圧は前記トランジスタ構造
をオフにし、デバイスの導通を終了させる、絶縁ゲート
ターンオフサイリスタ。
【請求項１４】前記デバイスはダイ上にあり、前記Ｐ
＋層および前記Ｎ−ドリフト層は前記ダイの長さおよび
幅を走る、請求項１３に記載の絶縁ゲートターンオフサ
イリスタ。
【請求項１５】前記ＩＧＢＴ構造および前記サイリス
タ構造はトレンチ形であり、前記ダイの長さにわたり、
前記ダイの幅にわたって定期的に間隔があけられてい
る、請求項１４に記載の絶縁ゲートターンオフサイリス
タ。
【請求項１６】各前記第２のＰ−ベース領域の部分は
デバイス表面に達しかつ前記共通カソード接続に接続さ
れて前記絶縁ゲートターンオフサイリスタの安全動作領
域を向上させる、請求項１３に記載の絶縁ゲートターン
オフサイリスタ。
【請求項１７】すべての前記第２のＰ−ベース領域の
どの部分もデバイス表面に達しない、または前記共通カ
ソード接続に接続されない、請求項１３に記載の絶縁ゲ
ートターンオフサイリスタ。
【請求項１８】絶縁ゲートターンオフサイリスタ（Ｉ
ＧＴＯ）であって、デバイス基部を備え、前記デバイス
基部はＰ＋層と、前記Ｐ＋層上のＮ−ドリフト層と、前記Ｐ＋層に接触しかつ前記デバイスのアノードを与え
る第１の電極とを含み、さらに前記基部の層を含む、前
記基部上のＰＮＰトランジスタ構造と、前記基部の層を含む、前記基部上のサイリスタ構造と、前記トランジスタおよび前記サイリスタ構造に接触し、
前記デバイスのカソードを与える第２の電極と、前記トランジスタ構造および前記サイリスタ構造間の前
記基部に窪むトレンチ形状に配置される絶縁ゲートとを
備え、前記絶縁ゲートの壁は前記トランジスタ構造およ
び前記サイリスタ構造に接触し、さらに前記トレンチの
上面に印加される電圧を前記壁に伝える、前記トレンチ
内にある導電材料と、前記導電材料に接触し、前記デバイスのゲート接続を与
える第３の電極とを備え、正電圧は前記ゲート接続に印加されて反転Ｎチャネルを
形成し、前記アノードおよびカソード接続間の電圧が十
分高い場合に前記サイリスタおよび前記ＰＮＰトランジ
スタ構造がオンになることを可能にし、それにより前記
サイリスタおよび前記ＰＮＰトランジスタ構造を介して
電流が前記アノードおよびカソード接続間に流れること
を可能にし、負電圧は前記ゲート接続に印加されて前記
反転Ｎチャネルを取除き反転Ｐチャネルを形成して、電
流を前記サイリスタ構造から前記トランジスタ構造に分
岐して、それにより前記サイリスタおよび前記ＰＮＰト
ランジスタ構造をオフにしてデバイスの導通を終わらせ
る、絶縁ゲートターンオフサイリスタ。
【請求項１９】絶縁ゲートターンオフサイリスタ（Ｉ
ＧＴＯ）であって、ＰＮＰバイポーラトランジスタ構造
を備え、前記ＰＮＰバイポーラトランジスタ構造はＰ＋
層と、前記Ｐ＋層上のＮ−ドリフト層と、前記Ｎ−ドリフト層上の第１のＰ−ベース領域と、前記第１のＰ−ベース領域へのオーム接触を与えるため
の、前記第１のＰ−ベース領域上の浅いＰ＋領域とを含
み、さらにサイリスタ構造を備え、前記サイリスタ構造
は前記Ｐ＋層と、前記Ｐ＋層上の前記Ｎ−ドリフト層と、前記Ｎ−ドリフト層上の第２のＰ−ベース領域と、前記第２のＰ−ベース領域上のＮ＋領域とを含み、さら
に前記浅いＰ＋領域および前記Ｎ＋領域に接触し、前記
デバイスのためのカソード接続を与える第１の電極と、前記ＰＮＰトランジスタ構造の浅いＰ＋およびＰ−ベー
ス領域ならびに前記サイリスタ構造のＮ＋領域およびＰ
−ベース領域間の前記Ｎ−ドリフト層に窪むトレント形
状に配置される絶縁ゲートとを備え、前記絶縁ゲートは
前記浅いＰ＋領域、前記第１のＰ−ベース領域、前記Ｎ
−ドリフト層、前記第２のＰ−ベース領域および前記Ｎ
＋領域に接触する第２の酸化物層と、前記トレンチの上面に印加される電圧を前記第２の酸化
物層に伝える、前記トレンチ内の導電材料と、前記導電材料に接触し、前記デバイスのゲート接続を与
える第２の電極とを含み、さらに前記Ｎ−ドリフト領域
と反対側の前記Ｐ＋層に接触し、前記デバイスのための
アノード接続を与える第３の電極を備え、正電圧は前記ゲート接続に印加されて前記第２のＰ−ベ
ース領域にわたる反転Ｎ−チャネルを形成し、それによ
り前記アノードおよびカソード接続にかかる電圧が十分
高い場合に前記サイリスタおよび前記ＰＮＰトランジス
タ構造がオンになり、それにより前記サイリスタおよび
前記ＰＮＰトランジスタ構造を介して電流が前記アノー
ドおよびカソード接続間の流れることを可能にし、負電
圧は前記ゲート接続に印加されて前記第１および前記第
２のＰ−ベース領域間の前記Ｎ−ドリフト領域にわたる
反転Ｐチャネルを形成し、前記第２のＰ−ベース領域か
らの電流を前記第１のＰ−ベース領域に分岐し、それに
より前記サイリスタ構造および前記ＰＮＰトランジスタ
構造をオフにしてデバイスの導通を終わらせる、絶縁ゲ
ートターンオフサイリスタ。
【請求項２０】前記絶縁ゲートは前記ＰＮＰトランジ
スタ構造および前記サイリスタ構造にそれぞれ接触する
第１および第２のほぼ縦の壁と、前記Ｎ−ドリフト領域
に接触する前記縦壁間のほぼ水平な底面とを有し、さら
に前記トレンチの前記導電材料と反対側で前記水平底面
に接触し、前記縦壁および前記底面の接合に形成される
角に跨って、前記デバイスが阻止モードの際に前記角を
高いピークの電界から保護するための浅いＰ領域を含
む、請求項１９に記載の絶縁ゲートターンオフサイリス
タ。
【請求項２１】前記浅いＰ領域の厚さは１μｍ未満で
ある、請求項２０に記載の絶縁ゲートターンオフサイリ
スタ。
【請求項２２】前記浅いＰ領域は、ピーク電界が前記
第２の酸化物層に達するのを防ぐのに十分な電荷が注入
される、請求項２０に記載の絶縁ゲートターンオフサイ
リスタ。
【請求項２３】前記電荷は少なくとも３×１０¹²／ｃ
ｍ²である、請求項２２に記載の絶縁ゲートターンオフ
サイリスタ。
【請求項２４】前記導電材料はドナーによって大量に
ドープされたポリシリコンである、請求項１９に記載の
絶縁ゲートターンオフサイリスタ。
【請求項２５】前記絶縁ゲートターンオフサイリスタ
は複数個の前記ＰＮＰトランジスタ構造、複数個の前記
サイリスタ構造、および前記Ｎ−ドリフト層に互いに入
り込む複数個の前記絶縁ゲート構造を含み、各前記絶縁
ゲート構造は前記ＰＮＰトランジスタ構造のそれぞれの
対、前記サイリスタ構造のそれぞれの対、または前記Ｐ
ＮＰトランジスタ構造および前記サイリスタ構造のそれ
ぞれの対の間に位置づけられる、請求項１９に記載の絶
縁ゲートターンオフサイリスタ。
【請求項２６】前記Ｎ−ドリフト層はバルクサブスト
レート材料であり、前記Ｐ＋層は前記Ｎ−ドリフト層の
裏面に注入されかつその厚さは０．５μｍ未満である、
請求項１９に記載の絶縁ゲートターンオフサイリスタ。
【請求項２７】前記Ｎ−ドリフト層の厚さは６００ボ
ルト以上の前記デバイスに阻止電圧を与えるのに十分で
ある、請求項１９に記載の絶縁ゲートターンオフサイリ
スタ。
【請求項２８】絶縁ゲートターンオフサイリスタ（Ｉ
ＧＴＯ）であって、ＮＰＮバイポーラトランジスタ構造
を備え、前記ＮＰＮバイポーラトランジスタ構造は、Ｎ＋層と、前記Ｎ＋層上のＰ−ドリフト層と、前記Ｐ−ドリフト層上の第１のＮ−ベース領域と、前記第１のＮ−ベース領域へのオーム接触を与えるため
の、前記第１のＮ−ベース領域上の浅いＮ＋領域とを含
み、さらにサイリスタ構造を備え、前記サイリスタ構造
は前記Ｎ＋層と、前記Ｎ＋層上の前記Ｐ−ドリフト層と、前記Ｐ−ドリフト層上の第２のＮ−ベース領域と、前記第２のＮ−ベース領域上のＰ＋領域とを含み、さら
に前記浅いＮ＋領域およびＰ＋領域に接触し、前記デバ
イスのアノード接続を与える第１の電極と、前記ＮＰＮトランジスタ構造の浅いＮ＋およびＮ−ベー
ス領域ならびに前記サイリスタ構造のＰ＋およびＮ−ベ
ース領域間の前記Ｐ−ドリフト層に窪むトレンチ形状に
配置される絶縁ゲートとを備え、前記絶縁ゲートは浅い
Ｎ＋領域、前記第１のＮ−ベース領域、前記Ｐ−ドリフ
ト層、前記第２のＮ−ベース領域および前記Ｐ＋領域に
接触する第２の酸化物層と、前記トレンチの上面に印加される電圧を前記第２の酸化
物層に伝える、前記トレンチ内の導電材料と、前記導電材料に接触し、前記デバイスのゲート接続を与
える第２の電極とを含み、さらに前記Ｐ−ドリフト領域
の反対側で前記Ｎ＋層に接触し、前記デバイスのカソー
ド接続を与える第３の電極を備え、負電圧は前記ゲート接続に印加されて前記第２のＮ−ベ
ース領域にわたる反転Ｐチャネルを形成し、前記アノー
ドおよびカソード接続にかかる電圧が十分に高い場合に
前記サイリスタおよび前記ＮＰＮトランジスタ構造がオ
ンになることを可能にし、それにより前記サイリスタお
よび前記ＮＰＮトランジスタ構造を介して電流が前記ア
ノードおよびカソード接続間に流れることができ、正電
圧は前記ゲート接続に印加されて前記第１および前記第
２のＮ−ベース領域間の前記Ｐ−ドリフト領域にわたる
反転Ｎ−チャネルを形成し、前記第２のＮ−ベース領域
からの電流を前記第１のＰ−ベース領域に分岐し、それ
により前記サイリスタおよび前記ＮＰＮトランジスタ構
造をオフにして、デバイスの導通を終わらせる、絶縁ゲ
ートターンオフサイリスタ。
【請求項２９】前記導電材料はアクセプタが大量にド
ープされたポリシリコンである、請求項２８に記載の絶
縁ゲートターンオフサイリスタ。
【請求項３０】絶縁ゲートターンオフサイリスタ（Ｉ
ＧＴＯ）であって、Ｐ＋層と、前記Ｐ＋層上のＮ−ドリフト層と、複数個のＰＮＰトランジスタ構造とを備え、各前記トラ
ンジスタ構造は前記Ｎ−ドリフト層上の第１のＰ−ベー
ス領域と前記第１のＰ−ベース領域へのオーム接触を与
える、前記第１のＰ−ベース領域上の浅いＰ＋領域とを
含み、さらに複数個のサイリスタ構造を備え、各前記サ
イリスタ構造は前記Ｎ−ドリフト層上の第２のＰ−ベー
ス領域と、前記第２のＰ−ベース領域上の第２のＮ＋領域とを含
み、さらに前記浅いＰ＋領域および前記第２のＮ＋領域
に接触し、前記デバイスの共通カソード接続を与える第
１の電極を備え、前記複数個のＰＮＰトランジスタ構造および前記複数個
のサイリスタ構造は前記Ｎ−ドリフト層に互いに入り込
み、さらに複数個の絶縁ゲートを備え、各前記絶縁ゲー
トは前記Ｎ−ドリフト層に窪むトレンチ形状に配置さ
れ、かつ前記ＰＮＰトランジスタ構造の浅いＰ＋および
Ｐ−ベース領域ならびに前記サイリスタ構造のＮ＋およ
びＰ−ベース領域を、前記ＰＮＰトランジスタ構造の浅
いＰ＋およびＰ−ベース領域ならびに前記サイリスタ構
造のＮ＋およびＰ−ベース領域の他方のものから分離
し、各前記絶縁ゲートは前記ゲートが分離している構造
の浅いＰ＋、Ｎ＋およびＰ−ベース領域ならびに前記Ｎ
−ドリフト層に接触する酸化物層を含み、前記酸化物層
は前記トレンチの壁および底面を形成し、さらに前記ト
レンチの上面に印加される電圧を前記酸化物層に伝え
る、前記トレンチ内の導電材料と、前記導電材料に接触し、前記デバイスのゲート接続を与
える第２の電極とを含み、各前記ゲート接続は互いに接続されて共通のゲート接続
を形成し、さらに前記Ｎ−ドリフト領域の反対側で前記
Ｐ＋層に接触し、前記デバイスのアノード接続を与える
第３の電極を備え、正電圧は前記共通ゲート接続に印加されて前記第２のＰ
−ベース領域のそれぞれのものにわたる反転Ｎチャネル
を形成し、前記アノードおよび共通カソード接続の電圧
が十分に高い場合に前記サイリスタおよび前記ＰＮＰト
ランジスタ構造がオンになることを可能にし、それによ
り前記サイリスタおよび前記ＰＮＰトランジスタ構造を
介して前記アノードおよび共通カソード接続間に電流が
流れることができ、負電圧は前記共通ゲート接続に印加
されて前記第１および前記第２のＰ−ベース領域のそれ
ぞれのものの間の前記Ｎ−ドリフト領域にわたる反転Ｐ
チャネルを形成し、電流を前記第２のＰ−ベース領域か
ら前記第１のＰ−ベース領域に分岐し、それにより前記
サイリスタおよび前記ＰＮＰトランジスタ構造をオフに
してデバイスの導通を終わらせる、絶縁ゲートターンオ
フサイリスタ。
【請求項３１】前記デバイスはダイ上にあり、前記Ｐ
＋層およびＮ−ドリフト層は前記ダイの長さおよび幅を
走る、請求項３０に記載の絶縁ゲートターンオフサイリ
スタ。
【請求項３２】前記ＰＮＰトランジスタ構造および前
記サイリスタ構造はトレンチ形であり、前記ダイの長さ
にわたり、前記ダイの幅にわたって定期的に間隔があけ
られている、請求項３１に記載の絶縁ゲートターンオフ
サイリスタ。
【請求項３３】各前記第２のＰ−ベース領域の部分は
デバイス表面に達し、前記共通カソード接続に接続され
て前記絶縁ゲートターンオフサイリスタの安全動作領域
を向上させる、請求項３０に記載の絶縁ゲートターンオ
フサイリスタ。
【請求項３４】すべての前記第２のＰ−ベース領域の
どの部分もデバイス表面に達せずまたは前記共通カソー
ド接続に接続されない、請求項３０に記載の絶縁ゲート
ターンオフサイリスタ。