JP3918635B2 - 直流レベル制御方法、クランプ回路、撮像装置 - Google Patents
直流レベル制御方法、クランプ回路、撮像装置 Download PDFInfo
- Publication number
- JP3918635B2 JP3918635B2 JP2002157056A JP2002157056A JP3918635B2 JP 3918635 B2 JP3918635 B2 JP 3918635B2 JP 2002157056 A JP2002157056 A JP 2002157056A JP 2002157056 A JP2002157056 A JP 2002157056A JP 3918635 B2 JP3918635 B2 JP 3918635B2
- Authority
- JP
- Japan
- Prior art keywords
- level
- signal
- clamp
- reference value
- converter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/14—Picture signal circuitry for video frequency region
- H04N5/16—Circuitry for reinsertion of dc and slowly varying components of signal; Circuitry for preservation of black or white level
- H04N5/18—Circuitry for reinsertion of dc and slowly varying components of signal; Circuitry for preservation of black or white level by means of "clamp" circuit operated by switching circuit
- H04N5/185—Circuitry for reinsertion of dc and slowly varying components of signal; Circuitry for preservation of black or white level by means of "clamp" circuit operated by switching circuit for the black level
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/50—Control of the SSIS exposure
- H04N25/57—Control of the dynamic range
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
- H04N25/62—Detection or reduction of noise due to excess charges produced by the exposure, e.g. smear, blooming, ghost image, crosstalk or leakage between pixels
- H04N25/627—Detection or reduction of inverted contrast or eclipsing effects
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
- H04N25/63—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to dark current
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
- H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
- Picture Signal Circuits (AREA)
Description
【発明の属する技術分野】
本発明は、直流レベル制御方法、クランプ回路、このクランプ回路を備えた撮像装置に関する。
【0002】
【従来の技術】
画像信号など種々の電気信号を取り扱う際には、その直流レベル(DCレベル)を一定値に保持して取り扱うことがある。このような場合に用いられる回路がクランプ回路である。
【0003】
アナログ方式のクランプ回路は、周知のように、取り扱い対象となる電気信号を所定のタイミングでサンプリングしてコンデンサ(蓄電素子、キャパシタ)に蓄電しておき、サンプリングした時点の電気信号レベルと予め用意されている基準レベルとを比較し、その差がほぼ零となるように帰還をかける構成とする。
【0004】
直流レベルの安定化のために、サンプリングレベルを保持する期間をある程度長く設定することが好ましく、またクランプパルス期間のノイズに敏感に反応することを避けるために、アナログ方式のクランプ回路では、比較的大きな容量のコンデンサがサンプリングコンデンサとして必要となる。このため、一般的には外付けのコンデンサを使うことが多く、部品点数や実装上の問題があった。
【0005】
たとえば、固体撮像素子から出力される撮像信号の直流レベルを一定値に保持するクランプ回路を例に説明する。固体撮像素子を用いた撮像システムにおいて、クランプ回路は、撮像素子のOPB(OPtical Black :光学的黒)レベルを基準レベルに合わせることで、映像信号の黒浮きや黒沈みといった問題を防ぐとともに、CDS(Correlated Double Sampling:相関2重サンプリング)回路などのアナログ回路のダイナミックレンジ確保を実現している。
【0006】
ところが、このOPBレベルにノイズが載った場合には、クランプレベルが変動し画像にノイズが発生してしまうといった問題が生じる。このため、通常は、クランプレベルを保持する素子として大容量のコンデンサを用いることにより、同時にLPF(ローパスフィルタ)の役目を果たす回路を用いて、クランプパルス期間中はOPBレベルと収束させたいレベルの差が零なるような負帰還をかけ、クランプパルス後はそのクランプレベルをコンデンサで保持する構成が採られる。
【0007】
しかし、あまり大容量のコンデンサを用いると応答が遅くなり、スタート時やゲイン変更時などにクランプレベル安定までの時間の画像が破綻し目に付く。したがって応答速度として許せる範囲でコンデンサを決めることになるが、結果的に十分なLPFの役目を果たすだけの大容量を使うことができず、OPBノイズを画面に反映してしまう横引きノイズが問題であった。また、大容量のコンデンサは固体撮像素子との混載が不可能で外付け部品としていたため、実装面積や部品点数の削減の点で改善が望まれていた。
【0008】
一方、クランプレベルの保持にコンデンサでアナログ量を保持する方式の他に、デジタル値で保持するデジタル方式のクランプ回路も考えられている。この場合、クランプレベルを多ビットのA/D変換器でデジタル化し、ビット冗長をもたせたディジタルフィルタなどを用いてデジタル的なフィルタ処理を経た後で再びD/A変換器でアナログ化してフィードバックする構成が考えられる。
【0009】
【発明が解決しようとする課題】
しかしながらこの場合、多ビットのA/D変換器やデジタルフィルタ回路は規模が大きくなってしまう。また、デジタルノイズが多く、そのノイズの周波数も比較的高くなり、クランプ回路系に与えるデジタルノイズの影響が問題となる。
【0010】
たとえば、撮像装置のOPBクランプにおいて、デジタル値でOPBクランプレベルを保持するデジタル方式のクランプ回路の場合、信号処理用の多ビットのA/D変換器でクランプレベルをデジタル化しデジタル的なフィルタ処理を経た後で再びD/A変換器でアナログ化してフィードバックする構成とする。この場合、信号処理用の多ビットのA/D変換器は、当然にサンプリング周波数が高く、発生するデジタルノイズの周波数も高くなる。また、多ビットA/D変換器やデジタルフィルタ回路は規模が大きいため、どこまでを固体撮像素子と同一基板上への混載するかの検討が必要になる。
【0011】
A/D変換器、デジタルフィルタ回路、D/A変換器のすべてを固体撮像素子と同一基板上に混載する場合、信号処理LSIへはデジタルバスで接続することになるが、小型モジュールのような用途の場合には、多ビットのデジタルバスは基板面積を必要とし、基板面積の点で不利である。加えて、ノイズ発生量が多く採用し難いという問題もある。これはA/D変換器のみを固体撮像素子と同一基板に混載する場合も同じである。
【0012】
他方、A/D変換器、デジタルフィルタ回路、D/A変換器を後段の信号処理LSIと混載する場合、デジタルノイズがD/A変換器後のアナログ信号線に載ってフィードバックバスから固体撮像素子に混入する虞れがある。D/A変換器や、D/A変換器とデジタルフィルタとを固体撮像素子と同一基板上に混載という切り口では、信号処理LSIと固体撮像素子がシステムとして切り離せなくなる。信号処理LSIとして汎用品を使う可能性がある場合この方式は取れない。
【0013】
このように、従来のデジタル方式クランプ回路は、信号処理用の多ビットのA/D変換器やD/A変換器などとクランプ回路との組合せとして考えられており、ノイズや回路配置の観点で十分なものが得られていないという問題があった。
【0014】
本発明は、上記事情に鑑みてなされたものであり、デジタルノイズや回路配置の問題を緩和することのできるデジタル方式の直流レベル制御方法やクランプ回路、あるいはこのクランプ回路を備えた撮像装置を提供することを目的とする。
【0015】
【課題を解決するための手段】
すなわち、本発明に係る直流レベル制御方法は、電気信号におけるクランプ部分の直流レベルを一定値に保持する直流レベル制御方法であって、電気信号をデジタル信号に変換しデジタル信号処理をする信号処理系統用のA/D変換部とは独立に、信号処理系統用のA/D変換部よりもビット分解能が劣る直流レベル比較用のA/D変換部を用いて、この直流レベル比較用のA/D変換部により電気信号におけるサンプリング期間の直流レベルと予め定められている基準値とを比較することで直流レベルと基準値との差を求め、求めた直流レベルと基準値との差が略零となるように電気信号にクランプ信号を帰還することとした。
【0016】
本発明に係る直流レベル制御方法においては、直流レベルと基準値との差が予め定められた範囲以内に収まるまでは信号処理系統よりは低速ある第1のサンプリングパルスに基づいて電気信号にクランプ信号を帰還させるスタートアップモードに設定し、直流レベルと基準値との差が予め定められた範囲内に収束した後には、直流レベルの変動に対する感度がスタートアップモードよりも低い感度を有するとともに信号処理系統よりは低速でサンプリングパルスに基づいて電気信号にクランプ信号を帰還させるノーマルモードに設定するとよい。第1のサンプリングパルスは第2のサンプリングパルスよりも高速であるとなおよい。
【0017】
また、本発明に係る直流レベル制御方法においては、信号処理系統よりは低速なサンプリングパルスに基づいて、所定期間に亘ってクランプ部分の基準値に対する直流レベルの正方向のズレ量を求め、さらにこのサンプリングパルスに基づいて、所定期間に亘ってクランプ部分の基準値に対する直流レベルの負方向のズレ量を求める、それぞれ求めた正方向のズレ量と負方向のズレ量とに基づいてクランプ部分に含まれるノイズの状態を求め、この求めたノイズの状態を参照して、クランプ信号の前記電気信号への帰還を制御するとよい。
【0018】
本発明に係るクランプ回路は、上記本発明に係る直流レベル制御方法を実施する回路であって、電気信号をデジタル信号に変換しデジタル信号処理をする信号処理系統用のA/D変換部とは独立に、信号処理系統用のA/D変換部よりもビット分解能が劣る直流レベル比較用のA/D変換部を設けた。そして、この直流レベル比較用のA/D変換部により電気信号におけるサンプリング期間の直流レベルと予め定められている基準値とを比較することで直流レベルと基準値との差を求め、求めた直流レベルと基準値との差が略零となるように電気信号にクランプ信号を帰還する帰還部を設けた。
【0019】
帰還部の構成としては、たとえば、比較的高速の第1のサンプリングパルスに基づいて電気信号にクランプ信号を帰還させるスタートアップモード動作部と、比較的低速の第2のサンプリングパルスに基づいて電気信号にクランプ信号を帰還させるノーマルモード動作部と、直流レベルと基準値との差が所定範囲以内に収まるまではスタートアップモード動作部を作動させ、所定範囲内に収束した後には、ノーマルモード動作部に切り替えて動作させるモード切替部とを備えたものとするとよい。
【0020】
また、帰還部の構成としては、電気信号に帰還させるクランプ信号のビット分解能が比較的劣る第1の帰還部と、ビット分解能が第1の帰還部よりも優る第2の帰還部と、直流レベルと基準値との差が所定範囲以内に収まるまでは第1の帰還部を作動させ、所定範囲内に収束した後には、第2の帰還部に切り替えて動作させるモード切替部とを備えたものとしてもよい。
【0021】
また、帰還部の構成としては、低速なサンプリングパルスに基づいて、所定期間に亘ってクランプ部分の基準値に対する直流レベルの正方向のズレ量を求める正方向ズレ量取得部と、この低速なサンプリングパルスに基づいて、所定期間に亘ってクランプ部分の基準値に対する直流レベルの負方向のズレ量を求める負方向ズレ量取得部と、正方向ズレ量取得部が求めた正方向のズレ量と負方向ズレ量取得部が求めた負方向のズレ量とに基づいてクランプ部分に含まれるノイズの状態を求め、この求めたノイズの状態を参照して、クランプ信号の電気信号への帰還を制御する判定制御部とを備えたものとしてもよい。
【0022】
本発明に係る撮像装置は、固体撮像素子と、本発明に係る各クランプ回路とを備えたものである。
【0023】
【作用】
上記構成においては、先ず、クランプレベルをサンプリングするA/D変換部を、信号処理系統用のA/D変換部とは独立に設けた。これにより、サンプリングパルスのクロック周波数の選定に自由度が得られるようになった。これにより、たとえば、信号処理系統用よりは低周波数であるものの、比較的高速のサンプリングパルスでクランプレベルをサンプリングし、その結果に応じて同周波数でフィードバックを掛けるスタートアップモードと、比較的高速のサンプリングパルスでクランプレベルをサンプリングしつつ、その結果に応じて比較的低速の周波数でフィードバックを掛けるノーマルモードとを切り替えて使用することができる。あるいは、クランプのフィードバック量(クランプ信号)のビット分解能が異なる複数系統のクランプ回路を切り替えて使用することができる。
【0024】
【発明の実施の形態】
以下、図面を参照して本発明の実施の形態について詳細に説明する。
【0025】
図1は、電流出力方式の固体撮像素子と本発明に係る撮像信号処理装置とを備えた撮像装置の一実施形態の構成例を示す図である。この撮像装置1は、固体撮像素子3として、たとえばCMOS型撮像素子を備えている。また撮像装置1は、固体撮像素子3の後段に、電圧動作点設定部7および電流サンプリング部9を具備した電流信号検出部5と電流クランプ部26とを備えている。なお、固体撮像素子3と電流信号検出部5および電流クランプ部26とを1つの半導体基板上に形成してもよい。
【0026】
図1(A)において、固体撮像素子3を構成する感光部(センサアレイ)10の単位画素11は、フォトダイオード12、増幅用トランジスタ13、垂直選択用トランジスタ14、およびリセット用トランジスタ15によって構成されている。これらトランジスタ13〜15として、本例では、NchMOSトランジスタが用いられている。単位画素11がX方向(列方向)およびY方向(行方向)に配列されて画素部を構成している。なお、ここでは、図面の簡略化のために、m行n列の画素のみを示している。
【0027】
単位画素11において、垂直選択用トランジスタ14のゲート電極には垂直走査回路16から垂直選択線17を通して垂直走査パルスφVmが与えられ、リセット用トランジスタ15のゲート電極には垂直走査回路16から垂直リセット線18を通して垂直リセットパルスφVR mが与えられる。また、フォトダイオード12で光電変換された信号電荷は増幅用トランジスタ13で信号電流に変換され、垂直選択用トランジスタ14を通して垂直信号線19に出力される。
【0028】
垂直信号線19と水平信号線20との間には、水平選択用トランジスタ21が接続されている。この水平選択用トランジスタ21のゲート電極には、水平走査回路22から水平走査パルスφHnが与えられる。これにより、画素11から垂直信号線19に出力された信号電流は、水平選択用トランジスタ21を通して水平信号線20に流れる。
【0029】
水平信号線20の一方の端部には、電流信号検出部5が接続され、その内部の電圧動作点設定部7および電流サンプリング部9を介して、さらに電流クランプ部26が接続されている。電流信号検出部5としては、たとえば、本願出願人による特願2002−102108号に記載の、電流モードのCDS処理機能を備えたものを使用するのが好ましい。
【0030】
電圧動作点設定部7は、常に水平信号線20の電圧を略一定レベル(たとえばGNDレベル付近)に安定に保つ。電流サンプリング部9は、画素信号線の一例である水平信号線20を通じて画素信号を電流として受け取り、その電流をサンプリングすることによって、電流信号中に含まれているオフセット電流を取り除き、純粋な信号だけを取り出す。これにより、画素信号内に含まれるFPN(固定パターンノイズ)を抑圧する。
【0031】
電流クランプ部26は、水平信号線20から電流信号検出部5を通して入力される信号電流の所定位置(具体的には光学的黒レベル;OPB)をクランプすることで、電流信号の基準レベルであるOPBレベルを一定値に保持する。この電流クランプ部26の後段には、必要に応じて、電流クランプ部26から入力される信号電流を信号電圧に変換して出力する電流電圧変換回路が設けられる。
【0032】
固体撮像素子3は、感光部(センサアレイ)10にフォトダイオード11が縦横に並べられている他(図1(B)を参照)、垂直および水平の各走査回路などの出力制御回路や出力回路(ともに図示せず)などを備えている。必要に応じて、個々のフォトダイオード11上にマイクロレンズを配して撮像対象の画を集光する構成としてもよい。
【0033】
図1(B)に示すように、感光部10の端の一部には、フォトダイオード11の上部を遮光したセンサ列(遮光部)を並べてある。この部分の出力は常に光の無い部分で黒のレベル(光学的黒レベル)となるが、このような画素をOPB画素という。このOPB画素は、垂直走査の開始側の数ライン(ライン;1水平走査期間)分と、水平走査の開始側の数画素分だけ設けられるのが一般的である。
【0034】
電流クランプ部26は、電流モードで電流信号検出部5から出力された撮像信号における所定期間の直流レベルを検知し、この検知した直流レベルと予め定められている基準値との差が略零となるように、撮像信号にクランプ電流を帰還する。具体的には、この電流クランプ部26は、出力回路202と、クランプ回路250と、加算部280とを有している。この電流クランプ部26は、OPB画素の出力信号を検知し、その値と予め設定した基準値との大小の比較を行なう。本実施形態においては、電流信号検出部5から出力される電流信号を出力回路202にて電圧信号に変換し、この電圧信号中のOPBレベルと電圧基準値とをクランプ回路250にて比較する。
【0035】
そして、クランプ回路250は、OPB画素の出力が電圧基準値よりも大きければ小さくなるように、比較結果に応じてクランプレベル(つまりOPBレベル)を変動させOPB画素の出力レベルを基準値に収束させるよう負帰還制御を行なう。本構成例では、電流信号検出部5によるCDS処理の後に電流クランプ部26からの帰還信号を電流(クランプ電流)で加算しており、これにより、その後の信号のDCレベルを希望する値(予め設定した基準値)に変動させることが可能である。
【0036】
図2は、上記構成の撮像装置1における電流クランプ部26の機能構成を、撮像装置1の全体とともに示したブロック図である。図示するように、電流クランプ部26は、電流利得を制御する可変利得増幅器(PGA)200と、電流信号を電圧信号に変換する出力回路202の一例である電流電圧変換部(以下電流電圧変換部220という)と、クランプ回路250とを備える。
【0037】
クランプ回路250は、電流電圧変換部220から出力された電圧信号S3を監視(モニタリング)してその結果をクランプ電流Scpとして出力する電流出力型の差動増幅器252を有する。つまり、電流出力型の差動増幅器252は、撮像信号における所定期間の直流レベルを検知し、この検知した直流レベルと予め定められている基準値とを比較することで直流レベルと基準値との差を求める直流レベル比較部と、直流レベルと基準値との差が略零となるように撮像信号にクランプ電流を帰還する電流帰還部との、両機能を備える。
【0038】
たとえば、電流出力型の差動増幅器252の所定位置(場所は回路構成により変わる)には、クランプのタイミングを規定するクランプパルスが入力される。具体的には、固体撮像素子3のOPB画素位置に応じたパルスが入力されることで、OPBクランプが実現される。
【0039】
また電流クランプ部26は、可変利得増幅器200により所定レベルに電流増幅された電流信号S1と差動増幅器252からのクランプ電流Scpとを加算して合成電流S2を出力する電流加算部280と、差動増幅器252の動作基準点を設定する動作基準点設定部の一例である基準電圧源290とを備える。電流クランプ部26の後段には、アナログ信号をデジタル信号に変換する信号処理系統用のA/D変換器28が接続されている。
【0040】
この構成において、電流信号検出部5は、電流型の固体撮像素子3から出力された撮像信号を、電流信号のままCDSの減算処理をして電流信号S0として検出し、この電流信号S0を可変利得増幅器200に供給する。可変利得増幅器200は、電流信号検出部5にてCDS処理された電流信号S0を所定レベルに増幅し電流加算部280の一方の端子に供給する。電流電圧変換部220は、電流加算部280から供給される電流信号S2を電圧信号S3に変換する。この電圧信号S3は、信号処理系用の多ビット(たとえば8〜11ビット)のA/D変換器28によりデジタル信号に変換される。
【0041】
クランプ回路250を構成する差動増幅器252は、電流電圧変換部220から出力される電圧信号S3の光学的黒レベルの電圧値を監視し、その結果をクランプ電流Scpとして電流加算部280に供給して、電流モードで電流電圧変換部220の入力に帰還をかける。つまり、固体撮像素子3、電流信号検出部5、可変利得増幅器200、電流電圧変換部220などが純粋な信号成分以外にオフセット成分を出力してしまうので、出力信号にはDCレベル変動が起こってしまう。これをクランプ電流Scpにより吸収するために、クランプ回路250が設けられている。
【0042】
この構成例のクランプ機能は、電流電圧変換部220から出力される電圧信号S3のOPB画素の出力レベルを差動増幅器252で任意の基準電圧源290の基準電圧V1と比較し、その差がなくなるように電流の形で可変利得増幅器200の後に帰還をかけることで実現している。すでに電流信号検出部5にてCDSの減算処理が終了しているため、この位置でクランプをかけることができる。
【0043】
また、電流で帰還をかけるため、抵抗などを利用した電圧加算器のような特別な回路が不要であり、単純に可変利得増幅器200からの信号電流S1にクランプ電流Scpを加えるだけで、OPB画素の信号成分のDCレベルを制御することができるという利点がある。このため、システムを単純化することができ、部品点数も削減することができる。
【0044】
また、CDS機能を有する電流信号検出部5や可変利得増幅器200は、電流信号で信号処理を行なうため、限られた電源電圧のなかで信号を処理する場合において、電圧信号で処理するよりも回路のダイナミックレンジを確保しやすいという利点もある。このため、従来技術の図11で例示したような、CDS回路903のダイナミックレンジ確保のための独立したDCシフト回路909のようなものは特に必要とせず、電流電圧変換部220で電圧信号に変換する手前に一度電流クランプ部26で帰還をかけるだけで、アナログ回路のダイナミックレンジ確保という目的も達成することができる。
【0045】
また、この例では、電流信号検出部5の後に可変利得増幅器200を入れているが、CDS機能を有する電流信号検出部5の手前に可変利得増幅器200を入れることもでき、特に必要ない場合は可変利得増幅器200を省略することもできる。また、可変利得増幅器200に限らず、電流型のサンプルホールド回路など、他の回路ブロックが挿入されてもよい。
【0046】
なお、この例では、クランプ電流を可変利得増幅器200の後段に帰還しているが、電流信号検出部5の直後に帰還することもできる。この場合、可変利得増幅器200のゲインを変えたときに、固体撮像素子3および電流信号検出部5の出すオフセット成分と、それを除去するためのクランプ電流に同じようにゲインが掛かるため、可変利得増幅器200のゲインを変えたときにクランプが外れにくいという利点がある。ただし、クランプ電流のノイズ成分も一緒にゲイン制御されてしまい、ゲインアップされたときにはS/N上不利になる虞れがある。
【0047】
図3は、電流信号検出部5の一実施形態の構成例を示す図である。ここで図3(A)は、その回路図、図3(B)は動作を説明するためのタイミングチャートである。図示する構成は、電圧動作点設定部7としてカレントミラー70を使用し、電流サンプリング部9としてカレントコピア(電流記憶セル)90を使用した点に特徴を有する。なお、この構成は、本願出願人による特願2002−102108号に記載の電流信号検出部の一実施形態の構成と同じである。
【0048】
カレントミラー70は、固体撮像素子3の画素信号線の一例である水平信号線20を介して出力される電流信号を受け取り、この受け取った電流信号の大きさに対応する大きさの電流信号を出力する電流/電流変換部の一例である。
【0049】
このカレントミラー70は、図3(A)に示すように、ドレインおよびゲートが水平信号線20に共通に接続され、かつソースが電位の基準であるグランドに接続された入力側の素子としてのNchMOSトランジスタQ71と、このNchMOSトランジスタQ71とゲートが共通に接続され、かつソースがグランド(GND)に接続された出力側の素子としてのNchMOSトランジスタQ72とから構成されている。すなわち、固体撮像素子3から信号が流れてくる画素信号線20をNchMOSトランジスタQ71,Q72からなるカレントミラー70に接続する。両NchMOSトランジスタQ71,Q72としては同じ特性のものが用いられる。
【0050】
また、図3(A)に示すように、カレントコピア90は、入出力端子としてのドレインがNchMOSトランジスタQ72のドレインと接続され、ソースが電源線VDDに接続されたPchMOSトランジスタQ91と、このPchMOSトランジスタQ91のゲートと電源線VDDとの間に接続されたサンプリング用の容量素子C91と、PchMOSトランジスタQ91のゲートとドレイン間に接続されたスイッチ素子SW91と、PchMOSトランジスタQ91のドレインと電流出力端子Ioutとの間に接続されたスイッチ素子SW92とから構成されている。
【0051】
すなわち、先ず、カレントミラー70の出力、つまりNchMOSトランジスタQ72のドレイン端子を、PchMOSトランジスタQ91のドレイン端子に接続する。PchMOSトランジスタQ91のゲートには、サンプリング用の容量素子C91が電源電圧VDDとの間に接続され、また、ゲートとドレインの間にスイッチ素子SW91が挿入され、カレントコピア90として構成される。
【0052】
NchMOSトランジスタQ72とPchMOSトランジスタQ91のドレイン端子同士をつないだノードの先には、スイッチ素子SW92が接続され、出力端子Ioutに接続される。
【0053】
ここで、図3(A1)に示すように、スイッチ素子SW91を導通状態、スイッチ素子SW92を非導通状態に制御するとカレントコピア90は入力フェーズとなり、図3(A2)に示すように、スイッチ素子SW91を非導通状態、スイッチ素子SW92を導通状態に制御するとカレントコピア90は出力フェーズとなる。
【0054】
なお、この図3(A)の例では、固体撮像素子3が増幅トランジスタ13としてNchMOSトランジスタを備えているので、これに応じて、カレントミラー70としてNchMOSトランジスタを、カレントコピア90としてPchMOSトランジスタをそれぞれ使用しているが、固体撮像素子3が、増幅トランジスタ13としてPchMOSトランジスタを備えている場合には、カレントミラー70およびカレントコピア90の形態も、図3(A)にて使用しているトランジスタのNchとPchの極性を反転させたものを使用すればよい。
【0055】
図3(B)には、固体撮像素子3の出力信号波形IINと合わせて、スイッチ素子SW91の制御パルスΦRST、スイッチ素子SW92の制御パルスΦDET、および出力端子Ioutに現れる出力信号波形Ioutとが示されている。ただし、制御パルスΦRST,ΦDETは、ハイ(H)期間にそれぞれのスイッチ素子を導通状態(オン)、ロー(L)期間に非導通状態(オフ)に制御するものとする。このΦRSTとΦDETのスイッチ制御によって、PchMOSトランジスタQ91および容量素子C91はカレントコピアとして動作する。
【0056】
固体撮像素子3から水平信号線20を介して、カレントミラー70のNchMOSトランジスタQ71に、図3(B)に示す信号波形の信号電流IINが供給される。この信号波形は、電流出力型の固体撮像素子の一般的な出力信号波形と同じである。たとえば、1画素期間内にはリセット期間と検出期間とがあり、リセット期間にはオフセット成分の信号Ioffが、検出期間には検出電流“Ioff−Isig”が出力される。その差分であるIsigが本来必要な信号電流となる。
【0057】
固体撮像素子3から出力されたこの信号電流IINは、画素信号線20を介してNchMOSトランジスタQ71,Q72から構成されるカレントミラー70に供給される。カレントミラー70は入力と出力の電流が同じになるように働くため、NchMOSトランジスタQ71に入力された信号電流は、そのままNchMOSトランジスタQ72のドレインに現れる。
【0058】
固体撮像素子3の出力信号IINがリセット期間にあるときには、図3(A1)に示すように、制御パルスΦRSTのH期間によってスイッチ素子SW91を導通状態、制御パルスΦDETのL期間によってスイッチ素子SW92を非導通状態に制御する。このときカレントコピア90は入力フェーズとなり、固体撮像素子3からカレントミラー70を介して流れてきた電流Ioffをすべて入力する。
【0059】
そして、このときの信号電流(オフセット成分)Ioffの大きさに応じた電圧がPchMOSトランジスタQ91のゲート端子に現れ、次の瞬間スイッチ素子SW91を非導通状態にすることで、そのときのゲート電圧を容量素子C91が記憶する。このカレントコピア90は出力フェーズとなり、先に入力したオフセット電流Ioffを記憶し、そのまま流し続けようとする。
【0060】
この状態で次に固体撮像素子3の出力信号IINは検出期間に移り、“Ioff−Isig”という信号がカレントミラー70を介して流れ込んでくるが、カレントコピア90は出力フェーズにあるため、先に容量素子C91に記憶した電流Ioffを流し続けようとする。このときスイッチ素子SW92を導通状態にしてやることで、カレントコピア90の記憶した電流Ioffと、カレントミラー70を介して流れ込んでくる信号電流“Ioff−Isig”の差分だけがIout端子に現れることになる。すなわち、“Iout=Ioff−(Ioff−Isig)=Isig”となり、オフセット成分Ioffを含まない純粋な信号IsigだけがIout端子に現れることになる。
【0061】
このように、図3に示した構成を用いることで、FPNの原因となるオフセット電流Ioffを取り除き、本来の信号成分Isigだけを出力端子Ioutから電流信号Ioutとして取り出すことができ、電流モードのCDS処理機能(すなわちFPN抑制機能)を実現することができる。なお、この出力電流信号は連続波となっていないが、サンプリングによって連続波に変換される。
【0062】
この回路は、NchMOSトランジスタQ71,Q72からなる1つのカレントミラー70と、PchMOSトランジスタQ91、容量素子C91、およびスイッチ素子SW91,SW92からなる1つのカレントコピア90だけで構成され、非常に回路構成が簡単で素子数が少ないという特徴を持つ。また、電流サンプリング部9として機能するカレントコピア90に対する制御も、リセット期間中に記憶、検出期間中に出力と、2つのフェーズを持つだけなので、非常に制御が簡単であるという特徴をもつ。
【0063】
また、画素信号線20の電位は、カレントミラー70を構成するダイオード接続されたNchMOSトランジスタQ71によって常に決定され、NchMOSトランジスタQ71のVth+その時の電流値とトランジスタサイズに応じたバイアス値となる。トランジスタのVthとサイズを適切に選択することよってGND付近で常に安定にすることができる。そして、これにより、固体撮像素子3内の増幅トランジスタ13は常に良好な増幅率を保ち、リニアリティの悪化を防ぐことができる。
【0064】
図4は、撮像装置1のより具体的な構成例を示した図であって、上記図3に示したカレントコピアを利用する電流信号検出部5の一実施形態とともに、可変利得増幅器200や電流電圧変換部220の一実施形態を示したものである。
【0065】
電流信号検出部5の後段に設けられた可変利得増幅器200は、NchMOSトランジスタQ201,Q202,Q203,Q204、このNchMOSトランジスタQ201〜Q204のそれぞれ対応するように設けられた電流源I201,I202,I203,I204、およびNchMOSトランジスタQ202〜Q204と対応する電流源I202〜I204のそれぞれの間に配されたスイッチ素子SW202a,SW202b,SW203a,SW203b,SW204a,SW204bを備えたカレントミラー回路により構成されている。
【0066】
図示した例では、電流入力側にNchMOSトランジスタQ201および電流源I201が配され、電流出力側にNchMOSトランジスタQ202〜Q204および電流源I202〜I204がスイッチ切替え可能に配されている。つまり、出力側にカレントミラー回路の出力段を3並列した構成としている。ただしこれは、必要なゲインに応じて構成されるもので、特に3並列に限るわけではない。また、NchMOSトランジスタでカレントミラー回路を構成しているが、PchMOSトランジスタを用いて構成してもよい。
【0067】
電流信号検出部5から出力された電流信号S0は、カレントミラー構成の可変利得増幅器200の入力側であるNchMOSトランジスタQ202のゲート端子に入力される。カレントミラー回路は単に入力された電流をそのミラー比に応じて出力するだけであるが、そのミラー比を可変にすることで可変利得動作させることができる。ここで、ミラー比を可変にするために設けられたのが、スイッチ素子SW202a〜SW204bである。このスイッチ素子SW202a〜SW204bを必要なゲインに応じて導通させると、ミラー比を決定することができる。また、電流信号検出部5からの信号電流S1が“0”になっても、可変利得増幅器200が動作するように、バイアス電流を流す機構として、電流源I201〜I204を備えている。
【0068】
この可変利得増幅器200の後段に設けられた電流電圧変換部220は、差動増幅器222と、この差動増幅器222の反転入力端子(−)と出力端子との間に配された抵抗素子224と、差動増幅器222の非反転入力端子(+)と基準電圧(具体的にはGND(接地))との間に配された基準電圧源226とを備える。基準電圧源226は、電流電圧変換部220にて電流電圧変換作用を行なう場合の電圧の基準となるものである。
【0069】
可変利得増幅器200から出力された電流信号S1は、電流電圧変換部220を構成する差動増幅器222の反転入力端子(−)に直接に入力される。また、差動増幅器222の反転入力端子(−)には、電流モードのクランプ機能を有する差動増幅器252からクランプ電流Scpも直接に入力される。
【0070】
つまり、この構成によれば、差動増幅器222の反転入力端子(−)にて、可変利得増幅器200からの電流信号S1と、差動増幅器252からのクランプ電流Scpとが合成され、差動増幅器222にて直ちに電圧信号S3に変換される。差動増幅器222の反転入力端子(−)にて直接に電流加算しているので、抵抗などを利用した電圧加算器のような特別な回路は必要としないので、部品点数を削減することができる。電流出力型の固体撮像素子3との組合せにマッチした電流型のクランプ回路とすることができる。
【0071】
クランプ回路250は、電流出力型の差動増幅器252の反転入力端子(−)と電流電圧変換部220の出力との間に、クランプのタイミングを制御するスイッチ素子254を備える。スイッチ素子254の制御端子にはクランプのタイミングを規定するクランプパルスが入力される。具体的には、固体撮像素子3のOPB画素位置に応じたパルスが入力されることで、OPBクランプが実現されることになる。
【0072】
この構成において、差動増幅器252は、スイッチ素子254で制御される任意の時間(前例ではOPBのタイミング)において、A/D変換器28の入力電圧、つまり電流電圧変換部220から出力された電圧信号S3を監視し、差動増幅器252の非反転入力端子(+)に接続された基準電圧源290の電圧との差がなくなるように、電流電圧変換部220の入力(本例では差動増幅器222の反転入力端子(−))に対して電流モードで帰還をかける。なお、スイッチ素子254がオフしている期間に、オン時に監視していた値を保持するために、サンプルホールド回路などを差動増幅器252の手前に挿入してもよい。
【0073】
ここで、このような電流帰還型の電流クランプ部26によれば、電圧帰還型の場合に必要だった電圧加算器や、DC成分をカットするための容量素子などが不要になり、単純に信号電流S1にクランプ電流Scpを加えるだけでクランプができる。このため、部品点数を削減することができ、また信号が通過する回路数を減らすことができるため、ノイズの混入なども少なくすることができる。
【0074】
また、クランプ電流を注入する回路自体は、たとえばMOSトランジスタの定電流特性を用いることで簡単に形成することができ、システムの複雑化を抑えることができる。特に、図4で例示した電流信号検出部5のような電流型のCDS回路を構成することで、電流帰還型のクランプ回路を用いることができ、システムの単純化に貢献する。たとえば、CMOSトランジスタなどを用いて、固体撮像素子3、電流信号検出部5、および電流クランプ部26を、一体的に半導体基板上に構成することもできる。
【0075】
さらに、CDS機能を有する電流信号検出部5や可変利得増幅器200は電流型の信号処理を行なうため、限られた電源電圧のなかで信号を処理する場合において、電圧信号で処理するよりも回路のダイナミックレンジを確保しやすいという利点もある。
【0076】
図5は、クランプ回路250の具体的な構成例を示す図である。ここで、図5(A)に示す一例は、電流出力型の差動増幅器252をCMOSトランジスタで具体的に構成した場合を示している。電流出力型の差動増幅器252は、その主要部である差動増幅器252aとPchMOSトランジスタ252bとから構成されている。クランプ回路250は、差動増幅器252aとPchMOSトランジスタ252bとの間に、差動増幅器252aの出力を受けて、それに応じてPchMOSトランジスタ252bのゲート端子を制御するクランプ電圧Vcpを発生する制御電圧発生回路260を有する。
【0077】
PchMOSトランジスタ252bのソース端子は電圧源(本例ではVDD)に接続され、ドレイン端子は電流電圧変換部220の入力に接続される。図4に示した電流電圧変換部220との対応では、ドレイン端子は差動増幅器222の反転入力端子(−)に接続され、PchMOSトランジスタ252bで生成されたクランプ電流Scpが差動増幅器222の反転入力端子(−)に入力される構成とする。
【0078】
PchMOSトランジスタ252bが飽和領域で動作するような電圧を制御電圧発生回路260が加えることで、PchMOSトランジスタ252bはゲート−ソース間の電圧に応じた電流を流す電流源として動作する。つまり、PchMOSトランジスタ252bは、制御電圧発生回路260から出力されるクランプ電圧Vcpをクランプ電流Scpに変換する電圧電流変換部として機能する。これにより、クランプ回路250は、電流出力型のクランプ回路としての機能を果たすことができる。
【0079】
なお、制御電圧発生回路260を用いることなく、差動増幅器252aの出力電圧を直接PchMOSトランジスタ252bのゲート端子に加える構成としても、出力信号のDCレベルを制御する、つまりクランプ機能を作動させることができる。
【0080】
また、図5(A)に示す一例では、PchMOSトランジスタ252bのみでクランプ電流Scpを電流電圧変換部220の入力に供給する構成としているが、PchMOSトランジスタ252bをNchMOSトランジスタに置き換えて、電流電圧変換部220の入力からクランプ電流ScpをNchMOSトランジスタ側に引き込む構成としてもよい。また、PchMOSトランジスタおよびNchMOSトランジスタの両方を用いて、電流の流れる方向を切り替えて使う構成とすることもできる。
【0081】
また、図5(A)に示す一例では、PchMOSトランジスタ252bを用いて、制御電圧発生回路260から出力されるクランプ電圧Vcpをクランプ電流Scpに変換するようにしていたが、これに限らず、差動増幅器252aの出力端子を電流出力型の構成とすることで、制御電圧発生回路260やMOSトランジスタなどによる電圧電流変換部を設けることなく、その電流出力型の差動増幅器の出力にて直接にクランプ電流Scpを発生させる構成とすることもできる。
【0082】
図5(B)に示す第2例は、PchMOSトランジスタ252bのドレイン端子に3端子スイッチ素子258を挿入した構成例を示している。3端子スイッチ素子258は、入力端子aがPchMOSトランジスタ252bのドレイン端子と接続され、一方の出力端子bが電流電圧変換部220の入力部に接続され、他方の出力端子cが電流電圧変換部220の動作基準点と接続される構成とする。
【0083】
図4に示した電流電圧変換部220との対応では、出力端子bは差動増幅器222の反転入力端子(−)に接続され、PchMOSトランジスタ252bで生成されたクランプ電流Scpが3端子スイッチ素子258を介して差動増幅器222の反転入力端子(−)に入力される構成とする。また、出力端子cは電流電圧変換部220の非反転入力端子(+)と接続され、その非反転入力端子(+)に接続された基準電圧源226と同じ基準電圧V2が印加されるようにする。以下、3端子スイッチ素子258の役割について説明する。
【0084】
図3にて電流信号検出部5の具体例を挙げたように、カレントコピアセルを用いて電流モードでCDS処理をする場合、リセット期間にサンプリングのためにスイッチ素子SW92を閉じる必要がある。このとき、可変利得増幅器200やクランプ回路250には信号電流S1が流れてこないことになるので、電流電圧変換部220には、クランプ電流Scpだけが流れ込むことになる。
【0085】
クランプ電流Scpは信号電流が流れている期間に電流電圧変換部220のダイナミックレンジがきちんと確保されるように流れているため、信号電流S1がなくなってしまうと、クランプ電流Scpのせいで電流電圧変換部220が一時的にそのダイナミックレンジをはずしてしまう可能性がある。一般的に差動増幅器を用いて作られているI/V変換回路の場合は、一旦ダイナミックレンジから外れてしまうと動作スピードが極端に遅くなるなど、通常の動作状態に復帰するのに時間がかかる場合がある。
【0086】
このような問題を避けるために、スイッチ素子SW92のオンオフ制御と同じタイミングでスイッチ素子258をオンオフ制御する。すなわち、スイッチ素子SW92が非導通状態になって信号電流S1が電流電圧変換部220側に流れてこなくなったときに、スイッチ素子258を出力端子bから切断して電流電圧変換部220の入力部とPchMOSトランジスタ252bとを切り離す。これにより、電流電圧変換部220に入力される撮像信号S1へのクランプ電流Scpの帰還を停止することで、電流電圧変換部220へのクランプ電流Scpの流入を防ぎ、ダイナミックレンジをはずしてしまうことを防ぐようにする。
【0087】
また、単純にスイッチ素子258を切断してしまうと、PchMOSトランジスタ252bからのクランプ電流Scpが流れ込む先を失い、クランプ電流Scpの電流値が“0”になってしまう。すると次にスイッチ素子258を出力端子b側に接続してクランプ電流Scpを流し始めたときに、所望の電流値に落ち着くまでに時間がかかってしまうため、規定の時間内に信号を忠実に再現できなくなってしまう虞れがある。
【0088】
そこで、スイッチ素子258を単純にオンオフ制御するのではなく、図5(B)に示すように、スイッチ素子SW92を非導通状態にするときにはスイッチ素子258を出力端子bから出力端子c側に切り替え、電流電圧変換部220の非反転入力端子(+)側に接続することで、この非反転入力端子(+)の接続されている基準電圧源226につなぎ変える。つまり、スイッチ素子SW92を非導通状態にするリセット期間には、撮像信号へのクランプ電流Scpの帰還を停止させるとともに、この帰還を停止させたクランプ電流Scpを、電流電圧変換部220の動作基準点を設定するための基準電圧源226に向けて還流させる。
【0089】
こうすることで、クランプ電流Scpを流し込むPchMOSトランジスタ252bから見れば、クランプ電流Scpを電流電圧変換部220に流し込んでいるときも、遮断(カット)しているときも、見かけ上何も変わらないように見えるため、常に制御電圧発生回路260によって制御された電流を流し続けることができ、クランプ電流Scpの安定性を保つことができる。つまり、常にクランプ電流Scpの安定性を保ち、次に再びクランプ電流Scpを撮像信号S1に流し込むときにすぐに所望の電流が得られるようになる。
【0090】
以上説明したように、上記実施形態の構成によれば、電流帰還型のクランプ回路を用いるようにしたので、電圧帰還型の場合に必要だった電圧加算器やDC成分カットするための容量素子などが不要になり、単純に信号電流にクランプ電流を帰還するだけでDCクランプが可能となる。このため、部品点数を削減することができ、また信号が通過する回路数を減らすことができるため、ノイズの混入なども少なくすることができる。
【0091】
加えて、図5にて具体的構成例を示したように、クランプ電流を注入する回路自体は、MOSトランジスタの定電流特性を用いることで簡単に形成することができ、システムの複雑化を抑えることができる。さらに、電流型の信号処理を行なう構成のCDS回路やPGA回路と組合せることで、限られた電源電圧のなかで信号を処理する場合において、電圧信号で処理するよりも回路のダイナミックレンジを確保しやすいという効果を享受することもできる。
【0092】
図6は、クランプ回路、特に制御電圧発生回路をより具体的に示した構成例を示す図である。ここで、図6(A)は、その構成を示すブロック図であり、図6(B)は、このクランプ回路にて使用されるパルス信号のタイミングチャートである。このクランプ回路300の構成は、信号処理系統用のA/D変換器28とは独立に設けられた専用のA/D変換部を含むデジタル回路の演算処理部を備え、デジタル回路の処理結果(デジタル値)をD/A変換器を用いてアナログ電圧信号に戻し、PchMOSトランジスタ252bの入力電圧として供給することで、PchMOSトランジスタ252bにてクランプ電流Scpを発生させる構成とした点に特徴を有する。また、このクランプ回路300は、応答速度が比較的高速のスタートアップモード動作部と、応答速度が比較的低速のノーマルモード動作部の何れか一方で動作可能に構成されている。
【0093】
図6(A)に示すように、クランプ回路300は、先に示したクランプ回路250における差動増幅器252aに相当する比較器(コンパレータ)302と、比較パルスCPの数をカウントするアップダウンカウンタ304と、アップダウンカウンタ304のカウント値CNTが所定条件に合致するか否かを判定する判定回路306とを備える。アップダウンカウンタ304のリセット端子RSTには、インバータ308で垂直同期信号VSを反転させた反転垂直同期信号NVSが入力され、この反転垂直同期信号NVSごとにカウント値CNT1がリセットされるようになっている。
【0094】
また、クランプ回路300は、アップダウンカウント機能を有するレジスタカウンタ310と、レジスタカウンタ310のカウント値CNT2を直接にアナログ電圧Vcpに変換するD/A変換器312と、D/A変換器312から出力されたアナログ電圧を電流信号に変換する電圧電流変換器(V/I変換器)314とを備える。電圧電流変換器314から出力される電流信号(クランプ電流Scp)は、電流電圧変換部220の入力部へ供給される。
【0095】
レジスタカウンタ310から電流電圧変換部220までの制御系統は、カウント値CNT2をアップすればOPBレベルが上昇し、逆にカウント値CNT2がダウンすればOPBレベルを低下させるような極性とする。電圧電流変換器314としては、先に述べたクランプ回路250におけるPchMOSトランジスタ252bを用いればよい。この場合、D/A変換器312の出力をPchMOSトランジスタ252bのゲート端子に接続する。前記のような制御極性となるように、必要に応じて反転増幅器を設けるなどすればよい。
【0096】
レジスタカウンタ310は、クランプ回路300の動作モードに応じて、カウントする対象が異なるようになっている。この仕組みのために、クランプ回路300は、モード切替判定回路320と、このモード切替判定回路320の制御の元でレジスタカウンタ310のクロック端子CKに入力されるパルスを垂直同期信号VSおよび比較パルスCPの何れか一方に切り替える第1スイッチ322と、同じくレジスタカウンタ310のアップ/ダウン切替端子(U/D)に入力される信号を比較器302の出力および判定回路306の何れか一方に切り替える第2スイッチ324とを備える。
【0097】
アップダウンカウンタ304とレジスタカウンタ310とは、カウント対象が異なるものの、基本的な動作はアップダウンカウント機能を備える点で同じである。ただし、レジスタカウンタ310のカウント値CNT2は、直接後段のD/A変換器312のレジスタ値を担うことになるので、レジスタカウンタ310には、収束させたいOPBレベルに応じた初期値D1がセットされる。
【0098】
そして、電流電圧変換部220から得られる撮像信号S3をデジタル信号に変換しデジタル信号処理をする信号処理系統用のA/D変換器28とは独立に、信号処理系統用のA/D変換部よりもビット分解能が劣る直流レベル比較用のA/D変換部として、比較器302や、アップダウンカウンタ304あるいはレジスタカウンタ310が設けられている。
【0099】
たとえば、スタートアップモード時には、比較器302とレジスタカウンタ310により、事実上のサンプリング周波数が比較パルスCPの周波数となる実質的に1ビットのA/D変換部が構成される。またノーマルモード時には、比較器302とアップダウンカウンタ304により、実質的に1ビットのA/D変換部が構成される。また、判定回路306やレジスタカウンタ310は、直流レベル比較用のA/D変換部として機能する比較器302やアップダウンカウンタ304もしくは当該レジスタカウンタ310により得られたデジタルデータに基づいて、直流レベルと基準値との差に応じた制御電圧信号をデジタル信号処理により求めるデジタル演算処理部として機能する。
【0100】
クランプ回路300にて使用される動作制御用の垂直同期信号VSおよび比較パルスCPは図示しない図示しないタイミングジェネレータから発せられる。ここで、図6(B)に示すように、垂直同期信号VSは、1フィールド(または1フレーム)の最初に送出されるパルスである。また比較パルスCPは、感光部10の各水平走査ライン(1H)の最初に送出される水平同期信号HSに連動して、水平走査方向の先頭側におけるOPB画素位置で送出されるパルスである。この比較パルスCPは、固体撮像素子3の水平走査方向の先頭側に用意されたOPB画素の任意の1列の出力信号と基準電圧を比較パルスCPのタイミングで比較するためのものである。なお、垂直走査方向の先頭側におけるOPB画素位置では、この比較パルスCPが送出されないようにする。
【0101】
比較器302の一方の入力端子には基準電圧発生回路303から基準電圧V3が入力される。基準電圧発生回路303は、固定の基準電圧ではなく、比較パルスCPごとに略一定幅でスイングさせた(高電圧側と低電圧側とを交互に切り替えた)基準電圧V3を発生する。基準電圧V3はOPBレベルを収束させたい電圧であり、その中央値V30とスイング幅ΔV3は、電流クランプ部26の後段の信号処理に合わせて決まる。
【0102】
比較器302は、この基準電圧V3と電流電圧変換部220から出力される電圧信号S3との大小を比較し結果をデジタル値で出力する。具体的には、“基準電圧V3>電圧信号S3”であれば“H;ハイ”を出力し、それ以外は“L:ロー”を出力する。この比較結果は、スタートアップ時にはレジスタカウンタ310のアップ/ダウン切替端子(U/D)に入力され、ノーマルモード時にはアップダウンカウンタ304のアップ/ダウン切替端子(U/D)に入力される。
【0103】
アップダウンカウンタ304および判定回路306は、ノーマルモード時にのみ動作する部分である。アップダウンカウンタ304は、このアップ/ダウン切替端子(U/D)が“H”すなわち“基準電圧V3>電圧信号S3”のときに比較パルスCPがクロック端子CKに入力されるとカウント値CNT1を“+1”する。逆に、アップ/ダウン切替端子(U/D)が“L”すなわち“基準電圧V3≦電圧信号S3”のときに比較パルスCPがクロック端子CKに入力されるとカウント値CNT1を“−1”する。
【0104】
ここで図6(B)に示すように、比較パルスCPは、OPB画素位置で送出されるものなので、結果として、比較器302とアップダウンカウンタ304とにより、水平走査方向のOPB画素の所定列の出力信号S3と基準電圧V3を比較パルスCPのタイミングで比較し、その比較結果をアップダウンカウンタ304のカウント値CNT1に反映させることになる。
【0105】
アップダウンカウンタ304のカウント値CNT1は、判定回路306の一方の入力端子に入力される。判定回路306は、具体的にはデジタルコンパレータとして構成されており、判定基準としてD0(デジタル値)が他方の入力端子に入力されている。
【0106】
判定回路306は、アップダウンカウンタ304のカウント値CNT1が正の判定基準値“D0”を上回ったら、次の垂直同期信号VSでレジスタカウンタ310のカウント値CNT2を“−1”する信号を出力する。逆に、負の判定基準値“−D0”を下回ったら、レジスタカウンタ310のカウント値CNT2を“+1”する信号を出力する。判定回路306の出力は、レジスタカウンタ310のアップ/ダウン切替端子(U/D)に入力される。
【0107】
比較器302の比較出力を使用するのがスタートアップモード時にはレジスタカウンタ310、ノーマルモード時にはアップダウンカウンタ304である点で異なるものの、その比較出力に基づくカウント動作は、スタートアップモードとノーマルモードともに、水平同期信号HS後の比較パルスCPで行なう。つまり、実質的には、基準電圧V3とOPBレベルとの比較動作は水平同期信号HS後の比較パルスCPのみで行なわれる。
【0108】
よって、この比較パルスCPがアクティブ以外の時間帯は比較器302や基準電圧発生回路303は動作不要である。むしろ動作させておくと、比較器302や基準電圧発生回路303にはDC電流が流れ、消費電流の無駄になるので、比較パルスCPがアクティブのタイミングだけイネーブル(Enable)であればよい。そこで、本実施形態では、オンオフ制御部309により、水平同期信号HSで立ち上がり比較パルスCPで立ち下がる制御信号を作り、この制御信号で比較器302や基準電圧発生回路303にイネーブル(Enable)をかけることで、サンプリング期間以外はスタンバイ状態に切り替えるように構成している。オンオフ制御部309の具体的な回路は図示を省略する。スタンバイ状態とは、サンプリング期間のイネーブル(Enable)状態よりも回路に流れる電源電流が少なくなる状態である。これにより、消費電流を削減することができる。
【0109】
上記構成のクランプ回路300は、スタートアップモードおよびノーマルモードの何れにおいても、電流電圧変換部220の出力する電圧信号S3のOPB画素出力レベルが基準電圧V3より大きいとき比較器302の出力が“L”になるように接続され、レジスタカウンタ310のカウント値CNT2を“1”小さくし、D/A変換器312のアナログ出力であるクランプ制御電圧Vcpを“1LSB”分小さくするように作用する。この結果、電流電圧変換部220のOPB画素出力レベル(OPBレベル)も小さくなり基準電圧V3との差が減少するように、全体が負帰還制御システムを形成する。
【0110】
比較パルスCPと垂直同期信号VSとは、図6(B)から分かるように、比較パルスCPの方が高周波数である。よって、電圧電流変換器314のレジスタ値を設定するレジスタカウンタ310のクロック入力端子CKに比較パルスCPが入力されているときには、全体の制御系は比較的高速に動作する。クランプ回路300は、この動作状態をスタートアップモードとする。一方、クロック入力端子CKに垂直同期信号VSが入力されているときには、全体の制御系は比較的低速に動作する。クランプ回路300は、この状態をノーマルモードとする。
【0111】
ところで、OPB画素出力と基準電圧V3との差が電圧電流変換器314の“1LSB”の変動による出力の変化より小さくなると、比較ごとに電圧電流変換器314の出力電圧を上げ下げするような状態になる。この状態は、上記のデジタル制御の観点からいえば安定点ということができるが、この電圧変動が画像ムラに現れると安定点とはいえず、むしろ発振状態と捉えるの方が適切である。一方、この状態は、OPB画素出力と基準電圧V3が十分近いことを示している。
【0112】
そこで、実際の制御に際しては、OPB画素出力が基準電圧V3から大きく離れているときに基準電圧V3に近づける動作状態をスタートアップモード(モード出力L)とし、比較パルスCPに基づいてレジスタカウンタ310をカウント動作させることで比較的高速に動作させる。そして、スタートアップモードで動作させたときにOPB画素出力と基準電圧V3とが十分近い状態となったことをモード切替判定回路320が検知したら低速動作のノーマルモード(モード出力H)に移行させる。そして、ノーマルモード時には、上記発振状態が生じないよう、スタートアップモード時よりも低速且つ低感度で動作させることとする。
【0113】
モード切替判定回路320は、D/A変換器312の出力電圧の上げ状態から下げ状態への変化を監視することでOPB画素出力が基準電圧V3に近づいたか否かを判断する。たとえば、スタートアップモードでは収束させたい目標クランプレベルと実際のOPBレベルをアナログコンパレータである比較器302で比較するが、D/A変換器312による1ステップ分のOPBレベルの変動幅が目標クランプレベルとOPBレベルより大きい場合には、D/A変換器312の出力電圧を上下させると発振状態になる虞れがある。また、発振状態にならないまでも、デジタルによる離散的な制御となるので収束範囲内に入っても、目標クランプレベルを中心としてOPBレベルの上下動作を繰り返す。
【0114】
そこで、モード切替判定回路320は、目標クランプレベルと実際のOPBレベルとが十分近いと判定されるときに限らず、OPBレベルの上下動作(発振状態によるものも含む)を検知したときにも、ノーマルモードへの移行条件に合致するものと判定する。このモード切替えの判断方法としては、D/A変換器312の出力電圧の上げ状態から下げ状態への変化(あるいはその逆の変化)をレジスタカウンタ310のカウント値CNT2の変化を監視して、1回の変化でモード切替条件に合致したと判断することも可能である。また、数回の上げ下げをカウントしたことを条件にモード切替条件に合致したと判断することも可能である。
【0115】
図7は、クランプ回路300におけるスタートアップモードの制御動作を示すフローチャートである。このスタートアップモードは、クランプパルスとしての比較パルスCP期間中に収束させたい目標レベルと実際のOPBレベルとをアナログコンパレータである比較器302で比較し、検出したOPBレベルが低い場合はレジスタカウンタ310のカウンタ値CNT2を1つ上げる、逆に高い場合は1つ下げるという処理をする。レジスタカウンタ310はD/A変換器312と接続されているので、カウンタ値CNT2がアナログ値に変換されて電流加算部280にて信号ラインに加算されることによりOPBレベルが上下する。このように比較の都度、OPBレベルを収束させたい目標レベルに近づけることで高速の引き込みを可能する。以下具体的に説明する。
【0116】
クランプ回路300は、先ず“スタートアップモードの初期化”を行なう(S100)。たとえば、モード切替判定回路320はモード出力を“L”にセットする。またクランプ回路300は、レジスタカウンタ310に初期値D1をセットする。これを受けて、電圧電流変換器314から初期値D1に応じた電圧が出力され、これを受けた電圧電流変換器314が初期のクランプ電流Scpを電流電圧変換部220の入力部に供給する。
【0117】
次に、クランプ回路300は、電流電圧変換部220の電圧信号S3が示すOPBレベルと基準電圧V3とを比較し、この比較結果を、D/A変換器312のレジスタ値を担うレジスタカウンタ310に入力する。結果の取り込みはOPB画素を出力しているタイミングで立ち上がる比較パルスCPで行なうことによりOPB画素と基準電圧V3の比較結果として反映する。
【0118】
具体的には、先ず、比較器302とレジスタカウンタ310とにより、電流電圧変換部220の電圧信号S3が示すOPBレベルと基準電圧V3とを比較パルスCPに基づいて比較する(S102)。OPBレベルが基準電圧V3よりも大きければ、レジスタカウンタ310は、レジスタカウンタ値CNT2を“−1”する(S102−YES,S110)。これを受けて、D/A変換器312は、その出力電圧を低下させる(S112)。これにより、OPBレベルが低下する(S114)。この後、ステップS102に戻り、次の水平走査について上記処理(S102〜S114)を繰り返す。つまり、OPBレベルが基準電圧V3以下となるまで、水平走査のOPB画素ごとに上記処理を繰り返すことでOPBレベルを基準電圧V3まで低下させる。
【0119】
逆に、OPBレベルが基準電圧V3以下のとき(小さいか等しいとき)は、レジスタカウンタ310はレジスタカウンタ値CNT2を“+1”する(S102−NO,S120)。これを受けて、D/A変換器312は、その出力電圧を上昇させる(S122)。これにより、OPBレベルが低上昇する(S124)。この後、ステップS102に戻り、次の水平走査について上記処理(S102〜S124)を繰り返す。つまり、OPBレベルが基準電圧V3以上となるまで、水平走査のOPB画素ごとに上記処理を繰り返すことでOPBレベルを基準電圧V3まで上昇させる。
【0120】
この過程で、モード切替判定回路320は、レジスタカウンタ310のカウント値CNT2を監視し、カウント値CNT2のアップからダウンへの変化、あるいはダウンからアップへの変化の回数をカウントする(S130)。そして、このカウント数が予め定めてあるノーマルモードへの切替条件を満足するか否かを判定する(S132)。切替条件を満足するときには、モード切替判定回路320は、モード出力を“L”から“H”に切り替えることで、クランプ回路300をノーマルモードに移行させる(S134)。
【0121】
ステップS122,S132によるOPBレベル制御電圧の切替えは比較パルスCPごとになされるので、比較的高速の制御動作となる。つまり、スタートアップモード時には、OPBクランプレベルを設定値に急速に収束させるモードとして動作させることができる。
【0122】
なお、ノーマルモードに移行した後、何らかの原因でクランプ動作が不安定になりOPBレベルが所定範囲外になったときには、モード切替判定回路320は、モード出力を“H”から“L”に切り替えることで、クランプ回路300をスタートアップモードに移行させる(S140)。これにより、上記の高速な引き込み動作を再起動することができる。
【0123】
図8は、クランプ回路300におけるノーマルモードの制御動作を説明する図である。ここで、図8(A)は制御手順を示すフローチャートであり、図8(B)は、基準電圧発生回路303が発生する基準電圧V3の一例を示す図である。
【0124】
スタートアップモードからノーマルモードに移行すると、クランプ回路300は、先ずアップダウンカウンタ304のカウント値CNT1を初期化する(S200)。また、このノーマルモードでは、比較器302の比較出力を、垂直同期信号VSで毎回クリアされるレジスタカウンタ310側に切り替え入力する。
【0125】
そして、1フレーム中、OPB画素出力のレベルが基準電圧V3より大きければ“+1”、小さければ“−1”を繰り返し、カウンタ値CNT1が正の基準値“D0”を上回ったら、判定回路306が次の垂直同期信号VSでレジスタカウンタ310のカウント値CNT2を“−1”する信号を送る。逆に、負の基準値“−D0”を下回ったら、カウント値CNT2“+1”する信号を送る。
【0126】
具体的には、先ず、比較器302とアップダウンカウンタ304とにより、電流電圧変換部220の電圧信号S3が示すOPBレベルと基準電圧V3とを比較パルスCPに基づいて比較する(S202)。OPBレベルが基準電圧V3よりも大きければ、アップダウンカウンタ304は、カウンタ値CNT1を“+1”する(S204)。逆に、OPBレベルが基準電圧V3以下のとき(小さいか等しいとき)は、アップダウンカウンタ304はカウンタ値CNT1を“−1”する(S206)。判定回路306は、カウント値CNT1と判定基準D0とを比較し、その結果をレジスタカウンタ310に入力する。レジスタカウンタ310のクロック端子CKには垂直同期信号VSが入力されており、レジスタカウンタ310は、判定回路306の判定結果を垂直同期信号VSごとにチェックする(S210)。
【0127】
ここで図8(B)に示すように、基準電圧発生回路303は、ノーマルモード時の基準電圧V3を比較パルスCPごとに変動幅ΔV3だけ上下に変動させている。これに応じて、たとえば、アップダウンカウンタ304のカウント値CNT1が“±64”を超えたところでレジスタカウンタ310を動作させるように判定回路306に、判定基準値D0として“64”をセットする。OPB画素出力が基準電圧V3の大きいレベル“V3+”より大きい場合、アップダウンカウンタ304は比較パルスCPの都度に“+1”を繰り返し64回目の比較で“+64”に達する(S202,S204,S210)。
【0128】
そして、カウンタ値CNT1が正の基準値“D0”(前例では64)を上回っていると判定回路306の判定結果が示しているときには、レジスタカウンタ310は、次の垂直同期信号VSと同時にカウント値CNT2を“−1”する(S220)。これを受けて、D/A変換器312は、その出力電圧を低下させる(S222)。これにより、OPBレベルが低下する(S224)。この後、ステップS200に戻り、次のフレームについて上記処理(S200〜S224)を繰り返す。つまり、OPB画素出力が基準電圧V3の中央値V30に近づくまで、上記処理を繰り返す。
【0129】
逆に、OPB画素出力が基準電圧V3の小さいレベル“V3−”より大きい場合、アップダウンカウンタ304は比較パルスCPの都度に“−1”を繰り返し64回目の比較で“−64”に達する(S202,S206,S210)。そして、カウンタ値CNT1が負の基準値“−D0”(前例では−64)を下回っていると判定回路306の判定結果が示しているときには、レジスタカウンタ310は、次の垂直同期信号VSと同時にカウント値CNT2を“+1”する(S230)。これを受けて、D/A変換器312は、その出力電圧を上昇させる(S232)。これにより、OPBレベルが上昇する(S234)。この後、ステップS200に戻り、次のフレームについて上記処理(S200〜S234)を繰り返す。つまり、OPB画素出力が基準電圧V3の中央値V30に近づくまで、上記処理を繰り返す。
【0130】
このように、ノーマルモード時には、クランプパルス期間中、収束させたい目標クランプレベルに対応する基準電圧V3と実際のOPBレベルとを比較器302により比較し、その結果(大小)をアップダウンカウンタ304でカウントする。そして、収束させたいレベルに対して、大ならば“+1”、小ならば“−1”のようにアップダウンカウンタ304を駆動しカウント値CNT1を保持する。そして、アップダウンカウンタ304にて、カウント値CNT1を監視し、このカウント値CNT1が事前に設定したレベル(前例の判定基準値±D0)を超えた時点で初めてクランプレベル変更の信号をレジスタカウンタ310に送出する。
【0131】
このように、比較結果を直接D/A変換器312の出力に反映させないようにすることによって、コンパレータのエラーやノイズに対する安定性を持たせることができる。加えて、クランプレベル変更の必要が生じた後の垂直走査のスタートパルスである垂直同期信号VSの直後にクランプレベルを変更することで、1枚の画像を安定させ画像途中のノイズ発生を防ぐこともできる。
【0132】
一方、OPB画素出力が基準電圧V3の大きいレベル“V3+”と小さいレベル“V3−”の間にあるときは、比較パルスCPに基づく比較ごとにアップダウンカウンタ304は、そのカウント値CNT1に対する“+1”と“−1”を繰り返すことになる。この結果、アップダウンカウンタは“±64”に達することができずクランプレベルは固定されたままとなる。このように、基準電圧V3の変動幅ΔV3は、クランプ回路300の不感帯として作用する。
【0133】
クランプレベルは、レジスタカウンタ310のカウント値CNT2をD/A変換器312でアナログ値に直したものに対応するもので離散的な値をとる。D/A変換器312の1LSB分に応じたクランプレベル変動分より基準電圧V3の変動幅ΔV3を大きくとることで、OPB画素出力を不感帯に落とし込むことができる。
【0134】
つまり、このノーマルモードでは、スタートアップモードよりも低感度でOPBクランプ動作をさせることができる。またこのことにより、ノイズに対する安定性を確保することができる。ただし現実には、OPB画素出力にノイズが混入するため平均的には不感帯に落ち込んでいても、瞬間的には変動幅を超えることがある。ノイズが大きい場合、確率的に先の例でいえば64回カウントアップあるいはカウントダウンすることもありえる。この変動は、次のフレームで戻る確率が高く、これを繰り返すと面フリッカとなる。この場合は、基準電圧V3の変動幅ΔV3を調整することにより、OPBクランプの感度を設定することができる。
【0135】
また、ノーマルモードではレジスタカウンタ310の変化を垂直同期信号VSに同期して行なう。つまり事実上のサンプリング周波数が垂直同期信号VSの周波数となる。これは1枚の画像の先頭部分でクランプレベルを変化させることを意味する。これにより、画像途中にクランプノイズが混入することを防ぐことができるという効果が得られる。また、ステップS222,S232によるOPBレベル制御電圧の切替えは垂直同期信号VSごとになされるので、比較的ゆっくりとした制御動作となる。この点では、OPBクランプ制御を安定的に動作させる上で効果が高い。つまり、ノーマルモードでは、OPBレベルが基準値にほぼ収束したところで、クランプレベルの変動に対し感度の低い状態で動作させることができる。
【0136】
なお、ノーマルモードに移行した後、何らかの原因でクランプ動作が不安定になりOPBレベルが所定範囲外になったときには(S202)、モード切替判定回路320は、モード出力を“H”から“L”に切り替えることで、クランプ回路300をスタートアップモードに移行させる(S240)。これにより、スタートアップモードによる高速な引き込み動作を再起動することができる。
【0137】
以上のように、デジタル回路による演算処理部は、固体撮像素子3が出力する光学的黒レベル(OPB)をある一定の設定値に固定させるために必要なDCシフト量、つまり固体撮像素子3におけるOPBクランプレベルをデジタル値で保持することにより、アナログ値で保持するときのような、外付け容量を必要としない。このため、部品点数の削減や実装面積の縮小しつつ、画面内での黒レベル変動を抑えるOPBクランプ機能をデジタル処理にて実現することができる。
【0138】
また、クランプレベルをデジタル化する回路(A/D変換器)を信号系統とは独立に設けることで、低分解能のA/D変換器を利用することができる。たとえば、OPBレベルのデジタル化を比較器302つまり1ビットでデジタル化するアナログコンパレータを利用することができ、多ビットのA/D変換器を使う場合に比べ、サンプリング周波数を低くすることデジタルノイズの問題を緩和し回路規模を小さくすることができる。よって、クランプ回路300を固体撮像素子3と同一の半導体基板上に集積することにより、高集積化が可能なクランプシステムを有する固体撮像装置を提供することができる。
【0139】
また、OPBレベルの変動に対する動作速度や感度の違う複数の動作モードを設けることで、高速の引き込みとノイズに対する安定性という相反する特性を持たせることができる。たとえば、高速且つ通常感度のスタートアップモードと低速且つ不感帯付きのノーマルモードとを切替使用可能に構成すれば、クランプレベルを素早く収束させるためのスタートアップモードにて収束させた後、OPBレベルの変動に対する感度の低いノーマルモード(通常動作モード)へ移行させることで、高速の引き込みとノイズに対する安定性を併せ持つことができる。
【0140】
これにより、スタンバイ解除時や、PGAのゲイン変更などによる急激なオフセット量の変動に伴なう大幅なクランプレベルの変動に対し急速にクランプレベルを収束させることができ、また安定状態においては感度を抑えることによりノイズによるクランプレベルの変動を抑えることができる。
【0141】
図9は、デジタル回路の演算処理部を含むクランプ回路を備えた撮像装置の他の実施形態を説明する図である。ここで図9(A)は、その概略構成図であり、図9(B)は制御用パルスのタイミングチャートである。
【0142】
本実施形態の撮像装置1は、電流クランプ部26が、ビット分解能(A/D変換精度やD/A変換精度)の異なる複数系統のクランプ回路を有する点に特徴を有する。電流加算部280と高分解能クランプ回路400との間には、高分解能クランプ回路400からのクランプ電流Scp2をオンオフするスイッチ素子282が設けられている。低分解能クランプ回路(Coarse Clamp)301は、D/A変換における1ビット当たりの電圧ステップ(ビット分解能)が比較的劣るクランプ回路である。一方、高分解能クランプ回路(Fine Clamp)400は、D/A変換における1ビット当たりの電圧ステップ(ビット分解能)が低分解能クランプ回路301よりもきめ細かいクランプ回路である。
【0143】
各クランプ回路の基本構成は、たとえば、先の実施形態で説明したクランプ回路300と同様の構成のものでよい。この場合、低分解能クランプ回路301は、スタートアップモードのみのものであってもよい。高分解能クランプ回路400は、スタートアップモードおよびノーマルモードの両構成を備えたものであるのがよい。
【0144】
低分解能クランプ回路301用の比較パルスとしては、図9(B)に示す比較パルスCP(Φ1)を、高分解能クランプ回路400用の比較パルスとしては、図9(B)に示す比較パルスCP(Φ2)を使用する。ここで、比較パルスCP(Φ1)は、固体撮像素子3の垂直走査の先頭側に設けられたOPB画素エリア(OPBエリアΦ1)の1ラインもしくは数ライン分の水平走査期間に、数10〜数100程度(感光部10の有効撮像エリアについて)のパルスを連続的に発するものである。
【0145】
一方、比較パルスCP(Φ2)は、先の実施形態にて使用した比較パルスCPと同じであって、水平走査方向の先頭側におけるOPB画素エリア(OPBエリアΦ2)で送出されるパルスである。垂直走査方向の先頭側におけるOPB画素エリア(OPBエリアΦ1)では、比較パルスCP(Φ2)が送出されないようにする。
【0146】
たとえば、クランプにより補償したい電圧動作範囲が3Vと大きく、デジタルの1階調あたりの電圧ステップを4mV(=0.004V)以下に抑えたいという要求があった場合、3V/0.004V=750階調となり、従来であれば、10ビット以上が必要となる。
【0147】
本実施形態では、10ビット未満のものをA/D変換やD/A変換に使用しつつ、最終的な精度は10ビット以上を確保することに特徴を有する。このため、先ず、5ビット/100mVステップの低分解能クランプ回路301により、収束させたい値に対し、たとえば最大±100mVの誤差でOPBレベルを収束させる。次に、8ビット/1mVステップの高分解能クランプ回路400により、低分解能クランプ回路301で発生した誤差分±100mVを補償する。
【0148】
低分解能クランプ回路301による5ビット/100mVステップは、3.2V分の制御範囲を持つ。低分解能クランプ回路301の誤差分である100mVを高分解能クランプ回路400による1mVステップで制御する構成とすれば、電流クランプ部26の全体としては、3V/3200階調分以上のビット分解能を確保でき、実質的に、11ビット分以上の精度を持つ階調制御が可能となる。高分解能クランプ回路400は1mVステップのため、256mVの制御範囲を持っているので、低分解能クランプ回路301は理想的には±50mVで収束できるところ、本実施形態では±100mVで制御するので問題ない。
【0149】
このように、ビット分解能の異なる複数のクランプ回路を組み合わせて使用すれば、各々のクランプ回路のビット分解能として最終的に必要となるビット分解能よりも低分解能のものを使用することができ、結果として精度を気にしなくてよい回路構成を採ることができ、全体のクランプ回路を小さく簡易に作ることができる。上記例の場合、10ビットのA/D変換器やD/A変換器といった大規模な回路面積を要する回路を用いることなく、要求された高精度、広ダイナミックレンジ(3V/0.004V=750階調)のデジタル保持式クランプ回路を実現できることになる。
【0150】
これらビット分解能の異なる2つのクランプ回路301,400を使用して、それぞれの持つビット分解能よりも高精度のビット分解能を持つクランプ機能を実現するには、以下のような制御手法を採る。先ず、図9(B)に示すように、固体撮像素子3の垂直走査の先頭側に設けられたOPB画素エリア(OPBエリアΦ1)の1ラインもしくは数ライン分の水平走査期間には、スイッチ素子282をオフすることで、高分解能クランプ回路400側からのクランプ制御を一時的に停止させる。そして、この水平走査期間内に連続的に発せられる数10〜数100程度のパルスを有する比較パルスCP(Φ1)により低分解能クランプ回路301を駆動することで、低分解能クランプ回路301によるクランプ制御を、目標値±100mV(誤差分)内に収束させる。
【0151】
低分解能クランプ回路301を、先の実施形態で説明したクランプ回路300と同様の構成とする場合の収束方法は以下の通りである。先ず、モード切替判定回路320によりスタートアップモードに設定し、レジスタカウンタ310の初期値D1として、収束させたいレベルよりも低めの値を設定する。これにより、D/A変換器312からは、目標値よりも低めのクランプ電圧が発せられ、これに応じたクランプ電流Scp1が電流加算部280に供給される。
【0152】
そして、垂直走査の先頭側にて発せられる比較パルス(Φ1)でレジスタカウンタ310を駆動して5ビットのD/A変換器312をインクリメントしていき、D/A変換器312の出力が収束させたいレベルを超えた時点で、比較パルス(Φ1)によるレジスタカウンタ310の駆動をストップさせればよい。1水平走査期間のみで目標値近傍に収束しなければ、次のラインのOPB画素についても同様に駆動するとよい。
【0153】
固体撮像素子3の垂直走査の先頭側には数ライン分のOPB画素があるので、その範囲内で収束するよう、初期値D1や比較パルス(Φ1)における1ライン内のパルス数を設定する。この場合においても、パルス数に対応するサンプリング周波数は、信号処理系統のA/D変換器28用のサンプリング周波数よりも低いものとする。
【0154】
低分解能クランプ回路301のクランプ制御によってOPBレベルが目標値近傍に収束したら、スイッチ素子282をオンし、高分解能クランプ回路400側のクランプ制御を電流加算部280に作用させる。スイッチ素子282をオンさせた瞬間にクランプ電位が変動することのないように、スイッチ切替直前のレジスタカウンタ310のカウンタ値CNT2に応じて、高分解能クランプ回路400側の回路の初期条件を設定する。
【0155】
この時点では、低分解能クランプ回路301による制御の元でOPBレベルが目標値の極近傍にある。そこで、水平走査の先頭側にて発せられる比較パルス(Φ2)でレジスタカウンタ310を駆動して、8ビットのD/A変換器312の出力レベルを調整することにより、OPBレベルをさらに所望値に収束させる。
【0156】
図10は、高分解能クランプ回路400の詳細例を説明する図である。ここで、図10(A)は、そのブロック図であり、図10(B)は制御用パルスのタイミングチャートである。この高分解能クランプ回路400は、クランプレベルを規定する基準電圧を制御する系統とOPBレベル(クランプ電圧)を制御する系統の、2つの制御系を有する点に特徴を有する。
【0157】
図10(A)に示すように、高分解能クランプ回路400は、先ず、2つの制御系に共通に使用される比較器402を備える。この比較器402は、先の比較器302と同様の機能をなす。そして、この比較器402の後段には、先ず、比較器402用の基準電圧V4を制御する系統(基準電圧制御系)として、比較器402の出力が所定条件に合致するか否かを判定する判定回路406と、比較パルスCP(Φ2)の駆動の元でアップダウンカウント機能を有するレジスタカウンタ410と、レジスタカウンタ410のカウント値CNT4をアナログ電圧に変換するD/A変換器412とを備える。
【0158】
D/A変換器412から出力される電圧は比較器402の基準電圧V4として、比較器402の一方の入力端子に供給される。レジスタカウンタ410には、垂直同期信号VSごとに、標準の基準電圧V4に対応する初期値D4がセットされる。
【0159】
また、クランプ電圧を制御する系統(クランプ電圧制御系)として、比較器402の出力先を切り替える切替スイッチ420と、この切替スイッチ420の各出力端に接続されたカウンタ422,424と、カウンタ422,424の各カウント値UPC,DWCが所定条件に合致するか否かを判定する判定回路426と、垂直同期信号VSごとにL/Hが交互に切り替わるフィールドパルスEOPLSの切り替わり状態に応じたアップダウンカウント機能を有するレジスタカウンタ430と、レジスタカウンタ430のカウント値CNT6をアナログ電圧に変換するD/A変換器432と、D/A変換器432から出力されたアナログ電圧を電流信号に変換する電圧電流変換器(V/I変換器)434とを備える。
【0160】
切替スイッチ420は、フィールドパルスEOPLSの極性に応じて切り替わるようになっている。カウンタ422,424は、いずれも、反転垂直同期信号NVSでリセットされ、レジスタカウンタ410の切替えに連動して、比較器402の比較結果が入力されたとき比較パルスCP(Φ2)の駆動の元でアップカウント機能のみを発揮するものとする。
【0161】
電圧電流変換器434から出力される電流信号(クランプ電流Scp2)は、電流電圧変換部220の入力部に相当する電流加算部280へ供給される。レジスタカウンタ430から電圧電流変換器434までの制御系統は、カウント値CNT6をアップすればOPBレベルが上昇し、逆にカウント値CNT6がダウンすればOPBレベルを低下させるような極性とする。
【0162】
基準電圧制御系の各部材とアップ用カウンタ422とで、本発明に係る正方向ズレ量取得部が構成され、基準電圧制御系の各部材とダウン用カウンタ424とで、本発明に係る負方向ズレ量取得部が構成される。また、判定回路426とレジスタカウンタ430とで、本発明に係る判定制御部が構成される。
【0163】
基準電圧制御系を作動させる場合には、先ず、低分解能クランプ回路301にて設定したクランプに影響を与えないように、レジスタカウンタ410に初期値D4を、レジスタカウンタ430に初期値D6を、それぞれセットする。
【0164】
そして、クランプ電圧制御系のカウンタ値CNT6を一定に保持したままで、電圧信号S3のランプ位置(OPB位置)での信号レベルであるOPB出力レベルと基準電位V4(比較レベル)とを比較パルスCP(Φ2)の元で比較し、この比較結果に基づいて、デジタル制御により離散値をとる基準電位V4の変動に反映させて、再度OPB出力レベルと基準電位V4(比較レベル)とを比較するという処理を一定期間繰り返すことで、その期間におけるOPBレベルのノイズの最大値と最小値(もしくはその近似値)を離散量で求める。つまり、OPB出力レベルと基準電位V4(比較レベル)との比較結果を比較レベルに反映させながら所定期間だけ繰り返し比較することで、OPBレベルのノイズ状態を判定する。
【0165】
たとえば、基準電圧制御系の判定回路406は、比較器402の出力を監視し、フィールドパルスEOPLSの極性(L/H)に応じた判定結果をレジスタカウンタ410のアップ/ダウン切替端子(U/D)に入力する。フィールドパルスEOPLSが“H”である奇数(ODD)フィールドでは、基準電圧V4よりも電圧信号S3の方が高い旨を比較器402の比較結果が示しているとき、レジスタカウンタ410をアップカウントさせる信号を判定結果として出力する。
【0166】
これにより、レジスタカウンタ410は、“+”方向にしか動かないようになり、比較器402の比較結果が“H”すなわち“基準電圧V4<電圧信号S3”のとき、比較パルスCP(Φ2)が入力されるとレジスタカウンタ410は“+1”だけカウントアップし、これに対してD/A変換器412を通した基準電圧V4(比較レベル)が1ステップ分上がることになる。このとき、切替スイッチ420はアップ用カウンタ422側に切り替わっており、アップ用カウンタ422が、レジスタカウンタ410と連動してアップカウント動作する。
【0167】
よって、フィールドパルスEOPLSが“H”の1フィールド内において、“基準電圧V4<電圧信号S3”である場合は、アップ用カウンタ422には、レジスタカウンタ410の上昇分UPCが記憶される。つまり、アップ用カウンタ422は、フィールドパルスEOPLSが“H”である期間において、比較レベル(基準電圧V4)の正方向への変化ステップ数をカウントするデジタル記憶素子として機能する。
【0168】
一方、比較器402による比較結果が“L”すなわち“基準電圧V4>電圧信号S3”である場合は、D/A変換器412を通して基準電圧V4(比較レベル)を決めるレジスタカウンタ410も、上昇分を記憶するアップ用カウンタ422も動かない。
【0169】
これをフィールドパルスEOPLSが“H”の1フィールド内において、比較パルスCP(Φ2)の駆動の元で複数回繰り返すことにより、基準電圧V4は、徐々に上昇し、ノイズの影響により取り得る電圧信号S3中のOPBレベルの最大値(OPBノイズの最大値)近辺に収束することになる。
【0170】
次に、フィールドパルスEOPLSが“L”である偶数(EVEN)フィールドでは、先ずレジスタカウンタ410に初期値D4をセットして比較レベルを基準レベルに初期化し、レジスタカウンタ410を先ほどとは逆の一方向にのみ動く様に制御する。すなわち、基準電圧V4よりも電圧信号S3の方が低い旨を比較器402の比較結果が示しているとき、レジスタカウンタ410をダウンカウントさせる信号を判定結果として出力する。
【0171】
これにより、レジスタカウンタ410は、“−”方向にしか動かないようになり、比較器402の比較結果が“L”すなわち“基準電圧V4>電圧信号S3”のとき、比較パルスCP(Φ2)が入力されるとレジスタカウンタ410は“−1”だけカウントダウンし、これに対してD/A変換器412を通した基準電圧V4(比較レベル)が1ステップ分下がることになる。このとき、切替スイッチ420はダウン用カウンタ424側に切り替わっており、このダウン用カウンタ424が、レジスタカウンタ410と連動してアップカウント動作する。
【0172】
これにより、フィールドパルスEOPLSが“L”の1フィールド内において、“基準電圧V4>電圧信号S3”である場合は、ダウン用カウンタ424には、レジスタカウンタ410の下降分DWCが記憶される。つまり、ダウン用カウンタ424は、フィールドパルスEOPLSが“L”である期間において、比較レベル(基準電圧V4)の負方向への変化ステップ数をカウントするデジタル記憶素子として機能する。
【0173】
一方、比較器402による比較結果が“H”すなわち“基準電圧V4<電圧信号S3”である場合は、D/A変換器412を通して基準電圧V4(比較レベル)を決めるレジスタカウンタ410も、下降分を記憶するダウン用カウンタ424も動かない。
【0174】
これをフィールドパルスEOPLSが“L”の1フィールド内において、比較パルスCP(Φ2)の駆動の元で複数回繰り返すことにより、基準電圧V4は、徐々に下降し、ノイズの影響により取り得る電圧信号S3中のOPBレベルの最小値(OPBノイズの最小値)近辺に収束することになる。
【0175】
このように、基準電圧制御系を作動させる場合には、比較器302(アナログコンパレータ)を利用した1ビットのA/D変換回路を用いつつ、ある期間においては比較レベル(基準電圧V4)を正方向に変化させながら比較レベルの変化ステップ数をカウントすることで、ある基準値からの上側への変動量(上昇分UPC)を求める。同様に、別のある期間においては比較レベル(基準電圧V4)を負正方向に変化させながらその比較レベルの変化ステップ数をカウントすることで、ある基準値からの下側への変動量(下降分DWC)を求める。
【0176】
判定回路426は、アップ用カウンタ422が記憶した上昇分UPCとダウン用カウンタ424が記憶した下降分DWCの和や差を求め、予め定められている判定基準と比較し、この比較結果に応じてレジスタカウンタ430のカウント値CNT6をアップもしくはダウンさせる信号をレジスタカウンタ430のアップ/ダウン切替端子(U/D)に入力する。
【0177】
ここで、アップ用カウンタ422が記憶した上昇分UPCとダウン用カウンタ424が記憶した下降分DWCの和は、D/A変換器412の1ステップの変動量を掛けるとノイズの振幅(ノイズ幅)を表現することになる。また、その差は、同じく1ステップの変動量を掛けると、最初の基準レベルとOPB出力レベルの誤差量を表現することになる。つまり、上昇分UPCが表すOPB出力レベル最大値と、下降分DWCが表すOPB出力レベルの最小値とを参照することで、ノイズ量やクランプ誤差を見積ることができる。
【0178】
判定回路426は、2フィールド期間で採取したノイズ幅や誤差量を参照してOPBレベル(クランプレベル)を制御する。たとえば、任意の垂直同期信号VS発生時に、目標クランプレベルに対応する初期値D6をレジスタカウンタ430にセットしておき、上昇分UPCと下降分DWCとを参照して求めた誤差量が許容値を上回った場合には、クランプレベルを保持しているレジスタカウンタ430のカウンタ値CNT6を“−1”させることでクランプレベルを下げさせ、逆に、下回った場合には、カウンタ値CNT6を“+1”させることでクランプレベルを上げさせる。つまり、上昇分UPCと下降分DWCとを参照して求めた誤差量に基づいて負帰還制御を行なうことで、OPBレベルの目標レベルに対する誤差量を許容値内に収束させる。
【0179】
レジスタカウンタ430によるカウントタイミングは、フィールドパルスEOPLSが“L”から“H”に切り替わる都度(誤差量を取得できた直後のフィールド開始時)、もしくはこれを1サイクルとした数サイクルごとに行なう。レジスタカウンタ430のクロック端子CKに入力されている制御パルスCP2が、このタイミングを規定する。このように、クランプレベル変更の必要が生じた後の垂直走査のスタートパルスである垂直同期信号VSの直後にクランプレベルを変更することで、1枚の画像を安定させ画像途中のノイズ発生を防ぐことができる。
【0180】
ただし、OPBノイズの最大値や最小値自体は、ノイズの大きさに準じて確率的に変動するため、上述のようにして求めたOPB出力レベルの最大値を表す上昇分UPCとOPB出力レベルの最小値を表す下降分DWCとにより求まるOPBレベルの誤差を反映した最大値と最小値との差(=UPC−DWC)は、クランプ位置における実際の出力レベル(OPB出力レベル)の中央値と基準値である目標OPBレベルとの誤差を正確に反映したものとならず、ノイズの大きさに準じてバラ付きを持ってしまう(後述する図12を参照)。
【0181】
そこで、本実施形態の構成では、上昇分UPCと下降分DWCとの和から求まるノイズ幅(ノイズの大きさ)を利用し、このノイズ幅を許容値に反映することで、クランプ制御の収束条件をノイズ量に応じて適応的に変化させる。たとえば、判定回路426は、ノイズが大きいときには許容値を大きく、ノイズが小さいときには許容値を小さくするように制御する。これにより、ノイズの大きさに適応的なクランプ精度を持つ、安定重視のクランプシステムを実現することができる。
【0182】
図11は、上記構成の高分解能クランプ回路400の処理手順の一例を示すフローチャートである。最初に、高分解能クランプ回路400を初期化する。たとえば、アップ用カウンタ422およびダウン用カウンタ424の各カウント値UPC,DWCを“0”にリセットする(S300)。そして、前述の説明のように、2フィールドで1セットの処理を行なう。たとえば、奇数フィールドか偶数フィールドかを示すフィールドパルスEOPLSによって処理内容を分ける(S302)。前述のように、EOPLS=“H”である奇数フィールド期間にはアップ用カウンタ422により上昇分UPCをカウントし、EOPLS=“L”である偶数フィールド期間にはダウン用カウンタ424により下降分DWCをカウントする。
【0183】
EOPLS=“H”の場合(S302)、電圧信号S3におけるOPBレベルDRVが比較レベルである基準電圧V4より大きいとき(S304−YES)、比較器402にて比較を行なう都度、アップ用カウンタ422は、上昇分UPCを“+1”だけ変動させる(S306)。また、これに伴い、レジスタカウンタ410のカウント値CNT4を“+1”だけアップすることで基準電圧V4を前記のように1ステップ分だけ上昇させる(S306)。OPBレベルDRVが基準電圧V4以下のときには何もしない(S304−NO)。高分解能クランプ回路400は、このフィールド期間内において、比較パルスCP(Φ2)ごとに前記処理を繰り返す(S320−NO)。前述のように、このフィールドの最後における上昇分UPCの結果が、OPBノイズの最大値を反映する。
【0184】
同様に、EOPLS=“L”の場合(S302)、電圧信号S3におけるOPBレベルDRVが比較レベルである基準電圧V4より小さいとき(S314−YES)、比較器402にて比較を行なう都度、ダウン用カウンタ424は、下降分DWCを“−1”だけ変動させる(S316)。また、これに伴い、レジスタカウンタ410のカウント値CNT4を“−1”だけダウンすることで基準電圧V4を前記のように1ステップ分だけ下降させる(S316)。OPBレベルDRVが基準電圧V4以上のときには何もしない(S314−NO)。高分解能クランプ回路400は、このフィールド期間内において、比較パルスCP(Φ2)ごとに前記処理を繰り返す(S320−NO)。前述のように、このフィールドの最後における下降分DWCの結果が、OPBノイズの最小値を反映する。
【0185】
フィールドパルスEOPLSは垂直同期信号VSごとに交互に切り替わるようになっており、判定回路406やレジスタカウンタ410あるいは切替スイッチ420などは、垂直同期信号VSに連動するフィールドパルスEOPLSに応じて処理内容を切り替える(S320−YES,S322,S324)。そして、判定回路426は、2フィールド終えた時点、すなわちステップS324にてフィールドパルスEOPLSが“L”から“H”に切り替わった時点で、OPBレベルの誤差を反映する差ERR=UPC−DWC”を求める。そして、この差ERR(ノイズ差)を定数aで除算して誤差量“ARR=(UPC−DWC)/a”を求めることで許容値に対する第1の調整処理をする(S330)。除算はビットシフトによる、簡単なもので行なうとよい。なお、第1の調整処理の意義については、後述する図12にて説明する。
【0186】
次に、判定回路426は、ノイズ量(ノイズ幅)を示す和“Δ=UPC+DWC”を求め、その和Δを定数divで除算して許容値Δ1を求めることで、許容範囲に対する第2の調整処理をする(S332)。除算は、差ERRを求めたときと同様に、ビットシフトによる、簡単なもので行なうとよい。なお、第2の調整処理の意義についても、後述する図12にて説明する。
【0187】
判定回路426は、さらに許容値Δ1に対し、最小値制限処理を加える。これは、許容値が“0”になってしまうと、必ずクランプレベルを変動させる制御を行なうことを意味し、結果としてクランプレベルが固定されなくなるため、それを防ぐ目的で行なう。具体的には、許容値Δ1が、最小誤差量min以下であるか否かを判定し(S340)、以下であれば(S340−NO)、その許容値Δ1を“min”と置き換える(S342)。これにより、ノイズ幅が最小誤差量minよりも小さいときであっても、一定範囲の許容値(前例ではmin)を確実に確保することができる。
【0188】
次に判定回路426は、誤差量ARR(=(UPC−DWC)/a)と許容値Δ1(=(UPC+DWC)/div)とを比較する(S344)。そして、誤差量ARRが許容値Δ1よりも大きい場合は、判定レジスタ値REGを“−1”させる(S346)。これは、クランプ目標値に対してプラス側への誤差を有していて、誤差量ARRの絶対値が許容値Δ1より大きい場合には、レジスタカウンタ430のカウント値CNT6を“−1”させることで、クランプレベルを1ステップ分だけ下降させる必要があることを意味する。
【0189】
また、判定回路426は、誤差量ARRが許容値Δ1のマイナス値よりも小さい場合には、判定レジスタ値REGを“+1”させる(S348)。これは、クランプ目標値に対してマイナス側への誤差を有していて、誤差量ARRの絶対値が許容値Δ1よりも大きい場合には、レジスタカウンタ430のカウント値CNT6を“+1”させることで、クランプレベルを1ステップ分だけ上昇させる必要があることを意味する。
【0190】
なお、ここでは、まだレジスタカウンタ430のカウント値CNT6を変動させD/A変換器432の出力値を変動するということはせず、判定レジスタ値REGに記憶しておき、同一方向の制御が連続してある決まった回数(たとえばb回)発生したときにD/A変換器432のレジスタを変更するという条件処理を加える(S350〜S366)。たとえば、判定レジスタ値REGを“+1”させるプラス側制御がb回連続して発生したときに(S362の=b)、レジスタカウンタ430のカウント値CNT6を“+1”させることでD/A変換器432のレジスタ値を“+1”する(S362)。
【0191】
同様に、判定レジスタ値REGを“−1”させるマイナス側制御がb回連続して発生したときに(S362の=−b)、レジスタカウンタ430のカウント値CNT6を“−1”させることでD/A変換器432のレジスタ値を“−1”する(S364)。これによりクランプレベルの変動に対する正確性を高めることができ、またクランプレベル変動のフレームサイクルの調整にもつながる。
【0192】
図12は、第1の調整処理および第2の調整処理の意義について説明する図である。上述のようにして基準電圧V4を離散的に変化させながら求めた上昇分UPCと下降分DWCがOPBレベルの平均値、つまり上昇分UPCと下降分DWCとから求められるクランプ位置での出力信号の中央値に対して上下均等に検知できる場合、上昇分UPCと下降分DWCとから求めたられるクランプ位置での出力信号の中間の値は、実際の出力レベルの中央値を正確に反映する。
【0193】
つまり、上昇分UPCと下降分DWCとにより目標とするOPBレベルに対する中央値のズレ(クランプ誤差)を正確に求めることができる。したがって、上昇分UPCと下降分DWCとから求めた誤差量AERが零となるように負帰還制御を掛けると、出力信号のクランプ位置の電位を目標OPBレベルに対して正確に合わせ込むことができると考えられる。
【0194】
ところが、実際には、上昇分UPCと下降分DWCが離散的且つ確率的に検知されるので、上昇分UPCと下降分DWCとは、OPBレベルの平均値に対して上下均等に検知できるとは限らず、図12(A)に示すように、ノイズの大きさに準じて確率的に変動する。したがって、上昇分UPCと下降分DWCとにより求まる差ERR(=UPC−DWC)や、これを“a”で除したOPBレベルの誤差量ARR(=(UPC−DWC)/a)は、クランプ位置における実際の出力レベルの中央値を正確に反映したものとならず、ノイズの大きさに準じてバラ付きを持ってしまう。
【0195】
つまり、本来は、UPCとDWCの中間レベルがクランプ位置の出力電圧の中央値と等しいが、実際には均等にならないケースがあり、UPCとDWCから中央値を正確に求めることは難しい。このため、求めた誤差量AERが零となるように負帰還制御を掛けたのでは、出力信号のクランプ位置の電位を目標OPBレベルに対して合わせることはできない。むしろ、ノイズによる不安定性の方が問題となる。上記処理手順(ステップS330〜S346)では、この点に鑑み、ノイズを考慮した制御処理としている。
【0196】
また、収束過程では、ノイズ幅よりもズレた状態から引き込み動作が行なわれる。たとえば、図12(B)に示すように、目標OPBレベルに対してプラス側にズレた状態からの引き込み動作がなされる。このような状態では、前述のステップS314の処理のように、基準電位V4をマイナス側にシフトさせる処理にDWCを求めることはできず、リセットされたままの値(すなわち零)が保持される。図示を省略するが、逆に、目標OPBレベルに対してマイナス側にズレた状態からの引き込み動作がなされる過程では、前述のステップS304の処理のように、基準電位V4をプラス側にシフトさせる処理にUPCを求めることはできず、リセットされたままの値(すなわち零)が保持される。
【0197】
このように、目標値からある程度離れている状態からの収束過程では、たとえばDWC1=DWCとはならず、本来のノイズ幅を求めることはできないので、上述のステップS330にて求めた誤差量ARR(=(UPC−DWC)/a)とステップS332にて求めた許容値Δ1(=(UPC+DWC)/div)とは、その大きさ(絶対値)が等しくなる。したがって、除数aと除数divが等しいものとすると、ステップS344にて“else”の経路となり、クランプ動作がなされないことになる。
【0198】
これを避けるため、実際には、“除数a<除数div”なる関係を維持するように、除数a,divを設定する。また、ステップS344では、誤差量ARRと許容値Δ1との関係やノイズ量に基づいて収束動作を停止させるので、ノイズ幅Δ(=UPC+DWC)を勘案して、除数a,divを設定する。なお、“除数a<除数div”なる関係を維持すればよいので、除数aを“1”として実際には除算をせず、ノイズ幅Δを“1”よりも大きな値で除算してもよい。たとえば、ノイズ幅Δについてのみ低ビット側にビットシフトしてもよい。また、上記処理にて常に一定の除数に設定することに限らず、収束過程でダイナミックにそれらの値を変更してもよい。
【0199】
このようにして、クランプ位置の出力信号レベルを目標OPBレベルに収束させていくと、やがて、図12(C)のように、DWC1=DWCとなり本来のノイズ幅を求めることができるようになる。ただしこの状態でも、上昇分UPCと下降分DWCが離散的且つ確率的に検知されるので、上昇分UPCと下降分DWCとは、OPBレベルの平均値に対して上下均等に検知できるとは限らない。
【0200】
したがって、図12(C)に示すように、上昇分UPCと下降分DWCとにより求まるノイズ差ERR(=UPC−DWC)や、これを“a”で除したOPBレベルの誤差量ARR(=(UPC−DWC)/a)は、クランプ誤差を正確に反映したものとならないので、誤差量ARRが零となるように負帰還動作させても、クランプ位置における実際の出力レベルの中央値を正確に目標OPBレベルに合わせ込むことはできない。しかしながら、除数a,divが前述のように、“除数a<除数div”なる関係である限り、収束動作は継続する。
【0201】
言い換えると、目標OPBレベルに対する正方向のズレ量をステップS304,S306の処理にて上昇分UPCとして求め、目標OPBレベルに対する負方向のズレ量をステップS314,S316の処理にて下降分DWCとして求め、正方向のズレ量に対応する上昇分UPCと負方向のズレ量に対応する下降分DWCとに基づいて、クランプ動作の基準値である目標OPBレベルに対するクランプ部分の誤差量ARRと許容値Δ1を求めることで、出力信号のクランプ位置における中央値が概ね目標OPBレベルに近づくように制御することができる。
【0202】
なお、“クランプ位置の中央値=目標OPB+ERR/2”であり、前述の処理では、この出力信号のクランプ位置における中央値を直接的に求める処理を実行していないが、前述の処理手順とすることで、実質的に中央値もしくは中央値に相当する値を求めて、この中央値が目標OPBレベルに近づくように収束条件を変化させるなどの制御処理をしていることになる。勿論“クランプ位置の中央値=目標OPB+ERR/2”という値を実際に求めて収束条件を変化させるなどの処理をしてもよいのはいうまでもない。
【0203】
図13は、上記処理手順におけるステップS330〜S366の具体例を示す図である。ここでは、許容値Δ1=(UPC+DWC)/divは全て同じであるとする。
【0204】
図13(A)に示す状態は、目標とするOPBレベル(クランプ目標値)に対して、電圧信号S3中のクランプ位置の信号レベルがプラス側に誤差を有していて、且つ、誤差量ARRの絶対値が許容値Δ1よりも大きい場合である。この場合、ステップS346では“REG=REG−1”とし、これが所定回数(前例ではb回)継続すると、ステップS362ではレジスタカウンタ430のカウント値CNT6を“−1”させることで、クランプレベルを1ステップ分だけ下降させる。これにより、D/A変換器432はクランプレベルを下げるような電圧を発生するので、結果として、電圧信号S3中のOPBレベルがクランプ目標値に近づく。
【0205】
図13(B)に示す状態は、目標とするOPBレベル(クランプ目標値)に対して、電圧信号S3中のクランプ位置の信号レベルがマイナス側に誤差を有していて、且つ、誤差量ARRの絶対値が許容値Δ1よりも大きい場合である。この場合、ステップS348では“REG=REG+1”とし、これが所定回数(前例ではb回)継続すると、ステップS364ではレジスタカウンタ430のカウント値CNT6を“+1”させることで、クランプレベルを1ステップ分だけ上昇させる。これにより、D/A変換器432はクランプレベルを上げるような電圧を発生するので、結果として、電圧信号S3中のOPBレベルがクランプ目標値に近づく。
【0206】
図13(C)に示す状態は、目標とするOPBレベル(クランプ目標値)に対して、電圧信号S3中のクランプ位置の信号レベルがプラス側に誤差を有していているが、誤差量ARRの絶対値が許容値Δ1よりも小さい場合である。このようなケースとなるのは、クランプ電位を変更させる必要がない程度に、電圧信号S3中のクランプ位置の信号レベルが目標OPBレベルまで近づいている状態である。この場合、ステップS344の判定後(S344−ELSE)、およびステップS360の判定後(S360−ELSE)の何れにおいても何もしない。結果として、電圧信号S3中のクランプ位置の信号レベルがその時点のクランプ電位に保持される。
【0207】
図13(D)に示す状態は、目標とするOPBレベル(クランプ目標値)に対して、電圧信号S3中のクランプ位置の信号レベルがマイナス側に誤差を有していているが、誤差量ARRの絶対値が許容値Δ1よりも小さい場合である。このようなケースとなるのは、クランプ電位を変更させる必要がない程度に、電圧信号S3中のクランプ位置の信号レベルが目標OPBレベルまで近づいている状態である。この場合も、図13(C)に示す状態と同様に、ステップS344の判定後(S344−ELSE)、およびステップS360の判定後(S360−ELSE)の何れにおいても何もしない。結果として、電圧信号S3中のクランプ位置の信号レベルがその時点のクランプ電位に保持される。
【0208】
前記の図13(A)〜図13(D)から分かるように、上記実施形態の処理手順によれば、検知したノイズ幅Δに対応する許容値Δ1=(UPC+DWC)/divが同じであっても、クランプ目標値に対する誤差がなくなるように負帰還制御が働く条件が異なる。たとえば、上昇分UPCと下降分DWCとにより求まる誤差量ARRは、正確でない可能性はあるが、少なくともランプ位置での出力信号レベルと目標OPBレベルとの差、すなわちクランプ誤差を反映した値である。
【0209】
したがって、クランプ目標値に対するクランプ誤差が許容値よりも大きい場合にはクランプ誤差がなくなるように負帰還制御が働く(図13(A)や図13(B)のケース)。これに対して、クランプ目標値に対するクランプ誤差が許容値よりも小さければクランプ誤差がなくなるような負帰還制御は働かず(図13(C)や図13(D)のケース)、ノイズ幅Δがある程度大きくないと負帰還制御が働かない。
【0210】
ところで、上述の処理では、“許容値Δ1=Δ/div”というように、ノイズ量(ノイズ幅Δ)に応じて許容値Δ1を設定しているので、ノイズ量に応じて、クランプ動作の収束条件をダイナミックに切り替えている。言い換えると、ノイズ量(ノイズ幅Δ)が大きいときには、それに連動させてクランプ誤差が大きいときにのみ負帰還制御を作用させ、ノイズ量(ノイズ幅Δ)が小さいときには、クランプ誤差が小さくても負帰還制御を作用させるというように作用させることができる。
【0211】
さらに言い換えると、ノイズ量(ノイズ幅Δ)が小さいときにはクランプ動作の感度を大きくし(負帰還ゲインを大きくし)、ノイズ量(ノイズ幅Δ)が大きいときには感度を小さくする(負帰還ゲインを小さくする)というように、クランプ動作の感度や負帰還ゲインを、ノイズ量(ノイズ幅Δ)に応じてダイナミックに切り替えているともいえる。そして、許容値Δ1は、負帰還動作の不感帯や収束条件を規定することになる。この許容値Δ1は、ノイズ量に応じてダイナミックに変わる。第2の調整処理にて、ノイズ幅Δを除数divで除算したことは、この収束条件や不感帯のノイズ量(ノイズ幅Δ)に対する参照度合いを設定していることになる。
【0212】
そして、上記処理によれば、ノイズ量に適応した収束条件を逐次変化させてOPBクランプを実現することができ、安定性においてノイズ耐性のある収束アルゴリズムとすることができる。
【0213】
なお、ノイズ量(ノイズ幅Δ)が“0”に極めて近くなる、あるいは完全に“0”になってしまうと、実質的に感度や負帰還ゲインが大きくなり、結果としてクランプレベルが固定されなくなる虞れがある。これを防ぐ目的で、許容値Δ1が最小誤差量min以下である場合には、その許容値Δ1を“min”と置き換えている。これにより、ノイズ量(ノイズ幅Δ)が小さくても、ある程度の不感体を設定し、ノイズ耐性を高めている。
【0214】
また、本実施形態の高分解能クランプ回路400においても、高精度なA/D変換回路を必要とせずに、比較器402を利用した実質的に1ビットのA/D変換回路のみで、ノイズに強く安定で高精度なクランプレベルの固定を可能とする回路システムを構築することができる。
【0215】
さらに、先の演算処理回路と同じように、本実施形態の演算処理回路(ロジック部分)も、いくつかのカウンタと比較的簡単な判定回路のみで構成することができるので、ゲート規模も小さく、1ビットのA/D変換回路やD/A変換器を含めたシステム全体を、固体撮像素子3と同一の基板上に集積することも可能となる。
【0216】
以上説明したように、上記の各実施形態によれば、信号処理用のA/D変換器28とは独立に、アナログコンパレータを利用した1ビットのA/D変換回路などの低分解能のA/D変換部を設け、これとデジタル演算回路を利用して、高階調のデジタル値のクランプレベルを算出し保持する回路構成としたので、高精度なA/D変換やD/A変換を必要としなくても、高精度なクランプ制御を実現することができる。
【0217】
たとえば、信号処理用の多ビットのA/D変換器は、サンプリング周波数が高く(撮像素子用のクランプではピクセルクロック相当)の場合、発生するデジタルノイズの周波数も高くなるのに対して、本実施形態の構成によれば、信号処理用のA/D変換器とは独立にクランプレベルをデジタル化する専用の低分解能A/D変換回路を設けたことで、信号処理用よりも低いサンプリング周波数を使用することができ、ノイズの問題が緩和される。よって、デジタル方式のクランプ回路を固体撮像素子と同一の基板に集積しても、ノイズ発生量が問題となる虞れを緩和することができる。
【0218】
また、ビット分解能の異なる複数のクランプ回路を設けることで、デジタルノイズや回路規模の問題を生じることのないデジタル方式のクランプ回路を実現することもできる。たとえば、低階調でダイナミックレンジが広く1階調あたりの精度が低いものと、中程度の階調でダイナミックレンジが狭く1階調あたりの精度が高い2つのD/A変換器を制御することにより、広いダイナミックレンジを補償しながら、高精度のD/A変換器を必要とせずに、クランプレベルの精度が高いクランプ回路を構成することができる。
【0219】
また、ノイズが大きいときには許容値を大きく、ノイズが小さいときには許容値が小さくなるように制御するなど、ノイズ量に適応した収束条件を逐次変化させることにより、ノイズの大きさに応じて負帰還制御を作用させるか否かを制御することができ、ノイズの大きさに適応的なクランプ精度を持つ、安定重視のクランプシステムを実現することもできる。
【0220】
また、電流出力型の固体撮像素子との組合せにおいて、撮像信号の直流レベルを安定化させるクランプ回路を電流帰還型のクランプ回路としたことで、従来のような電圧帰還型の構成の場合に必要だった電圧加算器やDC成分カットするための容量素子などが不要になり、単純に信号電流にクランプ電流を帰還するだけで、出力信号のDCレベルを安定化する直流クランプが可能となる。このため、部品点数を削減することができ、また信号が通過する回路数を減らすことができるため、ノイズの混入なども少なくすることができる。
【0221】
さらに、クランプ電流を注入する回路自体は、MOSトランジスタの定電流特性を用いることで簡単に形成することができ、システムの単純化や素子数の低減に貢献することができる。つまり、電流出力型の固体撮像素子との組合せにおいて、電流信号検出部を構成する電圧動作点設定部や電流サンプリング部あるいはクランプ部をすべて電流動作型の構成とすることで、撮像部(受光部/画素部)と同一の半導体基板に電流信号検出部やクランプ部を形成した一体型の固体撮像素子そのものを撮像装置とすることができ、非常に都合がよい。
【0222】
また、CDS回路やPGA回路も電流型の信号処理を行なう構成とし、これらと電流帰還型のクランプ部とを組み合わせることで、限られた電源電圧のなかで信号を処理する場合において、電圧信号で処理するよりも回路のダイナミックレンジを確保しやすいという利点もある。
【0223】
以上、本発明を実施形態を用いて説明したが、本発明の技術的範囲は上記実施形態に記載の範囲には限定されない。発明の要旨を逸脱しない範囲で上記実施形態に多様な変更または改良を加えることができ、そのような変更または改良を加えた形態も本発明の技術的範囲に含まれる。
【0224】
また、上記の実施形態は、クレーム(請求項)にかかる発明を限定するものではなく、また実施形態の中で説明されている特徴の組合せの全てが発明の解決手段に必須であるとは限らない。前述した実施形態には種々の段階の発明が含まれており、開示される複数の構成要件における適宜の組み合わせにより種々の発明を抽出できる。実施形態に示される全構成要件から幾つかの構成要件が削除されても、効果が得られる限りにおいて、この幾つかの構成要件が削除された構成が発明として抽出され得る。
【0225】
たとえば、スタートアップモード時とノーマルモード時の何れの場合にも、クランプ電圧のフィードバック量を1LSB単位としていたが、これに限らず、たとえば、基準値との差が大きいほどステップ数を大きくとってもよい。また、スタートアップモード時の方がステップ数を大きくとるようにしてもよい。
【0226】
また、ノーマルモード時には基準電圧を比較パルスCPごとに所定幅で正負に変動させていたが(図8(B)参照)、必ずしも比較パルスCPごとに切り替えなくてもよい。たとえば、数パルス単位で交互に切り替えてもよい。また、正側への変動時の継続パルス数と負側への変動時の継続パルス数とを異なるものとてもよい。
【0227】
また、図10に示した回路を高分解能クランプ回路400に適用するものとして説明したが、同様の回路を低分解能クランプ回路301に適用してもかまわない。
【0228】
また上記実施形態では、電流モードでクランプを実現する電流帰還型のクランプ回路の構成について説明したが、これに限らず、従来のクランプ回路と同様に、電圧加算器やDC成分カットするための容量素子などを利用する電圧帰還型の構成としてもよい。この場合、電流加算部280を電圧加算部などに変更すればよいし、これに応じて、電流電圧変換部220を取り除けばよい。
【0229】
また、上記実施形態では、電流モードでCDS機能をなす電流信号検出部5の具体例として、本願出願人による特願2002−102108号に記載の第1あるいは第6実施形態の構成を利用したが、これに限らず、特願2002−102108号に記載のその他の実施形態の構成を利用することもできる。勿論、特願2002−102108号に記載の構成例に限らず、固体撮像素子3にて取得した信号を電流信号で電流クランプ部26側に伝達する構成のものであればよい。たとえば、“IEEE TRANSACTIONS ON ELECTRON DEVICE,VOL44,No10「On-Focal-Plane Signal Processing for Current-Mode Active Pixel Sensors;以下文献1という)”にて提案されてる、2セル構成のカレントコピアを用いたFPN抑制回路(CDS回路)と組み合わせてもかまわない。
【0230】
また上記実施形態では、MOSトランジスタを用いて、電圧動作点設定部や電流サンプリング部、あるいはクランプ電流を撮像信号に帰還するための電流帰還部を構成する例を説明したが、接合(Junction)型電界効果トランジスタやバイポーラ(Bipolar )型トランジスタを用いた構成であってもよい。
【0231】
さらに、上記実施形態では感光部が行列状(2次元状)に配されたエリアセンサを例に説明したが、これに限らず、ラインセンサであってもよい。
【0232】
また、電流信号検出部5内の各素子を、これらとは相補関係となるものに変形可能なのはいうまでもない。
【0233】
【発明の効果】
以上のように、本発明によれば、クランプレベルをデジタル化するためのA/D変換部として、信号処理用のA/D変換器とは独立に、低分解能のA/D変換部を設けたので、比較的低いサンプリング周波数を使用することができ、デジタルノイズの問題が緩和される。よって、デジタルノイズや回路規模の問題を生じることのないデジタル方式のクランプ回路を構成することができる。これにより、デジタル方式のクランプ回路を固体撮像素子と同一の基板に集積することもできる。
【0234】
また、クランプレベルの変動に対する動作速度や感度の違う複数のモードを切替制御する構成とすれば、高速の引き込みとノイズに対する安定性という相反する特性を持たせることができる。これにより、急激なクランプレベルの変動に対し、急速にクランプレベルを一定値に収束させることができ、また安定状態においては感度を抑えることにより、ノイズによるクランプレベルの変動を抑えることができる。
【0235】
また、ビット分解能の異なる複数種類のクランプ回路を切替制御する構成とすれば、高精度なA/D変換やD/A変換を必要としなくても、高精度なクランプ制御を実現することができる。
【図面の簡単な説明】
【図1】 電流出力方式の固体撮像素子と本発明に係る撮像信号処理装置とを備えた撮像装置の一実施形態の構成例を示す図である。
【図2】 電流クランプ部を撮像装置の全体とともに示したブロック図である。
【図3】 電流信号検出部の一実施形態の構成例を示す図である。
【図4】 撮像装置のより具体的な構成例を示した図である。
【図5】 クランプ回路の具体的な構成例を示す図である。
【図6】 クランプ回路のより具体的な構成例を示すブロック図である。
【図7】 クランプ回路におけるスタートアップモードの制御動作を示すフローチャートである。
【図8】 クランプ回路におけるノーマルモードの制御動作を説明する図である。
【図9】 デジタル回路の演算処理部を含むクランプ回路を備えた撮像装置の他の実施形態を説明する図である。
【図10】 高分解能クランプ回路の他の形態を説明する図である。
【図11】 図10に示す高分解能クランプ回路の処理手順の一例を示すフローチャートである。
【図12】 第1の調整処理および第2の調整処理の意義について説明する図である。
【図13】 図11に示す処理手順におけるステップS330〜S366の具体例を示す図である。
【符号の説明】
1…撮像装置、3…固体撮像素子、5…電流信号検出部、7…電圧動作点設定部、9…電流サンプリング部、20…出力回路、26…電流クランプ部、28…A/D変換器、200…可変利得増幅器、220…電流電圧変換部、250…クランプ回路、252…差動増幅器、260…制御電圧発生回路、280…電流加算部、290…基準電圧源、300…クランプ回路、301…低分解能クランプ回路、302…比較器、303…基準電圧発生回路、304…アップダウンカウンタ、306…判定回路、309…オンオフ制御部、310…レジスタカウンタ、312…D/A変換器、314…電圧電流変換器、320…モード切替判定回路、400…高分解能クランプ回路
Claims (19)
- 電気信号におけるクランプ部分の直流レベルを一定値に保持する直流レベル制御方法であって、
前記電気信号をデジタル信号に変換しデジタル信号処理をする信号処理系統用のA/D変換部とは独立に、前記信号処理系統用のA/D変換部よりもビット分解能が劣る直流レベル比較用のA/D変換部を用いて、当該直流レベル比較用のA/D変換部により前記電気信号におけるサンプリング期間の直流レベルと予め定められている基準値とを比較することで前記直流レベルと前記基準値との差を求め、
求めた前記直流レベルと前記基準値との差が略零となるように前記電気信号にクランプ信号を帰還し、
前記求めた直流レベルと前記基準値との差が予め定められた範囲以内に収まるまでは前記信号処理系統用のA/D変換部に用いられるサンプリングパルスよりも低速な第1のサンプリングパルスに基づいて前記電気信号に前記クランプ信号を帰還させるスタートアップモードに設定し、
前記直流レベルと前記基準値との差が前記予め定められた範囲内に収束した後には、前記直流レベルの変動に対する感度が前記スタートアップモードよりも低い感度を有するとともに前記信号処理系統用のA/D変換部に用いられるサンプリングパルスよりも低速な第2のサンプリングパルスに基づいて前記電気信号にクランプ信号を帰還させるノーマルモードに設定する
ことを特徴とする直流レベル制御方法。 - 電気信号におけるクランプ部分の直流レベルを一定値に保持する直流レベル制御方法であって、
前記電気信号をデジタル信号に変換しデジタル信号処理をする信号処理系統用のA/D変換部とは独立に、前記信号処理系統用のA/D変換部よりもビット分解能が劣る直流レベル比較用のA/D変換部を用いて、当該直流レベル比較用のA/D変換部により前記電気信号におけるサンプリング期間の直流レベルと予め定められている基準値とを比較することで前記直流レベルと前記基準値との差を求め、
求めた前記直流レベルと前記基準値との差が略零となるように前記電気信号にクランプ信号を帰還し、
前記信号処理系統用のA/D変換部に用いられるサンプリングパルスよりも低速なサンプリングパルスに基づいて、所定期間に亘って前記クランプ部分の前記基準値に対する前記直流レベルの正方向のズレ量を求め、
さらに前記サンプリングパルスに基づいて、所定期間に亘って前記クランプ部分の前記基準値に対する前記直流レベルの負方向のズレ量を求め、
それぞれ求めた前記正方向のズレ量と前記負方向のズレ量とに基づいて前記クランプ部分に含まれるノイズの状態を求め、
この求めたノイズの状態を参照して、前記クランプ信号の前記電気信号への帰還を制御する
ことを特徴とする直流レベル制御方法。 - 電気信号におけるクランプ部分の直流レベルを一定値に保持するクランプ回路であって、
前記電気信号をデジタル信号に変換しデジタル信号処理をする信号処理系統用のA/D変換部とは独立に、前記信号処理系統用のA/D変換部よりもビット分解能が劣る直流レベル比較用のA/D変換部と、
前記直流レベル比較用のA/D変換部により前記電気信号におけるサンプリング期間の直流レベルと予め定められている基準値とを比較することで前記直流レベルと前記基準値との差を求め、求めた前記直流レベルと前記基準値との差が略零となるように前記電気信 号にクランプ信号を帰還する帰還部と
を備え、
前記帰還部は、
前記信号処理系統用のA/D変換部に用いられるサンプリングパルスよりも低速な第1のサンプリングパルスに基づいて前記電気信号に前記クランプ信号を帰還させるスタートアップモード動作部と、
前記直流レベルの変動に対する感度が前記スタートアップモードよりも低い感度を有するとともに前記信号処理系統用のA/D変換部に用いられるサンプリングパルスよりも低速な第2のサンプリングパルスに基づいて前記電気信号にクランプ信号を帰還させるノーマルモード動作部と、
前記求めた直流レベルと前記基準値との差が予め定められた範囲以内に収まるまでは前記スタートアップモード動作部を作動させ、前記直流レベルと前記基準値との差が前記予め定められた範囲内に収束した後には、前記ノーマルモード動作部に切り替えて動作させるモード切替部と
を有することを特徴とするクランプ回路。 - 前記スタートアップモード動作部は、前記第1のサンプリングパルスごとに前記直流レベルと前記基準値とを比較し、前記第1のサンプリングパルスごとに前記直流レベルと前記基準値との差が少なくなる方向に前記クランプ信号を表すデジタルデータを予め定められているステップ分だけ変更することを特徴とする請求項3に記載のクランプ回路。
- 前記スタートアップモード動作部は、前記基準値との差が少なくなる方向に前記予め定められているステップ分ずつ前記クランプ信号を継続的に変更することで、前記直流レベルを前記基準値と等しくなる方向に移動させるものであり、
前記モード切替部は、前記直流レベルと前記基準値との差の少なくなる方向が略前記第1のサンプリングパルスごとに切り替わるようになったことを条件として、前記直流レベルと前記基準値との差が前記予め定められた範囲内に収束したものとして、前記ノーマルモード動作部に切り替えて動作させることを特徴とする請求項4に記載のクランプ回路。 - 前記モード切替部は、前記直流レベルと前記基準値との差の少なくなる方向の切り替わりの回数が予め定められた回数に達したことを条件として前記ノーマルモード動作部に切り替えて動作させることを特徴とする請求項5に記載のクランプ回路。
- 前記ノーマルモード動作部は、前記第2のサンプリングパルスよりも高速で且つ前記信号処理系統用のA/D変換部に用いられるサンプリングパルスよりも低速な第3のサンプリングパルスごとに前記直流レベルと前記基準値との大小を判定し、この判定した大小の回数をそれぞれ計数し、この計数した大の回数および小の回数のうちの少なくとも一方が予め定められた回数に達したことを条件として、前記第2のサンプリングパルスに基づいて前記直流レベルと前記基準値との差が略零となるように前記電気信号にクランプ信号を帰還する
ことを特徴とする請求項3に記載のクランプ回路。 - 前記ノーマルモード動作部は、前記第3のサンプリングパルスの所定数ごとに、前記基準値を中心として、所定幅分だけ、正方向または負方向に略交互に変動させることを特徴とする請求項7に記載のクランプ回路。
- 電気信号におけるクランプ部分の直流レベルを一定値に保持するクランプ回路であって、
前記電気信号をデジタル信号に変換しデジタル信号処理をする信号処理系統用のA/D変換部とは独立に、前記信号処理系統用のA/D変換部よりもビット分解能が劣る直流レ ベル比較用のA/D変換部と、
前記直流レベル比較用のA/D変換部により前記電気信号におけるサンプリング期間の直流レベルと予め定められている基準値とを比較することで前記直流レベルと前記基準値との差を求め、求めた前記直流レベルと前記基準値との差が略零となるように前記電気信号にクランプ信号を帰還する帰還部と
を備え、
前記直流レベル比較用の前記A/D変換部は、予め定められている基準値を設定する基準値設定部と、当該基準値設定部により設定された基準値と前記電気信号における前記サンプリング期間の直流レベルとを比較する比較部とを有するものであり、
前記サンプリング期間を除く期間には、前記基準値設定部と前記比較部とをスタンバイ状態に切り替える制御部を備えた
ことを特徴とするクランプ回路。 - 電気信号におけるクランプ部分の直流レベルを一定値に保持するクランプ回路であって、
前記電気信号をデジタル信号に変換しデジタル信号処理をする信号処理系統用のA/D変換部とは独立に、前記信号処理系統用のA/D変換部よりもビット分解能が劣る直流レベル比較用のA/D変換部と、
前記直流レベル比較用のA/D変換部により前記電気信号におけるサンプリング期間の直流レベルと予め定められている基準値とを比較することで前記直流レベルと前記基準値との差を求め、求めた前記直流レベルと前記基準値との差が略零となるように前記電気信号にクランプ信号を帰還する帰還部と
を備え、
前記帰還部は、
前記電気信号に帰還させる前記クランプ信号のビット分解能が比較的劣る第1の帰還部と、
ビット分解能が前記第1の帰還部よりも優る第2の帰還部と、
前記求めた直流レベルと前記基準値との差が予め定められた範囲以内に収まるまでは前記第1の帰還部を作動させ、前記直流レベルと前記基準値との差が前記予め定められた範囲内に収束した後には、前記第2の帰還部に切り替えて動作させるモード切替部と
を有することを特徴とするクランプ回路。 - 電気信号におけるクランプ部分の直流レベルを一定値に保持するクランプ回路であって、
前記電気信号をデジタル信号に変換しデジタル信号処理をする信号処理系統用のA/D変換部とは独立に、前記信号処理系統用のA/D変換部よりもビット分解能が劣る直流レベル比較用のA/D変換部と、
前記直流レベル比較用のA/D変換部により前記電気信号におけるサンプリング期間の直流レベルと予め定められている基準値とを比較することで前記直流レベルと前記基準値との差を求め、求めた前記直流レベルと前記基準値との差が略零となるように前記電気信号にクランプ信号を帰還する帰還部と
を備え、
前記帰還部は、
前記信号処理系統用のA/D変換部に用いられるサンプリングパルスよりも低速なサンプリングパルスに基づいて、所定期間に亘って前記クランプ部分の前記基準値に対する前記直流レベルの正方向のズレ量を求める正方向ズレ量取得部と、
前記サンプリングパルスに基づいて、所定期間に亘って前記クランプ部分の前記基準値に対する前記直流レベルの負方向のズレ量を求める負方向ズレ量取得部と、
前記正方向ズレ量取得部が求めた前記正方向のズレ量と前記負方向ズレ量取得部が求めた前記負方向のズレ量とに基づいて前記クランプ部分に含まれるノイズの状態を求め、この求めたノイズの状態を参照して、前記クランプ信号の前記電気信号への帰還を制御する判定制御部と
を有することを特徴とするクランプ回路。 - 前記判定制御部は、前記正方向のズレ量と前記負方向のズレ量とに基づいて、前記クランプ部分の中央値と、前記基準値に対する前記クランプ部分の誤差量とを求め、求めた前記中央値と前記誤差量とに基づいて、前記基準値に対する前記直流レベルの収束条件を変化させる
ことを特徴とする請求項11に記載のクランプ回路。 - 前記判定制御部は、前記中央値と前記基準値との差が所定の許容範囲を越えたことを条件として、前記直流レベルと前記基準値との差が略零となるように前記電気信号にクランプ信号を帰還させ、その後、前記所定の許容範囲を変化させる
ことを特徴とする請求項12に記載のクランプ回路。 - 前記正方向ズレ量取得部および前記負方向ズレ量取得部は、前記電気信号への前記クランプ信号の帰還量を一定に保持した状態で、前記サンプリングパルスごとに前記直流レベルと前記基準値とを比較し、この比較結果に基づいて前記基準値を所定量だけ変動させることにより、それぞれ対応する前記正方向のズレ量と前記負方向のズレ量とを求めることを特徴とする請求項11に記載のクランプ回路。
- 前記正方向ズレ量取得部および前記負方向ズレ量取得部は、前記比較結果に基づいて前記基準値を所定量だけ一方の方向に変動させつつ、この変動のデジタルステップの数を計数することにより、それぞれ対応する前記正方向のズレ量と前記負方向のズレ量とを求めることを特徴とする請求項14に記載のクランプ回路。
- 画像を撮像する固体撮像素子と、
前記固体撮像素子から出力される撮像信号をデジタル信号に変換しデジタル信号処理をする信号処理系統用のA/D変換部とは独立に、前記信号処理系統用のA/D変換部よりもビット分解能が劣る直流レベル比較用のA/D変換部と、
前記直流レベル比較用のA/D変換部により前記撮像信号におけるサンプリング期間の直流レベルと予め定められている基準値とを比較することで前記直流レベルと前記基準値との差を求め、求めた前記直流レベルと前記基準値との差が略零となるように前記撮像信号にクランプ信号を帰還する帰還部と
を備え
前記帰還部は、
前記信号処理系統用のA/D変換部に用いられるサンプリングパルスよりも低速なサンプリングパルスであって前記固体撮像素子の水平走査方向における光学的黒画素に対応する比較パルスに基づいて前記撮像信号に前記クランプ信号を帰還させるスタートアップモード動作部と、
前記直流レベルの変動に対する感度が前記スタートアップモードよりも低い感度を有するとともに前記信号処理系統用のA/D変換部に用いられるサンプリングパルスよりも低速な前記固体撮像素子の垂直走査を規定するパルスに基づいて前記撮像信号にクランプ信号を帰還させるノーマルモード動作部と、
前記求めた直流レベルと前記基準値との差が予め定められた範囲以内に収まるまでは前記スタートアップモード動作部を作動させ、前記直流レベルと前記基準値との差が前記予め定められた範囲内に収束した後には、前記ノーマルモード動作部に切り替えて動作させるモード切替部と
を有することを特徴とする撮像装置。 - 前記ノーマルモード動作部は、前記信号処理系統用のA/D変換部に用いられるサンプリングパルスよりも低速な前記固体撮像素子の水平走査方向における光学的黒画素に対応する比較パルスごとに前記光学的黒画素の前記直流レベルと前記基準値との大小を判定し、この判定した大小の回数をそれぞれ計数し、この計数した大の回数および小の回数のうちの少なくとも一方が予め定められた回数に達したことを条件として、前記固体撮像素子の垂直走査の開始を規定するパルスに基づいて前記直流レベルと前記基準値との差が略零となるように前記電気信号にクランプ信号を帰還する
ことを特徴とする請求項16に記載の撮像装置。 - 画像を撮像する固体撮像素子と、
前記固体撮像素子から出力される撮像信号をデジタル信号に変換しデジタル信号処理をする信号処理系統用のA/D変換部とは独立に、前記信号処理系統用のA/D変換部よりもビット分解能が劣る直流レベル比較用のA/D変換部と、
前記直流レベル比較用のA/D変換部により前記撮像信号におけるサンプリング期間の直流レベルと予め定められている基準値とを比較することで前記直流レベルと前記基準値との差を求め、求めた前記直流レベルと前記基準値との差が略零となるように前記撮像信号にクランプ信号を帰還する帰還部と
を備え
前記帰還部は、
前記撮像信号に帰還させる前記クランプ信号のビット分解能が比較的劣る第1の帰還部と、
ビット分解能が前記第1の帰還部よりも優る第2の帰還部と、
前記求めた直流レベルと前記基準値との差が予め定められた範囲以内に収まるまでは前記第1の帰還部を作動させ、前記直流レベルと前記基準値との差が前記予め定められた範囲内に収束した後には、前記第2の帰還部に切り替えて動作させるモード切替部と
を有することを特徴とする撮像装置。 - 前記第1の帰還部は、前記信号処理系統用のA/D変換部に用いられるサンプリングパルスよりも低速な前記固体撮像素子の垂直走査方向における光学的黒画素に対応する第1の比較パルスごとに前記光学的黒画素の前記直流レベルと前記基準値との差を求め、
前記第2の帰還部は、前記信号処理系統用のA/D変換部に用いられるサンプリングパルスよりも低速な前記固体撮像素子の水平走査方向における光学的黒画素に対応する第2の比較パルスごとに前記光学的黒画素の前記直流レベルと前記基準値との差を求める
ことを特徴とする請求項18に記載の撮像装置。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002157056A JP3918635B2 (ja) | 2002-05-30 | 2002-05-30 | 直流レベル制御方法、クランプ回路、撮像装置 |
US10/443,761 US7295234B2 (en) | 2002-05-30 | 2003-05-23 | DC level control method, clamp circuit, and imaging apparatus |
KR1020030034809A KR100996008B1 (ko) | 2002-05-30 | 2003-05-30 | Dc 레벨 제어 방법, 클램프 회로, 및 촬상 장치 |
TW092114806A TWI237999B (en) | 2002-05-30 | 2003-05-30 | Dc level control method, clamp circuit, and imaging apparatus |
US11/808,491 US7646412B2 (en) | 2002-05-30 | 2007-06-11 | DC level control method, clamp circuit, and imaging apparatus |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002157056A JP3918635B2 (ja) | 2002-05-30 | 2002-05-30 | 直流レベル制御方法、クランプ回路、撮像装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003348376A JP2003348376A (ja) | 2003-12-05 |
JP3918635B2 true JP3918635B2 (ja) | 2007-05-23 |
Family
ID=29773067
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002157056A Expired - Fee Related JP3918635B2 (ja) | 2002-05-30 | 2002-05-30 | 直流レベル制御方法、クランプ回路、撮像装置 |
Country Status (4)
Country | Link |
---|---|
US (2) | US7295234B2 (ja) |
JP (1) | JP3918635B2 (ja) |
KR (1) | KR100996008B1 (ja) |
TW (1) | TWI237999B (ja) |
Families Citing this family (29)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4110816B2 (ja) * | 2002-04-04 | 2008-07-02 | ソニー株式会社 | 画素信号処理方法および装置、撮像装置 |
JP4144578B2 (ja) * | 2003-10-15 | 2008-09-03 | ソニー株式会社 | 固体撮像装置、画素信号処理方法 |
US7688356B2 (en) * | 2004-05-07 | 2010-03-30 | Nikon Corporation | Clamp level adjusting apparatus, electronic camera, image processing apparatus, and image processing program |
JP4016968B2 (ja) * | 2004-05-24 | 2007-12-05 | セイコーエプソン株式会社 | Da変換器、データ線駆動回路、電気光学装置、その駆動方法及び電子機器 |
US7750955B2 (en) * | 2004-08-31 | 2010-07-06 | Canon Kabushiki Kaisha | Image signal processing apparatus, image signal processing method and camera using the image signal processing apparatus |
JP4791122B2 (ja) * | 2004-11-12 | 2011-10-12 | オリンパス株式会社 | クランプ回路、及びこのクランプ回路を有するデジタルカメラシステム |
JP4926408B2 (ja) | 2005-03-14 | 2012-05-09 | 浜松ホトニクス株式会社 | 光検出回路 |
WO2006111472A2 (en) * | 2005-04-18 | 2006-10-26 | Interuniversitair Microelektronica Centrum Vzw | Sensor for eliminating undesired components and measurement method using said sensor |
JP4951931B2 (ja) * | 2005-10-24 | 2012-06-13 | 日本電気株式会社 | ノイズ測定回路、該測定回路に用いられるノイズ測定方法及び該測定回路が設けられている大規模集積回路 |
KR100955637B1 (ko) * | 2005-12-27 | 2010-05-06 | 후지쯔 마이크로일렉트로닉스 가부시키가이샤 | 고체 촬상 소자 및 암전류 성분 제거 방법 |
JP5135815B2 (ja) * | 2006-02-14 | 2013-02-06 | ミツミ電機株式会社 | 半導体集積回路装置 |
JP4185949B2 (ja) * | 2006-08-08 | 2008-11-26 | キヤノン株式会社 | 光電変換装置及び撮像装置 |
US20090121770A1 (en) * | 2007-03-29 | 2009-05-14 | Linear Technology Corporation | Method for clamping a semiconductor region at or near ground |
US8665350B2 (en) * | 2008-05-08 | 2014-03-04 | Altasens, Inc. | Method for fixed pattern noise (FPN) correction |
TWI388202B (zh) * | 2008-08-25 | 2013-03-01 | Chunghwa Picture Tubes Ltd | 影像灰階分佈之統計裝置及其方法 |
WO2010076671A1 (en) * | 2009-01-05 | 2010-07-08 | Freescale Semiconductor, Inc. | Current sensing circuitry and integrated circuit and method for sensing a current |
JP5531417B2 (ja) * | 2009-02-12 | 2014-06-25 | 株式会社ニコン | 固体撮像装置 |
JP5887827B2 (ja) * | 2011-10-20 | 2016-03-16 | ソニー株式会社 | 固体撮像素子およびカメラシステム |
US9252887B2 (en) * | 2012-01-25 | 2016-02-02 | Mitsubishi Electric Corporation | Optical receiver, station-side optical network unit, and light reception level monitoring method |
JP6042737B2 (ja) * | 2013-01-31 | 2016-12-14 | オリンパス株式会社 | 固体撮像装置および撮像装置 |
TWI502306B (zh) * | 2013-05-13 | 2015-10-01 | Ili Technology Corp | 電流電壓轉換器及其電子裝置 |
JP2015060909A (ja) * | 2013-09-18 | 2015-03-30 | オリンパス株式会社 | 半導体装置 |
WO2015115655A1 (ja) * | 2014-02-03 | 2015-08-06 | Ntn株式会社 | 摺動部材、転がり軸受および保持器 |
JP6494335B2 (ja) * | 2015-03-05 | 2019-04-03 | キヤノン株式会社 | 光電変換装置、光電変換装置の駆動方法、および、光電変換システム |
JP6740067B2 (ja) * | 2016-09-16 | 2020-08-12 | キヤノン株式会社 | 固体撮像装置及びその駆動方法 |
KR102324224B1 (ko) | 2017-06-28 | 2021-11-10 | 삼성전자주식회사 | 이미지 센서 및 그것에 포함되는 전자 회로 |
JP2019134230A (ja) * | 2018-01-29 | 2019-08-08 | ソニーセミコンダクタソリューションズ株式会社 | Dac回路、固体撮像素子、および、電子機器 |
US11949959B2 (en) | 2018-02-01 | 2024-04-02 | Sony Corporation | Cable, control information transmission method for cable, connection apparatus, electronic equipment, and output data controlling method for electronic equipment |
KR102600445B1 (ko) | 2018-11-15 | 2023-11-10 | 에스케이하이닉스 주식회사 | 저 밴딩 노이즈를 위한 비교 장치 및 그에 따른 씨모스 이미지 센서 |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
ES2039353T3 (es) * | 1985-10-21 | 1993-10-01 | Rank Cintel Limited | Circuito de sujecion para un convertidor analogico-numerico. |
JP3143117B2 (ja) * | 1990-09-25 | 2001-03-07 | キヤノン株式会社 | 信号処理装置 |
WO1992010877A1 (en) * | 1990-12-06 | 1992-06-25 | Sony Corporation | Feedback clamping circuit |
JPH07162713A (ja) * | 1993-12-03 | 1995-06-23 | Texas Instr Japan Ltd | クランプ回路 |
US6580465B1 (en) * | 1998-01-09 | 2003-06-17 | Pentax Corporation | Clamp voltage generating circuit and clamp level adjusting method |
KR100284284B1 (ko) * | 1998-11-05 | 2001-03-02 | 김영환 | 디지털 카메라의 아날로그 신호 처리 장치 |
US6750910B1 (en) * | 1998-07-15 | 2004-06-15 | Texas Instruments Incorporated | Optical black and offset correction in CCD signal processing |
US6753913B1 (en) * | 1999-09-03 | 2004-06-22 | Texas Instruments Incorporated | CMOS analog front end architecture with variable gain for digital cameras and camcorders |
KR100360415B1 (ko) * | 2001-02-28 | 2002-11-13 | 삼성전자 주식회사 | 입력 영상 신호의 동적 범위를 넓히고 라인 노이즈를최소화할 수 있는 클램프 회로 및 방법 |
US7397505B2 (en) * | 2002-01-17 | 2008-07-08 | Zoran Corporation | CMOS sensor with over-saturation abatement |
JP4110816B2 (ja) * | 2002-04-04 | 2008-07-02 | ソニー株式会社 | 画素信号処理方法および装置、撮像装置 |
US20030202111A1 (en) * | 2002-04-30 | 2003-10-30 | Jaejin Park | Apparatus and methods for dark level compensation in image sensors using dark pixel sensor metrics |
-
2002
- 2002-05-30 JP JP2002157056A patent/JP3918635B2/ja not_active Expired - Fee Related
-
2003
- 2003-05-23 US US10/443,761 patent/US7295234B2/en not_active Expired - Fee Related
- 2003-05-30 TW TW092114806A patent/TWI237999B/zh not_active IP Right Cessation
- 2003-05-30 KR KR1020030034809A patent/KR100996008B1/ko not_active IP Right Cessation
-
2007
- 2007-06-11 US US11/808,491 patent/US7646412B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US20040008270A1 (en) | 2004-01-15 |
US20070247533A1 (en) | 2007-10-25 |
JP2003348376A (ja) | 2003-12-05 |
KR20030094060A (ko) | 2003-12-11 |
US7295234B2 (en) | 2007-11-13 |
TW200410568A (en) | 2004-06-16 |
US7646412B2 (en) | 2010-01-12 |
KR100996008B1 (ko) | 2010-11-22 |
TWI237999B (en) | 2005-08-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3918635B2 (ja) | 直流レベル制御方法、クランプ回路、撮像装置 | |
JP3969190B2 (ja) | 撮像信号処理方法、撮像信号処理装置、撮像装置 | |
US10609318B2 (en) | Imaging device, driving method, and electronic apparatus | |
KR101168609B1 (ko) | A/d 변환기, 고체 촬상 장치, 및 전자 정보 기기 | |
US8896738B2 (en) | Solid-state image pickup device and signal processing method therefor | |
JP4725608B2 (ja) | 比較器、比較器の校正方法、固体撮像素子、およびカメラシステム | |
US11115608B2 (en) | Imaging device, imaging system, and drive method of imaging device | |
KR100961052B1 (ko) | 이미저를 위한 칼럼-병렬 시그마-델타 아날로그-디지털변환 | |
US20140078360A1 (en) | Imagers with improved analog-to-digital converters | |
US11343457B2 (en) | Solid-state imaging device and class AB super source follower | |
JP6317568B2 (ja) | 比較回路およびそれを用いた撮像素子並びに比較回路の制御方法 | |
US10811448B2 (en) | Solid-state imaging device | |
JP2022066288A (ja) | 光電変換装置及び撮像システム | |
JP3542154B2 (ja) | 固体撮像素子 | |
JP2015216466A (ja) | 撮像装置の駆動方法、撮像システムの駆動方法 | |
JP4650445B2 (ja) | クランプ信号生成装置およびクランプ信号生成方法 | |
US11258973B2 (en) | AD conversion circuit, photoelectric conversion apparatus, photoelectric conversion system, and moving body | |
JP2019009672A (ja) | 撮像装置及びその駆動方法 | |
US20240214705A1 (en) | Image sensor including analog-to-digital converter and ramp voltage generator | |
US11700468B2 (en) | Image capturing apparatus, photoelectric conversion system, and moving body | |
JP2023127108A (ja) | 光電変換装置 | |
CN116582766A (zh) | 比较电路、模数转换器和包括其的图像传感器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040427 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061024 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061224 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070123 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070205 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100223 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110223 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120223 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130223 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130223 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140223 Year of fee payment: 7 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |