JP2003345401A - 高信頼型プロセス制御装置 - Google Patents
高信頼型プロセス制御装置Info
- Publication number
- JP2003345401A JP2003345401A JP2002149873A JP2002149873A JP2003345401A JP 2003345401 A JP2003345401 A JP 2003345401A JP 2002149873 A JP2002149873 A JP 2002149873A JP 2002149873 A JP2002149873 A JP 2002149873A JP 2003345401 A JP2003345401 A JP 2003345401A
- Authority
- JP
- Japan
- Prior art keywords
- unit
- control
- units
- network
- multiplexed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Safety Devices In Control Systems (AREA)
Abstract
(57)【要約】
【課題】 信頼性を高める必要のある機能ユニットのみ
の多重化を図り、不要なユニットを削減し、メンテナン
スの向上を図ると共に、障害発生時の信頼性を向上を図
ること。 【解決手段】 データを処理して制御信号を生成する制
御処理ユニットや制御信号と被制御機器から入力したデ
ータ信号の信号入出力ユニットとの各機能ユニットに自
律して制御するためのCPUとネットワークに接続する
ためのインターフェースとを個別に設け、各機能ユニッ
ト間をネットワークで相互に接続し、同一目的のグルー
プ化した複数台の機能ユニット間を、高速切り替えのた
めの構成制御用リンクで相互に接続する。この結果、信
頼性を高める必要のある機能ユニット単位で、かつ、重
要度に合わせて冗長構成の度合いを選択することができ
る。
の多重化を図り、不要なユニットを削減し、メンテナン
スの向上を図ると共に、障害発生時の信頼性を向上を図
ること。 【解決手段】 データを処理して制御信号を生成する制
御処理ユニットや制御信号と被制御機器から入力したデ
ータ信号の信号入出力ユニットとの各機能ユニットに自
律して制御するためのCPUとネットワークに接続する
ためのインターフェースとを個別に設け、各機能ユニッ
ト間をネットワークで相互に接続し、同一目的のグルー
プ化した複数台の機能ユニット間を、高速切り替えのた
めの構成制御用リンクで相互に接続する。この結果、信
頼性を高める必要のある機能ユニット単位で、かつ、重
要度に合わせて冗長構成の度合いを選択することができ
る。
Description
【0001】
【発明の属する技術分野】本発明は、種々のプロセスの
制御をする場合、故障などの障害が発生したときに運転
を停止させないために、同一の構成を多重化して冗長構
成とした高信頼型プロセス制御装置に関するものであ
る。
制御をする場合、故障などの障害が発生したときに運転
を停止させないために、同一の構成を多重化して冗長構
成とした高信頼型プロセス制御装置に関するものであ
る。
【0002】
【従来の技術】従来、このような目的で冗長構成とした
プロセス制御装置は、図11に示すように、複数の同一
の構成の制御装置101とこれらの制御装置101を監
視する上位監視装置102をLAN103などにより接
続して構成されていた(特開2000−56817)。
また、前記制御装置101は、CPU、RAM、ROM
に加え、制御信号やデータの入出力用のインターフェー
スユニット104などが個々に内部の高速バスで接続さ
れた1台の独立したコンピュータで構成されていた。そ
して、いずれかの制御装置101に障害が発生した場合
に上位監視装置102がそれを検知し、障害が発生して
いない正常な制御装置101に切り替えて運転を継続す
るようにしていた。このような構成では、複数の制御装
置101は、常に同一のデータを受信して内部的には同
一の処理を行い、いずれか一方の制御装置101のみが
制御データなどを出力するデュアルシステムと、障害が
発生した場合に稼動していた制御装置101から待機し
ていた制御装置101へデータを転送して運転を切り替
えるデュプレックスシステムとがあった。
プロセス制御装置は、図11に示すように、複数の同一
の構成の制御装置101とこれらの制御装置101を監
視する上位監視装置102をLAN103などにより接
続して構成されていた(特開2000−56817)。
また、前記制御装置101は、CPU、RAM、ROM
に加え、制御信号やデータの入出力用のインターフェー
スユニット104などが個々に内部の高速バスで接続さ
れた1台の独立したコンピュータで構成されていた。そ
して、いずれかの制御装置101に障害が発生した場合
に上位監視装置102がそれを検知し、障害が発生して
いない正常な制御装置101に切り替えて運転を継続す
るようにしていた。このような構成では、複数の制御装
置101は、常に同一のデータを受信して内部的には同
一の処理を行い、いずれか一方の制御装置101のみが
制御データなどを出力するデュアルシステムと、障害が
発生した場合に稼動していた制御装置101から待機し
ていた制御装置101へデータを転送して運転を切り替
えるデュプレックスシステムとがあった。
【0003】
【発明が解決しようとする課題】以上のような従来例で
は、信頼性を高める必要のない部分も含めてすべての機
能を具備した同一の構成の独立した制御装置101を複
数台必要とし、すべての構成部品が複数台分だけ必要に
なるという問題点があった。また、構成部品が複数台に
なれば、装置全体として見た場合の故障の発生頻度も複
数倍となりメンテナンスもそれだけ余計に必要となる。
また、制御装置101内の各ユニット間は、個々に高速
バスで接続されているため、制御装置101全体の電源
を停止しなければ部品交換や修理をすることができない
という問題点があった。さらに、部品交換や修理作業中
において、運転可能な制御装置101が一台だけになっ
たような場合、これに障害が発生すればプロセス制御を
停止せざるを得ず、制御装置全体の信頼性を低下させて
いた。例えば、制御装置101を完全2重化した場合に
において、一方の制御装置101の入出力用のインター
フェースユニット104が故障し、他方の制御装置10
1のインターフェースユニット以外の別なユニットが故
障したような重複故障の場合にも、プロセス制御ができ
なくなるという問題点があった。これを防止するために
は、制御装置101の台数を増やして、さらに3倍、4
倍にする必要があり、さらにメンテナンス性などを悪化
させることとなる。
は、信頼性を高める必要のない部分も含めてすべての機
能を具備した同一の構成の独立した制御装置101を複
数台必要とし、すべての構成部品が複数台分だけ必要に
なるという問題点があった。また、構成部品が複数台に
なれば、装置全体として見た場合の故障の発生頻度も複
数倍となりメンテナンスもそれだけ余計に必要となる。
また、制御装置101内の各ユニット間は、個々に高速
バスで接続されているため、制御装置101全体の電源
を停止しなければ部品交換や修理をすることができない
という問題点があった。さらに、部品交換や修理作業中
において、運転可能な制御装置101が一台だけになっ
たような場合、これに障害が発生すればプロセス制御を
停止せざるを得ず、制御装置全体の信頼性を低下させて
いた。例えば、制御装置101を完全2重化した場合に
において、一方の制御装置101の入出力用のインター
フェースユニット104が故障し、他方の制御装置10
1のインターフェースユニット以外の別なユニットが故
障したような重複故障の場合にも、プロセス制御ができ
なくなるという問題点があった。これを防止するために
は、制御装置101の台数を増やして、さらに3倍、4
倍にする必要があり、さらにメンテナンス性などを悪化
させることとなる。
【0004】
【課題を解決するための手段】本発明は、以上のような
課題を解決するためになされたもので、データを処理し
て制御信号を生成する制御処理ユニットと、この制御処
理ユニットで生成された制御信号と被制御機器から入力
したデータ信号の信号入出力ユニットとの各機能ユニッ
トを有するプロセス制御装置において、前記各機能ユニ
ットに自律して制御するためのCPUとネットワークに
接続するためのインターフェースとを個別に設け、各機
能ユニット間を、ネットワークで相互に接続し、かつ、
これらの機能ユニットのうちグループ化した同一目的の
複数の機能ユニット間を、高速切り替えのための構成制
御用リンクで相互に接続したことを特徴とする高信頼型
プロセス制御装置である。グループを形成する機能ユニ
ットのすべての運転ユニットと待機ユニットは、処理デ
ータの入力を受けることによりそれぞれ独立して同一の
処理を行い、前記待機ユニットは、処理後の出力を停止
するように構成している。
課題を解決するためになされたもので、データを処理し
て制御信号を生成する制御処理ユニットと、この制御処
理ユニットで生成された制御信号と被制御機器から入力
したデータ信号の信号入出力ユニットとの各機能ユニッ
トを有するプロセス制御装置において、前記各機能ユニ
ットに自律して制御するためのCPUとネットワークに
接続するためのインターフェースとを個別に設け、各機
能ユニット間を、ネットワークで相互に接続し、かつ、
これらの機能ユニットのうちグループ化した同一目的の
複数の機能ユニット間を、高速切り替えのための構成制
御用リンクで相互に接続したことを特徴とする高信頼型
プロセス制御装置である。グループを形成する機能ユニ
ットのすべての運転ユニットと待機ユニットは、処理デ
ータの入力を受けることによりそれぞれ独立して同一の
処理を行い、前記待機ユニットは、処理後の出力を停止
するように構成している。
【0005】
【発明の実施の形態】本発明では、プロセス制御のため
の機能ユニットを、制御処理ユニット1と、信号入出力
ユニットとに大別し、さらに、この信号入出力ユニット
を、DI・DOユニット(AD・DAユニットを含むも
のとする)2と、通信ユニット8とに分けた例を説明す
る。また、前記各機能ユニットには、自律して制御する
ためのCPUとネットワークに接続するためのインター
フェースとを個別に設け、各機能ユニット間を、ネット
ワークで相互に接続している。図1は、本発明の第1実
施例を示すもので、DI・DOユニット2の信頼性を高
めるために多重化した場合を例として説明する。1は、
制御処理ユニットであり、CPU5、RAM(図示せ
ず)、ROM(図示せず)などで構成され、被制御機器の
プロセス制御のために被制御機器への制御信号や制御デ
ータの出力命令や被制御機器からデータ入力命令、デー
タ処理などを行うものである。この制御処理ユニット1
は、接続用のインターフェース(図示せず)を介してLA
Nなどを利用したネットワーク3に接続されている。
の機能ユニットを、制御処理ユニット1と、信号入出力
ユニットとに大別し、さらに、この信号入出力ユニット
を、DI・DOユニット(AD・DAユニットを含むも
のとする)2と、通信ユニット8とに分けた例を説明す
る。また、前記各機能ユニットには、自律して制御する
ためのCPUとネットワークに接続するためのインター
フェースとを個別に設け、各機能ユニット間を、ネット
ワークで相互に接続している。図1は、本発明の第1実
施例を示すもので、DI・DOユニット2の信頼性を高
めるために多重化した場合を例として説明する。1は、
制御処理ユニットであり、CPU5、RAM(図示せ
ず)、ROM(図示せず)などで構成され、被制御機器の
プロセス制御のために被制御機器への制御信号や制御デ
ータの出力命令や被制御機器からデータ入力命令、デー
タ処理などを行うものである。この制御処理ユニット1
は、接続用のインターフェース(図示せず)を介してLA
Nなどを利用したネットワーク3に接続されている。
【0006】21、22、23、は、被制御機器からのデ
ータや被制御機器への制御信号をデジタル信号で入出力
する前記DI・DO(ディジタルインプット・デジタル
アウトプット)ユニットであり、図1の実施例では、同
一目的の3台のDI・DOユニット21、22、23で多
重化されて1つのユニットグループを構成し、各DI・
DOユニット21、22、23の間は、高速処理のための
シリアル又はパラレル信号線で接続した構成制御用リン
ク7で相互に接続されている。これらの多重化された3
台のDI・DOユニット21、22、23は、後述するよ
うに、これらのDI・DOユニット21、22、23の制
御信号の入力を図5で、出力を図4でオア出力し、被制
御機器からのデータをすべてのDI・DOユニット
21、22、23へ入力する冗長構成用IOターミナル4
に接続されている。また、DI・DOユニット21、
22、23は、接続用のインターフェース(図示せず)を介
して前記ネットワーク3に接続されている。各DI・D
Oユニット21、22、23には、それぞれ自ユニットを
独立制御するためのCPU5、RAM(図示せず)、RO
M(図示せず)などが設けられている。
ータや被制御機器への制御信号をデジタル信号で入出力
する前記DI・DO(ディジタルインプット・デジタル
アウトプット)ユニットであり、図1の実施例では、同
一目的の3台のDI・DOユニット21、22、23で多
重化されて1つのユニットグループを構成し、各DI・
DOユニット21、22、23の間は、高速処理のための
シリアル又はパラレル信号線で接続した構成制御用リン
ク7で相互に接続されている。これらの多重化された3
台のDI・DOユニット21、22、23は、後述するよ
うに、これらのDI・DOユニット21、22、23の制
御信号の入力を図5で、出力を図4でオア出力し、被制
御機器からのデータをすべてのDI・DOユニット
21、22、23へ入力する冗長構成用IOターミナル4
に接続されている。また、DI・DOユニット21、
22、23は、接続用のインターフェース(図示せず)を介
して前記ネットワーク3に接続されている。各DI・D
Oユニット21、22、23には、それぞれ自ユニットを
独立制御するためのCPU5、RAM(図示せず)、RO
M(図示せず)などが設けられている。
【0007】つぎに以上の第1実施例の構成による動作
を説明する。まず、プロセス制御装置のすべてが正常に
稼動している初期状態では、DI・DOユニットのグル
ープからは、例えばDI・DOユニットのノード番号が
若番の21が使用される。したがって、冗長構成用IO
ターミナル4、DI・DOユニット21、ネットワーク
3を介して制御機器からのデータが制御処理ユニット1
へ送られ、逆の経路をたどって被制御機器へ制御信号が
送られる。この間、DI・DOユニット22、23は、冗
長構成用IOターミナル4を介して被制御機器からのデ
ータを受信(入力)しているが、制御処理ユニット1は、
DI・DOユニット22、23のデータ処理は行わず、ま
た、制御処理ユニット1から制御信号は、DI・DOユ
ニット21、22、23ですべて制御データを受信してい
るが、冗長構成用IOターミナル4への出力において、
図2のa部分の条件から運転中のDI・DOユニット2
1の信号だけが出力される。また、制御処理ユニット
1、DI・DOユニット21、22、23の各ユニット
は、一定周期で送信権を巡回するトークン方式によって
1msec〜5msecの一定周期で処理情報の送信出
力を行い、図6に示すようにメモリ情報の共有を行って
いる。
を説明する。まず、プロセス制御装置のすべてが正常に
稼動している初期状態では、DI・DOユニットのグル
ープからは、例えばDI・DOユニットのノード番号が
若番の21が使用される。したがって、冗長構成用IO
ターミナル4、DI・DOユニット21、ネットワーク
3を介して制御機器からのデータが制御処理ユニット1
へ送られ、逆の経路をたどって被制御機器へ制御信号が
送られる。この間、DI・DOユニット22、23は、冗
長構成用IOターミナル4を介して被制御機器からのデ
ータを受信(入力)しているが、制御処理ユニット1は、
DI・DOユニット22、23のデータ処理は行わず、ま
た、制御処理ユニット1から制御信号は、DI・DOユ
ニット21、22、23ですべて制御データを受信してい
るが、冗長構成用IOターミナル4への出力において、
図2のa部分の条件から運転中のDI・DOユニット2
1の信号だけが出力される。また、制御処理ユニット
1、DI・DOユニット21、22、23の各ユニット
は、一定周期で送信権を巡回するトークン方式によって
1msec〜5msecの一定周期で処理情報の送信出
力を行い、図6に示すようにメモリ情報の共有を行って
いる。
【0008】DI・DOユニット21、22、23の異常
検出は、図2および図3に示すように行われる。まず、
異常検出は、図2のb部分に示すように、ハードウエア
・ウォッチドック機構による異常検出およびソフトウエ
ア出力の異常による異常検出を併用し、いずれかにより
異常が検出されることにより異常信号を発生する。例え
ば、DI・DOユニット21に異常信号が発生すると、
構成制御用リンク7を介して図2の冗長制御用1bの信
号をグループ内の他のDI・DOユニット22、23に自
己ユニットの異常を出力し、また、ネットワークのイン
ターフェースをリセットして自ユニット21をネットワ
ークから切り離す。さらに、自ユニット21の制御を図
2のa部分でロックし、制御ロック設定がオンの場合
に、自ユニット21のDO回路を遮断する。自ユニット
21の制御のロックは、ソフト出力制御ロックによって
手動によって有効にも、無効にもすることができる。
検出は、図2および図3に示すように行われる。まず、
異常検出は、図2のb部分に示すように、ハードウエア
・ウォッチドック機構による異常検出およびソフトウエ
ア出力の異常による異常検出を併用し、いずれかにより
異常が検出されることにより異常信号を発生する。例え
ば、DI・DOユニット21に異常信号が発生すると、
構成制御用リンク7を介して図2の冗長制御用1bの信
号をグループ内の他のDI・DOユニット22、23に自
己ユニットの異常を出力し、また、ネットワークのイン
ターフェースをリセットして自ユニット21をネットワ
ークから切り離す。さらに、自ユニット21の制御を図
2のa部分でロックし、制御ロック設定がオンの場合
に、自ユニット21のDO回路を遮断する。自ユニット
21の制御のロックは、ソフト出力制御ロックによって
手動によって有効にも、無効にもすることができる。
【0009】グループ内の他のDI・DOユニット
22、23は、前記の構成制御用リンク7経由でユニット
21の異常を検知するとともに、前記トークン方式によ
る送信信号の異常によっても検知するが、グループユニ
ット内のユニット21の異常は、構成制御用リンク7経
由の方が高速で検知される。DI・DOユニット22、
23がグループ内の他のDI・DOユニット21の異常を
検知すると、図3(a)に示すように、運転ユニットを例
えばDI・DOユニット22と決定し、処理連係の再構
成を行い、運転ユニットである自ユニット22のDOを
出力状態にする。運転ユニットは、異常信号を出力して
いるユニットを除き、正常に運転可能なユニットの中か
ら決定されるが、その決定順位は、図3(b)に示すよう
に、ノード番号の最も若いユニットとする。この決定順
位はこの方法に限られるものではなく、異常によって停
止したユニットの1つ上位または下位のノード番号のユ
ニットとしても良い。これら決定順位の決定ルールは、
目的に応じていずれか一方を選択するように予め設定す
ることができる。
22、23は、前記の構成制御用リンク7経由でユニット
21の異常を検知するとともに、前記トークン方式によ
る送信信号の異常によっても検知するが、グループユニ
ット内のユニット21の異常は、構成制御用リンク7経
由の方が高速で検知される。DI・DOユニット22、
23がグループ内の他のDI・DOユニット21の異常を
検知すると、図3(a)に示すように、運転ユニットを例
えばDI・DOユニット22と決定し、処理連係の再構
成を行い、運転ユニットである自ユニット22のDOを
出力状態にする。運転ユニットは、異常信号を出力して
いるユニットを除き、正常に運転可能なユニットの中か
ら決定されるが、その決定順位は、図3(b)に示すよう
に、ノード番号の最も若いユニットとする。この決定順
位はこの方法に限られるものではなく、異常によって停
止したユニットの1つ上位または下位のノード番号のユ
ニットとしても良い。これら決定順位の決定ルールは、
目的に応じていずれか一方を選択するように予め設定す
ることができる。
【0010】冗長構成用IOターミナル4は、図4に示
すように、DI・DOユニット21、22、23の各出力
のオア結果を被制御装置に出力する。また冗長構成用I
Oターミナル4は、図5に示すように、被制御機器から
の入力をすべてのDI・DOユニット21、22、23に
入力する。
すように、DI・DOユニット21、22、23の各出力
のオア結果を被制御装置に出力する。また冗長構成用I
Oターミナル4は、図5に示すように、被制御機器から
の入力をすべてのDI・DOユニット21、22、23に
入力する。
【0011】図6に示すように構成された機能ユニット
において、前記トークン方式により送信されたデータ
は、各ユニット11、12、2内のメモリの同一アドレス
に、同一のユニットのデータの受信情報を記憶するが、
待機しているユニット11の受信情報は、制御処理プロ
グラムでは参照されないように読み込みが禁止されてお
り、運転ユニット12に障害が発生して、その待機して
いたユニット12が運転装置に再構成され、運転になっ
たときに読み込み禁止が解除されて使用可能となる。
において、前記トークン方式により送信されたデータ
は、各ユニット11、12、2内のメモリの同一アドレス
に、同一のユニットのデータの受信情報を記憶するが、
待機しているユニット11の受信情報は、制御処理プロ
グラムでは参照されないように読み込みが禁止されてお
り、運転ユニット12に障害が発生して、その待機して
いたユニット12が運転装置に再構成され、運転になっ
たときに読み込み禁止が解除されて使用可能となる。
【0012】以上の図1に示す実施例では、制御処理ユ
ニット1が1台と、信頼性を高める必要のあるDI・D
Oユニット2が3台で構成した。DI・DO2ユニット
を多重化したために、被制御機器からデータ信号を入出
力するIOターミナルを冗長構成用IOターミナル4と
した構成によるプロセス制御装置について説明した。本
発明はこの実施例に限られるものではなく、図7〜図1
0に示すような構成にも対応できるし、またさらに別な
構成にも対応できるものである。
ニット1が1台と、信頼性を高める必要のあるDI・D
Oユニット2が3台で構成した。DI・DO2ユニット
を多重化したために、被制御機器からデータ信号を入出
力するIOターミナルを冗長構成用IOターミナル4と
した構成によるプロセス制御装置について説明した。本
発明はこの実施例に限られるものではなく、図7〜図1
0に示すような構成にも対応できるし、またさらに別な
構成にも対応できるものである。
【0013】図7は、制御処理ユニット1を多重化(2
台)し、DI・DOユニット2を1台とした構成であ
り、制御処理ユニット1を多重化したので、制御処理ユ
ニット間を高速に切り替えるための構成制御用リンクで
相互に接続している。また、DI・DOユニット2は1
台であるので、IOユニットは、冗長構成用ではなく通
常のIOターミナル41で構成された実施例である。
台)し、DI・DOユニット2を1台とした構成であ
り、制御処理ユニット1を多重化したので、制御処理ユ
ニット間を高速に切り替えるための構成制御用リンクで
相互に接続している。また、DI・DOユニット2は1
台であるので、IOユニットは、冗長構成用ではなく通
常のIOターミナル41で構成された実施例である。
【0014】図8は、制御処理ユニット1を1台とし、
通信ユニット8を多重化(3台)とし、この多重化され
た通信ユニット間を高速に切り替えるための構成制御用
リンクで相互に接続した実施例である。なお、通信ユニ
ット8であるため、被制御機器側とネットワーク10で
接続されている例を示している。
通信ユニット8を多重化(3台)とし、この多重化され
た通信ユニット間を高速に切り替えるための構成制御用
リンクで相互に接続した実施例である。なお、通信ユニ
ット8であるため、被制御機器側とネットワーク10で
接続されている例を示している。
【0015】図9は、図1の構成に制御処理ユニットを
1台追加し、制御処理ユニットを多重化(2台)とし、
この多重化された制御処理ユニット間をも高速に切り替
えるための構成制御用リンクで相互に接続した実施例で
ある。なお、その作用は、図1と略同じである。
1台追加し、制御処理ユニットを多重化(2台)とし、
この多重化された制御処理ユニット間をも高速に切り替
えるための構成制御用リンクで相互に接続した実施例で
ある。なお、その作用は、図1と略同じである。
【0016】図10は、制御処理ユニット1、DI・D
Oユニット2、IOターミナル41を1台ずつを1組と
し、これらを2組で構成して多重化した例を示し、各組
の制御処理ユニット11と制御処理ユニット12間を構成
制御用リンク7で接続しているが、各組のDI・DOユ
ニット2間の構成制御用リンク7を設けていない。ま
た、上位監視装置9をネットワーク3に接続して各ユニ
ットを監視するようにした実施例を示すものである。
Oユニット2、IOターミナル41を1台ずつを1組と
し、これらを2組で構成して多重化した例を示し、各組
の制御処理ユニット11と制御処理ユニット12間を構成
制御用リンク7で接続しているが、各組のDI・DOユ
ニット2間の構成制御用リンク7を設けていない。ま
た、上位監視装置9をネットワーク3に接続して各ユニ
ットを監視するようにした実施例を示すものである。
【0017】前記実施例以外に、制御処理ユニット1の
多重化、DI・DOユニットの多重化、通信ユニットの
多重化のいずれか2以上の組合せとすることもできる。
また、制御処理ユニット1、DI・DOユニット、通信
ユニットのいずれか2以上の組合せの組の多重化とする
こともできる。
多重化、DI・DOユニットの多重化、通信ユニットの
多重化のいずれか2以上の組合せとすることもできる。
また、制御処理ユニット1、DI・DOユニット、通信
ユニットのいずれか2以上の組合せの組の多重化とする
こともできる。
【0018】
【発明の効果】本発明は、上述のような構成としたの
で、信頼性や安全性を最優先に重視するプロセス制御処
理において、信頼性を高める必要のある機能ユニット単
位で冗長構成の度合いを2重化、3重化などと、その重
要度に合わせて選択することができ、不要な冗長を排除
することができ、それだけ装置の構成部品を減らすこと
ができ、メンテナンスも減らすことができるという効果
を有する。また、すべての機能ユニットをネットワーク
で接続したので、障害が発生したときでも、その障害が
発生したユニットのみを停止させればよく、ネットワー
ク上の他のユニットを一切停止することなく部品の交換
ができ、複数の障害が発生した場合でも、同一グループ
内のすべてのユニットが故障しない限りプロセス制御を
続行することができるという効果を有する。
で、信頼性や安全性を最優先に重視するプロセス制御処
理において、信頼性を高める必要のある機能ユニット単
位で冗長構成の度合いを2重化、3重化などと、その重
要度に合わせて選択することができ、不要な冗長を排除
することができ、それだけ装置の構成部品を減らすこと
ができ、メンテナンスも減らすことができるという効果
を有する。また、すべての機能ユニットをネットワーク
で接続したので、障害が発生したときでも、その障害が
発生したユニットのみを停止させればよく、ネットワー
ク上の他のユニットを一切停止することなく部品の交換
ができ、複数の障害が発生した場合でも、同一グループ
内のすべてのユニットが故障しない限りプロセス制御を
続行することができるという効果を有する。
【0019】また、同一機能のユニットをグループ化し
てグループ内は構成制御用リンクで接続したので、障害
発生時のユニットの素早い切り替えが可能であり、制御
プロセスの中断を最小限に抑えることができる。さら
に、制御装置の構築後にも、必要に応じて機能ユニット
の追加、削除ができるという効果を有する。
てグループ内は構成制御用リンクで接続したので、障害
発生時のユニットの素早い切り替えが可能であり、制御
プロセスの中断を最小限に抑えることができる。さら
に、制御装置の構築後にも、必要に応じて機能ユニット
の追加、削除ができるという効果を有する。
【図1】本発明の高信頼型プロセス制御装置の第1実施
例を示すブロック図である。
例を示すブロック図である。
【図2】図1のDI・DOユニットの障害発生時の動作
を示す論理図である。
を示す論理図である。
【図3】(a)は、機能ユニットの切り替え制御を示す流
れ図、(b)は自ユニットへの切り替え条件を示す論理図
である。
れ図、(b)は自ユニットへの切り替え条件を示す論理図
である。
【図4】図1の冗長構成用IOターミナルの出力機構を
示す論理図である。
示す論理図である。
【図5】図1の冗長構成用IOターミナルの入力機構を
示す論理図である。
示す論理図である。
【図6】各機能ユニットのトークン方式による定周期受
信情報の使用方法を示すブロック図である。
信情報の使用方法を示すブロック図である。
【図7】本発明による高信頼型プロセス制御装置の第2
実施例を示すブロック図である。
実施例を示すブロック図である。
【図8】本発明による高信頼型プロセス制御装置の第3
実施例を示すブロック図である。
実施例を示すブロック図である。
【図9】本発明による高信頼型プロセス制御装置の第4
実施例を示すブロック図である。
実施例を示すブロック図である。
【図10】本発明による高信頼型プロセス制御装置の第
5実施例を示すブロック図である。
5実施例を示すブロック図である。
【図11】従来例を示すブロック図である。
1…制御処理ユニット、 2、21、22、23…DI・
DOユニット、 3…ネットワーク、 4…冗長構成用
IOターミナル、 41…IOターミナル、5…CP
U、 7…構成制御用リンク、 8…通信ユニット、9
…上位監視装置、10…被制御機器側のネットワーク。
DOユニット、 3…ネットワーク、 4…冗長構成用
IOターミナル、 41…IOターミナル、5…CP
U、 7…構成制御用リンク、 8…通信ユニット、9
…上位監視装置、10…被制御機器側のネットワーク。
Claims (7)
- 【請求項1】データを処理して制御信号を生成する制御
処理ユニットと、この制御処理ユニットで生成された制
御信号と被制御機器から入力したデータ信号の信号入出
力ユニットとの各機能ユニットを有するプロセス制御装
置において、前記各機能ユニットに自律して制御するた
めのCPUとネットワークに接続するためのインターフ
ェースとを個別に設け、各機能ユニット間を、ネットワ
ークで相互に接続し、かつ、これらの機能ユニットのう
ちグループ化した同一目的の複数の機能ユニット間を、
高速切り替えのための構成制御用リンクで相互に接続し
たことを特徴とする高信頼型プロセス制御装置。 - 【請求項2】データを処理して制御信号を生成する制御
処理ユニットと、この制御処理ユニットで生成された制
御信号と被制御機器からIOターミナルを介して入力し
たデータ信号のDI・DOユニット及び/又はAD・D
Aユニットとの各機能ユニットを有するプロセス制御装
置において、前記各機能ユニットに自律して制御するた
めのCPUとネットワークに接続するためのインターフ
ェースとを個別に設け、各機能ユニット間を、ネットワ
ークで相互に接続し、かつ、前記DI・DOユニット及
び/又はAD・DAユニットを同一目的の複数台で多重
化し、この多重化されたグループ内の各ユニット間を、
高速切り替えのための構成制御用リンクで相互に接続
し、前記IOターミナルを冗長構成用ターミナルとした
ことを特徴とする高信頼型プロセス制御装置。 - 【請求項3】データを処理して制御信号を生成する制御
処理ユニットと、この制御処理ユニットで生成された制
御信号と被制御機器から入力したデータ信号の信号入出
力ユニットとの各機能ユニットを有するプロセス制御装
置において、前記各機能ユニットに自律して制御するた
めのCPUとネットワークに接続するためのインターフ
ェースとを個別に設け、各機能ユニット間を、ネットワ
ークで相互に接続し、かつ、これらの機能ユニットのう
ち前記制御処理ユニットを、同一目的の複数台で多重化
し、この多重化した制御処理ユニット間を、高速切り替
えのための構成制御用リンクで相互に接続したことを特
徴とする高信頼型プロセス制御装置。 - 【請求項4】データを処理して制御信号を生成する制御
処理ユニットと、この制御処理ユニットで生成された制
御信号と被制御機器とデータ交換を行う通信ユニットと
の各機能ユニットを有するプロセス制御装置において、
前記各機能ユニットに自律して制御するためのCPUと
ネットワークに接続するためのインターフェースとを個
別に設け、各機能ユニット間を、ネットワークで相互に
接続し、かつ、前記通信ユニットを複数台で多重化し、
この多重化されたグループ内の各ユニット間を、高速切
り替えのための構成制御用リンクで相互に接続し、前記
被制御機器から通信ユニットへのデータ信号の入出力を
ネットワークを介して行うようにしたことを特徴とする
高信頼型プロセス制御装置。 - 【請求項5】データを処理して制御信号を生成する制御
処理ユニットと、この制御処理ユニットで生成された制
御信号と被制御機器からIOターミナルを介して入力し
たデータ信号のDI・DOユニット及び/又はAD・D
Aユニットとの各機能ユニットを有するプロセス制御装
置において、前記各機能ユニットに自律して制御するた
めのCPUとネットワークに接続するためのインターフ
ェースとを個別に設け、各機能ユニット間を、ネットワ
ークで相互に接続し、前記制御処理ユニットを、複数台
で多重化し、この多重化した制御処理ユニット間を、高
速切り替えのための構成制御用リンクで相互に接続し、
かつ、前記DI・DOユニット及び/又はAD・DAユ
ニットを同一目的の複数台で多重化し、この多重化され
たグループ内の各ユニット間を、高速に切り替えるため
の構成制御用リンクで相互に接続し、前記IOターミナ
ルを冗長構成用ターミナルとしたことを特徴とする高信
頼型プロセス制御装置。 - 【請求項6】データを処理して制御信号を生成する制御
処理ユニットと、この制御処理ユニットで生成された制
御信号と被制御機器からIOターミナルを介して入力し
たデータ信号のDI・DOユニット及び/又はAD・D
Aユニットとの各機能ユニットを有するプロセス制御装
置において、前記各機能ユニットに自律して制御するた
めのCPUとネットワークに接続するためのインターフ
ェースとを個別に設け、前記制御処理ユニットとDI・
DOユニット及び/又はAD・DAユニットとを組み合
わせてネットワークで接続したものを一組とし、これら
一組を単位として複数組で多重化し、これら多重化され
た複数組の各ユニットに上位監視する上位監視装置を接
続し、前記多重化した各組の制御処理ユニット間を、高
速切り替えのための構成制御用リンクで相互に接続した
ことを特徴とする高信頼型プロセス制御装置。 - 【請求項7】グループを形成する機能ユニットのすべて
の運転ユニットと待機ユニットは、処理データの入力を
受けることによりそれぞれ独立して同一の処理を行い、
前記待機ユニットは、処理後の出力を停止することを特
徴とする請求項1ないし6記載の高信頼型プロセス制御
装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002149873A JP2003345401A (ja) | 2002-05-23 | 2002-05-23 | 高信頼型プロセス制御装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002149873A JP2003345401A (ja) | 2002-05-23 | 2002-05-23 | 高信頼型プロセス制御装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2003345401A true JP2003345401A (ja) | 2003-12-05 |
Family
ID=29767866
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002149873A Pending JP2003345401A (ja) | 2002-05-23 | 2002-05-23 | 高信頼型プロセス制御装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2003345401A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007310718A (ja) * | 2006-05-19 | 2007-11-29 | Omron Corp | セーフティ・コントローラ |
-
2002
- 2002-05-23 JP JP2002149873A patent/JP2003345401A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007310718A (ja) * | 2006-05-19 | 2007-11-29 | Omron Corp | セーフティ・コントローラ |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6466539B1 (en) | Bus system | |
JP4309296B2 (ja) | エラー・トレラント・コンピュータ制御システム、同システムを備える車両および同システムを備える航空機 | |
JP2007180830A (ja) | 二重化監視制御システム、及び同システムの冗長化切替え方法 | |
JP2752914B2 (ja) | 二重化監視制御システム | |
JP2003345401A (ja) | 高信頼型プロセス制御装置 | |
JPH0659701A (ja) | 切替制御方式 | |
JPH08163162A (ja) | ループ式データ伝送装置 | |
JP2007134906A (ja) | 監視制御装置 | |
JP3279068B2 (ja) | 二重化制御装置 | |
JP2006344023A (ja) | 制御装置 | |
JP3125864B2 (ja) | 二重化システム | |
JP3570334B2 (ja) | 系切替装置 | |
JPH07160522A (ja) | プロセッサ冗長化方式 | |
KR200310455Y1 (ko) | 교환기에서스탠바이버스시험회로 | |
JPH10262098A (ja) | ラインプロテクションシステム | |
KR0161163B1 (ko) | 전전자 교환기에 있어서 이중화된 게이트웨이노드에 대한 글로벌버스 이중화구조 | |
JP2001044974A (ja) | 予備系抽出クロック選択回路 | |
JPH02171801A (ja) | 並列多重電子連動装置ならびにその切換方法 | |
JPH11355231A (ja) | 多重化端局装置 | |
JPH09181793A (ja) | 二重化機器の制御方法 | |
JPH09244909A (ja) | 情報処理システム | |
JPH05316209A (ja) | 通話路装置 | |
JP2006268520A (ja) | フォールトトレラントシステム | |
JPS5920056A (ja) | 二重化構成装置における現用ユニツト設定方式 | |
JPS62140155A (ja) | 装置のデ−タバス自動切替回路 |