JP2003345401A

JP2003345401A - 高信頼型プロセス制御装置

Info

Publication number: JP2003345401A
Application number: JP2002149873A
Authority: JP
Inventors: Tetsushi Ishida; 哲史石田; Hiroshi Fujisawa; 宏藤澤
Original assignee: NIPPON KOEI POWER SYSTEMS CO L; NIPPON KOEI POWER SYSTEMS CO Ltd
Current assignee: NIPPON KOEI POWER SYSTEMS CO L; NIPPON KOEI POWER SYSTEMS CO Ltd
Priority date: 2002-05-23
Filing date: 2002-05-23
Publication date: 2003-12-05

Abstract

(57)【要約】【課題】信頼性を高める必要のある機能ユニットのみ
の多重化を図り、不要なユニットを削減し、メンテナン
スの向上を図ると共に、障害発生時の信頼性を向上を図
ること。【解決手段】データを処理して制御信号を生成する制
御処理ユニットや制御信号と被制御機器から入力したデ
ータ信号の信号入出力ユニットとの各機能ユニットに自
律して制御するためのＣＰＵとネットワークに接続する
ためのインターフェースとを個別に設け、各機能ユニッ
ト間をネットワークで相互に接続し、同一目的のグルー
プ化した複数台の機能ユニット間を、高速切り替えのた
めの構成制御用リンクで相互に接続する。この結果、信
頼性を高める必要のある機能ユニット単位で、かつ、重
要度に合わせて冗長構成の度合いを選択することができ
る。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、種々のプロセスの
制御をする場合、故障などの障害が発生したときに運転
を停止させないために、同一の構成を多重化して冗長構
成とした高信頼型プロセス制御装置に関するものであ
る。

【０００２】

【従来の技術】従来、このような目的で冗長構成とした
プロセス制御装置は、図１１に示すように、複数の同一
の構成の制御装置１０１とこれらの制御装置１０１を監
視する上位監視装置１０２をＬＡＮ１０３などにより接
続して構成されていた（特開２０００−５６８１７）。
また、前記制御装置１０１は、ＣＰＵ、ＲＡＭ、ＲＯＭ
に加え、制御信号やデータの入出力用のインターフェー
スユニット１０４などが個々に内部の高速バスで接続さ
れた１台の独立したコンピュータで構成されていた。そ
して、いずれかの制御装置１０１に障害が発生した場合
に上位監視装置１０２がそれを検知し、障害が発生して
いない正常な制御装置１０１に切り替えて運転を継続す
るようにしていた。このような構成では、複数の制御装
置１０１は、常に同一のデータを受信して内部的には同
一の処理を行い、いずれか一方の制御装置１０１のみが
制御データなどを出力するデュアルシステムと、障害が
発生した場合に稼動していた制御装置１０１から待機し
ていた制御装置１０１へデータを転送して運転を切り替
えるデュプレックスシステムとがあった。

【０００３】

【発明が解決しようとする課題】以上のような従来例で
は、信頼性を高める必要のない部分も含めてすべての機
能を具備した同一の構成の独立した制御装置１０１を複
数台必要とし、すべての構成部品が複数台分だけ必要に
なるという問題点があった。また、構成部品が複数台に
なれば、装置全体として見た場合の故障の発生頻度も複
数倍となりメンテナンスもそれだけ余計に必要となる。
また、制御装置１０１内の各ユニット間は、個々に高速
バスで接続されているため、制御装置１０１全体の電源
を停止しなければ部品交換や修理をすることができない
という問題点があった。さらに、部品交換や修理作業中
において、運転可能な制御装置１０１が一台だけになっ
たような場合、これに障害が発生すればプロセス制御を
停止せざるを得ず、制御装置全体の信頼性を低下させて
いた。例えば、制御装置１０１を完全２重化した場合に
において、一方の制御装置１０１の入出力用のインター
フェースユニット１０４が故障し、他方の制御装置１０
１のインターフェースユニット以外の別なユニットが故
障したような重複故障の場合にも、プロセス制御ができ
なくなるという問題点があった。これを防止するために
は、制御装置１０１の台数を増やして、さらに３倍、４
倍にする必要があり、さらにメンテナンス性などを悪化
させることとなる。

【０００４】

【課題を解決するための手段】本発明は、以上のような
課題を解決するためになされたもので、データを処理し
て制御信号を生成する制御処理ユニットと、この制御処
理ユニットで生成された制御信号と被制御機器から入力
したデータ信号の信号入出力ユニットとの各機能ユニッ
トを有するプロセス制御装置において、前記各機能ユニ
ットに自律して制御するためのＣＰＵとネットワークに
接続するためのインターフェースとを個別に設け、各機
能ユニット間を、ネットワークで相互に接続し、かつ、
これらの機能ユニットのうちグループ化した同一目的の
複数の機能ユニット間を、高速切り替えのための構成制
御用リンクで相互に接続したことを特徴とする高信頼型
プロセス制御装置である。グループを形成する機能ユニ
ットのすべての運転ユニットと待機ユニットは、処理デ
ータの入力を受けることによりそれぞれ独立して同一の
処理を行い、前記待機ユニットは、処理後の出力を停止
するように構成している。

【０００５】

【発明の実施の形態】本発明では、プロセス制御のため
の機能ユニットを、制御処理ユニット１と、信号入出力
ユニットとに大別し、さらに、この信号入出力ユニット
を、ＤＩ・ＤＯユニット（ＡＤ・ＤＡユニットを含むも
のとする）２と、通信ユニット８とに分けた例を説明す
る。また、前記各機能ユニットには、自律して制御する
ためのＣＰＵとネットワークに接続するためのインター
フェースとを個別に設け、各機能ユニット間を、ネット
ワークで相互に接続している。図１は、本発明の第１実
施例を示すもので、ＤＩ・ＤＯユニット２の信頼性を高
めるために多重化した場合を例として説明する。１は、
制御処理ユニットであり、ＣＰＵ５、ＲＡＭ(図示せ
ず)、ＲＯＭ(図示せず)などで構成され、被制御機器の
プロセス制御のために被制御機器への制御信号や制御デ
ータの出力命令や被制御機器からデータ入力命令、デー
タ処理などを行うものである。この制御処理ユニット１
は、接続用のインターフェース(図示せず)を介してＬＡ
Ｎなどを利用したネットワーク３に接続されている。

【０００６】２₁、２₂、２₃、は、被制御機器からのデ
ータや被制御機器への制御信号をデジタル信号で入出力
する前記ＤＩ・ＤＯ(ディジタルインプット・デジタル
アウトプット)ユニットであり、図１の実施例では、同
一目的の３台のＤＩ・ＤＯユニット２₁、２₂、２₃で多
重化されて１つのユニットグループを構成し、各ＤＩ・
ＤＯユニット２₁、２₂、２₃の間は、高速処理のための
シリアル又はパラレル信号線で接続した構成制御用リン
ク７で相互に接続されている。これらの多重化された３
台のＤＩ・ＤＯユニット２₁、２₂、２₃は、後述するよ
うに、これらのＤＩ・ＤＯユニット２₁、２₂、２₃の制
御信号の入力を図５で、出力を図４でオア出力し、被制
御機器からのデータをすべてのＤＩ・ＤＯユニット
２₁、２₂、２₃へ入力する冗長構成用ＩＯターミナル４
に接続されている。また、ＤＩ・ＤＯユニット２₁、
２₂、２₃は、接続用のインターフェース(図示せず)を介
して前記ネットワーク３に接続されている。各ＤＩ・Ｄ
Ｏユニット２₁、２₂、２₃には、それぞれ自ユニットを
独立制御するためのＣＰＵ５、ＲＡＭ(図示せず)、ＲＯ
Ｍ(図示せず)などが設けられている。

【０００７】つぎに以上の第１実施例の構成による動作
を説明する。まず、プロセス制御装置のすべてが正常に
稼動している初期状態では、ＤＩ・ＤＯユニットのグル
ープからは、例えばＤＩ・ＤＯユニットのノード番号が
若番の２₁が使用される。したがって、冗長構成用ＩＯ
ターミナル４、ＤＩ・ＤＯユニット２₁、ネットワーク
３を介して制御機器からのデータが制御処理ユニット１
へ送られ、逆の経路をたどって被制御機器へ制御信号が
送られる。この間、ＤＩ・ＤＯユニット２₂、２₃は、冗
長構成用ＩＯターミナル４を介して被制御機器からのデ
ータを受信(入力)しているが、制御処理ユニット１は、
ＤＩ・ＤＯユニット２₂、２₃のデータ処理は行わず、ま
た、制御処理ユニット１から制御信号は、ＤＩ・ＤＯユ
ニット２₁、２₂、２₃ですべて制御データを受信してい
るが、冗長構成用ＩＯターミナル４への出力において、
図２のａ部分の条件から運転中のＤＩ・ＤＯユニット２
₁の信号だけが出力される。また、制御処理ユニット
１、ＤＩ・ＤＯユニット２₁、２₂、２₃の各ユニット
は、一定周期で送信権を巡回するトークン方式によって
１ｍｓｅｃ〜５ｍｓｅｃの一定周期で処理情報の送信出
力を行い、図６に示すようにメモリ情報の共有を行って
いる。

【０００８】ＤＩ・ＤＯユニット２₁、２₂、２₃の異常
検出は、図２および図３に示すように行われる。まず、
異常検出は、図２のｂ部分に示すように、ハードウエア
・ウォッチドック機構による異常検出およびソフトウエ
ア出力の異常による異常検出を併用し、いずれかにより
異常が検出されることにより異常信号を発生する。例え
ば、ＤＩ・ＤＯユニット２₁に異常信号が発生すると、
構成制御用リンク７を介して図２の冗長制御用１ｂの信
号をグループ内の他のＤＩ・ＤＯユニット２₂、２₃に自
己ユニットの異常を出力し、また、ネットワークのイン
ターフェースをリセットして自ユニット２₁をネットワ
ークから切り離す。さらに、自ユニット２₁の制御を図
２のａ部分でロックし、制御ロック設定がオンの場合
に、自ユニット２₁のＤＯ回路を遮断する。自ユニット
２₁の制御のロックは、ソフト出力制御ロックによって
手動によって有効にも、無効にもすることができる。

【０００９】グループ内の他のＤＩ・ＤＯユニット
２₂、２₃は、前記の構成制御用リンク７経由でユニット
２₁の異常を検知するとともに、前記トークン方式によ
る送信信号の異常によっても検知するが、グループユニ
ット内のユニット２₁の異常は、構成制御用リンク７経
由の方が高速で検知される。ＤＩ・ＤＯユニット２₂、
２₃がグループ内の他のＤＩ・ＤＯユニット２₁の異常を
検知すると、図３(ａ)に示すように、運転ユニットを例
えばＤＩ・ＤＯユニット２₂と決定し、処理連係の再構
成を行い、運転ユニットである自ユニット２₂のＤＯを
出力状態にする。運転ユニットは、異常信号を出力して
いるユニットを除き、正常に運転可能なユニットの中か
ら決定されるが、その決定順位は、図３(ｂ)に示すよう
に、ノード番号の最も若いユニットとする。この決定順
位はこの方法に限られるものではなく、異常によって停
止したユニットの１つ上位または下位のノード番号のユ
ニットとしても良い。これら決定順位の決定ルールは、
目的に応じていずれか一方を選択するように予め設定す
ることができる。

【００１０】冗長構成用ＩＯターミナル４は、図４に示
すように、ＤＩ・ＤＯユニット２₁、２₂、２₃の各出力
のオア結果を被制御装置に出力する。また冗長構成用Ｉ
Ｏターミナル４は、図５に示すように、被制御機器から
の入力をすべてのＤＩ・ＤＯユニット２₁、２₂、２₃に
入力する。

【００１１】図６に示すように構成された機能ユニット
において、前記トークン方式により送信されたデータ
は、各ユニット１₁、１₂、２内のメモリの同一アドレス
に、同一のユニットのデータの受信情報を記憶するが、
待機しているユニット１₁の受信情報は、制御処理プロ
グラムでは参照されないように読み込みが禁止されてお
り、運転ユニット１₂に障害が発生して、その待機して
いたユニット１₂が運転装置に再構成され、運転になっ
たときに読み込み禁止が解除されて使用可能となる。

【００１２】以上の図１に示す実施例では、制御処理ユ
ニット１が１台と、信頼性を高める必要のあるＤＩ・Ｄ
Ｏユニット２が３台で構成した。ＤＩ・ＤＯ２ユニット
を多重化したために、被制御機器からデータ信号を入出
力するＩＯターミナルを冗長構成用ＩＯターミナル４と
した構成によるプロセス制御装置について説明した。本
発明はこの実施例に限られるものではなく、図７〜図１
０に示すような構成にも対応できるし、またさらに別な
構成にも対応できるものである。

【００１３】図７は、制御処理ユニット１を多重化（２
台）し、ＤＩ・ＤＯユニット２を１台とした構成であ
り、制御処理ユニット１を多重化したので、制御処理ユ
ニット間を高速に切り替えるための構成制御用リンクで
相互に接続している。また、ＤＩ・ＤＯユニット２は１
台であるので、ＩＯユニットは、冗長構成用ではなく通
常のＩＯターミナル４₁で構成された実施例である。

【００１４】図８は、制御処理ユニット１を１台とし、
通信ユニット８を多重化（３台）とし、この多重化され
た通信ユニット間を高速に切り替えるための構成制御用
リンクで相互に接続した実施例である。なお、通信ユニ
ット８であるため、被制御機器側とネットワーク１０で
接続されている例を示している。

【００１５】図９は、図１の構成に制御処理ユニットを
１台追加し、制御処理ユニットを多重化（２台）とし、
この多重化された制御処理ユニット間をも高速に切り替
えるための構成制御用リンクで相互に接続した実施例で
ある。なお、その作用は、図１と略同じである。

【００１６】図１０は、制御処理ユニット１、ＤＩ・Ｄ
Ｏユニット２、ＩＯターミナル４₁を１台ずつを１組と
し、これらを２組で構成して多重化した例を示し、各組
の制御処理ユニット１₁と制御処理ユニット１₂間を構成
制御用リンク７で接続しているが、各組のＤＩ・ＤＯユ
ニット２間の構成制御用リンク７を設けていない。ま
た、上位監視装置９をネットワーク３に接続して各ユニ
ットを監視するようにした実施例を示すものである。

【００１７】前記実施例以外に、制御処理ユニット１の
多重化、ＤＩ・ＤＯユニットの多重化、通信ユニットの
多重化のいずれか２以上の組合せとすることもできる。
また、制御処理ユニット１、ＤＩ・ＤＯユニット、通信
ユニットのいずれか２以上の組合せの組の多重化とする
こともできる。

【００１８】

【発明の効果】本発明は、上述のような構成としたの
で、信頼性や安全性を最優先に重視するプロセス制御処
理において、信頼性を高める必要のある機能ユニット単
位で冗長構成の度合いを２重化、３重化などと、その重
要度に合わせて選択することができ、不要な冗長を排除
することができ、それだけ装置の構成部品を減らすこと
ができ、メンテナンスも減らすことができるという効果
を有する。また、すべての機能ユニットをネットワーク
で接続したので、障害が発生したときでも、その障害が
発生したユニットのみを停止させればよく、ネットワー
ク上の他のユニットを一切停止することなく部品の交換
ができ、複数の障害が発生した場合でも、同一グループ
内のすべてのユニットが故障しない限りプロセス制御を
続行することができるという効果を有する。

【００１９】また、同一機能のユニットをグループ化し
てグループ内は構成制御用リンクで接続したので、障害
発生時のユニットの素早い切り替えが可能であり、制御
プロセスの中断を最小限に抑えることができる。さら
に、制御装置の構築後にも、必要に応じて機能ユニット
の追加、削除ができるという効果を有する。

【図面の簡単な説明】

【図１】本発明の高信頼型プロセス制御装置の第１実施
例を示すブロック図である。

【図２】図１のＤＩ・ＤＯユニットの障害発生時の動作
を示す論理図である。

【図３】(ａ)は、機能ユニットの切り替え制御を示す流
れ図、(ｂ)は自ユニットへの切り替え条件を示す論理図
である。

【図４】図１の冗長構成用ＩＯターミナルの出力機構を
示す論理図である。

【図５】図１の冗長構成用ＩＯターミナルの入力機構を
示す論理図である。

【図６】各機能ユニットのトークン方式による定周期受
信情報の使用方法を示すブロック図である。

【図７】本発明による高信頼型プロセス制御装置の第２
実施例を示すブロック図である。

【図８】本発明による高信頼型プロセス制御装置の第３
実施例を示すブロック図である。

【図９】本発明による高信頼型プロセス制御装置の第４
実施例を示すブロック図である。

【図１０】本発明による高信頼型プロセス制御装置の第
５実施例を示すブロック図である。

【図１１】従来例を示すブロック図である。

【符号の説明】

１…制御処理ユニット、２、２₁、２₂、２₃…ＤＩ・
ＤＯユニット、３…ネットワーク、４…冗長構成用
ＩＯターミナル、４₁…ＩＯターミナル、５…ＣＰ
Ｕ、７…構成制御用リンク、８…通信ユニット、９
…上位監視装置、１０…被制御機器側のネットワーク。

Claims

【特許請求の範囲】

【請求項１】データを処理して制御信号を生成する制御
処理ユニットと、この制御処理ユニットで生成された制
御信号と被制御機器から入力したデータ信号の信号入出
力ユニットとの各機能ユニットを有するプロセス制御装
置において、前記各機能ユニットに自律して制御するた
めのＣＰＵとネットワークに接続するためのインターフ
ェースとを個別に設け、各機能ユニット間を、ネットワ
ークで相互に接続し、かつ、これらの機能ユニットのう
ちグループ化した同一目的の複数の機能ユニット間を、
高速切り替えのための構成制御用リンクで相互に接続し
たことを特徴とする高信頼型プロセス制御装置。
【請求項２】データを処理して制御信号を生成する制御
処理ユニットと、この制御処理ユニットで生成された制
御信号と被制御機器からＩＯターミナルを介して入力し
たデータ信号のＤＩ・ＤＯユニット及び／又はＡＤ・Ｄ
Ａユニットとの各機能ユニットを有するプロセス制御装
置において、前記各機能ユニットに自律して制御するた
めのＣＰＵとネットワークに接続するためのインターフ
ェースとを個別に設け、各機能ユニット間を、ネットワ
ークで相互に接続し、かつ、前記ＤＩ・ＤＯユニット及
び／又はＡＤ・ＤＡユニットを同一目的の複数台で多重
化し、この多重化されたグループ内の各ユニット間を、
高速切り替えのための構成制御用リンクで相互に接続
し、前記ＩＯターミナルを冗長構成用ターミナルとした
ことを特徴とする高信頼型プロセス制御装置。
【請求項３】データを処理して制御信号を生成する制御
処理ユニットと、この制御処理ユニットで生成された制
御信号と被制御機器から入力したデータ信号の信号入出
力ユニットとの各機能ユニットを有するプロセス制御装
置において、前記各機能ユニットに自律して制御するた
めのＣＰＵとネットワークに接続するためのインターフ
ェースとを個別に設け、各機能ユニット間を、ネットワ
ークで相互に接続し、かつ、これらの機能ユニットのう
ち前記制御処理ユニットを、同一目的の複数台で多重化
し、この多重化した制御処理ユニット間を、高速切り替
えのための構成制御用リンクで相互に接続したことを特
徴とする高信頼型プロセス制御装置。
【請求項４】データを処理して制御信号を生成する制御
処理ユニットと、この制御処理ユニットで生成された制
御信号と被制御機器とデータ交換を行う通信ユニットと
の各機能ユニットを有するプロセス制御装置において、
前記各機能ユニットに自律して制御するためのＣＰＵと
ネットワークに接続するためのインターフェースとを個
別に設け、各機能ユニット間を、ネットワークで相互に
接続し、かつ、前記通信ユニットを複数台で多重化し、
この多重化されたグループ内の各ユニット間を、高速切
り替えのための構成制御用リンクで相互に接続し、前記
被制御機器から通信ユニットへのデータ信号の入出力を
ネットワークを介して行うようにしたことを特徴とする
高信頼型プロセス制御装置。
【請求項５】データを処理して制御信号を生成する制御
処理ユニットと、この制御処理ユニットで生成された制
御信号と被制御機器からＩＯターミナルを介して入力し
たデータ信号のＤＩ・ＤＯユニット及び／又はＡＤ・Ｄ
Ａユニットとの各機能ユニットを有するプロセス制御装
置において、前記各機能ユニットに自律して制御するた
めのＣＰＵとネットワークに接続するためのインターフ
ェースとを個別に設け、各機能ユニット間を、ネットワ
ークで相互に接続し、前記制御処理ユニットを、複数台
で多重化し、この多重化した制御処理ユニット間を、高
速切り替えのための構成制御用リンクで相互に接続し、
かつ、前記ＤＩ・ＤＯユニット及び／又はＡＤ・ＤＡユ
ニットを同一目的の複数台で多重化し、この多重化され
たグループ内の各ユニット間を、高速に切り替えるため
の構成制御用リンクで相互に接続し、前記ＩＯターミナ
ルを冗長構成用ターミナルとしたことを特徴とする高信
頼型プロセス制御装置。
【請求項６】データを処理して制御信号を生成する制御
処理ユニットと、この制御処理ユニットで生成された制
御信号と被制御機器からＩＯターミナルを介して入力し
たデータ信号のＤＩ・ＤＯユニット及び／又はＡＤ・Ｄ
Ａユニットとの各機能ユニットを有するプロセス制御装
置において、前記各機能ユニットに自律して制御するた
めのＣＰＵとネットワークに接続するためのインターフ
ェースとを個別に設け、前記制御処理ユニットとＤＩ・
ＤＯユニット及び／又はＡＤ・ＤＡユニットとを組み合
わせてネットワークで接続したものを一組とし、これら
一組を単位として複数組で多重化し、これら多重化され
た複数組の各ユニットに上位監視する上位監視装置を接
続し、前記多重化した各組の制御処理ユニット間を、高
速切り替えのための構成制御用リンクで相互に接続した
ことを特徴とする高信頼型プロセス制御装置。
【請求項７】グループを形成する機能ユニットのすべて
の運転ユニットと待機ユニットは、処理データの入力を
受けることによりそれぞれ独立して同一の処理を行い、
前記待機ユニットは、処理後の出力を停止することを特
徴とする請求項１ないし６記載の高信頼型プロセス制御
装置。