JP2003329608A - 検査条件判定プログラムと検査装置と検査システム - Google Patents

検査条件判定プログラムと検査装置と検査システム

Info

Publication number
JP2003329608A
JP2003329608A JP2002132260A JP2002132260A JP2003329608A JP 2003329608 A JP2003329608 A JP 2003329608A JP 2002132260 A JP2002132260 A JP 2002132260A JP 2002132260 A JP2002132260 A JP 2002132260A JP 2003329608 A JP2003329608 A JP 2003329608A
Authority
JP
Japan
Prior art keywords
inspection
defect
chip
coordinate data
defects
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002132260A
Other languages
English (en)
Inventor
Makoto Ono
眞 小野
Yohei Asakawa
洋平 浅川
Hisafumi Iwata
尚史 岩田
Kanako Harada
香奈子 原田
Yuji Takagi
裕治 高木
Hisae Shibuya
久恵 渋谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP2002132260A priority Critical patent/JP2003329608A/ja
Publication of JP2003329608A publication Critical patent/JP2003329608A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Image Processing (AREA)
  • Image Analysis (AREA)

Abstract

(57)【要約】 【課題】本発明は、半導体集積回路など複数の製品を1
枚の基板で同時に形成して製造する製品の検査装置や検
査システムに備わる計算機で実行し、検査装置の検査条
件が適切な状態か否かを判定する。 【解決手段】欠陥座標データ入力処理11で欠陥座標デ
ータを入力し、欠陥数と第1のしきい値による条件分岐
12を行う。欠陥数が第1のしきい値より大きい場合に
は、チップ内領域別欠陥数計算処理13、分散計算処理
14を行った後、分散と第2のしきい値による条件分岐
15を行う。分散が第2のしきい値より大きい場合は、
警告処理16を行う。一方、欠陥数が第1のしきい値以
下の場合には、警告処理17を行う。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体集積回路な
ど複数の製品を1枚の基板で同時に形成して製造する製
品の検査装置や検査システムに備わる計算機で実行し、
検査装置の検査条件が適切か否かを判定するための検査
条件判定プログラムに関する。
【0002】
【従来の技術】半導体集積回路の製造を例に以下、従来
技術を説明する。半導体集積回路は、一般にシリコンウ
ェーハ上に回路パターンなどの層が多層化されて複数の
チップを製造する前工程と、チップ毎に切り離し、製品
を完成させる後工程に分かれている。
【0003】前工程では、製造途中に発生する異物やパ
ターン欠陥(以下、総称して欠陥)が原因で、回路パタ
ーンの断線や短絡などが生じる。欠陥のモニタリングを
目的に、異物検査装置や外観検査装置が使われる。一般
に、異物検査装置とは、レーザ光をウェーハに斜め上方
から照射し、その散乱光を検出する装置で、暗視野検査
装置と呼ぶこともある。外観検査装置とは、回路パター
ンの画像を撮像し、画像処理により異常個所を検出する
装置で、適用する検出器によって、明視野検査装置やS
EM式検査装置がある。これらについては、雑誌「日立
評論」の1999年10月号に掲載の論文「半導体歩留
り向上を支援する検査システム」に記載がある。しか
し、異物検査装置や外観検査装置は、検出原理の違い以
外に、明確な区別はなく、本書では、総称して以降、欠
陥検査装置と記す。
【0004】欠陥検査装置は、被検査対象であるウェー
ハに形成される回路パターン上の欠陥を高感度に検出す
ることが重要な役割である。そのため、欠陥検査装置を
活用するためには、ウェーハへの成膜状態や、回路パタ
ーンの形成状態に応じて、適切な検査条件を設定する必
要がある。一般に、欠陥検査装置は、大別して2つの検
査条件を予め設定することで、検査プログラムを実行で
きる。回路パターン条件と光学・画像処理条件である。
【0005】回路パターン条件とは、ウェーハに形成さ
れるチップの大きさ、配置の情報や、検査装置の検査ア
ルゴリズムに応じた各チップ内の領域情報などのパラメ
ータである。また、光学・画像処理条件とは、成膜条件
や配線材質などに応じたレーザ照射量、検出器が捕らえ
た画像のコントラスト条件、画像処理時のしきい値の情
報などのパラメータで、検出感度を決めるものである。
回路パターン条件と光学・画像処理条件は、相互に密接
に関係している。
【0006】一般に、光学・画像処理条件の設定は、実
際の製品ウェーハを、何度か検査装置で検査し、検出結
果が、適切な状態になるように合わせ込まれる。ここ
で、適切な状態とは、できる限り小さな欠陥まで検出で
きるが、できる限り虚報を検出しない状態である。虚報
とは、実際には欠陥ではない回路パターンの色むら、回
路パターン上の微細な凹凸、照明の不具合による乱反射
などであり、集積回路の良し悪しには無関係なものであ
る。虚報は、擬似欠陥と呼ばれることもある。
【0007】従来、光学・画像処理条件が適切な状態で
あるか否かの判定は、次のいずれかの方法、あるいは複
数の方法の組み合わせで行っていた。 (1)検査装置が検出した欠陥の候補を、一つ一つ顕微
鏡で観察し、それらが欠陥であるか虚報であるかを判定
する。 (2)検査装置が検出した欠陥の候補のチップ内の座標
が、ほぼ同じ位置に多数存在するか否かを判定し、多数
存在する場合に虚報と判定する。この方法は、1997
年の国際会議“International Symp
osium onSemiconductor Man
ufacturing”のProceedingsに掲
載された本発明者らの論文“An Effective
Method for Yield Enhance
ment using Zonal Defect R
ecognition”に記載がある。
【0008】
【発明が解決しようとする課題】上述した光学・画像処
理条件が適切な状態であるか否かの判定方法では、でき
る限り虚報を少なく、また、できる限り多くの欠陥を検
出できるように設定することに主眼が置かれている。し
かし、我々は光学・画像処理条件によっては、次の現象
が生じることを発見した。
【0009】図2(a)は、上述の方法で、適切な状態
であると判定した光学・画像処理条件での検査結果であ
る。図は、検出した欠陥のチップ内での座標分布を示し
ている。黒丸が、検出した欠陥の座標を表す。(b)
は、光学・画像処理条件を若干変更して、検査した結果
である。(b)では、検出した欠陥数は、(a)より少
ないが、欠陥が検出された座標が(a)よりばらけて分
布していた。(a)も(b)も顕微鏡で一つ一つ欠陥を
観察した結果、いずれも虚報ではなく、真の欠陥であっ
た。(c)は、被検査対象の回路レイアウトである。チ
ップ内の四角は、回路ブロックを表す。回路ブロックと
は、回路の機能毎の固まりであり、本例では、31と3
2がSRAM回路ブロック、33がマイコンのコア回路
ブロック、34がROM回路ブロック、35がロジック
回路ブロックである。(a)や(b)と、(c)を比較
するため、(a)と(c)を重ね合わせて表示したもの
が、(d)である。また、(b)と(c)を重ね合わせ
て表示したものが、(e)である。(d)では、回路ブ
ロック31から35に含まれない部分では多数の欠陥を
検出していたが、回路ブロック内では、41と42の欠
陥しか検出していなかった。(e)は、回路ブロック3
1から35に含まれない部分では、(d)より検出した
欠陥数が少ないが、回路ブロック内では、(a)より多
数の欠陥を検出していた。51から60の回路ブロック
内の欠陥のうち、56と58の欠陥だけが、(d)でも
41と42として検出できていたが、他は(e)では検
出できたが、(d)では検出できていなかった。できる
限り虚報を少なく、できる限り多くの欠陥を検出すると
いう従来の考え方では、(a)の検出結果(欠陥数29
個)の方が、(b)の結果(欠陥数21個)より良いこ
とになる。しかし、集積回路が不良品になる欠陥を検出
できているかどうかとなると、(b)の方が、回路ブロ
ック内の欠陥を検出できていて、よい光学・画像処理条
件といえる。
【0010】そのため、光学・画像処理条件が最適な状
態であるか否かの判定では、(b)の方がよいと判定す
る仕組みが必要である。
【0011】
【課題を解決するための手段】上述した課題を解決する
ため、本発明は、光学・画像処理条件が適切な状態であ
るか否かを判定するために実行するプログラムを提供す
る。本発明のプログラムは、欠陥検査装置の2次記憶装
置に格納しておき、主記憶装置に読み出して、実行する
実施形態でも、欠陥検査装置とは、別の計算機の2次記
憶装置に格納しておき、その主記憶装置に読み出し、実
行して、出力されたファイルを、ネットワークやリムー
バブルな記憶媒体を介して、欠陥検査装置にファイルを
ダウンロードして活用する実施形態でもよい。
【0012】具体的には、被検査対象の有する異物ない
しはパターン欠陥の位置を検出する検査装置の検査条件
を管理するために実行するプログラムにおいて、該検査
装置が、被検査対象の有する異物ないしはパターン欠陥
として検出したものの座標データを入力する座標入力処
理と、該座標入力処理で、入力された該座標データか
ら、チップ内の欠陥密度のばらつきを定量化するチップ
内欠陥密度分布計算処理と、該チップ内欠陥密度分布計
算処理で、定量化した値と予め定めたしきい値とを比較
し、検査装置の検査条件の良否を判定する良否判定処理
とを実行することを特徴とする検査条件判定プログラム
を提供する。
【0013】また、上述したプログラムを有する検査装
置や検査システムを提供する。
【0014】より具体的には、特許請求の範囲に記載の
とおりに構成したものである。
【0015】
【発明の実施の形態】本発明の実施形態の一例を図面に
より説明する。
【0016】図1は、本発明で光学・画像処理条件が適
切な状態であるか否かを判定する処理手順を示した一例
である。ステップ11では、被検査対象であるウェーハ
を検査装置で検査し、検出した欠陥の座標データを入力
する。ここで、欠陥の座標データとは、図3に示すよう
なデータであり、検出した欠陥を識別するための欠陥番
号、ウェーハ面内のどのチップに欠陥が存在するかを識
別するためのチップX、Y、また、チップ内での欠陥の
位置を表すチップ内座標X、Yなどの情報が記してあ
る。検査装置によっては、欠陥の座標をチップX、Y
と、チップ内座標X、Yの組み合わせで表現するのでは
なく、ウェーハ面内に一つの座標系を設けて、単に座標
X、Yとする装置もある。いずれにしても、欠陥が、ウ
ェーハ面内の存在位置の情報である。図4は、図3を視
覚的に把握できるように、図示したものである。一般に
ウェーハマップあるいは欠陥マップと言われている。円
形の外枠が、ウェーハの外周を表し、V字形の凹みは、
ウェーハの方向を表すノッチである。多数の白抜きの四
角が、ウェーハ内に形成する集積回路のチップを表す。
図3における欠陥番号1が黒丸21、欠陥番号2が黒丸
22、欠陥番号3が黒丸23、欠陥番号4が黒丸24、
欠陥番号5が黒丸25、欠陥番号6が黒丸26、欠陥番
号7が黒丸27、欠陥番号8が黒丸28に対応する。
【0017】図1において、ステップ12では、欠陥数
と予め定められたしきい値とを比較して、条件分岐を行
う。欠陥数が極端に少ない場合、すなわち、欠陥数がし
きい値より小さい場合、欠陥が少ないのではなく、検査
条件の設定ミスにより、欠陥を十分に検出できる感度に
なっていない場合が多い。そのため、条件分岐でNoの
方向に進み、ステップ17で、感度向上を促す警告を行
う。ここで、警告とは、例えば、電子メールで検査装置
の運用担当者に通知したり、検査装置の制御画面に状態
を表示したりすることを言う。
【0018】ステップ13では、入力した欠陥の座標デ
ータから、チップ内領域別の欠陥数を計算する。図5
は、チップ内の座標分布を図示したものである。四角い
枠が、チップを表し、複数の黒丸が、図3で示した欠陥
座標データのチップ内座標X、Yを打点したものであ
る。欠陥番号1が黒丸41、欠陥番号2が黒丸42、欠
陥番号3が黒丸43、欠陥番号4が黒丸44、欠陥番号
5が黒丸45、欠陥番号6が黒丸46、欠陥番号7が黒
丸47、欠陥番号8が黒丸48に対応する。図6は、図
5のチップ内座標分布を、マトリクス状に領域分割した
ものである。この例では、チップ内を横4分割、縦4分
割し、それぞれ分割された領域内に存在する欠陥数をZ
one(x、y)と表している。ここで、xは、1〜4
の整数、yは、1〜4の整数である。例えば、Zone
(3、2)は、欠陥が2個あるため、値が2と計算され
る。この計算を、領域毎に行い、Zone(x、y)を
それぞれ計算する。Zone(x、y)の値が、領域毎
の欠陥密度になる。欠陥密度とは、単位面積あたりの欠
陥数のことである。
【0019】ステップ14では、ステップ13で計算し
たZone(x、y)、(x=1〜4の整数、y=1〜
4の整数)から分散を求める。すなわち、数1を計算す
る。
【0020】
【数1】
【0021】この分散は、図7に示すように、横軸に欠
陥密度、縦軸にZone(x、y)の頻度とした場合の
ヒストグラムのばらつきを表している。図6において、
Zone(x、y)の値がゼロの領域は9個あり、これ
が図7の61である。Zone(x、y)の値が1の領
域は6個あり、これが図7の62である。Zone
(x、y)の値が2の領域は1個あり、これが図7の6
3である。Zone(x、y)の値が、それぞれまった
く違う場合、この分散の値は、大きくなり、チップ内の
欠陥座標分布に偏りがあることになる。
【0022】ステップ15では、求めた分散と予め定め
られたしきい値を比較して、条件分岐を行う。ここで用
いるしきい値は、ステップ12のしきい値とは、異な
る。分散がしきい値より大きければ、チップ内の欠陥座
標分布に偏りがあり、適切な検査条件とは言えない。そ
のため、ステップ16へ進み、警告を行う。
【0023】ここで、ステップ15で用いるしきい値
は、固定値とは限らない。例えば、被検査対象のウェー
ハ毎、あるいは検査工程毎に検出される欠陥数は様々で
ある。図13は、被検査対象から検出された欠陥数の2
乗と求めた分散の平方根をとった標準偏差を比較したグ
ラフである。被検査対象毎に欠陥数と標準偏差の対を計
算して打点したものが、それぞれの黒丸である。このグ
ラフから、欠陥数が増えるほど、標準偏差が大きくなる
ことがわかる。このような現象に対応するため、適切に
検査条件を定めた場合の結果の打点から回帰直線91を
求め、その回帰直線から少し離れた位置に引いた直線9
2をしきい値として、打点90のような結果が発生した
場合に、不適切な検査条件と判定してもよい。この場
合、しきい値は欠陥数に応じて可変となる。
【0024】本例では、説明の都合上、チップ内を縦4
分割、横4分割して領域を定義したが、これに従う必要
はなく、より細かく領域を分割する方がよい。また、ウ
ェーハ上の欠陥数に応じて分割数を変えてもよい。ま
た、上述の数1では、16個のZone(x、y)から
一括して分散を計算したが、横方向の和の分散と縦方向
の和の分散とを別々に計算して、双方のうち、大きい方
の値を条件分岐に使うことも有効である。また、本例で
は、チップ内をマトリクス状に領域分割して、各領域内
の欠陥数を用いて、光学・画像処理条件が適切な状態で
あるか否かを判定した。しかし、本例以外にも、例え
ば、2001年6月の電子情報通信学会「パターン認識
・メディア理解研究会」で本発明者らの論文「点群分布
形状の識別手法に関する検討」に記載がある計算幾何学
に基づいたボロノイ図を用いた定量化方法を、本発明の
ようなチップ内の欠陥座標分布に適用してもよい。図8
に示すように、この方法で、欠陥座標からボロノイ図を
作成し、ボロノイ図の個々の領域の面積のばらつきを計
算することで、上記と同様に欠陥密度のばらつきを計算
することができる。いずれにしても、チップ内の欠陥座
標分布の偏りが定量化できればよい。
【0025】一方、上述のように、図3の欠陥座標デー
タのすべてを使うのではなく、チップ内の特定の回路ブ
ロックに存在する欠陥座標データだけを使うことも有効
である。例えば、チップ内で欠陥を検出する感度が明ら
かに異なる場合に、集積回路内で重点的に欠陥を検出す
べき回路ブロックを決める。次に、その回路ブロック内
の欠陥座標データを用いて、上述のような方法で、光学
・画像処理条件が適切な状態になるように調整する。
【0026】例えば、図9は、図5に示した欠陥座標デ
ータのチップ内分布と、集積回路の回路レイアウトを重
ね合わせて図示した一例である。太枠35は、特定の領
域と定めたロジック回路ブロックの領域で、その領域内
に、黒丸41、黒丸44、黒丸45、黒丸47、すなわ
ち、図3の欠陥座標データの欠陥番号1と4と5と7が
存在する。
【0027】図10は、特定の領域内だけを縦4分割、
横6分割した一例である。この結果から領域毎に欠陥数
を計算し、さらに分散を計算して警告処理を行う。
【0028】図11は、本発明を実行する欠陥検査装置
の一例である。欠陥検査装置70は、欠陥検査ユニット
71、制御部72、2次記憶装置73、主記憶装置7
4、演算部75、ユーザインターフェース76などから
構成されている。欠陥検査ユニット71は、ウェーハを
左右上下に動かし、機械的に位置決めするステージ、ウ
ェーハにレーザを照射する照明、ウェーハ上の欠陥を撮
像するためのレンズや検出器などが備わっている。制御
部72は、欠陥検査ユニット71、2次記憶装置73、
主記憶装置74、演算部75、ユーザーインターフェー
ス76などの動作を制御する。2次記憶装置73は、ハ
ードディスクなどの記憶媒体である。本発明のプログラ
ムや欠陥座標データなどは、2次記憶装置73に格納し
ておく。主記憶装置74は、ランダムアクセスメモリな
どの記憶媒体である。本発明のプログラムを実行すると
きには、2次記憶装置73に格納してあるプログラム
を、主記憶装置74に読み出す。また、2次記憶装置7
3に格納してある欠陥座標データを、主記憶装置74に
読み出す。演算部75は、マイクロプロセッサなどの演
算処理装置である。主記憶装置74に読み出されたプロ
グラムに基づき、計算を行う。ユーザインターフェース
76は、液晶ディスプレイやプリンタなどの出力装置
や、キーボードやマウスなどの入力装置である。入力装
置を用いて、本プログラムの起動を行い、出力装置を用
いて、警告処理16や17の結果を出力する。
【0029】図12は、本発明を実行する欠陥検査装置
管理システムの一例である。本発明のプログラムは、図
11のように、欠陥検査装置の内部で実行してもよい
が、図12のように、欠陥検査装置とは別の計算機で、
装置管理ユニット82の内部で実行してもよい。欠陥検
査装置80は、ローカルエリアネットワーク81に接続
する。また、装置管理ユニット82もローカルエリアネ
ットワーク81に接続する。装置管理ユニット82は、
図11の欠陥検査装置70と同様に、制御部72、2次
記憶装置73、主記憶装置74、演算部75、ユーザイ
ンターフェース76を備える。また、ローカルエリアネ
ットワーク81に接続するため、ネットワークインター
フェース77を備える。図3の欠陥座標データは、欠陥
検査装置80からローカルエリアネットワーク81を介
して、ネットワークインターフェース77から取り込
み、2次記憶装置73に格納しておく。本発明のプログ
ラムは、2次記憶装置73に格納しておく。本プログラ
ムは、主記憶装置74に読み出して、実行する。本プロ
グラムの実行結果は、ユーザインターフェース76を用
いて出力する。
【0030】以上のように、本例では、1枚のウェーハ
から検出された欠陥座標データを用いて、光学・画像処
理条件が適切な状態か否かを判定手順を示した。しか
し、複数のウェーハから検出された欠陥座標データを、
本プログラムに入力して、光学・画像処理条件が適切な
状態か否かを判定することが有効である。特に、1枚の
ウェーハから検出された欠陥座標データが少ないときに
は、複数ウェーハのデータを使うことは、極めて効果が
大きい。
【0031】
【発明の効果】以上説明したように、本発明によると、
半導体集積回路など複数の製品を1枚の基板で同時に形
成して製造する製品の検査装置や検査システムに備わる
計算機で実行し、検査装置の検査条件が適切か否かを判
定することができる。不適切な検査装置の検査条件のま
ま検査してしまうことを避けることができ、半導体集積
回路などの製造において、品質管理を確実に行うことが
できる。
【図面の簡単な説明】
【図1】本発明による検査条件判定手順の一実施形態を
示す図である。
【図2】本発明が必要となる課題の一例を示す図であ
る。
【図3】欠陥座標データの一例を示す図である。
【図4】欠陥マップの一例を示す図である。
【図5】チップ内座標分布の一例を示す図である。
【図6】チップ内座標分布をマトリクス状に領域分割し
た一例を示す図である。
【図7】欠陥密度のヒストグラムの一例を示す図であ
る。
【図8】チップ内座標分布からボロノイ図を作成して領
域分割した一例を示す図である。
【図9】チップ内の特定の領域の一例を示す図である。
【図10】チップ内の特定の領域をマトリクス状に領域
分割した一例を示す図である。
【図11】本発明による検査装置の一実施形態を示すブ
ロック図である。
【図12】本発明による検査システムの一実施形態を示
すブロック図である。
【図13】欠陥数に応じたしきい値の一例を示す図であ
る。
【符号の説明】
11…欠陥座標データ入力処理、12…欠陥数対第1の
しきい値による条件分岐、13…チップ内領域別の欠陥
数計算処理、14…分散計算処理、15…分散対第2の
閾値による条件分岐、16…警告処理(感度低下要)、
17…警告処理(感度向上要)、21〜28…欠陥座標
の打点、31、32…SRAM回路ブロック、33…マ
イコン回路ブロック、34…ROM回路ブロック、35
…ロジック回路ブロック、41〜48…欠陥座標の打
点、51〜60…欠陥座標の打点、61〜63…領域の
頻度、70、80…欠陥検査装置、71…欠陥検査ユニ
ット、72…制御部、73…2次記憶装置、74…主記
憶装置、75…演算部、76…ユーザインターフェー
ス、77…ネットワークインターフェース、81…ロー
カルエリアネットワーク、90…不具合レシピ時の分散
計算結果、91…回帰直線、92…しきい値直線。
フロントページの続き (72)発明者 岩田 尚史 神奈川県横浜市戸塚区吉田町292番地 株 式会社日立製作所生産技術研究所内 (72)発明者 原田 香奈子 神奈川県横浜市戸塚区吉田町292番地 株 式会社日立製作所生産技術研究所内 (72)発明者 高木 裕治 神奈川県横浜市戸塚区吉田町292番地 株 式会社日立製作所生産技術研究所内 (72)発明者 渋谷 久恵 神奈川県横浜市戸塚区吉田町292番地 株 式会社日立製作所生産技術研究所内 Fターム(参考) 2G051 AA51 AB01 AB07 EA12 EA21 EB02 EB03 EC02 4M106 AA01 AA02 CA38 DB30 5B057 AA03 BA30 CA12 CB12 CH01 DA03 DA12 DA16

Claims (10)

    【特許請求の範囲】
  1. 【請求項1】被検査対象の有する異物ないしはパターン
    欠陥の位置を検出する検査装置の検査条件を管理するた
    めに実行するプログラムにおいて、 該検査装置が、被検査対象の有する異物ないしはパター
    ン欠陥として検出したものの座標データを入力する座標
    入力処理と、 該座標入力処理で、入力された該座標データから、チッ
    プ内の欠陥密度分布のばらつきを定量化するチップ内欠
    陥密度分布計算処理と、 該チップ内欠陥密度分布計算処理で、定量化した値と予
    め定められたしきい値とを比較し、検査装置の検査条件
    の良否を判定する良否判定処理とを実行することを特徴
    とする検査条件判定プログラム。
  2. 【請求項2】前記チップ内欠陥密度分布計算処理とし
    て、 座標データのチップ内の分布を、複数の領域に分割し、
    領域毎に存在する異物ないしはパターン欠陥の個数を数
    え、領域毎の異物ないしはパターン欠陥の個数のばらつ
    きを計算することを特徴とする検査条件判定プログラ
    ム。
  3. 【請求項3】前記チップ内欠陥密度分布計算処理とし
    て、 座標データのチップ内の分布からボロノイ図を作成し、
    ボロノイ図の分割された領域毎の面積のばらつきを計算
    することを特徴とする検査条件判定プログラム。
  4. 【請求項4】前記座標入力処理として、 異物ないしはパターン欠陥の座標データから、指定され
    た回路領域内に存在する座標データだけを入力すること
    を特徴とする請求項1記載の検査条件判定プログラム。
  5. 【請求項5】前記座標入力処理において、 複数の被検査対象の座標データを入力することを特徴と
    する請求項1記載の検査条件判定プログラム。
  6. 【請求項6】請求項1にさらに、 前記良否判定処理で判定した良否判定結果に基づき、検
    査条件の不具合を警告する警告処理を実行することを特
    徴とする検査条件判定プログラム。
  7. 【請求項7】請求項1にさらに、 前記良品判定処理で判定した良否判定結果に基づき、検
    査条件を変更する処理を実行することを特徴とする検査
    条件判定プログラム。
  8. 【請求項8】前記良否判定処理において、 前記チップ内欠陥密度分布計算処理で定量化した値と比
    較するしきい値が、被検査対象の有する異物ないしはパ
    ターン欠陥の個数に応じて変動することを特徴とする検
    査条件判定プログラム。
  9. 【請求項9】被検査対象の有する異物ないしはパターン
    欠陥の位置を検出する検査部と、 該検査部が、被検査対象の有する異物ないしはパターン
    欠陥として検出したものの座標データから、チップ内の
    欠陥密度のばらつきを定量化し、定量化した値と予め定
    めたしきい値とを比較し、検査装置の検査条件の良否を
    判定する演算部とを有することを特徴とする検査装置。
  10. 【請求項10】被検査対象の有する異物ないしはパター
    ン欠陥の位置を検出する検査装置と、 該検査装置が、被検査対象の有する異物ないしはパター
    ン欠陥として検出したものの座標データを、ネットワー
    クを介して入力する入力部と、該入力部で入力された該
    座標データから、チップ内の欠陥密度のばらつきを定量
    化し、定量化した値と予め定めたしきい値とを比較し、
    検査装置の検査条件の良否を判定する演算部と、検査条
    件の良否判定結果を出力する出力部を有する装置管理ユ
    ニットとを有することを特徴とする検査システム。
JP2002132260A 2002-05-08 2002-05-08 検査条件判定プログラムと検査装置と検査システム Pending JP2003329608A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002132260A JP2003329608A (ja) 2002-05-08 2002-05-08 検査条件判定プログラムと検査装置と検査システム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002132260A JP2003329608A (ja) 2002-05-08 2002-05-08 検査条件判定プログラムと検査装置と検査システム

Publications (1)

Publication Number Publication Date
JP2003329608A true JP2003329608A (ja) 2003-11-19

Family

ID=29695971

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002132260A Pending JP2003329608A (ja) 2002-05-08 2002-05-08 検査条件判定プログラムと検査装置と検査システム

Country Status (1)

Country Link
JP (1) JP2003329608A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004078659A (ja) * 2002-08-20 2004-03-11 Toshiba Corp パターン輪郭の抽出方法、画像処理方法、パターンエッジの探索方法、プローブの走査方法、半導体装置の製造方法、パターン検査装置およびプログラム
JP2006344947A (ja) * 2005-06-10 2006-12-21 Asml Netherlands Bv 特徴付け方法、プロセス操作を特徴付ける方法、及びデバイス製造方法
JP2007121315A (ja) * 2007-01-26 2007-05-17 Technos Kk 基板検査装置及び検査方法
WO2007135917A1 (ja) * 2006-05-19 2007-11-29 Tokyo Electron Limited 欠陥分布パターンの照合方法および装置
JP2016532582A (ja) * 2013-09-03 2016-10-20 ペキン ユニバーシティ ファウンダー グループ カンパニー,リミティド インクジェットプリンタのノズルをチェックする方法及び装置

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004078659A (ja) * 2002-08-20 2004-03-11 Toshiba Corp パターン輪郭の抽出方法、画像処理方法、パターンエッジの探索方法、プローブの走査方法、半導体装置の製造方法、パターン検査装置およびプログラム
JP2006344947A (ja) * 2005-06-10 2006-12-21 Asml Netherlands Bv 特徴付け方法、プロセス操作を特徴付ける方法、及びデバイス製造方法
US7649614B2 (en) 2005-06-10 2010-01-19 Asml Netherlands B.V. Method of characterization, method of characterizing a process operation, and device manufacturing method
JP4578435B2 (ja) * 2005-06-10 2010-11-10 エーエスエムエル ネザーランズ ビー.ブイ. 特徴付け方法、プロセス操作を特徴付ける方法、及びデバイス製造方法
WO2007135917A1 (ja) * 2006-05-19 2007-11-29 Tokyo Electron Limited 欠陥分布パターンの照合方法および装置
US8131057B2 (en) 2006-05-19 2012-03-06 Tokyo Electron Limited Defect distribution pattern comparison method and system
JP2007121315A (ja) * 2007-01-26 2007-05-17 Technos Kk 基板検査装置及び検査方法
JP2016532582A (ja) * 2013-09-03 2016-10-20 ペキン ユニバーシティ ファウンダー グループ カンパニー,リミティド インクジェットプリンタのノズルをチェックする方法及び装置
US9662889B2 (en) 2013-09-03 2017-05-30 Peking University Founder Group Co., Ltd. Method and device for checking nozzle of inkjet printer

Similar Documents

Publication Publication Date Title
US7231079B2 (en) Method and system for inspecting electronic circuit pattern
US7751036B2 (en) Apparatus of inspecting defect in semiconductor and method of the same
US4449818A (en) Method of inspecting microscopic surface defects
JP4402004B2 (ja) 検査装置
TWI608554B (zh) 使用經程式化缺陷設定一晶圓檢查流程
JP2002100660A (ja) 欠陥検出方法と欠陥観察方法及び欠陥検出装置
JP2003035680A (ja) 半導体デバイスの検査方法
JP2010535430A5 (ja)
JP2001326263A (ja) ウェーハー表面の構造欠陥を査定する方法
JP2008145226A (ja) 欠陥検査装置及び欠陥検査方法
US8289510B2 (en) Process excursion detection
JP2007194262A (ja) 欠陥判定システムおよび基板処理システム
JP2004294358A (ja) 欠陥検査方法および装置
JPH09178663A (ja) 反射面の不均一を検出する方法と装置
CN115360116B (zh) 一种晶圆的缺陷检测方法及***
JP2003303868A (ja) 検査条件設定プログラムと検査装置と検査システム
JP2003329608A (ja) 検査条件判定プログラムと検査装置と検査システム
TWI832931B (zh) 半導體檢測系統與方法及相關的非暫時性電腦可讀儲存媒體
JP2008003111A (ja) パターン検査装置、及びパターン検査方法
JP2002148031A (ja) パターン検査方法及び装置
JP2009168476A (ja) 欠陥検査方法、及び欠陥検査システム
US8055056B2 (en) Method of detecting defects of patterns on a semiconductor substrate and apparatus for performing the same
JP2001060607A (ja) 異物欠陥検査装置
CN111426701B (zh) 一种晶圆缺陷检测方法及其装置
JP2007078356A (ja) 欠陥検査装置