JP2003303868A - 検査条件設定プログラムと検査装置と検査システム - Google Patents
検査条件設定プログラムと検査装置と検査システムInfo
- Publication number
- JP2003303868A JP2003303868A JP2002107284A JP2002107284A JP2003303868A JP 2003303868 A JP2003303868 A JP 2003303868A JP 2002107284 A JP2002107284 A JP 2002107284A JP 2002107284 A JP2002107284 A JP 2002107284A JP 2003303868 A JP2003303868 A JP 2003303868A
- Authority
- JP
- Japan
- Prior art keywords
- inspection
- area
- circuit layout
- circuit
- coordinates
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
- G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
- G01N21/84—Systems specially adapted for particular applications
- G01N21/88—Investigating the presence of flaws or contamination
- G01N21/95—Investigating the presence of flaws or contamination characterised by the material or shape of the object to be examined
- G01N21/9501—Semiconductor wafers
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
- G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
- G01N21/84—Systems specially adapted for particular applications
- G01N21/88—Investigating the presence of flaws or contamination
- G01N21/95—Investigating the presence of flaws or contamination characterised by the material or shape of the object to be examined
- G01N21/956—Inspecting patterns on the surface of objects
- G01N21/95684—Patterns showing highly reflecting parts, e.g. metallic elements
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2894—Aspects of quality control [QC]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/10—Measuring as part of the manufacturing process
- H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
Landscapes
- Physics & Mathematics (AREA)
- Health & Medical Sciences (AREA)
- Life Sciences & Earth Sciences (AREA)
- Chemical & Material Sciences (AREA)
- Analytical Chemistry (AREA)
- Biochemistry (AREA)
- General Health & Medical Sciences (AREA)
- General Physics & Mathematics (AREA)
- Immunology (AREA)
- Pathology (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Image Processing (AREA)
- Image Analysis (AREA)
- Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)
Abstract
(57)【要約】
【課題】本発明は，半導体集積回路など複数の製品を１
枚の基板で同時に形成して製造する製品において，異物
ないしはパターン欠陥を検出する検査装置の検査条件を
効率的かつ高精度に設定するために実行するプログラム
を提供する。特に，セル比較領域の設定と非検査領域の
設定を効率化する。 【解決手段】品種コードの入力処理１１，チップサイズ
や配置情報の入力処理１２，回路レイアウトデータ読込
み処理１３，繰返しパターン領域座標の抽出処理１４，
疎領域座標の抽出処理１５，回路パターン条件登録処理
１６を，順次実行する。
枚の基板で同時に形成して製造する製品において，異物
ないしはパターン欠陥を検出する検査装置の検査条件を
効率的かつ高精度に設定するために実行するプログラム
を提供する。特に，セル比較領域の設定と非検査領域の
設定を効率化する。 【解決手段】品種コードの入力処理１１，チップサイズ
や配置情報の入力処理１２，回路レイアウトデータ読込
み処理１３，繰返しパターン領域座標の抽出処理１４，
疎領域座標の抽出処理１５，回路パターン条件登録処理
１６を，順次実行する。
Description
【０００１】
【発明の属する技術分野】本発明は，半導体集積回路な
ど製品の検査装置や検査システムで実行する検査条件設
定プログラムに関する。
ど製品の検査装置や検査システムで実行する検査条件設
定プログラムに関する。
【０００２】
【従来の技術】半導体集積回路の製造を例に以下，従来
技術を説明する。半導体集積回路は，一般にシリコンウ
ェーハ上に回路パターンなどの層が多層化されて複数の
チップを製造する前工程と，チップ毎に切り離し，製品
を完成させる後工程に分かれている。
技術を説明する。半導体集積回路は，一般にシリコンウ
ェーハ上に回路パターンなどの層が多層化されて複数の
チップを製造する前工程と，チップ毎に切り離し，製品
を完成させる後工程に分かれている。
【０００３】前工程では，製造途中に発生する異物やパ
ターン欠陥（以下，総称して欠陥）が原因で，回路パタ
ーンの断線や短絡などが生じる。欠陥のモニタリングを
目的に，異物検査装置や外観検査装置が使われる。一般
に，異物検査装置とは，レーザ光をウェーハに斜め上方
から照射し，その散乱光を検出する装置で，暗視野検査
装置と呼ぶこともある。外観検査装置とは，回路パター
ンの画像を撮像し，画像処理により異常個所を検出する
装置で，適用する検出器によって，明視野検査装置やＳ
ＥＭ式検査装置がある。これらについては，雑誌「日立
評論」の１９９９年１０月号に掲載の論文「半導体歩留
り向上を支援する検査システム」に記載がある。しか
し，異物検査装置や外観検査装置は，検出原理の違い以
外に，明確な区別はなく，本書では，総称して以降，欠
陥検査装置と記す。
ターン欠陥（以下，総称して欠陥）が原因で，回路パタ
ーンの断線や短絡などが生じる。欠陥のモニタリングを
目的に，異物検査装置や外観検査装置が使われる。一般
に，異物検査装置とは，レーザ光をウェーハに斜め上方
から照射し，その散乱光を検出する装置で，暗視野検査
装置と呼ぶこともある。外観検査装置とは，回路パター
ンの画像を撮像し，画像処理により異常個所を検出する
装置で，適用する検出器によって，明視野検査装置やＳ
ＥＭ式検査装置がある。これらについては，雑誌「日立
評論」の１９９９年１０月号に掲載の論文「半導体歩留
り向上を支援する検査システム」に記載がある。しか
し，異物検査装置や外観検査装置は，検出原理の違い以
外に，明確な区別はなく，本書では，総称して以降，欠
陥検査装置と記す。
【０００４】欠陥検査装置は，被検査対象であるウェー
ハに形成される回路パターン上の欠陥を高感度に検出す
ることが重要な役割である。そのため，欠陥検査装置を
活用するためには，ウェーハへの成膜状態や，回路パタ
ーンの形成状態に応じて，適切な検査条件を設定する必
要がある。一般に，欠陥検査装置は，大別して２つの検
査条件を予め設定することで，検査プログラムを実行で
きる。回路パターン条件と光学・画像処理条件である。
ハに形成される回路パターン上の欠陥を高感度に検出す
ることが重要な役割である。そのため，欠陥検査装置を
活用するためには，ウェーハへの成膜状態や，回路パタ
ーンの形成状態に応じて，適切な検査条件を設定する必
要がある。一般に，欠陥検査装置は，大別して２つの検
査条件を予め設定することで，検査プログラムを実行で
きる。回路パターン条件と光学・画像処理条件である。
【０００５】回路パターン条件とは，ウェーハに形成さ
れるチップの大きさ，配置の情報や，検査装置の検査ア
ルゴリズムに応じた各チップ内の領域情報などのパラメ
ータである。また，光学・画像処理条件とは，成膜条件
や配線材質などに応じたレーザ照射量，検出器が捕らえ
た画像のコントラスト条件，画像処理時のしきい値の情
報などのパラメータで，検出感度を決めるものである。
回路パターン条件と光学・画像処理条件は，相互に密接
に関係している。
れるチップの大きさ，配置の情報や，検査装置の検査ア
ルゴリズムに応じた各チップ内の領域情報などのパラメ
ータである。また，光学・画像処理条件とは，成膜条件
や配線材質などに応じたレーザ照射量，検出器が捕らえ
た画像のコントラスト条件，画像処理時のしきい値の情
報などのパラメータで，検出感度を決めるものである。
回路パターン条件と光学・画像処理条件は，相互に密接
に関係している。
【０００６】回路パターン条件の設定において，ウェー
ハに形成されるチップの大きさや配置の情報は，露光条
件と同一の情報を登録する。また，欠陥検査装置は，半
導体集積回路の回路パターンに応じて検査アルゴリズム
が異なり，回路パターン条件の設定では，チップ内に各
アルゴリズムを実行するための領域を登録する。検査ア
ルゴリズムとは，チップ比較方式（ダイ比較方式とも呼
ぶ），セル比較方式，両者を組み合わせた混合比較など
である。これらの方式については，特許第３１８７８２
７号に記載がある。また，ウェーハ上のチップとチップ
の間（スクライブラインと呼ぶ）や集積回路内の回路ブ
ロックと回路ブロックの間のように回路パターンが存在
しない領域は，欠陥検査の対象外にすることで，検出感
度を向上できる場合がある。回路パターン条件の設定で
は，このような領域を非検査領域として登録する。
ハに形成されるチップの大きさや配置の情報は，露光条
件と同一の情報を登録する。また，欠陥検査装置は，半
導体集積回路の回路パターンに応じて検査アルゴリズム
が異なり，回路パターン条件の設定では，チップ内に各
アルゴリズムを実行するための領域を登録する。検査ア
ルゴリズムとは，チップ比較方式（ダイ比較方式とも呼
ぶ），セル比較方式，両者を組み合わせた混合比較など
である。これらの方式については，特許第３１８７８２
７号に記載がある。また，ウェーハ上のチップとチップ
の間（スクライブラインと呼ぶ）や集積回路内の回路ブ
ロックと回路ブロックの間のように回路パターンが存在
しない領域は，欠陥検査の対象外にすることで，検出感
度を向上できる場合がある。回路パターン条件の設定で
は，このような領域を非検査領域として登録する。
【０００７】従来，これら回路パターン条件の設定は，
ウェーハに形成されるチップの大きさや配置の情報を除
いて，欠陥検査装置に，実際のウェーハをセッティング
し，欠陥検査装置のＸＹステージを動作させ，ウェーハ
表面を観察しながら，座標を登録していた。
ウェーハに形成されるチップの大きさや配置の情報を除
いて，欠陥検査装置に，実際のウェーハをセッティング
し，欠陥検査装置のＸＹステージを動作させ，ウェーハ
表面を観察しながら，座標を登録していた。
【０００８】
【発明が解決しようとする課題】本発明は，欠陥検査装
置の回路パターン条件を，迅速かつ高精度に設定するプ
ログラムを提供する。従来，欠陥検査装置に，実際のウ
ェーハを装着して，オペレータが条件を設定するため，
次の課題があった。 （１）検査条件の設定に，長い時間がかかる。特に，小
量多品種の品種を生産する製造ラインでは，検査条件の
設定作業を，頻繁に行う必要がある。 （２）検査条件の設定に，個人差がある。実物のウェー
ハを用いて，非検査領域やセル比較領域などを設定する
と，設定結果に個人差が現れ，適切な検査条件にはなら
ない場合がある。
置の回路パターン条件を，迅速かつ高精度に設定するプ
ログラムを提供する。従来，欠陥検査装置に，実際のウ
ェーハを装着して，オペレータが条件を設定するため，
次の課題があった。 （１）検査条件の設定に，長い時間がかかる。特に，小
量多品種の品種を生産する製造ラインでは，検査条件の
設定作業を，頻繁に行う必要がある。 （２）検査条件の設定に，個人差がある。実物のウェー
ハを用いて，非検査領域やセル比較領域などを設定する
と，設定結果に個人差が現れ，適切な検査条件にはなら
ない場合がある。
【０００９】
【課題を解決するための手段】上記のような課題を解決
するため，本発明では，欠陥検査装置の回路パターン条
件を，ＣＡＤ（Ｃｏｍｐｕｔｅｒ Ａｉｄｅｄ Ｄｅｓ
ｉｇｎ）装置で作成された回路レイアウトデータを用い
て，迅速かつ高精度に設定するために実行するプログラ
ムを提供する。本発明のプログラムは，欠陥検査装置の
２次記憶装置に格納しておき，１次記憶装置に読み出し
て，実行する実施形態でも，欠陥検査装置とは，別の計
算機の２次記憶装置に格納しておき，その１次記憶装置
に読み出し，実行して，出力されたファイルを，ネット
ワークやリムーバブルな記憶媒体を介して，欠陥検査装
置にファイルをダウンロードして活用する実施形態でも
よい。
するため，本発明では，欠陥検査装置の回路パターン条
件を，ＣＡＤ（Ｃｏｍｐｕｔｅｒ Ａｉｄｅｄ Ｄｅｓ
ｉｇｎ）装置で作成された回路レイアウトデータを用い
て，迅速かつ高精度に設定するために実行するプログラ
ムを提供する。本発明のプログラムは，欠陥検査装置の
２次記憶装置に格納しておき，１次記憶装置に読み出し
て，実行する実施形態でも，欠陥検査装置とは，別の計
算機の２次記憶装置に格納しておき，その１次記憶装置
に読み出し，実行して，出力されたファイルを，ネット
ワークやリムーバブルな記憶媒体を介して，欠陥検査装
置にファイルをダウンロードして活用する実施形態でも
よい。
【００１０】具体的には，本発明は，被検査対象の有す
る異物ないしはパターン欠陥の位置を検出する検査装置
の検査条件を設定するために実行するプログラムにおい
て，被検査対象に形成される回路レイアウトデータを読
み込む回路レイアウト読み込み処理と，該回路レイアウ
ト読み込み処理で，読み込まれた回路レイアウトデータ
から，回路レイアウト内の繰返しパターン領域の座標を
抽出する繰返しパターン領域座標抽出処理と，該繰返し
パターン領域座標抽出処理で，抽出した繰返しパターン
領域の座標を，検査装置の検査領域として登録する検査
領域登録処理とを実行することを特徴とする検査条件設
定プログラムを提供する。
る異物ないしはパターン欠陥の位置を検出する検査装置
の検査条件を設定するために実行するプログラムにおい
て，被検査対象に形成される回路レイアウトデータを読
み込む回路レイアウト読み込み処理と，該回路レイアウ
ト読み込み処理で，読み込まれた回路レイアウトデータ
から，回路レイアウト内の繰返しパターン領域の座標を
抽出する繰返しパターン領域座標抽出処理と，該繰返し
パターン領域座標抽出処理で，抽出した繰返しパターン
領域の座標を，検査装置の検査領域として登録する検査
領域登録処理とを実行することを特徴とする検査条件設
定プログラムを提供する。
【００１１】より具体的には，特許請求の範囲に記載の
とおりに構成したものである。
とおりに構成したものである。
【００１２】
【発明の実施の形態】本発明の実施形態の一例を図面に
より説明する。
より説明する。
【００１３】図１は，本発明で欠陥検査装置の検査条件
のうち，回路パターン条件を設定する処理方法を示した
一例である。
のうち，回路パターン条件を設定する処理方法を示した
一例である。
【００１４】図１において，ステップ１１では，品種コ
ードを入力する。品種コードとは，ウェーハ上に形成す
る集積回路の品種に対応するコード番号である。
ードを入力する。品種コードとは，ウェーハ上に形成す
る集積回路の品種に対応するコード番号である。
【００１５】ステップ１２では，品種コードに対応する
集積回路のチップサイズや配置の情報を入力する。具体
的には，ウェーハ上に形成される個々のチップの縦方向
サイズ，横方向サイズ，また，縦方向サイズと縦方向の
スクライブライン幅を足した値（縦のチップピッチと呼
ばれる），横方向サイズと横方向のスクライブライン幅
を足した値（横のチップピッチと呼ばれる），ウェーハ
上に形成されるチップ行数と列数などを入力する。これ
らの情報は，予めネットワークを介した別の計算機にデ
ータが存在する場合には，ダウンロードして読み込んで
もよい。
集積回路のチップサイズや配置の情報を入力する。具体
的には，ウェーハ上に形成される個々のチップの縦方向
サイズ，横方向サイズ，また，縦方向サイズと縦方向の
スクライブライン幅を足した値（縦のチップピッチと呼
ばれる），横方向サイズと横方向のスクライブライン幅
を足した値（横のチップピッチと呼ばれる），ウェーハ
上に形成されるチップ行数と列数などを入力する。これ
らの情報は，予めネットワークを介した別の計算機にデ
ータが存在する場合には，ダウンロードして読み込んで
もよい。
【００１６】ステップ１３では，品種コードに対応する
集積回路の回路レイアウトデータを読み込む。回路レイ
アウトデータとは，ウェーハ上に露光装置を使って，集
積回路を形成するための基となるデータである。集積回
路は，複数回の露光を繰り返すことで，多層構造を形成
する。そのため，回路レイアウトデータには，複数のレ
イヤのデータが含まれている。
集積回路の回路レイアウトデータを読み込む。回路レイ
アウトデータとは，ウェーハ上に露光装置を使って，集
積回路を形成するための基となるデータである。集積回
路は，複数回の露光を繰り返すことで，多層構造を形成
する。そのため，回路レイアウトデータには，複数のレ
イヤのデータが含まれている。
【００１７】ステップ１４では，回路レイアウトデータ
内に存在する繰返しパターン領域の座標を抽出する。繰
返しパターン領域とは，集積回路のチップ内に存在する
スタティック・ランダム・アクセス・メモリ部，フラッ
シュ・メモリ部，ダイナミック・ランダム・アクセス・
メモリ部，リード・オンリ・メモリ部などのように，同
じ形状のトランジスタ，同じ形状のコンタクトホール，
同じ形状のコンデンサ，同じ形状の配線などが，マトリ
クス状に多数存在する領域のことである。
内に存在する繰返しパターン領域の座標を抽出する。繰
返しパターン領域とは，集積回路のチップ内に存在する
スタティック・ランダム・アクセス・メモリ部，フラッ
シュ・メモリ部，ダイナミック・ランダム・アクセス・
メモリ部，リード・オンリ・メモリ部などのように，同
じ形状のトランジスタ，同じ形状のコンタクトホール，
同じ形状のコンデンサ，同じ形状の配線などが，マトリ
クス状に多数存在する領域のことである。
【００１８】ステップ１５では，疎領域の座標を抽出す
る。疎領域とは，チップとチップの間のスクライブライ
ン領域や，チップ内の回路ブロックと回路ブロックの間
の領域など，回路パターンが密集しておらず，異物が付
着したり，小さなスクラッチが発生したとしても，集積
回路の良否にほとんど影響しない領域のことである。こ
のような疎領域は，検査対象としても意味がないため，
非検査領域とする。
る。疎領域とは，チップとチップの間のスクライブライ
ン領域や，チップ内の回路ブロックと回路ブロックの間
の領域など，回路パターンが密集しておらず，異物が付
着したり，小さなスクラッチが発生したとしても，集積
回路の良否にほとんど影響しない領域のことである。こ
のような疎領域は，検査対象としても意味がないため，
非検査領域とする。
【００１９】ステップ１６では，ステップ１１〜ステッ
プ１５で入力あるいは抽出した情報に基づいて，回路パ
ターン条件を登録する。
プ１５で入力あるいは抽出した情報に基づいて，回路パ
ターン条件を登録する。
【００２０】図２は，本発明を実施するＧＵＩ（グラフ
ィカルユーザインターフェース）の一例である。２１は
品種コードの入力部分，２２は横方向のチップサイズの
入力部分，２３は縦方向のチップサイズの入力部分，２
４は横方向のチップピッチの入力部分，２５は縦方向の
チップピッチの入力部分，２６はウェーハ上のチップ列
数の入力部分，２７はチップ行数の入力部分である。３
１は非検査領域の座標を自動で抽出する処理の実行ボタ
ン，３２は繰返しパターン領域の座標を自動で抽出する
処理の実行ボタン，３３は非検査領域の座標を手動で変
更するためのモードに切り換えるボタン，３４は繰返し
パターン領域の座標を手動で変更するためのモードに切
り換えるボタンである。
ィカルユーザインターフェース）の一例である。２１は
品種コードの入力部分，２２は横方向のチップサイズの
入力部分，２３は縦方向のチップサイズの入力部分，２
４は横方向のチップピッチの入力部分，２５は縦方向の
チップピッチの入力部分，２６はウェーハ上のチップ列
数の入力部分，２７はチップ行数の入力部分である。３
１は非検査領域の座標を自動で抽出する処理の実行ボタ
ン，３２は繰返しパターン領域の座標を自動で抽出する
処理の実行ボタン，３３は非検査領域の座標を手動で変
更するためのモードに切り換えるボタン，３４は繰返し
パターン領域の座標を手動で変更するためのモードに切
り換えるボタンである。
【００２１】４１はウェーハマップ表示ボタンであり，
品種コード（２１），横方向のチップピッチ（２４），
縦方向のチップピッチ（２５），チップ列数（２６），
チップ行数（２７）を入力後，本ボタンをマウスでクリ
ックすることで，５１と５２を描く。５１は，ウェーハ
の外周を表し，５２は，一つの四角がチップを表す。本
例では，チップ列数として「６」，チップ行数として
「６」を入力した場合の表示例である。ここで，実際に
は形成されないチップや，形成されるが，検査の対象と
はしないチップを，マウスでクリックすることで，５３
のように，色を変え，チップの配列を決定する。ここま
での処理が，図１のステップ１１とステップ１２であ
る。
品種コード（２１），横方向のチップピッチ（２４），
縦方向のチップピッチ（２５），チップ列数（２６），
チップ行数（２７）を入力後，本ボタンをマウスでクリ
ックすることで，５１と５２を描く。５１は，ウェーハ
の外周を表し，５２は，一つの四角がチップを表す。本
例では，チップ列数として「６」，チップ行数として
「６」を入力した場合の表示例である。ここで，実際に
は形成されないチップや，形成されるが，検査の対象と
はしないチップを，マウスでクリックすることで，５３
のように，色を変え，チップの配列を決定する。ここま
での処理が，図１のステップ１１とステップ１２であ
る。
【００２２】また，４２はチップ内の回路レイアウト表
示ボタンであり，本ボタンをマウスでクリックすること
で，品種コードに対応する回路レイアウトデータを読み
込み，回路レイアウトを描く。ＣＡＤシステムで作成さ
れた回路レイアウトデータは，１チップの情報であり，
チップとチップ間のスクライブラインの情報は含まれて
いない。そこで，横方向のチップサイズ（２２），縦方
向のチップサイズ（２３），横方向のチップピッチ（２
４），縦方向のチップピッチ（２５）の値の比から回路
レイアウトを描く。７１がチップピッチの外枠，７２が
チップの外枠である。チップピッチの外枠７１とチップ
の外枠７２は，それぞれの左下端が一致するように，回
路レイアウトを描画する。６１から６５は，回路レイア
ウトデータから，チップ内の回路ブロックを描いた一例
である。本例では，６１と６２はＳＲＡＭ回路ブロッ
ク，６３はＣＰＵ回路ブロック，６４はＲＯＭ回路ブロ
ック，６５はロジック回路ブロックである。これらの回
路ブロックは，トランジスタを形成する段階では，基本
的にそれぞれ独立に形成され，配線を形成する段階で，
それぞれ接続される。回路レイアウトデータは，複数の
レイヤの情報を持っており，８１の複数のボタンで，表
示レイヤを変更できる。
示ボタンであり，本ボタンをマウスでクリックすること
で，品種コードに対応する回路レイアウトデータを読み
込み，回路レイアウトを描く。ＣＡＤシステムで作成さ
れた回路レイアウトデータは，１チップの情報であり，
チップとチップ間のスクライブラインの情報は含まれて
いない。そこで，横方向のチップサイズ（２２），縦方
向のチップサイズ（２３），横方向のチップピッチ（２
４），縦方向のチップピッチ（２５）の値の比から回路
レイアウトを描く。７１がチップピッチの外枠，７２が
チップの外枠である。チップピッチの外枠７１とチップ
の外枠７２は，それぞれの左下端が一致するように，回
路レイアウトを描画する。６１から６５は，回路レイア
ウトデータから，チップ内の回路ブロックを描いた一例
である。本例では，６１と６２はＳＲＡＭ回路ブロッ
ク，６３はＣＰＵ回路ブロック，６４はＲＯＭ回路ブロ
ック，６５はロジック回路ブロックである。これらの回
路ブロックは，トランジスタを形成する段階では，基本
的にそれぞれ独立に形成され，配線を形成する段階で，
それぞれ接続される。回路レイアウトデータは，複数の
レイヤの情報を持っており，８１の複数のボタンで，表
示レイヤを変更できる。
【００２３】ここで，３１の非検査領域の座標を自動で
抽出する処理の実行ボタンを，マウスでクリックする
と，回路レイアウトデータから，非検査領域の座標を自
動で抽出する。本例では，第１に，チップピッチの外枠
７１と，チップサイズの外枠７２の間のスクライブライ
ン領域７３が，回路パターンが疎であり，自動的に抽出
される。また，第２に，チップ内で，ＳＲＡＭ回路ブロ
ック６１と６２やＣＰＵ回路ブロック６３，ＲＯＭ回路
ブロック６４，ロジック回路ブロック６５のどこにも属
さない斜線で示した領域が，回路パターンが疎であり，
自動的に抽出される。また，回路ブロックの内部でも，
回路パターンが疎な領域は，同時に抽出される。６６や
６７が，回路ブロックの内部で疎な領域として抽出され
た部分である（抽出方法は後述）。非検査領域として抽
出された領域は，色分けして表示する。
抽出する処理の実行ボタンを，マウスでクリックする
と，回路レイアウトデータから，非検査領域の座標を自
動で抽出する。本例では，第１に，チップピッチの外枠
７１と，チップサイズの外枠７２の間のスクライブライ
ン領域７３が，回路パターンが疎であり，自動的に抽出
される。また，第２に，チップ内で，ＳＲＡＭ回路ブロ
ック６１と６２やＣＰＵ回路ブロック６３，ＲＯＭ回路
ブロック６４，ロジック回路ブロック６５のどこにも属
さない斜線で示した領域が，回路パターンが疎であり，
自動的に抽出される。また，回路ブロックの内部でも，
回路パターンが疎な領域は，同時に抽出される。６６や
６７が，回路ブロックの内部で疎な領域として抽出され
た部分である（抽出方法は後述）。非検査領域として抽
出された領域は，色分けして表示する。
【００２４】上記の自動抽出処理を実行後，３３の非検
査領域の座標を手動で変更するためのモードに切り換え
るボタンを，マウスでクリックし，画面上で設定の変更
ができる。例えば，自動では，回路パターンが疎なた
め，非検査領域として抽出された領域を，検査領域に変
更したり，自動では，回路パターンが密なため，非検査
領域にならなかったが，非検査領域に変更したりでき
る。
査領域の座標を手動で変更するためのモードに切り換え
るボタンを，マウスでクリックし，画面上で設定の変更
ができる。例えば，自動では，回路パターンが疎なた
め，非検査領域として抽出された領域を，検査領域に変
更したり，自動では，回路パターンが密なため，非検査
領域にならなかったが，非検査領域に変更したりでき
る。
【００２５】３２の繰返しパターン領域の座標を自動で
抽出する処理の実行ボタンを，マウスでクリックする
と，繰返しパターン領域の座標を自動で抽出する。繰返
しパターン領域は，レイヤ毎に計算し，レイヤ毎に設定
される。８１の複数のボタンで，表示するレイヤを切り
換え，レイヤ毎の繰返しパターン領域を色分けして表示
する。ここで抽出された繰返しパターン領域の座標は，
後述するセル比較処理を実行する際の座標として用いら
れる。
抽出する処理の実行ボタンを，マウスでクリックする
と，繰返しパターン領域の座標を自動で抽出する。繰返
しパターン領域は，レイヤ毎に計算し，レイヤ毎に設定
される。８１の複数のボタンで，表示するレイヤを切り
換え，レイヤ毎の繰返しパターン領域を色分けして表示
する。ここで抽出された繰返しパターン領域の座標は，
後述するセル比較処理を実行する際の座標として用いら
れる。
【００２６】上記の自動抽出処理を実行後，３４の繰返
しパターン領域の座標を手動で変更するためのモードに
切り換えるボタンを，マウスでクリックし，画面上で設
定の変更ができる。自動では，繰返しパターン領域とし
て抽出された領域を，繰返しパターン領域ではないとし
て，解除することができる。
しパターン領域の座標を手動で変更するためのモードに
切り換えるボタンを，マウスでクリックし，画面上で設
定の変更ができる。自動では，繰返しパターン領域とし
て抽出された領域を，繰返しパターン領域ではないとし
て，解除することができる。
【００２７】８２のボタンをマウスでクリックすること
で，設定された品種コード，チップサイズ，チップピッ
チ，配置情報，繰返しパターン領域の座標，疎領域の座
標などを検査条件の回路パターン条件として登録する。
これが，図１のステップ１６である。本発明のプログラ
ムを欠陥検査装置の２次記憶装置に格納しておき，１次
記憶装置に読み出して，実行する実施形態においては，
８２のボタンをマウスでクリックすることで，欠陥検査
装置に固有の回路パターン条件用のデータフォーマット
で２次記憶装置に登録する。一方，欠陥検査装置とは別
の計算機の２次記憶装置にプログラムを格納しておき，
その１次記憶装置に読み出し，実行する実施形態におい
ては，８２のボタンをマウスでクリックし，ＸＭＬ(eXt
ensibleMarkup Language)やＳＯＡＰ(Simple Object Ac
cess Protocol)で登録する。ＸＭＬやＳＯＡＰで登録さ
れた回路パターン条件は，各種欠陥検査装置が必要に応
じてネットワークを介してダウンロードして，欠陥検査
装置に固有の回路パターン条件用のデータフォーマット
に変換して欠陥検査装置の２次記憶装置に登録する。こ
のように，ＸＭＬやＳＯＡＰを活用することで，汎用化
でき，メーカの異なる欠陥検査装置で，登録した回路パ
ターン条件を共有できる。ＸＭＬやＳＯＡＰについて
は，雑誌「情報処理」の２００１年７月号の特集「グロ
ーバルネットワーク社会を構築するＸＭＬ」に詳しく記
述がある。
で，設定された品種コード，チップサイズ，チップピッ
チ，配置情報，繰返しパターン領域の座標，疎領域の座
標などを検査条件の回路パターン条件として登録する。
これが，図１のステップ１６である。本発明のプログラ
ムを欠陥検査装置の２次記憶装置に格納しておき，１次
記憶装置に読み出して，実行する実施形態においては，
８２のボタンをマウスでクリックすることで，欠陥検査
装置に固有の回路パターン条件用のデータフォーマット
で２次記憶装置に登録する。一方，欠陥検査装置とは別
の計算機の２次記憶装置にプログラムを格納しておき，
その１次記憶装置に読み出し，実行する実施形態におい
ては，８２のボタンをマウスでクリックし，ＸＭＬ(eXt
ensibleMarkup Language)やＳＯＡＰ(Simple Object Ac
cess Protocol)で登録する。ＸＭＬやＳＯＡＰで登録さ
れた回路パターン条件は，各種欠陥検査装置が必要に応
じてネットワークを介してダウンロードして，欠陥検査
装置に固有の回路パターン条件用のデータフォーマット
に変換して欠陥検査装置の２次記憶装置に登録する。こ
のように，ＸＭＬやＳＯＡＰを活用することで，汎用化
でき，メーカの異なる欠陥検査装置で，登録した回路パ
ターン条件を共有できる。ＸＭＬやＳＯＡＰについて
は，雑誌「情報処理」の２００１年７月号の特集「グロ
ーバルネットワーク社会を構築するＸＭＬ」に詳しく記
述がある。
【００２８】図３は，チップ内の繰返しパターン領域を
抽出した結果を図示した一例である。繰返しパターン領
域は，多層の集積回路のレイヤ毎に抽出される。例え
ば，図は，４つのレイヤで繰返しパターン領域を抽出し
た例である。９１，９２，９３，９４は，それぞれレイ
ヤ毎に繰返しパターン領域を抽出した結果であり，それ
ぞれ外枠の四角がチップの外枠であり，灰色で示した回
路ブロックが，繰返しパターン領域として抽出された。
レイヤ９１では，ＳＲＡＭ回路ブロック６１−１と６２
−１，ＲＯＭ回路ブロック６４−１が，繰返しパターン
領域として抽出された。レイヤ９２でも，同様にＳＲＡ
Ｍ回路ブロック６１−２と６２−２，ＲＯＭ回路ブロッ
ク６４−２が，繰返しパターン領域として抽出された。
レイヤ９３では，このレイヤではＳＲＡＭ回路ブロック
しか存在せず，ＳＲＡＭ回路ブロック６１−３と６２−
３が，繰返しパターン領域として抽出された。レイヤ９
４では，ＲＯＭ回路ブロック６４−４だけが，繰返しパ
ターン領域として抽出された。このように，メモリ回路
部でも，繰返しパターン領域として抽出されない場合も
ある。これは，メモリ回路部でも配線を形成するレイヤ
では，必ずしも完全な繰返しパターンではない場合が存
在することを意味する。
抽出した結果を図示した一例である。繰返しパターン領
域は，多層の集積回路のレイヤ毎に抽出される。例え
ば，図は，４つのレイヤで繰返しパターン領域を抽出し
た例である。９１，９２，９３，９４は，それぞれレイ
ヤ毎に繰返しパターン領域を抽出した結果であり，それ
ぞれ外枠の四角がチップの外枠であり，灰色で示した回
路ブロックが，繰返しパターン領域として抽出された。
レイヤ９１では，ＳＲＡＭ回路ブロック６１−１と６２
−１，ＲＯＭ回路ブロック６４−１が，繰返しパターン
領域として抽出された。レイヤ９２でも，同様にＳＲＡ
Ｍ回路ブロック６１−２と６２−２，ＲＯＭ回路ブロッ
ク６４−２が，繰返しパターン領域として抽出された。
レイヤ９３では，このレイヤではＳＲＡＭ回路ブロック
しか存在せず，ＳＲＡＭ回路ブロック６１−３と６２−
３が，繰返しパターン領域として抽出された。レイヤ９
４では，ＲＯＭ回路ブロック６４−４だけが，繰返しパ
ターン領域として抽出された。このように，メモリ回路
部でも，繰返しパターン領域として抽出されない場合も
ある。これは，メモリ回路部でも配線を形成するレイヤ
では，必ずしも完全な繰返しパターンではない場合が存
在することを意味する。
【００２９】図４は，繰返しパターンの例である。１０
１と１０２は，それぞれ異なるレイヤで同一の場所の繰
返しパターンを拡大した図である。繰返しパターン領域
とは，このように同一の形状の回路パターンが，繰り返
されている領域である。
１と１０２は，それぞれ異なるレイヤで同一の場所の繰
返しパターンを拡大した図である。繰返しパターン領域
とは，このように同一の形状の回路パターンが，繰り返
されている領域である。
【００３０】図５は，繰返しパターン領域の座標を抽出
する手順の一例である。ステップ１１１では，回路レイ
アウトデータに含まれる配列部の抽出処理を行う。配列
部とは，同一の形状の回路パターンを縦横に繰返して形
成するためのデータ構造をもった部分である。ここで，
回路レイアウトデータをスキャンし，すべての配列部の
存在を把握する。次に，ステップ１１２で，変数Ｋを初
期化する。変数Ｋの値は，ステップ１１１で抽出した個
々の配列部の識別番号になる。ステップ１１３で，変数
Ｋをインクリメントする。ステップ１１４では，変数Ｋ
がステップ１１１で抽出した配列部の個数以下であれ
ば，Ｙｅｓの方へ進み，変数Ｋが配列部の個数を超えた
ら，Ｎｏの方へ進む。ステップ１１５では，変数Ｋに対
応した配列部を，回路パターンとしたビットマップの画
像データを作成し，一次記憶装置に展開する。ステップ
１１６では，変数Ｍを初期化する。変数Ｍの値は，多層
構造の集積回路のレイヤの識別番号になる。ステップ１
１７では，変数Ｍをインクリメントする。ステップ１１
８では，変数Ｍがレイヤ数以下なら，Ｙｅｓの方へ進
み，変数Ｍがレイヤ数を超えたら，Ｎｏの方へ進む。ス
テップ１１９では，変数Ｍに対応したレイヤの回路パタ
ーンに対して，セル比較可否の評価を行う。セル比較可
否の評価とは，欠陥検査装置の機能として搭載されてい
るセル比較処理と同一の処理を，欠陥検査装置でウェー
ハを撮像して検出した画像に対して行うのではなく，一
次記憶装置に展開した回路パターンのビットマップ画像
データに対して行うことである。回路パターンのビット
マップ画像データには，ウェーハを撮像した画像に対し
て行う場合と異なり，欠陥は存在しないため，セル比較
処理を行っても，欠陥（隣のセルとの不一致）は検出さ
れないはずである。そこで，欠陥がなければ，セル比較
可能と判定する。逆に，セル比較処理を行った結果，欠
陥（隣のセルとの不一致）が存在する場合，セル比較処
理ができないことになり，セル比較不可と判定する。セ
ル比較不可となる回路パターンの例としては，セル比較
処理における画像処理での画像サイズより繰返しパター
ンが大きい場合があげられる。ステップ１２０では，ス
テップ１１９のセル比較可否の判定結果を基に，条件分
岐を行う。セル比較可能なら，Ｙｅｓの方へ進み，セル
比較不可なら，Ｎｏの方へ進む。ステップ１２１では，
判定対象の回路パターンの頂点を，変数Ｍに対応するレ
イヤの繰返しパターン領域の座標として抽出する。この
セル比較可否の評価処理により、検査条件の「セル比較
領域」の項目について設定を行うことができる。
する手順の一例である。ステップ１１１では，回路レイ
アウトデータに含まれる配列部の抽出処理を行う。配列
部とは，同一の形状の回路パターンを縦横に繰返して形
成するためのデータ構造をもった部分である。ここで，
回路レイアウトデータをスキャンし，すべての配列部の
存在を把握する。次に，ステップ１１２で，変数Ｋを初
期化する。変数Ｋの値は，ステップ１１１で抽出した個
々の配列部の識別番号になる。ステップ１１３で，変数
Ｋをインクリメントする。ステップ１１４では，変数Ｋ
がステップ１１１で抽出した配列部の個数以下であれ
ば，Ｙｅｓの方へ進み，変数Ｋが配列部の個数を超えた
ら，Ｎｏの方へ進む。ステップ１１５では，変数Ｋに対
応した配列部を，回路パターンとしたビットマップの画
像データを作成し，一次記憶装置に展開する。ステップ
１１６では，変数Ｍを初期化する。変数Ｍの値は，多層
構造の集積回路のレイヤの識別番号になる。ステップ１
１７では，変数Ｍをインクリメントする。ステップ１１
８では，変数Ｍがレイヤ数以下なら，Ｙｅｓの方へ進
み，変数Ｍがレイヤ数を超えたら，Ｎｏの方へ進む。ス
テップ１１９では，変数Ｍに対応したレイヤの回路パタ
ーンに対して，セル比較可否の評価を行う。セル比較可
否の評価とは，欠陥検査装置の機能として搭載されてい
るセル比較処理と同一の処理を，欠陥検査装置でウェー
ハを撮像して検出した画像に対して行うのではなく，一
次記憶装置に展開した回路パターンのビットマップ画像
データに対して行うことである。回路パターンのビット
マップ画像データには，ウェーハを撮像した画像に対し
て行う場合と異なり，欠陥は存在しないため，セル比較
処理を行っても，欠陥（隣のセルとの不一致）は検出さ
れないはずである。そこで，欠陥がなければ，セル比較
可能と判定する。逆に，セル比較処理を行った結果，欠
陥（隣のセルとの不一致）が存在する場合，セル比較処
理ができないことになり，セル比較不可と判定する。セ
ル比較不可となる回路パターンの例としては，セル比較
処理における画像処理での画像サイズより繰返しパター
ンが大きい場合があげられる。ステップ１２０では，ス
テップ１１９のセル比較可否の判定結果を基に，条件分
岐を行う。セル比較可能なら，Ｙｅｓの方へ進み，セル
比較不可なら，Ｎｏの方へ進む。ステップ１２１では，
判定対象の回路パターンの頂点を，変数Ｍに対応するレ
イヤの繰返しパターン領域の座標として抽出する。この
セル比較可否の評価処理により、検査条件の「セル比較
領域」の項目について設定を行うことができる。
【００３１】図６は，非検査領域を抽出した結果を図示
した一例である。四角９７は，チップピッチの外枠，四
角９６は，チップの外枠である。灰色で示した領域が，
非検査領域として抽出された部分である。非検査領域と
して抽出された領域は，チップピッチ内で，チップに含
まれない領域と，チップ内でどの回路ブロックにも含ま
れない領域と，ロジック回路ブロック６５−５の内部の
６６−５と６７−５の領域である。一般に，非検査領域
は，各レイヤで同一の設定が望ましく，すべてのレイヤ
で図６の結果を使う。しかし，レイヤ毎に異なる設定と
しても構わない。
した一例である。四角９７は，チップピッチの外枠，四
角９６は，チップの外枠である。灰色で示した領域が，
非検査領域として抽出された部分である。非検査領域と
して抽出された領域は，チップピッチ内で，チップに含
まれない領域と，チップ内でどの回路ブロックにも含ま
れない領域と，ロジック回路ブロック６５−５の内部の
６６−５と６７−５の領域である。一般に，非検査領域
は，各レイヤで同一の設定が望ましく，すべてのレイヤ
で図６の結果を使う。しかし，レイヤ毎に異なる設定と
しても構わない。
【００３２】図７は，非検査領域の座標を抽出する手順
の一例である。チップピッチ内で，チップに含まれない
領域，すなわち，スクライブラインの領域は，容易であ
るため，ここでは，チップ内の非検査領域の座標を抽出
する手順を示す。ステップ１３１では，回路レイアウト
データをスキャンして，回路レイアウトデータが持つレ
イヤ数を算出する。ここで，レイヤ数を変数Ｌに代入す
る。ステップ１３２では，ランダムにｎ個のチップ内の
座標を生成する。生成したチップ内の座標のＸ座標を，
変数ＲＸ１からＲＸｎに代入する。また，Ｙ座標を変数
ＲＹ１からＲＹｎに代入する。ステップ１３３では，変
数Ｊを初期化する。ここで，変数Ｊの値は，多層構造の
集積回路のレイヤの識別番号になる。ステップ１３４で
は，変数Ｊをインクリメントする。ステップ１３５で
は，変数Ｊと変数Ｌの大小関係で，条件分岐する。変数
Ｊが変数Ｌ以下なら，ステップ１３６へ進み，それ以外
ならステップ１３９へ進む。ステップ１３６からステッ
プ１３８は，変数Ｊの値に応じたレイヤについて処理を
行う。ステップ１３６では，座標（ＲＸ１，ＲＹ１）か
ら（ＲＸｎ，ＲＹｎ）までのｎ個のデータと，回路レイ
アウトデータとの関係を調べる。上記の座標から，その
近傍の回路パターンまでの距離を計算し，幾何学的に回
路パターンに短絡が生じる場合の距離を計算する。幾何
学的に回路パターンに短絡が生じる場合とは，上記の座
標から２つの異なる回路パターンまでの距離を越えた場
合をいう。ステップ１３７では，チップ内の領域分割を
行う。ここでは，チップ内をＸ方向にＰ個に分割，Ｙ方
向にＱ個に分割する。ステップ１３８では，レイヤ別か
つ領域別の致命率ＫＲ（Ｊ，ｐ，ｑ）を計算する。ここ
で，Ｊはレイヤ，ｐはＰ個に領域分割したＸ座標，ｑは
Ｑ個に領域分割したＹ座標を表す。
の一例である。チップピッチ内で，チップに含まれない
領域，すなわち，スクライブラインの領域は，容易であ
るため，ここでは，チップ内の非検査領域の座標を抽出
する手順を示す。ステップ１３１では，回路レイアウト
データをスキャンして，回路レイアウトデータが持つレ
イヤ数を算出する。ここで，レイヤ数を変数Ｌに代入す
る。ステップ１３２では，ランダムにｎ個のチップ内の
座標を生成する。生成したチップ内の座標のＸ座標を，
変数ＲＸ１からＲＸｎに代入する。また，Ｙ座標を変数
ＲＹ１からＲＹｎに代入する。ステップ１３３では，変
数Ｊを初期化する。ここで，変数Ｊの値は，多層構造の
集積回路のレイヤの識別番号になる。ステップ１３４で
は，変数Ｊをインクリメントする。ステップ１３５で
は，変数Ｊと変数Ｌの大小関係で，条件分岐する。変数
Ｊが変数Ｌ以下なら，ステップ１３６へ進み，それ以外
ならステップ１３９へ進む。ステップ１３６からステッ
プ１３８は，変数Ｊの値に応じたレイヤについて処理を
行う。ステップ１３６では，座標（ＲＸ１，ＲＹ１）か
ら（ＲＸｎ，ＲＹｎ）までのｎ個のデータと，回路レイ
アウトデータとの関係を調べる。上記の座標から，その
近傍の回路パターンまでの距離を計算し，幾何学的に回
路パターンに短絡が生じる場合の距離を計算する。幾何
学的に回路パターンに短絡が生じる場合とは，上記の座
標から２つの異なる回路パターンまでの距離を越えた場
合をいう。ステップ１３７では，チップ内の領域分割を
行う。ここでは，チップ内をＸ方向にＰ個に分割，Ｙ方
向にＱ個に分割する。ステップ１３８では，レイヤ別か
つ領域別の致命率ＫＲ（Ｊ，ｐ，ｑ）を計算する。ここ
で，Ｊはレイヤ，ｐはＰ個に領域分割したＸ座標，ｑは
Ｑ個に領域分割したＹ座標を表す。
【００３３】図８が，ステップ１３６からステップ１３
８を，分かりやすく図示したものである。９５は，チッ
プの外枠を示す。チップを横方向にＰ分割し，縦方向に
Ｑ分割している。黒で塗りつぶした領域が，分割領域
（ｐ，ｑ）となる。分割領域（ｐ，ｑ）を拡大して図示
したものが，四角１６０である。ここで，灰色で示すも
のが，回路パターンである。また，円１６１から円１６
９の中心が，ステップ１３２で生成したランダムな座標
である。この例では，斜線で示した円１６１と円１６２
が，この円の直径から幾何学的に短絡となる座標であ
る。この円の直径では，９個中２個が短絡になる。この
２分の９を致命率として，グラフに打点したものが，グ
ラフ１７０の打点１７１である。円１６１から円１６９
の大きいを変えると，曲線１７２を描くことができる。
この曲線１７２をｇ（ｘ），（ｘは円の直径）とおき，
枠１７３に示した（数１）を計算すると，変数Ｊの対応
するレイヤの分割領域（ｐ，ｑ）の致命率を計算でき
る。ここで，（数１）内のｆ（ｘ）は，（数２）で表さ
れる曲線で，また，（数２）内の係数ｋは，（数３）で
表すことができるものとする。また，（数１）や（数
３）内のｘ０は，０．１マイクロメータなどの微小な値
を定めるものとする。ここで示した致命率を計算する方
法は，特開昭４８−４０３７６号公報，特開平８−１６
２５１０号公報，雑誌ＩＢＭ Ｊｏｕｒｎａｌ ｏｆ
Ｒｅｓｅａｒｃｈ ａｎｄ Ｄｅｖｅｌｏｐｍｅｎｔの
１９８４年，Ｖｏｌ．２８，Ｎｏ．４に掲載されたＣ．
Ｈ．Ｓｔａｐｐｅｒ氏の論文“Ｍｏｄｅｌｉｎｇ ｏｆ
Ｄｅｆｅｃｔｓ ｉｎ Ｉｎｔｅｇｒａｔｅｄ Ｃｉ
ｒｃｕｉｔ Ｐｈｏｔｏｌｉｔｈｏｇｒａｐｈｉｃ Ｐ
ａｔｔｅｒｎ”などに記されているクリティカルエリア
解析法を適用したものである。
８を，分かりやすく図示したものである。９５は，チッ
プの外枠を示す。チップを横方向にＰ分割し，縦方向に
Ｑ分割している。黒で塗りつぶした領域が，分割領域
（ｐ，ｑ）となる。分割領域（ｐ，ｑ）を拡大して図示
したものが，四角１６０である。ここで，灰色で示すも
のが，回路パターンである。また，円１６１から円１６
９の中心が，ステップ１３２で生成したランダムな座標
である。この例では，斜線で示した円１６１と円１６２
が，この円の直径から幾何学的に短絡となる座標であ
る。この円の直径では，９個中２個が短絡になる。この
２分の９を致命率として，グラフに打点したものが，グ
ラフ１７０の打点１７１である。円１６１から円１６９
の大きいを変えると，曲線１７２を描くことができる。
この曲線１７２をｇ（ｘ），（ｘは円の直径）とおき，
枠１７３に示した（数１）を計算すると，変数Ｊの対応
するレイヤの分割領域（ｐ，ｑ）の致命率を計算でき
る。ここで，（数１）内のｆ（ｘ）は，（数２）で表さ
れる曲線で，また，（数２）内の係数ｋは，（数３）で
表すことができるものとする。また，（数１）や（数
３）内のｘ０は，０．１マイクロメータなどの微小な値
を定めるものとする。ここで示した致命率を計算する方
法は，特開昭４８−４０３７６号公報，特開平８−１６
２５１０号公報，雑誌ＩＢＭ Ｊｏｕｒｎａｌ ｏｆ
Ｒｅｓｅａｒｃｈ ａｎｄ Ｄｅｖｅｌｏｐｍｅｎｔの
１９８４年，Ｖｏｌ．２８，Ｎｏ．４に掲載されたＣ．
Ｈ．Ｓｔａｐｐｅｒ氏の論文“Ｍｏｄｅｌｉｎｇ ｏｆ
Ｄｅｆｅｃｔｓ ｉｎ Ｉｎｔｅｇｒａｔｅｄ Ｃｉ
ｒｃｕｉｔ Ｐｈｏｔｏｌｉｔｈｏｇｒａｐｈｉｃ Ｐ
ａｔｔｅｒｎ”などに記されているクリティカルエリア
解析法を適用したものである。
【００３４】
【数１】
【００３５】
【数２】
【００３６】
【数３】
【００３７】本例では，幾何学的に短絡が生じる場合を
示したが，これに限ったものではなく，断線の場合も計
算する方がよい。
示したが，これに限ったものではなく，断線の場合も計
算する方がよい。
【００３８】図７において，ステップ１３９は，ステッ
プ１３５にて，変数Ｊが変数Ｌの値を超えた場合に実行
する。すなわち，すべてのレイヤに対して，ステップ１
３６からステップ１３８を実行した後に実行する。ステ
ップ１３９では，分割した領域毎に，レイヤ別の致命率
ＫＲ（Ｊ，ｐ，ｑ）から（数４）を計算する。
プ１３５にて，変数Ｊが変数Ｌの値を超えた場合に実行
する。すなわち，すべてのレイヤに対して，ステップ１
３６からステップ１３８を実行した後に実行する。ステ
ップ１３９では，分割した領域毎に，レイヤ別の致命率
ＫＲ（Ｊ，ｐ，ｑ）から（数４）を計算する。
【００３９】
【数４】
【００４０】ここで，（ｐ，ｑ）は，分割した領域の座
標を表す。
標を表す。
【００４１】ステップ１４０では，分割した領域毎に，
（数４）で算出したＴＫＲ（ｐ，ｑ）の値が予め定めた
しきい値より小さければ，回路パターンが疎な領域とし
て，非検査領域とする。しきい値以上であれば，検査領
域とする。この結果，集積回路のチップ内の検査領域と
非検査領域を決定できる。
（数４）で算出したＴＫＲ（ｐ，ｑ）の値が予め定めた
しきい値より小さければ，回路パターンが疎な領域とし
て，非検査領域とする。しきい値以上であれば，検査領
域とする。この結果，集積回路のチップ内の検査領域と
非検査領域を決定できる。
【００４２】本例では，ステップ１３９として，（数
４）を用いた一例を示したが，これに限ったものではな
く，例えば，（数４）の代わりに，（数５）を用いても
よい。要するに，本発明では，１レイヤ以上で回路パタ
ーンが密であれば，検査領域とし，すべてのレイヤで回
路パターンが疎な領域を非検査領域とする。
４）を用いた一例を示したが，これに限ったものではな
く，例えば，（数４）の代わりに，（数５）を用いても
よい。要するに，本発明では，１レイヤ以上で回路パタ
ーンが密であれば，検査領域とし，すべてのレイヤで回
路パターンが疎な領域を非検査領域とする。
【００４３】
【数５】
【００４４】ここで，max()は最大値を表す。
【００４５】図９は，本発明を実行する欠陥検査装置の
一例である。欠陥検査装置１８０は，欠陥検査ユニット
１８１，制御部１８２，２次記憶装置１８３，主記憶装
置１８４，演算部１８５，ユーザインターフェース１８
６，リムーバブル記憶装置１８７，ネットワークインタ
ーフェース１８８などから構成されている。欠陥検査ユ
ニット１８１は，ウェーハを左右上下に動かし，機械的
に位置決めするステージ，ウェーハにレーザを照射する
照明，ウェーハ上の欠陥を撮像するためのレンズや検出
器などが備わっている。制御部１８２は，欠陥検査ユニ
ット１８１，２次記憶装置１８３，主記憶装置１８４，
演算部１８５，ユーザーインターフェース１８６，リム
ーバブル記憶装置１８７，ネットワークインターフェー
ス１８８などの動作を制御する。２次記憶装置１８３
は，ハードディスクなどの記憶媒体である。本発明のプ
ログラムは，２次記憶装置１８３に格納しておく。ま
た，本発明のプログラムで作成した回路パターン条件
は，２次記憶装置に格納する。主記憶装置１８４は，ラ
ンダムアクセスメモリなどの記憶媒体である。本発明の
プログラムを実行するときには，２次記憶装置１８３に
格納してあるプログラムを，主記憶装置１８４に読み出
す。演算部１８５は，マイクロプロセッサなどの演算処
理装置である。主記憶装置１８４に読み出されたプログ
ラムに基づき，計算を行う。ユーザインターフェース１
８６は，ディスプレイやプリンタなどの出力装置や，キ
ーボードやマウスなどの入力装置である。入力装置を用
いて，本プログラムの起動を行い，出力装置であるディ
スプレイに，図２で示したグラフィカルユーザインター
フェースを表示する。リムーバブル記憶装置１８７で
は，光ディスクあるいは光磁気ディスクなどを媒体とし
て，ＣＡＤの回路レイアウトデータを入力するために用
いる。また，リムーバブル記憶装置１８７ではなく，欠
陥検査装置１８０をローカルエリアネットワークなどの
ネットワークに接続し，ネットワークインターフェース
１８８からＣＡＤの回路レイアウトデータを入力しても
よい。
一例である。欠陥検査装置１８０は，欠陥検査ユニット
１８１，制御部１８２，２次記憶装置１８３，主記憶装
置１８４，演算部１８５，ユーザインターフェース１８
６，リムーバブル記憶装置１８７，ネットワークインタ
ーフェース１８８などから構成されている。欠陥検査ユ
ニット１８１は，ウェーハを左右上下に動かし，機械的
に位置決めするステージ，ウェーハにレーザを照射する
照明，ウェーハ上の欠陥を撮像するためのレンズや検出
器などが備わっている。制御部１８２は，欠陥検査ユニ
ット１８１，２次記憶装置１８３，主記憶装置１８４，
演算部１８５，ユーザーインターフェース１８６，リム
ーバブル記憶装置１８７，ネットワークインターフェー
ス１８８などの動作を制御する。２次記憶装置１８３
は，ハードディスクなどの記憶媒体である。本発明のプ
ログラムは，２次記憶装置１８３に格納しておく。ま
た，本発明のプログラムで作成した回路パターン条件
は，２次記憶装置に格納する。主記憶装置１８４は，ラ
ンダムアクセスメモリなどの記憶媒体である。本発明の
プログラムを実行するときには，２次記憶装置１８３に
格納してあるプログラムを，主記憶装置１８４に読み出
す。演算部１８５は，マイクロプロセッサなどの演算処
理装置である。主記憶装置１８４に読み出されたプログ
ラムに基づき，計算を行う。ユーザインターフェース１
８６は，ディスプレイやプリンタなどの出力装置や，キ
ーボードやマウスなどの入力装置である。入力装置を用
いて，本プログラムの起動を行い，出力装置であるディ
スプレイに，図２で示したグラフィカルユーザインター
フェースを表示する。リムーバブル記憶装置１８７で
は，光ディスクあるいは光磁気ディスクなどを媒体とし
て，ＣＡＤの回路レイアウトデータを入力するために用
いる。また，リムーバブル記憶装置１８７ではなく，欠
陥検査装置１８０をローカルエリアネットワークなどの
ネットワークに接続し，ネットワークインターフェース
１８８からＣＡＤの回路レイアウトデータを入力しても
よい。
【００４６】図１０は，本発明を実行する検査システム
の一例である。本発明のプログラムは，図９のように，
欠陥検査装置の内部で実行してもよいが，図１０のよう
に，欠陥検査装置とは別の計算機で，装置管理ユニット
１９３の内部で実行してもよい。欠陥検査装置１９０
は，ローカルエリアネットワーク１９２に接続する。ま
た，装置管理ユニット１９３もローカルエリアネットワ
ーク１９２に接続する。装置管理ユニット１９３は，図
９の欠陥検査装置１９０と同様に，制御部１８２，２次
記憶装置１８３，主記憶装置１８４，演算部１８５，ユ
ーザインターフェース１８６，ネットワークインターフ
ェース１８８を備える。本発明のプログラムは，２次記
憶装置１８３に格納しておく。本プログラムは，主記憶
装置１８４に読み出して，実行する。本プログラムの実
行結果は，２次記憶装置１８３に格納するとともに，ネ
ットワークインターフェース１８８，ローカルエリアネ
ットワーク１９２を経由して，欠陥検査装置１９０に送
信する。
の一例である。本発明のプログラムは，図９のように，
欠陥検査装置の内部で実行してもよいが，図１０のよう
に，欠陥検査装置とは別の計算機で，装置管理ユニット
１９３の内部で実行してもよい。欠陥検査装置１９０
は，ローカルエリアネットワーク１９２に接続する。ま
た，装置管理ユニット１９３もローカルエリアネットワ
ーク１９２に接続する。装置管理ユニット１９３は，図
９の欠陥検査装置１９０と同様に，制御部１８２，２次
記憶装置１８３，主記憶装置１８４，演算部１８５，ユ
ーザインターフェース１８６，ネットワークインターフ
ェース１８８を備える。本発明のプログラムは，２次記
憶装置１８３に格納しておく。本プログラムは，主記憶
装置１８４に読み出して，実行する。本プログラムの実
行結果は，２次記憶装置１８３に格納するとともに，ネ
ットワークインターフェース１８８，ローカルエリアネ
ットワーク１９２を経由して，欠陥検査装置１９０に送
信する。
【００４７】以上のように，本例では，ＣＡＤシステム
の出力である回路レイアウトデータから，繰返しパター
ン領域の座標を抽出し，その領域を検査装置におけるセ
ル比較領域とし，また，回路パターンが疎な領域の座標
を抽出し，その領域を非検査領域とし，また，チップ周
辺のスクライブライン領域を非検査領域として，回路パ
ターン条件を登録する方法の一例を示した。セル比較領
域の設定や検査・非検査領域の設定は，個々独立なプロ
グラムとして，独立に実行させることも有効である。
の出力である回路レイアウトデータから，繰返しパター
ン領域の座標を抽出し，その領域を検査装置におけるセ
ル比較領域とし，また，回路パターンが疎な領域の座標
を抽出し，その領域を非検査領域とし，また，チップ周
辺のスクライブライン領域を非検査領域として，回路パ
ターン条件を登録する方法の一例を示した。セル比較領
域の設定や検査・非検査領域の設定は，個々独立なプロ
グラムとして，独立に実行させることも有効である。
【００４８】
【発明の効果】以上説明したように，本発明によると，
異物検査装置や外観検査装置などの欠陥検査装置を用い
て，異物ないしはパターン欠陥などを検出するために必
要となる検査条件のうち，回路パターン条件を効率的か
つ高精度に設定するために実行するプログラムを提供す
る。本発明のプログラムを実行することにより，繰返し
パターン領域の座標や非検査領域の座標の設定に，時間
をかけることなく，設定することができる。
異物検査装置や外観検査装置などの欠陥検査装置を用い
て，異物ないしはパターン欠陥などを検出するために必
要となる検査条件のうち，回路パターン条件を効率的か
つ高精度に設定するために実行するプログラムを提供す
る。本発明のプログラムを実行することにより，繰返し
パターン領域の座標や非検査領域の座標の設定に，時間
をかけることなく，設定することができる。
【図１】本発明による回路パターン条件の設定手順の一
実施形態を示す図である。
実施形態を示す図である。
【図２】本発明による回路パターン条件の設定用のＧＵ
Ｉの一実施形態を示す図である。
Ｉの一実施形態を示す図である。
【図３】レイヤ毎に繰返しパターン領域を抽出した結果
の一例である。
の一例である。
【図４】繰返しパターンの拡大図の一例である。
【図５】繰返しパターン領域座標を抽出する手順の一例
である。
である。
【図６】チップピッチ内の非検査領域を抽出した結果の
一例である。
一例である。
【図７】チップ内の非検査領域の座標を抽出する手順の
一例である。
一例である。
【図８】チップ内の疎領域を計算する方法の一例であ
る。
る。
【図９】本発明のプログラムを実行する欠陥検査装置の
一例である。
一例である。
【図１０】本発明のプログラムを実行する検査システム
の一例である。
の一例である。
１１…品種コード入力処理，１２…チップサイズや配列
情報の入力処理，１３…回路レイアウトデータ読込み処
理，１４…繰返しパターン領域座標抽出処理，１５…疎
領域座標抽出処理，１６…回路パターン条件登録処理，
２１…品種コード入力部，２２…チップの横方向のサイ
ズの入力部，２３…チップの縦方向のサイズの入力部，
２４…チップの横方向のピッチサイズの入力部，２５…
チップの縦方向のピッチサイズの入力部，２６…ウェー
ハ面内の横方向の最大チップ数の入力部，２７…ウェー
ハ面内の縦方向の最大チップ数の入力部，３１…非検査
領域座標の自動抽出処理の実行ボタン，３２…繰返し領
域座標の自動抽出処理の実行ボタン，３３…非検査領域
座標の手動変更モードへの切換えボタン，３４…繰返し
領域座標の手動変更モードへの切換えボタン，４１…ウ
ェーハマップ表示の実行ボタン，４２…回路レイアウト
表示の実行ボタン，５１…ウェーハの外枠，５２…対象
チップ，５３…非対象チップ，６１，６１−１，６１−
２，６１−３，６１−４，６１−５，６２，６２−１，
６２−２，６２−３，６２−４，６２−５…ＳＲＡＭ回
路ブロック領域，６３，６３−１，６３−２，６３−
３，６３−４，６３−５…マイコン回路ブロック，６
４，６４−１，６４−２，６４−３，６４−４，６４−
５…ＲＯＭ回路ブロック，６５，６５−１，６５−２，
６５−３，６５−４，６５−５…ロジック回路ブロッ
ク，６６，６６−５，６７，６７−５…ロジック回路ブ
ロック内の回路パターンの疎の領域，７１…チップピッ
チの外枠，７２…チップの外枠，７３…スクライブライ
ン領域，８１…回路レイアウトの表示レイヤの切換えボ
タン，８２…回路パターン条件の登録ボタン，９５…チ
ップの外枠，９６…チップの外枠，９７…チップピッチ
の外枠，１０１，１０２…繰返しパターンの拡大図，１
１１…回路レイアウトデータに含まれる配列部の抽出処
理，１１２…変数Ｋの初期化処理，１１３…変数Ｋのイ
ンクリメント処理，１１４…変数Ｋ対配列部の個数の条
件分岐，１１５…配列部毎の回路パターン展開処理，１
１６…変数Ｍの初期化処理，１１７…変数Ｍのインクリ
メント処理，１１８…変数Ｍ対レイヤ数の条件分岐，１
１９…レイヤ毎にセル比較可否評価処理，１２０…セル
比較可否の条件分岐，１２１…レイヤ毎にセル比較領域
座標抽出処理，１３１…回路レイアウトデータからレイ
ヤ数を計算する処理，１３２…ランダムなチップ内座標
の生成処理，１３３…変数Ｊの初期化処理，１３４…変
数Ｊのインクリメント処理，１３５…変数Ｊ対変数Ｌの
条件分岐，１３６…ランダムな座標と回路レイアウトデ
ータの短絡発生の距離計算，１３７…チップ内の領域分
割，１３８…レイヤ別かつ領域別の致命率計算，１３９
…レイヤを統合した致命率計算，１４０…領域毎の非検
査領域と検査領域の判定処理，１６１〜１６９…ランダ
ムな座標を基にした円，１７０…領域毎の致命率曲線，
１７１…領域毎の致命率計算結果，１８０…欠陥検査装
置，１８１…欠陥検査ユニット，１８２…制御部，１８
３…２次記憶装置，１８４…主記憶装置，１８５…演算
部，１８６…ユーザインターフェース，１８７…リムー
バブル記憶装置，１８８…ネットワークインターフェー
ス，１９０…欠陥検査装置，１９１…ＣＡＤ装置，１９
２…ローカルエリアネットワーク，１９３…装置管理ユ
ニット
情報の入力処理，１３…回路レイアウトデータ読込み処
理，１４…繰返しパターン領域座標抽出処理，１５…疎
領域座標抽出処理，１６…回路パターン条件登録処理，
２１…品種コード入力部，２２…チップの横方向のサイ
ズの入力部，２３…チップの縦方向のサイズの入力部，
２４…チップの横方向のピッチサイズの入力部，２５…
チップの縦方向のピッチサイズの入力部，２６…ウェー
ハ面内の横方向の最大チップ数の入力部，２７…ウェー
ハ面内の縦方向の最大チップ数の入力部，３１…非検査
領域座標の自動抽出処理の実行ボタン，３２…繰返し領
域座標の自動抽出処理の実行ボタン，３３…非検査領域
座標の手動変更モードへの切換えボタン，３４…繰返し
領域座標の手動変更モードへの切換えボタン，４１…ウ
ェーハマップ表示の実行ボタン，４２…回路レイアウト
表示の実行ボタン，５１…ウェーハの外枠，５２…対象
チップ，５３…非対象チップ，６１，６１−１，６１−
２，６１−３，６１−４，６１−５，６２，６２−１，
６２−２，６２−３，６２−４，６２−５…ＳＲＡＭ回
路ブロック領域，６３，６３−１，６３−２，６３−
３，６３−４，６３−５…マイコン回路ブロック，６
４，６４−１，６４−２，６４−３，６４−４，６４−
５…ＲＯＭ回路ブロック，６５，６５−１，６５−２，
６５−３，６５−４，６５−５…ロジック回路ブロッ
ク，６６，６６−５，６７，６７−５…ロジック回路ブ
ロック内の回路パターンの疎の領域，７１…チップピッ
チの外枠，７２…チップの外枠，７３…スクライブライ
ン領域，８１…回路レイアウトの表示レイヤの切換えボ
タン，８２…回路パターン条件の登録ボタン，９５…チ
ップの外枠，９６…チップの外枠，９７…チップピッチ
の外枠，１０１，１０２…繰返しパターンの拡大図，１
１１…回路レイアウトデータに含まれる配列部の抽出処
理，１１２…変数Ｋの初期化処理，１１３…変数Ｋのイ
ンクリメント処理，１１４…変数Ｋ対配列部の個数の条
件分岐，１１５…配列部毎の回路パターン展開処理，１
１６…変数Ｍの初期化処理，１１７…変数Ｍのインクリ
メント処理，１１８…変数Ｍ対レイヤ数の条件分岐，１
１９…レイヤ毎にセル比較可否評価処理，１２０…セル
比較可否の条件分岐，１２１…レイヤ毎にセル比較領域
座標抽出処理，１３１…回路レイアウトデータからレイ
ヤ数を計算する処理，１３２…ランダムなチップ内座標
の生成処理，１３３…変数Ｊの初期化処理，１３４…変
数Ｊのインクリメント処理，１３５…変数Ｊ対変数Ｌの
条件分岐，１３６…ランダムな座標と回路レイアウトデ
ータの短絡発生の距離計算，１３７…チップ内の領域分
割，１３８…レイヤ別かつ領域別の致命率計算，１３９
…レイヤを統合した致命率計算，１４０…領域毎の非検
査領域と検査領域の判定処理，１６１〜１６９…ランダ
ムな座標を基にした円，１７０…領域毎の致命率曲線，
１７１…領域毎の致命率計算結果，１８０…欠陥検査装
置，１８１…欠陥検査ユニット，１８２…制御部，１８
３…２次記憶装置，１８４…主記憶装置，１８５…演算
部，１８６…ユーザインターフェース，１８７…リムー
バブル記憶装置，１８８…ネットワークインターフェー
ス，１９０…欠陥検査装置，１９１…ＣＡＤ装置，１９
２…ローカルエリアネットワーク，１９３…装置管理ユ
ニット
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 岩田 尚史
神奈川県横浜市戸塚区吉田町292番地 株
式会社日立製作所生産技術研究所内
(72)発明者 原田 香奈子
神奈川県横浜市戸塚区吉田町292番地 株
式会社日立製作所生産技術研究所内
Ｆターム(参考） 2G051 AA51 AB01 AB02 BA10 EA12
EA14 EB01
4M106 AA01 CA16 CA39 CA41 CA50
DB30
5B057 AA03 BA02 DA03 DB02 DB05
DB09 DC32
5L096 BA03 FA01 FA69 HA07 JA03
Claims (20)
- 【請求項１】被検査対象の有する異物ないしはパターン
欠陥の位置を検出する検査装置の検査条件を設定するた
めに実行するプログラムにおいて，被検査対象に形成さ
れる回路レイアウトデータを読み込む回路レイアウト読
み込み処理と，該回路レイアウト読み込み処理で，読み
込まれた回路レイアウトデータから，回路レイアウト内
の繰返しパターン領域の座標を抽出する繰返しパターン
領域座標抽出処理と，該繰返しパターン領域座標抽出処
理で，抽出した繰返しパターン領域の座標を，検査装置
の検査領域として登録する検査領域登録処理とを実行す
ることを特徴とする検査条件設定プログラム。 - 【請求項２】被検査対象の有する異物ないしはパターン
欠陥の位置を検出する検査装置の検査条件を設定するた
めに実行するプログラムにおいて，被検査対象に形成さ
れる回路レイアウトデータを読み込み回路レイアウト読
み込み処理と，該回路レイアウト読み込み処理で，読み
込まれた回路レイアウトデータから，指定した回路ブロ
ック領域の座標を抽出する指定回路ブロック領域座標抽
出処理と，該指定回路ブロック領域座標抽出処理で，抽
出した回路ブロック領域の座標を，検査装置の検査領域
として登録する検査領域座標登録処理とを実行すること
を特徴とする検査条件設定プログラム。 - 【請求項３】被検査対象の有する異物ないしはパターン
欠陥の位置を検出する検査装置の検査条件を設定するた
めに実行するプログラムにおいて，被検査対象に形成さ
れる回路レイアウトデータを読み込む回路レイアウト読
み込み処理と，該回路レイアウト読み込み処理で，読み
込まれた回路レイアウトデータから，回路パターンが疎
な領域の座標を抽出する疎領域座標抽出処理と，該疎領
域座標抽出処理で，抽出した疎領域の座標を，検査装置
の非検査領域として登録する非検査領域座標登録処理と
を実行することを特徴とする検査条件設定プログラム。 - 【請求項４】前記回路レイアウト読み込み処理で，読み
込む回路レイアウトデータが，ＣＡＤシステムの出力デ
ータであることを特徴とする請求項１記載の検査条件設
定プログラム。 - 【請求項５】前記回路レイアウト読み込み処理で，読み
込み回路レイアウトデータが，ＣＡＤシステムの出力デ
ータであることを特徴とする請求項２記載の検査条件設
定プログラム。 - 【請求項６】前記回路レイアウト読み込み処理で，読み
込み回路レイアウトデータが，ＣＡＤシステムの出力デ
ータであることを特徴とする請求項３記載の検査条件設
定プログラム。 - 【請求項７】前記繰返しパターン領域座標抽出処理で，
回路レイアウトデータから，配列部を抽出することを特
徴とする請求項１記載の検査条件設定プログラム。 - 【請求項８】前記繰返しパターン領域座標抽出処理で，
回路レイアウトデータに対して，検査装置に備わるセル
比較検査と同等の処理を実行することを特徴とする請求
項１記載の検査条件設定プログラム。 - 【請求項９】前記疎領域座標抽出処理で，回路レイアウ
トデータに対して，短絡ないしは断線が生じる確率を計
算し，短絡ないしは断線が生じる確率が，予め与えたし
きい値より小さい値の領域の座標を抽出することを特徴
とする請求項３記載の検査条件設定プログラム。 - 【請求項１０】前記疎領域座標抽出処理で，回路レイア
ウトデータに対して，回路パターンの疎密を計算し，予
め与えたしきい値より疎な領域の座標を抽出することを
特徴とする請求項３記載の検査条件設定プログラム。 - 【請求項１１】前記疎領域座標抽出処理で，集積回路の
チップとチップの間のスクライブライン領域を，疎領域
としてその座標を抽出することを特徴とする請求項３記
載の検査条件設定プログラム。 - 【請求項１２】前記繰返しパターン領域座標抽出処理な
らびに前記検査領域座標登録処理を実行するために，グ
ラフィカルユーザインターフェースを備え，該グラフィ
カルユーザインターフェースに繰返しパターン領域を出
力することを特徴とする請求項１記載の検査条件設定プ
ログラム。 - 【請求項１３】前記指定回路ブロック領域座標抽出処理
ならびに前記検査領域座標登録処理を実行するために，
グラフィカルユーザインターフェースを備え，該グラフ
ィカルユーザインターフェースに回路ブロック領域を出
力することを特徴とする請求項２記載の検査条件設定プ
ログラム。 - 【請求項１４】前記疎領域座標抽出処理ならびに前記非
検査領域座標登録処理を実行するために，グラフィカル
ユーザインターフェースを備え，該グラフィカルユーザ
インターフェースに疎領域を出力することを特徴とする
請求項３記載の検査条件設定プログラム。 - 【請求項１５】被検査対象に形成される回路レイアウト
データから，回路レイアウト内の繰返しパターン領域の
座標を抽出する演算ユニットと，抽出した該繰返しパタ
ーン領域の座標を，検査領域として登録する記憶ユニッ
トと，該記憶部に登録された該検査領域を読み出し，被
検査対象の有する異物ないしはパターン欠陥の位置を検
出する検査ユニットとを有することを特徴とする検査装
置。 - 【請求項１６】被検査対象の有する異物ないしはパター
ン欠陥の位置を検出する検査装置と，被検査対象に形成
される回路レイアウトデータから，回路レイアウト内の
繰返しパターン領域の座標を抽出する演算手段と，抽出
した該繰返しパターン領域の座標を検査領域として登録
する記憶手段と，該記憶手段に登録された該検査領域
を，ネットワークを介して接続された該検査装置に提供
する出力手段とを有する装置管理ユニットとを有するこ
とを特徴とする検査システム。 - 【請求項１７】被検査対象に形成される回路レイアウト
データから，指定した回路ブロック領域の座標を抽出す
る演算ユニットと，抽出した該回路ブロック領域の座標
を，検査領域として登録する記憶ユニットと，該記憶部
に登録された該検査領域を読み出し，被検査対象の有す
る異物ないしはパターン欠陥の位置を検出する検査ユニ
ットとを有することを特徴とする検査装置。 - 【請求項１８】被検査対象の有する異物ないしはパター
ン欠陥の位置を検出する検査装置と，被検査対象に形成
される回路レイアウトデータから，指定した回路ブロッ
ク領域の座標を抽出する演算手段と，抽出した該回路ブ
ロック領域の座標を検査領域として登録する記憶手段
と，該記憶手段に登録された該検査領域を，ネットワー
クを介して接続された該検査装置に提供する出力手段と
を有する装置管理ユニットとを有することを特徴とする
検査システム。 - 【請求項１９】被検査対象に形成される回路レイアウト
データから，回路パターンが疎な領域の座標を抽出する
演算ユニットと，抽出した該疎領域の座標を，非検査領
域として登録する記憶ユニットと，該記憶部に登録され
た該非検査領域を読み出し，被検査対象の有する異物な
いしはパターン欠陥の位置を検出する検査ユニットとを
有することを特徴とする検査装置。 - 【請求項２０】被検査対象の有する異物ないしはパター
ン欠陥の位置を検出する検査装置と，被検査対象に形成
される回路レイアウトデータから，回路パターンが疎な
領域の座標を抽出する演算手段と，抽出した該疎領域の
座標を，非検査領域として登録する記憶手段と，該記憶
手段に登録された該非検査領域を，ネットワークを介し
て接続された該検査装置に提供する出力手段とを有する
装置管理ユニットとを有することを特徴とする検査シス
テム。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002107284A JP4126189B2 (ja) | 2002-04-10 | 2002-04-10 | 検査条件設定プログラム、検査装置および検査システム |
| US10/411,785 US6928375B2 (en) | 2002-04-10 | 2003-04-10 | Inspection condition setting program, inspection device and inspection system |
| US11/066,121 US20050195396A1 (en) | 2002-04-10 | 2005-02-24 | Inspection condition setting program, inspection device and inspection system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002107284A JP4126189B2 (ja) | 2002-04-10 | 2002-04-10 | 検査条件設定プログラム、検査装置および検査システム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003303868A true JP2003303868A (ja) | 2003-10-24 |
| JP4126189B2 JP4126189B2 (ja) | 2008-07-30 |
Family
ID=28786459
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002107284A Expired - Fee Related JP4126189B2 (ja) | 2002-04-10 | 2002-04-10 | 検査条件設定プログラム、検査装置および検査システム |
Country Status (2)
| Country | Link |
|---|---|
| US (2) | US6928375B2 (ja) |
| JP (1) | JP4126189B2 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005173845A (ja) * | 2003-12-10 | 2005-06-30 | Juki Corp | 部品認識装置 |
| JP2006170664A (ja) * | 2004-12-13 | 2006-06-29 | Hoya Corp | ムラ欠陥検査方法及びシステム、並びにフォトマスクの製造方法 |
| JP2007078356A (ja) * | 2005-09-09 | 2007-03-29 | Horiba Ltd | 欠陥検査装置 |
| JP2011028410A (ja) * | 2009-07-23 | 2011-02-10 | Hitachi High-Technologies Corp | 外観検査装置 |
| JP2014515859A (ja) * | 2011-04-26 | 2014-07-03 | ケーエルエー−テンカー コーポレイション | データベース駆動型のセルツーセルレチクル検査 |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3904419B2 (ja) * | 2001-09-13 | 2007-04-11 | 株式会社日立製作所 | 検査装置および検査システム |
| JP4126189B2 (ja) * | 2002-04-10 | 2008-07-30 | 株式会社日立ハイテクノロジーズ | 検査条件設定プログラム、検査装置および検査システム |
| US7570797B1 (en) * | 2005-05-10 | 2009-08-04 | Kla-Tencor Technologies Corp. | Methods and systems for generating an inspection process for an inspection system |
| US7265567B2 (en) * | 2005-05-31 | 2007-09-04 | Delphi Technologies, Inc. | First die indicator for integrated circuit wafer |
| US7353609B2 (en) * | 2006-05-19 | 2008-04-08 | Boeing Company | Hole location method and apparatus |
| JP2009252959A (ja) * | 2008-04-04 | 2009-10-29 | Toshiba Corp | パターン検査装置、パターン検査方法および半導体装置の製造方法 |
| JP5389456B2 (ja) * | 2009-01-13 | 2014-01-15 | 株式会社東芝 | 欠陥検査装置および欠陥検査方法 |
| US9390486B2 (en) | 2010-09-29 | 2016-07-12 | Neeraj Khurana | System and method for automatic orientation of a chip to the CAD layout with sub-optical resolution |
| JP5396407B2 (ja) * | 2011-01-28 | 2014-01-22 | 株式会社日立ハイテクノロジーズ | パターン観察装置，レシピ作成装置，レシピ作成方法 |
| US10192303B2 (en) | 2012-11-12 | 2019-01-29 | Kla Tencor Corporation | Method and system for mixed mode wafer inspection |
| US20160056065A1 (en) * | 2014-08-25 | 2016-02-25 | Robert E. Stahlbush | Method and apparatus for removing experimental artifacts from ensemble images |
Family Cites Families (37)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2240654A1 (de) | 1971-09-22 | 1973-03-29 | Ibm | Verfahren in einem herstellungsprozess fuer monolithisch integrierte schaltungen |
| US3751647A (en) * | 1971-09-22 | 1973-08-07 | Ibm | Semiconductor and integrated circuit device yield modeling |
| GB1357859A (en) * | 1971-09-22 | 1974-06-26 | Ibm | Manufacture of semiconductor devices |
| JP3187827B2 (ja) | 1989-12-20 | 2001-07-16 | 株式会社日立製作所 | パターン検査方法および装置 |
| US5233191A (en) * | 1990-04-02 | 1993-08-03 | Hitachi, Ltd. | Method and apparatus of inspecting foreign matters during mass production start-up and mass production line in semiconductor production process |
| JPH05258015A (ja) * | 1992-03-11 | 1993-10-08 | Nec Corp | プリント基板ｃａｍデータ算出装置 |
| US5663569A (en) * | 1993-10-14 | 1997-09-02 | Nikon Corporation | Defect inspection method and apparatus, and defect display method |
| JPH07161787A (ja) * | 1993-12-13 | 1995-06-23 | Nec Corp | 半導体装置及びその特性測定方法 |
| JP3986571B2 (ja) * | 1994-12-09 | 2007-10-03 | 日本テキサス・インスツルメンツ株式会社 | 歩留り予測装置とその方法 |
| JP3892493B2 (ja) * | 1995-11-29 | 2007-03-14 | 大日本スクリーン製造株式会社 | 基板処理システム |
| US5936710A (en) * | 1996-01-05 | 1999-08-10 | Canon Kabushiki Kaisha | Scanning type exposure apparatus, position control apparatus, and method therefor |
| JP3022315B2 (ja) * | 1996-04-26 | 2000-03-21 | 松下電器産業株式会社 | 回路抽出方法 |
| JPH1092938A (ja) * | 1996-09-10 | 1998-04-10 | Fujitsu Ltd | レイアウト方法、レイアウト装置、及び、データベース |
| JP3566470B2 (ja) * | 1996-09-17 | 2004-09-15 | 株式会社日立製作所 | パターン検査方法及びその装置 |
| JPH10104168A (ja) * | 1996-09-26 | 1998-04-24 | Toshiba Corp | 設計データに基づく図形データ展開装置 |
| JP2912284B2 (ja) * | 1997-01-30 | 1999-06-28 | 日本電気アイシーマイコンシステム株式会社 | レイアウトエディタおよびそのテキスト発生方法 |
| JP3011120B2 (ja) * | 1997-02-13 | 2000-02-21 | 日本電気株式会社 | レイアウト情報生成装置及びレイアウト情報生成方法 |
| TW376542B (en) * | 1997-03-04 | 1999-12-11 | Canon Kk | Exposure unit, exposure system and device manufacturing method |
| KR100271766B1 (ko) * | 1998-04-28 | 2001-01-15 | 윤종용 | 반도체 장치 제조설비의 진단 시스템과 이를 이용한 식각설비및 노광설비 |
| US6366688B1 (en) * | 1998-06-13 | 2002-04-02 | Samsung Electronics Co., Ltd. | Apparatus and method for contact failure inspection in semiconductor devices |
| JP2000049088A (ja) * | 1998-07-29 | 2000-02-18 | Canon Inc | 露光装置およびデバイス製造方法 |
| US6476913B1 (en) * | 1998-11-30 | 2002-11-05 | Hitachi, Ltd. | Inspection method, apparatus and system for circuit pattern |
| US6410927B1 (en) * | 1999-04-21 | 2002-06-25 | Advanced Micro Devices, Inc | Semiconductor wafer alignment method using an identification scribe |
| JP4365934B2 (ja) * | 1999-05-10 | 2009-11-18 | キヤノン株式会社 | 露光装置、半導体製造装置およびデバイス製造方法 |
| JP2001005166A (ja) * | 1999-06-17 | 2001-01-12 | Nec Corp | パターン検査方法及びパターン検査装置 |
| JP4545252B2 (ja) * | 1999-09-01 | 2010-09-15 | 東京エレクトロン株式会社 | 半導体製造装置 |
| JP3843671B2 (ja) * | 1999-10-29 | 2006-11-08 | 株式会社日立製作所 | 半導体デバイスパターンの検査装置及びその欠陥検査・不良解析方法 |
| US6621571B1 (en) * | 1999-10-29 | 2003-09-16 | Hitachi, Ltd. | Method and apparatus for inspecting defects in a patterned specimen |
| KR20010101550A (ko) * | 1999-11-25 | 2001-11-14 | 기시모토 마사도시 | 결함검사데이터처리시스템 |
| JP3678133B2 (ja) * | 2000-10-30 | 2005-08-03 | 株式会社日立製作所 | 検査システムおよび半導体デバイスの製造方法 |
| JP4014379B2 (ja) * | 2001-02-21 | 2007-11-28 | 株式会社日立製作所 | 欠陥レビュー装置及び方法 |
| JP3973372B2 (ja) * | 2001-03-23 | 2007-09-12 | 株式会社日立製作所 | 荷電粒子線を用いた基板検査装置および基板検査方法 |
| JP4357134B2 (ja) * | 2001-03-29 | 2009-11-04 | 株式会社日立製作所 | 検査システムと検査装置と半導体デバイスの製造方法及び検査プログラム |
| JP2003100826A (ja) * | 2001-09-26 | 2003-04-04 | Hitachi Ltd | 検査データ解析プログラムと検査装置と検査システム |
| US7065239B2 (en) * | 2001-10-24 | 2006-06-20 | Applied Materials, Inc. | Automated repetitive array microstructure defect inspection |
| JP4126189B2 (ja) * | 2002-04-10 | 2008-07-30 | 株式会社日立ハイテクノロジーズ | 検査条件設定プログラム、検査装置および検査システム |
| US6631590B1 (en) * | 2002-06-11 | 2003-10-14 | Shannon Glowaski | Erectable shelter |
-
2002
- 2002-04-10 JP JP2002107284A patent/JP4126189B2/ja not_active Expired - Fee Related
-
2003
- 2003-04-10 US US10/411,785 patent/US6928375B2/en not_active Expired - Fee Related
-
2005
- 2005-02-24 US US11/066,121 patent/US20050195396A1/en not_active Abandoned
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005173845A (ja) * | 2003-12-10 | 2005-06-30 | Juki Corp | 部品認識装置 |
| JP2006170664A (ja) * | 2004-12-13 | 2006-06-29 | Hoya Corp | ムラ欠陥検査方法及びシステム、並びにフォトマスクの製造方法 |
| JP4583155B2 (ja) * | 2004-12-13 | 2010-11-17 | Ｈｏｙａ株式会社 | 欠陥検査方法及びシステム、並びにフォトマスクの製造方法 |
| JP2007078356A (ja) * | 2005-09-09 | 2007-03-29 | Horiba Ltd | 欠陥検査装置 |
| JP4594833B2 (ja) * | 2005-09-09 | 2010-12-08 | 株式会社堀場製作所 | 欠陥検査装置 |
| JP2011028410A (ja) * | 2009-07-23 | 2011-02-10 | Hitachi High-Technologies Corp | 外観検査装置 |
| JP2014515859A (ja) * | 2011-04-26 | 2014-07-03 | ケーエルエー−テンカー コーポレイション | データベース駆動型のセルツーセルレチクル検査 |
| JP2017096943A (ja) * | 2011-04-26 | 2017-06-01 | ケーエルエー−テンカー コーポレイション | 検査装置、コンピュータ装置および検査方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4126189B2 (ja) | 2008-07-30 |
| US20030195712A1 (en) | 2003-10-16 |
| US20050195396A1 (en) | 2005-09-08 |
| US6928375B2 (en) | 2005-08-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102330735B1 (ko) | 패터닝된 웨이퍼들 상의 결함들의 서브-픽셀 및 서브-해상도 로컬리제이션 | |
| US7570800B2 (en) | Methods and systems for binning defects detected on a specimen | |
| US7231079B2 (en) | Method and system for inspecting electronic circuit pattern | |
| JP3668215B2 (ja) | パターン検査装置 | |
| US8045789B2 (en) | Method and apparatus for inspecting defect of pattern formed on semiconductor device | |
| TWI642124B (zh) | 用於混合模式之晶圓檢測的方法及系統 | |
| US20170221190A1 (en) | Machine learning method and apparatus for inspecting reticles | |
| US20050195396A1 (en) | Inspection condition setting program, inspection device and inspection system | |
| US8995748B2 (en) | Defect image processing apparatus, defect image processing method, semiconductor defect classifying apparatus, and semiconductor defect classifying method | |
| US7643668B2 (en) | Workpiece inspection apparatus, workpiece inspection method and computer-readable recording medium storing program | |
| US7275006B2 (en) | Workpiece inspection apparatus assisting device, workpiece inspection method and computer-readable recording media storing program therefor | |
| CN108369915B (zh) | 减少配准及设计附近所引发的裸片内检验的噪声 | |
| US6687633B2 (en) | Inspection system, inspection apparatus, inspection program, and production method of semiconductor devices | |
| US20160275672A1 (en) | Sub-Pixel Alignment of Inspection to Design | |
| TWI798521B (zh) | 選擇一或多個設計檔案以供在測試影像與設計對準中使用之系統及電腦實施之方法，以及非暫時性電腦可讀媒體 | |
| TWI761556B (zh) | 用於識別一晶圓上之損害缺陷之一來源之系統、方法及非暫時性電腦可讀媒體 | |
| US7149340B2 (en) | Mask defect analysis for both horizontal and vertical processing effects | |
| US20070172111A1 (en) | Inspection apparatus of object to be inspected | |
| JP2010164333A (ja) | 欠陥検査装置および欠陥検査方法 | |
| IL257205A (en) | Self-directed metrology and example classification | |
| JP2010129814A (ja) | 観察条件決定支援装置および観察条件決定支援方法 | |
| JP4074624B2 (ja) | パターン検査方法 | |
| JP2008014717A (ja) | 欠陥検査システムおよび欠陥検査方法 | |
| CN117015850B (zh) | 以经呈现设计图像进行的设计注意区域的分段 | |
| JP4248319B2 (ja) | 検査条件評価プログラム及び検査装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040816 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040816 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051012 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051101 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051226 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060124 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060224 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060327 |
|
| A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20060407 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20060511 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20060511 |
|
| A912 | Removal of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20060526 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080512 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110516 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110516 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120516 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130516 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130516 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |