JP2000315798A

JP2000315798A - 半導体装置およびその作製方法

Info

Publication number: JP2000315798A
Application number: JP2000058493A
Authority: JP
Inventors: Hisashi Otani; 久大谷
Original assignee: Semiconductor Energy Laboratory Co Ltd
Current assignee: Semiconductor Energy Laboratory Co Ltd
Priority date: 1999-03-04
Filing date: 2000-03-03
Publication date: 2000-11-14
Anticipated expiration: 2020-03-03
Also published as: JP4583540B2

Abstract

(57)【要約】【課題】ＴＦＴ特性の高い半導体装置を実現する。【解決手段】アクティブマトリクス型の液晶表示装置
の作製方法において、ドライバー回路のＮＴＦＴのＬＤ
Ｄ領域１０６と画素部のＮＴＦＴのＬＤＤ領域１１３と
で不純物濃度を異ならせる。マスクを用いて濃度の異な
る不純物を添加する。こうして、高速動作を有するドラ
イバー回路と信頼性の高い画素部とを備えた液晶表示装
置を得ることができる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本願発明は薄膜トランジスタ
（以下、ＴＦＴという）で構成された回路を有する半導
体装置に関する。例えば、液晶表示パネルに代表される
電気光学装置およびその様な電気光学装置を部品として
搭載した電子機器の構成に関する。

【０００２】なお、本明細書中において半導体装置と
は、半導体特性を利用することで機能しうる装置全般を
指し、電気光学装置、半導体回路および電子機器は全て
半導体装置である。

【０００３】

【従来の技術】近年、絶縁表面を有する基板上に形成さ
れた半導体薄膜（厚さ数十〜数百ｎｍ程度）を用いて薄
膜トランジスタ（ＴＦＴ）を構成する技術が注目されて
いる。薄膜トランジスタはＩＣや電気光学装置のような
電子デバイスに広く応用され、特に画像表示装置のスイ
ッチング素子として開発が急がれている。

【０００４】例えば、液晶表示装置においてはマトリク
ス状に配列された画素領域を個々に制御する画素部、画
素部を制御するドライバー回路（以下、ドライバー回路
と呼ぶ）、さらに外部からのデータ信号を処理するロジ
ック回路（プロセッサ回路やメモリ回路など）等のあら
ゆる電気回路にＴＦＴを応用する試みがなされている。

【０００５】そして、これらの回路（画素部、ドライバ
ー回路等）を一枚の基板上に集積化した構成（システム
・オン・パネル）が知られている。画素領域において、
画素はドライバー回路から送られた情報を保持する役割
を果たしており、画素に接続されているＴＦＴのオフ電
流が十分に小さくないと、その情報を保持することがで
きず、良好な表示を得ることはできない。

【０００６】一方、ドライバー回路において、ＴＦＴは
高移動度が要求されており、移動度が高ければ高いほ
ど、回路構造を簡単にでき、且つ、表示装置を高速に動
作させることができる。

【０００７】以上のように、ドライバー回路と画素領域
では、配置されるＴＦＴに要求される特性が異なる。即
ち、画素領域に配置されるＴＦＴに要求される特性が異
なる。即ち、画素領域に配置されるＴＦＴはそれほど高
移動度は要求されないが、オフ電流が小さく、且つ、画
素領域でその値が均一であることが要求される。逆に、
周辺に配置されるドライバー回路のＴＦＴはオフ電流よ
りも移動度が優先され、高移動度が要求される。

【０００８】しかし、従来の作製方法を用いて、同一基
板上に移動度を優先するＴＦＴと、オフ電流の小さいＴ
ＦＴとを信頼性を損なうことなく生産性よく作製するこ
とは、困難であった。

【０００９】

【発明が解決しようとする課題】以上のように、ドライ
バー回路やロジック回路を内蔵したシステム・オン・パ
ネルを実現するためには、従来にない全く新しい構成が
求められている。

【００１０】本願発明は、その様な要求に答えるもので
あり、ＡＭ−ＬＣＤに代表される電気光学装置の各回路
を機能に応じて適切な構造のＴＦＴでもって形成し、高
い信頼性を有する電気光学装置を提供することを課題と
する。

【００１１】

【課題を解決するための手段】本明細書で開示する発明
の構成は、同一基板上に形成されたドライバー回路と画
素部とを有する半導体装置において、前記ドライバー回
路及び前記画素部は、チャネル形成領域と、一対の高濃
度不純物領域と、低濃度不純物領域とからなるＮチャネ
ル型ＴＦＴを有し、前記ドライバー回路に含まれる少な
くとも一部のＮチャネル型ＴＦＴの低濃度不純物領域に
含まれる１５族に属する元素の濃度は、前記画素部に含
まれる少なくとも一部のＮチャネル型ＴＦＴの低濃度不
純物領域に含まれる１５族に属する元素の濃度と比較し
て高いことを特徴とする半導体装置である。

【００１２】また、他の発明の構成は、同一基板上に形
成されたドライバー回路と画素部とを有する半導体装置
において、前記ドライバー回路及び前記画素部は、チャ
ネル形成領域と、一対の高濃度不純物領域と、低濃度不
純物領域とからなるＮチャネル型ＴＦＴを有し、前記ド
ライバー回路に含まれる少なくとも一部のＮチャネル型
ＴＦＴの高濃度不純物領域に含まれる１５族に属する元
素の濃度は、前記画素部に含まれる少なくとも一部のＮ
チャネル型ＴＦＴの高濃度不純物領域に含まれる１５族
に属する元素の濃度と比較して高いことを特徴とする半
導体装置である。

【００１３】また、他の発明の構成は、同一基板上に形
成されたドライバー回路と画素部とを有する半導体装置
において、前記ドライバー回路及び前記画素部は、チャ
ネル形成領域と、前記チャネル形成領域に接して形成さ
れたゲート絶縁膜と、前記ゲート絶縁膜に接して形成さ
れたゲート電極と、前記チャネル形成領域を挟んで形成
された一対の低濃度不純物領域と、前記低濃度不純物領
域に接して形成された高濃度不純物領域とからなるＮチ
ャネル型ＴＦＴを有し、前記ドライバー回路に含まれる
少なくとも一部のＮチャネル型ＴＦＴの前記低濃度不純
物領域は、前記ゲート絶縁膜を介して前記ゲート電極と
重なり、前記画素部に含まれる少なくとも一部のＮチャ
ネル型ＴＦＴの前記低濃度不純物領域は、前記ゲート電
極と重ならないことを特徴とする半導体装置である。

【００１４】また、上記構成において、前記ドライバー
回路のＮチャネル型ＴＦＴの前記低濃度不純物領域のチ
ャネル長方向の幅は、前記画素部のＮチャネル型ＴＦＴ
の前記低濃度不純物領域のチャネル長方向の幅と異なる
ことを特徴としている。

【００１５】また、上記構成において、前記画素部は、
遮蔽層と、前記遮蔽層に接して形成された絶縁膜と、前
記絶縁膜に接して形成されたチャネル形成領域と、前記
チャネル形成領域に接して形成されたゲート絶縁膜と、
前記ゲート絶縁膜に接して形成されたゲート電極と、前
記チャネル形成領域を挟んで形成された一対の低濃度不
純物領域と、前記低濃度不純物領域に接して形成された
高濃度不純物領域とからなるＮチャネル型ＴＦＴを有す
ることを特徴としている。

【００１６】また、上記構成において、前記遮蔽層は、
前記絶縁膜を介して前記チャネル形成領域及び前記低濃
度不純物領域と重なることを特徴としている。

【００１７】また、上記構成において、前記遮蔽層のチ
ャネル長方向の幅は、前記ゲート電極のチャネル長方向
の幅より広いことを特徴としている。

【００１８】また、上記構造を実現するための発明の構
成は、同一基板上にドライバー回路と画素部とを有する
半導体装置の作製方法であって、基板上に遮蔽層を形成
する第１工程と、前記遮蔽層及び前記基板を覆う絶縁膜
を形成する第２工程と、前記絶縁膜上に半導体層を形成
する第３工程と、前記半導体層に対して結晶化を行う第
４工程と、前記結晶化された半導体層をパターニングし
てドライバー回路の活性層と画素部の活性層とを形成す
る第５工程と、前記活性層の上にゲート絶縁膜を形成す
る第６工程と、前記ドライバー回路の活性層に対して第
１のマスクを用いて選択的に１５族に属する元素を添加
する第７工程と、前記絶縁膜上に配線を形成する第８工
程と、前記ドライバー回路及び前記画素部の活性層に対
して前記配線をマスクとして選択的に１５族に属する元
素を添加する第９工程と、前記ドライバー回路及び前記
画素部の活性層に対して第２のマスクを用いて選択的に
１５族に属する元素を添加する第１０工程と、を有する
ことを特徴とする半導体装置の作製方法である。

【００１９】また、上記構成において、前記第７工程で
添加される１５族に属する元素の濃度は、前記第９工程
で添加される１５族に属する元素の濃度よりも高く、前
記第１０工程で添加される１５族に属する元素の濃度よ
りも低いことを特徴としている。

【００２０】また、他の発明の構成は、同一基板上にド
ライバー回路と画素部とを有する半導体装置の作製方法
であって、基板上に遮蔽層を形成する第１工程と、前記
遮蔽層及び前記基板を覆う絶縁膜を形成する第２工程
と、前記絶縁膜上に半導体層を形成する第３工程と、前
記半導体層に対して結晶化を行う第４工程と、前記結晶
化された半導体層をパターニングしてドライバー回路の
活性層と画素部の活性層とを形成する第５工程と、前記
活性層の上にゲート絶縁膜を形成する第６工程と、前記
ドライバー回路の活性層に対して第１のマスクを用いて
選択的に１５族に属する元素を添加する第７工程と、活
性層に添加された前記１５族に属する元素を活性化させ
る第１の処理を行う第８工程と、前記絶縁膜上に配線を
形成する第９工程と、前記ドライバー回路及び前記画素
部の活性層に対して前記配線をマスクとして選択的に１
５族に属する元素を添加する第１０工程と、前記ドライ
バー回路及び前記画素部の活性層に対して第２のマスク
を用いて選択的に１５族に属する元素を添加する第１１
工程と、活性層に添加された前記１５族に属する元素を
活性化させる第２の処理を行う第１２工程と、を有する
ことを特徴とする半導体装置の作製方法である。

【００２１】また、上記構成において、前記遮蔽層は画
素部となる領域のみに形成されることを特徴としてい
る。

【００２２】また、上記構成において、前記第２のマス
クは裏面露光により形成されることを特徴としている。

【００２３】

【発明の実施の形態】本願発明の実施形態について、図
１を用いて以下に説明する。図１は同一基板上にドライ
バー回路と画素部とを一体形成したＡＭ−ＬＣＤの断面
図を示している。なお、ここではドライバー回路を構成
する基本回路としてＣＭＯＳ回路を示し、画素ＴＦＴと
してはダブルゲート構造のＴＦＴを示している。勿論、
トリプルゲート構造やシングルゲート構造としてもよ
い。

【００２４】図１において、１００は耐熱性を有する基
板であり、ガラス基板、石英基板、プラスチック基板、
シリコン基板、セラミックス基板、金属基板（代表的に
はステンレス基板）を用いれば良い。どの基板を用いる
場合においても、必要に応じて下地膜（好ましくは珪素
を主成分とする絶縁膜）を設けても構わない。なお、マ
スク数を低減するために裏面露光を用いる場合は、透光
性を有する基板が望ましい。

【００２５】１０１は遮蔽層であり、その上に下地膜が
形成される。遮蔽層は画素部に設けられ、ＴＦＴのチャ
ネル形成領域を光または電磁波等から保護する。なお、
遮蔽層の材料としては遮光性（吸光度＝３以上）を有し
ていればどのような材料を用いても構わない。ただし、
後のプロセス温度に耐えうる耐熱性を有する材料である
ことが望ましい。

【００２６】１０２は下地膜として設けた酸化珪素膜で
あり、その上にドライバーＴＦＴの活性層、画素ＴＦＴ
の活性層となる半導体層が形成される。そして、活性層
を覆ってゲート絶縁膜１０３が形成され、その上にゲー
ト電極が形成される。なお、本明細書中において「電
極」とは、「配線」の一部であり、他の配線との電気的
接続を行う箇所、または半導体層と交差する箇所を指
す。従って、説明の便宜上、「配線」と「電極」とを使
い分けるが、「配線」という文言に「電極」は常に含め
られているものとする。

【００２７】図１において、ドライバーＴＦＴの活性層
は、Ｎチャネル型ＴＦＴ（以下、ＮＴＦＴという）のソ
ース領域１０４、ドレイン領域１０５、ＬＤＤ（ライト
ドープトドレイン）領域１０６およびチャネル形成領域
１０７、並びにＰチャネル型ＴＦＴ（以下、ＰＴＦＴと
いう）のソース領域１０８、ドレイン領域１０９および
チャネル形成領域１１０で形成される。また、ドライバ
ーＴＦＴのＬＤＤ領域１０６の幅（チャネル長方向）は
０．０５〜０．５μｍ（好ましくは０．１〜０．３μ
ｍ）に形成されている。加えて、本発明においてはドラ
イバーＴＦＴのＮチャネル型ＴＦＴのＬＤＤ領域１０６
をゲート電極１１５と一部重ならせた構造（ＧＯＬＤ構
造）として、ホットキャリア耐性を向上させている。

【００２８】また、画素ＴＦＴ（ここではＮＴＦＴを用
いる。）の活性層は、ソース領域またはドレイン領域１
１１、１１２、ＬＤＤ領域１１３およびチャネル形成領
域１１４で形成される。また、画素ＴＦＴのＬＤＤ領域
１１３の幅は、ドライバーＴＦＴのＬＤＤ領域１０６の
幅と異なる。なお、画素ＴＦＴのＬＤＤ領域１１３はゲ
ート電極１１５と重ならない構造（ＬＤＤ構造）とし
て、オフ電流を低減させて信頼性を向上させている。

【００２９】なお、本明細書中において、ゲート電圧が
印加されるＬＤＤ領域を有する構造をＧＯＬＤ構造と呼
ぶ。一方、ゲート電圧が印加されないＬＤＤ領域のみを
有する構造をＬＤＤ構造と呼ぶ。

【００３０】加えて、本発明においては、同一基板上に
形成されたＡＭ−ＬＣＤに代表される電気光学装置にお
ける各回路の機能に応じた濃度で不純物を添加して各回
路のＴＦＴの低濃度不純物領域を形成することを特徴と
する。

【００３１】ドライバーＴＦＴのＮチャネル型ＴＦＴの
ＬＤＤ領域１０６には、半導体層に対して１５族に属す
る元素が添加され、本願発明では、このＬＤＤ領域に添
加される１５族に属する元素の濃度、例えばリンが１×
１０¹⁶〜５×１０¹⁸atoms/cm³の濃度で存在することを
特徴としている。ドライバーＴＦＴのＬＤＤ領域のリン
濃度は画素ＴＦＴのＬＤＤ領域におけるリン濃度の２〜
１０倍とすることが望ましい。このような濃度とするこ
とで、ドライバーＴＦＴの移動度のさらなる向上が実現
可能となる。

【００３２】一方、画素ＴＦＴのＬＤＤ領域１１３に
は、ドライバーＴＦＴのＮチャネル型ＴＦＴのＬＤＤ領
域１０６と比較して１５族に属する元素を低濃度に添加
することを特徴としている。このようにすることで、画
素ＴＦＴのさらなるオフ電流の低下が実現可能となる。

【００３３】また、ここでは、各ＴＦＴのゲート絶縁膜
１１６を同じ膜厚の同一絶縁膜としたが、特に限定され
ない。例えば、回路特性に応じて同一基板上に異なるゲ
ート絶縁膜を有するＴＦＴが少なくとも二種類以上存在
する構成としてもよい。

【００３４】ゲート電極１１５の材料としては、導電性
を有していればどのような材料でも使用可能であるが、
代表的には、導電性を有する珪素膜（例えばリンドープ
シリコン膜、ボロンドープシリコン膜等）や金属膜（例
えばタングステン膜、タンタル膜、モリブデン膜、チタ
ン膜等）でも良いし、前記金属膜をシリサイド化したシ
リサイド膜、窒化した金属膜（窒化タンタル膜、窒化タ
ングステン膜、窒化チタン膜等）でも良い。また、これ
らを自由に組み合わせて積層しても良い。

【００３５】また、上記金属膜をゲート電極１１５の材
料として用いる場合には、金属膜の酸化を防止するため
に珪素膜との積層構造とすることが望ましい。また、酸
化防止という意味では、金属膜を窒化珪素膜で覆った構
造が有効である。

【００３６】次に、１１７は第１層間絶縁膜であり、珪
素を含む絶縁膜（単層または積層）で形成される。珪素
を含む絶縁膜としては、酸化珪素膜、窒化珪素膜、酸化
窒化珪素膜（酸素よりも窒素の含有量の方が多い）、窒
化酸化珪素膜（窒素よりも酸素の含有量の方が多い）を
用いることができる。

【００３７】そして、第１層間絶縁膜１１７にはコンタ
クトホールが設けられ、ドライバーＴＦＴのソース配線
１１８、１２０、ドレイン配線１１９、および画素ＴＦ
Ｔのソース配線またはドレイン配線１２１、１２２が形
成される。その上にはパッシベーション膜１２３、第２
層間絶縁膜１２４が形成される。その上には保持容量を
形成するために設けられた透明導電膜１２５と、誘電体
となる絶縁膜１２６が積層形成される。なお、透明導電
膜１２５は固定電位にしておくか、フローティング状態
（電気的に独立した状態）にしておく。さらに、平坦化
のための第３層間絶縁膜１２７を形成し、コンタクトホ
ールを設けた後、画素電極１２８が形成される。

【００３８】また、ここでは保持容量を透明導電膜１２
５、絶縁膜１２６、画素電極１２８とで形成したが、特
に限定されない。例えば、容量配線を設ける構成、高濃
度不純物領域１１２を延在させて上部電極とする構成、
第２層間絶縁膜１２４上に導電材料からなる遮蔽膜を形
成し上部電極とする構成を用いることができる。

【００３９】また、必要に応じて、各ＴＦＴの上にゲー
ト配線と同様の材料を用いた遮蔽膜を設ける構成として
も良いし、対向基板に遮蔽膜を設けるような構造として
も良い。

【００４０】第２層間絶縁膜１２４や第３層間絶縁膜１
２７としては、比誘電率の小さい樹脂膜が好ましい。樹
脂膜としては、ポリイミド膜、アクリル膜、ポリアミド
膜、ＢＣＢ（ベンゾシクロブテン）膜などを用いること
ができる。

【００４１】また、絶縁膜としては、珪素を主成分とす
る絶縁膜、または遮蔽膜の酸化膜が好ましい。絶縁膜１
２６の形成方法としてはスパッタ法、高圧酸化法、陽極
酸化法等の公知な技術を用いて形成すればよい。

【００４２】また、画素電極１２８としては、透過型Ａ
Ｍ−ＬＣＤを作製するのであればＩＴＯ膜に代表される
透明導電膜を、反射型ＡＭ−ＬＣＤを作製するのであれ
ばアルミニウム膜に代表される反射率の高い金属膜を用
いれば良い。

【００４３】なお、図１では画素電極１２８がドレイン
電極１２２を介して画素ＴＦＴのドレイン領域１１２と
電気的に接続されているが、画素電極１２８とドレイン
領域１１２とが直接的に接続するような構造としても良
い。

【００４４】また、ここでは、画素部のみに遮蔽層を形
成した例を示したが、ドライバー回路のうち、サンプリ
ング回路などは、オフ電流の小さいＴＦＴを用いる方が
望ましいので、遮蔽層を形成してＴＦＴを形成すること
が望ましい。

【００４５】以上のような構造でなるＡＭ−ＬＣＤは、
移動度の高いＧＯＬＤ構造のＮＴＦＴを備えたドライバ
ー回路と、オフ電流の低いＬＤＤ構造のＮＴＦＴを備え
た画素部とを備えた点に特徴がある。こうすることで、
同一基板上に移動度を優先するＴＦＴと、オフ電流の小
さいＴＦＴとを機能に応じた回路に適用して、高い駆動
能力と高い信頼性を有する電気光学装置を実現すること
が可能である。

【００４６】以上の構成でなる本願発明について、以下
に示す実施例でもってさらに詳細な説明を行うこととす
る。

【００４７】

【実施例】［実施例１］本実施例では、「発明の実施の
形態」で説明した図１の構造を実現するための作製工程
について説明する。説明には図２〜５を用いる。

【００４８】まず、基板として透光性を有する石英基板
２００を用意し、その上に遮光性を有する材料層を形成
した後、パターニングによって遮蔽層２０１とアライメ
ントマーク（図示しない）とを同時形成した。この遮蔽
層は、画素部に形成し、後の裏面露光工程で画素部にお
けるＬＤＤ領域の幅を決定するため重要である。

【００４９】遮蔽層２０１としては、金属膜（例えばタ
ングステン膜、タンタル膜、モリブデン膜、チタン膜
等）や、前記金属膜をシリサイド化したシリサイド膜、
窒化した金属膜（窒化タンタル膜、窒化タングステン
膜、窒化チタン膜等）等を用いる。また、これらを自由
に組み合わせて積層しても良い。なお、段差によるカバ
レッジ不良を防ぐために遮蔽層はテーパー形状とするこ
とが好ましい。

【００５０】次いで、２００ｎｍ厚の酸化珪素膜（下地
膜とも呼ぶ）２０１と５０ｎｍ厚の非晶質珪素膜２０３
ａとを大気解放しないまま連続的に成膜した。（図２
（Ａ））こうすることで非晶質珪素膜２０３ａの下表面
に大気中に含まれるボロン等の不純物が吸着することを
防ぐことができる。

【００５１】なお、本実施例では非晶質珪素（アモルフ
ァスシリコン）膜を用いたが、他の半導体膜であっても
構わない。微結晶珪素（マイクロクリスタルシリコン）
膜でも良いし、非晶質シリコンゲルマニウム膜でも良
い。また、下地膜及び半導体膜の形成手段としては、Ｐ
ＣＶＤ法、ＬＰＣＶＤ法またはスパッタ法等を用いるこ
とができる。

【００５２】次に、非晶質珪素膜の結晶化を行う。本発
明においては、如何なる公知の結晶化技術、例えば熱結
晶化、赤外光または紫外光の照射による結晶化、触媒元
素を用いた熱結晶化、触媒元素を用いたレーザー結晶化
等を用いてよい。本実施例では結晶化手段として、特開
平９−３１２２６０号公報に記載された技術を用いた。
同公報に記載された技術は、珪素膜の結晶化を助長する
触媒元素としてニッケル、コバルト、パラジウム、ゲル
マニウム、白金、鉄、銅から選ばれた元素を用いてい
る。

【００５３】まず、非晶質珪素膜上に酸化珪素膜を形成
し、パターニングして開口部を有するマスク２０４を形
成する。非晶質珪素膜２０３ａとマスクとなる酸化珪素
膜とを大気解放しないまま連続的に成膜することが好ま
しい。そして、露呈した非晶質珪素膜上にニッケルを含
んだ層を形成し、脱水素化処理を行った後、５００〜６
５０℃、４〜１６時間の熱処理を行い結晶化させる。こ
の結晶化の過程ではニッケルが接した非晶質珪素膜の部
分が最初に結晶化し、そこから横方向（図２（Ｂ）中に
示した矢印の方向）へと結晶化が進行する。本実施例で
は、重量換算で１０ｐｐｍのニッケルを含む酢酸ニッケ
ル塩溶液を塗布した後、４５０℃、１時間の脱水素化処
理を行った後に６００℃、１２時間の熱処理を行って結
晶化し結晶質珪素膜２０３ｂを形成した。（図２
（Ｂ））

【００５４】なお、酸化珪素膜からなるマスク２０４を
設けておくことで、活性層が有機物で汚染されることを
防げる。次いで、そのままマスク２０４を用いて、１５
族に属する元素（本実施例ではリン）の添加工程を行
う。添加するリンの濃度は５×１０¹⁸〜１×１０²⁰atom
s/cm³（好ましくは１×１０¹⁹〜５×１０¹⁹atoms/cm³）
が好ましい。但し、添加すべきリンの濃度は、後のゲッ
タリング工程の温度、時間、さらにはリンドープ領域の
面積によって変化するため、この濃度範囲に限定される
ものではない。こうしてリンが添加された領域（以下、
リンドープ領域という）２０３ｃが形成された。（図２
（Ｃ））

【００５５】次いで、５００〜６５０℃の熱処理を２〜
１６時間加え、珪素膜の結晶化に用いた触媒元素（本実
施例ではニッケル）のゲッタリングを行う。ゲッタリン
グ作用を奏するためには熱履歴の最高温度から±５０℃
程度の温度が必要であるが、結晶化のための熱処理が５
５０〜６００℃で行われるため、５００〜６５０℃の熱
処理で十分にゲッタリング作用を奏することができる。
本実施例では６００℃、８時間の熱処理を加えることに
よってニッケルが矢印（図２（Ｄ）に示す）の方向に移
動し、リンドープ領域２０３ｃに含まれるリンによって
ゲッタリングされて捕獲された。こうしてゲッタリング
領域（リンドープ領域２０３ｂに対応する領域）が形成
される。これにより２０３ｄで示した領域に含まれるニ
ッケルの濃度は２×１０¹⁷atoms/cm³以下（好ましくは
１×１０¹⁶atoms/cm³以下）にまで低減される。また、
このゲッタリング領域は、後のパターニングの際に除去
される。

【００５６】次いで、マスク２０４を除去した後、形成
された結晶質珪素（ポリシリコン）膜をパターニングし
て、ドライバーＴＦＴの半導体層２０５ａ、２０５ｂ、
画素ＴＦＴの半導体層２０６を形成した。（図３
（Ａ））

【００５７】なお、ドライバーＴＦＴおよび画素ＴＦＴ
の半導体層を形成する前後に、結晶質珪素膜に対してＴ
ＦＴのしきい値電圧を制御するための不純物元素（リン
またはボロン）を添加しても良い。この工程はＮＴＦＴ
またはＰＴＦＴのみに行っても良いし、双方に行っても
良い。

【００５８】次に、プラズマＣＶＤ法またはスパッタ法
によりゲート絶縁膜２０７を形成する。このゲート絶縁
膜２０７はＴＦＴのゲート絶縁膜として機能することに
なる絶縁膜であり、膜厚は５０〜２００ｎｍとする。本
実施例では７０ｎｍ厚の酸化珪素膜を用いた。また、酸
化珪素膜のみでなく酸化珪素膜の上に窒化珪素膜を設け
た積層構造とすることもできるし、酸化珪素膜に窒素を
添加した酸化窒化珪素膜を用いても構わない。

【００５９】ゲート絶縁膜２０７を形成したら、ドライ
バー回路のＮＴＦＴのチャネル形成領域２１０、及び画
素部、ドライバー回路のＰＴＦＴ上にレジストマスク２
０８ａ〜ｃを設けた後、１５族に属する元素（本実施例
ではリン）を添加してドライバーＴＦＴのＮＴＦＴの低
濃度不純物領域２０９を形成する。（図２（Ｂ））この
低濃度不純物領域２０９に添加されるリンの濃度は５×
１０¹⁷〜５×１０¹⁸atoms/cm³となるように調節する。
この時のリンの濃度がドライバー回路のＮＴＦＴのＬＤ
Ｄ領域における濃度を決定する。

【００６０】また、リンの添加工程は、質量分離を行う
イオンインプランテーション法を用いても良いし、質量
分離を行わないプラズマドーピング法を用いても良い。
また、加速電圧やドーズ量の条件等は実施者が最適値を
設定すれば良い。本実施例では水素で１〜１０％に希釈
したフォスフィンをドーピングガスとして用い、ドーズ
量４×１０¹³atoms/cm²、加速電圧は８０ｋＶとした。

【００６１】次に、レジストマスク２０８ａ〜ｃを除去
した後、不純物の活性化を行った。活性化処理として
は、不活性雰囲気または酸素雰囲気で３００〜７００℃
の温度範囲で２時間程度の熱処理で十分であるが、７０
０〜１１５０℃ここでは、８００℃、２時間の加熱処理
を行い、十分な活性化とともに結晶性の改善を行った。
この工程において、大気中または酸素雰囲気中で行えば
活性化と同時に熱酸化される。なお、本実施例では２回
に分けて活性化を行うが、後に形成するゲート電極が活
性化の熱温度に耐えられる材料であれば、１回の活性化
で済むため工程数を低減できる。

【００６２】こうして活性化工程を終了したら、次に導
電膜２１１を形成した。（図２（Ｃ））次いで、パター
ニングを行いドライバーＴＦＴのゲート配線２１２ａ
（ＮＴＦＴ側）、画素ＴＦＴのゲート配線２１２ｃを形
成する。なお、ゲート配線２１２ｃは画素ＴＦＴがダブ
ルゲート構造であるためゲート配線を２本記載している
が、実際には同一配線である。また、ドライバーＴＦＴ
のＰＴＦＴ全体を覆った導電層２１２ａを形成する。

【００６３】また、本実施例では配線２１２ａ〜ｃとし
て、下層から窒化タンタル膜／タンタル膜／窒化タンタ
ル膜（または下層から窒化タンタル膜／タンタル膜）と
いう積層膜を用いた。勿論、「発明の実施の形態」で説
明した他の導電膜を用いることも可能であることは言う
までもない。また、本実施例では、ゲート配線の膜厚は
３００ｎｍとした。

【００６４】次いで、配線２１２ａ〜ｃをマスクとし
て、１５族に属する元素を添加し、自己整合的に低濃度
不純物領域２１４が形成された。（図２（Ｄ））この低
濃度不純物領域２１４に添加される不純物の濃度、ここ
ではリンの濃度が５×１０¹⁷〜５×１０¹⁸atoms/cm³と
なるように調節する。ただし、この工程は先のリンの添
加工程よりも低いドーズ量５×１０¹²〜１×１０¹³atom
s/cm²で添加する。この時、添加された１５族に属する
元素の濃度が画素部のＬＤＤ領域の濃度を決定する。

【００６５】また、図３（Ｂ）で示した工程と同様に、
リンの添加工程は質量分離を行うイオンインプランテー
ション法を用いても良いし、質量分離を行わないプラズ
マドーピング法を用いても良い。また、加速電圧やドー
ズ量の条件等は実施者が最適値を設定すれば良い。

【００６６】次に、裏面露光によりレジストマスクを形
成する。（図４（Ａ））この時、画素部においては、遮
蔽層２０１がマスクとなりレジストマスク２１７ｃ、２
１７ｄを形成する一方、ドライバーＴＦＴのＮＴＦＴに
おいては、ゲート電極がマスクとなりレジストマスク２
１７ｂを形成する。また、ＰＴＦＴにおいては、導電層
がマスクとなりレジストマスク２１７ａを形成する。

【００６７】また、本実施例では裏面露光を用いてレジ
ストマスク２１７の形成を行ったが特に限定されず、フ
ォトマスクを用いたレジストマスクを用いてもよい。

【００６８】こうして裏面露光により得られたレジスト
マスク２１７ａ〜ｃをマスクとして不純物のドーピング
を高濃度に行う。（図４（Ｂ））不純物領域２１９〜２
２３に添加されるリンの濃度は５×１０¹⁹〜１×１０²¹
atoms/cm³となるように調節する。

【００６９】この工程によりＣＭＯＳ回路を形成するＮ
ＴＦＴのソース領域２１８、ＬＤＤ領域２２５、チャネ
ル形成領域２２６が画定する。また、画素ＴＦＴのソー
ス領域２２７、ドレイン領域２２８、ＬＤＤ領域２２９
a、２２９b、チャネル形成領域２３０a、２３０bが画定
する。

【００７０】このように、３回に分けて、１５族に属す
る元素（本実施例ではリン）を添加して、各不純物領域
を形成する。

【００７１】この後、レジストマスク２２４ａ、２２４
ｂを形成してパターニングを行いＰＴＦＴのゲート電極
２２５を形成する。このレジストマスク２２４ｂは、Ｃ
ＭＯＳ回路のＰＴＦＴとなる領域以外を覆っている。そ
して、このレジストマスクをそのまま用いて１３族に属
する元素（本実施例ではボロン）の添加を行い、ソース
領域２２７、ドレイン領域２２８を形成する。（図４
（Ｃ））具体的には、１×１０²⁰〜３×１０²¹atoms/cm
³の濃度でボロンが添加されるように調節する。本実施
例では水素で１〜１０％に希釈されたジボランを用い
た。

【００７２】この工程によりＣＭＯＳ回路を形成するＰ
ＴＦＴのソース領域２２７、ドレイン領域２２８、チャ
ネル形成領域２２６が画定する。

【００７３】勿論、ボロンの添加工程も質量分離を行う
イオンインプランテーション法を用いても良いし、質量
分離を行わないプラズマドーピング法を用いても良い。
また、加速電圧やドーズ量の条件等は実施者が最適値を
設定すれば良い。

【００７４】こうして全ての不純物領域を形成し終えた
ら、レジストマスク２２４ａ、２２４ｂを除去する。そ
して、添加した不純物の活性化をレーザーアニール、熱
アニール、ファーネスアニール、ランプアニール処理等
により行う。ここでは、大気雰囲気中においてエキシマ
レーザー光を用いてエネルギー密度１８７ｍＪ/cm²のレ
ーザーアニール処理を行った。また、熱アニールによる
活性化を行った場合、添加されたリンのゲッタリング作
用によって活性化と同時にチャネル形成領域における触
媒元素の低減も図ることができる。ただし、ゲッタリン
グ作用を奏するためには熱履歴の最高温度から±５０℃
程度の温度が必要である。

【００７５】次いで、第１層間絶縁膜２４９を形成す
る。本実施例では、プラズマＣＶＤ法により形成した１
μm厚の酸化珪素膜を用いた。そして、コンタクトホー
ルを形成した後、ソース配線２３０、２３２、２３３、
ドレイン配線２３１、２３４を形成した。これらの配線
はアルミニウムを主成分とする導電膜をチタン膜で挟ん
だ積層膜で形成した。（図５（Ａ））

【００７６】この時、ドレイン配線２３１はＣＭＯＳ回
路を形成するＮＴＦＴおよびＰＴＦＴに共通の配線とし
て用いられる。

【００７７】その後、パッシベーション膜２３５を形成
する。パッシベーション膜２３５としては、窒化珪素
膜、酸化窒化珪素膜、窒化酸化珪素膜、またはこれらの
絶縁膜と酸化珪素膜との積層膜を用いることができる。
本実施例では３００ｎｍ厚の窒化珪素膜をパッシベーシ
ョン膜として用いた。

【００７８】なお、本実施例では窒化珪素膜を形成する
前処理として、水素を含むガス（本実施例ではアンモニ
アガス）を用いたプラズマ処理を行うことは有効であ
る。この前処理によりプラズマによって活性化した（励
起した）水素が活性層（半導体層）内に閉じこめられる
ため、効果的に水素終端が行われる。

【００７９】さらに、水素を含むガスに加えて亜酸化窒
素ガスを加えると、発生した水分によって被処理体の表
面が洗浄され、特に大気中に含まれるボロン等による汚
染を効果的に防ぐことができる。

【００８０】パッシベーション膜２３５を形成したら、
開口率を向上させるために、本実施例では、画素表示領
域のパッシベーション膜を選択的に除去した。その上に
第２層間絶縁膜２３６として１μｍ厚のアクリル膜を形
成した。そして、その上に導電膜２３７、本実施例では
ＩＴＯ膜を形成してパターニングを行い、保持容量の下
部電極を形成し、その上に誘電体となる酸化珪素からな
る絶縁膜２３８をスパッタ法により積層形成した。な
お、導電膜２３７は固定電位にしておくか、フローティ
ング状態（電気的に独立した状態）にしておく。

【００８１】次に、第３層間絶縁膜２３９として再び１
μm厚のアクリル膜を形成してパターニングを行い、保
持容量を形成する領域のアクリル膜を選択的に除去し、
且つ、同時にコンタクトホールを形成し、ＩＴＯ膜でな
る画素電極２４０を形成した。保持容量は、導電膜２３
７と、絶縁膜２３８と、画素電極２４０とで形成され
る。なお、絶縁膜２３８は薄いため、薄い有機樹脂膜を
積層形成して保護してもよい。こうして図５（Ｃ）に示
すような構造のＡＭ−ＬＣＤが完成する。

【００８２】このように本願発明は、ドーズ量の異なる
不純物の添加を３回以上行って、各回路の機能に適した
ＮＴＦＴの構造及びＬＤＤ領域の不純物濃度を形成し、
移動度の高いＧＯＬＤ構造のＮＴＦＴを少なくとも一つ
以上備えたドライバー回路と、オフ電流の低いＬＤＤ構
造のＮＴＦＴを備えた画素部とを形成する点に特徴があ
る。

【００８３】図６は、ＡＭ−ＬＣＤの回路構成の一例を
示す。本実施例のＡＭ−ＬＣＤは、ソース信号線側ドラ
イバー回路６０１、ゲート信号線側ドライバー回路
（Ａ）６０７、ゲート信号線側ドライバー回路（Ｂ）６
１１、プリチャージ回路６１２、画素部６０６を有して
いる。

【００８４】ソース信号線側ドライバー回路６０１は、
シフトレジスタ回路６０２、レベルシフタ回路６０３、
バッファ回路６０４、サンプリング回路６０５を備えて
いる。

【００８５】また、ゲート信号線側ドライバー回路
（Ａ）６０７は、シフトレジスタ回路６０８、レベルシ
フタ回路６０９、バッファ回路６１０を備えている。ゲ
ート信号線側ドライバー回路（Ｂ）６１１も同様な構成
である。

【００８６】具体的には、高移動度を優先する回路であ
るシフトレジスタ回路６０２、６０８のＮＴＦＴは本発
明のＧＯＬＤ構造とし、レベルシフタ回路６０３、６０
９バッファ回路６０４、６１０、サンプリング回路６０
５、画素部６０６のＮＴＦＴは、本発明のＬＤＤ構造と
した。このように、ドライバー回路においても、各回路
に応じてＧＯＬＤ構造またはＬＤＤ構造とすることが望
ましい。また、ドライバー回路の下方または上方に遮蔽
層を形成する構成としてもよく、特にサンプリング回路
においては安定なＴＦＴ特性が得られるので効果的であ
る。

【００８７】本実施例の構成とすることによって、同一
基板上に移動度を優先するＴＦＴと、オフ電流の小さい
ＴＦＴとを機能に応じた回路に適用して、高い駆動能力
と高い信頼性を有する電気光学装置を実現することがで
きた。

【００８８】また、ここではトップゲート型ＴＦＴを用
いた例を示したが、本発明はＴＦＴ構造に関係なく適用
することができ、例えば逆スタガ型ＴＦＴに適用するこ
とも可能である。

【００８９】また、本実施例の作製工程に従うと、最終
的なＴＦＴの活性層（半導体層）は、結晶格子に連続性
を持つ特異な結晶構造の結晶質珪素膜で形成される。そ
の特徴について以下に説明する。

【００９０】上記作製工程に従って形成した活性層は、
微視的に見れば複数の針状又は棒状の結晶（以下、棒状
結晶と略記する）が集まって並んだ結晶構造を有する。
このことはＴＥＭ（透過型電子顕微鏡法）による観察で
容易に確認できた。

【００９１】また、電子線回折及びエックス線（Ｘ線）
回折を利用すると活性層の表面（チャネルを形成する部
分）が、結晶軸に多少のずれが含まれているものの主た
る配向面として｛１１０｝面を有することを確認でき
た。本出願人がスポット径約1.5μmの電子線回折写真を
詳細に観察した結果、｛１１０｝面に対応する回折斑点
がきれいに現れているが、各斑点は同心円上に分布を持
っていることが確認された。

【００９２】また、本出願人は個々の棒状結晶が接して
形成する結晶粒界をＨＲ−ＴＥＭ（高分解能透過型電子
顕微鏡法）により観察し、結晶粒界において結晶格子に
連続性があることを確認した。これは観察される格子縞
が結晶粒界において連続的に繋がっていることから容易
に確認できた。

【００９３】なお、結晶粒界における結晶格子の連続性
は、その結晶粒界が「平面状粒界」と呼ばれる粒界であ
ることに起因する。本明細書における平面状粒界の定義
は、「Characterization of High-Efficiency Cast-Si
Solar Cell Wafers by MBICMeasurement ；Ryuichi Shi
mokawa and Yutaka Hayashi，Japanese Journal ofAppl
ied Physics vol.27，No.5，pp.751-758，1988」に記載
された「Planar boundary 」である。

【００９４】上記論文によれば、平面状粒界には双晶粒
界、特殊な積層欠陥、特殊なtwist粒界などが含まれ
る。この平面状粒界は電気的に不活性であるという特徴
を持つ。即ち、結晶粒界でありながらキャリアの移動を
阻害するトラップとして機能しないため、実質的に存在
しないと見なすことができる。

【００９５】特に結晶軸（結晶面に垂直な軸）が〈１１
０〉軸である場合、｛２１１｝双晶粒界はΣ３の対応粒
界とも呼ばれる。Σ値は対応粒界の整合性の程度を示す
指針となるパラメータであり、Σ値が小さいほど整合性
の良い粒界であることが知られている。

【００９６】本出願人が本実施例を実施して得た結晶質
珪素膜を詳細にＴＥＭを用いて観察した結果、結晶粒界
の殆ど（９０％以上、典型的には９５％以上）がΣ３の
対応粒界、即ち｛２１１｝双晶粒界であることが判明し
た。

【００９７】二つの結晶粒の間に形成された結晶粒界に
おいて、両方の結晶の面方位が｛１１０｝である場合、
｛１１１｝面に対応する格子縞がなす角をθとすると、
θ＝70.5°の時にΣ３の対応粒界となることが知られて
いる。

【００９８】本実施例の結晶質珪素膜は、結晶粒界にお
いて隣接する結晶粒の各格子縞がまさに約70.5°の角度
で連続しており、その事からこの結晶粒界は｛２１１｝
双晶粒界であるという結論に辿り着いた。

【００９９】なお、θ＝ 38.9 °の時にはΣ９の対応粒
界となるが、この様な他の結晶粒界も存在した。

【０１００】この様な対応粒界は、同一面方位の結晶粒
間にしか形成されない。即ち、本実施例を実施して得た
結晶質珪素膜は面方位が概略｛１１０｝で揃っているか
らこそ、広範囲に渡ってこの様な対応粒界を形成しう
る。

【０１０１】この様な結晶構造（正確には結晶粒界の構
造）は、結晶粒界において異なる二つの結晶粒が極めて
整合性よく接合していることを示している。即ち、結晶
粒界において結晶格子が連続的に連なり、結晶欠陥等に
起因するトラップ準位を非常に作りにくい構成となって
いる。従って、この様な結晶構造を有する半導体薄膜は
実質的に結晶粒界が存在しないと見なすことができる。

【０１０２】また、さらに、７００〜１１５０℃という
高い温度での熱処理工程（本実施例における熱酸化工程
またはゲッタリング工程にあたる）によって結晶粒内に
存在する欠陥が殆ど消滅していることがＴＥＭ観察によ
って確認されている。これはこの熱処理工程の前後で欠
陥数が大幅に低減されていることからも明らかである。

【０１０３】この欠陥数の差は電子スピン共鳴分析（El
ectron Spin Resonance ：ＥＳＲ）によってスピン密度
の差となって現れる。現状では本実施例の作製工程に従
って作製された結晶質珪素膜のスピン密度は少なくとも
5×10¹⁷spins/cm³以下（好ましくは 3×10¹⁷spins/cm³
以下）であることが判明している。ただし、この測定値
は現存する測定装置の検出限界に近いので、実際のスピ
ン密度はさらに低いと予想される。

【０１０４】以上の事から、本実施例を実施することで
得られた結晶質珪素膜は結晶粒内及び結晶粒界が実質的
に存在しないため、単結晶シリコン膜又は実質的な単結
晶シリコン膜と考えて良い。

【０１０５】（ＴＦＴの電気特性に関する知見）本実施
例で作製したＴＦＴは、ＭＯＳＦＥＴに匹敵する電気特
性を示した。本出願人が試作したＴＦＴ（但し、活性層
の膜厚は３０ｎｍ、ゲート絶縁膜の膜厚は１００ｎｍ）
からは次に示す様なデータが得られている。

【０１０６】（１）スイッチング性能（オン／オフ動作
切り換えの俊敏性）の指標となるサブスレッショルド係
数が、Ｎチャネル型ＴＦＴおよびＰチャネル型ＴＦＴと
もに60〜100mV/decade（代表的には60〜85mV/decade ）
と小さい。（２）ＴＦＴの動作速度の指標となる電界効果移動度
（μ_FE）が、Ｎチャネル型ＴＦＴで 200〜650cm²/Vs
（代表的には 300〜500cm²/Vs ）、Ｐチャネル型ＴＦＴ
で100〜300cm²/Vs（代表的には 150〜200cm²/Vs）と大
きい。（３）ＴＦＴの駆動電圧の指標となるしきい値電圧（Ｖ
_th）が、Ｎチャネル型ＴＦＴで-0.5〜1.5 Ｖ、Ｐチャネ
ル型ＴＦＴで-1.5〜0.5 Ｖと小さい。

【０１０７】以上の様に、極めて優れたスイッチング特
性および高速動作特性が実現可能であることが確認され
ている。

【０１０８】（回路特性に関する知見）次に、本実施例
を実施して形成したＴＦＴを用いて作製されたリングオ
シレータによる周波数特性を示す。リングオシレータと
はＣＭＯＳ構造でなるインバータ回路を奇数段リング状
に接続した回路であり、インバータ回路１段あたりの遅
延時間を求めるのに利用される。実験に使用したリング
オシレータの構成は次の様になっている。段数：９段ＴＦＴのゲート絶縁膜の膜厚：30nm及び50nm ＴＦＴのゲート長（チャネル長）： 0.6μｍ

【０１０９】このリングオシレータによって発振周波数
を調べた結果、最大値で約１ＧＨｚの発振周波数を得る
ことができた。また、実際にＬＳＩ回路のＴＥＧの一つ
であるシフトレジスタを作製して動作周波数を確認し
た。その結果、ゲート絶縁膜の膜厚30nm、ゲート長 0.6
μｍ、電源電圧５Ｖ、段数５０段のシフトレジスタ回路
において動作周波数１００ＭＨｚの出力パルスが得られ
た。

【０１１０】以上の様なリングシレータおよびシフトレ
ジスタの驚異的なデータは、本実施例のＴＦＴがＭＯＳ
ＦＥＴに匹敵する、若しくは凌駕する性能（電気特性）
を有することを示している。

【０１１１】〔実施例２〕本実施例では、実施例１にお
いて結晶質珪素膜の形成に他の手段を用いた場合につい
て図７に説明する。

【０１１２】具体的には、赤外光または紫外光の照射に
よる結晶化処理（以下、レーザー結晶化と呼ぶ）を用い
る。レーザー結晶化は基板にかけるストレスが少なく、
短時間で処理することができるため有効である。レーザ
ーのガスとしてＸｅＣｌ、ＡｒＦ、ＫｒＦ等を用いたパ
ルスレーザーやＡｒレーザー等の連続発振レーザーや連
続発光エキシマレーザー等を用いて照射する。なお、レ
ーザー結晶化の条件（レーザービームの形状、レーザー
光の波長、オーバーラップ率、照射強度、パルス幅、繰
り返し周波数、照射時間等）は半導体膜の膜厚、基板温
度等を考慮して実施者が適宜決定すればよい。

【０１１３】まず、基板７０１に酸化シリコン膜７０２
を設け、その上に非晶質珪素膜７０３を形成した。（図
７（Ａ））次に、５００℃、１時間の脱水素工程の後、
レーザー結晶化処理を行い、結晶質珪素膜７０５を形成
した。（図７（Ｂ））

【０１１４】本実施例と実施例１と異なっている点は、
触媒元素を用いることなくレーザー結晶化を行っている
点である。

【０１１５】以降の工程は実施例１に従えば、本願発明
のＴＦＴの構成を得ることができる。ただし、実施例１
では触媒元素の低減処理（ゲッタリング）を行っている
が、本実施例においては特に必要ない。

【０１１６】〔実施例３〕本実施例では、実施例１にお
いて結晶質珪素膜の形成に他の手段を用いた場合につい
て図８に説明する。なお、簡略化のため、ドライバー回
路の領域のみ示し、画素部の遮蔽層は図示しない。

【０１１７】具体的には、非晶質珪素膜の結晶化に特開
平７−１３０６５２号公報（米国特許番号０８／３２
９，６４４に対応）に記載された技術を用いる。同公報
に記載された技術は、結晶化を促進する触媒元素（代表
的にはニッケル）を非晶質珪素膜の表面に保持させて結
晶化を行う技術である。

【０１１８】まず、基板８０１に酸化シリコン膜８０２
を設け、その上に非晶質珪素膜８０３を形成した。さら
に重量換算で１０ｐｐｍのニッケルを含む酢酸ニッケル
塩溶液を塗布して、ニッケル含有層８０４を形成した。
（図８（Ａ））

【０１１９】次に、５００℃、１時間の脱水素工程の
後、５００〜６５０℃で４〜１２時間の熱処理を行い、
結晶質珪素膜８０５を形成した。（図８（Ｂ））こうし
て得られた結晶質珪素膜８０５は非常に優れた結晶性を
有した。本願発明のＴＦＴの構成を得るためには、以降
の工程は実施例１に従えば良い。

【０１２０】なお、本実施例の構成は実施例１〜２のい
ずれの構成とも自由に組み合わせることが可能である。

【０１２１】〔実施例４〕本実施例では、実施例１にお
いて結晶質珪素膜及びゲート絶縁膜の形成に他の手段を
用いた場合について図９に説明する。なお、簡略化のた
め、ドライバー回路の領域のみ示し、画素部の遮蔽層は
図示しない。

【０１２２】ここでは、少なくとも７００〜１１００℃
程度の耐熱性を有する基板が必要であり、石英基板９０
１を用いた。そして、実施例１及び３で示した技術を用
い、結晶質半導体膜が形成され、これをＴＦＴの活性層
にするために島状にパターニングして半導体層９０２、
９０３を形成した。そして、半導体層９０２、９０３を
覆ってゲート絶縁膜９０４を、酸化珪素膜を主成分とす
る膜で形成した。本実施例では、プラズマＣＶＤ法で窒
化酸化珪素膜を７０ｎｍの厚さで形成した。（図９
（Ａ））

【０１２３】そして、ハロゲン（代表的には塩素）と酸
素を含む雰囲気中で熱処理を行った。本実施例では９５
０℃、３０分とした。尚、処理温度は７００〜１１００
℃の範囲で選択すればよく、処理時間も１０分〜８時間
の間で選択すれば良かった。

【０１２４】その結果、本実施例の条件では半導体層９
０５、９０６とゲート絶縁膜９０４との界面で熱酸化膜
が形成され、ゲート絶縁膜９０７が形成された。（図９
（Ｂ））また、ハロゲン雰囲気での酸化の過程で、ゲー
ト絶縁膜９０４と半導体層９０２、９０３に含まれる不
純物で、特に金属不純物元素はハロゲンと化合物を形成
し、気相中に除去することができた。

【０１２５】以上の工程で作製されたゲート絶縁膜９０
７は、絶縁耐圧が高く半導体層９０５、９０６とゲート
絶縁膜９０７の界面は非常に良好なものであった。本願
発明のＴＦＴの構成を得るためには、以降の工程は実施
例１に従えば良い。

【０１２６】なお、本実施例の構成は実施例１〜３のい
ずれの構成とも自由に組み合わせることが可能である。

【０１２７】〔実施例５〕本実施例では、実施例１にお
いて結晶質珪素膜中の触媒元素の低減に他の手段を用い
た場合について説明する。

【０１２８】実施例１においては、リン元素を選択的に
添加した後に加熱処理を行い結晶質珪素膜中の触媒元素
の低減するゲッタリングを行ったが、リン元素を全面に
添加してもよいことは勿論である。本実施例では、高温
の硫酸を用いた液相を接触させることによりゲッタリン
グする方法を示す。

【０１２９】まず、実施例１の工程に従って図３（Ａ）
の状態を得た。次いで、基板ごと３００℃に加熱した液
相中（本実施例では硫酸溶液中）に浸し、結晶化に用い
たニッケルを除去または低減する。なお、硫酸と半導体
層を接触させる方法は特に限定されない。

【０１３０】このようにして、液相による触媒元素の低
減処理を行うことで、触媒元素の濃度を短時間で低減す
ることができる。本願発明のＴＦＴの構成を得るために
は、以降の工程は実施例１に従えば良い。

【０１３１】なお、本実施例の構成は実施例１〜４のい
ずれの構成とも自由に組み合わせることが可能である。

【０１３２】〔実施例６〕本実施例では、実施例１での
透明電極１２５に代えて、導電性を有する遮蔽層（ブラ
ックマスクとも呼ぶ）３０１を用いた例について図１０
に示す。この遮蔽層は外部からの光を遮るとともに、電
界遮蔽の効果も有している。

【０１３３】まず、実施例１に従い、第２の層間絶縁膜
を形成する。次いで、チタンを主成分とする金属膜をス
パッタ法により成膜した後、パターニングを行い画素Ｔ
ＦＴを覆うブラックマスク３０１を形成する。第２の層
間絶縁膜に有機樹脂をもちいた場合、金属膜との密着性
を向上させるためＣＦ₄ガスを用いたプラズマ処理を施
してもよいし、第２の層間絶縁膜上にバッファ層となる
薄い絶縁膜をスパッタ法等により形成してもよい。

【０１３４】次いで、ブラックマスク３０１上に実施例
１と同様にスパッタ法により酸化珪素膜３０２を形成す
る。ブラックマスク３０１は保持容量の下部電極とな
り、酸化珪素膜３０２は保持容量の誘電体となる。な
お、ブラックマスク３０１は固定電位にしておくか、フ
ローティング状態（電気的に独立した状態）にしてお
く。

【０１３５】そして、後で画素電極とドレイン電極のコ
ンタクト形成を容易とするために、選択的に酸化珪素膜
３０２を除去した後、有機樹脂膜を形成する。その後、
コンタクトホールを形成すると同時に、ブラックマスク
上方の有機樹脂膜を選択的に除去して、第３層間絶縁膜
３０４を形成する。この第３層間絶縁膜３０４は、ブラ
ックマスク３０１と画素電極３０３との間に生じるショ
ート（短絡）を効果的に防ぐ役目を果たしている。

【０１３６】最後に透明導電膜からなる画素電極３０３
を形成する。この画素電極３０３が、保持容量の上部電
極となる。

【０１３７】このような構成とすることで、十分な保持
容量の形成が可能となり、ＴＦＴの光劣化をも防止でき
る。

【０１３８】また、本実施例では、スパッタ法による酸
化珪素膜を用いたが、ブラックマスクを高圧酸化または
陽極酸化等の酸化方法により酸化して、その酸化膜を誘
電体とするとスループットが向上する。

【０１３９】なお、本実施例の構成は実施例１〜５のい
ずれの構成とも自由に組み合わせることが可能である。

【０１４０】〔実施例７〕本実施例では、具体的な画素
部の構成（トリプルゲート構造）の一例を図１１に示
す。遮蔽層４０１は半導体層４０２の下層に設けられ、
半導体層４０２上にゲート配線４０３が設けられてい
る。本発明においては、遮蔽層４０１の線幅は、ゲート
配線４０３の線幅より広くする。４０４はドレイン電
極、４０５はソース配線、４０６は絶縁層、４０７は画
素電極である。なお、画素電極４０９は模様で示した
が、簡略化のため、画素電極４０７、４０８、４１０は
太線で囲まれた領域で示した。

【０１４１】また、図１１に対応する断面図を図１２に
示した。また、図１２の符号は図１１と同一のものを用
いた。なお、透明導電膜５０１は固定電位にしておく
か、フローティング状態（電気的に独立した状態）にし
ておく。保持容量は、透明導電膜５０１と、絶縁膜５０
２と、画素電極４０７で構成されている。

【０１４２】本実施例は、実施例１がダブルゲート構造
であったのに対して、トリプルゲート構造としたのみで
あり、基本的な構造は同一である。従って、図１１及び
図１２の構造を得るには、実施例１で示した作製方法を
用いればよい。

【０１４３】なお、本実施例の構成は実施例１〜６のい
ずれの構成とも自由に組み合わせることが可能である。

【０１４４】〔実施例８〕本実施例では、実施例１に示
した作製工程で基板上にＴＦＴを形成し、実際にＡＭ−
ＬＣＤを作製した場合について説明する。

【０１４５】実施例１に従い図５（Ｃ）の状態が得られ
たら、画素電極２４０上に配向膜を８０nmの厚さに形成
する。次に、対向基板としてガラス基板上にカラーフィ
ルタ、透明電極（対向電極）、配向膜を形成したものを
準備し、それぞれの配向膜に対してラビング処理を行
い、シール材（封止材）を用いてＴＦＴが形成された基
板と対向基板とを貼り合わせる。そして、その間に液晶
を保持させる。このセル組み工程は公知の手段を用いれ
ば良いので詳細な説明は省略する。

【０１４６】なお、セルギャップを維持するためのスペ
ーサは必要に応じて設ければ良い。従って、対角１イン
チ以下のＡＭ−ＬＣＤのようにスペーサがなくてもセル
ギャップを維持できる場合は特に設けなくても良い。

【０１４７】次に、以上のようにして作製したＡＭ−Ｌ
ＣＤの外観を図１３に示す。図１３に示すようにアクテ
ィブマトリクス基板と対向基板とが対向し、これらの基
板間に液晶が挟まれている。アクティブマトリクス基板
は基板１０００上に形成された画素部１００１、走査線
側ドライバー回路１００２、信号線側ドライバー回路１
００３を有する。

【０１４８】走査線側ドライバー回路１００２、信号線
側ドライバー回路１００３はそれぞれ走査線１０３０、
信号線１０４０によって画素部１００１に接続されてい
る。これらドライバー回路１００２、１００３はＣＭＯ
Ｓ回路で主に構成されている。

【０１４９】画素部１００１の行ごとに走査線が形成さ
れ、列ごとに信号線１０４０が形成されている。走査線
１０３０、信号線１０４０の交差部近傍には、画素ＴＦ
Ｔ１０１０が形成されている。画素ＴＦＴ１０１０のゲ
ート電極は走査線１０３０に接続され、ソースは信号線
１０４０に接続されている。さらに、ドレインには画素
電極１０６０、保持容量１０７０が接続されている。

【０１５０】対向基板１０８０は基板全面にＩＴＯ膜等
の透明導電膜が形成されている。透明導電膜は画素部１
００１の画素電極１０６０に対する対向電極であり、画
素電極、対向電極間に形成された電界によって液晶材料
が駆動される。対向基板１０８０には必要に応じて配向
膜や、ブラックマスクや、カラーフィルターが形成され
ている。

【０１５１】アクティブマトリクス基板側の基板にはＦ
ＰＣ１０３１が外部出力端子１００５に取り付けられ、
ドライバー回路と外部出力端子を接続する配線１００
７、１００８が形成されている。ビデオ信号の処理回
路、タイミングパルス発生回路、γ補正回路、メモリ回
路、演算回路などの回路をシリコン基板上に形成して構
成されたＩＣチップを設けてもよい。

【０１５２】上記実施例によって作製された液晶表示装
置には、ＴＮ液晶以外にも様々な液晶を用いることが可
能である。例えば、1998, SID, "Characteristics and
Driving Scheme of Polymer-Stabilized Monostable FL
CD Exhibiting Fast Response Time and High Contrast
Ratio with Gray-Scale Capability" by H. Furue et
al.や、1997, SID DIGEST, 841, "A Full-Color Thresh
oldless Antiferroelectric LCD Exhibiting Wide View
ing Angle with Fast Response Time" by T. Yoshida e
t al.や、1996, J. Mater. Chem. 6(4), 671-673, "Thr
esholdless antiferroelectricity in liquid crystals
and its application to displays" byS. Inui et al.
や、米国特許第5594569 号に開示された液晶を用いるこ
とが可能である。

【０１５３】さらに、本実施例では液晶表示装置を例に
挙げて説明しているが、アクティブマトリクス型の表示
装置であればＥＬ（エレクトロルミネッセンス）表示装
置やＥＣ（エレクトロクロミックス）表示装置に本願発
明を適用することも可能である。

【０１５４】なお、本実施例は実施例１〜７のいずれの
実施例とも自由に組み合わせることが可能である。

【０１５５】〔実施例１０〕本実施例では、本願発明を
用いてＥＬ（エレクトロルミネッセンス）表示装置を作
製した例について説明する。

【０１５６】図１４にアクティブマトリクス型ＥＬディ
スプレイに適用した例を示す。

【０１５７】図１４はアクティブマトリクス型ＥＬディ
スプレイの回路図である。１１は表示領域を表してお
り、その周辺にはＸ方向周辺ドライバー回路１２、Ｙ方
向周辺ドライバー回路１３が設けられている。また、表
示領域１１の各画素は、スイッチ用ＴＦＴ１４、コンデ
ンサ１５、電流制御用ＴＦＴ１６、有機ＥＬ素子１７を
有し、スイッチ用ＴＦＴ１４にＸ方向信号線１８a（ま
たは１８b）、Ｙ方向信号線２０a（または２０b、２０
c）が接続される。また、電流制御用ＴＦＴ１６には、
電源線１９a、１９bが接続される。

【０１５８】本実施例のアクティブマトリクス型ＥＬデ
ィスプレイでは、Ｘ方向周辺ドライバー回路１２、Ｙ方
向周辺ドライバー回路１３に用いられるＴＦＴの構造が
ＧＯＬＤ構造であり、スイッチ用ＴＦＴ１４や電流制御
用ＴＦＴ１６のＴＦＴ構造がＬＤＤ構造となっている。

【０１５９】図１５（Ａ）は本願発明を用いたＥＬ表示
装置の上面図である。図１５（Ａ）において、４０１０
は基板、４０１１は画素部、４０１２はソース線側ドラ
イバー回路、４０１３はゲート線側ドライバー回路であ
り、それぞれのドライバー回路は配線４０１４〜４０１
６を経てＦＰＣ４０１７に至り、外部機器へと接続され
る。

【０１６０】このとき、少なくとも画素部、好ましくは
ドライバー回路及び画素部を囲むようにしてカバー材６
０００、シーリング材（ハウジング材ともいう）７００
０、密封材（第２のシーリング材）７００１が設けられ
ている。

【０１６１】また、図１５（Ｂ）は本実施例のＥＬ表示
装置の断面構造であり、基板４０１０、下地膜４０２１
の上にドライバー回路用ＴＦＴ（但し、ここではｎチャ
ネル型ＴＦＴとｐチャネル型ＴＦＴを組み合わせたＣＭ
ＯＳ回路を図示している。）４０２２及び画素部用ＴＦ
Ｔ４０２３（但し、ここではＥＬ素子への電流を制御す
るＴＦＴだけ図示している。）が形成されている。

【０１６２】本願発明は、ドライバー回路用ＴＦＴ４０
２２、画素部用ＴＦＴ４０２３に際して用いることがで
きる。

【０１６３】本願発明を用いてドライバー回路用ＴＦＴ
４０２２、画素部用ＴＦＴ４０２３が完成したら、樹脂
材料でなる層間絶縁膜（平坦化膜）４０２６の上に画素
部用ＴＦＴ４０２３のドレインと電気的に接続する透明
導電膜でなる画素電極４０２７を形成する。透明導電膜
としては、酸化インジウムと酸化スズとの化合物（ＩＴ
Ｏと呼ばれる）または酸化インジウムと酸化亜鉛との化
合物を用いることができる。そして、画素電極４０２７
を形成したら、絶縁膜４０２８を形成し、画素電極４０
２７上に開口部を形成する。

【０１６４】次に、ＥＬ層４０２９を形成する。ＥＬ層
４０２９は公知のＥＬ材料（正孔注入層、正孔輸送層、
発光層、電子輸送層または電子注入層）を自由に組み合
わせて積層構造または単層構造とすれば良い。どのよう
な構造とするかは公知の技術を用いれば良い。また、Ｅ
Ｌ材料には低分子系材料と高分子系（ポリマー系）材料
がある。低分子系材料を用いる場合は蒸着法を用いる
が、高分子系材料を用いる場合には、スピンコート法、
印刷法またはインクジェット法等の簡易な方法を用いる
ことが可能である。

【０１６５】本実施例では、シャドーマスクを用いて蒸
着法によりＥＬ層を形成する。シャドーマスクを用いて
画素毎に波長の異なる発光が可能な発光層（赤色発光
層、緑色発光層及び青色発光層）を形成することで、カ
ラー表示が可能となる。その他にも、色変換層（ＣＣ
Ｍ）とカラーフィルターを組み合わせた方式、白色発光
層とカラーフィルターを組み合わせた方式があるがいず
れの方法を用いても良い。勿論、単色発光のＥＬ表示装
置とすることもできる。

【０１６６】ＥＬ層４０２９を形成したら、その上に陰
極４０３０を形成する。陰極４０３０とＥＬ層４０２９
の界面に存在する水分や酸素は極力排除しておくことが
望ましい。従って、真空中でＥＬ層４０２９と陰極４０
３０を連続成膜するか、ＥＬ層４０２９を不活性雰囲気
で形成し、大気解放しないで陰極４０３０を形成すると
いった工夫が必要である。本実施例ではマルチチャンバ
ー方式（クラスターツール方式）の成膜装置を用いるこ
とで上述のような成膜を可能とする。

【０１６７】なお、本実施例では陰極４０３０として、
ＬｉＦ（フッ化リチウム）膜とＡｌ（アルミニウム）膜
の積層構造を用いる。具体的にはＥＬ層４０２９上に蒸
着法で１ｎｍ厚のＬｉＦ（フッ化リチウム）膜を形成
し、その上に３００ｎｍ厚のアルミニウム膜を形成す
る。勿論、公知の陰極材料であるＭｇＡｇ電極を用いて
も良い。そして陰極４０３０は４０３１で示される領域
において配線４０１６に接続される。配線４０１６は陰
極４０３０に所定の電圧を与えるための電源供給線であ
り、導電性ペースト材料４０３２を介してＦＰＣ４０１
７に接続される。

【０１６８】４０３１に示された領域において陰極４０
３０と配線４０１６とを電気的に接続するために、層間
絶縁膜４０２６及び絶縁膜４０２８にコンタクトホール
を形成する必要がある。これらは層間絶縁膜４０２６の
エッチング時（画素電極用コンタクトホールの形成時）
や絶縁膜４０２８のエッチング時（ＥＬ層形成前の開口
部の形成時）に形成しておけば良い。また、絶縁膜４０
２８をエッチングする際に、層間絶縁膜４０２６まで一
括でエッチングしても良い。この場合、層間絶縁膜４０
２６と絶縁膜４０２８が同じ樹脂材料であれば、コンタ
クトホールの形状を良好なものとすることができる。

【０１６９】このようにして形成されたＥＬ素子の表面
を覆って、パッシベーション膜６００３、充填材６００
４、カバー材６０００が形成される。

【０１７０】さらに、ＥＬ素子部を囲むようにして、カ
バー材６０００と基板４０１０の内側にシーリング材が
設けられ、さらにシーリング材７０００の外側には密封
材（第２のシーリング材）７００１が形成される。

【０１７１】このとき、この充填材６００４は、カバー
材６０００を接着するための接着剤としても機能する。
充填材６００４としては、ＰＶＣ（ポリビニルクロライ
ド）、エポキシ樹脂、シリコーン樹脂、ＰＶＢ（ポリビ
ニルブチラル）またはＥＶＡ（エチレンビニルアセテー
ト）を用いることができる。この充填材６００４の内部
に乾燥剤を設けておくと、吸湿効果を保持できるので好
ましい。

【０１７２】また、充填材６００４の中にスペーサーを
含有させてもよい。このとき、スペーサーをＢａＯなど
からなる粒状物質とし、スペーサー自体に吸湿性をもた
せてもよい。

【０１７３】スペーサーを設けた場合、パッシベーショ
ン膜６００３はスペーサー圧を緩和することができる。
また、パッシベーション膜とは別に、スペーサー圧を緩
和する樹脂膜などを設けてもよい。

【０１７４】また、カバー材６０００としては、ガラス
板、アルミニウム板、ステンレス板、ＦＲＰ（Ｆｉｂｅ
ｒｇｌａｓｓ−ＲｅｉｎｆｏｒｃｅｄＰｌａｓｔｉｃ
ｓ）板、ＰＶＦ（ポリビニルフルオライド）フィルム、
マイラーフィルム、ポリエステルフィルムまたはアクリ
ルフィルムを用いることができる。なお、充填材６００
４としてＰＶＢやＥＶＡを用いる場合、数十μｍのアル
ミニウムホイルをＰＶＦフィルムやマイラーフィルムで
挟んだ構造のシートを用いることが好ましい。

【０１７５】但し、ＥＬ素子からの発光方向（光の放射
方向）によっては、カバー材６０００が透光性を有する
必要がある。

【０１７６】また、配線４０１６はシーリング材７００
０および密封材７００１と基板４０１０との隙間を通っ
てＦＰＣ４０１７に電気的に接続される。なお、ここで
は配線４０１６について説明したが、他の配線４０１
４、４０１５も同様にしてシーリング材７０００および
密封材７００１の下を通ってＦＰＣ４０１７に電気的に
接続される。

【０１７７】なお、本実施例は実施例１〜７のいずれの
実施例とも自由に組み合わせることが可能である。

【０１７８】〔実施例１０〕本願発明は従来のＭＯＳＦ
ＥＴ上に層間絶縁膜を形成し、その上にＴＦＴを形成す
る際に用いることも可能である。即ち、半導体回路上に
反射型ＡＭ−ＬＣＤが形成された三次元構造の半導体装
置を実現することも可能である。

【０１７９】また、前記半導体回路はＳＩＭＯＸ、Ｓｍ
ａｒｔ−Ｃｕｔ（SOITEC社の登録商標）、ＥＬＴＲＡＮ
（キャノン株式会社の登録商標）などのＳＯＩ基板上に
形成されたものであっても良い。

【０１８０】なお、本実施例を実施するにあたって、実
施例１〜８のいずれの構成を組み合わせても構わない。

【０１８１】〔実施例１１〕本願発明を実施して形成さ
れたＣＭＯＳ回路や画素部は様々な電気光学装置（アク
ティブマトリクス型液晶ディスプレイ、アクティブマト
リクス型ＥＬディスプレイ、アクティブマトリクス型Ｅ
Ｃディスプレイ）に用いることができる。即ち、それら
電気光学装置を表示部として組み込んだ電子機器全てに
本願発明を実施できる。

【０１８２】その様な電子機器としては、ビデオカメ
ラ、デジタルカメラ、プロジェクター（リア型またはフ
ロント型）、ヘッドマウントディスプレイ（ゴーグル型
ディスプレイ）、カーナビゲーション、カーステレオ、
パーソナルコンピュータ、携帯情報端末（モバイルコン
ピュータ、携帯電話または電子書籍等）などが挙げられ
る。それらの一例を図１６、図１７及び図１８に示す。

【０１８３】図１６（Ａ）はパーソナルコンピュータで
あり、本体２００１、画像入力部２００２、表示部２０
０３、キーボード２００４等を含む。本発明を画像入力
部２００２、表示部２００３やその他の信号制御回路に
適用することができる。

【０１８４】図１６（Ｂ）はビデオカメラであり、本体
２１０１、表示部２１０２、音声入力部２１０３、操作
スイッチ２１０４、バッテリー２１０５、受像部２１０
６等を含む。本発明を表示部２１０２やその他の信号制
御回路に適用することができる。

【０１８５】図１６（Ｃ）はモバイルコンピュータ（モ
ービルコンピュータ）であり、本体２２０１、カメラ部
２２０２、受像部２２０３、操作スイッチ２２０４、表
示部２２０５等を含む。本発明は表示部２２０５やその
他の信号制御回路に適用できる。

【０１８６】図１６（Ｄ）はゴーグル型ディスプレイで
あり、本体２３０１、表示部２３０２、アーム部２３０
３等を含む。本発明は表示部２３０２やその他の信号制
御回路に適用することができる。

【０１８７】図１６（Ｅ）はプログラムを記録した記録
媒体（以下、記録媒体と呼ぶ）を用いるプレーヤーであ
り、本体２４０１、表示部２４０２、スピーカ部２４０
３、記録媒体２４０４、操作スイッチ２４０５等を含
む。なお、このプレーヤーは記録媒体としてＤＶＤ（Ｄ
ｉｇｔｉａｌＶｅｒｓａｔｉｌｅＤｉｓｃ）、ＣＤ
等を用い、音楽鑑賞や映画鑑賞やゲームやインターネッ
トを行うことができる。本発明は表示部２４０２やその
他の信号制御回路に適用することができる。

【０１８８】図１６（Ｆ）はデジタルカメラであり、本
体２５０１、表示部２５０２、接眼部２５０３、操作ス
イッチ２５０４、受像部（図示しない）等を含む。本願
発明を表示部２５０２やその他の信号制御回路に適用す
ることができる。

【０１８９】図１７（Ａ）はフロント型プロジェクター
であり、投射装置２６０１、スクリーン２６０２等を含
む。本発明は投射装置２６０１の一部を構成する液晶表
示装置２８０８やその他の信号制御回路に適用すること
ができる。

【０１９０】図１７（Ｂ）はリア型プロジェクターであ
り、本体２７０１、投射装置２７０２、ミラー２７０
３、スクリーン２７０４等を含む。本発明は投射装置２
７０２の一部を構成する液晶表示装置２８０８やその他
の信号制御回路に適用することができる。

【０１９１】なお、図１７（Ｃ）は、図１７（Ａ）及び
図１７（Ｂ）中における投射装置２６０１、２７０２の
構造の一例を示した図である。投射装置２６０１、２７
０２は、光源光学系２８０１、ミラー２８０２、２８０
４〜２８０６、ダイクロイックミラー２８０３、プリズ
ム２８０７、液晶表示装置２８０８、位相差板２８０
９、投射光学系２８１０で構成される。投射光学系２８
１０は、投射レンズを含む光学系で構成される。本実施
例は三板式の例を示したが、特に限定されず、例えば単
板式であってもよい。また、図１７（Ｃ）中において矢
印で示した光路に実施者が適宜、光学レンズや、偏光機
能を有するフィルムや、位相差を調節するためのフィル
ム、ＩＲフィルム等の光学系を設けてもよい。

【０１９２】また、図１７（Ｄ）は、図１７（Ｃ）中に
おける光源光学系２８０１の構造の一例を示した図であ
る。本実施例では、光源光学系２８０１は、リフレクタ
ー２８１１、光源２８１２、レンズアレイ２８１３、２
８１４、偏光変換素子２８１５、集光レンズ２８１６で
構成される。なお、図１７（Ｄ）に示した光源光学系は
一例であって特に限定されない。例えば、光源光学系に
実施者が適宜、光学レンズや、偏光機能を有するフィル
ムや、位相差を調節するフィルム、ＩＲフィルム等の光
学系を設けてもよい。

【０１９３】ただし、図１７に示したプロジェクターに
おいては、透過型の電気光学装置を用いた場合を示して
おり、反射型の電気光学装置及びＥＬ表示装置での適用
例は図示していない。

【０１９４】図１８（Ａ）は携帯電話であり、本体２９
０１、音声出力部２９０２、音声入力部２９０３、表示
部２９０４、操作スイッチ２９０５、アンテナ２９０６
等を含む。本願発明を音声出力部２９０２、音声入力部
２９０３、表示部２９０４やその他の信号制御回路に適
用することができる。

【０１９５】図１８（Ｂ）は携帯書籍（電子書籍）であ
り、本体３００１、表示部３００２、３００３、記憶媒
体３００４、操作スイッチ３００５、アンテナ３００６
等を含む。本発明は表示部３００２、３００３やその他
の信号回路に適用することができる。

【０１９６】図１８（Ｃ）はディスプレイであり、本体
３１０１、支持台３１０２、表示部３１０３等を含む。
本発明は表示部３１０３に適用することができる。本発
明のディスプレイは特に大画面化した場合において有利
であり、対角１０インチ以上（特に３０インチ以上）の
ディスプレイには有利である。

【０１９７】以上の様に、本願発明の適用範囲は極めて
広く、あらゆる分野の電子機器に適用することが可能で
ある。また、本実施例の電子機器は実施例１〜７のどの
ような組み合わせからなる構成を用いても実現すること
ができる。

【０１９８】

【発明の効果】本願発明を用いることにより、ＡＭ−Ｌ
ＣＤに代表される電気光学装置において、同一基板上に
移動度を優先するＴＦＴと、オフ電流の小さいＴＦＴと
を機能に応じた回路に適用して、高い駆動能力と高い信
頼性を有する電気光学装置を実現することが可能であ
る。

【図面の簡単な説明】

【図１】ＡＭ−ＬＣＤの断面構造を示す図。

【図２】ＡＭ−ＬＣＤの作製工程を示す図。

【図３】ＡＭ−ＬＣＤの作製工程を示す図。

【図４】ＡＭ−ＬＣＤの作製工程を示す図。

【図５】ＡＭ−ＬＣＤの作製工程を示す図。

【図６】ＡＭ−ＬＣＤ回路配置を示す図。

【図７】ＡＭ−ＬＣＤの作製工程を示す図。

【図８】ＡＭ−ＬＣＤの作製工程を示す図。

【図９】ＡＭ−ＬＣＤの作製工程を示す図。

【図１０】ＡＭ−ＬＣＤの断面構造を示す図。

【図１１】画素部の上面構造を示す図。

【図１２】画素部の断面構造を示す図。

【図１３】ＡＭ−ＬＣＤの外観を示す図。

【図１４】ＥＬパネル回路図。

【図１５】ＥＬパネル上面図及び断面図。

【図１６】電子機器の一例を示す図。

【図１７】電子機器の一例を示す図。

【図１８】電子機器の一例を示す図。

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁷ 識別記号ＦＩテーマコート゛(参考）Ｈ０１Ｌ 29/78 ６２７Ｇ

Claims

【特許請求の範囲】

【請求項１】同一基板上に形成されたドライバー回路と
画素部とを有する半導体装置において、前記ドライバー
回路及び前記画素部は、チャネル形成領域と、一対の高
濃度不純物領域と、低濃度不純物領域とからなるＮチャ
ネル型ＴＦＴを有し、前記ドライバー回路に含まれる少
なくとも一部のＮチャネル型ＴＦＴの低濃度不純物領域
に含まれる１５族に属する元素の濃度は、前記画素部に
含まれる少なくとも一部のＮチャネル型ＴＦＴの低濃度
不純物領域に含まれる１５族に属する元素の濃度と比較
して高いことを特徴とする半導体装置。
【請求項２】同一基板上に形成されたドライバー回路と
画素部とを有する半導体装置において、前記ドライバー
回路及び前記画素部は、チャネル形成領域と、一対の高
濃度不純物領域と、低濃度不純物領域とからなるＮチャ
ネル型ＴＦＴを有し、前記ドライバー回路に含まれる少
なくとも一部のＮチャネル型ＴＦＴの高濃度不純物領域
に含まれる１５族に属する元素の濃度は、前記画素部に
含まれる少なくとも一部のＮチャネル型ＴＦＴの高濃度
不純物領域に含まれる１５族に属する元素の濃度と比較
して高いことを特徴とする半導体装置。
【請求項３】同一基板上に形成されたドライバー回路と
画素部とを有する半導体装置において、前記ドライバー
回路及び前記画素部は、チャネル形成領域と、前記チャ
ネル形成領域に接して形成されたゲート絶縁膜と、前記
ゲート絶縁膜に接して形成されたゲート電極と、前記チ
ャネル形成領域を挟んで形成された一対の低濃度不純物
領域と、前記低濃度不純物領域に接して形成された高濃
度不純物領域とからなるＮチャネル型ＴＦＴを有し、前
記ドライバー回路に含まれる少なくとも一部のＮチャネ
ル型ＴＦＴの前記低濃度不純物領域は、前記ゲート絶縁
膜を介して前記ゲート電極と重なり、前記画素部に含ま
れる少なくとも一部のＮチャネル型ＴＦＴの前記低濃度
不純物領域は、前記ゲート電極と重ならないことを特徴
とする半導体装置。
【請求項４】請求項１乃至３のいずれか一において、前
記ドライバー回路のＮチャネル型ＴＦＴの前記低濃度不
純物領域のチャネル長方向の幅は、前記画素部のＮチャ
ネル型ＴＦＴの前記低濃度不純物領域のチャネル長方向
の幅と異なることを特徴とする半導体装置。
【請求項５】請求項１乃至４のいずれか一において、前
記画素部は、遮蔽層と、前記遮蔽層に接して形成された
絶縁膜と、前記絶縁膜に接して形成されたチャネル形成
領域と、前記チャネル形成領域に接して形成されたゲー
ト絶縁膜と、前記ゲート絶縁膜に接して形成されたゲー
ト電極と、前記チャネル形成領域を挟んで形成された一
対の低濃度不純物領域と、前記低濃度不純物領域に接し
て形成された高濃度不純物領域とからなるＮチャネル型
ＴＦＴを有することを特徴とする半導体装置。
【請求項６】請求項５において、前記遮蔽層は、前記絶
縁膜を介して前記チャネル形成領域及び前記低濃度不純
物領域と重なることを特徴とする半導体装置。
【請求項７】請求項５または請求項６において、前記遮
蔽層のチャネル長方向の幅は、前記ゲート電極のチャネ
ル長方向の幅より広いことを特徴とする半導体装置。
【請求項８】同一基板上にドライバー回路と画素部とを
有する半導体装置の作製方法であって、基板上に遮蔽層
を形成する第１工程と、前記遮蔽層及び前記基板を覆う
絶縁膜を形成する第２工程と、前記絶縁膜上に半導体層
を形成する第３工程と、前記半導体層に対して結晶化を
行う第４工程と、前記結晶化された半導体層をパターニ
ングしてドライバー回路の活性層と画素部の活性層とを
形成する第５工程と、前記活性層の上にゲート絶縁膜を形成する第６工程と、
前記ドライバー回路の活性層に対して第１のマスクを用
いて選択的に１５族に属する元素を添加する第７工程
と、前記絶縁膜上に配線を形成する第８工程と、前記ドライ
バー回路及び前記画素部の活性層に対して前記配線をマ
スクとして選択的に１５族に属する元素を添加する第９
工程と、前記ドライバー回路及び前記画素部の活性層に
対して第２のマスクを用いて選択的に１５族に属する元
素を添加する第１０工程と、を有することを特徴とする
半導体装置の作製方法。
【請求項９】請求項８において、前記第７工程で添加さ
れる１５族に属する元素の濃度は、前記第９工程で添加
される１５族に属する元素の濃度よりも高く、前記第１
０工程で添加される１５族に属する元素の濃度よりも低
いことを特徴とする半導体装置の作製方法。
【請求項１０】同一基板上にドライバー回路と画素部と
を有する半導体装置の作製方法であって、基板上に遮蔽
層を形成する第１工程と、前記遮蔽層及び前記基板を覆
う絶縁膜を形成する第２工程と、前記絶縁膜上に半導体
層を形成する第３工程と、前記半導体層に対して結晶化
を行う第４工程と、前記結晶化された半導体層をパター
ニングしてドライバー回路の活性層と画素部の活性層と
を形成する第５工程と、前記活性層の上にゲート絶縁膜を形成する第６工程と、
前記ドライバー回路の活性層に対して第１のマスクを用
いて選択的に１５族に属する元素を添加する第７工程
と、活性層に添加された前記１５族に属する元素を活性
化させる第１の処理を行う第８工程と、前記絶縁膜上に配線を形成する第９工程と、前記ドライ
バー回路及び前記画素部の活性層に対して前記配線をマ
スクとして選択的に１５族に属する元素を添加する第１
０工程と、前記ドライバー回路及び前記画素部の活性層
に対して第２のマスクを用いて選択的に１５族に属する
元素を添加する第１１工程と、活性層に添加された前記
１５族に属する元素を活性化させる第２の処理を行う第
１２工程と、を有することを特徴とする半導体装置の作
製方法。
【請求項１１】請求項８乃至１０のいずれか一におい
て、前記遮蔽層は画素部となる領域のみに形成されるこ
とを特徴とする半導体装置の作製方法。
【請求項１２】請求項８乃至１１のいずれか一におい
て、前記第２のマスクは裏面露光により形成されること
を特徴とする半導体装置の作製方法。