JP2003223120A

JP2003223120A - 半導体表示装置

Info

Publication number: JP2003223120A
Application number: JP2002021846A
Authority: JP
Inventors: Keiichi Sano; 景一佐野
Original assignee: Sanyo Electric Co Ltd
Current assignee: Sanyo Electric Co Ltd
Priority date: 2002-01-30
Filing date: 2002-01-30
Publication date: 2003-08-08

Abstract

(57)【要約】【課題】アクティブマトリクス方式にて駆動される表示
装置の高速応答性や制御性を低下させることなく、各画
素の開口率を向上させることのできる半導体表示装置を
提供する。【解決手段】有機エレクトロルミネッセンス（ＥＬ）素
子を発光体とする表示装置をアクティブマトリクス方式
にて駆動するために、１つの画素についてその画素駆動
部に駆動用薄膜トランジスタ（ＴＦＴ）２２と画素スイ
ッチング用（ＳＷ用）ＴＦＴ２１とを備える。この表示
装置は、ガラス基板４１上に形成した積層膜により構成
されており、駆動用ＴＦＴ２２がボトムゲート構造を、
ＳＷ用ＴＦＴ２１がトップゲート構造を有する。駆動用
ＴＦＴ２２のゲート絶縁膜は厚く、またＳＷ用ＴＦＴの
ゲート絶縁膜は薄く形成されている。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、表示装置の画素毎
に複数の薄膜トランジスタを有して構成されたアクティ
ブマトリクス駆動方式の半導体表示装置およびその製造
方法に関する。

【０００２】

【従来の技術】近年、薄膜トランジスタ（ＴＦＴ：Thin
Film Transistor）を有して構成されたアクティブマト
リクス駆動方式の半導体表示装置が広く利用されるよう
になってきている。特に、有機エレクトロルミネッセン
ス（ＥＬ：Electroluminescence ）素子を発光源とする
有機発光表示装置（ＯＬＥＤ：Organic Light Emitting
Display）は、液晶表示装置にとって代わりうる表示装
置として盛んに研究開発がすすめられている。

【０００３】このＯＬＥＤは電流を流すことにより発光
する素子を用いていることから、表示信号の記憶素子
（補助容量）を用いたアクティブマトリクス方式にて駆
動するためには、画素あたり少なくとも２つのＴＦＴを
必要とする。これらのＴＦＴとは、図８に１つの画素を
拡大した平面図を示すように、表示信号の入力に基づい
て画素の発光状態を制御する駆動用ＴＦＴ１０２と、そ
の表示信号を外部から駆動用ＴＦＴ１０２に伝達する画
素スイッチング用ＴＦＴ（ＳＷ用ＴＦＴ）１０３であ
る。このうち、ＳＷ用ＴＦＴ１０３は、表示装置の走査
サイクル毎に画素の表示信号を駆動用ＴＦＴ１０２に伝
達するとともに、その表示信号を補助容量１０４に保持
させる機能を有している。他方、駆動用ＴＦＴ１０２
は、ＳＷ用ＴＦＴ１０３から伝達された（補助容量１０
４に保持された）表示信号に基づいて画素の発光素子に
流す電流を制御する機能を有している。

【０００４】そして、これら機能の異なる２種のＴＦＴ
には通常、異なった特性が求められている。まず、ＳＷ
用ＴＦＴ１０３には、表示信号を所定の期間保持するた
めにオフリーク電流の小さい特性が求められる。これ
は、オフリーク電流が大きいと補助容量１０４に記憶し
た表示信号の変化が速くなってしまい、表示状態を所定
期間維持することができなくなるためである。また、駆
動用ＴＦＴ１０２には、均一で制御性のよい入出力特性
が求められる。これは、入力信号に対する出力特性がそ
ろっていないと、あるレベルの表示信号に対して画素毎
に発光状態が異なってしまい、表示面にムラが発生する
ためである。加えて、その入出力の信号レベルは制御性
のよいものとすることが望ましい。これにより、制御が
容易になるとともに回路を簡素に構成することができる
ようになる。

【０００５】こうした理由から、上記２種のＴＦＴは各
々、これらの特性が得られるように構成される。たとえ
ば、ＳＷ用ＴＦＴ１０３については、オフリーク電流を
低減するためにチャネル領域にゲートを２つ並べたダブ
ルゲート電極１０５が採用されることがある。また、駆
動用ＴＦＴ１０２については、素子の均一性や制御性を
確保できるように考慮して、そのチャネル長Ｌ等の寸法
が決定される。

【０００６】

【発明が解決しようとする課題】ところで、ＳＷ用ＴＦ
Ｔ１０３は、走査サイクル毎の表示信号を正確に駆動用
ＴＦＴ１０２に伝達する必要がある。このため、ＳＷ用
ＴＦＴ１０３には、上記補助容量１０４をすばやく充電
するに足る電流駆動能力が要求される。また同時に、Ｓ
Ｗ用ＴＦＴ１０３は、画素の開口率向上の観点からその
素子寸法をより縮小することが望ましい。したがって、
ＳＷ用ＴＦＴ１０３としては、小型で十分に電流を流す
能力があり、かつその入出力の信号レベルは制御性のよ
いものが求められる。すなわち、ＳＷ用ＴＦＴ１０３の
ゲート絶縁膜の膜厚については、これを可能な限り薄く
形成することが好ましい。

【０００７】また通常、上記駆動用ＴＦＴ１０２とＳＷ
用ＴＦＴ１０３とは、製造にかかる工程数等を考慮し
て、各々の半導体層となる膜が同じ層に形成される。図
９は、図８のＸ−Ｘ’線およびＹ−Ｙ’線に沿った断面
図である。図９に示すように、ＳＷ用ＴＦＴ１０３を駆
動用ＴＦＴ１０２と同じ層に形成すると、ＳＷ用ＴＦＴ
１０３の膜厚の薄いゲート絶縁膜１０６に合わせて駆動
用ＴＦＴ１０２が形成されることになる。その結果、駆
動用ＴＦＴ１０２に対する入出力特性の均一性と制御性
とを確保するためには、そのチャネル長Ｌ２の寸法を大
きくとる必要がある。すなわちこの場合、表示装置を構
成する画素の開口率が制限されてしまうことになる。そ
して、こうした画素の開口率の制限が表示装置の表示品
質に及ぼす影響は無視できないものとなっている。

【０００８】本発明は、こうした実情に鑑みてなされた
ものであり、その目的は、アクティブマトリクス方式に
て駆動される表示装置の高速応答性や制御性を低下させ
ることなく、各画素の開口率を向上させることのできる
半導体表示装置を提供することにある。

【０００９】

【課題を解決するための手段】以下、上記目的を達成す
るための手段について記載する。請求項１に記載の発明
は、半導体表示装置として、表示装置基板上に形成され
た画素毎に、駆動回路から付与される走査信号に基づい
てスイッチング動作を行う画素スイッチング用薄膜トラ
ンジスタと、このスイッチング動作に基づいて画素を駆
動する駆動用薄膜トランジスタとを備えるものであっ
て、前記画素スイッチング用薄膜トランジスタと前記駆
動用薄膜トランジスタとのうち、一方がトップゲート構
造に、他方がボトムゲート構造に形成されてなることを
その要旨とする。

【００１０】また、請求項２に記載の発明は、請求項１
記載の半導体表示装置において、前記画素スイッチング
用薄膜トランジスタがトップゲート構造に、前記駆動用
薄膜トランジスタがボトムゲート構造に形成されてなる
ことをその要旨とする。

【００１１】また、請求項３に記載の発明は、請求項２
記載の半導体表示装置において、前記駆動回路を構成す
る薄膜トランジスタが、前記画素スイッチング用薄膜ト
ランジスタ共々、トップゲート構造にて形成されてなる
ことをその要旨とする。

【００１２】また、請求項４に記載の発明は、請求項１
〜３のいずれかに記載の半導体表示装置において、前記
画素スイッチング用薄膜トランジスタと前記駆動用薄膜
トランジスタとで、その各ゲート絶縁膜の膜厚が異なら
しめられてなることをその要旨とする。

【００１３】また、請求項５に記載の発明は、請求項４
記載の半導体表示装置において、前記駆動用薄膜トラン
ジスタは、前記画素スイッチング用薄膜トランジスタに
比べて、そのゲート絶縁膜の膜厚が厚く形成されてなる
ことを要旨とする。

【００１４】また、請求項６に記載の発明は、請求項１
〜５のいずれかに記載の半導体表示装置において、前記
画素スイッチング用薄膜トランジスタと前記駆動用薄膜
トランジスタとで、その各チャネル領域における結晶の
粒径が異ならしめられてなることをその要旨とする。

【００１５】また、請求項７に記載の発明は、請求項６
記載の半導体表示装置において、前記駆動用薄膜トラン
ジスタは、前記画素スイッチング用薄膜トランジスタに
比べて、そのチャネル領域における結晶の粒径が小径に
形成されてなることをその要旨とする。

【００１６】また、請求項８に記載の発明は、半導体表
示装置として、表示装置基板上に形成された画素毎に、
駆動回路から付与される走査信号に基づいてスイッチン
グ動作を行う画素スイッチング用薄膜トランジスタと、
このスイッチング動作に基づいて画素を駆動する駆動用
薄膜トランジスタとを備える半導体表示装置であって、
前記画素スイッチング用薄膜トランジスタと前記駆動用
薄膜トランジスタとで、その各ゲート絶縁膜の物理特性
が異ならしめられてなることをその要旨とする。

【００１７】また、請求項９に記載の発明は、請求項８
記載の半導体表示装置において、前記画素スイッチング
用薄膜トランジスタと前記駆動用薄膜トランジスタと
で、その各ゲート絶縁膜の膜厚が異ならしめられてなる
ことをその要旨とする。

【００１８】また、請求項１０に記載の発明は、請求項
９記載の半導体表示装置において、前記駆動用薄膜トラ
ンジスタは、前記画素スイッチング用薄膜トランジスタ
に比べて、そのゲート絶縁膜の膜厚が厚く形成されてな
ることをその要旨とする。

【００１９】また、請求項１１に記載の発明は、請求項
８〜１０のいずれかに記載の半導体表示装置において、
前記画素スイッチング用薄膜トランジスタと前記駆動用
薄膜トランジスタとで、その各チャネル領域における結
晶の粒径が異ならしめられてなることをその要旨とす
る。

【００２０】そして、請求項１２に記載の発明は、請求
項１１記載の半導体表示装置において、前記駆動用薄膜
トランジスタは、前記画素スイッチング用薄膜トランジ
スタに比べて、そのチャネル領域における結晶の粒径が
小径に形成されてなることをその要旨とする。

【００２１】

【発明の実施の形態】以下、本発明にかかる半導体表示
装置を、カラー表示装置に適用した一実施の形態につい
て図１〜図７を使って説明する。なお、本実施の形態に
おいて示す半導体表示装置は、トップゲート構造とボト
ムゲート構造とを有し、発光素子として有機エレクトロ
ルミネッセンス（ＥＬ）を用いている。

【００２２】まず、本実施の形態の半導体表示装置の構
成例について図１および図２を使って説明する。図１は
この表示装置の表示面を構成する基板の拡大平面図であ
り、１つ画素の構成を示している。上記表示面にはこの
画素が格子状をなして構成されており、上記基板上にお
いてその表示面の周辺には表示装置を駆動するための図
示しない駆動回路が配置されている。図１に示されるよ
うに、１つの画素は駆動回路から延設されている各種配
線に対応して、有機ＥＬ素子が形成されている発光部１
６と、それを制御するための駆動素子が形成されている
画素駆動部１７とを有して構成されている。そして、こ
の画素は以下の各種配線の信号および電源電圧に基づい
て所定のレベル（輝度）にて発光するように構成されて
いる。

【００２３】図１において画素左端に縦方向に設けられ
たドレイン信号線１１は、表示信号を伝達する信号配線
である。また、画素右端に縦方向に設けられた駆動電源
線１２は、有機ＥＬ素子を発光させるための電流を供給
する電源配線である。他方、図１において画素上端に横
方向に設けられたゲート信号線１３は、ドレイン信号線
１１により与えられる表示信号の画素内への伝達を制御
する信号配線である。さらに、ゲート信号線１３と平行
して設けられている容量電源線１４は、その伝達された
表示信号を画素内に記憶するために設けられた補助容量
１５を充電する電源配線である。この容量電源線１４
は、換言すれば、表示信号を記憶する補助容量１５に対
しての基準電位となっている。

【００２４】これら各種配線から付与される信号および
電源電圧によって、画素駆動部１７を構成する薄膜トラ
ンジスタ（ＴＦＴ）が以下のように動作して画素の発光
部１６が発光する。まず、画素に対する表示信号がドレ
イン信号線１１に与えられ、それに対応した所定のタイ
ミングにてゲート信号線１３に活性化信号が与えられ
る。このゲート信号線１３に対する活性化信号が走査信
号となり、その周期にて各画素における表示状態が更新
される。この走査線信号によって活性化された画素スイ
ッチング用（ＳＷ用）ＴＦＴ２１は、ドレイン信号線１
１の表示信号を補助容量１５および駆動用ＴＦＴ２２に
伝達する。そののち、ゲート信号線１３が不活性にされ
ると、補助容量１５はその伝達された表示信号を次の走
査信号が与えられるまで保持する。そして、この補助容
量１５に保持された表示信号を入力として、駆動用ＴＦ
Ｔ２２が、その入出力特性によって決まる電流を駆動電
源線１２から有機ＥＬ素子の透明電極（陽極）３１、そ
して図示しない陰極へと流すように動作して発光部を発
光させる。なおここで、ＳＷ用ＴＦＴ２１のゲート電極
２１Ｇは、半導体層のチャネル領域を直列に２分割した
ダブルゲート構造により形成してある。これは、補助容
量１５が保持している表示信号を、ＳＷ用ＴＦＴ２１の
オフリーク電流により変化させないようにするためであ
る。

【００２５】ところで、本実施の形態の表示装置におい
ては、画素駆動部１７を構成しているＳＷ用ＴＦＴ２１
および駆動用ＴＦＴ２２は、それぞれトップゲート構造
およびボトムゲート構造にて形成してある。

【００２６】図２（ａ）は、それらＴＦＴとその周辺の
構成を、先の図１におけるＡ−Ａ’線およびＢ−Ｂ’線
に沿った断面に対応して示す図である。図２（ａ）に示
したように、この表示装置は、ガラス基板４１にボトム
ゲート層４２、ボトムゲート絶縁膜４３、半導体層４
４、トップゲート絶縁膜４５、トップゲート層４６、配
線層絶縁膜４７、配線層４８、および第１平坦化膜４９
などをこの順に堆積形成してある。なお、これら積層膜
の構成と材料、およびその膜厚は次の表に示すとおりで
ある。

【００２７】

【表１】

【００２８】このうち、ボトムゲート層４２、半導体層
４４、トップゲート層４６、および配線層４８はパター
ン形成されている。また、これらパターン形成された各
層に対応してボトムゲート絶縁膜４３、トップゲート絶
縁膜４５、配線層絶縁膜４７、および第１平坦化膜には
コンタクトホールが形成され、そこに配線材料が充填さ
れて各層間の電気的接続が確保されている。なお、ボト
ムゲート絶縁膜４３、トップゲート絶縁膜４５、および
配線層絶縁膜４７がシリコン窒化膜（ＳｉＮ）とシリコ
ン酸化膜（ＳｉＯ2 ）との積層膜により構成してあるの
は、各層ごとに注入した不純物等が各層間の接触界面を
越えて拡散することがないようにするためである。

【００２９】ここで、ＳＷ用ＴＦＴ２１はトップゲート
構造にて、また駆動用ＴＦＴ２２はボトムゲート構造に
て形成してある。すなわち、両者のゲート電極は、トッ
プゲート絶縁膜４５およびボトムゲート絶縁膜４３によ
り、それぞれ半導体層４４に形成されたチャネル領域２
１Ｃおよび２２Ｃと絶縁されている。こうして、各ＴＦ
Ｔのゲート絶縁膜を互いに異なる層にて形成することに
よって、それら各特性を異ならしめられたものとするこ
とを容易にしている。そして、本実施の形態において
は、ＳＷ用ＴＦＴ２１が小型であっても十分な電流駆動
能力を確保できるように、トップゲート絶縁膜４５を薄
く形成してある。また、駆動用ＴＦＴ２２が制御性のよ
い入出力特性となり、かつそのチャネル２２Ｃのチャネ
ル長寸法Ｌ１が大きくならないように、ボトムゲート絶
縁膜４３を厚く形成してある（表１参照）。なおここ
で、制御性がよいとはすなわち、ゲート電極２２Ｇに入
力される信号レベル（駆動電源線１２の電位に対するゲ
ート電極２２Ｇの電位）が、発光部１６の発光輝度を制
御するのに適した範囲の電流を駆動可能であるというこ
とである。さらに、上記２種のＴＦＴは、半導体層４４
を構成している多結晶シリコン膜の結晶の粒径が、チャ
ネル領域２１Ｃとチャネル領域２２Ｃとで異ならしめら
れて形成してある。特に、本実施の形態においては、駆
動用ＴＦＴ２２のチャネル領域２２Ｃにおける結晶の粒
径が小さく形成してある。このため、駆動用ＴＦＴ２２
のチャネル領域２２Ｃの結晶粒の界面が画素毎にそろう
ことで物理的な構造のばらつきが小さくなり、同駆動用
ＴＦＴ２２の入出力特性が複数の素子間でより均一化さ
れたものとなる。こうしてＳＷ用ＴＦＴ２１および駆動
用ＴＦＴ２２は、それら各ゲート絶縁膜の膜厚を適切に
選ぶことによりそれぞれのＴＦＴに要求される特性を満
たしつつ、その素子寸法が最小となるように設計してあ
る。

【００３０】ちなみに、第１平坦化膜４９上面の発光部
１６の領域においては陽極３１が形成されており、さら
にその上面には画素駆動部１７の領域を含めて有機ＥＬ
素子層５０、および陰極３２がこの順に堆積形成されて
いる。図２（ｂ）はその断面を拡大して示す図であり、
有機ＥＬ素子層５０とその上下層を含む積層膜の積層構
造を示している。ここで、この陽極３１としては、イン
ジウムとスズとの酸化物である透明な「ＩＴＯ」（Indi
um Tin Oxide）を用いている。また、有機ＥＬ素子層５
０の材料および構成は、次の表に示すとおりである。

【００３１】

【表２】

【００３２】ただし、上記表２において略称にて記載し
た材料の正式名称は以下のとおりである。「ＮＰＢ」…N,N'-Di(naphthalene-1-yl)-N,N'-dipheny
l-benzidine 「Ａｌｑ３」…Tris(8-hydroxyquinolinato)aluminum 「ＤＣＪＴＢ」…(2-(1,1-Dimethylethyl)-6-(2-(2,3,
6,7-tetrahydro-1,1,7,7-tetramethyl-1H,5H-benzo[ij]
quinolizin-9-yl)ethenyl)-4H-pyran-4-ylidene)propan
edinitrile 「Ｃｏｕｍａｒｉｎ６」…3-(2-Benzothiazolyl)-7-
(diethylamino)coumarin 「ＢＡｌｑ」…(1,1'-Bisphenyl-4-Olato)bis(2-methyl
-8-quinolinplate-N1,08)Aluminum 上記ホール輸送層５２、電子輸送層５４、電子注入層５
５、および陰極３２は全画素に共通に形成されており、
発光層５３は陽極３１の形状に対応して各発光色の材料
の膜が島状に形成されている。また、陽極３１の上面に
はこれを囲繞してその端部を覆うように第２平坦化膜５
１が形成してある。これは、陽極３１の厚みに起因して
形成される有機ＥＬ素子層５０の段差５８において、絶
縁不良が発生したり電界集中による劣化が助長されたり
するのを防止するためである。

【００３３】次に、上述の半導体表示装置の製造方法に
ついて説明する。図３〜図７は、先の図１および図２に
示した表示装置についてその製造工程例を示す図であ
り、いずれも図１に示したＡ−Ａ’線およびＢ−Ｂ’線
に沿った基板断面に対応させて示したものである。そし
てさらに、各工程に対応して、表示装置の表示面の周辺
に駆動回路として同時形成するｐ型およびｎ型のＴＦＴ
も併せて示してある。なお、これら各工程において形成
する膜の材料や膜厚等は、たとえば先の表１に示したも
のを用いることができる。また、この製造工程では、画
素毎に形成されるＳＷ用ＴＦＴ２１はトップゲート構造
のｎチャネル型にて、駆動用ＴＦＴ２２はボトムゲート
構造のｐチャネル型にて形成する。また、表示面の周辺
に駆動回路として形成されるＴＦＴは、トップゲート構
造のｎチャネル型およびｐチャネル型にて形成する。

【００３４】まず、図３（ａ）に示すように、ガラス基
板４１上に駆動用ＴＦＴ２２のゲート電極２２Ｇを含む
ボトムゲート層４２の金属膜をスパッタ法によりパター
ン形成する。続いて、図３（ｂ）に示すように、ボトム
ゲート層４２の上面にボトムゲート絶縁膜４３をプラズ
マＣＶＤ（化学的気相成長）法により堆積し、さらにそ
の上面に非結晶シリコン膜をプラズマＣＶＤ法により堆
積する。そののち、非結晶シリコン膜をたとえばレーザ
アニール処理により結晶化して多結晶シリコン膜４４ａ
とする。このとき、ボトムゲート電極２２Ｇが設けられ
ている部分においては熱の放散量が大きいことから、非
結晶シリコン膜のうちのボトムゲート電極２２Ｇに対向
している領域においてはそれ以外の領域と比較して結晶
化が進まず、その結晶の粒径は小さいものとなる。ただ
し、この放熱の影響はボトムゲート絶縁膜４３の膜厚に
よって調整することができるため、上記結晶の粒径もそ
れに応じて可変とすることができる。特に本実施の形態
においては、ボトムゲート絶縁膜４３の膜厚は、トップ
ゲート絶縁膜４５の膜厚とは独立した構成となっている
ため、ＳＷ用ＴＦＴ２１の特性に影響を及ぼすことなく
これを自由度高く選ぶことができるようになる。ここ
で、図３に示した断面において、ボトムゲート層４２お
よび半導体層４４に形成した膜に起因して発生する段差
の図示は割愛した（以下に示す図４〜図７についても同
様）。

【００３５】次に、図４（ａ）に示すように、この多結
晶シリコン膜４４ａを各ＴＦＴの形状に合わせて島状に
パターニングする。そののち、このパターニングした多
結晶シリコン膜のうち、ｐチャネル型ＴＦＴのチャネル
領域となる部分にホウ素を、またｎチャネル型ＴＦＴの
チャネル領域となる部分にリンを、それぞれ「１０¹²io
ns／ｃｍ²」程度イオン注入する（ともに図示略）。な
お、図４（ａ）に付した符号２１Ｃおよび２２Ｃはそれ
ぞれＳＷ用ＴＦＴ２１および駆動用ＴＦＴ２２のチャネ
ル領域であり、これらは駆動回路のＴＦＴのチャネル領
域とともにこの工程で形成される。ひきつづき、ｐチャ
ネル型ＴＦＴの全面とｎチャネル型ＴＦＴのチャネル領
域にレジストマスク６１を形成し、その上面からリンを
「１０ ¹⁵ ions／ｃｍ²」程度イオン注入する。これに
より、ｎチャネル型ＴＦＴのｎ型導電領域を形成する。
そして、図４（ｂ）に示すように、レジストマスク６１
を除去したのち、トップゲート絶縁膜４５をプラズマＣ
ＶＤ法により堆積し、さらにその上面にトップゲート層
４６をなす金属膜４６ａをスパッタ法により堆積する。

【００３６】次に、図５（ａ）に示すように、金属膜４
６ａのうち、半導体層４４においてｐチャネル型ＴＦＴ
の導電領域に対向する部分（ＳＷ用ＴＦＴ２１との配線
部分を含む）をエッチング除去する。そののち、その表
面にレジストを塗布して、そのレジストをガラス基板４
１の裏面から露光、現像してパターニングする。これに
より、レジストはボトムゲート電極２２Ｇが形成されて
いる部分と、トップゲート電極２１Ｇを形成するための
金属膜４６ａが形成されている部分とを除いて除去さ
れ、レジストマスク６２が形成される。そして、このレ
ジストマスク６２の上面からホウ素を「１０¹⁵ ions／
ｃｍ²」程度イオン注入する。これにより、ｐチャネル
型ＴＦＴのｐ型導電領域が形成される。続いて、図５
（ｂ）に示すように、レジストマスク６２を除去したの
ち、トップゲート構造を有するｎチャネル型ＴＦＴであ
るＳＷ用ＴＦＴ２１および駆動回路を構成するＴＦＴの
ゲート電極（それぞれ図中に符号２１Ｇおよび符号２３
にて図示）をパターニングしてトップゲート層４６を形
成する。

【００３７】次に、図６（ａ）に示すように、表面にレ
ジストを塗布して、そのレジストをガラス基板４１の裏
面から露光、現像してパターニングする。これにより、
レジストはボトムゲート構造およびトップゲート構造の
すべてのゲート電極が形成されている部分を除いて除去
され、レジストマスク６３が形成される。そして、この
レジストマスク６３の上面からリンを「１０¹³ ions／
ｃｍ²」程度イオン注入し、ｎチャネル型ＴＦＴのＬＤ
Ｄ（Lightly Doped Drain ）領域を形成する。この工程
により、半導体層４４が完成する。引き続き、図６
（ｂ）に示すように、レジストマスク６３を除去したの
ち、配線層絶縁膜４７をプラズマＣＶＤ法により基板表
面の全面に堆積する。そして、その表面をエッチングし
て配線層絶縁膜４７、トップゲート絶縁膜４５、および
ボトムゲート絶縁膜４３の各膜のボトムゲート電極２２
Ｇ、半導体層４４の導電領域、およびトップゲート電極
２１Ｇの各パターンに対応した位置にコンタクトホール
３３を形成する。さらに、その表面に配線材料を堆積し
てコンタクトホール３３にプラグを充填するとともに、
配線層４８をパターン形成する。この配線層４８が、ド
レイン信号線１１や駆動電源線１２など表示面に格子状
に設けられる配線、各画素内の配線、あるいは駆動回路
の配線となる。本実施の形態においては、Ｍｏ、アルミ
ニウム（Ａｌ）、およびＭｏを、それぞれこの順に「１
００ｎｍ」、「４００ｎｍ」、および「１００ｎｍ」堆
積する。

【００３８】次に、図７（ａ）に示すように、基板表面
の全面に第１平坦化膜４９を堆積し、これにコンタクト
ホール３４を形成する。このコンタクトホール３４は、
駆動用ＴＦＴ２２と画素の発光部１６とを接続するため
のものである。そののち、発光部１６の陽極３１として
上述のＩＴＯの透明導電膜をパターン形成する。そし
て、図７（ｂ）に示すように、第２平坦化膜５１を陽極
３１の端部３５を覆うように形成する。このとき、陽極
３１の形成されている部分はその端部３５を除いて開口
し、その開口端部３６をテーパ状に形成する。そして、
この上面に上記表２に示した有機ＥＬ素子層５０を堆積
し、さらにその上面に陰極３２を堆積する。ここで、第
２平坦化膜５１の開口端部３６をテーパ状に形成するの
は、陽極端部３５の段差に起因する有機ＥＬ素子層５０
内での層間短絡等の不良を防止するためである。

【００３９】以上説明したように、本実施の形態にかか
る半導体表示装置によれば、以下のような効果を得るこ
とができるようになる。（１）ＳＷ用ＴＦＴ２１をトップゲート構造にて、また
駆動用ＴＦＴ２２をボトムゲート構造にてそれぞれ形成
しているため、各々のＴＦＴに要求される機能に応じて
それらを自由度高く設計することができるようになる。
したがって、それらＴＦＴを所望の特性としつつもその
素子寸法を縮小することができるようになり、画素の開
口率の向上にも寄与することができるようになる。換言
すれば、上記各ＴＦＴの特性と素子寸法とを最適なバラ
ンスの元に形成することができるようなる。

【００４０】（２）ＳＷ用ＴＦＴ２１をトップゲート構
造により構成し、駆動用ＴＦＴ２２をボトムゲート構造
により構成することによって、レーザアニール処理の際
に前者の半導体層の結晶の粒径を大きく、後者のそれを
小さくすることができるようになる。これにより、ＳＷ
用ＴＦＴ２１の電流駆動能力の増大と駆動用ＴＦＴ２２
の特性の均一化との両立が図られるようになる。

【００４１】（３）駆動回路におけるｎチャネル型およ
びｐチャネル型のＴＦＴを、ＳＷ用ＴＦＴ２１共々、ト
ップゲート構造にて形成している。このため、表示面す
なわち画素駆動部１７のＴＦＴと同時に、駆動回路のＴ
ＦＴを効率よく形成することができるようになる。

【００４２】（４）トップゲート絶縁膜４５の膜厚を薄
く、ボトムゲート絶縁膜４３の膜厚を厚く形成してい
る。このため、トップゲート構造にて形成されたＴＦＴ
を電流駆動能力の高いものとし、ボトムゲート構造にて
形成されたＴＦＴを制御性がよく信頼性の高いものとす
ることができるようになる。

【００４３】なお、上記実施の形態は以下のように変更
して実施してもよい。・上記実施の形態においては、表示装置の基板としてガ
ラス基板４１を用いた場合について例示したが、化学的
および物理的に安定でかつ透明な他の絶縁性基板を用い
てもよい。

【００４４】・半導体層４４に注入するイオンの種類お
よびその濃度は、適宜変更してもよい。・上記実施の形態においては、ボトムゲート絶縁膜４
３、トップゲート絶縁膜４５、および配線層絶縁膜４７
は、シリコン窒化膜とシリコン酸化膜との積層膜として
構成した場合について例示したが、必ずしもこの構成に
限定されるものではない。これら絶縁膜として、シリコ
ン酸化膜およびシリコン窒化膜のいずれか一方のみを用
いてもよいし、これら以外の他の絶縁膜を用いてもよ
い。

【００４５】・上記実施の形態において示した積層構造
をなす膜の材料とその膜厚は、適宜変更してもよい。ま
た、それら各層の成膜工程についても、上記実施の形態
において示した方法に限定されるものではない。

【００４６】・上記実施の形態においては、ＳＷ用ＴＦ
Ｔ２１をトップゲート構造にて、また駆動用ＴＦＴ２２
をボトムゲート構造にて構成した場合について例示した
が、これらＴＦＴのゲート構造は必ずしもこの構成に限
定されるものではない。たとえば、ＳＷ用ＴＦＴ２１を
ボトムゲート構造にて、また駆動用ＴＦＴ２２をトップ
ゲート構造にて構成した場合にあっても、本実施の形態
に準じた効果を得ることができるようになる。さらに、
これらＴＦＴをトップゲート構造とボトムゲート構造と
を混在させて構成する必要は必ずしもない。要は、互い
に異なるゲート絶縁層を有してＴＦＴの特性を独立に決
定できるようにそれぞれのゲート構造を構成しさえすれ
ば、本実施の形態に準じた効果を得ることができる。

【００４７】・上記実施の形態においては、ＳＷ用ＴＦ
Ｔ２１および駆動用ＴＦＴ２２のゲート絶縁膜を互いに
異なる層の異なる膜厚にて構成することにより、それら
ＴＦＴの物理特性が異ならしめられたものとする場合に
ついて例示したが、必ずしもこの構成に限定されるもの
ではない。これらＴＦＴのゲート絶縁膜は、同じ層に異
なる膜厚にて形成することによっても、また異なる材料
にて形成することによっても、あるいはその絶縁膜にイ
オン注入処理や熱処理などを施すことによっても、さら
にはこれらを適宜組み合わせることによっても、その物
理特性が異ならしめられたものとすることができる。要
は、上記各ＴＦＴとして物理特性が異ならしめられたゲ
ート絶縁膜を形成することができさえすればよい。

【００４８】・上記実施の形態においては、ＳＷ用ＴＦ
Ｔ２１をｎチャネル型にて、また駆動用ＴＦＴ２２をｐ
チャネル型にて、さらに駆動回路をなすＴＦＴをｎチャ
ネル型およびｐチャネル型にて構成する場合について例
示したが、これらＴＦＴのチャネル導電型は任意であ
る。また、画素毎に備える薄膜トランジスタの数を２つ
とする必要は必ずしもなく、３つ以上備えていてもよ
い。

【００４９】・上記実施の形態においては、発光部に有
機エレクトロルミネッセンス素子を用いた半導体表示装
置およびその製造方法について説明したが、この構成お
よび方法に限定されるものではない。アクティブマトリ
クス方式にて駆動される他の発光素子を用いたものに対
しても、本実施の形態にて示した半導体表示装置および
その製造方法を広く適用することができる。

【００５０】

【発明の効果】請求項１に記載の半導体表示装置によれ
ば、上記画素毎に形成される画素スイッチング用薄膜ト
ランジスタおよび駆動用薄膜トランジスタの各ゲート絶
縁膜を相異なる層に独立に形成することができる。この
ため、上記両薄膜トランジスタに対して互いに異なる特
性を容易にもたせることができるようになる。これによ
り、上記両薄膜トランジスタを、その各々に対して要求
される機能に応じて形成することができるようになる。
したがって、上記両薄膜トランジスタに所望の特性をも
たせつつ、その素子寸法を縮小して上記画素の開口率を
向上させることができるようになる。

【００５１】また、請求項２に記載の半導体表示装置に
よれば、上記両薄膜トランジスタのゲート絶縁膜を確実
に異ならしめることができるようになる。特に、それら
薄膜トランジスタの半導体層となる膜の結晶化をレーザ
アニール処理などにより行う場合には、ボトムゲート電
極における照射熱の放散により駆動用薄膜トランジスタ
のチャネル領域における結晶の粒径が画素スイッチング
用薄膜トランジスタのそれよりも小径となる。このた
め、画素スイッチング用薄膜トランジスタの電流駆動能
力の向上と駆動用薄膜トランジスタの特性の均一化との
両立が図られるようになる。

【００５２】また、請求項３に記載の半導体表示装置に
よれば、表示面の薄膜トランジスタを駆動するために駆
動回路として形成する薄膜トランジスタが上記画素スイ
ッチング用薄膜トランジスタ共々、トップゲート構造に
形成される。このため、駆動回路の薄膜トランジスタは
画素スイッチング用薄膜トランジスタと共通のゲート絶
縁膜を有し、その特性を同画素スイッチング用薄膜トラ
ンジスタと同じものにすることができるようになる。そ
して、表示面と駆動回路とを同時に形成するため、製造
工程としての効率も向上するようになる。

【００５３】また、請求項４に記載の半導体表示装置に
よれば、上記画素スイッチング用薄膜トランジスタと駆
動用薄膜トランジスタとで、その特性が確実に異ならし
められるようになる。特に、請求項５に記載の半導体表
示装置のように、駆動用薄膜トランジスタのゲート絶縁
膜の膜厚が画素スイッチング用薄膜トランジスタのそれ
に比べて厚く形成される場合には、画素スイッチング用
薄膜トランジスタの電流駆動能力の向上と駆動用薄膜ト
ランジスタの特性の均一化との両立が図られるようにな
る。

【００５４】また、請求項６に記載の半導体表示装置に
よれば、上記両薄膜トランジスタの特性が、その各チャ
ネル領域における結晶の粒径を変化させることによって
も、可変とすることができるようになる。特に、請求項
７に記載の半導体表示装置のように、駆動用薄膜トラン
ジスタのチャネル領域における結晶の粒径を画素スイッ
チング用薄膜トランジスタのそれに比べて小径とする場
合には、駆動用薄膜トランジスタの特性をより均一なも
のとすることができるようになる。

【００５５】また、請求項８に記載の半導体表示装置に
よれば、上記画素スイッチング用薄膜トランジスタと上
記駆動用薄膜トランジスタとで、その各ゲート絶縁膜の
物理特性が異ならしめられるため、それら薄膜トランジ
スタの特性が互いに異なったものとなる。これにより、
上記両薄膜トランジスタを、その各々に対して要求され
る機能に応じて形成することができるようになる。した
がって、上記両薄膜トランジスタに所望の特性をもたせ
つつ、その素子寸法を小さいものとして上記画素の開口
率を向上させることが可能になる。

【００５６】また、請求項９に記載の半導体表示装置に
よれば、上記画素スイッチング用薄膜トランジスタと駆
動用薄膜トランジスタとで、その特性が確実に異ならし
められるようになる。特に、請求項１０に記載の半導体
表示装置のように、駆動用薄膜トランジスタのゲート絶
縁膜の膜厚が画素スイッチング用薄膜トランジスタのそ
れに比べて厚く形成される場合には、画素スイッチング
用薄膜トランジスタの電流駆動能力の向上と駆動用薄膜
トランジスタの特性の均一化との両立が図られるように
なる。

【００５７】また、請求項１１に記載の半導体表示装置
によれば、上記両薄膜トランジスタの特性が、その各チ
ャネル領域における結晶の粒径を変化させることによっ
ても、可変とすることができるようになる。特に、請求
項１２に記載の半導体表示装置のように、駆動用薄膜ト
ランジスタのチャネル領域における結晶の粒径を画素ス
イッチング用薄膜トランジスタのそれに比べて小径とす
る場合には、駆動用薄膜トランジスタの特性をより均一
なものとすることができるようになる。

【図面の簡単な説明】

【図１】本発明にかかる半導体表示装置の一実施の形態
について、画素の構成例を模式的に示す部分平面図。

【図２】同画素の構成例を模式的に示す部分断面図。

【図３】本発明にかかる半導体表示装置の製造方法の一
実施の形態について、その形成過程例を模式的に示す部
分断面図。

【図４】同形成過程例を模式的に示す部分断面図。

【図５】同形成過程例を模式的に示す部分断面図。

【図６】同形成過程例を模式的に示す部分断面図。

【図７】同形成過程例を模式的に示す部分断面図。

【図８】従来の半導体表示装置について、画素の構成例
を模式的に示す部分平面図。

【図９】同画素の構成例を模式的に示す部分断面図。

【符号の説明】

１１…ドレイン信号線、１２…駆動電源線、１３…ゲー
ト信号線、１４…容量電源線、１５…補助容量、１６…
発光部、１７…画素駆動部、２１…ＳＷ用ＴＦＴ、２１
Ｃ…チャネル領域、２１Ｇ…トップゲート電極、２２…
駆動用ＴＦＴ、２２Ｃ…チャネル領域、２２Ｇ…ボトム
ゲート電極、２３…ゲート電極、３１…透明電極（陽
極）、３２…陰極、３３…コンタクトホール、３４…コ
ンタクトホール、３５…端部、３６…開口端部、４１…
ガラス基板、４２…ボトムゲート層、４３…ボトムゲー
ト絶縁膜、４４…半導体層、４４ａ…多結晶シリコン
膜、４５…トップゲート絶縁膜、４６…トップゲート
層、４６ａ…金属膜、４７…配線層絶縁膜、４８…配線
層、４９…第１平坦化膜、５０…有機ＥＬ素子層、５１
…第２平坦化膜、５２…ホール輸送層、５３…発光層、
５４…電子輸送層、５５…電子注入層、５８…段差、６
１〜６３…レジストマスク。

フロントページの続きＦターム(参考） 3K007 AB02 AB11 AB17 DB03 GA04 5C094 AA10 AA13 BA03 BA27 CA19 DA15 EA04 EA07 FB15 5F110 AA06 AA30 BB02 BB04 CC02 CC07 CC08 DD02 EE04 EE28 EE44 FF02 FF03 FF09 FF29 FF30 FF40 GG02 GG13 GG16 GG44 HJ01 HJ04 HJ13 HL02 HL03 HL04 HL07 HL11 HL12 HL22 HM15 NN03 NN23 NN24 NN73 NN78 PP03 PP40 QQ12

Claims

【特許請求の範囲】

【請求項１】表示装置基板上に形成された画素毎に、駆
動回路から付与される走査信号に基づいてスイッチング
動作を行う画素スイッチング用薄膜トランジスタと、こ
のスイッチング動作に基づいて画素を駆動する駆動用薄
膜トランジスタとを備える半導体表示装置において、前記画素スイッチング用薄膜トランジスタと前記駆動用
薄膜トランジスタとのうち、一方がトップゲート構造
に、他方がボトムゲート構造に形成されてなることを特
徴とする半導体表示装置。
【請求項２】前記画素スイッチング用薄膜トランジスタ
がトップゲート構造に、前記駆動用薄膜トランジスタが
ボトムゲート構造に形成されてなる請求項１記載の半導
体表示装置。
【請求項３】前記駆動回路を構成する薄膜トランジスタ
が、前記画素スイッチング用薄膜トランジスタ共々、ト
ップゲート構造にて形成されてなる請求項２記載の半導
体表示装置。
【請求項４】前記画素スイッチング用薄膜トランジスタ
と前記駆動用薄膜トランジスタとで、その各ゲート絶縁
膜の膜厚が異ならしめられてなる請求項１〜３のいずれ
かに記載の半導体表示装置。
【請求項５】前記駆動用薄膜トランジスタは、前記画素
スイッチング用薄膜トランジスタに比べて、そのゲート
絶縁膜の膜厚が厚く形成されてなる請求項４記載の半導
体表示装置。
【請求項６】前記画素スイッチング用薄膜トランジスタ
と前記駆動用薄膜トランジスタとで、その各チャネル領
域における結晶の粒径が異ならしめられてなる請求項１
〜５のいずれかに記載の半導体表示装置。
【請求項７】前記駆動用薄膜トランジスタは、前記画素
スイッチング用薄膜トランジスタに比べて、そのチャネ
ル領域における結晶の粒径が小径に形成されてなる請求
項６記載の半導体表示装置。
【請求項８】表示装置基板上に形成された画素毎に、駆
動回路から付与される走査信号に基づいてスイッチング
動作を行う画素スイッチング用薄膜トランジスタと、こ
のスイッチング動作に基づいて画素を駆動する駆動用薄
膜トランジスタとを備える半導体表示装置において、前記画素スイッチング用薄膜トランジスタと前記駆動用
薄膜トランジスタとで、その各ゲート絶縁膜の物理特性
が異ならしめられてなることを特徴とする半導体表示装
置。
【請求項９】前記画素スイッチング用薄膜トランジスタ
と前記駆動用薄膜トランジスタとで、その各ゲート絶縁
膜の膜厚が異ならしめられてなる請求項８記載の半導体
表示装置。
【請求項１０】前記駆動用薄膜トランジスタは、前記画
素スイッチング用薄膜トランジスタに比べて、そのゲー
ト絶縁膜の膜厚が厚く形成されてなる請求項９記載の半
導体表示装置。
【請求項１１】前記画素スイッチング用薄膜トランジス
タと前記駆動用薄膜トランジスタとで、その各チャネル
領域における結晶の粒径が異ならしめられてなる請求項
８〜１０のいずれかに記載の半導体表示装置。
【請求項１２】前記駆動用薄膜トランジスタは、前記画
素スイッチング用薄膜トランジスタに比べて、そのチャ
ネル領域における結晶の粒径が小径に形成されてなる請
求項１１記載の半導体表示装置。