JP2003282755A - 半導体素子収納用パッケージおよび半導体装置 - Google Patents
半導体素子収納用パッケージおよび半導体装置Info
- Publication number
- JP2003282755A JP2003282755A JP2002086697A JP2002086697A JP2003282755A JP 2003282755 A JP2003282755 A JP 2003282755A JP 2002086697 A JP2002086697 A JP 2002086697A JP 2002086697 A JP2002086697 A JP 2002086697A JP 2003282755 A JP2003282755 A JP 2003282755A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- line conductor
- conductor
- circuit board
- high resistance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/30107—Inductance
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
Landscapes
- Semiconductor Lasers (AREA)
Abstract
波信号成分が反射して入り込んで半導体素子が誤作動を
起こすのを防ぐこと。 【解決手段】 上側主面に半導体素子5および回路基板
6を載置するための載置部1aを有する基体1と、載置
部1aに載置された回路基板6と、上側主面の外周部に
載置部1aを囲繞するように接合された枠体2とを具備
して成り、回路基板6の上面に線路導体6bおよびこの
線路導体6bを取り囲む接地導体6cが形成されてお
り、線路導体6bは一端が半導体素子5に、他端が高抵
抗体部8を介して接地導体6cに接続されており、高抵
抗体部8は一端より使用周波数の高周波信号の波長の1
/2未満の距離の線路導体の両側に略線対称に配設され
ているとともに、線路導体6bの他端の端面に線路導体
6bの特性インピーダンスと整合のとれた減衰用抵抗体
部9を設けた半導体素子収納用パッケージである。
Description
する半導体素子を収納するための半導体素子収納用パッ
ケージに関する。
波信号を用いる各種半導体素子を収納する半導体素子収
納用パッケージ(以下、半導体パッケージともいう)に
は、半導体素子を電気的に接続するための導体パターン
としての線路導体が設けられている。このような半導体
パッケージの断面図および上面図を図3に示す。同図に
おいて、31は基体、32は金属製の枠体、34は蓋体、36は
回路基板である。
コバルト(Co)合金や銅(Cu)−タングステン
(W)等の金属から成る略四角形状の板状体であり、そ
の上側主面の略中央部には、IC,LSI,半導体レー
ザ(LD),フォトダイオード(PD)等の半導体素子
35を搭載して成る回路基板36を載置する載置部31aが形
成されている。載置部31aには、半導体素子35が、例え
ばアルミナ(Al2O3),窒化アルミニウム(Al
N),ムライト(3Al2O3−2SiO2)等のセラミ
ックスから成る回路基板36に搭載された状態で載置固定
される。
被着されており、銀(Ag)ろう,Ag−銅(Cu)ろ
う等のろう材や半田によって接地導体層36dと載置部31
aが強固に接着固定される。
その電極が回路基板36に被着されている第1の線路導体
36aおよび第2の線路導体36bにそれぞれボンディング
ワイヤ37a,37bを介して電気的に接続されている。
cとは、高抵抗体部38を介して終端接続されており、接
地導体36cは接地導体36eを介して接地導体層36dに接
続されている。このように第2の線路導体36bの終端を
高抵抗体部38を介して接地導体36cに接続することによ
り、第2の線路導体36bに流れる高周波信号の反射を防
ぎ、半導体素子35が誤動作するのを防いでいる。
を囲繞するようにして枠体32が立設されており、枠体32
は基体31とともにその内側に半導体素子35を収容する空
所を形成する。枠体32は基体31と同様にFe−Ni−C
o合金やCu−Wの焼結材等から成り、基体31と一体成
形されるか、または基体31にAgろう、Ag−Cuろう
等のろう材を介してろう付けされるか、またはシーム溶
接法等の溶接法により接合されることによって基体31の
上側主面の外周部に立設される。
れる貫通孔32aが形成されており、貫通孔32a内にグラ
スビーズ33を嵌め込むとともに半田等の封着材を貫通孔
32a内の隙間に挿入し、しかる後、加熱して封着材を溶
融させ、溶融した封着材を毛細管現象によりグラスビー
ズ33と貫通孔32aの内壁との隙間に充填させることによ
って、グラスビーズ33が貫通孔32a内に封着材を介して
嵌着接合される。
路としてFe−Ni−Co合金等の金属から成る棒状の
中心導体33aが固定されている。中心導体33aは半田等
から成る導電性接着材を介して回路基板36の第1の線路
導体36aに電気的に接続される。このグラスビーズ33に
は、外部電気回路(図示せず)に接続された同軸ケーブ
ル(図示せず)が装着されることによって、内部に収納
された半導体素子35がグラスビーズ33の中心導体33aを
介して外部電気回路に電気的に接続されることとなる。
内部に半導体素子35を収容し、枠体32の上面に蓋体34を
ろう付け法やシームウエルド法等の溶接法により接合
し、容器内部を気密に封止することによって製品として
の半導体装置となる。
半導体パッケージにおいては、半導体素子35の高周波化
が進むにつれ、第2の線路導体36bおよび接地導体36c
間に形成される高抵抗体部38の抵抗値のバラツキが原因
となって、高抵抗体部38での高周波信号の反射によるノ
イズが発生し、そのノイズが半導体素子35内に入り込ん
で、半導体素子35の誤動作を発生させるといった問題点
が発生していた。
信号においては、高抵抗体部38から接地導体層36dまで
に形成される接地導体36cおよび36eのインダクタンス
成分によって、高抵抗体部38から見たインピーダンス値
が変動し、高抵抗体部38が所望の終端特性を得られない
という新たな問題が発生してきた。
抗体部38との間の長さが使用する高周波信号の波長の1
/2に等しくなる領域において、第2の線路導体36b上
に共振による定在波が発生し、所望の終端特性が得られ
ないといった問題点も発生してきた。
であり、その目的は、半導体素子の終端用電極に終端用
信号の高周波信号成分が反射して入り込んで半導体素子
が誤作動を起こすのを防ぐことができる、信頼性の高い
半導体素子収納用パッケージおよびこれを用いた半導体
装置を提供することにある。
用パッケージは、上側主面に半導体素子および回路基板
を載置するための載置部を有する基体と、前記載置部に
載置された前記回路基板と、前記上側主面の外周部に前
記載置部を囲繞するように接合された枠体とを具備して
成り、前記回路基板の上面に線路導体および該線路導体
を取り囲む接地導体が形成されており、前記線路導体は
一端が半導体素子に、他端が高抵抗体部を介して前記接
地導体に電気的に接続されており、前記高抵抗体部は前
記一端より前記半導体素子の使用周波数の高周波信号の
波長の1/2未満の距離の前記線路導体の両側に略線対
称に配設されているとともに、前記線路導体の前記他端
の端面に前記線路導体の特性インピーダンスと整合のと
れた減衰用抵抗体部を設けたことを特徴とするものであ
る。
れば、回路基板の上面に線路導体およびこの線路導体を
取り囲む接地導体が形成されていることから、高抵抗体
部をこの接地導体に直接接続することによって、高抵抗
体部から接地導体までの寄生インダクタンス成分や寄生
キャパシタンス成分を低減することができる。このよう
な寄生インダクタンス成分や寄生キャパシタンス成分は
周波数に依存してインピーダンス値を変動させるため、
高抵抗体部から接地導体までの寄生インダクタンス成分
や寄生キャパシタンス成分を低減できることにより線路
導体の他端側に接続された高抵抗体部から見た線路導体
のインピーダンス値の変動を小さくすることができ、そ
の結果、半導体素子の終端用電極に接続される線路導体
について高周波帯域までも安定した終端特性を得ること
が可能となる。
的に接続する高抵抗体部を、線路導体を挟んでその両側
に略線対称に2個以上配設したことにより、高抵抗体部
の1つ当りに要求される抵抗値のバラツキの範囲を緩和
することができると同時に、高抵抗体部に発生する寄生
インダクタンス成分を低減することができるため、線路
導体について高周波帯域まで使用可能な終端抵抗を得る
ことが可能となる。
続される側の線路導体の一端より半導体素子の使用周波
数の高周波信号の波長の1/2未満の距離に配設するこ
とにより、線路導体の一端と高抵抗体部との接続部との
間に発生する高周波信号に対する共振現象を使用周波数
よりも高周波側へとシフトさせることができるため、使
用周波数において共振現象が発生することがなく、使用
周波数の高周波信号に対して良好な伝送特性を得ること
が可能となる。
た他端の端面に線路導体の特性インピーダンスと整合の
とれた減衰用抵抗体部を設けたことにより、高抵抗体部
で終端しきれない場合の高周波信号をこの減衰用抵抗体
部でもって効果的に減衰させることができ、より効果的
にノイズを抑制することが可能となる。
ージは、以上のような構成により、線路導体を伝わる高
周波信号の反射によるノイズや共振が発生することを防
止し、半導体素子を正常に作動させることができる。
本発明の半導体素子収納用パッケージと、前記回路基板
上に載置された前記半導体素子と、前記枠体の上面に接
合された蓋体とを具備したことを特徴とするものであ
る。
構成により、半導体素子の終端用電極に終端用信号の高
周波信号成分が反射して入り込んで半導体素子が誤作動
を起こすのを防ぐことができる、信頼性の高い半導体装
置を提供することができる。
ージについて以下に詳細に説明する。図1は本発明の半
導体素子収納用パッケージの実施の形態の一例を示す断
面図および上面図であり、1は基体、2は枠体、4は蓋
体、6は回路基板である。
やCu−Wの焼結材等から成る略四角形の板状体であ
り、そのインゴットに圧延加工や打ち抜き加工等の従来
周知の金属加工法、または射出成形と切削加工等を施す
ことによって、所定の形状に製作される。基体1の上側
主面の略中央部には、IC,LSI,LD,PD等の半
導体素子5を載置するための載置部1aが形成されてお
り、載置部1aには半導体素子5が、例えばAl2O3,
AlN,3Al2O3−2SiO2等のセラミックスから
成る回路基板6に搭載された状態で載置固定される。回
路基板6の下面には接地導体層6dが被着形成されてお
り、Agろう,Ag−Cuろう等のろう材やAu−Sn
半田,Pb−Sn半田等の半田によって接地導体層6d
と載置部1aとが強固に接着固定される。
上面に被着形成されている第1の線路導体6aおよび第
2の線路導体6bにそれぞれボンディングワイヤ7a,
7bを介して電気的に接続される。
スから成る場合、以下のようにして作製される。まず、
Al2O3,酸化珪素(SiO2),酸化カルシウム(C
aO),酸化マグネシウム(MgO)等の原料粉末に適
当な有機バインダや可塑剤,分散剤,溶剤等を添加混合
して泥漿状となす。これを従来周知のドクターブレード
法でシート状となすことによってセラミックグリーンシ
ートを得る。しかる後、このセラミックグリーンシート
に適当な打ち抜き加工を施す、または、Al2O3,Si
O2,CaO,MgO等の原料粉末を金型に充填しプレ
ス成型することによって、所定の形状に成形する。その
セラミックグリーンシートに上面の第1の線路導体6
a,第2の線路導体6bおよび上面の接地導体6c,端
面の接地導体6e,下面の接地導体層6dとなる金属ペ
ーストを印刷塗布し、還元雰囲気中で約1600℃の温度で
焼成することによって製作される。
および接地導体6c,6e,接地導体層6dとなる金属
ペーストは、W,モリブデン(Mo),マンガン(M
n)等の高融点金属粉末に適当な有機バインダや溶剤を
添加混合してペースト状となしたものを従来周知のスク
リーン印刷法を採用して印刷することにより、セラミッ
クグリーンシートまたはセラミックスの成形体に印刷塗
布される。
体6bおよび接地導体6c,6e,接地導体層6dは薄
膜形成法によって形成されていても良く、第1の線路導
体6a,第2の線路導体6bおよび接地導体6c,6
e,接地導体層6dは、窒化タンタル(Ta2N),ニ
クロム(Ni−Cr合金),チタン(Ti),パラジウ
ム(Pd),白金(Pt),Au等から形成され、セラ
ミックグリーンシートを焼成した後に形成される。
部1aを囲繞するようにして枠体2が立設するように接
合されており、枠体2は基体1とともにその内側に半導
体素子5を収容する空所を形成する。この枠体2は、基
体1と同様にFe−Ni−Co合金やCu−Wの焼結材
等から成り、基体1と一体成形される、または基体1に
Agろう等のろう材を介してろう付けされる、またはシ
ーム溶接法等の溶接法により接合されることによって、
基体1の上側主面の外周部に立設される。
か、またはセラミックス等の誘電体材料から成りかつそ
の表面にメタライズ層等の導体層が形成されているのが
好ましい。このように枠体2を形成した場合には、内部
の半導体素子5によって発生する放射ノイズまでも効果
的に接地することができ、さらに半導体素子5の動作を
安定化させることが可能となる。
を入力させる入出力端子として、例えばグラスビーズ3
が用いられ、以下のようにして枠体2に設置される。ま
ず、枠体2の側面にグラスビーズ3が嵌着される貫通孔
2aを形成し、貫通孔2a内にグラスビーズ3を嵌め込
むとともにAu−Sn半田やPb−Sn半田等の封着材
を貫通孔2aとの隙間に挿入する。しかる後、加熱して
封着材を溶融させ、溶融した封着材を毛細管現象により
グラスビーズ3と貫通孔2aの内壁との隙間に充填する
ことによって、グラスビーズ3が貫通孔2a内に半田等
の封着材を介して嵌着接合される。
素子5を外部電気回路に接続された同軸ケーブルに電気
的に接続するものであり、Fe−Ni−Co合金等の金
属から成る円筒形等の筒状の外周導体にガラス等の絶縁
体が充填され、中心軸にFe−Ni−Co合金等の金属
から成る中心導体3aが固定されて成る。この中心導体
3aは半田等から成る導電性接着材を介して回路基板6
の第1の線路導体6aに電気的に接続される。このグラ
スビーズ3に同軸ケーブルが装着されることによって、
半導体パッケージの内部に収納された半導体素子5がグ
ラスビーズ3の中心導体3aを介して外部電気回路に電
気的に接続されることとなる。
の上面に形成された第1の線路導体6aとがボンディン
グワイヤ7aにより電気的に接続され、第1の線路導体
6aと中心導体3aとが半田等の導電性接着材を介して
電気的に接続される。
抵抗体部8の例を示す要部拡大上面図である。図2に示
す例によれば、回路基板6の上側主面に形成された第2
の線路導体6bは、一端が半導体素子5に電気的に接続
され、他端には高抵抗体部8が、半導体素子5に接続さ
れる側の第2の線路導体6bの端部より使用周波数の高
周波信号の波長λの1/2(λ/2)未満の距離の線路
導体6bを挟んでその両側に略線対称になるように2個
以上が配設されており、この他端が高抵抗体部8を介し
て、回路基板6の上面の略全周に第2の線路導体6bに
略平行に、かつこの線路導体6bを取り囲むように形成
された接地導体6cに接続されている。この場合、接地
導体6cは回路基板6の上面の略全面に設けられるのが
好ましく、このように接地導体6cを形成することによ
り、高抵抗体部8をこの接地導体6cに直接接続するこ
とによって、高抵抗体部8から接地導体6cまでの寄生
インダクタンス成分や寄生キャパシタンス成分を低減す
ることができ、その結果、線路導体6bの他端側に接続
された高抵抗体部8から見た線路導体6bのインピーダ
ンス値の変動を小さくすることができるため、第2の線
路導体6bについて高周波帯域まで良好な終端特性を得
ることが可能となる。
される側の線路導体端に線路導体26bの特性インピーダ
ンスと整合のとれた減衰用抵抗体部29を設けている。
される側の第2の線路導体6bの端部より使用周波数の
高周波信号の波長の1/2未満の距離に配置しているこ
とにより、第2の線路導体6bの一端と高抵抗体部8と
の接続部との間に発生する高周波信号に対する共振現象
を使用周波数よりも高周波側へとシフトさせることがで
きるため、使用周波数において共振現象が発生すること
がなく、使用周波数の高周波信号に対して良好な伝送特
性を得ることが可能となる。
bを挟んでその両側に略線対称に2個以上形成して配置
することにより、高抵抗体部8は第2の線路導体6bに
対して並列に接続されることとなるため、高抵抗体部8
の1つ当たりに要求される抵抗値を所望の抵抗値よりも
大きく設定することができる。このため高抵抗体部8の
1つ当たりに要求される抵抗値のバラツキの許容範囲も
緩和でき、製造歩留まりを向上することができる。ま
た、高抵抗体部8の寄生インダクタンス成分も第2の線
路導体6bに対して並列に接続されることになるため、
寄生インダクタンス成分も低減することが可能となり、
第2の線路導体6bについてさらに高周波帯域まで使用
可能な終端特性を得ることが可能となる。
i−Cr合金等の材料から成り、回路基板6に印刷塗布
された後に焼成されて形成されるか、薄膜形成法により
形成される。また、高抵抗体部8による終端抵抗値は、
伝送される高周波信号の周波数や第2の線路導体6bの
特性インピーダンスに応じて、高抵抗体部8の厚みや
幅,形状を適宜設定することによって、所望の値に設定
される。また、抵抗値を微小調整するために、高抵抗体
部8の一部をレーザ加工によって除去し、精度よく抵抗
値を調整することもできる。
が接続される他端の端面に線路導体6bの特性インピー
ダンスと整合のとれた減衰用抵抗体部29を設けることに
よって、高抵抗体部8と線路導体6bの間のインピーダ
ンスのミスマッチに起因して発生する反射ノイズをこの
減衰用抵抗体部29によって効果的に減衰させることでき
るため、より効果的にノイズを抑制することが可能とな
る。
−Cr合金等の抵抗材料から成り、回路基板6に印刷塗
布された後に焼成されるか、薄膜形成法により形成され
る。また、減衰用抵抗体部9の抵抗値は、第2の線路導
体6bにより伝送される高周波信号の周波数や第2の線
路導体6bの特性インピーダンスに応じて、減衰用抵抗
体部9の厚みや幅,形状を適宜設定することにより所望
の値に設定される。
ージの回路基板6上に半導体素子5を載置固定するとと
もにボンディングワイヤ7a,7bを介して第1の線路
導体6aおよび第2の線路導体6bに電気的に接続し、
枠体2の上面にFe−Ni−Co合金等の金属から成る
蓋体4を半田付けやシームウエルド法等により接合する
ことによって、本発明の半導体装置となる。この本発明
の半導体装置によれば、容器内部に半導体素子5を気密
に収納して半導体素子5を長期にわたり正常かつ安定に
作動させることができ、基体1が外部電気回路基板に固
定実装され、グラスビーズ3と外部電気回路に接続され
た同軸ケーブルとを接続することにより、内部に収納し
た半導体素子5が外部電気回路に電気的に接続され、半
導体素子5が高周波信号で作動することとなる。
び半導体装置における高周波信号の好ましい周波数帯
は、マイクロ波やミリ波帯領域である。これは、高抵抗
体部8の寄生インダクタンス成分や寄生キャパシタンス
成分が周波数に依存してインピーダンス値が変動するた
め、線路導体6bのインピーダンスとのミスマッチによ
って発生する反射ノイズを、減衰用抵抗体部29によって
効果的に減衰させることができるためである。
I,半導体レーザ(LD),フォトダイオード(PD)
等の半導体素子35が2つ以上の回路ブロックに分割され
ていてもよく、その場合は、一端が半導体素子に接続さ
れ、他端が高抵抗体部を介して接地導体層に電気的に接
続されている線路導体に対して、この線路導体を取り囲
む接地導体を形成するとともに、高抵抗体部を一端より
半導体素子の使用周波数の高周波信号の波長の1/2未
満の距離の線路導体の両側に略線対称に配設すればよ
い。
定されるものではなく、本発明の要旨を逸脱しない範囲
内で種々の変更を行なっても何ら差し支えない。
よれば、回路基板の上面に線路導体およびこの線路導体
を取り囲む接地導体が形成されていることから、高抵抗
体部をこの接地導体に直接接続することによって、高抵
抗体部から接地導体までの寄生インダクタンス成分や寄
生キャパシタンス成分を低減することができる。このよ
うな寄生インダクタンス成分や寄生キャパシタンス成分
は周波数に依存してインピーダンス値を変動させるた
め、高抵抗体部から接地導体までの寄生インダクタンス
成分や寄生キャパシタンス成分を低減できることにより
線路導体の他端側に接続された高抵抗体部から見た線路
導体のインピーダンス値の変動を小さくすることがで
き、その結果、半導体素子の終端用電極に接続される線
路導体について高周波帯域までも安定した終端特性を得
ることが可能となる。
的に接続する高抵抗体部を、線路導体を挟んでその両側
に略線対称に2個以上配設したことにより、高抵抗体部
の1つ当りに要求される抵抗値のバラツキの範囲を緩和
することができると同時に、高抵抗体部に発生する寄生
インダクタンス成分を低減することができるため、線路
導体について高周波帯域まで使用可能な終端抵抗を得る
ことが可能となる。
続される側の線路導体の一端より半導体素子の使用周波
数の高周波信号の波長の1/2未満の距離に配設するこ
とにより、線路導体の一端と高抵抗体部との接続部との
間に発生する高周波信号に対する共振現象を使用周波数
よりも高周波側へとシフトさせることができるため、使
用周波数において共振現象が発生することがなく、使用
周波数の高周波信号に対して良好な伝送特性を得ること
が可能となる。
た他端の端面に線路導体の特性インピーダンスと整合の
とれた減衰用抵抗体部を設けたことにより、高抵抗体部
で終端しきれない場合の高周波信号をこの減衰用抵抗体
部でもって効果的に減衰させることができ、より効果的
にノイズを抑制することが可能となる。
ージは、以上のような構成により、線路導体を伝わる高
周波信号の反射によるノイズや共振が発生することを防
止し、半導体素子を正常に作動させることができる。
明の半導体素子収納用パッケージと、その回路基板上に
載置された半導体素子と、枠体の上面に接合された蓋体
とを具備したことから、半導体素子の終端用電極に終端
用信号の高周波信号成分が反射して入り込んで半導体素
子が誤作動を起こすのを防ぐことができる、信頼性の高
い半導体装置を提供することができる。
形態の一例を示す断面図および上面図である。
板上に形成された高抵抗体部の例を示す要部拡大上面図
である。
断面図および上面図である。
Claims (2)
- 【請求項1】 上側主面に半導体素子および回路基板を
載置するための載置部を有する基体と、前記載置部に載
置された前記回路基板と、前記上側主面の外周部に前記
載置部を囲繞するように接合された枠体とを具備して成
り、前記回路基板の上面に線路導体および該線路導体を
取り囲む接地導体が形成されており、前記線路導体は一
端が前記半導体素子に、他端が高抵抗体部を介して前記
接地導体に電気的に接続されており、前記高抵抗体部は
前記一端より前記半導体素子の使用周波数の高周波信号
の波長の1/2未満の距離の前記線路導体の両側に略線
対称に配設されているとともに、前記線路導体の前記他
端の端面に前記線路導体の特性インピーダンスと整合の
とれた減衰用抵抗体部を設けたことを特徴とする半導体
素子収納用パッケージ。 - 【請求項2】 請求項1記載の半導体素子収納用パッケ
ージと、前記回路基板上に載置された前記半導体素子
と、前記枠体の上面に接合された蓋体とを具備したこと
を特徴とする半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002086697A JP3702241B2 (ja) | 2002-03-26 | 2002-03-26 | 半導体素子収納用パッケージおよび半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002086697A JP3702241B2 (ja) | 2002-03-26 | 2002-03-26 | 半導体素子収納用パッケージおよび半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003282755A true JP2003282755A (ja) | 2003-10-03 |
JP3702241B2 JP3702241B2 (ja) | 2005-10-05 |
Family
ID=29233207
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002086697A Expired - Fee Related JP3702241B2 (ja) | 2002-03-26 | 2002-03-26 | 半導体素子収納用パッケージおよび半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3702241B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2009096568A1 (ja) * | 2008-01-30 | 2009-08-06 | Kyocera Corporation | 高周波用配線基板、電子部品収納用パッケージ、電子装置および通信機器 |
JP2016062744A (ja) * | 2014-09-18 | 2016-04-25 | 株式会社アドバンテスト | 電子デバイス |
-
2002
- 2002-03-26 JP JP2002086697A patent/JP3702241B2/ja not_active Expired - Fee Related
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2009096568A1 (ja) * | 2008-01-30 | 2009-08-06 | Kyocera Corporation | 高周波用配線基板、電子部品収納用パッケージ、電子装置および通信機器 |
JP5309039B2 (ja) * | 2008-01-30 | 2013-10-09 | 京セラ株式会社 | 高周波用配線基板、電子部品収納用パッケージ、電子装置および通信機器 |
JP2016062744A (ja) * | 2014-09-18 | 2016-04-25 | 株式会社アドバンテスト | 電子デバイス |
Also Published As
Publication number | Publication date |
---|---|
JP3702241B2 (ja) | 2005-10-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5241609B2 (ja) | 構造体,接続端子,パッケージ、並びに電子装置 | |
JP5309039B2 (ja) | 高周波用配線基板、電子部品収納用パッケージ、電子装置および通信機器 | |
JP5178476B2 (ja) | 配線基板および半導体素子収納用パッケージならびに半導体装置 | |
JP4789636B2 (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
JP3702241B2 (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
JP4377768B2 (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
JP3981645B2 (ja) | 入出力端子および半導体素子収納用パッケージならびに半導体装置 | |
JP3720726B2 (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
JP3805272B2 (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
JP3690656B2 (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
JP3934972B2 (ja) | 回路基板、半導体素子収納用パッケージおよび半導体装置 | |
JP3780509B2 (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
JP3934971B2 (ja) | 回路基板、半導体素子収納用パッケージおよび半導体装置 | |
JP4210207B2 (ja) | 高周波用配線基板 | |
JP4164011B2 (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
JP3652278B2 (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
JP3652279B2 (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
JP2010056203A (ja) | 配線基板および半導体素子収納用パッケージならびに半導体装置 | |
JP2010103453A (ja) | 配線基板および半導体素子収納用パッケージならびに半導体装置 | |
JP4206321B2 (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
JP2008085699A (ja) | 高周波用終端抵抗基板および電子装置 | |
JP2007149955A (ja) | 高周波用終端抵抗基板および電子装置 | |
JP2004134614A (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
JP2004228532A (ja) | 入出力端子および半導体素子収納用パッケージならびに半導体装置 | |
JP2004193428A (ja) | 半導体素子収納用パッケージおよび半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050223 |
|
A131 | Notification of reasons for refusal |
Effective date: 20050301 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
A521 | Written amendment |
Effective date: 20050428 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Effective date: 20050712 Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Effective date: 20050715 Free format text: JAPANESE INTERMEDIATE CODE: A61 |
|
R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 3 Free format text: PAYMENT UNTIL: 20080722 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090722 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 4 Free format text: PAYMENT UNTIL: 20090722 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100722 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100722 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 6 Free format text: PAYMENT UNTIL: 20110722 |
|
LAPS | Cancellation because of no payment of annual fees |