JP2003271094A - マトリクス表示装置の駆動回路及びマトリクス表示装置の駆動方法 - Google Patents
マトリクス表示装置の駆動回路及びマトリクス表示装置の駆動方法Info
- Publication number
- JP2003271094A JP2003271094A JP2003019573A JP2003019573A JP2003271094A JP 2003271094 A JP2003271094 A JP 2003271094A JP 2003019573 A JP2003019573 A JP 2003019573A JP 2003019573 A JP2003019573 A JP 2003019573A JP 2003271094 A JP2003271094 A JP 2003271094A
- Authority
- JP
- Japan
- Prior art keywords
- data
- power consumption
- display device
- driver
- drive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Transforming Electric Information Into Light Information (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of Gas Discharge Display Tubes (AREA)
Abstract
するマトリクス表示装置でのドライバにおける消費電力
を低減する。 【解決手段】 マトリクス表示装置であるプラズマディ
スプレイ装置の駆動回路において、表示装置のアドレス
電極配線に表示画像データに応じたアドレスパルスを供
給するデータドライバ9における消費電力を検出し、そ
の値に応じてコントローラ70などの表示画像制御手段
が入力画像データの例えば高域成分などの特定成分を除
去し、常時に消費電力が所定値以下となるように制御す
る。
Description
プレイパネルや液晶表示パネル、あるいはエレクトロル
ミネッセンスパネルなどのマトリクス表示装置の駆動回
路及びその駆動方法に関し、特に、その消費電力の低減
するための機能を備えた駆動回路及びその駆動方法に関
する。
マディスプレイの駆動回路の概略構成図であり、図23
は、このプラズマディスプレイの駆動波形の一例であ
る。
Pという)12はマトリクス状に配置された複数の放電
セルを有する。各放電セルは、アドレス電極配線13
と、これに直交する走査維持電極配線15および維持電
極配線14とによってその放電・非放電が制御されて、
パネル12全体として所望の発光表示画像を得ている。
(W1、W3・・W2n−1)と、偶数番目(W2、W
4・・W2n)がそれぞれ別のデータドライバ19に接
続されている。また、走査維持電極配線Y1、Y2・・
Yi(15)が走査維持ドライバ11に接続され、維持
電極配線X1、X2・・Xi(14)が維持ドライバ1
0に接続され、これら各電極配線W,Y,Xは、それぞ
れ対応するドライバ19,11,10によって駆動され
ている。
コントローラ20に供給され、コントローラ20は、こ
の入力画像データ1をプラズマディスプレイパネルの表
示に適した順番に並べ替えて、ディスプレイの各放電セ
ルの放電・非放電を示す駆動データ16を作成し、デー
タドライバ19に出力する。
ータ16に基づいて、アドレス電極配線W1、W2・・
W2n−1、W2nに対し、順次駆動信号として、図2
3に示すようなアドレスパルス101を印加する。
同時に、対応する放電セルの走査維持電極配線15(Y
1〜Yi)には、走査パルス102が順次印加されて、
PDP12の各放電セルに発光・非発光の情報が書き込
まれる。続いて維持電極配線14と走査維持電極配線1
5に交互に維持パルス103が印加され、放電状態が維
持され、PDP12で所望の画像が発光表示されること
となる。
および動作について図24を用いて説明する。
て出力される駆動データ16は、シフトレジスタ124
に順次供給され、ここでパラレルデータに変換されて
(パラレル駆動データS1、S2・・Sm)、ラッチ回
路125に向けて出力される。ラッチ回路125に供給
されるラッチイネーブル信号LEがオン(例えばHレベ
ル)となると、ラッチ回路125は、上記シフトレジス
タ124からの出力をラッチし、ラッチされた駆動デー
タS1〜Smは、ラッチデータ131(L1〜Lm)と
して、対応するレベルシフタ126およびFET駆動バ
ッファ127と、反転FET駆動バッファ128とにそ
れぞれ供給され、これらを介してトーテムポール回路を
構成する電解効果トランジスタ(FET)29、30の
オンオフをコントロールする。このようにしてFET2
9、30がコントロールされることにより、トーテムポ
ール回路の出力端O1〜OmからそれぞれVwまたは0
Vの電圧が出力され、この出力が対応するアドレス電極
配線13にアドレスパルスとして印加されることとな
る。
プレイなどのマトリクス表示装置の駆動回路では、上述
のように、基板上にマトリクス状に配置した電極配線に
よって放電セルや液晶などの容量成分である負荷を駆動
して表示画像を得ている。このため、等価回路的には、
互いに隣接する電極配線間に容量成分が形成され、後述
するこの容量成分の充放電のために、データドライバの
消費電力を低く抑えることが困難であるという第1の問
題があった。
えば千鳥模様などの高域成分を多く含むような画像を表
示する場合には、後述するような原理により上記容量成
分の充放電量がさらに多くなりデータドライバでの消費
電力が増大してしまう。このように、入力画像データに
応じてデータドライバの消費電力が決まってしまい、こ
れを所定範囲内に抑えることができないという第2の問
題があった。
点である電極配線間の容量成分とデータドライバにおけ
る消費電力との関係について説明する。なお、図25
は、図22のデータドライバ19の出力部とPDP12
上での等価回路を示している。
見ると、アドレス電極配線W間の静電容量Cwと、維持
電極配線Xおよび走査維持電極配線Yとの静電容量Cx
yとが存在している。静電容量Cw、Cxyの値は、P
DP12のパネルサイズや、電極配線のレイアウトなど
によって異なるが、例えば、対角100cmクラス(4
0型)のプラズマディスプレイパネルでは静電容量C
w、Cxyは、いずれも数10pF程度となる。
19の出力Oが、0VとVwとで切り替わると、静電容
量CxyおよびCwで充放電が行われ、この充放電に伴
ってデータドライバ19内で電力が消費される。
放電により消費されるエネルギは、以下のように見積も
ることができる。
費エネルギは、以下のようになる。
て、静電容量Cxyが充電されるとき、データドライバ
19のドライバ電源からはCxy・Vw2のエネルギが
出力され、そのうち(Cxy・Vw2)/2が静電容量
Cxyに蓄積され、残りの(Cxy・Vw2)/2は、
データドライバ19内で消費される。
電容量Cxyに蓄積されていた(Cxy・Vw2)/2
のエネルギがデータドライバ19内に引き込まれてここ
で消費される。
ングに際して、アドレスパルスが立ち上がる場合にも、
立ち下がる場合にも、1つの静電容量cxyあたり(C
xy・Vw2)/2のエネルギが消費されることにな
る。
エネルギは、以下のようになる。
消費エネルギについては、図26に示すように、データ
ドライバ19の各出力にそれぞれ対応するアドレス電極
配線Wへ印加するアドレスパルスが、電極配線Wkで立
ち上がるタイミングと同時に、電極配線Wkに隣接する
電極配線Wk+1で立ち下がる場合を考える。
には、静電容量Cwには、図26の(a)および図27
(a)に示すように、電極配線Wk+1が正となる向き
に、電圧Vwが印加されて充電される。
が切り替わって、電極配線Wkが0からVwに変化し、
電極配線Wk+1がVwから0に変化すると、図27
(b)に矢印で示すように電流が流れ、静電容量Cwに
は、電極配線Wkが正となる向きに電圧Vwが印加され
て充電される。このときドライバ電源から静電容量Cw
に流れ込む電荷量は、2(Cw・Vw)となる。ドライ
バ電源から供給されるエネルギは、(電源電圧)×(電
荷量)であり、図27(b)から明らかなように、この
エネルギが全てデータドライバ19内で消費される。
容量Cwあたり2(Cw・Vw2)のエネルギが消費さ
れることとなる。このため、例えば静電容量Cxyと静
電容量Cwとが同じ値であるとした場合、静電容量Cw
で消費されるエネルギは、Cxyによるエネルギ消費の
4倍にもなってしまう。
その出力が切り替わる毎にエネルギが消費され、特に、
以下に説明するように隣接する画素での点灯・非点灯が
交互に切り替わるような高域成分を多く含む画像を表示
する場合には、アドレス電極配線W間の静電容量Cwに
おける充放電によるエネルギ損失が極めて大きくなる。
ーンと、データドライバにおける消費電力との関係を図
25、図28および図29を用いて説明する。図28
は、PDPの各放電セルにおける点灯(ハッチングあ
り)・非点灯(ハッチングなし)を示しており、図29
は、図28のようなパターンを表示する場合に各電極配
線に印加する電圧波形を示している。
アドレス電極配線Wk−1、Wk、Wk+1にアドレス
パルス121が印加され、これと同時に走査維持電極配
線Yl−1、Yl、Yl+1に順次負の走査パルス12
2を印加することにより、各放電セルに表示画像パター
ンに応じた点灯・非点灯データが書き込まれる。
ると、アドレス電極配線Wkに印加される電圧は、Vw
(約60V)から0に変化するため、静電容量Cxyに
蓄積されていた電荷(Cxy・Vw)がアドレス電極配
線Wkからデータドライバ19に流れ込む。また、アド
レス電極配線Wk+1から静電容量Cwを通って(Cw
・Vw)の電荷が、アドレス電極配線Wkに向かって流
れ込む。さらに、アドレス電極配線Wk−1では、アド
レス電極配線Wkとは反対に、0からVwへと印加電圧
が変化してるので、アドレス電極配線Wk−1から静電
容量Cwを通り、2(Cw・Vw)の電荷が、アドレス
電極配線Wkに向かって流れ込み、データドライバ19
で消費される。以上のように、タイミングtlにおいて
は、次式(1)のような電力がアドレス電極配線Wk
で、つまりデータドライバ19で消費されることとな
る。
ようにl行目とl+1行目の表示パターンが同じである
ため、各アドレス電極配線の電位は変化しない。従っ
て、このtl+1のタイミングでは、データドライバ1
9には電流は流れ込まず、電力も消費しない。
されるアドレスパルスのスイッチング動作の度に、C
w、Cxyへの充放電によって電力が消費されるので、
細かい模様の画像が入力され、それを表示すればするほ
ど、つまり、入力画像の高域成分が多くなればなるほど
データドライバ19の出力のスイッチング回数が増え、
対応して消費電力が大きくなってしまっていた。そし
て、このような表示画像に応じた消費電力増大を緩和す
る方法は全く提案されていなかった。また、消費電力の
増大によってデータドライバ19内での発熱が起こり、
ドライバに発熱対策を講ずる必要などが生じ、コストア
ップの原因ともなっていた。
いては、隣接する電極配線間の静電容量に起因したドラ
イバでの電力消費量が大きく、また、このようなドライ
バでの消費電力を所定範囲内に抑えることができなかっ
た。
ためになされたもので、第1の目的は、マトリクス表示
装置の駆動回路において、駆動信号が印加される列また
は行方向の電極配線間に存在する静電容量による消費電
力を低減することである。
おける消費電力を一定範囲内に抑えることである。
荷を駆動して所望の表示を行うマトリクス表示装置の駆
動回路において、列または行方向の駆動電極配線に表示
画像データに応じた駆動信号を印加する駆動電極ドライ
バ手段と、前記駆動電極ドライバ手段での消費電力を検
出する検出手段と、前記検出手段での検出結果に基づい
て、入力画像データからその特定成分を除去し、除去し
て得られたデータを表示画像データとして前記マトリク
ス表示装置に表示させるための表示画像制御手段と、を
備えることを特徴とするものである。
の駆動回路において、前記表示画像制御手段は、前記検
出手段における検出結果に基づいて、前記消費電力が大
きくなると、前記入力画像データからその画像空間周波
数の高域成分を選択的に除去して、前記消費電力を低減
するように制御することを特徴とするものである。
回路において、前記表示画像制御手段は、前記入力画像
データを離散コサイン変換によって空間周波数データに
変換し、前記検出手段での検出結果に基づいて前記空間
周波数データから高域成分を除去し、高域成分除去後に
前記空間周波数データを逆離散コサイン変換することを
特徴とするものである。
回路において、前記表示画像制御手段は、前記検出手段
での検出結果に基づいて、前記入力画像データを縦h画
素×横j画素(但し、h,jは、正の整数)のブロック
に分割し、各ブロック内の各画素の画像データをブロッ
ク内で共通のデータに変換して、入力画像データから高
域成分を除去することを特徴とするものである。
駆動回路において、前記表示画像制御手段は、前記分割
した同一ブロック内において、各画素のデジタル画素デ
ータをその低ビット側成分から優先的に同一ブロック内
での共通データに置換することを特徴とするものであ
る。
は、一デジタル画像表示単位期間を1フィールド期間と
し、前記1フィールド期間を表示階調ビット数に応じた
数のサブフィールドに時分割して表示することにより階
調表示を行う表示装置であって、前記検出手段での検出
結果に基づいて、前記消費電力が大きくなるにつれ、前
記サブフィールドの内、表示階調ビット数の低ビット側
の前記サブフィールドから優先的にその表示を省略する
こと特徴とするものである。
回路において、前記駆動電極ドライバ手段は、複数のド
ライバブロックに分割され、前記駆動電極ドライバ手段
での消費電力を検出する前記検出手段は、分割された前
記各ドライバブロック毎にそのドライバブロックにおけ
る消費電力を検出することを特徴とするものである。
回路において、前記各ドライバブロックは、所定数の前
記駆動電極配線毎に集積された個々の集積回路によって
それぞれが構成されることを特徴とするものである。
の駆動回路において、前記各ドライバブロックは、所定
数の前記駆動電極配線毎に集積された個々の集積回路の
うち、互いに熱伝達し得る複数の集積回路によって構成
されることを特徴とするものである。
回路において、前記駆動電極ドライバ手段での消費電力
を検出する検出手段は、前記入力画像データに基づいて
前記消費電力を予測演算によって検出し、前記表示画像
制御手段は、前記予測演算による検出結果に基づいて、
前記入力画像データからその特定成分を除去することを
特徴とするものである。
マトリクス表示装置の列または行方向の駆動電極配線に
表示画像データに応じた駆動信号を印加する駆動電極ド
ライバ手段における消費電力を検出し、前記消費電力の
検出結果に基づいて、入力画像データの特定成分を除去
し、除去して得られたデータを前記マトリクス表示装置
に表示させることにより、前記駆動電極ドライバ手段で
の消費電力が所定以内になるように制御することを特徴
とするものである。
態(以下、実施の形態という)について、図面を用いて
説明する。
的なことは、プラズマディスプレイ、液晶表示装置、E
L(エレクトロルミネッセンス)ディスプレイ等のマト
リクス表示装置の各画素を駆動するための電極配線にそ
れぞれ駆動信号を印加するにあたり、隣接する電極配線
間で駆動信号の立ち上がりと立ち下がりのタイミングが
ずれるように制御することである。
スプレイ装置の駆動回路の概略構成を示している。
が供給されると、これがドライバコントローラ20内の
画像データ並べ替え部3に供給される。画像データ並べ
替え部3は、この入力画像データ1をプラズマディスプ
レイでの表示に適した順番に並べ替え、ディスプレイの
各放電セルの放電・非放電を示す駆動データ16を2つ
のデータドライバ9にそれぞれ出力する。ただし、デー
タドライバ9は、単一の構成の場合もある。
に基づき、プラズマディスプレイ装置における駆動電極
配線に相当するアドレス電極配線W1、W3・・W2n
−1と、W2、W4・・W2nとに対し、それぞれ駆動
信号として、アドレスパルスを印加し、各放電セルの点
灯・非点灯を決定している。
するようにこのデータドライバ9内に、信号印加タイミ
ング制御手段として立ち上がり遅延回路を設け、これに
より隣接するアドレス電極配線13に印加するアドレス
パルスの立ち上がりと立ち下がりのタイミングがずれる
ように制御する。
ケンスコントローラ5によって、アドレスパルスの印加
と同時に、対応するマトリクス表示装置の走査電極配
線、プラズマディスプレイ装置では走査維持電極配線1
5(Y1〜Yi)に、走査信号である走査パルスが印加
され、PDPパネル12の各放電セルに点灯・非点灯の
情報を書き込まれる。さらに維持電極配線14と走査維
持電極配線15に交互に維持パルスが印加され、PDP
12で所望の画像が発光表示される。
び動作について図2を用いて説明する。
て駆動データ16が出力されると、これがシフトレジス
タ24に順次供給されてパラレルデータに変換される。
次に、ラッチ回路25に向けてパラレル駆動データS
1、S2・・Smが出力され、ラッチ回路25は、供給
されるラッチイネーブル信号LEがオン(例えばHレベ
ル)となると、これに応じて、シフトレジスタ24から
の出力をラッチし、ラッチされた駆動データS1〜Sm
は、ラッチデータL1〜Lmとして、それぞれ出力され
る。
には、それぞれ信号印加タイミング制御手段として立ち
上がり遅延回路32が設けられており、ラッチデータL
1〜Lmのパルスの立ち上がりだけを遅延させる。立ち
上がり遅延回路32は、例えば図5に示すような簡易な
構成で実現でき、このような回路構成により図6に示す
ようにラッチデータのパルスの立ち上がりだけが遅延し
た信号(出力OUTb)が得られる。
ッチ回路25から出力されるラッチデータを遅延させる
遅延回路40と、アンド回路44とにより構成される。
遅延回路40は、バッファ41、42とコンデンサ43
とを備え、図6のようにラッチデータである入力INa
をtdだけ遅延させて、これを遅延回路出力(OUT
a)としてアンド回路44の一方の入力端に供給する。
アンド回路44のもう一方の入力端には、ラッチデータ
(入力INa)が直接供給される。アンド回路44は、
遅延のないラッチデータとtdだけ遅延を受けたデータ
とのアンドをとり、これにより図6の出力OUTbのよ
うにパルスの立ち上がりだけがtdだけ遅延した信号が
アンド回路44から出力される。
おいて立ち上がりタイミングの遅延された各ラッチデー
タL1〜Lmは、対応するレベルシフタ26およびFE
T駆動バッファ27と、反転FET駆動バッファ128
とにそれぞれ供給され、これらを介してトーテムポール
回路を構成する電界効果トランジスタ(FET)29、
30のオンオフが制御される。これにより、トーテムポ
ール回路の出力端O1〜OmからそれぞれVwまたは0
Vの電圧が出力され、この出力、つまり立ち上がりタイ
ミングの遅延したアドレスパルスが、対応するアドレス
電極配線13に印加されることとなる。
うな回路ブロックを集積して形成されるが、実際には、
数10ビット程度の出力ごとに集積回路化し、これを組
み合わせて用いて一枚の表示パネルを駆動することが多
い。
施の形態1によるデータドライバ9での消費電力の低減
作用について説明する。
て、各アドレス電極配線Wに印加するアドレスパルスの
立ち上がりが遅延される。よって、PDP12上で互い
に隣接して配置されたアドレス電極配線Wk、Wk+1
について着目すると、各電極配線でのアドレスパルス
は、例えば図3に示すような電圧波形となり、隣接する
電極配線間では、一方のアドレスパルスの立ち上がり
と、他方のアドレスパルスの立ち下がりとはそのタイミ
ングがtdだけずれている。このタイミングのずれtd
は、アドレスパルスの立ち上がりおよび立ち下がりに要
する期間とほぼ等しくなるように設定しておくことで、
確実に、隣接する電極配線間でアドレスパルスの立ち上
がりと、立ち下がりタイミングをずらすことが可能とな
る。なお、このずれtdは、遅延回路40のコンデンサ
43の容量を調整することにより容易に変更することが
できる。
配線Wkは0Vであり、隣接するアドレス電極配線Wk
+1がVwであると、電極配線間の静電容量Cwは、図
4(a)のようにアドレス電極配線Wk+1側が正とな
るように充電される。
線Wk+1がVwから0Vに立ち下がるとする。従来で
あれば、アドレス電極配線Wk+1のアドレスパルスの
変化と同一タイミングでアドレス電極配線Wkが、0V
からVwへと変化するのであるが、本実施の形態1で
は、パルスの立ち上がりタイミングが遅延されているの
で、アドレス電極配線Wkのアドレスパルスは、この期
間(b)では変化しない。このため、静電容量Cwで
は、アドレス電極配線Wk+1側のみがVwから0Vに
変化して、図4(b)に示すような向きに電流が流れ
て、静電容量Cwが放電し、(Cw・Vw2)/2の電
力がデータドライバ9で消費される。
ドレスパスルが、0からVwに立ち上がると、図4
(c)に示すように電流が流れて静電容量Cwが充電さ
れる。このときドライバ電源からは、Cw・Vw2のエ
ネルギが供給され、そのうち、(Cw・Vw2)/2が
静電容量Cwに蓄積され、残りの(Cw・Vw2)/2
がデータドライバ9内で消費される。
態1のように制御することにより、1回のアドレスパル
スのスイッチング動作において、1つの静電容量Cwあ
たりCw・Vw2の電力が消費されることとなる。そし
て、この消費量は、従来の(2×Cw・Vw2)の1/
2であり、アドレスパルスの立ち上がりタイミングを遅
延させることにより、確実にデータドライバ9の消費電
力が低減することが可能となっている。但しCxyへの
充放電による電力消費は、前述の計算と同一になるた
め、ここでは説明を省略した。
ち上がりタイミングのみを遅延させるが、必ずしも立ち
上がりタイミングには限られず、立ち下がりタイミング
を遅延させてもよい。つまり、データドライバ9の消費
電力低減の観点からは、隣接するアドレス電極配線にお
いて、互いのアドレスパルスの立ち上がりと、立ち下が
りのタイミングが一致しなければ、立ち上がりと立ち下
がりのどちらが先でもよい。
スパルスの立ち下がりが先のほうがよい。つまり、アド
レスパルスの立ち上がりタイミングを遅延させる方が、
立ち下がりタイミングを遅延させるよりも好ましい。こ
れは、立ち下がりタイミングを遅延させると、隣接する
アドレス電極配線間で一方のアドレスパルスが立ち下が
る前に他方のアドレスパルスが立ち上がって、2つの電
極配線の出力がHレベルになるタイミングが生じ、この
タイミングがさらに走査パルスと重なると両方の電極配
線に係る2つの放電セルが発光状態となるような誤動作
が生ずる可能性があるからである。
限とするためには、図7(a)、(b)に示すように、
アドレスパルス21の立ち下がりを先に行うと共に、図
7(c)、(d)に示すように、このアドレスパルス2
1の立ち上がりと走査維持電極配線Y(15)への走査
パルス22の印加タイミングを揃えることが好ましい。
これは、例えば、走査維持ドライバ11内に図5と同様
な遅延回路40を設け、走査パルス22の立ち上がりお
よび立ち下がりタイミングをアドレスパルス21の立ち
上がりタイミングtdと同じだけ遅延させることによ
り、実現できる。
て図8および図9を用いて説明する。プラズマディスプ
レイ装置の駆動回路全体構成は図1と同様である。な
お、本実施の形態以降において、既に説明した図面と同
様な構成には同一符号を付して説明を省略する。
3に印加するアドレスパルスの立ち上がりおよび立ち下
がりタイミングを外部信号によって制御する。具体的に
は、信号印加タイミング制御手段として、図8に示すよ
うなパルス制御回路23を設け、この回路23を外部か
らの制御信号(立ち上がりラッチイネーブル信号LE、
立ち下がりラッチイネーブル信号LE)によって制御す
る。
23a、23bと、この2つのアンド回路の出力のオア
をとって出力するオア回路23cによって構成される。
アンド回路23aの反転入力端と、アンド回路回路23
bの一方の入力端にはシフトレジスタからの出力S1〜
Smの対応する出力が供給されている。各アンド回路2
3aの非反転入力端には、立ち下がりラッチイネーブル
信号LEが供給され、アンド回路23bの他方の入力端
には立ち上がりラッチイネーブル信号LEが供給されて
いる。さらに、シフトレジスタ24からの出力データを
それぞれラッチするラッチ回路25のラッチ制御端子に
は、対応するオア回路23cの出力が、ラッチイネーブ
ル信号LEとして供給される。そして、ラッチ回路25
は、この信号LEがオンになるとそれぞれシフトレジス
タ24からの出力信号をラッチする。
は次のようになる。
タSk、Sk+1について着目すると、図9(a)、
(b)のように出力データSkがHレベル、出力データ
Sk+1がLレベルの場合において、図9(c)のよう
に立ち下がりラッチイネーブル信号LEがオン(Hレベ
ル)となると、出力データSk+1を入力とするk+1
番目のアンド回路23aの出力がHとなって、これがそ
のままオア回路23cからHレベルのラッチイネーブル
信号LEk+1として、対応するk+1番目のラッチ回
路25に印加される。このため、k+1番目のラッチ回
路25がシフトレジスタのLレベル出力Sk+1をラッ
チして、図9(h)のように、トーテムポール回路の出
力Ok+1がLレベルとなる)。
チイネーブル信号がHレベルとなると、k番目のパルス
制御回路23のアンド回路23bの出力がHレベルとな
り、オア回路23cからHレベルのラッチイネーブル信
号LEkとしてk番目のラッチ回路25に印加される。
k番目のラッチ回路25は、これにより図9(g)に示
すように、Hレベルの出力データSkをラッチし、出力
OkがHレベルに立ち上がる。
することにより、アドレスパルスの立ち上がりタイミン
グ(あるいは立ち下がりタイミング)を簡単な構成で、
外部から選択的に制御することが可能であり、また実施
の形態1と同様にデータドライバにおける消費電力を低
減することができる。
形態1と異なって、アドレスパルスのタイミングを外部
からコントロールすることができるため、図5の遅延回
路40のばらつきに起因したアドレスパルスの出力タイ
ミングのずれ等をなくすことが可能である。さらに、駆
動する負荷の特性、つまり表示パネルにおける静電容量
の大きさ等に合わせて、アドレスパルスの立ち上がりと
立ち下がりのタイミングを微調整することも容易であ
る。従って、駆動パルスとしてのアドレスパルスのタイ
ミングを最適化でき、ディスプレイにおける表示特性を
安定化することが可能となる。
ングを制御する立ち上がりラッチイネーブル信号を外部
信号とすることで、この信号を図1に示す走査維持ドラ
イバ11への走査パルスの出力タイミングを制御する信
号としても利用でき、より簡単に、アドレスパルスの立
ち上がりと走査パルスの立ち上がりとを同期させること
が可能となる。
て図10を用いて説明する。本実施の形態3における最
大の着目点は、図示するように、データドライバが、例
えば大きくみて2つのブロックに分割されており、デー
タドライバ(Aブロック)51が奇数番目のアドレス電
極配線W1、W3・・W2n−1を駆動し、データドラ
イバ(Bブロック)52が偶数番目のアドレス電極配線
W2、W4・・W2nを駆動していることである。
タドライバ51、52が、PDP12上で隣接するアド
レス電極配線を駆動するので、この2つのデータドライ
バ51、52が別のタイミングでアドレスパルスを出力
するように制御することによって、自動的に、隣接する
駆動電極配線で、印加される駆動電極の立ち上がり立ち
下がりタイミングとをずらすことを可能としている。
として遅延回路50を設け、これを、コントローラ20
から各データドライバ51、52のいずれかに供給され
るラッチイネーブル信号の出力配線経路に設け(本実施
の形態3ではデータドライバ52側)、データドライバ
51、52の一方の内部のラッチ回路でのラッチタイミ
ングを遅延させる。
では、データドライバ52)からのアドレスパルスの出
力タイミングを遅延させ、PDP12上で隣接するアド
レス電極配線間で、アドレスパルスの立ち上がりと立ち
下がりのタイミングが一致しないように制御している。
形態のようにデータドライバとして専用に集積回路を製
造してこれを用いる必要がなく、隣接するアドレス電極
配線を駆動するデータドライバのいずれか一方に対応し
て遅延回路50を設けるだけで、実施の形態1と同程度
にデータドライバの消費電力を低減することが可能とな
る。
とに点灯・非点灯が入れ替わるような高域成分を含んだ
画像を表示すると、図28および図29からも明らかな
ように、アドレスパルスの反転が頻繁に起こり、これに
よって、上述したように電極配線間の静電容量Cwに起
因してデータドライバの消費電力が増加してしまう。
タドライバの消費電力を検出してその値に応じて、表示
画像制御手段によって、原画像データ(入力画像デー
タ)の高域成分を除去し、データドライバの消費電力が
所定範囲内となるようにフィードバック制御している。
ラスマディスプレイ装置の駆動回路の構成を示してい
る。図1と異なる点は、まず、データドライバの消費電
力に応じて入力画像データ1の高域成分を除去する表示
画像制御手段として、コントローラ70内に、入力画像
データ1から高域成分を除去する高域成分除去フィルタ
2と、このフィルタ2をコントロールするフィルタコン
トローラ4とを有することである。
タドライバ電源6の消費電力を検出するため検知手段と
して、電流検出器8を有し、この検出器8での検出結果
34に応じて、高域成分除去フィルタ2で高域成分の除
去が行われている。
例である。本実施の形態4においては、離散コサイン変
換部(DCT:Discrete Cosine Transform)61を設
けて入力画像データ1を離散コサイン変換し、高域成分
除去部62が、得られた空間周波数成分データからフィ
ルタコントローラ4の制御に基づいて検出結果34に応
じて高域成分を高域側から優先的に除去する。除去後、
逆離散コサイン変換部(IDCT:Inverse DCT)63
が空間周波数成分データをもとの形式の画像データに復
調する。図13は、表示画像の空間周波数に対する高域
成分除去フィルタ2の特性(ゲイン)を示したものであ
る。図13に示されるように、電流検出の結果、データ
ドライバ消費電力が大であれば、画像の空間周波数が高
くなるほどフィルタゲインを通常値より低くして、入力
画像データからの高域成分の除去量を多くする。
合には、表示画像の空間周波数が消費電力「大」の場合
に比べ、より高い範囲まで入力画像に対する高域成分除
去は行わない。
4を用いて説明する。図14に示す電流検出器8は、デ
ータドライバ電源6からデータドライバ9までの電源供
給線に電流検出抵抗80を挿入し、この抵抗80での電
圧降下に基づいて電流量を求める。データドライバ9に
おける消費電力が、電源6からデータドライバ9に供給
される電力に対応しているので、図14のように電源供
給線で検出された電流値に基づいてデータドライバ9で
の消費電力を検知する事ができる。また、検出抵抗80
を電源供給線に挿入する構成とすれば、データドライバ
電源電圧などに応じた外付回路を用いてこの電流検出抵
抗80を構成することができる。
60V程度と高電圧であるので、電流検知のためには、
まず、図14のようにレベルシフタ82、84で低電圧
にシフトさせて低電圧にしてから、差動増幅器86にお
いて電圧差を求め、電流値を求めている。差動増幅器8
6で求められた検出結果34は、フィルタコントローラ
4に供給され、フィルタコントローラ4は、上述のよう
にこの検出結果34に基づいて入力画像データ1からの
高域成分の除去を制御する。
4の駆動方式との場合で、原画像の細かさ(入力画像の
高域成分の多さ)と、データドライバにおける消費電力
との比較例を示している。従来の駆動方式では、入力画
像が高域成分を含んでいても、それをそのままディスプ
レイに表示するため、図15の点線に示されるように入
力画像の高域成分が増加するほど、これに比例してデー
タドライバでの消費電力が増大している。
の検出結果に基づいて、データドライバでの消費電力が
大きくなるに従い、画像の高域成分を除去して消費電力
が一定値以上を越えないようにフィードバック制御す
る。従って、図15において実線で示すように、本実施
の形態4では、データドライバにおける消費電力のピー
クをカットして、データドライバの消費電力を所定値以
下にクランプすることができる。
ンプするには、検出電流値に応じて、フィルタコントロ
ーラ4が、高域成分除去フィルタ2での高域除去の程度
が適切になるように制御することによって、比較的容易
に達成することができる。
タコントローラ4における電流検出器8からの電流の検
出結果34に対する応答性に適度な時定数を与えれば、
入力画像データ1の変化に対して、高域成分の除去が少
し遅れて追従することになる。このため、入力画像デー
タ1から高域成分を除去したことによる表示画像の変化
を目視上わかりにくくすることができる。
は、データドライバにおける消費電力に基づいて画像の
高域成分を除去し、消費電力が過大にならないように制
御する。従って、最大許容損失の小さいドライバ回路も
データドライバとして使用することができ、ドライバ回
路のコストダウンを容易とすることが可能となる。さら
に、電力消費による発熱量を考慮した熱耐性設計も容易
となる。なお、表示画像データにおける高域成分は、目
視上、感知されにくいので、高域成分除去による画質の
劣化を比較的小さく抑えることも可能である。
ては、信号印加タイミング制御手段を設けて、隣接する
アドレス電極配線13間で、アドレスパルスの立ち上が
りと立ち下がりとが一致しないようにパルスの立ち上が
り立ち下がりを制御している。本実施の形態4において
も、実施の形態1、2のようにデータドライバ9内に立
ち上がり遅延回路32や、パルス制御回路23を設け、
あるいは実施の形態3のように遅延回路50を設けて、
隣接するアドレス電極配線13間でアドレスパルスの立
ち上がりと立ち下がりのタイミングをずらすように制御
する構成が適用可能である。このように、アドレスパル
スのタイミングを制御するともに、データドライバの消
費電力が一定レベル以上にならないように画像データの
高域成分を適宜除去すれば、データドライバ9における
消費電力の低減効果をより一層高くすることが可能とな
る。
実施の形態4と同様に、データドライバ電源6における
電流検出結果に基づいて、原画像つまり入力画像データ
の高域成分を除去する。実施の形態4と異なる点は、図
11の高域成分除去フィルタ2における高域除去方式で
ある。実施の形態4では、離散コサイン変換によって入
力画像データ1の空間周波数データを得て高域成分を除
去している(図12参照)。これに対して、実施の形態
5では、図16に示すように原画像データを縦h画素×
横j画素のブロックに分割し(hおよびjは、正の整
数)、各ブロック内における各画素の画像データをブロ
ック内で共通のデータに変換することにより、高域成分
を除去する。以下、図11および図16を用いて実施の
形態5について説明する。
形態4と同様に電流検出器8にて検出された電流検出値
に基づいて高域成分除去フィルタ2に制御信号33を出
力する。これに応じて、高域成分除去フィルタ2は、画
像データを共通化する単位ブロックの大きさ(縦h画素
×横j画素)を決定する。
電力が小さいときは、図16(a)のように入力画像デ
ータ1が細かくても、入力画像データ1をそのまま表示
画素データとしてPDP12に表示する。
場合、図16(b)に示すように、高域成分除去フィル
タ2は、例えば入力画像データ1を縦2×横2のブロッ
クに分解し、各ブロック内を共通のデータに変換して
(例えば、点灯・非点灯状態が同一となるようにし
て)、これにより高域成分を除去する。なお、ブロック
毎の点灯・非点灯は、原画像である入力画像データ1で
のブロック内の点灯・非点灯数の数に応じて、例えば多
数決などにより決定することができる。
力が大きくなると、入力画像データ1をより大きいブロ
ック、例えば図16(c)に示すように縦3×横2のブ
ロックに分解して、各ブロック内で点灯・非点灯を決定
し、図示されるような画像をPDP12上に表示する。
イバの消費電力に応じて、入力画像データの高域成分を
除去することができ、画質の劣化を抑えながら消費電力
を所定範囲内に抑えるように制御することが可能とな
る。
RGB画像データの表示にあたり、同一ブロック内の各
画素についてのデジタルデータに対し、その低ビット成
分(LSB)側から優先的にブロック内で共通化すれ
ば、表示画像の画質の低下を最小限に抑えつつ、画像の
高域成分を除去することができ、データドライバ9にお
ける消費電力を所定範囲内に維持することができる。
を用いて本実施の形態6について説明する。本実施の形
態6では、プラズマディスプレイ装置において階調表示
を行う場合に、1つのフィールド(例えばテレビ画面表
示の場合に、1TVフィールドは16.7ms)を複数
のサブフィールドに分割して表示するいわゆるサブフィ
ールド階調表示法を用いている。
示すように、1フィールドが、表示階調ビット数Nに応
じて、そのビット数の最高ビット(MSB)側から順に
第1サブフィールドSF1、第2サブフィールドSF2
・・・第6サブフィールドSF6(最低ビット(LS
B)側)に割り当てられている(実施の形態6では、N
=6)。各サブフィールドは、各放電セルにそれぞれア
ドレスパルスおよび走査パルスが印加されて各放電セル
に点灯・非点灯情報が書き込まれるアドレス期間56
と、維持パルスが印加されて表示放電が維持される表示
維持期間57とにより構成されている。各サブフィール
ドSF1〜SF6における動作の相違点は、1サブフィ
ールド期間中における維持パルスの印加数の違いであ
り、表示階調ビットが低くなるにつれて、維持パルスの
印加数が少なくなるように割り当てられている。よっ
て、各サブフィールドにおけるデータドライバの消費電
力は、維持パルス数違いだけであるので、さほど変わら
ない値である。
フィールド階調表示法により画像表示を行った場合にお
いて、電流検出器8での検出電流値に基づいて、データ
ドライバ9の消費電力が高くなった場合に、その度合い
に応じて、低ビット側(LSB)側のサブフィールドS
F6から順にその表示を省略することとしている。
常、サブフィールド階調表示の制御は、シーケンスコン
トローラ5が行っている。そこで、実施の形態6の場合
には、電流検出器8からの検出結果34をシーケンスコ
ントローラ5に供給し、シーケンスコントローラ5が本
実施の形態6の表示画像制御手段として、この検出結果
34に基づいてサブフィールドの休止をコントロールす
る。
ついて、そのアドレス期間56における書き込み動作
と、表示維持期間57における維持動作とを休止した場
合の例を示している。これにより、図18(a)のよう
に全てのサブフィールドSF1〜SF6を表示した場合
と比較すると、同一の表示データの場合において、単純
計算でデータドライバ9における消費電力を5/6とす
ることが可能となる。
9における消費電力が大きくなった場合に、サブフィー
ルドSF6、SF5の2つのサブフィールドの動作を休
止した状態を示している。よって、サブフィールドSF
6,SF5が表示されないので、図18(a)に比較す
ると、上記同様に単純計算でデータドライバ消費電力を
2/3に低減することができる。
方式によれば、電流検出器8と、シーケンスコントロー
ラ5によってデータドライバの消費電力のコントロール
が可能であり、実施の形態4、5のように高域成分除去
フィルタ2およびフィルタコントローラ4を設ける必要
はない。よって、簡単な構成によって、データドライバ
における消費電力が大きい場合に、階調を多少低くする
ことによって、確実にデータドライバ9の消費電力のピ
ークを低減することができる。
の立ち上がり立ち下がりタイミングをずらす実施の形態
1の構成や、さらには原画像の高域成分を除去する実施
の形態4、5などとを組み合わせれば、より確実にデー
タドライバの消費電力を低減することが可能となる。
は、実施の形態4、5、6のような単一の電流検出器8
ではなく、データドライバ9を構成する回路ブロックが
所定数毎に集積されてなる複数の集積回路毎に、対応し
て電流検出器を設けることである。上述のように、デー
タドライバ9は、多くの場合、例えば図2、8に示すよ
うな回路ブロックが所定数の出力毎に集積化された複数
の集積回路を用いて構成されている。
集積回路や、互いに熱伝達されうる複数の集積回路ごと
にその消費電力が異なることもあり、また、消費電力の
許容範囲にバラツキが存在する場合もある。よって、デ
ータドライバ9全体としてはその消費電力が所定の許容
範囲内であっても、いずれかの集積回路ではその許容範
囲を超えてしまう可能性がある。
路、または近接配置などによって互いに熱伝達されうる
複数の集積回路を1つのドライバブロックとし、図19
に示すように、このような各ドライバブロック92に対
して個別に電流検出器91を設け、また、最大値検出器
93を設けて各電流検出器91での検出結果をこの最大
値検出器93に供給している。そして、最大値検出器9
3が、各電流検出器91で得られた電流検出結果のいず
れかが所定値を超えた場合に、これを検出して、コント
ローラ70内のフィルタコントローラ4またはシーケン
スコントローラ5に検出結果34を供給する。
の電流検出結果に基づいて高域成分除去またはサブフィ
ールドの除去動作にフィードバックをかけることによ
り、いずれのドライバブロック92でも消費電力の許容
範囲を超えないように制御することが可能である。従っ
て、実施の形態7により、データドライバの信頼性をよ
り向上することができる。
上述の実施の形態4〜7のように、電流検出器によって
データドライバの消費電力を直接検出するのではなく、
コントローラ70に供給される入力画像データ1に基づ
いてデータドライバ9における消費電力を予測すること
である。データドライバ9における消費電力は、図28
および図29を用いて説明したように、アドレスパルス
のスイッチング、つまりデータドライバ出力Omのスイ
ッチング回数によって決まる。
に示すようにコントローラ70内にドライバ電力予測演
算部72を設け、入力画像データ1に基づいてデータド
ライバ9での消費電力を予測している。予測結果35
は、フィルタコントローラ4に供給され、消費電力が大
きくなると予測された場合には、フィルタコントローラ
4がこれを判定して、高域成分除去フィルタ2に所定の
制御信号33を出力する。高域成分除去フィルタ2は、
この制御信号33に基づいて、実施の形態4、5と同様
な方法によって、入力画像データ1から高域成分を除去
する。なお、予測演算部72の算出結果に基づいて、シ
ーケンスコントローラ5を制御し、一部のサブフィール
ドの休止を行ってもよい。
ライバ9での消費電力の算出方法について図21、図2
5、表Aおよび表示Bを用いて説明する。なお、図21
において、列方向はアドレス電極配線Wであり、行方向
は走査維持電極配線Yであり、さらに、各電極配線の交
点D(W,XY)はマトリクス状の放電セルを表してい
る。
l)の表示が次の表(1)の(1)〜(4)ように変化
する場合、アドレス電極配線Wkと、走査維持電極配線
Yおよび維持電極配線Xとで形成される静電容量Cxy
に起因した消費電力は、それぞれ下記表Aの(5)欄に
示すようになる。
ドレス電極配線Wk−1との間に形成される静電容量C
wに起因した消費電力は以下のようになる。各アドレス
電極配線Wk、Wk−1に印加されるアドレスパルス
は、l−1行選択期間からl行選択期間へと移行する際
に、下表Bの(1)〜(16)のような組み合わせのい
ずれかで変化する。そして、これらの(1)〜(16)
の場合における静電容量Cwに起因した消費電力は、表
Bの(17)欄に示すようになる。
ーンに応じたアドレスパルスの変化から各放電セル毎
に、データドライバの消費電力を求めることができる。
よって、ドライバ電力予測演算部72は、入力画像デー
タ1から得られる点灯・非点灯情報に基づいて、表示パ
ネル上の放電セルD(W,XY)のそれぞれについて、
例えば、別途格納しておいた上記表A、Bを参照して消
費電力を求め、その総和を求めれば、一画面分のデータ
をPDP12の各放電セルに書き込む際に要するデータ
ドライバ消費電力を求めることができる。
ライバ消費電力を予測演算して、その結果に基づいて入
力画像データから特定成分を除去する事とすれば、1フ
ィールド毎の入力画像の明暗変化が大きい場合などにお
いても、一時的にデータドライバでの消費電力が規定値
を超えてしまうことを未然に防止できる。
においては、マトリクス表示装置としてプラズマディス
プレイ装置を例にとって説明したが、これには限らず、
液晶表示装置あるいはエレクトロルミネッセンス表示装
置の各駆動回路においても、上述のような構成を採用す
ることにより駆動電極ドライバの消費電力を低減あるい
は一定範囲内に維持することができる。また、液晶表示
装置およびエレクトロルミネッセンス表示装置におい
て、駆動信号とは、プラズマディスプレイ装置でのアド
レスパルスと同様に、各画素における点灯・非点灯を決
定する信号であり、駆動電極配線は、このような駆動信
号が印加される電極配線を意味する。また、走査信号と
は、各画素でのより具体的な表示内容(輝度、階調な
ど)を示す信号であり、走査電極配線とは、この走査信
号が印加される電極配線である。
装置を例にとると、上記駆動電極配線はゲート電極配
線、駆動信号はゲート信号、走査電極配線はソースある
いはドレイン電極配線、走査信号はデータ信号に相当す
る。
電極ドライバ手段での消費電力を検出する検出手段を設
け、その検出結果に基づいて、表示画像制御手段が、入
力画像データからその特定成分を除去することで、上記
ドライバ手段における消費電力を入力画像データに関わ
らず常時一定範囲内に抑えることができる。従って、ド
ライバ手段における消費電力の最大許容値に応じた駆動
が可能となり、回路設計が容易となると共に、より最大
許容値の低いドライバ手段を採用することも可能とな
る。
灯表示が反転するような、高域成分を多く含む画像を表
示すると、駆動電極ドライバ手段での消費電力が増大す
ることから、駆動電極ドライバ手段での消費電力が大き
くなった場合に、入力画像データからその画像空間周波
数の高域成分を選択的に除去することとすれば、ドライ
バ手段での消費電力を一定範囲内に抑えることが容易で
ある。
を離散コサイン変換によって空間周波数データに変換し
て、検出手段での検出結果に基づいてその空間周波数デ
ータから高域成分を除去すれば、正確にかつ簡単な構成
で高域成分の除去ができる。
分の除去方式として、検出手段での検出結果に基づい
て、入力画像データを縦h画素×横j画素(但し、h,
jは、正の整数)のブロックに分割し、各ブロック内の
各画素についての画像データをブロック内で共通の表示
データに変換する方式であっても、簡易な構成で高域成
分の除去を行うことができる。なお、分割した同一ブロ
ック内において、各画素のデジタル画素データをその低
ビット側成分から優先的に同一ブロック内での共通デー
タに置換すれば、画質の低下を最小限に抑えつつ、駆動
電極ドライバ手段での消費電力の低減を図ることができ
る。
装置がサブフィールド方式による階調表示を行う場合に
は、上記検出手段での検出結果に基づいて、消費電力が
大きくなるにつれ、サブフィールドの内、表示階調ビッ
ト数の低ビット側のサブフィールドから優先的にその表
示を省略することによっても、駆動電極ドライバ手段で
の消費電力の低減を図ることが可能である。
イバ手段が、複数のドライバブロックに分割されている
場合、各ドライバブロック毎にそのドライバブロックに
おける消費電力を検出する構成を採用すれば、ブロック
毎の実際の消費電力のバラツキや、最大許容値のバラツ
キ等によって、一部のドライバブロックにおいて最大許
容値が超えてしまうことを確実に防止できる。このよう
にすれば、駆動回路の信頼性をより向上することが可能
である。
に基づいて駆動電極ドライバ手段での消費電力を予測演
算によって検出する構成とすれば、未然に消費電力の増
加を防止することができる。従って、一画面表示期間
(1フィールド)毎に、表示画面の明暗が反転するな
ど、明暗の変化が速い画像などを表示する場合であって
も、一時的にドライバ手段での消費電力が許容範囲を超
えてしまうといった可能性を確実になくすことができ
る。
スプレイ装置およびその駆動回路の構成を示す図であ
る。
る。
波形を示す図である。
イバでの消費電力を説明するための図である。
図である。
を示す図である。
電極配線との駆動例を示す波形図である。
バの構成を示す図である。
である。
ィスプレイ装置の駆動回路の構成を示す図である。
ィスプレイ装置の駆動回路の構成を示す図である。
示す図である。
の関係を示す図である。
る。
消費電力との関係について従来と実施の形態4の駆動方
式の比較を示す図である。
ィスプレイ装置の駆動方式を説明する概念図である。
ィスプレイ装置の駆動回路の構成を示す図である。
概念図である。
ィスプレイ装置の駆動回路の構成を示す図である。
ィスプレイ装置の駆動回路の構成を示す図である。
図である。
その駆動回路を示す図である。
方法を示す駆動波形図である。
す図である。
ドライバの等価回路を示す図である。
レス電極配線の駆動波形の一例を示す図である。
での消費電力を説明するための図である。
例を示す図である。
形を示す図である。
フィルタ、3 画像データ並べ換え部、4 フィルタコ
ントローラ、5 シーケンスコントローラ、6データド
ライバ電源、8,91 電流検出器、9 データドライ
バ、10 維持ドライバ、11 走査維持ドライバ、1
2 PDP(プラズマディスプレイパネル)、13 ア
ドレス電極配線、14 維持電極配線、15 走査維持
電極配線、16 駆動データ、20,70 コントロー
ラ、21 アドレスパルス、22 走査パルス、23
パルス制御回路、23a,23b,44 アンド回路、
23c オア回路、24 シフトレジスタ、25 ラッ
チ回路、29,30 FET、32 立ち上がり遅延回
路、33 制御信号、40,50 遅延回路、43 コ
ンデンサ、51 データドライバ(Aブロック)、52
データドライバ(Bブロック)、61 DCT、62
高域成分除去部、63 IDCT、72ドライバ電力
予測演算、80 電流検出抵抗、92 ドライバブロッ
ク、93最大値検出器。
8)
トリクス表示装置の駆動方法
プレイパネルや液晶表示パネル、あるいはエレクトロル
ミネッセンスパネルなどのマトリクス表示装置の駆動回
路及びその駆動方法に関し、特に、その消費電力の低減
するための機能を備えた駆動回路及びその駆動方法に関
する。
マディスプレイの駆動回路の概略構成図であり、図23
は、このプラズマディスプレイの駆動波形の一例であ
る。
Pという)12はマトリクス状に配置された複数の放電
セルを有する。各放電セルは、アドレス電極配線13
と、これに直交する走査維持電極配線15および維持電
極配線14とによってその放電・非放電が制御されて、
パネル12全体として所望の発光表示画像を得ている。
(W1、W3・・W2n−1)と、偶数番目(W2、W
4・・W2n)がそれぞれ別のデータドライバ19に接
続されている。また、走査維持電極配線Y1、Y2・・
Yi(15)が走査維持ドライバ11に接続され、維持
電極配線X1、X2・・Xi(14)が維持ドライバ1
0に接続され、これら各電極配線W,Y,Xは、それぞ
れ対応するドライバ19,11,10によって駆動され
ている。
コントローラ20に供給され、コントローラ20は、こ
の入力画像データ1をプラズマディスプレイパネルの表
示に適した順番に並べ替えて、ディスプレイの各放電セ
ルの放電・非放電を示す駆動データ16を作成し、デー
タドライバ19に出力する。
ータ16に基づいて、アドレス電極配線W1、W2・・
W2n−1、W2nに対し、順次駆動信号として、図2
3に示すようなアドレスパルス101を印加する。
同時に、対応する放電セルの走査維持電極配線15(Y
1〜Yi)には、走査パルス102が順次印加されて、
PDP12の各放電セルに発光・非発光の情報が書き込
まれる。続いて維持電極配線14と走査維持電極配線1
5に交互に維持パルス103が印加され、放電状態が維
持され、PDP12で所望の画像が発光表示されること
となる。
および動作について図24を用いて説明する。
て出力される駆動データ16は、シフトレジスタ124
に順次供給され、ここでパラレルデータに変換されて
(パラレル駆動データS1、S2・・Sm)、ラッチ回
路125に向けて出力される。ラッチ回路125に供給
されるラッチイネーブル信号LEがオン(例えばHレベ
ル)となると、ラッチ回路125は、上記シフトレジス
タ124からの出力をラッチし、ラッチされた駆動デー
タS1〜Smは、ラッチデータ131(L1〜Lm)と
して、対応するレベルシフタ126およびFET駆動バ
ッファ127と、反転FET駆動バッファ128とにそ
れぞれ供給され、これらを介してトーテムポール回路を
構成する電解効果トランジスタ(FET)29、30の
オンオフをコントロールする。このようにしてFET2
9、30がコントロールされることにより、トーテムポ
ール回路の出力端O1〜OmからそれぞれVwまたは0
Vの電圧が出力され、この出力が対応するアドレス電極
配線13にアドレスパルスとして印加されることとな
る。
プレイなどのマトリクス表示装置の駆動回路では、上述
のように、基板上にマトリクス状に配置した電極配線に
よって放電セルや液晶などの容量成分である負荷を駆動
して表示画像を得ている。このため、等価回路的には、
互いに隣接する電極配線間に容量成分が形成され、後述
するこの容量成分の充放電のために、データドライバの
消費電力を低く抑えることが困難であるという第1の問
題があった。
えば千鳥模様などの高域成分を多く含むような画像を表
示する場合には、後述するような原理により上記容量成
分の充放電量がさらに多くなりデータドライバでの消費
電力が増大してしまう。このように、入力画像データに
応じてデータドライバの消費電力が決まってしまい、こ
れを所定範囲内に抑えることができないという第2の問
題があった。
点である電極配線間の容量成分とデータドライバにおけ
る消費電力との関係について説明する。なお、図25
は、図22のデータドライバ19の出力部とPDP12
上での等価回路を示している。
見ると、アドレス電極配線W間の静電容量Cwと、維持
電極配線Xおよび走査維持電極配線Yとの静電容量Cx
yとが存在している。静電容量Cw、Cxyの値は、P
DP12のパネルサイズや、電極配線のレイアウトなど
によって異なるが、例えば、対角100cmクラス(4
0型)のプラズマディスプレイパネルでは静電容量C
w、Cxyは、いずれも数10pF程度となる。
19の出力Oが、0VとVwとで切り替わると、静電容
量CxyおよびCwで充放電が行われ、この充放電に伴
ってデータドライバ19内で電力が消費される。
放電により消費されるエネルギは、以下のように見積も
ることができる。
費エネルギは、以下のようになる。
て、静電容量Cxyが充電されるとき、データドライバ
19のドライバ電源からはCxy・Vw2のエネルギが
出力され、そのうち(Cxy・Vw2)/2が静電容量
Cxyに蓄積され、残りの(Cxy・Vw2)/2は、
データドライバ19内で消費される。
電容量Cxyに蓄積されていた(Cxy・Vw2)/2
のエネルギがデータドライバ19内に引き込まれてここ
で消費される。
ングに際して、アドレスパルスが立ち上がる場合にも、
立ち下がる場合にも、1つの静電容量cxyあたり(C
xy・Vw2)/2のエネルギが消費されることにな
る。
エネルギは、以下のようになる。
消費エネルギについては、図26に示すように、データ
ドライバ19の各出力にそれぞれ対応するアドレス電極
配線Wへ印加するアドレスパルスが、電極配線Wkで立
ち上がるタイミングと同時に、電極配線Wkに隣接する
電極配線Wk+1で立ち下がる場合を考える。
には、静電容量Cwには、図26の(a)および図27
(a)に示すように、電極配線Wk+1が正となる向き
に、電圧Vwが印加されて充電される。
が切り替わって、電極配線Wkが0からVwに変化し、
電極配線Wk+1がVwから0に変化すると、図27
(b)に矢印で示すように電流が流れ、静電容量Cwに
は、電極配線Wkが正となる向きに電圧Vwが印加され
て充電される。このときドライバ電源から静電容量Cw
に流れ込む電荷量は、2(Cw・Vw)となる。ドライ
バ電源から供給されるエネルギは、(電源電圧)×(電
荷量)であり、図27(b)から明らかなように、この
エネルギが全てデータドライバ19内で消費される。
容量Cwあたり2(Cw・Vw2)のエネルギが消費さ
れることとなる。このため、例えば静電容量Cxyと静
電容量Cwとが同じ値であるとした場合、静電容量Cw
で消費されるエネルギは、Cxyによるエネルギ消費の
4倍にもなってしまう。
その出力が切り替わる毎にエネルギが消費され、特に、
以下に説明するように隣接する画素での点灯・非点灯が
交互に切り替わるような高域成分を多く含む画像を表示
する場合には、アドレス電極配線W間の静電容量Cwに
おける充放電によるエネルギ損失が極めて大きくなる。
ーンと、データドライバにおける消費電力との関係を図
25、図28および図29を用いて説明する。図28
は、PDPの各放電セルにおける点灯(ハッチングあ
り)・非点灯(ハッチングなし)を示しており、図29
は、図28のようなパターンを表示する場合に各電極配
線に印加する電圧波形を示している。
アドレス電極配線Wk−1、Wk、Wk+1にアドレス
パルス121が印加され、これと同時に走査維持電極配
線Yl−1、Yl、Yl+1に順次負の走査パルス12
2を印加することにより、各放電セルに表示画像パター
ンに応じた点灯・非点灯データが書き込まれる。
ると、アドレス電極配線Wkに印加される電圧は、Vw
(約60V)から0に変化するため、静電容量Cxyに
蓄積されていた電荷(Cxy・Vw)がアドレス電極配
線Wkからデータドライバ19に流れ込む。また、アド
レス電極配線Wk+1から静電容量Cwを通って(Cw
・Vw)の電荷が、アドレス電極配線Wkに向かって流
れ込む。さらに、アドレス電極配線Wk−1では、アド
レス電極配線Wkとは反対に、0からVwへと印加電圧
が変化してるので、アドレス電極配線Wk−1から静電
容量Cwを通り、2(Cw・Vw)の電荷が、アドレス
電極配線Wkに向かって流れ込み、データドライバ19
で消費される。以上のように、タイミングtlにおいて
は、次式(1)のような電力がアドレス電極配線Wk
で、つまりデータドライバ19で消費されることとな
る。
ようにl行目とl+1行目の表示パターンが同じである
ため、各アドレス電極配線の電位は変化しない。従っ
て、このtl+1のタイミングでは、データドライバ1
9には電流は流れ込まず、電力も消費しない。
されるアドレスパルスのスイッチング動作の度に、C
w、Cxyへの充放電によって電力が消費されるので、
細かい模様の画像が入力され、それを表示すればするほ
ど、つまり、入力画像の高域成分が多くなればなるほど
データドライバ19の出力のスイッチング回数が増え、
対応して消費電力が大きくなってしまっていた。そし
て、このような表示画像に応じた消費電力増大を緩和す
る方法は全く提案されていなかった。また、消費電力の
増大によってデータドライバ19内での発熱が起こり、
ドライバに発熱対策を講ずる必要などが生じ、コストア
ップの原因ともなっていた。
いては、隣接する電極配線間の静電容量に起因したドラ
イバでの電力消費量が大きく、また、このようなドライ
バでの消費電力を所定範囲内に抑えることができなかっ
た。
ためになされたもので、第1の目的は、マトリクス表示
装置の駆動回路において、駆動信号が印加される列また
は行方向の電極配線間に存在する静電容量による消費電
力を低減することである。
おける消費電力を一定範囲内に抑えることである。
荷を駆動して所望の表示を行うマトリクス表示装置の駆
動回路において、列または行方向の駆動電極配線に表示
画像データに応じて前記マトリクス表示装置の駆動信号
を印加する駆動電極ドライバ手段と、前記駆動電極ドラ
イバ手段での消費電力を前記表示画像データに基づいて
予測演算によって検出する検出手段と、前記検出手段で
の検出結果に基づいて、入力画像データからその特定成
分を除去し、除去して得られたデータを表示画像データ
として前記マトリクス表示装置に表示させるための表示
画像制御手段と、を備えることを特徴とするものであ
る。
動して所望の表示を行うマトリクス表示装置の駆動回路
において、列または行方向の駆動電極配線に表示画像デ
ータに応じて前記マトリクス表示装置の駆動信号を印加
する駆動電極ドライバ手段と、前記駆動電極ドライバ手
段での消費電力を検出する検出手段と、前記検出手段で
の検出結果に基づいて、入力画像データからその特定成
分を除去し、除去して得られたデータを表示画像データ
として前記マトリクス表示装置に表示させるための表示
画像制御手段とを備え、前記駆動電極ドライバ手段は、
複数のドライバブロックに分割され、前記検出手段は、
分割された前記各ドライバブロック毎にそのドライバブ
ロックにおける消費電力を検出することを特徴とするも
のである。
置の駆動回路において、前記各ドライバブロックは、所
定数の前記駆動電極配線毎に集積された個々の集積回路
によってそれぞれが構成されることを特徴とするもので
ある。
装置の駆動回路において、前記各ドライバブロックは、
所定数の前記駆動電極配線毎に集積された個々の集積回
路のうち、互いに熱伝達し得る複数の集積回路によって
構成されることを特徴とするものである。
動して所望の表示を行うマトリクス表示装置の駆動回路
において、列または行方向の駆動電極配線に表示画像デ
ータに応じて前記マトリクス表示装置の駆動信号を印加
する駆動電極ドライバ手段と、前記駆動電極ドライバ手
段での消費電力を検出する検出手段と、前記検出手段で
の検出結果に基づいて、入力画像データからその特定成
分を除去し、除去して得られたデータを表示画像データ
として前記マトリクス表示装置に表示させることによ
り、前記駆動電極ドライバ手段での消費電力が、常に、
規定値を超えないように制御する表示画像制御手段と、
を備えることを特徴とするものである。
は、1フィールド期間を複数のサブフィールド期間に分
割することにより階調表示を行う表示装置であって、前
記検出手段での検出結果に基づいて、前記サブフィール
ドの一部についてその表示を省略することを特徴とする
ものである。
は、前記1フィールド期間が一デジタル画像表示単位期
間よりなり、前記1フィールド期間を表示階調ビット数
に応じた数のサブフィールドに時分割して表示すること
により階調表示を行う表示装置であって、前記検出手段
での検出結果に基づいて、前記消費電力が大きくなるに
つれ、前記サブフィールドの内、表示階調ビット数の低
ビット側の前記サブフィールドから優先的にその表示を
省略すること特徴とするものである。
動して所望の表示を行うマトリクス表示装置の駆動回路
において、列または行方向の駆動電極配線に表示画像デ
ータに応じて前記マトリクス表示装置の駆動信号を印加
する駆動電極ドライバ手段と、前記駆動電極ドライバ手
段での消費電力を検出する検出手段と、前記検出手段で
の検出結果に基づいて、入力画像データからその特定成
分を除去し、除去して得られたデータを表示画像データ
として前記マトリクス表示装置に表示させるための表示
画像制御手段とを備え、前記表示画像制御手段は、前記
検出手段における検出結果に基づいて、前記入力画像デ
ータからその画像の空間周波数の高域成分を選択的に除
去するように制御することを特徴とするものである。
駆動回路において、前記表示画像制御手段は、前記入力
画像データを離散コサイン変換によって空間周波数デー
タに変換し、前記検出手段での検出結果に基づいて前記
空間周波数データから高域成分を除去し、高域成分除去
後に前記空間周波数データを逆離散コサイン変換するこ
とを特徴とするものである。
駆動回路において、前記表示画像制御手段は、前記検出
手段での検出結果に基づいて、前記入力画像データを縦
h画素×横j画素(但し、h,jは、正の整数)のブロ
ックに分割し、各ブロック内の各画素の画像データをブ
ロック内で共通のデータに変換して、入力画像データか
ら高域成分を除去することを特徴とするものである。
査維持電極との間で表示データに基づく書き込み放電を
行い、走査維持電極と維持電極との間で維持放電を行う
ことによって表示を行うプラズマディスプレイの駆動方
法であって、一画面の表示期間を前記維持放電の回数で
重み付けされた複数のサブフィールド期間に分割し、表
示データに対応して前記サブフィールド期間の組み合わ
せによって階調表示させ、前記表示データの表示パター
ンに応じたアドレスパルスの変化に基づき、前記表示階
調の重み付けが最も軽い前記サブフィールド期間から順
にその表示を省略することを特徴とするものである。
態(以下、実施の形態という)及び関連形態について、
図面を用いて説明する。
は、プラズマディスプレイ、液晶表示装置、EL(エレ
クトロルミネッセンス)ディスプレイ等のマトリクス表
示装置の各画素を駆動するための電極配線にそれぞれ駆
動信号を印加するにあたり、隣接する電極配線間で駆動
信号の立ち上がりと立ち下がりのタイミングがずれるよ
うに制御する。
プレイ装置の駆動回路の概略構成を示している。
が供給されると、これがドライバコントローラ20内の
画像データ並べ替え部3に供給される。画像データ並べ
替え部3は、この入力画像データ1をプラズマディスプ
レイでの表示に適した順番に並べ替え、ディスプレイの
各放電セルの放電・非放電を示す駆動データ16を2つ
のデータドライバ9にそれぞれ出力する。ただし、デー
タドライバ9は、単一の構成の場合もある。
に基づき、プラズマディスプレイ装置における駆動電極
配線に相当するアドレス電極配線W1、W3・・W2n
−1と、W2、W4・・W2nとに対し、それぞれ駆動
信号として、アドレスパルスを印加し、各放電セルの点
灯・非点灯を決定している。
るようにこのデータドライバ9内に、信号印加タイミン
グ制御手段として立ち上がり遅延回路を設け、これによ
り隣接するアドレス電極配線13に印加するアドレスパ
ルスの立ち上がりと立ち下がりのタイミングがずれるよ
うに制御する。
ケンスコントローラ5によって、アドレスパルスの印加
と同時に、対応するマトリクス表示装置の走査電極配
線、プラズマディスプレイ装置では走査維持電極配線1
5(Y1〜Yi)に、走査信号である走査パルスが印加
され、PDPパネル12の各放電セルに点灯・非点灯の
情報を書き込まれる。さらに維持電極配線14と走査維
持電極配線15に交互に維持パルスが印加され、PDP
12で所望の画像が発光表示される。
び動作について図2を用いて説明する。
て駆動データ16が出力されると、これがシフトレジス
タ24に順次供給されてパラレルデータに変換される。
次に、ラッチ回路25に向けてパラレル駆動データS
1、S2・・Smが出力され、ラッチ回路25は、供給
されるラッチイネーブル信号LEがオン(例えばHレベ
ル)となると、これに応じて、シフトレジスタ24から
の出力をラッチし、ラッチされた駆動データS1〜Sm
は、ラッチデータL1〜Lmとして、それぞれ出力され
る。
には、それぞれ信号印加タイミング制御手段として立ち
上がり遅延回路32が設けられており、ラッチデータL
1〜Lmのパルスの立ち上がりだけを遅延させる。立ち
上がり遅延回路32は、例えば図5に示すような簡易な
構成で実現でき、このような回路構成により図6に示す
ようにラッチデータのパルスの立ち上がりだけが遅延し
た信号(出力OUTb)が得られる。
ッチ回路25から出力されるラッチデータを遅延させる
遅延回路40と、アンド回路44とにより構成される。
遅延回路40は、バッファ41、42とコンデンサ43
とを備え、図6のようにラッチデータである入力INa
をtdだけ遅延させて、これを遅延回路出力(OUT
a)としてアンド回路44の一方の入力端に供給する。
アンド回路44のもう一方の入力端には、ラッチデータ
(入力INa)が直接供給される。アンド回路44は、
遅延のないラッチデータとtdだけ遅延を受けたデータ
とのアンドをとり、これにより図6の出力OUTbのよ
うにパルスの立ち上がりだけがtdだけ遅延した信号が
アンド回路44から出力される。
おいて立ち上がりタイミングの遅延された各ラッチデー
タL1〜Lmは、対応するレベルシフタ26およびFE
T駆動バッファ27と、反転FET駆動バッファ128
とにそれぞれ供給され、これらを介してトーテムポール
回路を構成する電界効果トランジスタ(FET)29、
30のオンオフが制御される。これにより、トーテムポ
ール回路の出力端O1〜OmからそれぞれVwまたは0
Vの電圧が出力され、この出力、つまり立ち上がりタイ
ミングの遅延したアドレスパルスが、対応するアドレス
電極配線13に印加されることとなる。
うな回路ブロックを集積して形成されるが、実際には、
数10ビット程度の出力ごとに集積回路化し、これを組
み合わせて用いて一枚の表示パネルを駆動することが多
い。
連形態1によるデータドライバ9での消費電力の低減作
用について説明する。
て、各アドレス電極配線Wに印加するアドレスパルスの
立ち上がりが遅延される。よって、PDP12上で互い
に隣接して配置されたアドレス電極配線Wk、Wk+1
について着目すると、各電極配線でのアドレスパルス
は、例えば図3に示すような電圧波形となり、隣接する
電極配線間では、一方のアドレスパルスの立ち上がり
と、他方のアドレスパルスの立ち下がりとはそのタイミ
ングがtdだけずれている。このタイミングのずれtd
は、アドレスパルスの立ち上がりおよび立ち下がりに要
する期間とほぼ等しくなるように設定しておくことで、
確実に、隣接する電極配線間でアドレスパルスの立ち上
がりと、立ち下がりタイミングをずらすことが可能とな
る。なお、このずれtdは、遅延回路40のコンデンサ
43の容量を調整することにより容易に変更することが
できる。
配線Wkは0Vであり、隣接するアドレス電極配線Wk
+1がVwであると、電極配線間の静電容量Cwは、図
4(a)のようにアドレス電極配線Wk+1側が正とな
るように充電される。
線Wk+1がVwから0Vに立ち下がるとする。従来で
あれば、アドレス電極配線Wk+1のアドレスパルスの
変化と同一タイミングでアドレス電極配線Wkが、0V
からVwへと変化するのであるが、本関連形態1では、
パルスの立ち上がりタイミングが遅延されているので、
アドレス電極配線Wkのアドレスパルスは、この期間
(b)では変化しない。このため、静電容量Cwでは、
アドレス電極配線Wk+1側のみがVwから0Vに変化
して、図4(b)に示すような向きに電流が流れて、静
電容量Cwが放電し、(Cw・Vw2)/2の電力がデ
ータドライバ9で消費される。
ドレスパスルが、0からVwに立ち上がると、図4
(c)に示すように電流が流れて静電容量Cwが充電さ
れる。このときドライバ電源からは、Cw・Vw2のエ
ネルギが供給され、そのうち、(Cw・Vw2)/2が
静電容量Cwに蓄積され、残りの(Cw・Vw2)/2
がデータドライバ9内で消費される。
1のように制御することにより、1回のアドレスパルス
のスイッチング動作において、1つの静電容量Cwあた
りCw・Vw2の電力が消費されることとなる。そし
て、この消費量は、従来の(2×Cw・Vw2)の1/
2であり、アドレスパルスの立ち上がりタイミングを遅
延させることにより、確実にデータドライバ9の消費電
力が低減することが可能となっている。但しCxyへの
充放電による電力消費は、前述の計算と同一になるた
め、ここでは説明を省略した。
ち上がりタイミングのみを遅延させるが、必ずしも立ち
上がりタイミングには限られず、立ち下がりタイミング
を遅延させてもよい。つまり、データドライバ9の消費
電力低減の観点からは、隣接するアドレス電極配線にお
いて、互いのアドレスパルスの立ち上がりと、立ち下が
りのタイミングが一致しなければ、立ち上がりと立ち下
がりのどちらが先でもよい。
スパルスの立ち下がりが先のほうがよい。つまり、アド
レスパルスの立ち上がりタイミングを遅延させる方が、
立ち下がりタイミングを遅延させるよりも好ましい。こ
れは、立ち下がりタイミングを遅延させると、隣接する
アドレス電極配線間で一方のアドレスパルスが立ち下が
る前に他方のアドレスパルスが立ち上がって、2つの電
極配線の出力がHレベルになるタイミングが生じ、この
タイミングがさらに走査パルスと重なると両方の電極配
線に係る2つの放電セルが発光状態となるような誤動作
が生ずる可能性があるからである。
限とするためには、図7(a)、(b)に示すように、
アドレスパルス21の立ち下がりを先に行うと共に、図
7(c)、(d)に示すように、このアドレスパルス2
1の立ち上がりと走査維持電極配線Y(15)への走査
パルス22の印加タイミングを揃えることが好ましい。
これは、例えば、走査維持ドライバ11内に図5と同様
な遅延回路40を設け、走査パルス22の立ち上がりお
よび立ち下がりタイミングをアドレスパルス21の立ち
上がりタイミングtdと同じだけ遅延させることによ
り、実現できる。
8および図9を用いて説明する。プラズマディスプレイ
装置の駆動回路全体構成は図1と同様である。なお、本
関連形態以降において、既に説明した図面と同様な構成
には同一符号を付して説明を省略する。
に印加するアドレスパルスの立ち上がりおよび立ち下が
りタイミングを外部信号によって制御する。具体的に
は、信号印加タイミング制御手段として、図8に示すよ
うなパルス制御回路23を設け、この回路23を外部か
らの制御信号(立ち上がりラッチイネーブル信号LE、
立ち下がりラッチイネーブル信号LE)によって制御す
る。
23a、23bと、この2つのアンド回路の出力のオア
をとって出力するオア回路23cによって構成される。
アンド回路23aの反転入力端と、アンド回路回路23
bの一方の入力端にはシフトレジスタからの出力S1〜
Smの対応する出力が供給されている。各アンド回路2
3aの非反転入力端には、立ち下がりラッチイネーブル
信号LEが供給され、アンド回路23bの他方の入力端
には立ち上がりラッチイネーブル信号LEが供給されて
いる。さらに、シフトレジスタ24からの出力データを
それぞれラッチするラッチ回路25のラッチ制御端子に
は、対応するオア回路23cの出力が、ラッチイネーブ
ル信号LEとして供給される。そして、ラッチ回路25
は、この信号LEがオンになるとそれぞれシフトレジス
タ24からの出力信号をラッチする。
次のようになる。
タSk、Sk+1について着目すると、図9(a)、
(b)のように出力データSkがHレベル、出力データ
Sk+1がLレベルの場合において、図9(c)のよう
に立ち下がりラッチイネーブル信号LEがオン(Hレベ
ル)となると、出力データSk+1を入力とするk+1
番目のアンド回路23aの出力がHとなって、これがそ
のままオア回路23cからHレベルのラッチイネーブル
信号LEk+1として、対応するk+1番目のラッチ回
路25に印加される。このため、k+1番目のラッチ回
路25がシフトレジスタのLレベル出力Sk+1をラッ
チして、図9(h)のように、トーテムポール回路の出
力Ok+1がLレベルとなる)。
チイネーブル信号がHレベルとなると、k番目のパルス
制御回路23のアンド回路23bの出力がHレベルとな
り、オア回路23cからHレベルのラッチイネーブル信
号LEkとしてk番目のラッチ回路25に印加される。
k番目のラッチ回路25は、これにより図9(g)に示
すように、Hレベルの出力データSkをラッチし、出力
OkがHレベルに立ち上がる。
することにより、アドレスパルスの立ち上がりタイミン
グ(あるいは立ち下がりタイミング)を簡単な構成で、
外部から選択的に制御することが可能であり、また関連
形態1と同様にデータドライバにおける消費電力を低減
することができる。
1と異なって、アドレスパルスのタイミングを外部から
コントロールすることができるため、図5の遅延回路4
0のばらつきに起因したアドレスパルスの出力タイミン
グのずれ等をなくすことが可能である。さらに、駆動す
る負荷の特性、つまり表示パネルにおける静電容量の大
きさ等に合わせて、アドレスパルスの立ち上がりと立ち
下がりのタイミングを微調整することも容易である。従
って、駆動パルスとしてのアドレスパルスのタイミング
を最適化でき、ディスプレイにおける表示特性を安定化
することが可能となる。
ングを制御する立ち上がりラッチイネーブル信号を外部
信号とすることで、この信号を図1に示す走査維持ドラ
イバ11への走査パルスの出力タイミングを制御する信
号としても利用でき、より簡単に、アドレスパルスの立
ち上がりと走査パルスの立ち上がりとを同期させること
が可能となる。
10を用いて説明する。本関連形態3における最大の着
目点は、図示するように、データドライバが、例えば大
きくみて2つのブロックに分割されており、データドラ
イバ(Aブロック)51が奇数番目のアドレス電極配線
W1、W3・・W2n−1を駆動し、データドライバ
(Bブロック)52が偶数番目のアドレス電極配線W
2、W4・・W2nを駆動していることである。
ドライバ51、52が、PDP12上で隣接するアドレ
ス電極配線を駆動するので、この2つのデータドライバ
51、52が別のタイミングでアドレスパルスを出力す
るように制御することによって、自動的に、隣接する駆
動電極配線で、印加される駆動電極の立ち上がり立ち下
がりタイミングとをずらすことを可能としている。
として遅延回路50を設け、これを、コントローラ20
から各データドライバ51、52のいずれかに供給され
るラッチイネーブル信号の出力配線経路に設け(本関連
形態3ではデータドライバ52側)、データドライバ5
1、52の一方の内部のラッチ回路でのラッチタイミン
グを遅延させる。
では、データドライバ52)からのアドレスパルスの出
力タイミングを遅延させ、PDP12上で隣接するアド
レス電極配線間で、アドレスパルスの立ち上がりと立ち
下がりのタイミングが一致しないように制御している。
のようにデータドライバとして専用に集積回路を製造し
てこれを用いる必要がなく、隣接するアドレス電極配線
を駆動するデータドライバのいずれか一方に対応して遅
延回路50を設けるだけで、関連形態1と同程度にデー
タドライバの消費電力を低減することが可能となる。
力を低減する方法として、上記関連形態においては、主
としてアドレスパルスの出力タイミングを調整する方法
を採用している。本実施の形態1では、このような方法
に代えて、或いはこのような方法に加えて、データドラ
イバでの消費電力を検出し、その値に応じて原画像デー
タから特定成分を除去してデータドライバの消費電力が
所定範囲内に収まるようにする。
灯が入れ替わるような高域成分を含んだ画像を表示する
と、図28および図29からも明らかなように、アドレ
スパルスの反転が頻繁に起こり、これによって、上述し
たように電極配線間の静電容量Cwに起因してデータド
ライバの消費電力が増加してしまう。
のようにデータドライバの消費電力を検出し、その値に
応じて、表示画像制御手段によって、原画像データ(入
力画像データ)から特定成分として例えば高域成分を除
去し、データドライバの消費電力が所定範囲内となるよ
うにフィードバック制御している。
ラスマディスプレイ装置の駆動回路の構成を示してい
る。図1と異なる点は、まず、データドライバの消費電
力に応じて入力画像データ1の高域成分を除去する表示
画像制御手段として、コントローラ70内に、入力画像
データ1から高域成分を除去する高域成分除去フィルタ
2と、このフィルタ2をコントロールするフィルタコン
トローラ4とを有することである。
タドライバ電源6の消費電力を検出するため検知手段と
して、電流検出器8を有し、この検出器8での検出結果
34に応じて、高域成分除去フィルタ2で高域成分の除
去が行われている。
例である。本実施の形態1においては、離散コサイン変
換部(DCT:Discrete Cosine Transform)61を設
けて入力画像データ1を離散コサイン変換し、高域成分
除去部62が、得られた空間周波数成分データからフィ
ルタコントローラ4の制御に基づいて検出結果34に応
じて高域成分を高域側から優先的に除去する。除去後、
逆離散コサイン変換部(IDCT:Inverse DCT)63
が空間周波数成分データをもとの形式の画像データに復
調する。図13は、表示画像の空間周波数に対する高域
成分除去フィルタ2の特性(ゲイン)を示したものであ
る。図13に示されるように、電流検出の結果、データ
ドライバ消費電力が大であれば、画像の空間周波数が高
くなるほどフィルタゲインを通常値より低くして、入力
画像データからの高域成分の除去量を多くする。
合には、表示画像の空間周波数が消費電力「大」の場合
に比べ、より高い範囲まで入力画像に対する高域成分除
去は行わない。
4を用いて説明する。図14に示す電流検出器8は、デ
ータドライバ電源6からデータドライバ9までの電源供
給線に電流検出抵抗80を挿入し、この抵抗80での電
圧降下に基づいて電流量を求める。データドライバ9に
おける消費電力が、電源6からデータドライバ9に供給
される電力に対応しているので、図14のように電源供
給線で検出された電流値に基づいてデータドライバ9で
の消費電力を検知する事ができる。また、検出抵抗80
を電源供給線に挿入する構成とすれば、データドライバ
電源電圧などに応じた外付回路を用いてこの電流検出抵
抗80を構成することができる。
60V程度と高電圧であるので、電流検知のためには、
まず、図14のようにレベルシフタ82、84で低電圧
にシフトさせて低電圧にしてから、差動増幅器86にお
いて電圧差を求め、電流値を求めている。差動増幅器8
6で求められた検出結果34は、フィルタコントローラ
4に供給され、フィルタコントローラ4は、上述のよう
にこの検出結果34に基づいて入力画像データ1からの
高域成分の除去を制御する。
1の駆動方式との場合で、原画像の細かさ(入力画像の
高域成分の多さ)と、データドライバにおける消費電力
との比較例を示している。従来の駆動方式では、入力画
像が高域成分を含んでいても、それをそのままディスプ
レイに表示するため、図15の点線に示されるように入
力画像の高域成分が増加するほど、これに比例してデー
タドライバでの消費電力が増大している。
の検出結果に基づいて、データドライバでの消費電力が
大きくなるに従い、画像の高域成分を除去して消費電力
が一定値以上を越えないようにフィードバック制御す
る。従って、図15において実線で示すように、本実施
の形態1では、データドライバにおける消費電力のピー
クをカットして、データドライバの消費電力を所定値以
下にクランプすることができる。
ンプするには、検出電流値に応じて、フィルタコントロ
ーラ4が、高域成分除去フィルタ2での高域除去の程度
が適切になるように制御することによって、比較的容易
に達成することができる。
タコントローラ4における電流検出器8からの電流の検
出結果34に対する応答性に適度な時定数を与えれば、
入力画像データ1の変化に対して、高域成分の除去が少
し遅れて追従することになる。このため、入力画像デー
タ1から高域成分を除去したことによる表示画像の変化
を目視上わかりにくくすることができる。
は、データドライバにおける消費電力に基づいて画像の
高域成分を除去し、消費電力が過大にならないように制
御する。従って、最大許容損失の小さいドライバ回路も
データドライバとして使用することができ、ドライバ回
路のコストダウンを容易とすることが可能となる。さら
に、電力消費による発熱量を考慮した熱耐性設計も容易
となる。なお、表示画像データにおける高域成分は、目
視上、感知されにくいので、高域成分除去による画質の
劣化を比較的小さく抑えることも可能である。
は、信号印加タイミング制御手段を設けて、隣接するア
ドレス電極配線13間で、アドレスパルスの立ち上がり
と立ち下がりとが一致しないようにパルスの立ち上がり
立ち下がりを制御している。本実施の形態1において
も、関連形態1、2のようにデータドライバ9内に立ち
上がり遅延回路32や、パルス制御回路23を設け、あ
るいは関連形態3のように遅延回路50を設けて、隣接
するアドレス電極配線13間でアドレスパルスの立ち上
がりと立ち下がりのタイミングをずらすように制御する
構成が適用可能である。このように、アドレスパルスの
タイミングを制御するともに、データドライバの消費電
力が一定レベル以上にならないように画像データの高域
成分を適宜除去すれば、データドライバ9における消費
電力の低減効果をより一層高くすることが可能となる。
実施の形態1と同様に、データドライバ電源6における
電流検出結果に基づいて、原画像つまり入力画像データ
の高域成分を除去する。実施の形態1と異なる点は、図
11の高域成分除去フィルタ2における高域除去方式で
ある。実施の形態1では、離散コサイン変換によって入
力画像データ1の空間周波数データを得て高域成分を除
去している(図12参照)。これに対して、実施の形態
2では、図16に示すように原画像データを縦h画素×
横j画素のブロックに分割し(hおよびjは、正の整
数)、各ブロック内における各画素の画像データをブロ
ック内で共通のデータに変換することにより、高域成分
を除去する。以下、図11および図16を用いて実施の
形態2について説明する。
形態1と同様に電流検出器8にて検出された電流検出値
に基づいて高域成分除去フィルタ2に制御信号33を出
力する。これに応じて、高域成分除去フィルタ2は、画
像データを共通化する単位ブロックの大きさ(縦h画素
×横j画素)を決定する。
電力が小さいときは、図16(a)のように入力画像デ
ータ1が細かくても、入力画像データ1をそのまま表示
画素データとしてPDP12に表示する。
場合、図16(b)に示すように、高域成分除去フィル
タ2は、例えば入力画像データ1を縦2×横2のブロッ
クに分解し、各ブロック内を共通のデータに変換して
(例えば、点灯・非点灯状態が同一となるようにし
て)、これにより高域成分を除去する。なお、ブロック
毎の点灯・非点灯は、原画像である入力画像データ1で
のブロック内の点灯・非点灯数の数に応じて、例えば多
数決などにより決定することができる。
力が大きくなると、入力画像データ1をより大きいブロ
ック、例えば図16(c)に示すように縦3×横2のブ
ロックに分解して、各ブロック内で点灯・非点灯を決定
し、図示されるような画像をPDP12上に表示する。
イバの消費電力に応じて、入力画像データの高域成分を
除去することができ、画質の劣化を抑えながら消費電力
を所定範囲内に抑えるように制御することが可能とな
る。
RGB画像データの表示にあたり、同一ブロック内の各
画素についてのデジタルデータに対し、その低ビット成
分(LSB)側から優先的にブロック内で共通化すれ
ば、表示画像の画質の低下を最小限に抑えつつ、画像の
高域成分を除去することができ、データドライバ9にお
ける消費電力を所定範囲内に維持することができる。
を用いて本実施の形態3について説明する。本実施の形
態3では、プラズマディスプレイ装置において階調表示
を行う場合に、1つのフィールド(例えばテレビ画面表
示の場合に、1TVフィールドは16.7ms)を複数
のサブフィールドに分割して表示するいわゆるサブフィ
ールド階調表示法を用いている。
示すように、1フィールドが、表示階調ビット数Nに応
じて、そのビット数の最高ビット(MSB)側から順に
第1サブフィールドSF1、第2サブフィールドSF2
・・・第6サブフィールドSF6(最低ビット(LS
B)側)に割り当てられている(実施の形態3では、N
=6)。各サブフィールドは、各放電セルにそれぞれア
ドレスパルスおよび走査パルスが印加されて各放電セル
に点灯・非点灯情報が書き込まれるアドレス期間56
と、維持パルスが印加されて表示放電が維持される表示
維持期間57とにより構成されている。各サブフィール
ドSF1〜SF6における動作の相違点は、1サブフィ
ールド期間中における維持パルスの印加数の違いであ
り、表示階調ビットが低くなるにつれて、維持パルスの
印加数が少なくなるように割り当てられている。即ち表
示階調ビットが低くなるにつれて対応するサブフィール
は重み付けが軽いこととなる。よって、各サブフィール
ドにおけるデータドライバの消費電力は、維持パルス数
違いだけであるので、さほど変わらない値である。
フィールド階調表示法により画像表示を行った場合にお
いて、電流検出器8での検出電流値に基づいて、データ
ドライバ9の消費電力が高くなった場合に、その度合い
に応じて、低ビット側(LSB)側のサブフィールドS
F6から順にその表示を省略することとしている。
常、サブフィールド階調表示の制御は、シーケンスコン
トローラ5が行っている。そこで、実施の形態3の場合
には、電流検出器8からの検出結果34をシーケンスコ
ントローラ5に供給し、シーケンスコントローラ5が本
実施の形態3の表示画像制御手段として、この検出結果
34に基づいてサブフィールドの休止をコントロールす
る。
ついて、そのアドレス期間56における書き込み動作
と、表示維持期間57における維持動作とを休止した場
合の例を示している。これにより、図18(a)のよう
に全てのサブフィールドSF1〜SF6を表示した場合
と比較すると、同一の表示データの場合において、単純
計算でデータドライバ9における消費電力を5/6とす
ることが可能となる。
9における消費電力が大きくなった場合に、サブフィー
ルドSF6、SF5の2つのサブフィールドの動作を休
止した状態を示している。よって、サブフィールドSF
6,SF5が表示されないので、図18(a)に比較す
ると、上記同様に単純計算でデータドライバ消費電力を
2/3に低減することができる。
方式によれば、電流検出器8と、シーケンスコントロー
ラ5によってデータドライバの消費電力のコントロール
が可能であり、実施の形態1、2のように高域成分除去
フィルタ2およびフィルタコントローラ4を設ける必要
はない。よって、簡単な構成によって、データドライバ
における消費電力が大きい場合に、階調を多少低くする
ことによって、確実にデータドライバ9の消費電力のピ
ークを低減することができる。
の立ち上がり立ち下がりタイミングをずらす関連形態1
の構成や、さらには原画像の高域成分を除去する実施の
形態1、2などとを組み合わせれば、より確実にデータ
ドライバの消費電力を低減することが可能となる。
は、上記実施の形態1、2、3のような単一の電流検出
器8ではなく、データドライバ9を構成する回路ブロッ
クが所定数毎に集積されてなる複数の集積回路毎に、対
応して電流検出器を設けることである。上述のように、
データドライバ9は、多くの場合、例えば図2、8に示
すような回路ブロックが所定数の出力毎に集積化された
複数の集積回路を用いて構成されている。
集積回路や、互いに熱伝達されうる複数の集積回路ごと
にその消費電力が異なることもあり、また、消費電力の
許容範囲にバラツキが存在する場合もある。よって、デ
ータドライバ9全体としてはその消費電力が所定の許容
範囲内であっても、いずれかの集積回路ではその許容範
囲を超えてしまう可能性がある。
路、または近接配置などによって互いに熱伝達されうる
複数の集積回路を1つのドライバブロックとし、図19
に示すように、このような各ドライバブロック92に対
して個別に電流検出器91を設け、また、最大値検出器
93を設けて各電流検出器91での検出結果をこの最大
値検出器93に供給している。そして、最大値検出器9
3が、各電流検出器91で得られた電流検出結果のいず
れかが所定値を超えた場合に、これを検出して、コント
ローラ70内のフィルタコントローラ4またはシーケン
スコントローラ5に検出結果34を供給する。
の電流検出結果に基づいて高域成分除去またはサブフィ
ールドの除去動作にフィードバックをかけることによ
り、いずれのドライバブロック92でも消費電力の許容
範囲を超えないように制御することが可能である。従っ
て、実施の形態4により、データドライバの信頼性をよ
り向上することができる。
上述の実施の形態1〜4のように、電流検出器によって
データドライバの消費電力を直接検出するのではなく、
コントローラ70に供給される入力画像データ1に基づ
いてデータドライバ9における消費電力を予測すること
である。データドライバ9における消費電力は、図28
および図29を用いて説明したように、アドレスパルス
のスイッチング、つまりデータドライバ出力Omのスイ
ッチング回数によって決まる。
に示すようにコントローラ70内にドライバ電力予測演
算部72を設け、入力画像データ1に基づいてデータド
ライバ9での消費電力を予測している。予測結果35
は、フィルタコントローラ4に供給され、消費電力が大
きくなると予測された場合には、フィルタコントローラ
4がこれを判定して、高域成分除去フィルタ2に所定の
制御信号33を出力する。高域成分除去フィルタ2は、
この制御信号33に基づいて、実施の形態1、2と同様
な方法によって、入力画像データ1から高域成分を除去
する。なお、予測演算部72の算出結果に基づいて、シ
ーケンスコントローラ5を制御し、一部のサブフィール
ドの休止を行ってもよい。
ライバ9での消費電力の算出方法について図21、図2
5、表Aおよび表示Bを用いて説明する。なお、図21
において、列方向はアドレス電極配線Wであり、行方向
は走査維持電極配線Yであり、さらに、各電極配線の交
点D(W,XY)はマトリクス状の放電セルを表してい
る。
l)の表示が次の表(1)の(1)〜(4)ように変化
する場合、アドレス電極配線Wkと、走査維持電極配線
Yおよび維持電極配線Xとで形成される静電容量Cxy
に起因した消費電力は、それぞれ下記表Aの(5)欄に
示すようになる。
ドレス電極配線Wk−1との間に形成される静電容量C
wに起因した消費電力は以下のようになる。各アドレス
電極配線Wk、Wk−1に印加されるアドレスパルス
は、l−1行選択期間からl行選択期間へと移行する際
に、下表Bの(1)〜(16)のような組み合わせのい
ずれかで変化する。そして、これらの(1)〜(16)
の場合における静電容量Cwに起因した消費電力は、表
Bの(17)欄に示すようになる。
ーンに応じたアドレスパルスの変化から各放電セル毎
に、データドライバの消費電力を求めることができる。
よって、ドライバ電力予測演算部72は、入力画像デー
タ1から得られる点灯・非点灯情報に基づいて、表示パ
ネル上の放電セルD(W,XY)のそれぞれについて、
例えば、別途格納しておいた上記表A、Bを参照して消
費電力を求め、その総和を求めれば、一画面分のデータ
をPDP12の各放電セルに書き込む際に要するデータ
ドライバ消費電力を求めることができる。
ライバ消費電力を予測演算して、その結果に基づいて入
力画像データから特定成分を除去する事とすれば、1フ
ィールド毎の入力画像の明暗変化が大きい場合などにお
いても、一時的にデータドライバでの消費電力が規定値
を超えてしまうことを未然に防止できる。
及び関連形態1〜3においては、マトリクス表示装置と
してプラズマディスプレイ装置を例にとって説明した
が、これには限らず、液晶表示装置あるいはエレクトロ
ルミネッセンス表示装置の各駆動回路においても、上述
のような構成を採用することにより駆動電極ドライバの
消費電力を低減あるいは一定範囲内に維持することがで
きる。また、液晶表示装置およびエレクトロルミネッセ
ンス表示装置において、駆動信号とは、プラズマディス
プレイ装置でのアドレスパルスと同様に、各画素におけ
る点灯・非点灯を決定する信号であり、駆動電極配線
は、このような駆動信号が印加される電極配線を意味す
る。また、走査信号とは、各画素でのより具体的な表示
内容(輝度、階調など)を示す信号であり、走査電極配
線とは、この走査信号が印加される電極配線である。
装置を例にとると、上記駆動電極配線はゲート電極配
線、駆動信号はゲート信号、走査電極配線はソースある
いはドレイン電極配線、走査信号はデータ信号に相当す
る。
画像データに基づいて駆動電極ドライバ手段での消費電
力を予測演算によって検出する構成とすれば、未然に消
費電力の増加を防止することができる。従って、一画面
表示期間(1フィールド)毎に、表示画面の明暗が反転
するなど、明暗の変化が速い画像などを表示する場合で
あっても、一時的にドライバ手段での消費電力が許容範
囲を超えてしまうといった可能性を確実になくすことが
できる。
バ手段が、複数のドライバブロックに分割されている場
合、各ドライバブロック毎にそのドライバブロックにお
ける消費電力を検出することで、ブロック毎の実際の消
費電力のバラツキや、最大許容値のバラツキ等によっ
て、一部のドライバブロックにおいて最大許容値が超え
てしまうことを確実に防止できる。このようにすれば、
駆動回路の信頼性をより向上することが可能である。
そのドライバブロックにおける消費電力を検出すること
で、該ドライバブロックが所定数ごと集積され、さらに
は、この集積回路が互いに熱伝達しうるような場合に、
集積回路毎などに消費電力に差があってもいずれのドラ
イバブロックについても確実に消費電力を範囲内に抑え
ることができる。
を検出する検出手段を設け、その検出結果に基づいて、
表示画像制御手段が、入力画像データからその特定成分
を除去することで、上記ドライバ手段における消費電力
を入力画像データに関わらず常時一定範囲内に抑えるこ
とができる。従って、ドライバ手段における消費電力の
最大許容値に応じた駆動が可能となり、回路設計が容易
となると共に、より最大許容値の低いドライバ手段を採
用することも可能となる。
装置がサブフィールド方式による階調表示を行う場合
に、上記検出手段での検出結果に基づいて、消費電力が
大きくなるにつれ、サブフィールドの内、例えば表示階
調ビット数の低ビット側のサブフィールドから優先的に
その表示を省略するなどにより、画質の低下を最小限に
抑えつつ、駆動電極ドライバ手段での消費電力の低減を
図ることができる。また、低ビット側などの省略には高
域成分除去フィルタなどが不要であり簡易な構成で実現
することが容易である。
素毎に点灯・非点灯表示が反転するような、高域成分を
多く含む画像を表示すると、駆動電極ドライバ手段での
消費電力が増大することから、駆動電極ドライバ手段で
の消費電力が大きくなった場合に、入力画像データから
その画像空間周波数の高域成分を選択的に除去すること
とすれば、ドライバ手段での消費電力を一定範囲内に抑
えることが容易である。
を離散コサイン変換によって空間周波数データに変換し
て、検出手段での検出結果に基づいてその空間周波数デ
ータから高域成分を除去すれば、正確にかつ簡単な構成
で高域成分の除去ができる。
分の除去方式として、検出手段での検出結果に基づい
て、入力画像データを縦h画素×横j画素(但し、h,
jは、正の整数)のブロックに分割し、各ブロック内の
各画素についての画像データをブロック内で共通の表示
データに変換する方式であっても、簡易な構成で高域成
分の除去を行うことができる。
プレイの駆動方法として、一画面の表示期間を維持放電
の回数で重み付けされた複数のサブフィールド期間に分
割し、ブフィールド期間の組み合わせによって階調表示
を行う場合に、表示データの表示パターンに応じたアド
レスパルスの変化に基づき、表示階調の重み付けの軽い
方からサブフィールドの表示を省略することによって
も、画質の低下を最小限に抑えつつ、簡易な構成でドラ
イバでの消費電力の低減を図ることができる。
プレイ装置およびその駆動回路の構成を示す図である。
る。
形を示す図である。
バでの消費電力を説明するための図である。
図である。
を示す図である。
極配線との駆動例を示す波形図である。
の構成を示す図である。
である。
スプレイ装置の駆動回路の構成を示す図である。
ィスプレイ装置の駆動回路の構成を示す図である。
示す図である。
の関係を示す図である。
る。
消費電力との関係について従来と実施の形態1の駆動方
式の比較を示す図である。
ィスプレイ装置の駆動方式を説明する概念図である。
ィスプレイ装置の駆動回路の構成を示す図である。
概念図である。
ィスプレイ装置の駆動回路の構成を示す図である。
ィスプレイ装置の駆動回路の構成を示す図である。
図である。
の駆動回路を示す図である。
法を示す駆動波形図である。
図である。
ライバの等価回路を示す図である。
ス電極配線の駆動波形の一例を示す図である。
の消費電力を説明するための図である。
を示す図である。
を示す図である。
フィルタ、3 画像データ並べ換え部、4 フィルタコ
ントローラ、5 シーケンスコントローラ、6データド
ライバ電源、8,91 電流検出器、9 データドライ
バ、10 維持ドライバ、11 走査維持ドライバ、1
2 PDP(プラズマディスプレイパネル)、13 ア
ドレス電極配線、14 維持電極配線、15 走査維持
電極配線、16 駆動データ、20,70 コントロー
ラ、21 アドレスパルス、22 走査パルス、23
パルス制御回路、23a,23b,44 アンド回路、
23c オア回路、24 シフトレジスタ、25 ラッ
チ回路、29,30 FET、32 立ち上がり遅延回
路、33 制御信号、40,50 遅延回路、43 コ
ンデンサ、51 データドライバ(Aブロック)、52
データドライバ(Bブロック)、61 DCT、62
高域成分除去部、63 IDCT、72ドライバ電力
予測演算、80 電流検出抵抗、92 ドライバブロッ
ク、93最大値検出器。
Claims (11)
- 【請求項1】 容量性の負荷を駆動して所望の表示を行
うマトリクス表示装置の駆動回路において、 列または行方向の駆動電極配線に表示画像データに応じ
た駆動信号を印加する駆動電極ドライバ手段と、 前記駆動電極ドライバ手段での消費電力を検出する検出
手段と、 前記検出手段での検出結果に基づいて、入力画像データ
からその特定成分を除去し、除去して得られたデータを
表示画像データとして前記マトリクス表示装置に表示さ
せるための表示画像制御手段と、 を備えることを特徴とするマトリクス表示装置の駆動回
路。 - 【請求項2】 前記表示画像制御手段は、前記検出手段
における検出結果に基づいて、前記消費電力が大きくな
ると、前記入力画像データからその画像空間周波数の高
域成分を選択的に除去して、前記消費電力を低減するよ
うに制御することを特徴とする請求項1に記載のマトリ
クス表示装置の駆動回路。 - 【請求項3】 前記表示画像制御手段は、前記入力画像
データを離散コサイン変換によって空間周波数データに
変換し、前記検出手段での検出結果に基づいて前記空間
周波数データから高域成分を除去し、高域成分除去後に
前記空間周波数データを逆離散コサイン変換することを
特徴とする請求項2に記載のマトリクス表示装置の駆動
回路。 - 【請求項4】 前記表示画像制御手段は、前記検出手段
での検出結果に基づいて、前記入力画像データを縦h画
素×横j画素(但し、h,jは、正の整数)のブロック
に分割し、各ブロック内の各画素の画像データをブロッ
ク内で共通のデータに変換して、入力画像データから高
域成分を除去することを特徴とする請求項2に記載のマ
トリクス表示装置の駆動回路。 - 【請求項5】 前記表示画像制御手段は、前記分割した
同一ブロック内において、各画素のデジタル画素データ
をその低ビット側成分から優先的に同一ブロック内での
共通データに置換することを特徴とする請求項4に記載
のマトリクス表示装置の駆動回路。 - 【請求項6】 前記マトリクス表示装置は、一デジタル
画像表示単位期間を1フィールド期間とし、前記1フィ
ールド期間を表示階調ビット数に応じた数のサブフィー
ルドに時分割して表示することにより階調表示を行う表
示装置であって、 前記検出手段での検出結果に基づいて、前記消費電力が
大きくなるにつれ、前記サブフィールドの内、表示階調
ビット数の低ビット側の前記サブフィールドから優先的
にその表示を省略すること特徴とする請求項1に記載の
マトリクス表示装置の駆動回路。 - 【請求項7】 前記駆動電極ドライバ手段は、複数のド
ライバブロックに分割され、 前記駆動電極ドライバ手段での消費電力を検出する前記
検出手段は、分割された前記各ドライバブロック毎にそ
のドライバブロックにおける消費電力を検出することを
特徴とする請求項1〜6のいずれか一つに記載のマトリ
クス表示装置の駆動回路。 - 【請求項8】 前記各ドライバブロックは、所定数の前
記駆動電極配線毎に集積された個々の集積回路によって
それぞれが構成されることを特徴とする請求項7に記載
のマトリクス表示装置の駆動回路。 - 【請求項9】 前記各ドライバブロックは、所定数の前
記駆動電極配線毎に集積された個々の集積回路のうち、
互いに熱伝達し得る複数の集積回路によって構成される
ことを特徴とする請求項7に記載のマトリクス表示装置
の駆動回路。 - 【請求項10】 前記駆動電極ドライバ手段での消費電
力を検出する検出手段は、前記入力画像データに基づい
て前記消費電力を予測演算によって検出し、前記表示画
像制御手段は、前記予測演算による検出結果に基づい
て、前記入力画像データからその特定成分を除去するこ
とを特徴とする請求項1〜9のいずれか一つに記載のマ
トリクス表示装置の駆動回路。 - 【請求項11】 容量性の負荷を駆動して所望の表示を
行うマトリクス表示装置の駆動方法において、 前記マトリクス表示装置の列または行方向の駆動電極配
線に表示画像データに応じた駆動信号を印加する駆動電
極ドライバ手段における消費電力を検出し、 前記消費電力の検出結果に基づいて、入力画像データの
特定成分を除去し、除去して得られたデータを前記マト
リクス表示装置に表示させることにより、前記駆動電極
ドライバ手段での消費電力が所定以内になるように制御
することを特徴とするマトリクス表示装置の駆動方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003019573A JP3675798B2 (ja) | 2003-01-28 | 2003-01-28 | プラズマディスプレイ装置の駆動回路及びプラズマディスプレイ装置の駆動方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003019573A JP3675798B2 (ja) | 2003-01-28 | 2003-01-28 | プラズマディスプレイ装置の駆動回路及びプラズマディスプレイ装置の駆動方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP35049496A Division JP4112647B2 (ja) | 1996-12-27 | 1996-12-27 | マトリクス表示装置の駆動回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003271094A true JP2003271094A (ja) | 2003-09-25 |
JP3675798B2 JP3675798B2 (ja) | 2005-07-27 |
Family
ID=29208386
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003019573A Expired - Fee Related JP3675798B2 (ja) | 2003-01-28 | 2003-01-28 | プラズマディスプレイ装置の駆動回路及びプラズマディスプレイ装置の駆動方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3675798B2 (ja) |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100560502B1 (ko) * | 2004-10-11 | 2006-03-14 | 삼성에스디아이 주식회사 | 플라즈마 표시 장치 및 그 구동 방법 |
KR100599654B1 (ko) | 2004-09-22 | 2006-07-12 | 삼성에스디아이 주식회사 | 플라즈마 표시 장치 및 그 구동 방법 |
JP2008040406A (ja) * | 2006-08-10 | 2008-02-21 | Matsushita Electric Ind Co Ltd | プラズマディスプレイ装置 |
JP2008076668A (ja) * | 2006-09-20 | 2008-04-03 | Fujitsu Hitachi Plasma Display Ltd | プラズマディスプレイ装置 |
JP2010072242A (ja) * | 2008-09-17 | 2010-04-02 | Toshiba Tec Corp | 表示制御装置 |
US7750871B2 (en) | 2005-08-05 | 2010-07-06 | Panasonic Corporation | Image display method |
CN101657849B (zh) * | 2007-11-05 | 2011-11-09 | 松下电器产业株式会社 | 等离子显示装置 |
US8138995B2 (en) | 2007-01-15 | 2012-03-20 | Panasonic Corporation | Plasma display device |
-
2003
- 2003-01-28 JP JP2003019573A patent/JP3675798B2/ja not_active Expired - Fee Related
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100599654B1 (ko) | 2004-09-22 | 2006-07-12 | 삼성에스디아이 주식회사 | 플라즈마 표시 장치 및 그 구동 방법 |
KR100560502B1 (ko) * | 2004-10-11 | 2006-03-14 | 삼성에스디아이 주식회사 | 플라즈마 표시 장치 및 그 구동 방법 |
US7750871B2 (en) | 2005-08-05 | 2010-07-06 | Panasonic Corporation | Image display method |
JP2008040406A (ja) * | 2006-08-10 | 2008-02-21 | Matsushita Electric Ind Co Ltd | プラズマディスプレイ装置 |
JP2008076668A (ja) * | 2006-09-20 | 2008-04-03 | Fujitsu Hitachi Plasma Display Ltd | プラズマディスプレイ装置 |
US8138995B2 (en) | 2007-01-15 | 2012-03-20 | Panasonic Corporation | Plasma display device |
CN101657849B (zh) * | 2007-11-05 | 2011-11-09 | 松下电器产业株式会社 | 等离子显示装置 |
JP2010072242A (ja) * | 2008-09-17 | 2010-04-02 | Toshiba Tec Corp | 表示制御装置 |
Also Published As
Publication number | Publication date |
---|---|
JP3675798B2 (ja) | 2005-07-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4112647B2 (ja) | マトリクス表示装置の駆動回路 | |
US7545345B2 (en) | Plasma display panel and driving method thereof | |
JP4100338B2 (ja) | プラズマディスプレイパネルの駆動方法 | |
US6657604B2 (en) | Energy recovery circuit for plasma display panel | |
JPH10207426A (ja) | プラズマディスプレイパネル表示装置の駆動方法及び駆動制御装置 | |
US6975313B2 (en) | Power supply circuit for display unit, method for controlling same, display unit, and electronic apparatus | |
JP2001013912A (ja) | 容量性負荷の駆動方法及び駆動回路 | |
JP2005338860A (ja) | プラズマディスプレイパネルの駆動方法と駆動装置 | |
JPH1138930A (ja) | 平面表示装置の駆動回路 | |
JP2004309983A (ja) | 容量性負荷駆動回路およびプラズマディスプレイ装置 | |
US8390559B2 (en) | Display driving apparatus, display module package, display panel module, and television set | |
JP2003271094A (ja) | マトリクス表示装置の駆動回路及びマトリクス表示装置の駆動方法 | |
EP1750243B1 (en) | Drive circuit and display apparatus including the same | |
JP5021932B2 (ja) | 表示パネルの駆動装置 | |
EP1956577A2 (en) | Display driver and display panel module | |
KR100851464B1 (ko) | 플라즈마 디스플레이 패널 구동 방법 및 플라즈마디스플레이 장치 | |
JP2005157294A (ja) | プラズマ表示パネルの駆動方法及びプラズマ表示装置 | |
KR20000003326A (ko) | Pdp의 유지펄스 제어장치 | |
KR20040107188A (ko) | 플라즈마 디스플레이 패널의 구동 방법 및 장치 | |
JP4172539B2 (ja) | プラズマディスプレイパネルの駆動方法および駆動装置 | |
JP2008250162A (ja) | プラズマディスプレイの駆動装置 | |
KR100670183B1 (ko) | 플라즈마 표시 장치 및 그의 구동 방법 | |
KR100824861B1 (ko) | 플라즈마 디스플레이 장치 및 구동 방법 | |
JP2006072314A (ja) | プラズマ表示装置とその駆動方法 | |
US20090040209A1 (en) | Plasma display and driving method thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050201 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050401 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050426 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050426 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080513 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090513 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100513 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100513 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110513 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110513 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120513 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120513 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130513 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140513 Year of fee payment: 9 |
|
LAPS | Cancellation because of no payment of annual fees |