JP3675798B2 - プラズマディスプレイ装置の駆動回路及びプラズマディスプレイ装置の駆動方法 - Google Patents
プラズマディスプレイ装置の駆動回路及びプラズマディスプレイ装置の駆動方法 Download PDFInfo
- Publication number
- JP3675798B2 JP3675798B2 JP2003019573A JP2003019573A JP3675798B2 JP 3675798 B2 JP3675798 B2 JP 3675798B2 JP 2003019573 A JP2003019573 A JP 2003019573A JP 2003019573 A JP2003019573 A JP 2003019573A JP 3675798 B2 JP3675798 B2 JP 3675798B2
- Authority
- JP
- Japan
- Prior art keywords
- data driver
- power consumption
- address electrode
- address
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Transforming Electric Information Into Light Information (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of Gas Discharge Display Tubes (AREA)
Description
【０００１】
【発明の属する技術分野】
この発明は、プラズマディスプレイパネルや液晶表示パネル、あるいはエレクトロルミネッセンスパネルなどのマトリクス表示装置の駆動回路及びその駆動方法に関し、特に、その消費電力の低減するための機能を備えた駆動回路及びその駆動方法に関する。
【０００２】
【従来の技術】
図２２は、従来の交流（ＡＣ）型プラズマディスプレイの駆動回路の概略構成図であり、図２３は、このプラズマディスプレイの駆動波形の一例である。
【０００３】
プラズマディスプレイパネル（以下、ＰＤＰという）１２はマトリクス状に配置された複数の放電セルを有する。各放電セルは、アドレス電極配線１３と、これに直交する走査維持電極配線１５および維持電極配線１４とによってその放電・非放電が制御されて、パネル１２全体として所望の発光表示画像を得ている。
【０００４】
アドレス電極配線１３は、その奇数番目（Ｗ１、Ｗ３・・Ｗ２ｎ−１）と、偶数番目（Ｗ２、Ｗ４・・Ｗ２ｎ）がそれぞれ別のデータドライバ１９に接続されている。また、走査維持電極配線Ｙ１、Ｙ２・・Ｙｉ（１５）が走査維持ドライバ１１に接続され、維持電極配線Ｘ１、Ｘ２・・Ｘｉ（１４）が維持ドライバ１０に接続され、これら各電極配線Ｗ，Ｙ，Ｘは、それぞれ対応するドライバ１９，１１，１０によって駆動されている。
【０００５】
外部から供給される入力画像データ１は、コントローラ２０に供給され、コントローラ２０は、この入力画像データ１をプラズマディスプレイパネルの表示に適した順番に並べ替えて、ディスプレイの各放電セルの放電・非放電を示す駆動データ１６を作成し、データドライバ１９に出力する。
【０００６】
２つのデータドライバ１９は、この駆動データ１６に基づいて、アドレス電極配線Ｗ１、Ｗ２・・Ｗ２ｎ−１、Ｗ２ｎに対し、順次駆動信号として、図２３に示すようなアドレスパルス１０１を印加する。
【０００７】
また、このアドレスパルス１０１の印加と同時に、対応する放電セルの走査維持電極配線１５（Ｙ１〜Ｙｉ）には、走査パルス１０２が順次印加されて、ＰＤＰ１２の各放電セルに発光・非発光の情報が書き込まれる。続いて維持電極配線１４と走査維持電極配線１５に交互に維持パルス１０３が印加され、放電状態が維持され、ＰＤＰ１２で所望の画像が発光表示されることとなる。
【０００８】
次に、図２２のデータドライバ１９の構成および動作について図２４を用いて説明する。
【０００９】
コントローラ２０からシリアルデータとして出力される駆動データ１６は、シフトレジスタ１２４に順次供給され、ここでパラレルデータに変換されて（パラレル駆動データＳ１、Ｓ２・・Ｓｍ）、ラッチ回路１２５に向けて出力される。ラッチ回路１２５に供給されるラッチイネーブル信号ＬＥがオン（例えばＨレベル）となると、ラッチ回路１２５は、上記シフトレジスタ１２４からの出力をラッチし、ラッチされた駆動データＳ１〜Ｓｍは、ラッチデータ１３１（Ｌ１〜Ｌｍ）として、対応するレベルシフタ１２６およびＦＥＴ駆動バッファ１２７と、反転ＦＥＴ駆動バッファ１２８とにそれぞれ供給され、これらを介してトーテムポール回路を構成する電解効果トランジスタ（ＦＥＴ）２９、３０のオンオフをコントロールする。このようにしてＦＥＴ２９、３０がコントロールされることにより、トーテムポール回路の出力端Ｏ１〜ＯｍからそれぞれＶｗまたは０Ｖの電圧が出力され、この出力が対応するアドレス電極配線１３にアドレスパルスとして印加されることとなる。
【００１０】
【発明が解決しようとする課題】
従来のプラズマディスプレイなどのマトリクス表示装置の駆動回路では、上述のように、基板上にマトリクス状に配置した電極配線によって放電セルや液晶などの容量成分である負荷を駆動して表示画像を得ている。このため、等価回路的には、互いに隣接する電極配線間に容量成分が形成され、後述するこの容量成分の充放電のために、データドライバの消費電力を低く抑えることが困難であるという第１の問題があった。
【００１１】
また、表示画像が精細になり、さらに、例えば千鳥模様などの高域成分を多く含むような画像を表示する場合には、後述するような原理により上記容量成分の充放電量がさらに多くなりデータドライバでの消費電力が増大してしまう。このように、入力画像データに応じてデータドライバの消費電力が決まってしまい、これを所定範囲内に抑えることができないという第２の問題があった。
【００１２】
以下、図２５〜図２７を用いて第１の問題点である電極配線間の容量成分とデータドライバにおける消費電力との関係について説明する。なお、図２５は、図２２のデータドライバ１９の出力部とＰＤＰ１２上での等価回路を示している。
【００１３】
ＰＤＰ１２は、データドライバ１９側から見ると、アドレス電極配線Ｗ間の静電容量Ｃｗと、維持電極配線Ｘおよび走査維持電極配線Ｙとの静電容量Ｃｘｙとが存在している。静電容量Ｃｗ、Ｃｘｙの値は、ＰＤＰ１２のパネルサイズや、電極配線のレイアウトなどによって異なるが、例えば、対角１００ｃｍクラス（４０型）のプラズマディスプレイパネルでは静電容量Ｃｗ、Ｃｘｙは、いずれも数１０ｐＦ程度となる。
【００１４】
このような構成において、データドライバ１９の出力Ｏが、０ＶとＶｗとで切り替わると、静電容量ＣｘｙおよびＣｗで充放電が行われ、この充放電に伴ってデータドライバ１９内で電力が消費される。
【００１５】
上記静電容量ＣｘｙおよびＣｗにおける充放電により消費されるエネルギは、以下のように見積もることができる。
【００１６】
まず、静電容量Ｃｘｙへの充放電による消費エネルギは、以下のようになる。
【００１７】
アドレス電極配線Ｗに電圧Ｖｗが印加されて、静電容量Ｃｘｙが充電されるとき、データドライバ１９のドライバ電源からはＣｘｙ・Ｖｗ2のエネルギが出力され、そのうち（Ｃｘｙ・Ｖｗ2）／２が静電容量Ｃｘｙに蓄積され、残りの（Ｃｘｙ・Ｖｗ2）／２は、データドライバ１９内で消費される。
【００１８】
また、静電容量Ｃｘｙの放電のときは、静電容量Ｃｘｙに蓄積されていた（Ｃｘｙ・Ｖｗ2）／２のエネルギがデータドライバ１９内に引き込まれてここで消費される。
【００１９】
従って、放電セルに対する一回のスイッチングに際して、アドレスパルスが立ち上がる場合にも、立ち下がる場合にも、１つの静電容量ｃｘｙあたり（Ｃｘｙ・Ｖｗ2）／２のエネルギが消費されることになる。
【００２０】
次に、静電容量Ｃｗへの充放電による消費エネルギは、以下のようになる。
【００２１】
なお、この静電容量Ｃｗへの充放電による消費エネルギについては、図２６に示すように、データドライバ１９の各出力にそれぞれ対応するアドレス電極配線Ｗへ印加するアドレスパルスが、電極配線Ｗｋで立ち上がるタイミングと同時に、電極配線Ｗｋに隣接する電極配線Ｗｋ＋１で立ち下がる場合を考える。
【００２２】
データドライバ１９の出力が切り替わる前には、静電容量Ｃｗには、図２６の（ａ）および図２７（ａ）に示すように、電極配線Ｗｋ＋１が正となる向きに、電圧Ｖｗが印加されて充電される。
【００２３】
この状態から、データドライバ１９の出力が切り替わって、電極配線Ｗｋが０からＶｗに変化し、電極配線Ｗｋ＋１がＶｗから０に変化すると、図２７（ｂ）に矢印で示すように電流が流れ、静電容量Ｃｗには、電極配線Ｗｋが正となる向きに電圧Ｖｗが印加されて充電される。このときドライバ電源から静電容量Ｃｗに流れ込む電荷量は、２（Ｃｗ・Ｖｗ）となる。ドライバ電源から供給されるエネルギは、（電源電圧）×（電荷量）であり、図２７（ｂ）から明らかなように、このエネルギが全てデータドライバ１９内で消費される。
【００２４】
つまり、一回のスイッチングで１つの静電容量Ｃｗあたり２（Ｃｗ・Ｖｗ2）のエネルギが消費されることとなる。このため、例えば静電容量Ｃｘｙと静電容量Ｃｗとが同じ値であるとした場合、静電容量Ｃｗで消費されるエネルギは、Ｃｘｙによるエネルギ消費の４倍にもなってしまう。
【００２５】
以上のように、データドライバ１９では、その出力が切り替わる毎にエネルギが消費され、特に、以下に説明するように隣接する画素での点灯・非点灯が交互に切り替わるような高域成分を多く含む画像を表示する場合には、アドレス電極配線Ｗ間の静電容量Ｃｗにおける充放電によるエネルギ損失が極めて大きくなる。
【００２６】
以下、第２の問題点である表示画像のパターンと、データドライバにおける消費電力との関係を図２５、図２８および図２９を用いて説明する。図２８は、ＰＤＰの各放電セルにおける点灯（ハッチングあり）・非点灯（ハッチングなし）を示しており、図２９は、図２８のようなパターンを表示する場合に各電極配線に印加する電圧波形を示している。
【００２７】
各放電セルに表示させるパターンに応じてアドレス電極配線Ｗｋ−１、Ｗｋ、Ｗｋ＋１にアドレスパルス１２１が印加され、これと同時に走査維持電極配線Ｙｌ−１、Ｙｌ、Ｙｌ＋１に順次負の走査パルス１２２を印加することにより、各放電セルに表示画像パターンに応じた点灯・非点灯データが書き込まれる。
【００２８】
ここで、ｔｌのタイミングについて着目すると、アドレス電極配線Ｗｋに印加される電圧は、Ｖｗ（約６０Ｖ）から０に変化するため、静電容量Ｃｘｙに蓄積されていた電荷（Ｃｘｙ・Ｖｗ）がアドレス電極配線Ｗｋからデータドライバ１９に流れ込む。また、アドレス電極配線Ｗｋ＋１から静電容量Ｃｗを通って（Ｃｗ・Ｖｗ）の電荷が、アドレス電極配線Ｗｋに向かって流れ込む。さらに、アドレス電極配線Ｗｋ−１では、アドレス電極配線Ｗｋとは反対に、０からＶｗへと印加電圧が変化してるので、アドレス電極配線Ｗｋ−１から静電容量Ｃｗを通り、２（Ｃｗ・Ｖｗ）の電荷が、アドレス電極配線Ｗｋに向かって流れ込み、データドライバ１９で消費される。以上のように、タイミングｔｌにおいては、次式（１）のような電力がアドレス電極配線Ｗｋで、つまりデータドライバ１９で消費されることとなる。
【００２９】
［数１］
（Ｃｘｙ＋３×Ｃｗ）×Ｖｗ2／２ ・・・・（１）
一方、タイミングｔ＋１の瞬間には、図２８に示されるようにｌ行目とｌ＋１行目の表示パターンが同じであるため、各アドレス電極配線の電位は変化しない。従って、このｔｌ＋１のタイミングでは、データドライバ１９には電流は流れ込まず、電力も消費しない。
【００３０】
このように、データドライバ１９から出力されるアドレスパルスのスイッチング動作の度に、Ｃｗ、Ｃｘｙへの充放電によって電力が消費されるので、細かい模様の画像が入力され、それを表示すればするほど、つまり、入力画像の高域成分が多くなればなるほどデータドライバ１９の出力のスイッチング回数が増え、対応して消費電力が大きくなってしまっていた。そして、このような表示画像に応じた消費電力増大を緩和する方法は全く提案されていなかった。また、消費電力の増大によってデータドライバ１９内での発熱が起こり、ドライバに発熱対策を講ずる必要などが生じ、コストアップの原因ともなっていた。
【００３１】
以上説明したように、従来の駆動回路においては、隣接する電極配線間の静電容量に起因したドライバでの電力消費量が大きく、また、このようなドライバでの消費電力を所定範囲内に抑えることができなかった。
【００３２】
この発明は上記のような問題点を解消するためになされたもので、第１の目的は、マトリクス表示装置の駆動回路において、駆動信号が印加される列または行方向の電極配線間に存在する静電容量による消費電力を低減することである。
【００３３】
また、第２の目的は、駆動電極ドライバにおける消費電力を一定範囲内に抑えることである。
【００３４】
【課題を解決するための手段】
この発明は、１フィールド期間を複数のサブフィールド期間に分割することにより階調表示を行うプラズマディスプレイ装置の駆動回路において、前記複数のサブフィールド期間毎に、アドレス電極にアドレスパルスを印加することにより、前記アドレス電極と走査維持電極との間で書き込み放電を行わせるデータドライバ手段と、入力画像データに基づき、前記データドライバ手段での１画面あたりの消費電力を、前記アドレス電極の電位の変化に伴って生じる、前記アドレス電極に係わる静電容量への充放電に起因した電力消費の積算値を元に予測する予測手段と、前記予測手段における予測結果に基づいて、前記複数のサブフィールドの一部について、重み付けが最も軽いサブフィールドから順にその表示を省略するように制御する表示画像制御手段と、を備えることを特徴とするものである。
【００３５】
この発明の他の態様は、１フィールド期間を複数のサブフィールド期間に分割することにより階調表示を行うプラズマディスプレイ装置の駆動回路において、前記複数のサブフィールド期間毎に、アドレス電極にアドレスパルスを印加することにより、前記アドレス電極と走査維持電極との間で書き込み放電を行わせるデータドライバ手段と、入力画像データに基づき、前記データドライバ手段での１画面あたりの消費電力を、前記アドレス電極の電位の変化に伴って生じる、前記アドレス電極に係わる静電容量への充放電に起因した電力消費の積算値を元に予測する予測手段と、前記予測手段における予測結果に基づいて、前記入力画像データからその画像の空間周波数の高域成分を除去するように制御する表示画像制御手段と、を備えることを特徴とするものである。
【００３６】
また、この発明は、１フィールド期間を複数のサブフィールド期間に分割することにより階調表示を行うプラズマディスプレイ装置の駆動回路において、前記複数のサブフィールド期間毎に、アドレス電極にアドレスパルスを印加することにより、前記アドレス電極と走査維持電極との間で書き込み放電を行わせるデータドライバ手段と、前記データドライバ手段での消費電力を検出する検出手段と、前記検出手段での検出結果に基づいて、前記複数のサブフィールドの一部について、重み付けが最も軽いサブフィールドから順にその表示を省略するように制御する表示画像制御手段と、を備え、前記データドライバ手段は複数のデータドライバブロックに分割され、前記検出手段は、分割された前記データドライバブロック毎に消費電力を検出し、その中の最大値を前記検出結果とすることを特徴とするものである。
【００３７】
さらに、この発明は、１フィールド期間を複数のサブフィールド期間に分割することにより階調表示を行うプラズマディスプレイ装置の駆動回路において、前記複数のサブフィールド期間毎に、アドレス電極にアドレスパルスを印加することにより、前記アドレス電極と走査維持電極との間で書き込み放電を行わせるデータドライバ手段と、前記データドライバ手段での消費電力を検出する検出手段と、前記検出手段での検出結果に基づいて、入力画像データからその画像の空間周波数の高域成分を除去するように制御する表示画像制御手段と、を備え、前記データドライバ手段は複数のデータドライバブロックに分割され、前記検出手段は、分割された前記データドライバブロック毎に消費電力を検出し、その中の最大値を前記検出結果とすることを特徴とするものである。
【００３８】
この発明の他の態様は、一画面の表示期間を維持放電の回数で重み付けされた複数のサブフィールド期間に分割し、前記サブフィールドの組み合わせにより階調表示を行うプラズマディスプレイ装置の駆動方法であって、前記複数のサブフィールド期間毎に、アドレス電極にアドレスパルスを印加するすることにより、前記アドレス電極と走査維持電極との間で書き込み放電を行わせる工程と、入力画像データに基づき、前記書き込み放電を行わせる工程での１画面あたりの消費電力を、前記アドレス電極の電位の変化に伴って生じる、前記アドレス電極に係わる静電容量への充放電に起因した電力消費の積算値を元に予測する工程と、前記予測値に基づき、前記複数のサブフィールドの一部について、重み付けが最も軽いサブフィールドから順にその表示を省略する工程と、を備えたことを特徴とするものである。
【００４５】
【発明の実施の形態】
以下、この発明の好適な実施の形態（以下、実施の形態という）及び関連形態について、図面を用いて説明する。
【００４６】
関連形態１．
この発明に関連する形態１では、プラズマディスプレイ、液晶表示装置、ＥＬ（エレクトロルミネッセンス）ディスプレイ等のマトリクス表示装置の各画素を駆動するための電極配線にそれぞれ駆動信号を印加するにあたり、隣接する電極配線間で駆動信号の立ち上がりと立ち下がりのタイミングがずれるように制御する。
【００４７】
図１は、関連形態１に係るプラズマディスプレイ装置の駆動回路の概略構成を示している。
【００４８】
図１において、外部から入力画像データ１が供給されると、これがドライバコントローラ２０内の画像データ並べ替え部３に供給される。画像データ並べ替え部３は、この入力画像データ１をプラズマディスプレイでの表示に適した順番に並べ替え、ディスプレイの各放電セルの放電・非放電を示す駆動データ１６を２つのデータドライバ９にそれぞれ出力する。ただし、データドライバ９は、単一の構成の場合もある。
【００４９】
データドライバ９は、この駆動データ１６に基づき、プラズマディスプレイ装置における駆動電極配線に相当するアドレス電極配線Ｗ１、Ｗ３・・Ｗ２ｎ−１と、Ｗ２、Ｗ４・・Ｗ２ｎとに対し、それぞれ駆動信号として、アドレスパルスを印加し、各放電セルの点灯・非点灯を決定している。
【００５０】
そして、本関連形態１においては、後述するようにこのデータドライバ９内に、信号印加タイミング制御手段として立ち上がり遅延回路を設け、これにより隣接するアドレス電極配線１３に印加するアドレスパルスの立ち上がりと立ち下がりのタイミングがずれるように制御する。
【００５１】
また、コントローラ２０に設けられたシーケンスコントローラ５によって、アドレスパルスの印加と同時に、対応するマトリクス表示装置の走査電極配線、プラズマディスプレイ装置では走査維持電極配線１５（Ｙ１〜Ｙｉ）に、走査信号である走査パルスが印加され、ＰＤＰパネル１２の各放電セルに点灯・非点灯の情報を書き込まれる。さらに維持電極配線１４と走査維持電極配線１５に交互に維持パルスが印加され、ＰＤＰ１２で所望の画像が発光表示される。
【００５２】
次に、図１のデータドライバ９の構成および動作について図２を用いて説明する。
【００５３】
コントローラ２０からシリアルデータとして駆動データ１６が出力されると、これがシフトレジスタ２４に順次供給されてパラレルデータに変換される。次に、ラッチ回路２５に向けてパラレル駆動データＳ１、Ｓ２・・Ｓｍが出力され、ラッチ回路２５は、供給されるラッチイネーブル信号ＬＥがオン（例えばＨレベル）となると、これに応じて、シフトレジスタ２４からの出力をラッチし、ラッチされた駆動データＳ１〜Ｓｍは、ラッチデータＬ１〜Ｌｍとして、それぞれ出力される。
【００５４】
ラッチ回路２５の各ラッチデータ出力経路には、それぞれ信号印加タイミング制御手段として立ち上がり遅延回路３２が設けられており、ラッチデータＬ１〜Ｌｍのパルスの立ち上がりだけを遅延させる。立ち上がり遅延回路３２は、例えば図５に示すような簡易な構成で実現でき、このような回路構成により図６に示すようにラッチデータのパルスの立ち上がりだけが遅延した信号（出力ＯＵＴｂ）が得られる。
【００５５】
図５に示す立ち上がり遅延回路３２は、ラッチ回路２５から出力されるラッチデータを遅延させる遅延回路４０と、アンド回路４４とにより構成される。遅延回路４０は、バッファ４１、４２とコンデンサ４３とを備え、図６のようにラッチデータである入力ＩＮａをｔｄだけ遅延させて、これを遅延回路出力（ＯＵＴａ）としてアンド回路４４の一方の入力端に供給する。アンド回路４４のもう一方の入力端には、ラッチデータ（入力ＩＮａ）が直接供給される。アンド回路４４は、遅延のないラッチデータとｔｄだけ遅延を受けたデータとのアンドをとり、これにより図６の出力ＯＵＴｂのようにパルスの立ち上がりだけがｔｄだけ遅延した信号がアンド回路４４から出力される。
【００５６】
このようにして立ち上がり遅延回路３２において立ち上がりタイミングの遅延された各ラッチデータＬ１〜Ｌｍは、対応するレベルシフタ２６およびＦＥＴ駆動バッファ２７と、反転ＦＥＴ駆動バッファ１２８とにそれぞれ供給され、これらを介してトーテムポール回路を構成する電界効果トランジスタ（ＦＥＴ）２９、３０のオンオフが制御される。これにより、トーテムポール回路の出力端Ｏ１〜ＯｍからそれぞれＶｗまたは０Ｖの電圧が出力され、この出力、つまり立ち上がりタイミングの遅延したアドレスパルスが、対応するアドレス電極配線１３に印加されることとなる。
【００５７】
なお、データドライバ９は、図２に示すような回路ブロックを集積して形成されるが、実際には、数１０ビット程度の出力ごとに集積回路化し、これを組み合わせて用いて一枚の表示パネルを駆動することが多い。
【００５８】
次に、図１、図３および図４を用いて本関連形態１によるデータドライバ９での消費電力の低減作用について説明する。
【００５９】
上述のように、データドライバ９において、各アドレス電極配線Ｗに印加するアドレスパルスの立ち上がりが遅延される。よって、ＰＤＰ１２上で互いに隣接して配置されたアドレス電極配線Ｗｋ、Ｗｋ＋１について着目すると、各電極配線でのアドレスパルスは、例えば図３に示すような電圧波形となり、隣接する電極配線間では、一方のアドレスパルスの立ち上がりと、他方のアドレスパルスの立ち下がりとはそのタイミングがｔｄだけずれている。このタイミングのずれｔｄは、アドレスパルスの立ち上がりおよび立ち下がりに要する期間とほぼ等しくなるように設定しておくことで、確実に、隣接する電極配線間でアドレスパルスの立ち上がりと、立ち下がりタイミングをずらすことが可能となる。なお、このずれｔｄは、遅延回路４０のコンデンサ４３の容量を調整することにより容易に変更することができる。
【００６０】
図３の期間（ａ）において、アドレス電極配線Ｗｋは０Ｖであり、隣接するアドレス電極配線Ｗｋ＋１がＶｗであると、電極配線間の静電容量Ｃｗは、図４（ａ）のようにアドレス電極配線Ｗｋ＋１側が正となるように充電される。
【００６１】
図３の期間（ｂ）においてアドレス電極配線Ｗｋ＋１がＶｗから０Ｖに立ち下がるとする。従来であれば、アドレス電極配線Ｗｋ＋１のアドレスパルスの変化と同一タイミングでアドレス電極配線Ｗｋが、０ＶからＶｗへと変化するのであるが、本関連形態１では、パルスの立ち上がりタイミングが遅延されているので、アドレス電極配線Ｗｋのアドレスパルスは、この期間（ｂ）では変化しない。このため、静電容量Ｃｗでは、アドレス電極配線Ｗｋ＋１側のみがＶｗから０Ｖに変化して、図４（ｂ）に示すような向きに電流が流れて、静電容量Ｃｗが放電し、（Ｃｗ・Ｖｗ2）／２の電力がデータドライバ９で消費される。
【００６２】
期間（ｃ）に、アドレス電極配線Ｗｋのアドレスパスルが、０からＶｗに立ち上がると、図４（ｃ）に示すように電流が流れて静電容量Ｃｗが充電される。このときドライバ電源からは、Ｃｗ・Ｖｗ2のエネルギが供給され、そのうち、（Ｃｗ・Ｖｗ2）／２が静電容量Ｃｗに蓄積され、残りの（Ｃｗ・Ｖｗ2）／２がデータドライバ９内で消費される。
【００６３】
以上の説明から明らかなように、関連形態１のように制御することにより、１回のアドレスパルスのスイッチング動作において、１つの静電容量ＣｗあたりＣｗ・Ｖｗ2の電力が消費されることとなる。そして、この消費量は、従来の（２×Ｃｗ・Ｖｗ2）の１／２であり、アドレスパルスの立ち上がりタイミングを遅延させることにより、確実にデータドライバ９の消費電力が低減することが可能となっている。但しＣｘｙへの充放電による電力消費は、前述の計算と同一になるため、ここでは説明を省略した。
【００６４】
なお、以上の説明ではアドレスパルスの立ち上がりタイミングのみを遅延させるが、必ずしも立ち上がりタイミングには限られず、立ち下がりタイミングを遅延させてもよい。つまり、データドライバ９の消費電力低減の観点からは、隣接するアドレス電極配線において、互いのアドレスパルスの立ち上がりと、立ち下がりのタイミングが一致しなければ、立ち上がりと立ち下がりのどちらが先でもよい。
【００６５】
しかし、表示パネルの特性上からはアドレスパルスの立ち下がりが先のほうがよい。つまり、アドレスパルスの立ち上がりタイミングを遅延させる方が、立ち下がりタイミングを遅延させるよりも好ましい。これは、立ち下がりタイミングを遅延させると、隣接するアドレス電極配線間で一方のアドレスパルスが立ち下がる前に他方のアドレスパルスが立ち上がって、２つの電極配線の出力がＨレベルになるタイミングが生じ、このタイミングがさらに走査パルスと重なると両方の電極配線に係る２つの放電セルが発光状態となるような誤動作が生ずる可能性があるからである。
【００６６】
さらに、上記表示パネルでの誤動作を最小限とするためには、図７（ａ）、（ｂ）に示すように、アドレスパルス２１の立ち下がりを先に行うと共に、図７（ｃ）、（ｄ）に示すように、このアドレスパルス２１の立ち上がりと走査維持電極配線Ｙ（１５）への走査パルス２２の印加タイミングを揃えることが好ましい。これは、例えば、走査維持ドライバ１１内に図５と同様な遅延回路４０を設け、走査パルス２２の立ち上がりおよび立ち下がりタイミングをアドレスパルス２１の立ち上がりタイミングｔｄと同じだけ遅延させることにより、実現できる。
【００６７】
関連形態２．
次に、関連形態２について図８および図９を用いて説明する。プラズマディスプレイ装置の駆動回路全体構成は図１と同様である。なお、本関連形態以降において、既に説明した図面と同様な構成には同一符号を付して説明を省略する。
【００６８】
本関連形態２では、アドレス電極配線１３に印加するアドレスパルスの立ち上がりおよび立ち下がりタイミングを外部信号によって制御する。具体的には、信号印加タイミング制御手段として、図８に示すようなパルス制御回路２３を設け、この回路２３を外部からの制御信号（立ち上がりラッチイネーブル信号ＬＥ、立ち下がりラッチイネーブル信号ＬＥ）によって制御する。
【００６９】
パルス制御回路２３は、２つのアンド回路２３ａ、２３ｂと、この２つのアンド回路の出力のオアをとって出力するオア回路２３ｃによって構成される。アンド回路２３ａの反転入力端と、アンド回路回路２３ｂの一方の入力端にはシフトレジスタからの出力Ｓ１〜Ｓｍの対応する出力が供給されている。各アンド回路２３ａの非反転入力端には、立ち下がりラッチイネーブル信号ＬＥが供給され、アンド回路２３ｂの他方の入力端には立ち上がりラッチイネーブル信号ＬＥが供給されている。さらに、シフトレジスタ２４からの出力データをそれぞれラッチするラッチ回路２５のラッチ制御端子には、対応するオア回路２３ｃの出力が、ラッチイネーブル信号ＬＥとして供給される。そして、ラッチ回路２５は、この信号ＬＥがオンになるとそれぞれシフトレジスタ２４からの出力信号をラッチする。
【００７０】
本関連形態２のデータドライバ９の動作は次のようになる。
【００７１】
シフトレジスタ２４からの所定の出力データＳｋ、Ｓｋ＋１について着目すると、図９（ａ）、（ｂ）のように出力データＳｋがＨレベル、出力データＳｋ＋１がＬレベルの場合において、図９（ｃ）のように立ち下がりラッチイネーブル信号ＬＥがオン（Ｈレベル）となると、出力データＳｋ＋１を入力とするｋ＋１番目のアンド回路２３ａの出力がＨとなって、これがそのままオア回路２３ｃからＨレベルのラッチイネーブル信号ＬＥｋ＋１として、対応するｋ＋１番目のラッチ回路２５に印加される。このため、ｋ＋１番目のラッチ回路２５がシフトレジスタのＬレベル出力Ｓｋ＋１をラッチして、図９（ｈ）のように、トーテムポール回路の出力Ｏｋ＋１がＬレベルとなる）。
【００７２】
次に、図９（ｄ）のように立ち上がりラッチイネーブル信号がＨレベルとなると、ｋ番目のパルス制御回路２３のアンド回路２３ｂの出力がＨレベルとなり、オア回路２３ｃからＨレベルのラッチイネーブル信号ＬＥｋとしてｋ番目のラッチ回路２５に印加される。ｋ番目のラッチ回路２５は、これにより図９（ｇ）に示すように、Ｈレベルの出力データＳｋをラッチし、出力ＯｋがＨレベルに立ち上がる。
【００７３】
以上のようにしてデータドライバ９を構成することにより、アドレスパルスの立ち上がりタイミング（あるいは立ち下がりタイミング）を簡単な構成で、外部から選択的に制御することが可能であり、また関連形態１と同様にデータドライバにおける消費電力を低減することができる。
【００７４】
特に、本関連形態２においては、関連形態１と異なって、アドレスパルスのタイミングを外部からコントロールすることができるため、図５の遅延回路４０のばらつきに起因したアドレスパルスの出力タイミングのずれ等をなくすことが可能である。さらに、駆動する負荷の特性、つまり表示パネルにおける静電容量の大きさ等に合わせて、アドレスパルスの立ち上がりと立ち下がりのタイミングを微調整することも容易である。従って、駆動パルスとしてのアドレスパルスのタイミングを最適化でき、ディスプレイにおける表示特性を安定化することが可能となる。
【００７５】
また、これらアドレスパルスの出力タイミングを制御する立ち上がりラッチイネーブル信号を外部信号とすることで、この信号を図１に示す走査維持ドライバ１１への走査パルスの出力タイミングを制御する信号としても利用でき、より簡単に、アドレスパルスの立ち上がりと走査パルスの立ち上がりとを同期させることが可能となる。
【００７６】
関連形態３．
次に、関連形態３について図１０を用いて説明する。本関連形態３における最大の着目点は、図示するように、データドライバが、例えば大きくみて２つのブロックに分割されており、データドライバ（Ａブロック）５１が奇数番目のアドレス電極配線Ｗ１、Ｗ３・・Ｗ２ｎ−１を駆動し、データドライバ（Ｂブロック）５２が偶数番目のアドレス電極配線Ｗ２、Ｗ４・・Ｗ２ｎを駆動していることである。
【００７７】
つまり、本関連形態３では、２つのデータドライバ５１、５２が、ＰＤＰ１２上で隣接するアドレス電極配線を駆動するので、この２つのデータドライバ５１、５２が別のタイミングでアドレスパルスを出力するように制御することによって、自動的に、隣接する駆動電極配線で、印加される駆動電極の立ち上がり立ち下がりタイミングとをずらすことを可能としている。
【００７８】
具体的には、信号印加タイミング制御手段として遅延回路５０を設け、これを、コントローラ２０から各データドライバ５１、５２のいずれかに供給されるラッチイネーブル信号の出力配線経路に設け（本関連形態３ではデータドライバ５２側）、データドライバ５１、５２の一方の内部のラッチ回路でのラッチタイミングを遅延させる。
【００７９】
これにより、一方のデータドライバ（ここでは、データドライバ５２）からのアドレスパルスの出力タイミングを遅延させ、ＰＤＰ１２上で隣接するアドレス電極配線間で、アドレスパルスの立ち上がりと立ち下がりのタイミングが一致しないように制御している。
【００８０】
このように関連形態３では、上記関連形態のようにデータドライバとして専用に集積回路を製造してこれを用いる必要がなく、隣接するアドレス電極配線を駆動するデータドライバのいずれか一方に対応して遅延回路５０を設けるだけで、関連形態１と同程度にデータドライバの消費電力を低減することが可能となる。
【００８１】
実施の形態１．
データドライバでの消費電力を低減する方法として、上記関連形態においては、主としてアドレスパルスの出力タイミングを調整する方法を採用している。本実施の形態１では、このような方法に代えて、或いはこのような方法に加えて、データドライバでの消費電力を検出し、その値に応じて原画像データから特定成分を除去してデータドライバの消費電力が所定範囲内に収まるようにする。
【００８２】
ＰＤＰ上に、例えば画素ごとに点灯・非点灯が入れ替わるような高域成分を含んだ画像を表示すると、図２８および図２９からも明らかなように、アドレスパルスの反転が頻繁に起こり、これによって、上述したように電極配線間の静電容量Ｃｗに起因してデータドライバの消費電力が増加してしまう。
【００８３】
そこで、本実施の形態１においては、上記のようにデータドライバの消費電力を検出し、その値に応じて、表示画像制御手段によって、原画像データ（入力画像データ）から特定成分として例えば高域成分を除去し、データドライバの消費電力が所定範囲内となるようにフィードバック制御している。
【００８４】
図１１は、このような制御を行うためのプラスマディスプレイ装置の駆動回路の構成を示している。図１と異なる点は、まず、データドライバの消費電力に応じて入力画像データ１の高域成分を除去する表示画像制御手段として、コントローラ７０内に、入力画像データ１から高域成分を除去する高域成分除去フィルタ２と、このフィルタ２をコントロールするフィルタコントローラ４とを有することである。
【００８５】
また、駆動回路の電源部６０のうち、データドライバ電源６の消費電力を検出するため検知手段として、電流検出器８を有し、この検出器８での検出結果３４に応じて、高域成分除去フィルタ２で高域成分の除去が行われている。
【００８６】
図１２は、高域成分除去フィルタ２の構成例である。本実施の形態１においては、離散コサイン変換部（ＤＣＴ：Discrete Cosine Transform）６１を設けて入力画像データ１を離散コサイン変換し、高域成分除去部６２が、得られた空間周波数成分データからフィルタコントローラ４の制御に基づいて検出結果３４に応じて高域成分を高域側から優先的に除去する。除去後、逆離散コサイン変換部（ＩＤＣＴ：Inverse DCT）６３が空間周波数成分データをもとの形式の画像データに復調する。図１３は、表示画像の空間周波数に対する高域成分除去フィルタ２の特性（ゲイン）を示したものである。図１３に示されるように、電流検出の結果、データドライバ消費電力が大であれば、画像の空間周波数が高くなるほどフィルタゲインを通常値より低くして、入力画像データからの高域成分の除去量を多くする。
【００８７】
データドライバ消費電力が比較的小さい場合には、表示画像の空間周波数が消費電力「大」の場合に比べ、より高い範囲まで入力画像に対する高域成分除去は行わない。
【００８８】
次に、電流検出器８の構成例について図１４を用いて説明する。図１４に示す電流検出器８は、データドライバ電源６からデータドライバ９までの電源供給線に電流検出抵抗８０を挿入し、この抵抗８０での電圧降下に基づいて電流量を求める。データドライバ９における消費電力が、電源６からデータドライバ９に供給される電力に対応しているので、図１４のように電源供給線で検出された電流値に基づいてデータドライバ９での消費電力を検知する事ができる。また、検出抵抗８０を電源供給線に挿入する構成とすれば、データドライバ電源電圧などに応じた外付回路を用いてこの電流検出抵抗８０を構成することができる。
【００８９】
また、データドライバ電源の出力電圧は、６０Ｖ程度と高電圧であるので、電流検知のためには、まず、図１４のようにレベルシフタ８２、８４で低電圧にシフトさせて低電圧にしてから、差動増幅器８６において電圧差を求め、電流値を求めている。差動増幅器８６で求められた検出結果３４は、フィルタコントローラ４に供給され、フィルタコントローラ４は、上述のようにこの検出結果３４に基づいて入力画像データ１からの高域成分の除去を制御する。
【００９０】
図１５は、従来の駆動方式と本実施の形態１の駆動方式との場合で、原画像の細かさ（入力画像の高域成分の多さ）と、データドライバにおける消費電力との比較例を示している。従来の駆動方式では、入力画像が高域成分を含んでいても、それをそのままディスプレイに表示するため、図１５の点線に示されるように入力画像の高域成分が増加するほど、これに比例してデータドライバでの消費電力が増大している。
【００９１】
一方、実施の形態１では、電流検出器８での検出結果に基づいて、データドライバでの消費電力が大きくなるに従い、画像の高域成分を除去して消費電力が一定値以上を越えないようにフィードバック制御する。従って、図１５において実線で示すように、本実施の形態１では、データドライバにおける消費電力のピークをカットして、データドライバの消費電力を所定値以下にクランプすることができる。
【００９２】
なお、検出される消費電力を所定値でクランプするには、検出電流値に応じて、フィルタコントローラ４が、高域成分除去フィルタ２での高域除去の程度が適切になるように制御することによって、比較的容易に達成することができる。
【００９３】
また、本実施の形態１においては、フィルタコントローラ４における電流検出器８からの電流の検出結果３４に対する応答性に適度な時定数を与えれば、入力画像データ１の変化に対して、高域成分の除去が少し遅れて追従することになる。このため、入力画像データ１から高域成分を除去したことによる表示画像の変化を目視上わかりにくくすることができる。
【００９４】
以上のように、本実施の形態１においては、データドライバにおける消費電力に基づいて画像の高域成分を除去し、消費電力が過大にならないように制御する。従って、最大許容損失の小さいドライバ回路もデータドライバとして使用することができ、ドライバ回路のコストダウンを容易とすることが可能となる。さらに、電力消費による発熱量を考慮した熱耐性設計も容易となる。なお、表示画像データにおける高域成分は、目視上、感知されにくいので、高域成分除去による画質の劣化を比較的小さく抑えることも可能である。
【００９５】
ところで、上述の関連形態１〜３においては、信号印加タイミング制御手段を設けて、隣接するアドレス電極配線１３間で、アドレスパルスの立ち上がりと立ち下がりとが一致しないようにパルスの立ち上がり立ち下がりを制御している。本実施の形態１においても、関連形態１、２のようにデータドライバ９内に立ち上がり遅延回路３２や、パルス制御回路２３を設け、あるいは関連形態３のように遅延回路５０を設けて、隣接するアドレス電極配線１３間でアドレスパルスの立ち上がりと立ち下がりのタイミングをずらすように制御する構成が適用可能である。このように、アドレスパルスのタイミングを制御するともに、データドライバの消費電力が一定レベル以上にならないように画像データの高域成分を適宜除去すれば、データドライバ９における消費電力の低減効果をより一層高くすることが可能となる。
【００９６】
実施の形態２．
本実施の形態２では、上記実施の形態１と同様に、データドライバ電源６における電流検出結果に基づいて、原画像つまり入力画像データの高域成分を除去する。実施の形態１と異なる点は、図１１の高域成分除去フィルタ２における高域除去方式である。実施の形態１では、離散コサイン変換によって入力画像データ１の空間周波数データを得て高域成分を除去している（図１２参照）。これに対して、実施の形態２では、図１６に示すように原画像データを縦ｈ画素×横ｊ画素のブロックに分割し（ｈおよびｊは、正の整数）、各ブロック内における各画素の画像データをブロック内で共通のデータに変換することにより、高域成分を除去する。以下、図１１および図１６を用いて実施の形態２について説明する。
【００９７】
まず、フィルタコントローラ４は、実施の形態１と同様に電流検出器８にて検出された電流検出値に基づいて高域成分除去フィルタ２に制御信号３３を出力する。これに応じて、高域成分除去フィルタ２は、画像データを共通化する単位ブロックの大きさ（縦ｈ画素×横ｊ画素）を決定する。
【００９８】
例えば、検出されたデータドライバの消費電力が小さいときは、図１６（ａ）のように入力画像データ１が細かくても、入力画像データ１をそのまま表示画素データとしてＰＤＰ１２に表示する。
【００９９】
データドライバの消費電力が大きくなった場合、図１６（ｂ）に示すように、高域成分除去フィルタ２は、例えば入力画像データ１を縦２×横２のブロックに分解し、各ブロック内を共通のデータに変換して（例えば、点灯・非点灯状態が同一となるようにして）、これにより高域成分を除去する。なお、ブロック毎の点灯・非点灯は、原画像である入力画像データ１でのブロック内の点灯・非点灯数の数に応じて、例えば多数決などにより決定することができる。
【０１００】
高域成分除去フィルタ２は、さらに消費電力が大きくなると、入力画像データ１をより大きいブロック、例えば図１６（ｃ）に示すように縦３×横２のブロックに分解して、各ブロック内で点灯・非点灯を決定し、図示されるような画像をＰＤＰ１２上に表示する。
【０１０１】
以上のような構成によっても、データドライバの消費電力に応じて、入力画像データの高域成分を除去することができ、画質の劣化を抑えながら消費電力を所定範囲内に抑えるように制御することが可能となる。
【０１０２】
また、上述のような画像処理は、デジタルＲＧＢ画像データの表示にあたり、同一ブロック内の各画素についてのデジタルデータに対し、その低ビット成分（ＬＳＢ）側から優先的にブロック内で共通化すれば、表示画像の画質の低下を最小限に抑えつつ、画像の高域成分を除去することができ、データドライバ９における消費電力を所定範囲内に維持することができる。
【０１０３】
実施の形態３．
次に、図１７および図１８を用いて本実施の形態３について説明する。本実施の形態３では、プラズマディスプレイ装置において階調表示を行う場合に、１つのフィールド（例えばテレビ画面表示の場合に、１ＴＶフィールドは１６．７ｍｓ）を複数のサブフィールドに分割して表示するいわゆるサブフィールド階調表示法を用いている。
【０１０４】
サブフィールド階調表示法では、図１８に示すように、１フィールドが、表示階調ビット数Ｎに応じて、そのビット数の最高ビット（ＭＳＢ）側から順に第１サブフィールドＳＦ１、第２サブフィールドＳＦ２・・・第６サブフィールドＳＦ６（最低ビット（ＬＳＢ）側）に割り当てられている（実施の形態３では、Ｎ＝６）。各サブフィールドは、各放電セルにそれぞれアドレスパルスおよび走査パルスが印加されて各放電セルに点灯・非点灯情報が書き込まれるアドレス期間５６と、維持パルスが印加されて表示放電が維持される表示維持期間５７とにより構成されている。各サブフィールドＳＦ１〜ＳＦ６における動作の相違点は、１サブフィールド期間中における維持パルスの印加数の違いであり、表示階調ビットが低くなるにつれて、維持パルスの印加数が少なくなるように割り当てられている。即ち表示階調ビットが低くなるにつれて対応するサブフィールは重み付けが軽いこととなる。よって、各サブフィールドにおけるデータドライバの消費電力は、維持パルス数違いだけであるので、さほど変わらない値である。
【０１０５】
実施の形態３においては、このようなサブフィールド階調表示法により画像表示を行った場合において、電流検出器８での検出電流値に基づいて、データドライバ９の消費電力が高くなった場合に、その度合いに応じて、低ビット側（ＬＳＢ）側のサブフィールドＳＦ６から順にその表示を省略することとしている。
【０１０６】
プラズマディスプレイ装置において、通常、サブフィールド階調表示の制御は、シーケンスコントローラ５が行っている。そこで、実施の形態３の場合には、電流検出器８からの検出結果３４をシーケンスコントローラ５に供給し、シーケンスコントローラ５が本実施の形態３の表示画像制御手段として、この検出結果３４に基づいてサブフィールドの休止をコントロールする。
【０１０７】
図１８（ｂ）は、サブフィールドＳＦ６について、そのアドレス期間５６における書き込み動作と、表示維持期間５７における維持動作とを休止した場合の例を示している。これにより、図１８（ａ）のように全てのサブフィールドＳＦ１〜ＳＦ６を表示した場合と比較すると、同一の表示データの場合において、単純計算でデータドライバ９における消費電力を５／６とすることが可能となる。
【０１０８】
図１８（ｃ）では、さらにデータドライバ９における消費電力が大きくなった場合に、サブフィールドＳＦ６、ＳＦ５の２つのサブフィールドの動作を休止した状態を示している。よって、サブフィールドＳＦ６，ＳＦ５が表示されないので、図１８（ａ）に比較すると、上記同様に単純計算でデータドライバ消費電力を２／３に低減することができる。
【０１０９】
以上のように、本実施の形態３に係る駆動方式によれば、電流検出器８と、シーケンスコントローラ５によってデータドライバの消費電力のコントロールが可能であり、実施の形態１、２のように高域成分除去フィルタ２およびフィルタコントローラ４を設ける必要はない。よって、簡単な構成によって、データドライバにおける消費電力が大きい場合に、階調を多少低くすることによって、確実にデータドライバ９の消費電力のピークを低減することができる。
【０１１０】
なお、本実施の形態３と、アドレスパルスの立ち上がり立ち下がりタイミングをずらす関連形態１の構成や、さらには原画像の高域成分を除去する実施の形態１、２などとを組み合わせれば、より確実にデータドライバの消費電力を低減することが可能となる。
【０１１１】
実施の形態４．
実施の形態４における特徴は、上記実施の形態１、２、３のような単一の電流検出器８ではなく、データドライバ９を構成する回路ブロックが所定数毎に集積されてなる複数の集積回路毎に、対応して電流検出器を設けることである。上述のように、データドライバ９は、多くの場合、例えば図２、８に示すような回路ブロックが所定数の出力毎に集積化された複数の集積回路を用いて構成されている。
【０１１２】
このため、表示画像の内容によっては、各集積回路や、互いに熱伝達されうる複数の集積回路ごとにその消費電力が異なることもあり、また、消費電力の許容範囲にバラツキが存在する場合もある。よって、データドライバ９全体としてはその消費電力が所定の許容範囲内であっても、いずれかの集積回路ではその許容範囲を超えてしまう可能性がある。
【０１１３】
そこで、実施の形態４では、個々の集積回路、または近接配置などによって互いに熱伝達されうる複数の集積回路を１つのドライバブロックとし、図１９に示すように、このような各ドライバブロック９２に対して個別に電流検出器９１を設け、また、最大値検出器９３を設けて各電流検出器９１での検出結果をこの最大値検出器９３に供給している。そして、最大値検出器９３が、各電流検出器９１で得られた電流検出結果のいずれかが所定値を超えた場合に、これを検出して、コントローラ７０内のフィルタコントローラ４またはシーケンスコントローラ５に検出結果３４を供給する。
【０１１４】
このように個別のドライバブロック９２での電流検出結果に基づいて高域成分除去またはサブフィールドの除去動作にフィードバックをかけることにより、いずれのドライバブロック９２でも消費電力の許容範囲を超えないように制御することが可能である。従って、実施の形態４により、データドライバの信頼性をより向上することができる。
【０１１５】
実施の形態５．
本実施の形態５の特徴は、上述の実施の形態１〜４のように、電流検出器によってデータドライバの消費電力を直接検出するのではなく、コントローラ７０に供給される入力画像データ１に基づいてデータドライバ９における消費電力を予測することである。データドライバ９における消費電力は、図２８および図２９を用いて説明したように、アドレスパルスのスイッチング、つまりデータドライバ出力Ｏｍのスイッチング回数によって決まる。
【０１１６】
そこで、実施の形態５においては、図２０に示すようにコントローラ７０内にドライバ電力予測演算部７２を設け、入力画像データ１に基づいてデータドライバ９での消費電力を予測している。予測結果３５は、フィルタコントローラ４に供給され、消費電力が大きくなると予測された場合には、フィルタコントローラ４がこれを判定して、高域成分除去フィルタ２に所定の制御信号３３を出力する。高域成分除去フィルタ２は、この制御信号３３に基づいて、実施の形態１、２と同様な方法によって、入力画像データ１から高域成分を除去する。なお、予測演算部７２の算出結果に基づいて、シーケンスコントローラ５を制御し、一部のサブフィールドの休止を行ってもよい。
【０１１７】
次に、入力画像データ１に基づくデータドライバ９での消費電力の算出方法について図２１、図２５、表Ａおよび表示Ｂを用いて説明する。なお、図２１において、列方向はアドレス電極配線Ｗであり、行方向は走査維持電極配線Ｙであり、さらに、各電極配線の交点Ｄ（Ｗ，ＸＹ）はマトリクス状の放電セルを表している。
【０１１８】
放電セルＤ（ｋ，ｌ−１）およびＤ（ｋ、ｌ）の表示が次の表（１）の（１）〜（４）ように変化する場合、アドレス電極配線Ｗｋと、走査維持電極配線Ｙおよび維持電極配線Ｘとで形成される静電容量Ｃｘｙに起因した消費電力は、それぞれ下記表Ａの（５）欄に示すようになる。
【表１】
【０１１９】
次に、アドレス電極配線Ｗｋと隣接するアドレス電極配線Ｗｋ−１との間に形成される静電容量Ｃｗに起因した消費電力は以下のようになる。各アドレス電極配線Ｗｋ、Ｗｋ−１に印加されるアドレスパルスは、ｌ−１行選択期間からｌ行選択期間へと移行する際に、下表Ｂの（１）〜（１６）のような組み合わせのいずれかで変化する。そして、これらの（１）〜（１６）の場合における静電容量Ｃｗに起因した消費電力は、表Ｂの（１７）欄に示すようになる。
【表２】
【０１２０】
以上の表Ａおよび表Ｂのように、表示パターンに応じたアドレスパルスの変化から各放電セル毎に、データドライバの消費電力を求めることができる。よって、ドライバ電力予測演算部７２は、入力画像データ１から得られる点灯・非点灯情報に基づいて、表示パネル上の放電セルＤ（Ｗ，ＸＹ）のそれぞれについて、例えば、別途格納しておいた上記表Ａ、Ｂを参照して消費電力を求め、その総和を求めれば、一画面分のデータをＰＤＰ１２の各放電セルに書き込む際に要するデータドライバ消費電力を求めることができる。
【０１２１】
以上、この実施の形態５のようにデータドライバ消費電力を予測演算して、その結果に基づいて入力画像データから特定成分を除去する事とすれば、１フィールド毎の入力画像の明暗変化が大きい場合などにおいても、一時的にデータドライバでの消費電力が規定値を超えてしまうことを未然に防止できる。
【０１２２】
なお、以上に説明した各実施の形態１〜５及び関連形態１〜３においては、マトリクス表示装置としてプラズマディスプレイ装置を例にとって説明したが、これには限らず、液晶表示装置あるいはエレクトロルミネッセンス表示装置の各駆動回路においても、上述のような構成を採用することにより駆動電極ドライバの消費電力を低減あるいは一定範囲内に維持することができる。また、液晶表示装置およびエレクトロルミネッセンス表示装置において、駆動信号とは、プラズマディスプレイ装置でのアドレスパルスと同様に、各画素における点灯・非点灯を決定する信号であり、駆動電極配線は、このような駆動信号が印加される電極配線を意味する。また、走査信号とは、各画素でのより具体的な表示内容（輝度、階調など）を示す信号であり、走査電極配線とは、この走査信号が印加される電極配線である。
【０１２３】
例えば、アクティブマトリクス型液晶表示装置を例にとると、上記駆動電極配線はゲート電極配線、駆動信号はゲート信号、走査電極配線はソースあるいはドレイン電極配線、走査信号はデータ信号に相当する。
【０１２４】
【発明の効果】
以上のように、この発明によれば、入力画像データに基づいて、アドレス電極の電位の変化に伴って生じる、アドレス電極に係わる静電容量への充放電に起因した電力消費の積算値を元に、駆動電極ドライバ手段での消費電力を予測演算によって検出する構成とすれば、未然に消費電力の増加を防止することができる。また、データドライバにおける消費電力が大きい場合に、階調を多少低くすることによって、確実にデータドライバの消費電力のピークを低減することができる。更に、一画面表示期間（１フィールド）毎に、表示画面の明暗が反転するなど、明暗の変化が速い画像などを表示する場合であっても、一時的にドライバ手段での消費電力が許容範囲を超えてしまうといった可能性を確実になくすことができる。
【０１２５】
また、この発明において、駆動電極ドライバ手段が、複数のドライバブロックに分割されている場合、各ドライバブロック毎にそのドライバブロックにおける消費電力を検出して、その最大値の基づいて消費電力を抑制する様にしているため、いずれのドライバブロックでも消費電力の許容範囲を超えないように制御することが可能となり、従ってデータドライバの信頼性をより向上することができる。
【図面の簡単な説明】
【図１】 この発明の関連形態１に係るプラズマディスプレイ装置およびその駆動回路の構成を示す図である。
【図２】 図１のデータドライバ９の構成を示す図である。
【図３】 関連形態１に係るアドレス電極配線の駆動波形を示す図である。
【図４】 関連形態１の駆動方式におけるデータドライバでの消費電力を説明するための図である。
【図５】 図１の立ち上がり遅延回路３２の構成を示す図である。
【図６】 図５の立ち上がり遅延回路３２での駆動波形を示す図である。
【図７】 関連形態１のアドレス電極配線と走査維持電極配線との駆動例を示す波形図である。
【図８】 この発明の関連形態２に係るデータドライバの構成を示す図である。
【図９】 図８のデータドライバでの駆動波形を示す図である。
【図１０】 この発明の関連形態３に係るプラズマディスプレイ装置の駆動回路の構成を示す図である。
【図１１】 この発明の実施の形態１に係るプラズマディスプレイ装置の駆動回路の構成を示す図である。
【図１２】 図１１の高域成分除去フィルタ２の構成を示す図である。
【図１３】 入力画像の空間周波数とフィルタゲインとの関係を示す図である。
【図１４】 図１１の電流検出器８の構成を示す図である。
【図１５】 入力画像の空間周波数とデータドライバの消費電力との関係について従来と実施の形態１の駆動方式の比較を示す図である。
【図１６】 この発明の実施の形態２に係るプラズマディスプレイ装置の駆動方式を説明する概念図である。
【図１７】 この発明の実施の形態３に係るプラズマディスプレイ装置の駆動回路の構成を示す図である。
【図１８】 実施の形態３における駆動方式を説明する概念図である。
【図１９】 この発明の実施の形態４に係るプラズマディスプレイ装置の駆動回路の構成を示す図である。
【図２０】 この発明の実施の形態５に係るプラズマディスプレイ装置の駆動回路の構成を示す図である。
【図２１】 実施の形態５の駆動方式を説明するための図である。
【図２２】 従来のブラズマディスプレイ装置およびその駆動回路を示す図である。
【図２３】 従来のブラズマディスプレイ装置の駆動方法を示す駆動波形図である。
【図２４】 図２２のデータドライバ１９の構成を示す図である。
【図２５】 プラズマディスプレイ装置およびデータドライバの等価回路を示す図である。
【図２６】 従来のプラズマディスプレイ装置のアドレス電極配線の駆動波形の一例を示す図である。
【図２７】 従来の駆動方式におけるデータドライバでの消費電力を説明するための図である。
【図２８】 プラズマディスプレイパネル上での表示例を示す図である。
【図２９】 図２８の表示を行うための従来の駆動波形を示す図である。
【符号の説明】
１ 画像データ（入力画像データ）、２ 高域成分除去フィルタ、３ 画像データ並べ換え部、４ フィルタコントローラ、５ シーケンスコントローラ、６データドライバ電源、８，９１ 電流検出器、９ データドライバ、１０ 維持ドライバ、１１ 走査維持ドライバ、１２ ＰＤＰ（プラズマディスプレイパネル）、１３ アドレス電極配線、１４ 維持電極配線、１５ 走査維持電極配線、１６ 駆動データ、２０，７０ コントローラ、２１ アドレスパルス、２２ 走査パルス、２３ パルス制御回路、２３ａ，２３ｂ，４４ アンド回路、２３ｃ オア回路、２４ シフトレジスタ、２５ ラッチ回路、２９，３０ ＦＥＴ、３２ 立ち上がり遅延回路、３３ 制御信号、４０，５０ 遅延回路、４３ コンデンサ、５１ データドライバ（Ａブロック）、５２ データドライバ（Ｂブロック）、６１ ＤＣＴ、６２ 高域成分除去部、６３ ＩＤＣＴ、７２ドライバ電力予測演算、８０ 電流検出抵抗、９２ ドライバブロック、９３最大値検出器。
【発明の属する技術分野】
この発明は、プラズマディスプレイパネルや液晶表示パネル、あるいはエレクトロルミネッセンスパネルなどのマトリクス表示装置の駆動回路及びその駆動方法に関し、特に、その消費電力の低減するための機能を備えた駆動回路及びその駆動方法に関する。
【０００２】
【従来の技術】
図２２は、従来の交流（ＡＣ）型プラズマディスプレイの駆動回路の概略構成図であり、図２３は、このプラズマディスプレイの駆動波形の一例である。
【０００３】
プラズマディスプレイパネル（以下、ＰＤＰという）１２はマトリクス状に配置された複数の放電セルを有する。各放電セルは、アドレス電極配線１３と、これに直交する走査維持電極配線１５および維持電極配線１４とによってその放電・非放電が制御されて、パネル１２全体として所望の発光表示画像を得ている。
【０００４】
アドレス電極配線１３は、その奇数番目（Ｗ１、Ｗ３・・Ｗ２ｎ−１）と、偶数番目（Ｗ２、Ｗ４・・Ｗ２ｎ）がそれぞれ別のデータドライバ１９に接続されている。また、走査維持電極配線Ｙ１、Ｙ２・・Ｙｉ（１５）が走査維持ドライバ１１に接続され、維持電極配線Ｘ１、Ｘ２・・Ｘｉ（１４）が維持ドライバ１０に接続され、これら各電極配線Ｗ，Ｙ，Ｘは、それぞれ対応するドライバ１９，１１，１０によって駆動されている。
【０００５】
外部から供給される入力画像データ１は、コントローラ２０に供給され、コントローラ２０は、この入力画像データ１をプラズマディスプレイパネルの表示に適した順番に並べ替えて、ディスプレイの各放電セルの放電・非放電を示す駆動データ１６を作成し、データドライバ１９に出力する。
【０００６】
２つのデータドライバ１９は、この駆動データ１６に基づいて、アドレス電極配線Ｗ１、Ｗ２・・Ｗ２ｎ−１、Ｗ２ｎに対し、順次駆動信号として、図２３に示すようなアドレスパルス１０１を印加する。
【０００７】
また、このアドレスパルス１０１の印加と同時に、対応する放電セルの走査維持電極配線１５（Ｙ１〜Ｙｉ）には、走査パルス１０２が順次印加されて、ＰＤＰ１２の各放電セルに発光・非発光の情報が書き込まれる。続いて維持電極配線１４と走査維持電極配線１５に交互に維持パルス１０３が印加され、放電状態が維持され、ＰＤＰ１２で所望の画像が発光表示されることとなる。
【０００８】
次に、図２２のデータドライバ１９の構成および動作について図２４を用いて説明する。
【０００９】
コントローラ２０からシリアルデータとして出力される駆動データ１６は、シフトレジスタ１２４に順次供給され、ここでパラレルデータに変換されて（パラレル駆動データＳ１、Ｓ２・・Ｓｍ）、ラッチ回路１２５に向けて出力される。ラッチ回路１２５に供給されるラッチイネーブル信号ＬＥがオン（例えばＨレベル）となると、ラッチ回路１２５は、上記シフトレジスタ１２４からの出力をラッチし、ラッチされた駆動データＳ１〜Ｓｍは、ラッチデータ１３１（Ｌ１〜Ｌｍ）として、対応するレベルシフタ１２６およびＦＥＴ駆動バッファ１２７と、反転ＦＥＴ駆動バッファ１２８とにそれぞれ供給され、これらを介してトーテムポール回路を構成する電解効果トランジスタ（ＦＥＴ）２９、３０のオンオフをコントロールする。このようにしてＦＥＴ２９、３０がコントロールされることにより、トーテムポール回路の出力端Ｏ１〜ＯｍからそれぞれＶｗまたは０Ｖの電圧が出力され、この出力が対応するアドレス電極配線１３にアドレスパルスとして印加されることとなる。
【００１０】
【発明が解決しようとする課題】
従来のプラズマディスプレイなどのマトリクス表示装置の駆動回路では、上述のように、基板上にマトリクス状に配置した電極配線によって放電セルや液晶などの容量成分である負荷を駆動して表示画像を得ている。このため、等価回路的には、互いに隣接する電極配線間に容量成分が形成され、後述するこの容量成分の充放電のために、データドライバの消費電力を低く抑えることが困難であるという第１の問題があった。
【００１１】
また、表示画像が精細になり、さらに、例えば千鳥模様などの高域成分を多く含むような画像を表示する場合には、後述するような原理により上記容量成分の充放電量がさらに多くなりデータドライバでの消費電力が増大してしまう。このように、入力画像データに応じてデータドライバの消費電力が決まってしまい、これを所定範囲内に抑えることができないという第２の問題があった。
【００１２】
以下、図２５〜図２７を用いて第１の問題点である電極配線間の容量成分とデータドライバにおける消費電力との関係について説明する。なお、図２５は、図２２のデータドライバ１９の出力部とＰＤＰ１２上での等価回路を示している。
【００１３】
ＰＤＰ１２は、データドライバ１９側から見ると、アドレス電極配線Ｗ間の静電容量Ｃｗと、維持電極配線Ｘおよび走査維持電極配線Ｙとの静電容量Ｃｘｙとが存在している。静電容量Ｃｗ、Ｃｘｙの値は、ＰＤＰ１２のパネルサイズや、電極配線のレイアウトなどによって異なるが、例えば、対角１００ｃｍクラス（４０型）のプラズマディスプレイパネルでは静電容量Ｃｗ、Ｃｘｙは、いずれも数１０ｐＦ程度となる。
【００１４】
このような構成において、データドライバ１９の出力Ｏが、０ＶとＶｗとで切り替わると、静電容量ＣｘｙおよびＣｗで充放電が行われ、この充放電に伴ってデータドライバ１９内で電力が消費される。
【００１５】
上記静電容量ＣｘｙおよびＣｗにおける充放電により消費されるエネルギは、以下のように見積もることができる。
【００１６】
まず、静電容量Ｃｘｙへの充放電による消費エネルギは、以下のようになる。
【００１７】
アドレス電極配線Ｗに電圧Ｖｗが印加されて、静電容量Ｃｘｙが充電されるとき、データドライバ１９のドライバ電源からはＣｘｙ・Ｖｗ2のエネルギが出力され、そのうち（Ｃｘｙ・Ｖｗ2）／２が静電容量Ｃｘｙに蓄積され、残りの（Ｃｘｙ・Ｖｗ2）／２は、データドライバ１９内で消費される。
【００１８】
また、静電容量Ｃｘｙの放電のときは、静電容量Ｃｘｙに蓄積されていた（Ｃｘｙ・Ｖｗ2）／２のエネルギがデータドライバ１９内に引き込まれてここで消費される。
【００１９】
従って、放電セルに対する一回のスイッチングに際して、アドレスパルスが立ち上がる場合にも、立ち下がる場合にも、１つの静電容量ｃｘｙあたり（Ｃｘｙ・Ｖｗ2）／２のエネルギが消費されることになる。
【００２０】
次に、静電容量Ｃｗへの充放電による消費エネルギは、以下のようになる。
【００２１】
なお、この静電容量Ｃｗへの充放電による消費エネルギについては、図２６に示すように、データドライバ１９の各出力にそれぞれ対応するアドレス電極配線Ｗへ印加するアドレスパルスが、電極配線Ｗｋで立ち上がるタイミングと同時に、電極配線Ｗｋに隣接する電極配線Ｗｋ＋１で立ち下がる場合を考える。
【００２２】
データドライバ１９の出力が切り替わる前には、静電容量Ｃｗには、図２６の（ａ）および図２７（ａ）に示すように、電極配線Ｗｋ＋１が正となる向きに、電圧Ｖｗが印加されて充電される。
【００２３】
この状態から、データドライバ１９の出力が切り替わって、電極配線Ｗｋが０からＶｗに変化し、電極配線Ｗｋ＋１がＶｗから０に変化すると、図２７（ｂ）に矢印で示すように電流が流れ、静電容量Ｃｗには、電極配線Ｗｋが正となる向きに電圧Ｖｗが印加されて充電される。このときドライバ電源から静電容量Ｃｗに流れ込む電荷量は、２（Ｃｗ・Ｖｗ）となる。ドライバ電源から供給されるエネルギは、（電源電圧）×（電荷量）であり、図２７（ｂ）から明らかなように、このエネルギが全てデータドライバ１９内で消費される。
【００２４】
つまり、一回のスイッチングで１つの静電容量Ｃｗあたり２（Ｃｗ・Ｖｗ2）のエネルギが消費されることとなる。このため、例えば静電容量Ｃｘｙと静電容量Ｃｗとが同じ値であるとした場合、静電容量Ｃｗで消費されるエネルギは、Ｃｘｙによるエネルギ消費の４倍にもなってしまう。
【００２５】
以上のように、データドライバ１９では、その出力が切り替わる毎にエネルギが消費され、特に、以下に説明するように隣接する画素での点灯・非点灯が交互に切り替わるような高域成分を多く含む画像を表示する場合には、アドレス電極配線Ｗ間の静電容量Ｃｗにおける充放電によるエネルギ損失が極めて大きくなる。
【００２６】
以下、第２の問題点である表示画像のパターンと、データドライバにおける消費電力との関係を図２５、図２８および図２９を用いて説明する。図２８は、ＰＤＰの各放電セルにおける点灯（ハッチングあり）・非点灯（ハッチングなし）を示しており、図２９は、図２８のようなパターンを表示する場合に各電極配線に印加する電圧波形を示している。
【００２７】
各放電セルに表示させるパターンに応じてアドレス電極配線Ｗｋ−１、Ｗｋ、Ｗｋ＋１にアドレスパルス１２１が印加され、これと同時に走査維持電極配線Ｙｌ−１、Ｙｌ、Ｙｌ＋１に順次負の走査パルス１２２を印加することにより、各放電セルに表示画像パターンに応じた点灯・非点灯データが書き込まれる。
【００２８】
ここで、ｔｌのタイミングについて着目すると、アドレス電極配線Ｗｋに印加される電圧は、Ｖｗ（約６０Ｖ）から０に変化するため、静電容量Ｃｘｙに蓄積されていた電荷（Ｃｘｙ・Ｖｗ）がアドレス電極配線Ｗｋからデータドライバ１９に流れ込む。また、アドレス電極配線Ｗｋ＋１から静電容量Ｃｗを通って（Ｃｗ・Ｖｗ）の電荷が、アドレス電極配線Ｗｋに向かって流れ込む。さらに、アドレス電極配線Ｗｋ−１では、アドレス電極配線Ｗｋとは反対に、０からＶｗへと印加電圧が変化してるので、アドレス電極配線Ｗｋ−１から静電容量Ｃｗを通り、２（Ｃｗ・Ｖｗ）の電荷が、アドレス電極配線Ｗｋに向かって流れ込み、データドライバ１９で消費される。以上のように、タイミングｔｌにおいては、次式（１）のような電力がアドレス電極配線Ｗｋで、つまりデータドライバ１９で消費されることとなる。
【００２９】
［数１］
（Ｃｘｙ＋３×Ｃｗ）×Ｖｗ2／２ ・・・・（１）
一方、タイミングｔ＋１の瞬間には、図２８に示されるようにｌ行目とｌ＋１行目の表示パターンが同じであるため、各アドレス電極配線の電位は変化しない。従って、このｔｌ＋１のタイミングでは、データドライバ１９には電流は流れ込まず、電力も消費しない。
【００３０】
このように、データドライバ１９から出力されるアドレスパルスのスイッチング動作の度に、Ｃｗ、Ｃｘｙへの充放電によって電力が消費されるので、細かい模様の画像が入力され、それを表示すればするほど、つまり、入力画像の高域成分が多くなればなるほどデータドライバ１９の出力のスイッチング回数が増え、対応して消費電力が大きくなってしまっていた。そして、このような表示画像に応じた消費電力増大を緩和する方法は全く提案されていなかった。また、消費電力の増大によってデータドライバ１９内での発熱が起こり、ドライバに発熱対策を講ずる必要などが生じ、コストアップの原因ともなっていた。
【００３１】
以上説明したように、従来の駆動回路においては、隣接する電極配線間の静電容量に起因したドライバでの電力消費量が大きく、また、このようなドライバでの消費電力を所定範囲内に抑えることができなかった。
【００３２】
この発明は上記のような問題点を解消するためになされたもので、第１の目的は、マトリクス表示装置の駆動回路において、駆動信号が印加される列または行方向の電極配線間に存在する静電容量による消費電力を低減することである。
【００３３】
また、第２の目的は、駆動電極ドライバにおける消費電力を一定範囲内に抑えることである。
【００３４】
【課題を解決するための手段】
この発明は、１フィールド期間を複数のサブフィールド期間に分割することにより階調表示を行うプラズマディスプレイ装置の駆動回路において、前記複数のサブフィールド期間毎に、アドレス電極にアドレスパルスを印加することにより、前記アドレス電極と走査維持電極との間で書き込み放電を行わせるデータドライバ手段と、入力画像データに基づき、前記データドライバ手段での１画面あたりの消費電力を、前記アドレス電極の電位の変化に伴って生じる、前記アドレス電極に係わる静電容量への充放電に起因した電力消費の積算値を元に予測する予測手段と、前記予測手段における予測結果に基づいて、前記複数のサブフィールドの一部について、重み付けが最も軽いサブフィールドから順にその表示を省略するように制御する表示画像制御手段と、を備えることを特徴とするものである。
【００３５】
この発明の他の態様は、１フィールド期間を複数のサブフィールド期間に分割することにより階調表示を行うプラズマディスプレイ装置の駆動回路において、前記複数のサブフィールド期間毎に、アドレス電極にアドレスパルスを印加することにより、前記アドレス電極と走査維持電極との間で書き込み放電を行わせるデータドライバ手段と、入力画像データに基づき、前記データドライバ手段での１画面あたりの消費電力を、前記アドレス電極の電位の変化に伴って生じる、前記アドレス電極に係わる静電容量への充放電に起因した電力消費の積算値を元に予測する予測手段と、前記予測手段における予測結果に基づいて、前記入力画像データからその画像の空間周波数の高域成分を除去するように制御する表示画像制御手段と、を備えることを特徴とするものである。
【００３６】
また、この発明は、１フィールド期間を複数のサブフィールド期間に分割することにより階調表示を行うプラズマディスプレイ装置の駆動回路において、前記複数のサブフィールド期間毎に、アドレス電極にアドレスパルスを印加することにより、前記アドレス電極と走査維持電極との間で書き込み放電を行わせるデータドライバ手段と、前記データドライバ手段での消費電力を検出する検出手段と、前記検出手段での検出結果に基づいて、前記複数のサブフィールドの一部について、重み付けが最も軽いサブフィールドから順にその表示を省略するように制御する表示画像制御手段と、を備え、前記データドライバ手段は複数のデータドライバブロックに分割され、前記検出手段は、分割された前記データドライバブロック毎に消費電力を検出し、その中の最大値を前記検出結果とすることを特徴とするものである。
【００３７】
さらに、この発明は、１フィールド期間を複数のサブフィールド期間に分割することにより階調表示を行うプラズマディスプレイ装置の駆動回路において、前記複数のサブフィールド期間毎に、アドレス電極にアドレスパルスを印加することにより、前記アドレス電極と走査維持電極との間で書き込み放電を行わせるデータドライバ手段と、前記データドライバ手段での消費電力を検出する検出手段と、前記検出手段での検出結果に基づいて、入力画像データからその画像の空間周波数の高域成分を除去するように制御する表示画像制御手段と、を備え、前記データドライバ手段は複数のデータドライバブロックに分割され、前記検出手段は、分割された前記データドライバブロック毎に消費電力を検出し、その中の最大値を前記検出結果とすることを特徴とするものである。
【００３８】
この発明の他の態様は、一画面の表示期間を維持放電の回数で重み付けされた複数のサブフィールド期間に分割し、前記サブフィールドの組み合わせにより階調表示を行うプラズマディスプレイ装置の駆動方法であって、前記複数のサブフィールド期間毎に、アドレス電極にアドレスパルスを印加するすることにより、前記アドレス電極と走査維持電極との間で書き込み放電を行わせる工程と、入力画像データに基づき、前記書き込み放電を行わせる工程での１画面あたりの消費電力を、前記アドレス電極の電位の変化に伴って生じる、前記アドレス電極に係わる静電容量への充放電に起因した電力消費の積算値を元に予測する工程と、前記予測値に基づき、前記複数のサブフィールドの一部について、重み付けが最も軽いサブフィールドから順にその表示を省略する工程と、を備えたことを特徴とするものである。
【００４５】
【発明の実施の形態】
以下、この発明の好適な実施の形態（以下、実施の形態という）及び関連形態について、図面を用いて説明する。
【００４６】
関連形態１．
この発明に関連する形態１では、プラズマディスプレイ、液晶表示装置、ＥＬ（エレクトロルミネッセンス）ディスプレイ等のマトリクス表示装置の各画素を駆動するための電極配線にそれぞれ駆動信号を印加するにあたり、隣接する電極配線間で駆動信号の立ち上がりと立ち下がりのタイミングがずれるように制御する。
【００４７】
図１は、関連形態１に係るプラズマディスプレイ装置の駆動回路の概略構成を示している。
【００４８】
図１において、外部から入力画像データ１が供給されると、これがドライバコントローラ２０内の画像データ並べ替え部３に供給される。画像データ並べ替え部３は、この入力画像データ１をプラズマディスプレイでの表示に適した順番に並べ替え、ディスプレイの各放電セルの放電・非放電を示す駆動データ１６を２つのデータドライバ９にそれぞれ出力する。ただし、データドライバ９は、単一の構成の場合もある。
【００４９】
データドライバ９は、この駆動データ１６に基づき、プラズマディスプレイ装置における駆動電極配線に相当するアドレス電極配線Ｗ１、Ｗ３・・Ｗ２ｎ−１と、Ｗ２、Ｗ４・・Ｗ２ｎとに対し、それぞれ駆動信号として、アドレスパルスを印加し、各放電セルの点灯・非点灯を決定している。
【００５０】
そして、本関連形態１においては、後述するようにこのデータドライバ９内に、信号印加タイミング制御手段として立ち上がり遅延回路を設け、これにより隣接するアドレス電極配線１３に印加するアドレスパルスの立ち上がりと立ち下がりのタイミングがずれるように制御する。
【００５１】
また、コントローラ２０に設けられたシーケンスコントローラ５によって、アドレスパルスの印加と同時に、対応するマトリクス表示装置の走査電極配線、プラズマディスプレイ装置では走査維持電極配線１５（Ｙ１〜Ｙｉ）に、走査信号である走査パルスが印加され、ＰＤＰパネル１２の各放電セルに点灯・非点灯の情報を書き込まれる。さらに維持電極配線１４と走査維持電極配線１５に交互に維持パルスが印加され、ＰＤＰ１２で所望の画像が発光表示される。
【００５２】
次に、図１のデータドライバ９の構成および動作について図２を用いて説明する。
【００５３】
コントローラ２０からシリアルデータとして駆動データ１６が出力されると、これがシフトレジスタ２４に順次供給されてパラレルデータに変換される。次に、ラッチ回路２５に向けてパラレル駆動データＳ１、Ｓ２・・Ｓｍが出力され、ラッチ回路２５は、供給されるラッチイネーブル信号ＬＥがオン（例えばＨレベル）となると、これに応じて、シフトレジスタ２４からの出力をラッチし、ラッチされた駆動データＳ１〜Ｓｍは、ラッチデータＬ１〜Ｌｍとして、それぞれ出力される。
【００５４】
ラッチ回路２５の各ラッチデータ出力経路には、それぞれ信号印加タイミング制御手段として立ち上がり遅延回路３２が設けられており、ラッチデータＬ１〜Ｌｍのパルスの立ち上がりだけを遅延させる。立ち上がり遅延回路３２は、例えば図５に示すような簡易な構成で実現でき、このような回路構成により図６に示すようにラッチデータのパルスの立ち上がりだけが遅延した信号（出力ＯＵＴｂ）が得られる。
【００５５】
図５に示す立ち上がり遅延回路３２は、ラッチ回路２５から出力されるラッチデータを遅延させる遅延回路４０と、アンド回路４４とにより構成される。遅延回路４０は、バッファ４１、４２とコンデンサ４３とを備え、図６のようにラッチデータである入力ＩＮａをｔｄだけ遅延させて、これを遅延回路出力（ＯＵＴａ）としてアンド回路４４の一方の入力端に供給する。アンド回路４４のもう一方の入力端には、ラッチデータ（入力ＩＮａ）が直接供給される。アンド回路４４は、遅延のないラッチデータとｔｄだけ遅延を受けたデータとのアンドをとり、これにより図６の出力ＯＵＴｂのようにパルスの立ち上がりだけがｔｄだけ遅延した信号がアンド回路４４から出力される。
【００５６】
このようにして立ち上がり遅延回路３２において立ち上がりタイミングの遅延された各ラッチデータＬ１〜Ｌｍは、対応するレベルシフタ２６およびＦＥＴ駆動バッファ２７と、反転ＦＥＴ駆動バッファ１２８とにそれぞれ供給され、これらを介してトーテムポール回路を構成する電界効果トランジスタ（ＦＥＴ）２９、３０のオンオフが制御される。これにより、トーテムポール回路の出力端Ｏ１〜ＯｍからそれぞれＶｗまたは０Ｖの電圧が出力され、この出力、つまり立ち上がりタイミングの遅延したアドレスパルスが、対応するアドレス電極配線１３に印加されることとなる。
【００５７】
なお、データドライバ９は、図２に示すような回路ブロックを集積して形成されるが、実際には、数１０ビット程度の出力ごとに集積回路化し、これを組み合わせて用いて一枚の表示パネルを駆動することが多い。
【００５８】
次に、図１、図３および図４を用いて本関連形態１によるデータドライバ９での消費電力の低減作用について説明する。
【００５９】
上述のように、データドライバ９において、各アドレス電極配線Ｗに印加するアドレスパルスの立ち上がりが遅延される。よって、ＰＤＰ１２上で互いに隣接して配置されたアドレス電極配線Ｗｋ、Ｗｋ＋１について着目すると、各電極配線でのアドレスパルスは、例えば図３に示すような電圧波形となり、隣接する電極配線間では、一方のアドレスパルスの立ち上がりと、他方のアドレスパルスの立ち下がりとはそのタイミングがｔｄだけずれている。このタイミングのずれｔｄは、アドレスパルスの立ち上がりおよび立ち下がりに要する期間とほぼ等しくなるように設定しておくことで、確実に、隣接する電極配線間でアドレスパルスの立ち上がりと、立ち下がりタイミングをずらすことが可能となる。なお、このずれｔｄは、遅延回路４０のコンデンサ４３の容量を調整することにより容易に変更することができる。
【００６０】
図３の期間（ａ）において、アドレス電極配線Ｗｋは０Ｖであり、隣接するアドレス電極配線Ｗｋ＋１がＶｗであると、電極配線間の静電容量Ｃｗは、図４（ａ）のようにアドレス電極配線Ｗｋ＋１側が正となるように充電される。
【００６１】
図３の期間（ｂ）においてアドレス電極配線Ｗｋ＋１がＶｗから０Ｖに立ち下がるとする。従来であれば、アドレス電極配線Ｗｋ＋１のアドレスパルスの変化と同一タイミングでアドレス電極配線Ｗｋが、０ＶからＶｗへと変化するのであるが、本関連形態１では、パルスの立ち上がりタイミングが遅延されているので、アドレス電極配線Ｗｋのアドレスパルスは、この期間（ｂ）では変化しない。このため、静電容量Ｃｗでは、アドレス電極配線Ｗｋ＋１側のみがＶｗから０Ｖに変化して、図４（ｂ）に示すような向きに電流が流れて、静電容量Ｃｗが放電し、（Ｃｗ・Ｖｗ2）／２の電力がデータドライバ９で消費される。
【００６２】
期間（ｃ）に、アドレス電極配線Ｗｋのアドレスパスルが、０からＶｗに立ち上がると、図４（ｃ）に示すように電流が流れて静電容量Ｃｗが充電される。このときドライバ電源からは、Ｃｗ・Ｖｗ2のエネルギが供給され、そのうち、（Ｃｗ・Ｖｗ2）／２が静電容量Ｃｗに蓄積され、残りの（Ｃｗ・Ｖｗ2）／２がデータドライバ９内で消費される。
【００６３】
以上の説明から明らかなように、関連形態１のように制御することにより、１回のアドレスパルスのスイッチング動作において、１つの静電容量ＣｗあたりＣｗ・Ｖｗ2の電力が消費されることとなる。そして、この消費量は、従来の（２×Ｃｗ・Ｖｗ2）の１／２であり、アドレスパルスの立ち上がりタイミングを遅延させることにより、確実にデータドライバ９の消費電力が低減することが可能となっている。但しＣｘｙへの充放電による電力消費は、前述の計算と同一になるため、ここでは説明を省略した。
【００６４】
なお、以上の説明ではアドレスパルスの立ち上がりタイミングのみを遅延させるが、必ずしも立ち上がりタイミングには限られず、立ち下がりタイミングを遅延させてもよい。つまり、データドライバ９の消費電力低減の観点からは、隣接するアドレス電極配線において、互いのアドレスパルスの立ち上がりと、立ち下がりのタイミングが一致しなければ、立ち上がりと立ち下がりのどちらが先でもよい。
【００６５】
しかし、表示パネルの特性上からはアドレスパルスの立ち下がりが先のほうがよい。つまり、アドレスパルスの立ち上がりタイミングを遅延させる方が、立ち下がりタイミングを遅延させるよりも好ましい。これは、立ち下がりタイミングを遅延させると、隣接するアドレス電極配線間で一方のアドレスパルスが立ち下がる前に他方のアドレスパルスが立ち上がって、２つの電極配線の出力がＨレベルになるタイミングが生じ、このタイミングがさらに走査パルスと重なると両方の電極配線に係る２つの放電セルが発光状態となるような誤動作が生ずる可能性があるからである。
【００６６】
さらに、上記表示パネルでの誤動作を最小限とするためには、図７（ａ）、（ｂ）に示すように、アドレスパルス２１の立ち下がりを先に行うと共に、図７（ｃ）、（ｄ）に示すように、このアドレスパルス２１の立ち上がりと走査維持電極配線Ｙ（１５）への走査パルス２２の印加タイミングを揃えることが好ましい。これは、例えば、走査維持ドライバ１１内に図５と同様な遅延回路４０を設け、走査パルス２２の立ち上がりおよび立ち下がりタイミングをアドレスパルス２１の立ち上がりタイミングｔｄと同じだけ遅延させることにより、実現できる。
【００６７】
関連形態２．
次に、関連形態２について図８および図９を用いて説明する。プラズマディスプレイ装置の駆動回路全体構成は図１と同様である。なお、本関連形態以降において、既に説明した図面と同様な構成には同一符号を付して説明を省略する。
【００６８】
本関連形態２では、アドレス電極配線１３に印加するアドレスパルスの立ち上がりおよび立ち下がりタイミングを外部信号によって制御する。具体的には、信号印加タイミング制御手段として、図８に示すようなパルス制御回路２３を設け、この回路２３を外部からの制御信号（立ち上がりラッチイネーブル信号ＬＥ、立ち下がりラッチイネーブル信号ＬＥ）によって制御する。
【００６９】
パルス制御回路２３は、２つのアンド回路２３ａ、２３ｂと、この２つのアンド回路の出力のオアをとって出力するオア回路２３ｃによって構成される。アンド回路２３ａの反転入力端と、アンド回路回路２３ｂの一方の入力端にはシフトレジスタからの出力Ｓ１〜Ｓｍの対応する出力が供給されている。各アンド回路２３ａの非反転入力端には、立ち下がりラッチイネーブル信号ＬＥが供給され、アンド回路２３ｂの他方の入力端には立ち上がりラッチイネーブル信号ＬＥが供給されている。さらに、シフトレジスタ２４からの出力データをそれぞれラッチするラッチ回路２５のラッチ制御端子には、対応するオア回路２３ｃの出力が、ラッチイネーブル信号ＬＥとして供給される。そして、ラッチ回路２５は、この信号ＬＥがオンになるとそれぞれシフトレジスタ２４からの出力信号をラッチする。
【００７０】
本関連形態２のデータドライバ９の動作は次のようになる。
【００７１】
シフトレジスタ２４からの所定の出力データＳｋ、Ｓｋ＋１について着目すると、図９（ａ）、（ｂ）のように出力データＳｋがＨレベル、出力データＳｋ＋１がＬレベルの場合において、図９（ｃ）のように立ち下がりラッチイネーブル信号ＬＥがオン（Ｈレベル）となると、出力データＳｋ＋１を入力とするｋ＋１番目のアンド回路２３ａの出力がＨとなって、これがそのままオア回路２３ｃからＨレベルのラッチイネーブル信号ＬＥｋ＋１として、対応するｋ＋１番目のラッチ回路２５に印加される。このため、ｋ＋１番目のラッチ回路２５がシフトレジスタのＬレベル出力Ｓｋ＋１をラッチして、図９（ｈ）のように、トーテムポール回路の出力Ｏｋ＋１がＬレベルとなる）。
【００７２】
次に、図９（ｄ）のように立ち上がりラッチイネーブル信号がＨレベルとなると、ｋ番目のパルス制御回路２３のアンド回路２３ｂの出力がＨレベルとなり、オア回路２３ｃからＨレベルのラッチイネーブル信号ＬＥｋとしてｋ番目のラッチ回路２５に印加される。ｋ番目のラッチ回路２５は、これにより図９（ｇ）に示すように、Ｈレベルの出力データＳｋをラッチし、出力ＯｋがＨレベルに立ち上がる。
【００７３】
以上のようにしてデータドライバ９を構成することにより、アドレスパルスの立ち上がりタイミング（あるいは立ち下がりタイミング）を簡単な構成で、外部から選択的に制御することが可能であり、また関連形態１と同様にデータドライバにおける消費電力を低減することができる。
【００７４】
特に、本関連形態２においては、関連形態１と異なって、アドレスパルスのタイミングを外部からコントロールすることができるため、図５の遅延回路４０のばらつきに起因したアドレスパルスの出力タイミングのずれ等をなくすことが可能である。さらに、駆動する負荷の特性、つまり表示パネルにおける静電容量の大きさ等に合わせて、アドレスパルスの立ち上がりと立ち下がりのタイミングを微調整することも容易である。従って、駆動パルスとしてのアドレスパルスのタイミングを最適化でき、ディスプレイにおける表示特性を安定化することが可能となる。
【００７５】
また、これらアドレスパルスの出力タイミングを制御する立ち上がりラッチイネーブル信号を外部信号とすることで、この信号を図１に示す走査維持ドライバ１１への走査パルスの出力タイミングを制御する信号としても利用でき、より簡単に、アドレスパルスの立ち上がりと走査パルスの立ち上がりとを同期させることが可能となる。
【００７６】
関連形態３．
次に、関連形態３について図１０を用いて説明する。本関連形態３における最大の着目点は、図示するように、データドライバが、例えば大きくみて２つのブロックに分割されており、データドライバ（Ａブロック）５１が奇数番目のアドレス電極配線Ｗ１、Ｗ３・・Ｗ２ｎ−１を駆動し、データドライバ（Ｂブロック）５２が偶数番目のアドレス電極配線Ｗ２、Ｗ４・・Ｗ２ｎを駆動していることである。
【００７７】
つまり、本関連形態３では、２つのデータドライバ５１、５２が、ＰＤＰ１２上で隣接するアドレス電極配線を駆動するので、この２つのデータドライバ５１、５２が別のタイミングでアドレスパルスを出力するように制御することによって、自動的に、隣接する駆動電極配線で、印加される駆動電極の立ち上がり立ち下がりタイミングとをずらすことを可能としている。
【００７８】
具体的には、信号印加タイミング制御手段として遅延回路５０を設け、これを、コントローラ２０から各データドライバ５１、５２のいずれかに供給されるラッチイネーブル信号の出力配線経路に設け（本関連形態３ではデータドライバ５２側）、データドライバ５１、５２の一方の内部のラッチ回路でのラッチタイミングを遅延させる。
【００７９】
これにより、一方のデータドライバ（ここでは、データドライバ５２）からのアドレスパルスの出力タイミングを遅延させ、ＰＤＰ１２上で隣接するアドレス電極配線間で、アドレスパルスの立ち上がりと立ち下がりのタイミングが一致しないように制御している。
【００８０】
このように関連形態３では、上記関連形態のようにデータドライバとして専用に集積回路を製造してこれを用いる必要がなく、隣接するアドレス電極配線を駆動するデータドライバのいずれか一方に対応して遅延回路５０を設けるだけで、関連形態１と同程度にデータドライバの消費電力を低減することが可能となる。
【００８１】
実施の形態１．
データドライバでの消費電力を低減する方法として、上記関連形態においては、主としてアドレスパルスの出力タイミングを調整する方法を採用している。本実施の形態１では、このような方法に代えて、或いはこのような方法に加えて、データドライバでの消費電力を検出し、その値に応じて原画像データから特定成分を除去してデータドライバの消費電力が所定範囲内に収まるようにする。
【００８２】
ＰＤＰ上に、例えば画素ごとに点灯・非点灯が入れ替わるような高域成分を含んだ画像を表示すると、図２８および図２９からも明らかなように、アドレスパルスの反転が頻繁に起こり、これによって、上述したように電極配線間の静電容量Ｃｗに起因してデータドライバの消費電力が増加してしまう。
【００８３】
そこで、本実施の形態１においては、上記のようにデータドライバの消費電力を検出し、その値に応じて、表示画像制御手段によって、原画像データ（入力画像データ）から特定成分として例えば高域成分を除去し、データドライバの消費電力が所定範囲内となるようにフィードバック制御している。
【００８４】
図１１は、このような制御を行うためのプラスマディスプレイ装置の駆動回路の構成を示している。図１と異なる点は、まず、データドライバの消費電力に応じて入力画像データ１の高域成分を除去する表示画像制御手段として、コントローラ７０内に、入力画像データ１から高域成分を除去する高域成分除去フィルタ２と、このフィルタ２をコントロールするフィルタコントローラ４とを有することである。
【００８５】
また、駆動回路の電源部６０のうち、データドライバ電源６の消費電力を検出するため検知手段として、電流検出器８を有し、この検出器８での検出結果３４に応じて、高域成分除去フィルタ２で高域成分の除去が行われている。
【００８６】
図１２は、高域成分除去フィルタ２の構成例である。本実施の形態１においては、離散コサイン変換部（ＤＣＴ：Discrete Cosine Transform）６１を設けて入力画像データ１を離散コサイン変換し、高域成分除去部６２が、得られた空間周波数成分データからフィルタコントローラ４の制御に基づいて検出結果３４に応じて高域成分を高域側から優先的に除去する。除去後、逆離散コサイン変換部（ＩＤＣＴ：Inverse DCT）６３が空間周波数成分データをもとの形式の画像データに復調する。図１３は、表示画像の空間周波数に対する高域成分除去フィルタ２の特性（ゲイン）を示したものである。図１３に示されるように、電流検出の結果、データドライバ消費電力が大であれば、画像の空間周波数が高くなるほどフィルタゲインを通常値より低くして、入力画像データからの高域成分の除去量を多くする。
【００８７】
データドライバ消費電力が比較的小さい場合には、表示画像の空間周波数が消費電力「大」の場合に比べ、より高い範囲まで入力画像に対する高域成分除去は行わない。
【００８８】
次に、電流検出器８の構成例について図１４を用いて説明する。図１４に示す電流検出器８は、データドライバ電源６からデータドライバ９までの電源供給線に電流検出抵抗８０を挿入し、この抵抗８０での電圧降下に基づいて電流量を求める。データドライバ９における消費電力が、電源６からデータドライバ９に供給される電力に対応しているので、図１４のように電源供給線で検出された電流値に基づいてデータドライバ９での消費電力を検知する事ができる。また、検出抵抗８０を電源供給線に挿入する構成とすれば、データドライバ電源電圧などに応じた外付回路を用いてこの電流検出抵抗８０を構成することができる。
【００８９】
また、データドライバ電源の出力電圧は、６０Ｖ程度と高電圧であるので、電流検知のためには、まず、図１４のようにレベルシフタ８２、８４で低電圧にシフトさせて低電圧にしてから、差動増幅器８６において電圧差を求め、電流値を求めている。差動増幅器８６で求められた検出結果３４は、フィルタコントローラ４に供給され、フィルタコントローラ４は、上述のようにこの検出結果３４に基づいて入力画像データ１からの高域成分の除去を制御する。
【００９０】
図１５は、従来の駆動方式と本実施の形態１の駆動方式との場合で、原画像の細かさ（入力画像の高域成分の多さ）と、データドライバにおける消費電力との比較例を示している。従来の駆動方式では、入力画像が高域成分を含んでいても、それをそのままディスプレイに表示するため、図１５の点線に示されるように入力画像の高域成分が増加するほど、これに比例してデータドライバでの消費電力が増大している。
【００９１】
一方、実施の形態１では、電流検出器８での検出結果に基づいて、データドライバでの消費電力が大きくなるに従い、画像の高域成分を除去して消費電力が一定値以上を越えないようにフィードバック制御する。従って、図１５において実線で示すように、本実施の形態１では、データドライバにおける消費電力のピークをカットして、データドライバの消費電力を所定値以下にクランプすることができる。
【００９２】
なお、検出される消費電力を所定値でクランプするには、検出電流値に応じて、フィルタコントローラ４が、高域成分除去フィルタ２での高域除去の程度が適切になるように制御することによって、比較的容易に達成することができる。
【００９３】
また、本実施の形態１においては、フィルタコントローラ４における電流検出器８からの電流の検出結果３４に対する応答性に適度な時定数を与えれば、入力画像データ１の変化に対して、高域成分の除去が少し遅れて追従することになる。このため、入力画像データ１から高域成分を除去したことによる表示画像の変化を目視上わかりにくくすることができる。
【００９４】
以上のように、本実施の形態１においては、データドライバにおける消費電力に基づいて画像の高域成分を除去し、消費電力が過大にならないように制御する。従って、最大許容損失の小さいドライバ回路もデータドライバとして使用することができ、ドライバ回路のコストダウンを容易とすることが可能となる。さらに、電力消費による発熱量を考慮した熱耐性設計も容易となる。なお、表示画像データにおける高域成分は、目視上、感知されにくいので、高域成分除去による画質の劣化を比較的小さく抑えることも可能である。
【００９５】
ところで、上述の関連形態１〜３においては、信号印加タイミング制御手段を設けて、隣接するアドレス電極配線１３間で、アドレスパルスの立ち上がりと立ち下がりとが一致しないようにパルスの立ち上がり立ち下がりを制御している。本実施の形態１においても、関連形態１、２のようにデータドライバ９内に立ち上がり遅延回路３２や、パルス制御回路２３を設け、あるいは関連形態３のように遅延回路５０を設けて、隣接するアドレス電極配線１３間でアドレスパルスの立ち上がりと立ち下がりのタイミングをずらすように制御する構成が適用可能である。このように、アドレスパルスのタイミングを制御するともに、データドライバの消費電力が一定レベル以上にならないように画像データの高域成分を適宜除去すれば、データドライバ９における消費電力の低減効果をより一層高くすることが可能となる。
【００９６】
実施の形態２．
本実施の形態２では、上記実施の形態１と同様に、データドライバ電源６における電流検出結果に基づいて、原画像つまり入力画像データの高域成分を除去する。実施の形態１と異なる点は、図１１の高域成分除去フィルタ２における高域除去方式である。実施の形態１では、離散コサイン変換によって入力画像データ１の空間周波数データを得て高域成分を除去している（図１２参照）。これに対して、実施の形態２では、図１６に示すように原画像データを縦ｈ画素×横ｊ画素のブロックに分割し（ｈおよびｊは、正の整数）、各ブロック内における各画素の画像データをブロック内で共通のデータに変換することにより、高域成分を除去する。以下、図１１および図１６を用いて実施の形態２について説明する。
【００９７】
まず、フィルタコントローラ４は、実施の形態１と同様に電流検出器８にて検出された電流検出値に基づいて高域成分除去フィルタ２に制御信号３３を出力する。これに応じて、高域成分除去フィルタ２は、画像データを共通化する単位ブロックの大きさ（縦ｈ画素×横ｊ画素）を決定する。
【００９８】
例えば、検出されたデータドライバの消費電力が小さいときは、図１６（ａ）のように入力画像データ１が細かくても、入力画像データ１をそのまま表示画素データとしてＰＤＰ１２に表示する。
【００９９】
データドライバの消費電力が大きくなった場合、図１６（ｂ）に示すように、高域成分除去フィルタ２は、例えば入力画像データ１を縦２×横２のブロックに分解し、各ブロック内を共通のデータに変換して（例えば、点灯・非点灯状態が同一となるようにして）、これにより高域成分を除去する。なお、ブロック毎の点灯・非点灯は、原画像である入力画像データ１でのブロック内の点灯・非点灯数の数に応じて、例えば多数決などにより決定することができる。
【０１００】
高域成分除去フィルタ２は、さらに消費電力が大きくなると、入力画像データ１をより大きいブロック、例えば図１６（ｃ）に示すように縦３×横２のブロックに分解して、各ブロック内で点灯・非点灯を決定し、図示されるような画像をＰＤＰ１２上に表示する。
【０１０１】
以上のような構成によっても、データドライバの消費電力に応じて、入力画像データの高域成分を除去することができ、画質の劣化を抑えながら消費電力を所定範囲内に抑えるように制御することが可能となる。
【０１０２】
また、上述のような画像処理は、デジタルＲＧＢ画像データの表示にあたり、同一ブロック内の各画素についてのデジタルデータに対し、その低ビット成分（ＬＳＢ）側から優先的にブロック内で共通化すれば、表示画像の画質の低下を最小限に抑えつつ、画像の高域成分を除去することができ、データドライバ９における消費電力を所定範囲内に維持することができる。
【０１０３】
実施の形態３．
次に、図１７および図１８を用いて本実施の形態３について説明する。本実施の形態３では、プラズマディスプレイ装置において階調表示を行う場合に、１つのフィールド（例えばテレビ画面表示の場合に、１ＴＶフィールドは１６．７ｍｓ）を複数のサブフィールドに分割して表示するいわゆるサブフィールド階調表示法を用いている。
【０１０４】
サブフィールド階調表示法では、図１８に示すように、１フィールドが、表示階調ビット数Ｎに応じて、そのビット数の最高ビット（ＭＳＢ）側から順に第１サブフィールドＳＦ１、第２サブフィールドＳＦ２・・・第６サブフィールドＳＦ６（最低ビット（ＬＳＢ）側）に割り当てられている（実施の形態３では、Ｎ＝６）。各サブフィールドは、各放電セルにそれぞれアドレスパルスおよび走査パルスが印加されて各放電セルに点灯・非点灯情報が書き込まれるアドレス期間５６と、維持パルスが印加されて表示放電が維持される表示維持期間５７とにより構成されている。各サブフィールドＳＦ１〜ＳＦ６における動作の相違点は、１サブフィールド期間中における維持パルスの印加数の違いであり、表示階調ビットが低くなるにつれて、維持パルスの印加数が少なくなるように割り当てられている。即ち表示階調ビットが低くなるにつれて対応するサブフィールは重み付けが軽いこととなる。よって、各サブフィールドにおけるデータドライバの消費電力は、維持パルス数違いだけであるので、さほど変わらない値である。
【０１０５】
実施の形態３においては、このようなサブフィールド階調表示法により画像表示を行った場合において、電流検出器８での検出電流値に基づいて、データドライバ９の消費電力が高くなった場合に、その度合いに応じて、低ビット側（ＬＳＢ）側のサブフィールドＳＦ６から順にその表示を省略することとしている。
【０１０６】
プラズマディスプレイ装置において、通常、サブフィールド階調表示の制御は、シーケンスコントローラ５が行っている。そこで、実施の形態３の場合には、電流検出器８からの検出結果３４をシーケンスコントローラ５に供給し、シーケンスコントローラ５が本実施の形態３の表示画像制御手段として、この検出結果３４に基づいてサブフィールドの休止をコントロールする。
【０１０７】
図１８（ｂ）は、サブフィールドＳＦ６について、そのアドレス期間５６における書き込み動作と、表示維持期間５７における維持動作とを休止した場合の例を示している。これにより、図１８（ａ）のように全てのサブフィールドＳＦ１〜ＳＦ６を表示した場合と比較すると、同一の表示データの場合において、単純計算でデータドライバ９における消費電力を５／６とすることが可能となる。
【０１０８】
図１８（ｃ）では、さらにデータドライバ９における消費電力が大きくなった場合に、サブフィールドＳＦ６、ＳＦ５の２つのサブフィールドの動作を休止した状態を示している。よって、サブフィールドＳＦ６，ＳＦ５が表示されないので、図１８（ａ）に比較すると、上記同様に単純計算でデータドライバ消費電力を２／３に低減することができる。
【０１０９】
以上のように、本実施の形態３に係る駆動方式によれば、電流検出器８と、シーケンスコントローラ５によってデータドライバの消費電力のコントロールが可能であり、実施の形態１、２のように高域成分除去フィルタ２およびフィルタコントローラ４を設ける必要はない。よって、簡単な構成によって、データドライバにおける消費電力が大きい場合に、階調を多少低くすることによって、確実にデータドライバ９の消費電力のピークを低減することができる。
【０１１０】
なお、本実施の形態３と、アドレスパルスの立ち上がり立ち下がりタイミングをずらす関連形態１の構成や、さらには原画像の高域成分を除去する実施の形態１、２などとを組み合わせれば、より確実にデータドライバの消費電力を低減することが可能となる。
【０１１１】
実施の形態４．
実施の形態４における特徴は、上記実施の形態１、２、３のような単一の電流検出器８ではなく、データドライバ９を構成する回路ブロックが所定数毎に集積されてなる複数の集積回路毎に、対応して電流検出器を設けることである。上述のように、データドライバ９は、多くの場合、例えば図２、８に示すような回路ブロックが所定数の出力毎に集積化された複数の集積回路を用いて構成されている。
【０１１２】
このため、表示画像の内容によっては、各集積回路や、互いに熱伝達されうる複数の集積回路ごとにその消費電力が異なることもあり、また、消費電力の許容範囲にバラツキが存在する場合もある。よって、データドライバ９全体としてはその消費電力が所定の許容範囲内であっても、いずれかの集積回路ではその許容範囲を超えてしまう可能性がある。
【０１１３】
そこで、実施の形態４では、個々の集積回路、または近接配置などによって互いに熱伝達されうる複数の集積回路を１つのドライバブロックとし、図１９に示すように、このような各ドライバブロック９２に対して個別に電流検出器９１を設け、また、最大値検出器９３を設けて各電流検出器９１での検出結果をこの最大値検出器９３に供給している。そして、最大値検出器９３が、各電流検出器９１で得られた電流検出結果のいずれかが所定値を超えた場合に、これを検出して、コントローラ７０内のフィルタコントローラ４またはシーケンスコントローラ５に検出結果３４を供給する。
【０１１４】
このように個別のドライバブロック９２での電流検出結果に基づいて高域成分除去またはサブフィールドの除去動作にフィードバックをかけることにより、いずれのドライバブロック９２でも消費電力の許容範囲を超えないように制御することが可能である。従って、実施の形態４により、データドライバの信頼性をより向上することができる。
【０１１５】
実施の形態５．
本実施の形態５の特徴は、上述の実施の形態１〜４のように、電流検出器によってデータドライバの消費電力を直接検出するのではなく、コントローラ７０に供給される入力画像データ１に基づいてデータドライバ９における消費電力を予測することである。データドライバ９における消費電力は、図２８および図２９を用いて説明したように、アドレスパルスのスイッチング、つまりデータドライバ出力Ｏｍのスイッチング回数によって決まる。
【０１１６】
そこで、実施の形態５においては、図２０に示すようにコントローラ７０内にドライバ電力予測演算部７２を設け、入力画像データ１に基づいてデータドライバ９での消費電力を予測している。予測結果３５は、フィルタコントローラ４に供給され、消費電力が大きくなると予測された場合には、フィルタコントローラ４がこれを判定して、高域成分除去フィルタ２に所定の制御信号３３を出力する。高域成分除去フィルタ２は、この制御信号３３に基づいて、実施の形態１、２と同様な方法によって、入力画像データ１から高域成分を除去する。なお、予測演算部７２の算出結果に基づいて、シーケンスコントローラ５を制御し、一部のサブフィールドの休止を行ってもよい。
【０１１７】
次に、入力画像データ１に基づくデータドライバ９での消費電力の算出方法について図２１、図２５、表Ａおよび表示Ｂを用いて説明する。なお、図２１において、列方向はアドレス電極配線Ｗであり、行方向は走査維持電極配線Ｙであり、さらに、各電極配線の交点Ｄ（Ｗ，ＸＹ）はマトリクス状の放電セルを表している。
【０１１８】
放電セルＤ（ｋ，ｌ−１）およびＤ（ｋ、ｌ）の表示が次の表（１）の（１）〜（４）ように変化する場合、アドレス電極配線Ｗｋと、走査維持電極配線Ｙおよび維持電極配線Ｘとで形成される静電容量Ｃｘｙに起因した消費電力は、それぞれ下記表Ａの（５）欄に示すようになる。
【表１】
次に、アドレス電極配線Ｗｋと隣接するアドレス電極配線Ｗｋ−１との間に形成される静電容量Ｃｗに起因した消費電力は以下のようになる。各アドレス電極配線Ｗｋ、Ｗｋ−１に印加されるアドレスパルスは、ｌ−１行選択期間からｌ行選択期間へと移行する際に、下表Ｂの（１）〜（１６）のような組み合わせのいずれかで変化する。そして、これらの（１）〜（１６）の場合における静電容量Ｃｗに起因した消費電力は、表Ｂの（１７）欄に示すようになる。
【表２】
以上の表Ａおよび表Ｂのように、表示パターンに応じたアドレスパルスの変化から各放電セル毎に、データドライバの消費電力を求めることができる。よって、ドライバ電力予測演算部７２は、入力画像データ１から得られる点灯・非点灯情報に基づいて、表示パネル上の放電セルＤ（Ｗ，ＸＹ）のそれぞれについて、例えば、別途格納しておいた上記表Ａ、Ｂを参照して消費電力を求め、その総和を求めれば、一画面分のデータをＰＤＰ１２の各放電セルに書き込む際に要するデータドライバ消費電力を求めることができる。
【０１２１】
以上、この実施の形態５のようにデータドライバ消費電力を予測演算して、その結果に基づいて入力画像データから特定成分を除去する事とすれば、１フィールド毎の入力画像の明暗変化が大きい場合などにおいても、一時的にデータドライバでの消費電力が規定値を超えてしまうことを未然に防止できる。
【０１２２】
なお、以上に説明した各実施の形態１〜５及び関連形態１〜３においては、マトリクス表示装置としてプラズマディスプレイ装置を例にとって説明したが、これには限らず、液晶表示装置あるいはエレクトロルミネッセンス表示装置の各駆動回路においても、上述のような構成を採用することにより駆動電極ドライバの消費電力を低減あるいは一定範囲内に維持することができる。また、液晶表示装置およびエレクトロルミネッセンス表示装置において、駆動信号とは、プラズマディスプレイ装置でのアドレスパルスと同様に、各画素における点灯・非点灯を決定する信号であり、駆動電極配線は、このような駆動信号が印加される電極配線を意味する。また、走査信号とは、各画素でのより具体的な表示内容（輝度、階調など）を示す信号であり、走査電極配線とは、この走査信号が印加される電極配線である。
【０１２３】
例えば、アクティブマトリクス型液晶表示装置を例にとると、上記駆動電極配線はゲート電極配線、駆動信号はゲート信号、走査電極配線はソースあるいはドレイン電極配線、走査信号はデータ信号に相当する。
【０１２４】
【発明の効果】
以上のように、この発明によれば、入力画像データに基づいて、アドレス電極の電位の変化に伴って生じる、アドレス電極に係わる静電容量への充放電に起因した電力消費の積算値を元に、駆動電極ドライバ手段での消費電力を予測演算によって検出する構成とすれば、未然に消費電力の増加を防止することができる。また、データドライバにおける消費電力が大きい場合に、階調を多少低くすることによって、確実にデータドライバの消費電力のピークを低減することができる。更に、一画面表示期間（１フィールド）毎に、表示画面の明暗が反転するなど、明暗の変化が速い画像などを表示する場合であっても、一時的にドライバ手段での消費電力が許容範囲を超えてしまうといった可能性を確実になくすことができる。
【０１２５】
また、この発明において、駆動電極ドライバ手段が、複数のドライバブロックに分割されている場合、各ドライバブロック毎にそのドライバブロックにおける消費電力を検出して、その最大値の基づいて消費電力を抑制する様にしているため、いずれのドライバブロックでも消費電力の許容範囲を超えないように制御することが可能となり、従ってデータドライバの信頼性をより向上することができる。
【図面の簡単な説明】
【図１】 この発明の関連形態１に係るプラズマディスプレイ装置およびその駆動回路の構成を示す図である。
【図２】 図１のデータドライバ９の構成を示す図である。
【図３】 関連形態１に係るアドレス電極配線の駆動波形を示す図である。
【図４】 関連形態１の駆動方式におけるデータドライバでの消費電力を説明するための図である。
【図５】 図１の立ち上がり遅延回路３２の構成を示す図である。
【図６】 図５の立ち上がり遅延回路３２での駆動波形を示す図である。
【図７】 関連形態１のアドレス電極配線と走査維持電極配線との駆動例を示す波形図である。
【図８】 この発明の関連形態２に係るデータドライバの構成を示す図である。
【図９】 図８のデータドライバでの駆動波形を示す図である。
【図１０】 この発明の関連形態３に係るプラズマディスプレイ装置の駆動回路の構成を示す図である。
【図１１】 この発明の実施の形態１に係るプラズマディスプレイ装置の駆動回路の構成を示す図である。
【図１２】 図１１の高域成分除去フィルタ２の構成を示す図である。
【図１３】 入力画像の空間周波数とフィルタゲインとの関係を示す図である。
【図１４】 図１１の電流検出器８の構成を示す図である。
【図１５】 入力画像の空間周波数とデータドライバの消費電力との関係について従来と実施の形態１の駆動方式の比較を示す図である。
【図１６】 この発明の実施の形態２に係るプラズマディスプレイ装置の駆動方式を説明する概念図である。
【図１７】 この発明の実施の形態３に係るプラズマディスプレイ装置の駆動回路の構成を示す図である。
【図１８】 実施の形態３における駆動方式を説明する概念図である。
【図１９】 この発明の実施の形態４に係るプラズマディスプレイ装置の駆動回路の構成を示す図である。
【図２０】 この発明の実施の形態５に係るプラズマディスプレイ装置の駆動回路の構成を示す図である。
【図２１】 実施の形態５の駆動方式を説明するための図である。
【図２２】 従来のブラズマディスプレイ装置およびその駆動回路を示す図である。
【図２３】 従来のブラズマディスプレイ装置の駆動方法を示す駆動波形図である。
【図２４】 図２２のデータドライバ１９の構成を示す図である。
【図２５】 プラズマディスプレイ装置およびデータドライバの等価回路を示す図である。
【図２６】 従来のプラズマディスプレイ装置のアドレス電極配線の駆動波形の一例を示す図である。
【図２７】 従来の駆動方式におけるデータドライバでの消費電力を説明するための図である。
【図２８】 プラズマディスプレイパネル上での表示例を示す図である。
【図２９】 図２８の表示を行うための従来の駆動波形を示す図である。
【符号の説明】
１ 画像データ（入力画像データ）、２ 高域成分除去フィルタ、３ 画像データ並べ換え部、４ フィルタコントローラ、５ シーケンスコントローラ、６データドライバ電源、８，９１ 電流検出器、９ データドライバ、１０ 維持ドライバ、１１ 走査維持ドライバ、１２ ＰＤＰ（プラズマディスプレイパネル）、１３ アドレス電極配線、１４ 維持電極配線、１５ 走査維持電極配線、１６ 駆動データ、２０，７０ コントローラ、２１ アドレスパルス、２２ 走査パルス、２３ パルス制御回路、２３ａ，２３ｂ，４４ アンド回路、２３ｃ オア回路、２４ シフトレジスタ、２５ ラッチ回路、２９，３０ ＦＥＴ、３２ 立ち上がり遅延回路、３３ 制御信号、４０，５０ 遅延回路、４３ コンデンサ、５１ データドライバ（Ａブロック）、５２ データドライバ（Ｂブロック）、６１ ＤＣＴ、６２ 高域成分除去部、６３ ＩＤＣＴ、７２ドライバ電力予測演算、８０ 電流検出抵抗、９２ ドライバブロック、９３最大値検出器。
Claims (5)
- １フィールド期間を複数のサブフィールド期間に分割することにより階調表示を行うプラズマディスプレイ装置の駆動回路において、
前記複数のサブフィールド期間毎に、アドレス電極にアドレスパルスを印加することにより、前記アドレス電極と走査維持電極との間で書き込み放電を行わせるデータドライバ手段と、
入力画像データに基づき、前記データドライバ手段での１画面あたりの消費電力を、前記アドレス電極の電位の変化に伴って生じる、前記アドレス電極に係わる静電容量への充放電に起因した電力消費の積算値を元に予測する予測手段と、
前記予測手段における予測結果に基づいて、前記複数のサブフィールドの一部について、重み付けが最も軽いサブフィールドから順にその表示を省略するように制御する表示画像制御手段と、
を備えることを特徴とするプラズマディスプレイ装置の駆動回路。 - １フィールド期間を複数のサブフィールド期間に分割することにより階調表示を行うプラズマディスプレイ装置の駆動回路において、
前記複数のサブフィールド期間毎に、アドレス電極にアドレスパルスを印加することにより、前記アドレス電極と走査維持電極との間で書き込み放電を行わせるデータドライバ手段と、
入力画像データに基づき、前記データドライバ手段での１画面あたりの消費電力を、前記アドレス電極の電位の変化に伴って生じる、前記アドレス電極に係わる静電容量への充放電に起因した電力消費の積算値を元に予測する予測手段と、
前記予測手段における予測結果に基づいて、前記入力画像データからその画像の空間周波数の高域成分を除去するように制御する表示画像制御手段と、
を備えることを特徴とするプラズマディスプレイ装置の駆動回路。 - １フィールド期間を複数のサブフィールド期間に分割することにより階調表示を行うプラズマディスプレイ装置の駆動回路において、
前記複数のサブフィールド期間毎に、アドレス電極にアドレスパルスを印加することにより、前記アドレス電極と走査維持電極との間で書き込み放電を行わせるデータドライバ手段と、
前記データドライバ手段での消費電力を検出する検出手段と、
前記検出手段での検出結果に基づいて、前記複数のサブフィールドの一部について、重み付けが最も軽いサブフィールドから順にその表示を省略するように制御する表示画像制御手段と、
を備え、
前記データドライバ手段は複数のデータドライバブロックに分割され、前記検出手段は、分割された前記データドライバブロック毎に消費電力を検出し、その中の最大値を前記検出結果とすることを特徴とするプラズマディスプレイ装置の駆動回路。 - １フィールド期間を複数のサブフィールド期間に分割することにより階調表示を行うプラズマディスプレイ装置の駆動回路において、
前記複数のサブフィールド期間毎に、アドレス電極にアドレスパルスを印加することにより、前記アドレス電極と走査維持電極との間で書き込み放電を行わせるデータドライバ手段と、
前記データドライバ手段での消費電力を検出する検出手段と、
前記検出手段での検出結果に基づいて、入力画像データからその画像の空間周波数の高域成分を除去するように制御する表示画像制御手段と、
を備え、
前記データドライバ手段は複数のデータドライバブロックに分割され、前記検出手段は、分割された前記データドライバブロック毎に消費電力を検出し、その中の最大値を前記検出結果とすることを特徴とするプラズマディスプレイ装置の駆動回路。 - 一画面の表示期間を維持放電の回数で重み付けされた複数のサブフィ ールド期間に分割し、前記サブフィールドの組み合わせにより階調表示を行うプラズマディスプレイ装置の駆動方法であって、
前記複数のサブフィールド期間毎に、アドレス電極にアドレスパルスを印加することにより、前記アドレス電極と走査維持電極との間で書き込み放電を行わせる工程と、
入力画像データに基づき、前記書き込み放電を行わせる工程での１画面あたりの消費電力を、前記アドレス電極の電位の変化に伴って生じる、前記アドレス電極に係わる静電容量への充放電に起因した電力消費の積算値を元に予測する工程と、
前記予測値に基づき、前記複数のサブフィールドの一部について、重み付けが最も軽いサブフィールドから順にその表示を省略する工程と、
を備えたことを特徴とするプラズマディスプレイ装置の駆動方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003019573A JP3675798B2 (ja) | 2003-01-28 | 2003-01-28 | プラズマディスプレイ装置の駆動回路及びプラズマディスプレイ装置の駆動方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003019573A JP3675798B2 (ja) | 2003-01-28 | 2003-01-28 | プラズマディスプレイ装置の駆動回路及びプラズマディスプレイ装置の駆動方法 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP35049496A Division JP4112647B2 (ja) | 1996-12-27 | 1996-12-27 | マトリクス表示装置の駆動回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003271094A JP2003271094A (ja) | 2003-09-25 |
| JP3675798B2 true JP3675798B2 (ja) | 2005-07-27 |
Family
ID=29208386
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003019573A Expired - Fee Related JP3675798B2 (ja) | 2003-01-28 | 2003-01-28 | プラズマディスプレイ装置の駆動回路及びプラズマディスプレイ装置の駆動方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3675798B2 (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100599654B1 (ko) | 2004-09-22 | 2006-07-12 | 삼성에스디아이 주식회사 | 플라즈마 표시 장치 및 그 구동 방법 |
| KR100560502B1 (ko) * | 2004-10-11 | 2006-03-14 | 삼성에스디아이 주식회사 | 플라즈마 표시 장치 및 그 구동 방법 |
| JP4604906B2 (ja) | 2005-08-05 | 2011-01-05 | パナソニック株式会社 | 画像表示方法 |
| JP5061528B2 (ja) * | 2006-08-10 | 2012-10-31 | パナソニック株式会社 | プラズマディスプレイ装置 |
| JP2008076668A (ja) * | 2006-09-20 | 2008-04-03 | Fujitsu Hitachi Plasma Display Ltd | プラズマディスプレイ装置 |
| US8138995B2 (en) | 2007-01-15 | 2012-03-20 | Panasonic Corporation | Plasma display device |
| JP5115551B2 (ja) * | 2007-11-05 | 2013-01-09 | パナソニック株式会社 | プラズマディスプレイ装置 |
| JP5155077B2 (ja) * | 2008-09-17 | 2013-02-27 | 東芝テック株式会社 | 表示制御装置 |
-
2003
- 2003-01-28 JP JP2003019573A patent/JP3675798B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003271094A (ja) | 2003-09-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4112647B2 (ja) | マトリクス表示装置の駆動回路 | |
| US6853358B2 (en) | Method and device for driving a plasma display panel | |
| JP4100338B2 (ja) | プラズマディスプレイパネルの駆動方法 | |
| US6429834B1 (en) | Plasma display device | |
| JP3757345B2 (ja) | 平面表示装置の駆動回路 | |
| US20110007068A1 (en) | Display panel driver, display apparatus, and display panel driving method | |
| JP3675798B2 (ja) | プラズマディスプレイ装置の駆動回路及びプラズマディスプレイ装置の駆動方法 | |
| JP2004309983A (ja) | 容量性負荷駆動回路およびプラズマディスプレイ装置 | |
| EP1956577A2 (en) | Display driver and display panel module | |
| US8390559B2 (en) | Display driving apparatus, display module package, display panel module, and television set | |
| JP2005321804A (ja) | プラズマディスプレイ装置及びその駆動方法 | |
| US20060017660A1 (en) | PDP data driver, PDP driving method, plasma display device, and control method for the same | |
| US7471265B2 (en) | Plasma display panel and driving method thereof | |
| JP4134550B2 (ja) | 画像表示装置 | |
| WO2004114271A1 (ja) | プラズマディスプレイ装置及びその駆動方法 | |
| JP4172539B2 (ja) | プラズマディスプレイパネルの駆動方法および駆動装置 | |
| US20050264486A1 (en) | Plasma display panel and driving method thereof | |
| JP2008250162A (ja) | プラズマディスプレイの駆動装置 | |
| KR100670183B1 (ko) | 플라즈마 표시 장치 및 그의 구동 방법 | |
| JPH04282610A (ja) | アクティブマトリクス表示装置 | |
| JP4977960B2 (ja) | プラズマディスプレイ装置 | |
| KR20090048072A (ko) | 플라즈마 디스플레이 장치 | |
| JP2006072314A (ja) | プラズマ表示装置とその駆動方法 | |
| KR20080074695A (ko) | 표시구동장치 및 표시패널 모듈 | |
| KR100493620B1 (ko) | 플라즈마 디스플레이 패널의 서스테인전류 분산방법 및 장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050201 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050401 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050426 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050426 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080513 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090513 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100513 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100513 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110513 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110513 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120513 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120513 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130513 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140513 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |