JP2003256073A - 情報処理装置および方法、並びにプログラム - Google Patents
情報処理装置および方法、並びにプログラムInfo
- Publication number
- JP2003256073A JP2003256073A JP2002057929A JP2002057929A JP2003256073A JP 2003256073 A JP2003256073 A JP 2003256073A JP 2002057929 A JP2002057929 A JP 2002057929A JP 2002057929 A JP2002057929 A JP 2002057929A JP 2003256073 A JP2003256073 A JP 2003256073A
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- information
- clock
- rewriting
- processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3206—Monitoring of events, devices or parameters that trigger a change in power modality
- G06F1/3209—Monitoring remote activity, e.g. over telephone lines or network connections
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3234—Power saving characterised by the action undertaken
- G06F1/324—Power saving characterised by the action undertaken by lowering clock frequency
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Power Sources (AREA)
Abstract
(57)【要約】
【課題】 通信を行っているときに、その通信が切断さ
れないようにする。 【解決手段】 ＣＰＵ５１の周波数が動的に変化される
機能を備える装置において、供給されている電源電圧の
供給元が切り替えられたとき、モデム６２により通信が
行われているか否かが判断される。通信が行われている
状態のとき、レジスタ２１１に書き込まれている情報
は、ＣＰＵ５１の周波数の遷移を許可しないという情報
であるが、その情報を周波数の遷移を許可する状態に一
旦書き換える。そして、その後、ＣＰＵ５１の周波数
を、そのときの状況に適合した周波数に遷移させる。周
波数が遷移された後、再度、レジスタ２１１の情報が、
周波数の遷移を許可しないという情報に書き換えられ
る。本発明は、ＣＰＵの周波数を遷移させる機能を有す
るパーソナルコンピュータに適用できる。
れないようにする。 【解決手段】 ＣＰＵ５１の周波数が動的に変化される
機能を備える装置において、供給されている電源電圧の
供給元が切り替えられたとき、モデム６２により通信が
行われているか否かが判断される。通信が行われている
状態のとき、レジスタ２１１に書き込まれている情報
は、ＣＰＵ５１の周波数の遷移を許可しないという情報
であるが、その情報を周波数の遷移を許可する状態に一
旦書き換える。そして、その後、ＣＰＵ５１の周波数
を、そのときの状況に適合した周波数に遷移させる。周
波数が遷移された後、再度、レジスタ２１１の情報が、
周波数の遷移を許可しないという情報に書き換えられ
る。本発明は、ＣＰＵの周波数を遷移させる機能を有す
るパーソナルコンピュータに適用できる。
Description
【０００１】
【発明の属する技術分野】本発明は情報処理装置および
方法、並びにプログラムに関し、特に、パーソナルコン
ピュータにおいてＣＰＵの周波数が動的に変更されるよ
うな場合に適用して好適な情報処理装置および方法、並
びにプログラムに関する。
方法、並びにプログラムに関し、特に、パーソナルコン
ピュータにおいてＣＰＵの周波数が動的に変更されるよ
うな場合に適用して好適な情報処理装置および方法、並
びにプログラムに関する。
【０００２】
【従来の技術】近年、周波数が高く、消費電力の比較的
大きいＣＰＵ（Central Processing Unit）が普及して
いる。また、持ち運び可能なモバイルコンピュータやノ
ート型パーソナルコンピュータ（以下、適宜、ノート型
パソコンと略記する）などと称されるパーソナルコンピ
ュータも普及している。ノート型パソコンなどは、持ち
運び可能にするために、ＡＣ電源だけでなく、バッテリ
ーによる電源も使えるようになっている。
大きいＣＰＵ（Central Processing Unit）が普及して
いる。また、持ち運び可能なモバイルコンピュータやノ
ート型パーソナルコンピュータ（以下、適宜、ノート型
パソコンと略記する）などと称されるパーソナルコンピ
ュータも普及している。ノート型パソコンなどは、持ち
運び可能にするために、ＡＣ電源だけでなく、バッテリ
ーによる電源も使えるようになっている。
【０００３】しかしながら、周波数が高く消費電力の大
きいＣＰＵをノート型パソコンに用いた場合、バッテリ
ーでの駆動時間を伸ばすために、消費電力を減らす工夫
が必要である。消費電力を押さえる１方法として、例え
ば、ＡＣ電源から電源電圧が供給されている状態と、バ
ッテリーのみから電源電圧が供給されている状態とを判
断し、バッテリーのみからの電源電圧が供給されている
状態であると判断されるときには、ＣＰＵのクロックの
周波数を下げ、消費電力が小さくなるような制御を行う
事が実現されている。
きいＣＰＵをノート型パソコンに用いた場合、バッテリ
ーでの駆動時間を伸ばすために、消費電力を減らす工夫
が必要である。消費電力を押さえる１方法として、例え
ば、ＡＣ電源から電源電圧が供給されている状態と、バ
ッテリーのみから電源電圧が供給されている状態とを判
断し、バッテリーのみからの電源電圧が供給されている
状態であると判断されるときには、ＣＰＵのクロックの
周波数を下げ、消費電力が小さくなるような制御を行う
事が実現されている。
【０００４】ＣＰＵのクロックの周波数を下げるとは、
クロックの周波数自体を下げることの他に、所謂スロッ
トリングなどと称されるＣＰＵを駆動させたり、させな
かったりする（ＣＰＵを間欠的に駆動させ平均値として
周波数を下げる）ことにより、等価的に周波数を下げる
ことも含む。
クロックの周波数自体を下げることの他に、所謂スロッ
トリングなどと称されるＣＰＵを駆動させたり、させな
かったりする（ＣＰＵを間欠的に駆動させ平均値として
周波数を下げる）ことにより、等価的に周波数を下げる
ことも含む。
【０００５】
【発明が解決しようとする課題】上述したようなＣＰＵ
の周波数を動的に可変する機能（以下、適宜、周波数遷
移（の制御）と記述する）が働いていると、モデムで通
信を行っているとき、その通信が切断されてしまうとき
があるといった問題があった。この通信が切断されてし
まうといった原因の１つとしては、例えば、周波数遷移
の制御を実行するための数百msecの時間が、遅延時間と
して蓄積した結果引き起こされると考えられる。このた
め、モデムにより通信が行われている状態では、周波数
遷移の制御が行われないように設定される。
の周波数を動的に可変する機能（以下、適宜、周波数遷
移（の制御）と記述する）が働いていると、モデムで通
信を行っているとき、その通信が切断されてしまうとき
があるといった問題があった。この通信が切断されてし
まうといった原因の１つとしては、例えば、周波数遷移
の制御を実行するための数百msecの時間が、遅延時間と
して蓄積した結果引き起こされると考えられる。このた
め、モデムにより通信が行われている状態では、周波数
遷移の制御が行われないように設定される。
【０００６】ここで、ＡＣ電源により電源電圧の供給が
行われている状態のときのＣＰＵの周波数は、高周波数
に設定され、バッテリーにより電源電圧の供給が行われ
ている状態のときのＣＰＵの周波数は、低周波数に設定
されるとして説明する。
行われている状態のときのＣＰＵの周波数は、高周波数
に設定され、バッテリーにより電源電圧の供給が行われ
ている状態のときのＣＰＵの周波数は、低周波数に設定
されるとして説明する。
【０００７】モデムにより通信が行われているとき、Ａ
Ｃ電源により電源電圧が供給されていると、ＣＰＵの周
波数は高周波数に設定され、周波数遷移の制御は行われ
ない状態に設定されている。このような状態のときに、
電源電圧の供給が、ＡＣ電源からバッテリーに切り替え
られたとしても、周波数遷移の制御は行われない設定に
なっているので、ＣＰＵの周波数は高周波数に設定され
たままである。
Ｃ電源により電源電圧が供給されていると、ＣＰＵの周
波数は高周波数に設定され、周波数遷移の制御は行われ
ない状態に設定されている。このような状態のときに、
電源電圧の供給が、ＡＣ電源からバッテリーに切り替え
られたとしても、周波数遷移の制御は行われない設定に
なっているので、ＣＰＵの周波数は高周波数に設定され
たままである。
【０００８】従って、バッテリーから電源電圧が供給さ
れている状態にもかかわらず、ＣＰＵの周波数は高周波
数の状態なので、パーソナルコンピュータの駆動時間が
短くなってしまうなどの問題があった。
れている状態にもかかわらず、ＣＰＵの周波数は高周波
数の状態なので、パーソナルコンピュータの駆動時間が
短くなってしまうなどの問題があった。
【０００９】逆の状態として、モデムにより通信が行わ
れているとき、バッテリーにより電源電圧が供給されて
いると、ＣＰＵの周波数は低周波数に設定され、周波数
遷移の制御は行われない状態に設定されている。このよ
うな状態のときに、電源電圧の供給が、バッテリーから
ＡＣ電源に切り替えられたとしても、周波数遷移の制御
は行われない設定になっているので、ＣＰＵの周波数は
低周波数に設定されたままである。
れているとき、バッテリーにより電源電圧が供給されて
いると、ＣＰＵの周波数は低周波数に設定され、周波数
遷移の制御は行われない状態に設定されている。このよ
うな状態のときに、電源電圧の供給が、バッテリーから
ＡＣ電源に切り替えられたとしても、周波数遷移の制御
は行われない設定になっているので、ＣＰＵの周波数は
低周波数に設定されたままである。
【００１０】従って、ＡＣ電源から電源電圧が供給され
ている状態にもかかわらず、ＣＰＵの周波数は低周波数
の状態なので、パーソナルコンピュータの処理速度が遅
くなってしまうといった問題があった。
ている状態にもかかわらず、ＣＰＵの周波数は低周波数
の状態なので、パーソナルコンピュータの処理速度が遅
くなってしまうといった問題があった。
【００１１】すなわち、モデムによる通信を行っている
ときに、電源電圧の供給元が変更されたしても、ＣＰＵ
の周波数はそのときの状態に適した周波数に設定（遷
移）されないといった問題があった。なお、モデムの通
信時だけに限られることではなく、周波数遷移の制御が
行われる際には、このような問題が発生する可能性があ
った。
ときに、電源電圧の供給元が変更されたしても、ＣＰＵ
の周波数はそのときの状態に適した周波数に設定（遷
移）されないといった問題があった。なお、モデムの通
信時だけに限られることではなく、周波数遷移の制御が
行われる際には、このような問題が発生する可能性があ
った。
【００１２】本発明はこのような状況に鑑みてなされた
ものであり、モデムなどの通信時にＣＰＵの周波数が適
切に設定されないようなことがないようにすることを目
的とする。
ものであり、モデムなどの通信時にＣＰＵの周波数が適
切に設定されないようなことがないようにすることを目
的とする。
【００１３】
【課題を解決するための手段】本発明の情報処理装置
は、クロックの周波数を変更する変更手段と、変更手段
によるクロックの周波数の変更を許可するか否かの情報
を記憶する記憶手段と、記憶手段に記憶されている情報
が、クロックの周波数の変更を許可しないという情報で
あるとき、変更手段によりクロックの周波数が変更され
る際、記憶手段に記憶されている情報をクロックの周波
数の変更を許可するという情報に書き換える書き換え手
段と、書き換え手段による情報の書き換えが終了し、変
更手段によりクロックの周波数が変更された後、記憶手
段に記憶されている情報を、クロックの周波数の変更を
許可しないという情報に書き直す書き直し手段とを含む
ことを特徴とする。
は、クロックの周波数を変更する変更手段と、変更手段
によるクロックの周波数の変更を許可するか否かの情報
を記憶する記憶手段と、記憶手段に記憶されている情報
が、クロックの周波数の変更を許可しないという情報で
あるとき、変更手段によりクロックの周波数が変更され
る際、記憶手段に記憶されている情報をクロックの周波
数の変更を許可するという情報に書き換える書き換え手
段と、書き換え手段による情報の書き換えが終了し、変
更手段によりクロックの周波数が変更された後、記憶手
段に記憶されている情報を、クロックの周波数の変更を
許可しないという情報に書き直す書き直し手段とを含む
ことを特徴とする。
【００１４】前記変更手段は、電源電圧の供給元が変更
されたとき、クロックの周波数を変更するようにするこ
とができる。
されたとき、クロックの周波数を変更するようにするこ
とができる。
【００１５】前記書き換え手段と前記書き直し手段は、
ＢＩＯＳに基づき処理を実行するようにすることができ
る。
ＢＩＯＳに基づき処理を実行するようにすることができ
る。
【００１６】本発明の情報処理方法は、クロックの周波
数を変更する変更ステップと、変更ステップの処理での
クロックの周波数の変更を許可するか否かの情報の記憶
を制御する記憶制御ステップと、記憶制御ステップの処
理で記憶が制御された情報が、クロックの周波数の変更
を許可しないという情報であるとき、変更ステップの処
理でクロックの周波数が変更される際、記憶制御ステッ
プの処理で記憶が制御される情報をクロックの周波数の
変更を許可するという情報に書き換える書き換えステッ
プと、書き換えステップの処理で情報の書き換えが終了
し、変更ステップの処理でクロックの周波数が変更され
た後、記憶制御ステップの処理で記憶が制御される情報
を、クロックの周波数の変更を許可しないという情報に
書き直す書き直しステップとを含むことを特徴とする。
数を変更する変更ステップと、変更ステップの処理での
クロックの周波数の変更を許可するか否かの情報の記憶
を制御する記憶制御ステップと、記憶制御ステップの処
理で記憶が制御された情報が、クロックの周波数の変更
を許可しないという情報であるとき、変更ステップの処
理でクロックの周波数が変更される際、記憶制御ステッ
プの処理で記憶が制御される情報をクロックの周波数の
変更を許可するという情報に書き換える書き換えステッ
プと、書き換えステップの処理で情報の書き換えが終了
し、変更ステップの処理でクロックの周波数が変更され
た後、記憶制御ステップの処理で記憶が制御される情報
を、クロックの周波数の変更を許可しないという情報に
書き直す書き直しステップとを含むことを特徴とする。
【００１７】本発明のプログラムは、情報処理装置を制
御するコンピュータに、クロックの周波数を変更する変
更ステップと、変更ステップの処理でのクロックの周波
数の変更を許可するか否かの情報の記憶を制御する記憶
制御ステップと、記憶制御ステップの処理で記憶が制御
された情報が、クロックの周波数の変更を許可しないと
いう情報であるとき、変更ステップの処理でクロックの
周波数が変更される際、記憶制御ステップの処理で記憶
が制御される情報をクロックの周波数の変更を許可する
という情報に書き換える書き換えステップと、書き換え
ステップの処理で情報の書き換えが終了し、変更ステッ
プの処理でクロックの周波数が変更された後、記憶制御
ステップの処理で記憶が制御される情報を、クロックの
周波数の変更を許可しないという情報に書き直す書き直
しステップとを実行させることを特徴とする。
御するコンピュータに、クロックの周波数を変更する変
更ステップと、変更ステップの処理でのクロックの周波
数の変更を許可するか否かの情報の記憶を制御する記憶
制御ステップと、記憶制御ステップの処理で記憶が制御
された情報が、クロックの周波数の変更を許可しないと
いう情報であるとき、変更ステップの処理でクロックの
周波数が変更される際、記憶制御ステップの処理で記憶
が制御される情報をクロックの周波数の変更を許可する
という情報に書き換える書き換えステップと、書き換え
ステップの処理で情報の書き換えが終了し、変更ステッ
プの処理でクロックの周波数が変更された後、記憶制御
ステップの処理で記憶が制御される情報を、クロックの
周波数の変更を許可しないという情報に書き直す書き直
しステップとを実行させることを特徴とする。
【００１８】本発明の情報処理装置および方法、並びに
プログラムにおいては、クロックの周波数の変更を許可
しないという情報であるときにクロックの周波数が変更
される際、その時点で記憶されている情報をクロックの
周波数の変更を許可するという情報に書き換え、クロッ
クの周波数を変更できる状態に変更し、クロックの周波
数を所望の周波数に変更し、その後、記憶されている情
報を、クロックの周波数の変更を許可しないという、元
の情報に書き直す。
プログラムにおいては、クロックの周波数の変更を許可
しないという情報であるときにクロックの周波数が変更
される際、その時点で記憶されている情報をクロックの
周波数の変更を許可するという情報に書き換え、クロッ
クの周波数を変更できる状態に変更し、クロックの周波
数を所望の周波数に変更し、その後、記憶されている情
報を、クロックの周波数の変更を許可しないという、元
の情報に書き直す。
【００１９】
【発明の実施の形態】以下、図を参照して、本発明の実
施の形態について説明する。図１乃至図４は、パーソナ
ルコンピュータ１の外観を示している。
施の形態について説明する。図１乃至図４は、パーソナ
ルコンピュータ１の外観を示している。
【００２０】パーソナルコンピュータ１は、基本的に、
本体２１と、本体２１に対して開閉自在とされる表示部
２２により構成されている。図１は表示部２２を本体２
１に対して開いた状態を示す外観斜視図である。図２
は、本体２１の平面図、図３は、本体２１に設けられて
いる後述するジョグダイヤル２３の拡大図である。ま
た、図４は、本体２１に設けられているジョグダイヤル
２３の側面図である。
本体２１と、本体２１に対して開閉自在とされる表示部
２２により構成されている。図１は表示部２２を本体２
１に対して開いた状態を示す外観斜視図である。図２
は、本体２１の平面図、図３は、本体２１に設けられて
いる後述するジョグダイヤル２３の拡大図である。ま
た、図４は、本体２１に設けられているジョグダイヤル
２３の側面図である。
【００２１】本体２１には、各種の文字や記号などを入
力するとき操作されるキーボード２４、LCD２５に表示
されるポインタ（マウスカーソル）を移動させるときな
どに操作されるポインティングデバイスとしてのタッチ
パッド２６、および電源スイッチ２７がその上面に設け
られている。また、ジョグダイヤル２３およびIEEE（In
stitute of Electrical and Electronics Engineers）1
394ポート２８等が、本体２１の側面に設けられてい
る。なお、タッチパッド２６に代えて、スティック式の
ポインティングデバイスを設けることも可能である。
力するとき操作されるキーボード２４、LCD２５に表示
されるポインタ（マウスカーソル）を移動させるときな
どに操作されるポインティングデバイスとしてのタッチ
パッド２６、および電源スイッチ２７がその上面に設け
られている。また、ジョグダイヤル２３およびIEEE（In
stitute of Electrical and Electronics Engineers）1
394ポート２８等が、本体２１の側面に設けられてい
る。なお、タッチパッド２６に代えて、スティック式の
ポインティングデバイスを設けることも可能である。
【００２２】また、表示部２２の正面には、画像を表示
するLCD（Liquid Crystal Display）２５、そして右上
部には、電源ランプＰＬ、電池ランプＢＬ、必要に応じ
て設けられるメッセージランプＭＬ（図示せず）その他
のＬＥＤより成るランプが設けられている。更に、表示
部２２の上部中央部には、ＣＣＤ（固体撮像素子）を備
えるＣＣＤビデオカメラ２９を有する撮像部３０、およ
びマイクロフォン３１が設けられている。本体２１の図
１中の右上側にはＣＣＤビデオカメラ２９を操作するた
めのシャッタボタン３２が設けられている。
するLCD（Liquid Crystal Display）２５、そして右上
部には、電源ランプＰＬ、電池ランプＢＬ、必要に応じ
て設けられるメッセージランプＭＬ（図示せず）その他
のＬＥＤより成るランプが設けられている。更に、表示
部２２の上部中央部には、ＣＣＤ（固体撮像素子）を備
えるＣＣＤビデオカメラ２９を有する撮像部３０、およ
びマイクロフォン３１が設けられている。本体２１の図
１中の右上側にはＣＣＤビデオカメラ２９を操作するた
めのシャッタボタン３２が設けられている。
【００２３】撮像部３０は、回動自在に表示部２２に固
定されている。例えば、撮像部３０は、使用者の操作に
より、ＣＣＤビデオカメラ２９がパーソナルコンピュー
タ１を操作する使用者自身を撮像できる位置から、パー
ソナルコンピュータ１を操作する使用者の視線と同じ方
向を撮像できる位置に回動される。
定されている。例えば、撮像部３０は、使用者の操作に
より、ＣＣＤビデオカメラ２９がパーソナルコンピュー
タ１を操作する使用者自身を撮像できる位置から、パー
ソナルコンピュータ１を操作する使用者の視線と同じ方
向を撮像できる位置に回動される。
【００２４】次に、ジョグダイヤル２３は、例えば、本
体２１上のキーボード２４の図２中の右側に配置されて
いるキーＡおよびキーＢの間に、その上面がキーＡおよ
びキーＢとほぼ同じ高さになるように取り付けられてい
る。ジョグダイヤル２３は、図３中の矢印ａに示す回転
操作に対応して所定の処理（例えば、画面のスクロール
の処理）を実行し、同図中矢印ｂに示す移動操作に対応
した処理（例えば、アイコンの選択の決定処理）を実行
する。
体２１上のキーボード２４の図２中の右側に配置されて
いるキーＡおよびキーＢの間に、その上面がキーＡおよ
びキーＢとほぼ同じ高さになるように取り付けられてい
る。ジョグダイヤル２３は、図３中の矢印ａに示す回転
操作に対応して所定の処理（例えば、画面のスクロール
の処理）を実行し、同図中矢印ｂに示す移動操作に対応
した処理（例えば、アイコンの選択の決定処理）を実行
する。
【００２５】IEEE1394ポート２８は、IEEE1394に規定さ
れている規格に基づいた構造を有し、IEEE1394に規定さ
れている規格に基づいたケーブルが接続される。
れている規格に基づいた構造を有し、IEEE1394に規定さ
れている規格に基づいたケーブルが接続される。
【００２６】次に、パーソナルコンピュータ１の内部の
構成例について図５を参照して説明する。
構成例について図５を参照して説明する。
【００２７】中央処理装置（ＣＰＵ）５１は、例えば、
インテル（Intel）社製のペンティアム（登録商標）プ
ロセッサ等で構成され、フロントサイドバス（ＦＳＢ）
５２に接続されている。ＦＳＢ５２には、更に、ノース
ブリッジ５３が接続されており、ノースブリッジ５３
は、AGP（Accelerated Graphics Port）５０を有してい
るとともに、ハブインタフェース５６に接続されてい
る。
インテル（Intel）社製のペンティアム（登録商標）プ
ロセッサ等で構成され、フロントサイドバス（ＦＳＢ）
５２に接続されている。ＦＳＢ５２には、更に、ノース
ブリッジ５３が接続されており、ノースブリッジ５３
は、AGP（Accelerated Graphics Port）５０を有してい
るとともに、ハブインタフェース５６に接続されてい
る。
【００２８】ノースブリッジ５３は、例えば、インテル
社製のAGP Host Bridge Controllerである４４０ＢＸな
どで構成されており、ＣＰＵ５１およびRAM（Random Ac
cessMemory）５４（いわゆる、メインメモリ）等を制御
する。更に、ノースブリッジ５３は、ＡＧＰ５０を介し
て、ビデオコントローラ５７を制御する。ビデオコント
ローラ５７は、ＬＣＤ２５またはＶＧＡ（Video Graphi
cs Array）方式のディスプレイ（以下、ＶＧＡ１０１と
記述する）をコントロールする。
社製のAGP Host Bridge Controllerである４４０ＢＸな
どで構成されており、ＣＰＵ５１およびRAM（Random Ac
cessMemory）５４（いわゆる、メインメモリ）等を制御
する。更に、ノースブリッジ５３は、ＡＧＰ５０を介し
て、ビデオコントローラ５７を制御する。ビデオコント
ローラ５７は、ＬＣＤ２５またはＶＧＡ（Video Graphi
cs Array）方式のディスプレイ（以下、ＶＧＡ１０１と
記述する）をコントロールする。
【００２９】ビデオコントローラ５７は、ＣＰＵ５１か
ら供給されるデータ（イメージデータまたはテキストデ
ータなど）を受信して、受信したデータに対応するイメ
ージデータを生成するか、または、受信したデータをそ
のまま内蔵するビデオメモリ（不図示）に記憶する。ビ
デオコントローラ５７は、ＬＣＤ２５またはＶＧＡ１０
１に、ビデオメモリに記憶されているイメージデータに
対応する画像を表示させる。ＬＣＤ２５またはＶＧＡ１
０１は、ビデオコントローラ５７から供給されたデータ
を基に、画像または文字などを表示する。
ら供給されるデータ（イメージデータまたはテキストデ
ータなど）を受信して、受信したデータに対応するイメ
ージデータを生成するか、または、受信したデータをそ
のまま内蔵するビデオメモリ（不図示）に記憶する。ビ
デオコントローラ５７は、ＬＣＤ２５またはＶＧＡ１０
１に、ビデオメモリに記憶されているイメージデータに
対応する画像を表示させる。ＬＣＤ２５またはＶＧＡ１
０１は、ビデオコントローラ５７から供給されたデータ
を基に、画像または文字などを表示する。
【００３０】ノースブリッジ５３は、更に、キャッシュ
メモリ５５とも接続されている。キャッシュメモリ５５
は、SRAM（Static RAM）などRAM５４と比較して、より
高速な書き込みまたは読み出しの動作を実行できるメモ
リで構成され、ＣＰＵ５１が使用するプログラムまたは
データをキャッシュする（一時的に記憶する）。
メモリ５５とも接続されている。キャッシュメモリ５５
は、SRAM（Static RAM）などRAM５４と比較して、より
高速な書き込みまたは読み出しの動作を実行できるメモ
リで構成され、ＣＰＵ５１が使用するプログラムまたは
データをキャッシュする（一時的に記憶する）。
【００３１】なお、ＣＰＵ５１は、その内部に１次的
な、キャッシュメモリ５５に比較して、より高速に動作
でき、ＣＰＵ５１自身が制御するキャッシュを有する。
な、キャッシュメモリ５５に比較して、より高速に動作
でき、ＣＰＵ５１自身が制御するキャッシュを有する。
【００３２】RAM５４は、例えば、DRAM（Dynamic RAM）
で構成され、ＣＰＵ５１が実行するプログラム、または
ＣＰＵ５１の動作に必要なデータを記憶する。具体的に
は、例えば、ＲＡＭ５４は、起動が完了した時点におい
て、ＨＤＤ６７からロードされたオペレーティングシス
テムやインターネットプログラムなどを記憶する。
で構成され、ＣＰＵ５１が実行するプログラム、または
ＣＰＵ５１の動作に必要なデータを記憶する。具体的に
は、例えば、ＲＡＭ５４は、起動が完了した時点におい
て、ＨＤＤ６７からロードされたオペレーティングシス
テムやインターネットプログラムなどを記憶する。
【００３３】オペレーションシステム（OS（Operating
System））は、例えば、マイクロソフト社のいわゆるウ
ィンドウズ（登録商標）ＸＰ、またはアップルコンピュ
ータ社のいわゆるMac OS（登録商標）等に代表される、
コンピュータの基本的な動作を制御するプログラムであ
る。
System））は、例えば、マイクロソフト社のいわゆるウ
ィンドウズ（登録商標）ＸＰ、またはアップルコンピュ
ータ社のいわゆるMac OS（登録商標）等に代表される、
コンピュータの基本的な動作を制御するプログラムであ
る。
【００３４】ノースブリッジ５３は、ハブインタフェー
ス５６を介して、サウスブリッジ５８とも接続されてい
る。サウスブリッジ５８は、例えば、インテル社製のＰ
ＩＩＸ４Ｅなどで構成されており、ＡＣ９７リンクイン
タフェース５８Ａ、ＵＳＢ（Universal Serial Bus）イ
ンタフェース５８Ｂ、ＩＤＥ（Integrated Drive Elect
ronics）インタフェース５８Ｃ、ＰＣＩ（Peripheral C
omponent Interconnect）インタフェース５８Ｄ、ＬＰ
Ｃ（Low Pin Count）インタフェース５８Ｅ、および、
Ｅｔｈｅｒインタフェース５８Ｆ等を内蔵している。
ス５６を介して、サウスブリッジ５８とも接続されてい
る。サウスブリッジ５８は、例えば、インテル社製のＰ
ＩＩＸ４Ｅなどで構成されており、ＡＣ９７リンクイン
タフェース５８Ａ、ＵＳＢ（Universal Serial Bus）イ
ンタフェース５８Ｂ、ＩＤＥ（Integrated Drive Elect
ronics）インタフェース５８Ｃ、ＰＣＩ（Peripheral C
omponent Interconnect）インタフェース５８Ｄ、ＬＰ
Ｃ（Low Pin Count）インタフェース５８Ｅ、および、
Ｅｔｈｅｒインタフェース５８Ｆ等を内蔵している。
【００３５】サウスブリッジ５８は、ＡＣ９７リンクバ
ス５９、ＵＳＢバス６０、ＩＤＥバス６１に接続される
デバイスを介して接続されるデバイスの制御等、各種の
I/Ｏ（Input / Output）を制御する。
ス５９、ＵＳＢバス６０、ＩＤＥバス６１に接続される
デバイスを介して接続されるデバイスの制御等、各種の
I/Ｏ（Input / Output）を制御する。
【００３６】ＡＣリンクバス５９には、モデム６２、サ
ウンドコントローラ６３が接続されている。モデム６２
は、公衆回線網に接続されており、公衆回線網またはイ
ンターネット（いずれも不図示）を介する通信処理を実
行する。サウンドコントローラ６３は、マイクロフォン
３１から音声を取り込み、その音声に対応するデータを
生成して、RAM５４に出力する。またサウンドコントロ
ーラ６３は、スピーカ１０２を駆動して、スピーカ１０
２に音声を出力させる。
ウンドコントローラ６３が接続されている。モデム６２
は、公衆回線網に接続されており、公衆回線網またはイ
ンターネット（いずれも不図示）を介する通信処理を実
行する。サウンドコントローラ６３は、マイクロフォン
３１から音声を取り込み、その音声に対応するデータを
生成して、RAM５４に出力する。またサウンドコントロ
ーラ６３は、スピーカ１０２を駆動して、スピーカ１０
２に音声を出力させる。
【００３７】サウスブリッジ５８のＵＳＢバス６０に
は、ＵＳＢコネクタ６４が接続され、各種ＵＳＢデバイ
スが接続可能になされている。またＵＳＢバス６０を介
して、メモリースティックスロット６５とブルーテゥー
ス通信部６６が設けられている。メモリースティックス
ロット６５には、メモリースティック（商標）１０３が
接続される。
は、ＵＳＢコネクタ６４が接続され、各種ＵＳＢデバイ
スが接続可能になされている。またＵＳＢバス６０を介
して、メモリースティックスロット６５とブルーテゥー
ス通信部６６が設けられている。メモリースティックス
ロット６５には、メモリースティック（商標）１０３が
接続される。
【００３８】メモリースティック１０３は、本願出願人
であるソニー株式会社によって開発されたフラッシュメ
モリカードの一種である。このメモリースティック１３
１は、縦21.5×横50×厚さ2.8[mm]の小型薄型形状のプ
ラスチックケース内に電気的に書換えや消去が可能な不
揮発性メモリであるEEPROM（Electrically Erasable an
d Programmable Read Only Memory ）の一種であるフラ
ッシュメモリ素子を格納したものであり、１０ピン端子
を介して画像や音声、音楽等の各種データの書き込み及
び読み出しが可能となっている。
であるソニー株式会社によって開発されたフラッシュメ
モリカードの一種である。このメモリースティック１３
１は、縦21.5×横50×厚さ2.8[mm]の小型薄型形状のプ
ラスチックケース内に電気的に書換えや消去が可能な不
揮発性メモリであるEEPROM（Electrically Erasable an
d Programmable Read Only Memory ）の一種であるフラ
ッシュメモリ素子を格納したものであり、１０ピン端子
を介して画像や音声、音楽等の各種データの書き込み及
び読み出しが可能となっている。
【００３９】ブルーテゥース通信部６６は、ブルーテゥ
ース規格による通信を行う。ＵＳＢインタフェース５８
Ｂは、ＵＳＢバス６０を介して接続されている外部の装
置にデータを送信するとともにデバイスからデータを受
信する。
ース規格による通信を行う。ＵＳＢインタフェース５８
Ｂは、ＵＳＢバス６０を介して接続されている外部の装
置にデータを送信するとともにデバイスからデータを受
信する。
【００４０】ＩＤＥインタフェース５８Ｃは、いわゆる
プライマリＩＤＥコントローラとセカンダリＩＤＥコン
トローラとの２つのＩＤＥコントローラ、およびコンフ
ィギュレーションレジスタ（configuration register）
等から構成されている（いずれも図示せず）。
プライマリＩＤＥコントローラとセカンダリＩＤＥコン
トローラとの２つのＩＤＥコントローラ、およびコンフ
ィギュレーションレジスタ（configuration register）
等から構成されている（いずれも図示せず）。
【００４１】プライマリＩＤＥコントローラには、ＩＤ
Ｅバス６２を介して、ＨＤＤ６７が接続されている。ま
た、セカンダリＩＤＥコントローラには、他のＩＤＥバ
スに、CD-ROMドライブ６８またはＨＤＤ（不図示）など
の、いわゆるＩＤＥデバイスが装着されたとき、その装
着されたＩＤＥデバイスが電気的に接続される。
Ｅバス６２を介して、ＨＤＤ６７が接続されている。ま
た、セカンダリＩＤＥコントローラには、他のＩＤＥバ
スに、CD-ROMドライブ６８またはＨＤＤ（不図示）など
の、いわゆるＩＤＥデバイスが装着されたとき、その装
着されたＩＤＥデバイスが電気的に接続される。
【００４２】Ｅｔｈｅｒコネクタ６９は、ＬＡＮ（Loca
l Area Network）などのネットワークに接続される。Ｅ
ｔｈｅｒインタフェース５８Ｆは、Ｅｔｈｅｒコネクタ
６９に接続されたネットワークにデータを送信するとと
もに、データを受信する。
l Area Network）などのネットワークに接続される。Ｅ
ｔｈｅｒインタフェース５８Ｆは、Ｅｔｈｅｒコネクタ
６９に接続されたネットワークにデータを送信するとと
もに、データを受信する。
【００４３】ＬＰＣバス７０には、ＢＩＯＳ（Basic In
put Output System）７１、Ｉ／Ｏ（Input/Output）イ
ンタフェース７２、およびコントローラ７３が接続され
ている。ＢＩＯＳ７１は、パーソナルコンピュータ１の
基本動作命令を集めたプログラム群であり、例えば、Ｒ
ＯＭ（Read Only Memory）などに記憶されている。ま
た、BIOS７１は、OSまたはアプリケーションプログラム
と周辺機器との間でのデータの受け渡し（入出力）を制
御する。
put Output System）７１、Ｉ／Ｏ（Input/Output）イ
ンタフェース７２、およびコントローラ７３が接続され
ている。ＢＩＯＳ７１は、パーソナルコンピュータ１の
基本動作命令を集めたプログラム群であり、例えば、Ｒ
ＯＭ（Read Only Memory）などに記憶されている。ま
た、BIOS７１は、OSまたはアプリケーションプログラム
と周辺機器との間でのデータの受け渡し（入出力）を制
御する。
【００４４】Ｉ／Ｏインタフェース７２には、シリアル
端子７４とパラレル端子７５が接続されており、それぞ
れの端子に接続された機器とのデータの授受を行う。コ
ントローラ７３には、ジョグダイヤル２３、キーボード
２４、マウス１０４、ＡＣ電源７６などが接続されてい
る。コントローラ７３の詳細については図６を参照して
後述する。
端子７４とパラレル端子７５が接続されており、それぞ
れの端子に接続された機器とのデータの授受を行う。コ
ントローラ７３には、ジョグダイヤル２３、キーボード
２４、マウス１０４、ＡＣ電源７６などが接続されてい
る。コントローラ７３の詳細については図６を参照して
後述する。
【００４５】ＰＣＩバス７７には、ＰＣカードインタフ
ェース７８とIEEE1394インタフェース７９が接続されて
いる。ＰＣカードインタフェース７８は、スロット３３
に接続された機器（カード）から供給されたデータを、
ＣＰＵ５１またはRAM５４に供給するとともに、ＣＰＵ
５１から供給されたデータをＰＣカードスロットに接続
されているカードに出力する。ドライブ１０５は、スロ
ット３３およびＰＣカードインタフェース７８を介し
て、ＰＣＩバス７７に接続されている。
ェース７８とIEEE1394インタフェース７９が接続されて
いる。ＰＣカードインタフェース７８は、スロット３３
に接続された機器（カード）から供給されたデータを、
ＣＰＵ５１またはRAM５４に供給するとともに、ＣＰＵ
５１から供給されたデータをＰＣカードスロットに接続
されているカードに出力する。ドライブ１０５は、スロ
ット３３およびＰＣカードインタフェース７８を介し
て、ＰＣＩバス７７に接続されている。
【００４６】ドライブ１０５は、装着されている磁気デ
ィスク１１１、光ディスク１１２、光磁気ディスク１１
３、または半導体メモリ１１４に記録されているデータ
を読み出し、読み出したデータをRAM５４に供給する。
また、ＣＰＵ５１の処理により生成されたデータを、ド
ライブ１０５に装着される磁気ディスク１１１、光ディ
スク１１２、光磁気ディスク１１３、または半導体メモ
リ１１４に記憶させることができる。
ィスク１１１、光ディスク１１２、光磁気ディスク１１
３、または半導体メモリ１１４に記録されているデータ
を読み出し、読み出したデータをRAM５４に供給する。
また、ＣＰＵ５１の処理により生成されたデータを、ド
ライブ１０５に装着される磁気ディスク１１１、光ディ
スク１１２、光磁気ディスク１１３、または半導体メモ
リ１１４に記憶させることができる。
【００４７】IEEE1394インタフェース７９は、IEEE1394
ポート８１を介して、IEEE1394の規格に準拠するデータ
（パケットに格納されているデータ）を送受信する。
ポート８１を介して、IEEE1394の規格に準拠するデータ
（パケットに格納されているデータ）を送受信する。
【００４８】図６は、コントローラ７３の内部構成例を
示す図である。コントローラ７３は、主に、キーボード
２４やマウス１０４からのデータを監視する。コントロ
ーラ７３は、ＣＰＵ２０１を備える。ＣＰＵ２０１は、
コントロールプログラム２０２に従った処理を実行す
る。
示す図である。コントローラ７３は、主に、キーボード
２４やマウス１０４からのデータを監視する。コントロ
ーラ７３は、ＣＰＵ２０１を備える。ＣＰＵ２０１は、
コントロールプログラム２０２に従った処理を実行す
る。
【００４９】キー入力監視プログラム２０３は、キーボ
ード２４やマウス１０４からの入力を監視するプログラ
ムである。特殊キー入力監視プログラム２０４は、ジョ
グダイヤル２３等の特殊なキーからの入力を監視するプ
ログラムである。特殊なキーとは、例えば、ジョグダイ
ヤル２３の他に、ホットキー、ＰＰＫ（ProgrammablePo
wer Key）であり、入力されたキーに対応する処理を所
定のプログラムを介して判断する必要があるようなキー
である。
ード２４やマウス１０４からの入力を監視するプログラ
ムである。特殊キー入力監視プログラム２０４は、ジョ
グダイヤル２３等の特殊なキーからの入力を監視するプ
ログラムである。特殊なキーとは、例えば、ジョグダイ
ヤル２３の他に、ホットキー、ＰＰＫ（ProgrammablePo
wer Key）であり、入力されたキーに対応する処理を所
定のプログラムを介して判断する必要があるようなキー
である。
【００５０】電源管理プログラム２０５は、バッテリま
たはＡＣ電源７６の管理を行うプログラムであり、例え
ば、パーソナルコンピュータ１の各部に必要な電源電圧
を供給するなどの制御を行う。
たはＡＣ電源７６の管理を行うプログラムであり、例え
ば、パーソナルコンピュータ１の各部に必要な電源電圧
を供給するなどの制御を行う。
【００５１】ＣＰＵ２０１は、コントローラプログラム
２０２に基づき、入力されたデータをどのプログラムに
渡すかを判断し、各プログラムは、データを渡された場
合、その渡されたデータの内容を判断し、対応する処理
を実行する。
２０２に基づき、入力されたデータをどのプログラムに
渡すかを判断し、各プログラムは、データを渡された場
合、その渡されたデータの内容を判断し、対応する処理
を実行する。
【００５２】コントローラ７３は、レジスタ２０６も備
えている。レジスタ２０６は、図６には、１つしか示し
さないが、必要に応じ複数備えられる。図６に示したレ
ジスタ２０６は、ＡＣ電源７６から電源電圧が供給され
ているか否かを示すフラグを記憶する。サウスブリッジ
５８にもレジスタ２１１が設けられ、この場合、ＣＰＵ
５１の周波数を動的に変化させる状態が許可された状態
であるか否かを示すフラグが記憶される。
えている。レジスタ２０６は、図６には、１つしか示し
さないが、必要に応じ複数備えられる。図６に示したレ
ジスタ２０６は、ＡＣ電源７６から電源電圧が供給され
ているか否かを示すフラグを記憶する。サウスブリッジ
５８にもレジスタ２１１が設けられ、この場合、ＣＰＵ
５１の周波数を動的に変化させる状態が許可された状態
であるか否かを示すフラグが記憶される。
【００５３】コントロールプログラム２０２、キー入力
監視プログラム２０３、特殊キー入力監視プログラム２
０４、および電源管理プログラム２０５は、それぞれ、
サウスブリッジ５８と割り込み専用線により接続されて
おり、それぞれのプログラムが何らかのキー入力を取得
し、処理を実行した結果、サウスブリッジ５８にデータ
を出力する場合、それらの割り込み専用線を介して伝送
される。
監視プログラム２０３、特殊キー入力監視プログラム２
０４、および電源管理プログラム２０５は、それぞれ、
サウスブリッジ５８と割り込み専用線により接続されて
おり、それぞれのプログラムが何らかのキー入力を取得
し、処理を実行した結果、サウスブリッジ５８にデータ
を出力する場合、それらの割り込み専用線を介して伝送
される。
【００５４】ここでは特に、コントロールプログラム２
０２とサウスブリッジ５８を結ぶ割り込み専用線をＳＭ
Ｉ専用線２２１−１とし、電源管理プログラム２０５と
サウスブリッジ５８を結ぶ割り込み専用線をＳＣＩ専用
線２２２―１とする。また、サウスブリッジ５８とＣＰ
Ｕ５１との間にも、コントロールプログラム２０２から
の割り込みを専用に伝送するＳＭＩ専用線２２１−２
と、電源管理プログラム２０５からの割り込みを専用に
伝送するＳＣＩ専用線２２２−２がそれぞれ設けられて
いる。
０２とサウスブリッジ５８を結ぶ割り込み専用線をＳＭ
Ｉ専用線２２１−１とし、電源管理プログラム２０５と
サウスブリッジ５８を結ぶ割り込み専用線をＳＣＩ専用
線２２２―１とする。また、サウスブリッジ５８とＣＰ
Ｕ５１との間にも、コントロールプログラム２０２から
の割り込みを専用に伝送するＳＭＩ専用線２２１−２
と、電源管理プログラム２０５からの割り込みを専用に
伝送するＳＣＩ専用線２２２−２がそれぞれ設けられて
いる。
【００５５】ＳＣＩ専用線２２２−１は、ＬＰＣバス７
０内の線が用いられるようにしても良い。
０内の線が用いられるようにしても良い。
【００５６】ところで、近年、周波数が高く、消費電力
の比較的大きいＣＰＵ５１が普及している。また、持ち
運び可能なモバイルコンピュータや図１に示したような
ノート型パソコン（パーソナルコンピュータ）などと称
されるパーソナルコンピュータ１も普及している。ノー
ト型パソコンなどは、持ち運び可能にするために、ＡＣ
電源７６だけでなく、バッテリーによる電源も使えるよ
うになっている。
の比較的大きいＣＰＵ５１が普及している。また、持ち
運び可能なモバイルコンピュータや図１に示したような
ノート型パソコン（パーソナルコンピュータ）などと称
されるパーソナルコンピュータ１も普及している。ノー
ト型パソコンなどは、持ち運び可能にするために、ＡＣ
電源７６だけでなく、バッテリーによる電源も使えるよ
うになっている。
【００５７】しかしながら、周波数が高く消費電力の大
きいＣＰＵ５１をノート型パソコンに用いた場合、バッ
テリーでの駆動時間を伸ばすために、消費電力を減らす
工夫が必要である。消費電力を押さえる１方法として、
例えば、ＡＣ電源７６から電源電圧が供給されている状
態と、バッテリーのみから電源電圧が供給されている状
態とを判断し、バッテリーのみからの電源電圧が供給さ
れている状態であると判断されるときには、ＣＰＵ５１
のクロックの周波数を下げ、消費電力が小さくなるよう
な制御を行う事が実現されている。
きいＣＰＵ５１をノート型パソコンに用いた場合、バッ
テリーでの駆動時間を伸ばすために、消費電力を減らす
工夫が必要である。消費電力を押さえる１方法として、
例えば、ＡＣ電源７６から電源電圧が供給されている状
態と、バッテリーのみから電源電圧が供給されている状
態とを判断し、バッテリーのみからの電源電圧が供給さ
れている状態であると判断されるときには、ＣＰＵ５１
のクロックの周波数を下げ、消費電力が小さくなるよう
な制御を行う事が実現されている。
【００５８】このように、ＣＰＵ５１の周波数が変更さ
れることを、以下の説明においては適宜、周波数遷移と
記述する。また、以下の説明においては、ＡＣ電源７６
から電源電圧が供給されているときのＣＰＵ５１の周波
数は、高周波数に設定され、バッテリーから電源電圧が
供給されているときのＣＰＵ５１の周波数は、低周波数
に設定されるとして説明する。すなわちここでは、低周
波数と高周波数の２つの周波数の間で周波数遷移される
として説明する。
れることを、以下の説明においては適宜、周波数遷移と
記述する。また、以下の説明においては、ＡＣ電源７６
から電源電圧が供給されているときのＣＰＵ５１の周波
数は、高周波数に設定され、バッテリーから電源電圧が
供給されているときのＣＰＵ５１の周波数は、低周波数
に設定されるとして説明する。すなわちここでは、低周
波数と高周波数の２つの周波数の間で周波数遷移される
として説明する。
【００５９】ＣＰＵのクロックの周波数を下げるとは
（低周波とは）、クロックの周波数自体を下げることの
他に、所謂スロットリングなどと称されるＣＰＵを駆動
させたり、させなかったりする（ＣＰＵを間欠的に駆動
させ平均値として周波数を下げる）ことにより、等価的
に周波数を下げることも含む。
（低周波とは）、クロックの周波数自体を下げることの
他に、所謂スロットリングなどと称されるＣＰＵを駆動
させたり、させなかったりする（ＣＰＵを間欠的に駆動
させ平均値として周波数を下げる）ことにより、等価的
に周波数を下げることも含む。
【００６０】このような周波数遷移の制御が行われる状
態について、図７と図８のフローチャートを参照して説
明する。ステップＳ１１において、ＡＣ電源７６が抜か
れる（電源電圧の供給がバッテリーに切り替えられ
る）、または、挿される（電源電圧の供給がＡＣ電源に
切り替えられる）イベントが発生される。
態について、図７と図８のフローチャートを参照して説
明する。ステップＳ１１において、ＡＣ電源７６が抜か
れる（電源電圧の供給がバッテリーに切り替えられ
る）、または、挿される（電源電圧の供給がＡＣ電源に
切り替えられる）イベントが発生される。
【００６１】ＡＣ電源７６の抜き挿しは、コントローラ
７３で管理しているわけだが、コントローラ７３にＡＣ
電源７６の抜き挿しに関するイベントが入力されると、
ＣＰＵ２０１は、ステップＳ１２において、コントロー
ルプログラム２０２に基づいて、そのイベントはＡＣ電
源７６に関するイベントであると判断し、そのようなイ
ベントが入力されたことを、電源管理プログラム２０５
に渡す。
７３で管理しているわけだが、コントローラ７３にＡＣ
電源７６の抜き挿しに関するイベントが入力されると、
ＣＰＵ２０１は、ステップＳ１２において、コントロー
ルプログラム２０２に基づいて、そのイベントはＡＣ電
源７６に関するイベントであると判断し、そのようなイ
ベントが入力されたことを、電源管理プログラム２０５
に渡す。
【００６２】電源管理プログラム２０５は、ステップＳ
１３において、ＡＣ電源７６の抜き挿しのイベントが発
生したと判断すると、レジスタ２０６の状態を書き換え
る。例えば、レジスタ２０６にはフラグが書き込まれる
ようになっており、電源電圧がＡＣ電源７６から供給さ
れているときは、フラグが立てられるように設定され、
電源電圧がバッテリーから供給されているときは、フラ
グが立てられないように設定されている。
１３において、ＡＣ電源７６の抜き挿しのイベントが発
生したと判断すると、レジスタ２０６の状態を書き換え
る。例えば、レジスタ２０６にはフラグが書き込まれる
ようになっており、電源電圧がＡＣ電源７６から供給さ
れているときは、フラグが立てられるように設定され、
電源電圧がバッテリーから供給されているときは、フラ
グが立てられないように設定されている。
【００６３】ステップＳ１３においてレジスタ２０６に
記憶されている情報が書き直されると、ステップＳ１４
において、コントロールプログラムからＳＭＩ信号が発
生される。ＳＭＩ信号は、ＳＭＩ専用線２２１−１を介
してサウスブリッジ５８に伝送され、さらに、ＳＭＩ専
用線２２１−２を介してＣＰＵ５１に伝送される。
記憶されている情報が書き直されると、ステップＳ１４
において、コントロールプログラムからＳＭＩ信号が発
生される。ＳＭＩ信号は、ＳＭＩ専用線２２１−１を介
してサウスブリッジ５８に伝送され、さらに、ＳＭＩ専
用線２２１−２を介してＣＰＵ５１に伝送される。
【００６４】ＣＰＵ５１がＳＭＩ信号を受信すると、割
り込み処理として、ステップＳ１５以降の処理が実行さ
れる。ステップＳ１５において、ＣＰＵ５１は、周波数
遷移がサポートされているＣＰＵであるか否かが判断さ
れる。必ずしもＣＰＵ５１が周波数遷移をサポートして
いる必要はなく、また、サポートされているＣＰＵに対
してのみ周波数遷移の制御が行われる（行える）ため、
ステップＳ１５の判断が行われる。
り込み処理として、ステップＳ１５以降の処理が実行さ
れる。ステップＳ１５において、ＣＰＵ５１は、周波数
遷移がサポートされているＣＰＵであるか否かが判断さ
れる。必ずしもＣＰＵ５１が周波数遷移をサポートして
いる必要はなく、また、サポートされているＣＰＵに対
してのみ周波数遷移の制御が行われる（行える）ため、
ステップＳ１５の判断が行われる。
【００６５】ステップＳ１５において、ＣＰＵ５１は、
周波数遷移がサポートされていないと判断された場合、
周波数遷移を実行することはできないので（実行する必
要はないので）、周波数遷移の制御の処理は終了され
る。
周波数遷移がサポートされていないと判断された場合、
周波数遷移を実行することはできないので（実行する必
要はないので）、周波数遷移の制御の処理は終了され
る。
【００６６】一方、ステップＳ１５において、周波数遷
移がサポートされているＣＰＵ５１であると判断された
場合、ステップＳ１６に進み、発生したイベントは、Ａ
Ｃ電源７６の挿しであることを示すイベントであるか否
か（電源供給がＡＣ電源７６に切り替えられたことを示
すイベントであるか否か）が判断される。
移がサポートされているＣＰＵ５１であると判断された
場合、ステップＳ１６に進み、発生したイベントは、Ａ
Ｃ電源７６の挿しであることを示すイベントであるか否
か（電源供給がＡＣ電源７６に切り替えられたことを示
すイベントであるか否か）が判断される。
【００６７】ステップＳ１６において、発生したイベン
トは、ＡＣ電源７６が挿されたことを示すものであると
判断された場合、ステップＳ１７に進み、ＣＰＵ５１の
周波数を高周波数に設定するということがバッファリン
グされる。一方、ステップＳ１６において、発生したイ
ベントは、ＡＣ電源７６が挿されたことを示すものでは
ないと判断された場合、換言すれば、ＡＣ電源７６が抜
かれたことを示すものであると判断された場合、ステッ
プＳ１８に進み、ＣＰＵ５１の周波数を低周波数に設定
するということがバッファリングされる。
トは、ＡＣ電源７６が挿されたことを示すものであると
判断された場合、ステップＳ１７に進み、ＣＰＵ５１の
周波数を高周波数に設定するということがバッファリン
グされる。一方、ステップＳ１６において、発生したイ
ベントは、ＡＣ電源７６が挿されたことを示すものでは
ないと判断された場合、換言すれば、ＡＣ電源７６が抜
かれたことを示すものであると判断された場合、ステッ
プＳ１８に進み、ＣＰＵ５１の周波数を低周波数に設定
するということがバッファリングされる。
【００６８】ここで、バッファリングされるとは、ＣＰ
Ｕ５１の周波数が、高周波数または低周波数に設定され
るということが設定されるだけであり、実際に周波数遷
移の処理が実行されることを示しているのではない。
Ｕ５１の周波数が、高周波数または低周波数に設定され
るということが設定されるだけであり、実際に周波数遷
移の処理が実行されることを示しているのではない。
【００６９】ステップＳ１７またはステップＳ１８の処
理が終了すると、ステップＳ１９（図８）に進み、制御
実行権はＢＩＯＳ７１にあるか否かが判断される。制御
実行権とは、ここでは、パーソナルコンピュータ１が、
どのプログラムに従って動作しているかを示すものであ
る。制御実行権は、状況として、ＢＩＯＳ７１が持つ
か、ＢＩＯＳ７１以外が持つかに分けられる。ＢＩＯＳ
７１以外のプログラムとは、オペレーションシステムや
アプリケーションプログラムである。
理が終了すると、ステップＳ１９（図８）に進み、制御
実行権はＢＩＯＳ７１にあるか否かが判断される。制御
実行権とは、ここでは、パーソナルコンピュータ１が、
どのプログラムに従って動作しているかを示すものであ
る。制御実行権は、状況として、ＢＩＯＳ７１が持つ
か、ＢＩＯＳ７１以外が持つかに分けられる。ＢＩＯＳ
７１以外のプログラムとは、オペレーションシステムや
アプリケーションプログラムである。
【００７０】ステップＳ１９において、制御実行権は、
ＢＩＯＳ７１が持つと判断された場合、ステップＳ２０
に進む。ステップＳ２０において、ステップＳ１７また
はステップＳ１８においてバッファリングされた周波数
に、ＣＰＵ５１の周波数が設定（遷移）される。
ＢＩＯＳ７１が持つと判断された場合、ステップＳ２０
に進む。ステップＳ２０において、ステップＳ１７また
はステップＳ１８においてバッファリングされた周波数
に、ＣＰＵ５１の周波数が設定（遷移）される。
【００７１】一方、ステップＳ１９において、制御実行
権はＢＩＯＳ７１が持っている状態ではないと判断され
た場合、ステップＳ２１に進み、周波数遷移が許可され
た状態であるか否かが判断される。このステップＳ２１
以降の処理は、ＢＩＯＳ７１が制御実行権を持っていな
い状態であるが、ＢＩＯＳ７１に基づいて処理が実行さ
れる。ステップＳ２１における判断は、サウスブリッジ
５８に設けられているレジスタ２１１内の情報を参照す
ることにより行われる。
権はＢＩＯＳ７１が持っている状態ではないと判断され
た場合、ステップＳ２１に進み、周波数遷移が許可され
た状態であるか否かが判断される。このステップＳ２１
以降の処理は、ＢＩＯＳ７１が制御実行権を持っていな
い状態であるが、ＢＩＯＳ７１に基づいて処理が実行さ
れる。ステップＳ２１における判断は、サウスブリッジ
５８に設けられているレジスタ２１１内の情報を参照す
ることにより行われる。
【００７２】レジスタ２１１には、周波数遷移が許可さ
れた状態であるか否かを示すフラグが書き込まれてい
る。周波数遷移が許可されない状態としては、周波数遷
移が実行されることにより、何らかの悪影響が発生する
可能性がある状態である。このような周波数遷移が許可
されない状態としては、例えば、モデム６２が通信を行
っている状態のときである。
れた状態であるか否かを示すフラグが書き込まれてい
る。周波数遷移が許可されない状態としては、周波数遷
移が実行されることにより、何らかの悪影響が発生する
可能性がある状態である。このような周波数遷移が許可
されない状態としては、例えば、モデム６２が通信を行
っている状態のときである。
【００７３】モデム６２が通信を行っているときに、周
波数遷移の制御が行われると、その周波数遷移の制御に
かかわる時間が遅延として蓄積され、その結果、通信が
切断されてしまう場合があるため、また、モデム６２が
ソフトウェア的なソフトウェアモデムである場合、通信
中は常に、ＣＰＵ５１が処理を実行しなくてはならない
状態にあり、ＣＰＵ５１の周波数を動的に遷移させてし
まうと、通信が切断される可能性があるため、モデム６
２において通信が行われている間は、周波数遷移が許可
されない状態と、レジスタ２１１に書き込まれる。
波数遷移の制御が行われると、その周波数遷移の制御に
かかわる時間が遅延として蓄積され、その結果、通信が
切断されてしまう場合があるため、また、モデム６２が
ソフトウェア的なソフトウェアモデムである場合、通信
中は常に、ＣＰＵ５１が処理を実行しなくてはならない
状態にあり、ＣＰＵ５１の周波数を動的に遷移させてし
まうと、通信が切断される可能性があるため、モデム６
２において通信が行われている間は、周波数遷移が許可
されない状態と、レジスタ２１１に書き込まれる。
【００７４】ここでは、モデム６２による通信を例に挙
げたが、無線ＬＡＮ（IEEE802.11aや、IEEE802.11bの規
定に基づくもの）による通信や、ブルーテゥース通信部
６６による通信など、モデム６２以外の通信において
も、周波数遷移が許可されない状態に設定される場合が
あり、そのような場合にも本発明を適用することは可能
である。また、通信以外にも、周波数遷移が許可されな
い状態に設定される場合があるときは、そのようなとき
にも、本発明を適用することは可能である。
げたが、無線ＬＡＮ（IEEE802.11aや、IEEE802.11bの規
定に基づくもの）による通信や、ブルーテゥース通信部
６６による通信など、モデム６２以外の通信において
も、周波数遷移が許可されない状態に設定される場合が
あり、そのような場合にも本発明を適用することは可能
である。また、通信以外にも、周波数遷移が許可されな
い状態に設定される場合があるときは、そのようなとき
にも、本発明を適用することは可能である。
【００７５】ステップＳ２１において、レジスタ２１１
に書き込まれている情報が参照され、周波数遷移が許可
された状態であると判断された場合、ステップＳ２０に
進み、周波数遷移の処理が実行される。一方、ステップ
Ｓ２１において、周波数遷移が許可された状態ではない
と判断された場合、ステップＳ２２に進む。
に書き込まれている情報が参照され、周波数遷移が許可
された状態であると判断された場合、ステップＳ２０に
進み、周波数遷移の処理が実行される。一方、ステップ
Ｓ２１において、周波数遷移が許可された状態ではない
と判断された場合、ステップＳ２２に進む。
【００７６】ステップＳ２２において、ＢＩＯＳ７１に
基づき、ＣＰＵ５１が、サウスブリッジ５８のレジスタ
２１１に書き込まれている情報を、周波数遷移を許可す
る状態に設定し直す。このように、周波数遷移が許可さ
れた状態に設定が変更されることにより、周波数遷移の
処理を実行することが可能となる。
基づき、ＣＰＵ５１が、サウスブリッジ５８のレジスタ
２１１に書き込まれている情報を、周波数遷移を許可す
る状態に設定し直す。このように、周波数遷移が許可さ
れた状態に設定が変更されることにより、周波数遷移の
処理を実行することが可能となる。
【００７７】ステップＳ２３において、周波数遷移の処
理が実行される。このステップＳ２３において行われる
周波数遷移の処理は、ステップＳ２０において行われる
周波数遷移の処理と同様なので、その説明は既にしたの
で省略する。
理が実行される。このステップＳ２３において行われる
周波数遷移の処理は、ステップＳ２０において行われる
周波数遷移の処理と同様なので、その説明は既にしたの
で省略する。
【００７８】ステップＳ２３において、周波数遷移の処
理が実行されることにより、ＣＰＵ５１の周波数が、高
周波数または低周波数に設定されると、ステップＳ２４
において、サウスブリッジ５８のレジスタ２１１の情報
が書き換えられることにより、周波数遷移が不許可の状
態に再度設定し直される。本来、ステップＳ２４の処理
に進むときは、周波数遷移は不許可な状態に設定されて
いなくてはならないため、このように、一旦、周波数遷
移を許可する状態に設定したとしても、その後、本来の
設定に戻す必要がある。
理が実行されることにより、ＣＰＵ５１の周波数が、高
周波数または低周波数に設定されると、ステップＳ２４
において、サウスブリッジ５８のレジスタ２１１の情報
が書き換えられることにより、周波数遷移が不許可の状
態に再度設定し直される。本来、ステップＳ２４の処理
に進むときは、周波数遷移は不許可な状態に設定されて
いなくてはならないため、このように、一旦、周波数遷
移を許可する状態に設定したとしても、その後、本来の
設定に戻す必要がある。
【００７９】このように、周波数遷移が不許可な状態で
あっても、その状態を一旦解除し、周波数遷移の処理が
実行されるようにすることにより、ＡＣ電源７６からバ
ッテリーに電源電圧の供給が切り替えられたときに、Ｃ
ＰＵ５１の周波数が高周波数のまま維持されるといった
ことを防ぐことができ、バッテリーによる駆動時間を伸
ばすことが可能となる。
あっても、その状態を一旦解除し、周波数遷移の処理が
実行されるようにすることにより、ＡＣ電源７６からバ
ッテリーに電源電圧の供給が切り替えられたときに、Ｃ
ＰＵ５１の周波数が高周波数のまま維持されるといった
ことを防ぐことができ、バッテリーによる駆動時間を伸
ばすことが可能となる。
【００８０】また、バッテリーからＡＣ電源７６に電源
電圧の供給が切り替えられたときに、ＣＰＵ５１の周波
数が低周波数のまま維持されるといったことを防ぐこと
ができ、ＡＣ電源７６により電源電圧が供給されるとき
は、ＣＰＵ５１の能力を最大限に生かすことが可能とな
る。
電圧の供給が切り替えられたときに、ＣＰＵ５１の周波
数が低周波数のまま維持されるといったことを防ぐこと
ができ、ＡＣ電源７６により電源電圧が供給されるとき
は、ＣＰＵ５１の能力を最大限に生かすことが可能とな
る。
【００８１】なお、図７と図８のフローチャートを参照
した説明では、ＢＩＯＳ７１による制御について説明を
したが、オペレーションシステムおいても、周波数遷移
の処理が実行される場合がある。ＡＣ電源７６の抜き差
しのイベントが発生すると、そのことがＳＭＩ専用線２
２１−１，２２１−２を介してＣＰＵ５１に伝送される
が、その後の時点で、電源管理プログラム２０５から
も、そのことが、ＳＣＩ専用線２２２−１，２２２−２
を介してＣＰＵ５１に伝送される。
した説明では、ＢＩＯＳ７１による制御について説明を
したが、オペレーションシステムおいても、周波数遷移
の処理が実行される場合がある。ＡＣ電源７６の抜き差
しのイベントが発生すると、そのことがＳＭＩ専用線２
２１−１，２２１−２を介してＣＰＵ５１に伝送される
が、その後の時点で、電源管理プログラム２０５から
も、そのことが、ＳＣＩ専用線２２２−１，２２２−２
を介してＣＰＵ５１に伝送される。
【００８２】オペレーションシステムで周波数遷移の処
理が実行される場合、上述したＢＩＯＳ７１の処理が実
行された後に行われるため、周波数遷移が行われた後で
あり、既に所望の周波数に設定されている。従って、実
行されても、実質的な周波数の遷移は行われない。ま
た、モデム６２による通信時には、周波数遷移の処理は
不許可の状態に設定されているため、オペレーションシ
ステムによる実質的な周波数遷移の処理は行われない。
理が実行される場合、上述したＢＩＯＳ７１の処理が実
行された後に行われるため、周波数遷移が行われた後で
あり、既に所望の周波数に設定されている。従って、実
行されても、実質的な周波数の遷移は行われない。ま
た、モデム６２による通信時には、周波数遷移の処理は
不許可の状態に設定されているため、オペレーションシ
ステムによる実質的な周波数遷移の処理は行われない。
【００８３】ところで、上述した一連の処理は、ハード
ウェアにより実行させることもできるが、ソフトウェア
により実行させることもできる。一連の処理をソフトウ
ェアにより実行させる場合には、そのソフトウェアを構
成するプログラムが専用のハードウェアに組み込まれて
いるコンピュータ、または、各種のプログラムをインス
トールすることで、各種の機能を実行することが可能
な、例えば汎用のパーソナルコンピュータなどに、記録
媒体からインストールされる。
ウェアにより実行させることもできるが、ソフトウェア
により実行させることもできる。一連の処理をソフトウ
ェアにより実行させる場合には、そのソフトウェアを構
成するプログラムが専用のハードウェアに組み込まれて
いるコンピュータ、または、各種のプログラムをインス
トールすることで、各種の機能を実行することが可能
な、例えば汎用のパーソナルコンピュータなどに、記録
媒体からインストールされる。
【００８４】記録媒体は、図５に示すように、パーソナ
ルコンピュータとは別に、ユーザにプログラムを提供す
るために配布される、プログラムが記録されている磁気
ディスク１１１（フレキシブルディスクを含む）、光デ
ィスク１１２（CD-ROM（Compact Disc-Read Only Memor
y），DVD（Digital Versatile Disc）を含む）、光磁気
ディスク１１３（MD（Mini-Disc）（登録商標）を含
む）、若しくは半導体メモリ１１４などよりなるパッケ
ージメディアにより構成されるだけでなく、コンピュー
タに予め組み込まれた状態でユーザに提供される、プロ
グラムが記憶されているＲＯＭやＨＤＤ６７が含まれる
ハードディスクなどで構成される。
ルコンピュータとは別に、ユーザにプログラムを提供す
るために配布される、プログラムが記録されている磁気
ディスク１１１（フレキシブルディスクを含む）、光デ
ィスク１１２（CD-ROM（Compact Disc-Read Only Memor
y），DVD（Digital Versatile Disc）を含む）、光磁気
ディスク１１３（MD（Mini-Disc）（登録商標）を含
む）、若しくは半導体メモリ１１４などよりなるパッケ
ージメディアにより構成されるだけでなく、コンピュー
タに予め組み込まれた状態でユーザに提供される、プロ
グラムが記憶されているＲＯＭやＨＤＤ６７が含まれる
ハードディスクなどで構成される。
【００８５】なお、本明細書において、媒体により提供
されるプログラムを記述するステップは、記載された順
序に従って、時系列的に行われる処理は勿論、必ずしも
時系列的に処理されなくとも、並列的あるいは個別に実
行される処理をも含むものである。
されるプログラムを記述するステップは、記載された順
序に従って、時系列的に行われる処理は勿論、必ずしも
時系列的に処理されなくとも、並列的あるいは個別に実
行される処理をも含むものである。
【００８６】また、本明細書において、システムとは、
複数の装置により構成される装置全体を表すものであ
る。
複数の装置により構成される装置全体を表すものであ
る。
【００８７】
【発明の効果】本発明によれば、ＣＰＵなどの制御装置
のクロックの周波数を遷移（変更）することが可能にな
る。
のクロックの周波数を遷移（変更）することが可能にな
る。
【００８８】また本発明によれば、ＣＰＵなどの制御装
置のクロックの周波数が遷移する際、モデムの通信が切
断されてしまうような不都合な状況が発生することを防
ぐことができるとともに、状況に合った周波数に設定す
ることが可能となる。
置のクロックの周波数が遷移する際、モデムの通信が切
断されてしまうような不都合な状況が発生することを防
ぐことができるとともに、状況に合った周波数に設定す
ることが可能となる。
【図１】パーソナルコンピュータの外観斜視図である。
【図２】図１のパーソナルコンピュータの本体の平面図
である。
である。
【図３】図１のパーソナルコンピュータの本体のジョグ
ダイヤル付近の拡大図である。
ダイヤル付近の拡大図である。
【図４】図１のパーソナルコンピュータの右側面の構成
を示す図である。
を示す図である。
【図５】図１のパーソナルコンピュータの内部の構成例
を示すブロック図である。
を示すブロック図である。
【図６】コントローラ７３の内部の構成例を示すブロッ
ク図である。
ク図である。
【図７】周波数遷移の制御について説明するフローチャ
ートである。
ートである。
【図８】図７のフローチャートに続くフローチャートで
ある。
ある。
１ パーソナルコンピュータ， ５１ ＣＰＵ， ５３
ノースブリッジ，５８ サウスブリッジ， ６２ モ
デム， ７０ ＬＰＣバス， ７１ ＢＩＯＳ， ７３
コントローラ， ７６ ＡＣ電源， ２０１ ＣＰ
Ｕ， ２０２コントロールプログラム， ２０３ キー
入力監視プログラム， ２０４ 特殊キー入力監視プロ
グラム， ２０５ 電源管理プログラム， ２０６ レ
ジスタ， ２１１ レジスタ
ノースブリッジ，５８ サウスブリッジ， ６２ モ
デム， ７０ ＬＰＣバス， ７１ ＢＩＯＳ， ７３
コントローラ， ７６ ＡＣ電源， ２０１ ＣＰ
Ｕ， ２０２コントロールプログラム， ２０３ キー
入力監視プログラム， ２０４ 特殊キー入力監視プロ
グラム， ２０５ 電源管理プログラム， ２０６ レ
ジスタ， ２１１ レジスタ
Claims (5)
- 【請求項１】 所定の周波数のクロックで動作する情報
処理装置において、 前記クロックの周波数を変更する変更手段と、 前記変更手段による前記クロックの周波数の変更を許可
するか否かの情報を記憶する記憶手段と、 前記記憶手段に記憶されている情報が、前記クロックの
周波数の変更を許可しないという情報であるとき、前記
変更手段により前記クロックの周波数が変更される際、
前記記憶手段に記憶されている情報を前記クロックの周
波数の変更を許可するという情報に書き換える書き換え
手段と、 前記書き換え手段による前記情報の書き換えが終了し、
前記変更手段により前記クロックの周波数が変更された
後、前記記憶手段に記憶されている前記情報を、前記ク
ロックの周波数の変更を許可しないという情報に書き直
す書き直し手段とを含むことを特徴とする情報処理装
置。 - 【請求項２】 前記変更手段は、電源電圧の供給元が変
更されたとき、前記クロックの周波数を変更することを
特徴とする請求項１に記載の情報処理装置。 - 【請求項３】 前記書き換え手段と前記書き直し手段
は、ＢＩＯＳに基づき処理を実行することを特徴とする
請求項１に記載の情報処理装置。 - 【請求項４】 所定の周波数のクロックで動作する情報
処理装置の情報処理方法において、 前記クロックの周波数を変更する変更ステップと、 前記変更ステップの処理での前記クロックの周波数の変
更を許可するか否かの情報の記憶を制御する記憶制御ス
テップと、 前記記憶制御ステップの処理で記憶が制御された情報
が、前記クロックの周波数の変更を許可しないという情
報であるとき、前記変更ステップの処理で前記クロック
の周波数が変更される際、前記記憶制御ステップの処理
で記憶が制御される情報を前記クロックの周波数の変更
を許可するという情報に書き換える書き換えステップ
と、 前記書き換えステップの処理で前記情報の書き換えが終
了し、前記変更ステップの処理で前記クロックの周波数
が変更された後、前記記憶制御ステップの処理で記憶が
制御される前記情報を、前記クロックの周波数の変更を
許可しないという情報に書き直す書き直しステップとを
含むことを特徴とする情報処理方法。 - 【請求項５】 所定の周波数のクロックで動作する情報
処理装置を制御するコンピュータに、 前記クロックの周波数を変更する変更ステップと、 前記変更ステップの処理での前記クロックの周波数の変
更を許可するか否かの情報の記憶を制御する記憶制御ス
テップと、 前記記憶制御ステップの処理で記憶が制御された情報
が、前記クロックの周波数の変更を許可しないという情
報であるとき、前記変更ステップの処理で前記クロック
の周波数が変更される際、前記記憶制御ステップの処理
で記憶が制御される情報を前記クロックの周波数の変更
を許可するという情報に書き換える書き換えステップ
と、 前記書き換えステップの処理で前記情報の書き換えが終
了し、前記変更ステップの処理で前記クロックの周波数
が変更された後、前記記憶制御ステップの処理で記憶が
制御される前記情報を、前記クロックの周波数の変更を
許可しないという情報に書き直す書き直しステップとを
実行させるプログラム。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002057929A JP2003256073A (ja) | 2002-03-04 | 2002-03-04 | 情報処理装置および方法、並びにプログラム |
| CNA038051702A CN1639668A (zh) | 2002-03-04 | 2003-02-12 | 信息处理设备和方法 |
| EP03705066A EP1486856A1 (en) | 2002-03-04 | 2003-02-12 | Information processing device and method |
| US10/504,095 US7321977B2 (en) | 2002-03-04 | 2003-02-12 | Information processing apparatus and method |
| PCT/JP2003/001418 WO2003075137A1 (fr) | 2002-03-04 | 2003-02-12 | Dispositif et procede de traitement de l'information |
| TW092103666A TW200307883A (en) | 2002-03-04 | 2003-02-21 | Information processing device and method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002057929A JP2003256073A (ja) | 2002-03-04 | 2002-03-04 | 情報処理装置および方法、並びにプログラム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003256073A true JP2003256073A (ja) | 2003-09-10 |
Family
ID=27784678
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002057929A Pending JP2003256073A (ja) | 2002-03-04 | 2002-03-04 | 情報処理装置および方法、並びにプログラム |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US7321977B2 (ja) |
| EP (1) | EP1486856A1 (ja) |
| JP (1) | JP2003256073A (ja) |
| CN (1) | CN1639668A (ja) |
| TW (1) | TW200307883A (ja) |
| WO (1) | WO2003075137A1 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007257290A (ja) * | 2006-03-23 | 2007-10-04 | Sanyo Electric Co Ltd | 集積回路及びそれを用いた信号処理装置 |
| JP2014239401A (ja) * | 2013-06-10 | 2014-12-18 | 富士通株式会社 | 携帯端末装置および周波数制御方法 |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100419639C (zh) * | 2006-10-27 | 2008-09-17 | 北京中星微电子有限公司 | 切换内存时钟频率的方法和装置以及切换时钟频率的*** |
| JP2008141817A (ja) * | 2006-11-30 | 2008-06-19 | Asuka Electron Kk | 無接点伝送装置 |
| US20090040842A1 (en) * | 2007-08-06 | 2009-02-12 | Sandisk Corporation, A Delaware Corporation | Enhanced write abort mechanism for non-volatile memory |
| US7599241B2 (en) * | 2007-08-06 | 2009-10-06 | Sandisk Corporation | Enhanced write abort mechanism for non-volatile memory |
| CN100476694C (zh) * | 2007-09-28 | 2009-04-08 | 中国科学院计算技术研究所 | 一种多核处理器及其变频装置和核间通信方法 |
| CN101770385B (zh) * | 2010-02-04 | 2013-05-22 | 青岛海信移动通信技术股份有限公司 | 一种基于Linux***的设备及其应用启动的方法 |
| CN102866973A (zh) * | 2011-07-07 | 2013-01-09 | 精拓科技股份有限公司 | 工业标准构造接口总线的桥接***、装置与其方法 |
| JP2014048972A (ja) * | 2012-08-31 | 2014-03-17 | Fujitsu Ltd | 処理装置、情報処理装置、及び消費電力管理方法 |
| KR20210040706A (ko) * | 2019-10-04 | 2021-04-14 | 삼성전자주식회사 | 전자 장치에서 네트워크 데이터 속도 가속 방법 및 장치 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5446904A (en) * | 1991-05-17 | 1995-08-29 | Zenith Data Systems Corporation | Suspend/resume capability for a protected mode microprocessor |
| US5319772A (en) * | 1991-11-14 | 1994-06-07 | Acer Incorporated | Method and apparatus for changing the operating clock speed of a computer system |
| JP3202497B2 (ja) * | 1994-09-09 | 2001-08-27 | 日本電気株式会社 | 情報処理装置 |
| JPH11296251A (ja) | 1998-04-06 | 1999-10-29 | Mitsubishi Electric Corp | 情報処理装置 |
| US6457135B1 (en) * | 1999-08-10 | 2002-09-24 | Intel Corporation | System and method for managing a plurality of processor performance states |
| US6704879B1 (en) * | 1999-08-26 | 2004-03-09 | Micron Technology, Inc. | Dynamically controlling a power state of a graphics adapter |
| JP2001154763A (ja) * | 1999-11-30 | 2001-06-08 | Nec Shizuoka Ltd | ローカルエリアネットワークボードの省電力装置 |
| JP2002041495A (ja) | 2000-07-21 | 2002-02-08 | Denso Corp | マイクロコンピュータ |
| US6988214B1 (en) * | 2000-11-06 | 2006-01-17 | Dell Products L.P. | Processor power state transistions using separate logic control |
| US6845415B2 (en) * | 2003-05-22 | 2005-01-18 | Micro-Star Int'l Co., Ltd. | Computing system capable of controlling disk loading and disk unloading operations of an optical disk drive |
-
2002
- 2002-03-04 JP JP2002057929A patent/JP2003256073A/ja active Pending
-
2003
- 2003-02-12 WO PCT/JP2003/001418 patent/WO2003075137A1/ja not_active Application Discontinuation
- 2003-02-12 US US10/504,095 patent/US7321977B2/en not_active Expired - Fee Related
- 2003-02-12 CN CNA038051702A patent/CN1639668A/zh active Pending
- 2003-02-12 EP EP03705066A patent/EP1486856A1/en not_active Withdrawn
- 2003-02-21 TW TW092103666A patent/TW200307883A/zh unknown
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007257290A (ja) * | 2006-03-23 | 2007-10-04 | Sanyo Electric Co Ltd | 集積回路及びそれを用いた信号処理装置 |
| JP4669803B2 (ja) * | 2006-03-23 | 2011-04-13 | 三洋電機株式会社 | 集積回路及びそれを用いた信号処理装置 |
| JP2014239401A (ja) * | 2013-06-10 | 2014-12-18 | 富士通株式会社 | 携帯端末装置および周波数制御方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20050182982A1 (en) | 2005-08-18 |
| TW200307883A (en) | 2003-12-16 |
| CN1639668A (zh) | 2005-07-13 |
| EP1486856A1 (en) | 2004-12-15 |
| WO2003075137A1 (fr) | 2003-09-12 |
| US7321977B2 (en) | 2008-01-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11715439B2 (en) | Dynamically controlling display mode of external device coupled to user equipment | |
| CN107409056B (zh) | 用于促进数据通信的装置、***、方法和设备 | |
| KR102074018B1 (ko) | 저전력 상태로의 포트 진입을 동기화하기 위한 시스템, 방법 및 장치 | |
| US9411762B2 (en) | Method and system for platform management messages across peripheral component interconnect express (PCIe) segments | |
| KR101995623B1 (ko) | 고속 구성 메커니즘을 위한 장치, 방법, 및 시스템 | |
| US20050160302A1 (en) | Power management apparatus and method | |
| US20070239920A1 (en) | Method and system for communication between a secondary processor and an auxiliary display subsystem of a notebook | |
| JP4635092B2 (ja) | 情報処理装置および記憶装置制御方法 | |
| JP2003256073A (ja) | 情報処理装置および方法、並びにプログラム | |
| US7096299B2 (en) | Method and apparatus for transferring system context information between mobile computer and base station | |
| JP2006339852A (ja) | 情報処理装置およびモジュール選択方法 | |
| KR20090011293A (ko) | 웨이크 온 랜 기능의 설정 상태를 알려 주는 장치 및 방법 | |
| EP1372080A1 (en) | Information processor | |
| JP2007180600A (ja) | 電子機器および該電子機器におけるデータ転送速度制御方法 | |
| JP2007233503A (ja) | 情報処理装置および消費電力制御方法 | |
| JP2003195985A (ja) | 電子機器システム、電子機器、周辺装置及び電源制御方法 | |
| US6877058B2 (en) | Information processing unit having a slot, information processing method for an information processing unit, and program that controls an information processing unit | |
| JP2000259546A (ja) | 情報処理装置および情報処理方法、並びに提供媒体 | |
| US20060190635A1 (en) | Information processing apparatus and state control method of the same apparatus | |
| WO2007114960A2 (en) | Communication between secondary processor and auxiliary display subsystem | |
| JP6235211B2 (ja) | 方法及び装置 | |
| CN112306558A (zh) | 处理单元、处理器、处理***、电子设备和处理方法 | |
| JP2003223246A (ja) | 電子機器および省電力制御方法 | |
| JP5529098B2 (ja) | コンピューティング装置、同期方法、及びコンピュータが実行可能なプログラム | |
| US20070229555A1 (en) | Electronic device and operation controlling method thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050112 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070724 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20071115 |