JP2003250278A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP2003250278A JP2003250278A JP2002045020A JP2002045020A JP2003250278A JP 2003250278 A JP2003250278 A JP 2003250278A JP 2002045020 A JP2002045020 A JP 2002045020A JP 2002045020 A JP2002045020 A JP 2002045020A JP 2003250278 A JP2003250278 A JP 2003250278A
- Authority
- JP
- Japan
- Prior art keywords
- base plate
- metal
- insulating substrate
- semiconductor device
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/838—Bonding techniques
- H01L2224/83801—Soldering or alloying
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/156—Material
- H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
- H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Inverter Devices (AREA)
Abstract
(57)【要約】
【課題】 セラミックス基板を小型化できると共
に、半導体素子の端子等を容易に半田付けすることがで
き、製造コストを低減する。 【解決手段】 ベースプレート１の表面にセラミックス
基板２を接合すると共に、セラミックス基板２の表面に
ＭＯＳＦＥＴ４を実装する。また、ベースプレート１の
表面にはセラミックス基板２に隣接して絶縁基板６を設
けると共に、絶縁基板６の表面には金属配線６Ａ，６Ｂ
を形成する。そして、金属配線６Ａ，６ＢにＭＯＳＦＥ
Ｔ４のドレイン端子Ｄ、ソース端子Ｓをそれぞれ接続す
ると共に、金属配線６Ａにバスバ電極８を接続する。こ
れにより、セラミックス基板２から金属配線を省いて小
型化できると共に、高熱抵抗の絶縁基板６に金属配線６
Ａ，６Ｂを形成でき、金属配線６Ａ，６Ｂに対してＭＯ
ＳＦＥＴ４の端子等を容易に半田付けすることができ
る。
に、半導体素子の端子等を容易に半田付けすることがで
き、製造コストを低減する。 【解決手段】 ベースプレート１の表面にセラミックス
基板２を接合すると共に、セラミックス基板２の表面に
ＭＯＳＦＥＴ４を実装する。また、ベースプレート１の
表面にはセラミックス基板２に隣接して絶縁基板６を設
けると共に、絶縁基板６の表面には金属配線６Ａ，６Ｂ
を形成する。そして、金属配線６Ａ，６ＢにＭＯＳＦＥ
Ｔ４のドレイン端子Ｄ、ソース端子Ｓをそれぞれ接続す
ると共に、金属配線６Ａにバスバ電極８を接続する。こ
れにより、セラミックス基板２から金属配線を省いて小
型化できると共に、高熱抵抗の絶縁基板６に金属配線６
Ａ，６Ｂを形成でき、金属配線６Ａ，６Ｂに対してＭＯ
ＳＦＥＴ４の端子等を容易に半田付けすることができ
る。
Description
【０００１】
【発明の属する技術分野】本発明は、放熱用のベースプ
レートにＭＯＳトランジスタ（以下、ＭＯＳＦＥＴとい
う）、絶縁ゲート型バイポーラトランジスタ（以下、Ｉ
ＧＢＴという）等の半導体素子を実装した半導体装置に
関し、例えば電動モータの駆動制御等に用いて好適な半
導体装置に関する。
レートにＭＯＳトランジスタ（以下、ＭＯＳＦＥＴとい
う）、絶縁ゲート型バイポーラトランジスタ（以下、Ｉ
ＧＢＴという）等の半導体素子を実装した半導体装置に
関し、例えば電動モータの駆動制御等に用いて好適な半
導体装置に関する。
【０００２】
【従来の技術】一般に、半導体装置としてモータ制御に
用いるインバータ等のパワーモジュールが知られている
（例えば、特開平８−３２４２９号公報等）。このよう
な従来技術による半導体装置は、銅等の導電性金属材料
からなるベースプレート上に低熱抵抗の窒化アルミニウ
ム等からなるセラミックス基板を取付けると共に、該セ
ラミックス基板上にＩＧＢＴ等の半導体素子を搭載して
いる。そして、半導体素子の端子は、セラミックス基板
上に設けた金属薄膜等の配線に接続され、該配線を通じ
て他の半導体素子や外部電源等に接続されていた。
用いるインバータ等のパワーモジュールが知られている
（例えば、特開平８−３２４２９号公報等）。このよう
な従来技術による半導体装置は、銅等の導電性金属材料
からなるベースプレート上に低熱抵抗の窒化アルミニウ
ム等からなるセラミックス基板を取付けると共に、該セ
ラミックス基板上にＩＧＢＴ等の半導体素子を搭載して
いる。そして、半導体素子の端子は、セラミックス基板
上に設けた金属薄膜等の配線に接続され、該配線を通じ
て他の半導体素子や外部電源等に接続されていた。
【０００３】
【発明が解決しようとする課題】ところで、従来技術に
よる半導体装置では、セラミックス基板上に配線を設け
ているから、配線を形成するために高価なセラミックス
基板の面積が増大し、製造コストが高くなる。特に、大
電流用の配線を有するセラミックス基板は他の配線を有
するものに比べて高価になる傾向があり、製造コストが
非常に高いという問題がある。
よる半導体装置では、セラミックス基板上に配線を設け
ているから、配線を形成するために高価なセラミックス
基板の面積が増大し、製造コストが高くなる。特に、大
電流用の配線を有するセラミックス基板は他の配線を有
するものに比べて高価になる傾向があり、製造コストが
非常に高いという問題がある。
【０００４】また、セラミックス基板の配線は、半導体
素子の端子や外部接続用のバスバ電極に対して半田付け
によって接合される。これに対し、セラミックス基板の
熱抵抗が低いために、半田付けを行うときに配線を加熱
することが難しい。このため、配線を半田付けするとき
には、例えば大熱容量の半田曹を用いる必要があるか
ら、半田付けに伴う生産コストが増大すると共に、端子
を通じて半導体素子自体に熱が伝達し、半導体素子の信
頼性が低下する虞がある。さらに、例えばインバータに
用いる電源コンデンサをセラミックス基板の配線近傍に
接合するときにも、同様に半田付けが難しいという問題
がある。
素子の端子や外部接続用のバスバ電極に対して半田付け
によって接合される。これに対し、セラミックス基板の
熱抵抗が低いために、半田付けを行うときに配線を加熱
することが難しい。このため、配線を半田付けするとき
には、例えば大熱容量の半田曹を用いる必要があるか
ら、半田付けに伴う生産コストが増大すると共に、端子
を通じて半導体素子自体に熱が伝達し、半導体素子の信
頼性が低下する虞がある。さらに、例えばインバータに
用いる電源コンデンサをセラミックス基板の配線近傍に
接合するときにも、同様に半田付けが難しいという問題
がある。
【０００５】本発明は上述した従来技術の問題に鑑みな
されたもので、本発明の目的は、セラミックス基板を小
型化できると共に、半導体素子の端子等を容易に半田付
けすることができ、製造コストを低減することができる
半導体装置を提供することにある。
されたもので、本発明の目的は、セラミックス基板を小
型化できると共に、半導体素子の端子等を容易に半田付
けすることができ、製造コストを低減することができる
半導体装置を提供することにある。
【０００６】
【課題を解決するための手段】上述した課題を解決する
ために、請求項１の発明による半導体装置は、金属材料
からなるベースプレートを有し、該ベースプレートの表
面には、セラミックス基板と、金属配線を表面に有する
絶縁基板とを設け、前記セラミックス基板の表面には、
パッケージに実装された半導体素子を設け、該半導体素
子の端子は前記絶縁基板の金属配線に接続し、該金属配
線はバスバ電極に接続する構成としている。
ために、請求項１の発明による半導体装置は、金属材料
からなるベースプレートを有し、該ベースプレートの表
面には、セラミックス基板と、金属配線を表面に有する
絶縁基板とを設け、前記セラミックス基板の表面には、
パッケージに実装された半導体素子を設け、該半導体素
子の端子は前記絶縁基板の金属配線に接続し、該金属配
線はバスバ電極に接続する構成としている。
【０００７】このように構成したことにより、セラミッ
クス基板に金属配線を設ける必要がなく、セラミックス
基板を小型化することができる。また、金属配線は高熱
抵抗の絶縁基板に形成することができるから、金属配線
に対して半導体素子の端子やバスバ電極を容易に半田付
けすることができる。
クス基板に金属配線を設ける必要がなく、セラミックス
基板を小型化することができる。また、金属配線は高熱
抵抗の絶縁基板に形成することができるから、金属配線
に対して半導体素子の端子やバスバ電極を容易に半田付
けすることができる。
【０００８】請求項２の発明による半導体装置は、金属
材料からなるベースプレートを有し、該ベースプレート
の表面には、複数のセラミックス基板を設けると共に、
複数の金属配線を表面に有する絶縁基板を設け、これら
各セラミックス基板の表面には、パッケージに実装され
た半導体素子をそれぞれ設け、該各半導体素子の端子を
前記絶縁基板の複数の金属配線にそれぞれ接続し、前記
各金属配線にバスバ電極をそれぞれ接続する構成として
いる。
材料からなるベースプレートを有し、該ベースプレート
の表面には、複数のセラミックス基板を設けると共に、
複数の金属配線を表面に有する絶縁基板を設け、これら
各セラミックス基板の表面には、パッケージに実装され
た半導体素子をそれぞれ設け、該各半導体素子の端子を
前記絶縁基板の複数の金属配線にそれぞれ接続し、前記
各金属配線にバスバ電極をそれぞれ接続する構成として
いる。
【０００９】これにより、複数のセラミックス基板にそ
れぞれ設けられた半導体素子を絶縁基板上の金属配線や
バスバ電極を用いて接続することができる。また、セラ
ミックス基板に金属配線を設ける必要がなく、セラミッ
クス基板を小型化することができる。さらに、金属配線
は高熱抵抗の絶縁基板に形成することができるから、金
属配線に対して半導体素子の端子やバスバ電極を容易に
半田付けすることができる。
れぞれ設けられた半導体素子を絶縁基板上の金属配線や
バスバ電極を用いて接続することができる。また、セラ
ミックス基板に金属配線を設ける必要がなく、セラミッ
クス基板を小型化することができる。さらに、金属配線
は高熱抵抗の絶縁基板に形成することができるから、金
属配線に対して半導体素子の端子やバスバ電極を容易に
半田付けすることができる。
【００１０】この場合、請求項３の発明のように、複数
のバスバ電極のうち一対のバスバ電極は、電流の向きが
逆となるように対向して配置する構成としてもよい。
のバスバ電極のうち一対のバスバ電極は、電流の向きが
逆となるように対向して配置する構成としてもよい。
【００１１】これにより、一対のバスバ電極ではそれぞ
れ逆向きの磁界を形成することができるから、相互の磁
界を相殺してバスバ電極の寄生インダクタンスを低減す
ることができ、半導体素子の駆動時に生じるサージ電圧
を低減することができる。
れ逆向きの磁界を形成することができるから、相互の磁
界を相殺してバスバ電極の寄生インダクタンスを低減す
ることができ、半導体素子の駆動時に生じるサージ電圧
を低減することができる。
【００１２】また、請求項４の発明のように、一対のバ
スバ電極の間には、直接的または前記金属配線を介して
間接的にコンデンサを接続してもよい。
スバ電極の間には、直接的または前記金属配線を介して
間接的にコンデンサを接続してもよい。
【００１３】これにより、コンデンサを外部の回路に接
続するのに比べて、半導体素子の近傍にコンデンサを配
置することができ、半導体素子とコンデンサとの間でバ
スバ電極や外部の回路の配線等によって発生する寄生イ
ンダクタンスを低減することができる。
続するのに比べて、半導体素子の近傍にコンデンサを配
置することができ、半導体素子とコンデンサとの間でバ
スバ電極や外部の回路の配線等によって発生する寄生イ
ンダクタンスを低減することができる。
【００１４】請求項５の発明は、セラミックス基板の表
面には金属薄膜を形成し、該金属薄膜に半導体素子を半
田を用いて接合し、またはセラミックス基板の表面には
接着剤を用いて半導体素子を接合し、セラミックス基板
の裏面には金属薄膜を形成し、該金属薄膜にベースプレ
ートを半田を用いて接合し、またはセラミックス基板の
裏面には接着剤を用いてベースプレートを接合する構成
としたことにある。
面には金属薄膜を形成し、該金属薄膜に半導体素子を半
田を用いて接合し、またはセラミックス基板の表面には
接着剤を用いて半導体素子を接合し、セラミックス基板
の裏面には金属薄膜を形成し、該金属薄膜にベースプレ
ートを半田を用いて接合し、またはセラミックス基板の
裏面には接着剤を用いてベースプレートを接合する構成
としたことにある。
【００１５】これにより、セラミックス基板に対して半
導体素子を半田付けまたは接着によって固定することが
できると共に、ベースプレートに対してセラミックス基
板を半田付けまたは接着によって固定することができ
る。
導体素子を半田付けまたは接着によって固定することが
できると共に、ベースプレートに対してセラミックス基
板を半田付けまたは接着によって固定することができ
る。
【００１６】請求項６の発明は、セラミックス基板と半
導体素子との間には金属板を介在させる構成としたこと
にある。
導体素子との間には金属板を介在させる構成としたこと
にある。
【００１７】これにより、半導体素子を熱伝導性の高い
金属板に接合することができるから、金属板をヒートス
プレッダとして用いることができる。このため、半導体
素子の熱を金属板によって拡散した後にセラミックス
板、ベースプレートに伝達することができると共に、半
導体素子の過渡的な温度上昇を金属板によって吸収する
ことができる。
金属板に接合することができるから、金属板をヒートス
プレッダとして用いることができる。このため、半導体
素子の熱を金属板によって拡散した後にセラミックス
板、ベースプレートに伝達することができると共に、半
導体素子の過渡的な温度上昇を金属板によって吸収する
ことができる。
【００１８】請求項７の発明は、前記絶縁基板を樹脂材
料を用いて形成したことにある。これにより、安価で高
熱抵抗の樹脂材料からなる絶縁基板に金属配線を形成す
ることができ、金属配線に容易に半田付けすることがで
きる。
料を用いて形成したことにある。これにより、安価で高
熱抵抗の樹脂材料からなる絶縁基板に金属配線を形成す
ることができ、金属配線に容易に半田付けすることがで
きる。
【００１９】請求項８の発明のように、絶縁基板はベー
スプレートに対して接着剤を用いて接合してもよい。
スプレートに対して接着剤を用いて接合してもよい。
【００２０】請求項９の発明は、金属配線を導電性金属
材料からなる金属配線板を用いて形成したことにある。
材料からなる金属配線板を用いて形成したことにある。
【００２１】これにより、厚さ寸法の大きな金属配線板
を用いて金属配線を形成することができるから、金属配
線の抵抗を低減することができる。このため、金属配線
に大きな電流が流れるときでも、金属配線での過大なジ
ュール発熱を防止することができる。
を用いて金属配線を形成することができるから、金属配
線の抵抗を低減することができる。このため、金属配線
に大きな電流が流れるときでも、金属配線での過大なジ
ュール発熱を防止することができる。
【００２２】請求項１０の発明は、絶縁基板には金属配
線を含めて貫通し半導体素子の端子を取付けるための端
子孔を設け、ベースプレートには該端子孔と対応した位
置に半導体素子の端子を逃すための逃し孔を設け、前記
半導体素子の端子は前記端子孔と逃し孔とに挿入する構
成としたことにある。
線を含めて貫通し半導体素子の端子を取付けるための端
子孔を設け、ベースプレートには該端子孔と対応した位
置に半導体素子の端子を逃すための逃し孔を設け、前記
半導体素子の端子は前記端子孔と逃し孔とに挿入する構
成としたことにある。
【００２３】これにより、半導体素子の端子を絶縁基板
の端子孔とベースプレートの逃し孔に差し込み、半導体
素子をセラミックス基板側に半田付け実装するときの位
置合わせを容易にできる。
の端子孔とベースプレートの逃し孔に差し込み、半導体
素子をセラミックス基板側に半田付け実装するときの位
置合わせを容易にできる。
【００２４】請求項１１の発明は、絶縁基板には金属配
線を含めて貫通し半導体素子の端子を取付けるための端
子孔を設け、前記半導体素子の端子は、ベースプレート
から離間する方向に向けて延び、該端子孔に挿入されて
前記絶縁基板を前記ベースプレートから離間した位置に
配設する構成としたことにある。
線を含めて貫通し半導体素子の端子を取付けるための端
子孔を設け、前記半導体素子の端子は、ベースプレート
から離間する方向に向けて延び、該端子孔に挿入されて
前記絶縁基板を前記ベースプレートから離間した位置に
配設する構成としたことにある。
【００２５】これにより、セラミックス基板に重ね合わ
せて絶縁基板を配置することができ、半導体装置全体を
小型化することができる。また、絶縁基板がベースプレ
ートに直接接触することはないため、絶縁基板の金属配
線に半田付けを行うときにベースプレートを通じて放熱
することがなく、金属配線を容易に加熱することができ
る。
せて絶縁基板を配置することができ、半導体装置全体を
小型化することができる。また、絶縁基板がベースプレ
ートに直接接触することはないため、絶縁基板の金属配
線に半田付けを行うときにベースプレートを通じて放熱
することがなく、金属配線を容易に加熱することができ
る。
【００２６】請求項１２の発明は、セラミックス基板に
は複数の半導体素子を電気的に並列に設け、該複数の半
導体素子の端子をバスバ電極に形成した複数の端子部に
対して金属配線を介して接続する構成としたことにあ
る。
は複数の半導体素子を電気的に並列に設け、該複数の半
導体素子の端子をバスバ電極に形成した複数の端子部に
対して金属配線を介して接続する構成としたことにあ
る。
【００２７】これにより、複数の半導体素子を絶縁基板
上の金属配線からバスバ電極を経由して容易に接続する
ことができる。そして、各半導体素子はバスバ電極等の
十分に短い経路を介して並列接続することができるか
ら、例えば電源と各半導体素子までの電流経路の長さ寸
法をほぼ等しくすることができ、電流経路毎の寄生イン
ダクタンス差による電流集中をなくすことができる。
上の金属配線からバスバ電極を経由して容易に接続する
ことができる。そして、各半導体素子はバスバ電極等の
十分に短い経路を介して並列接続することができるか
ら、例えば電源と各半導体素子までの電流経路の長さ寸
法をほぼ等しくすることができ、電流経路毎の寄生イン
ダクタンス差による電流集中をなくすことができる。
【００２８】請求項１３の発明のように、半導体素子は
３相インバータ回路またはＨブリッジ回路の一部を構成
してもよい。
３相インバータ回路またはＨブリッジ回路の一部を構成
してもよい。
【００２９】請求項１４の発明のように、半導体素子を
ＭＯＳトランジスタまたは絶縁ゲート型バイポーラトラ
ンジスタによって構成してもよい。
ＭＯＳトランジスタまたは絶縁ゲート型バイポーラトラ
ンジスタによって構成してもよい。
【００３０】
【発明の実施の形態】以下、本発明の実施の形態による
半導体装置を添付図面を参照しつつ詳細に説明する。
半導体装置を添付図面を参照しつつ詳細に説明する。
【００３１】まず、図１および図２は本発明の第１の実
施の形態を示し、図において、１は例えば銅等の導電性
金属材料からなるベースプレートで、該ベースプレート
１は、略四角形の平板状に形成されている。また、ベー
スプレート１の表面１Ａには、後述のセラミックス基板
２、絶縁基板６等が取付けられている。一方、ベースプ
レート１の裏面１Ｂには、例えば放熱フィン等の放熱機
構（図示せず）が設けられている。
施の形態を示し、図において、１は例えば銅等の導電性
金属材料からなるベースプレートで、該ベースプレート
１は、略四角形の平板状に形成されている。また、ベー
スプレート１の表面１Ａには、後述のセラミックス基板
２、絶縁基板６等が取付けられている。一方、ベースプ
レート１の裏面１Ｂには、例えば放熱フィン等の放熱機
構（図示せず）が設けられている。
【００３２】２はベースプレート１の表面１Ａに設けら
れた絶縁性のセラミックス基板で、該セラミックス基板
２は、例えば窒化アルミニウム等の低熱抵抗、高熱伝導
性を有する材料によって略四角形の平板状に形成され、
その表面と裏面とには金属材料からなる金属薄膜２Ａ，
２Ｂが例えば全面に亘って形成されている。そして、セ
ラミックス基板２は、その裏面の金属薄膜２Ｂが半田３
を用いてベースプレート１の表面１Ａに接合されてい
る。
れた絶縁性のセラミックス基板で、該セラミックス基板
２は、例えば窒化アルミニウム等の低熱抵抗、高熱伝導
性を有する材料によって略四角形の平板状に形成され、
その表面と裏面とには金属材料からなる金属薄膜２Ａ，
２Ｂが例えば全面に亘って形成されている。そして、セ
ラミックス基板２は、その裏面の金属薄膜２Ｂが半田３
を用いてベースプレート１の表面１Ａに接合されてい
る。
【００３３】４はセラミックス基板２の表面に設けられ
た半導体素子としてのＭＯＳＦＥＴで、該ＭＯＳＦＥＴ
４は、例えば略四角形状のパッケージとして一体に形成
され、その一側面からソース端子Ｓ、ドレイン端子Ｄ，
ゲート端子Ｇが延びている。また、ＭＯＳＦＥＴ４は、
その裏面側が半田５を用いてセラミックス基板２表面の
金属薄膜２Ａに接合されている。そして、ＭＯＳＦＥＴ
４から発生した熱は、その裏面側からセラミックス基板
２を通じてベースプレート１に伝達されるものである。
た半導体素子としてのＭＯＳＦＥＴで、該ＭＯＳＦＥＴ
４は、例えば略四角形状のパッケージとして一体に形成
され、その一側面からソース端子Ｓ、ドレイン端子Ｄ，
ゲート端子Ｇが延びている。また、ＭＯＳＦＥＴ４は、
その裏面側が半田５を用いてセラミックス基板２表面の
金属薄膜２Ａに接合されている。そして、ＭＯＳＦＥＴ
４から発生した熱は、その裏面側からセラミックス基板
２を通じてベースプレート１に伝達されるものである。
【００３４】６はセラミックス基板２の近傍に位置して
ベースプレート１の表面１Ａに設けられた絶縁基板で、
該絶縁基板６は、例えばガラスエポキシ樹脂等の高熱抵
抗を有する絶縁性の樹脂材料によって形成され、その表
面には金属箔からなる例えば２つの金属配線６Ａ，６Ｂ
が形成されている。また、絶縁基板６は、その裏面が接
着剤７を用いてベースプレート１に接合されると共に、
金属配線６ＡにはＭＯＳＦＥＴ４のソース端子Ｓが半田
付けされ、金属配線６Ｂにはドレイン端子Ｄが半田付け
されている。
ベースプレート１の表面１Ａに設けられた絶縁基板で、
該絶縁基板６は、例えばガラスエポキシ樹脂等の高熱抵
抗を有する絶縁性の樹脂材料によって形成され、その表
面には金属箔からなる例えば２つの金属配線６Ａ，６Ｂ
が形成されている。また、絶縁基板６は、その裏面が接
着剤７を用いてベースプレート１に接合されると共に、
金属配線６ＡにはＭＯＳＦＥＴ４のソース端子Ｓが半田
付けされ、金属配線６Ｂにはドレイン端子Ｄが半田付け
されている。
【００３５】８は絶縁基板６の表面に設けられたバスバ
電極で、該バスバ電極８は、例えば導電性の金属板をＬ
字状に屈曲させることによって形成され、その一端が金
属配線６Ａに半田付けによって接合され、ＭＯＳＦＥＴ
４のドレイン端子Ｄに接続されている。
電極で、該バスバ電極８は、例えば導電性の金属板をＬ
字状に屈曲させることによって形成され、その一端が金
属配線６Ａに半田付けによって接合され、ＭＯＳＦＥＴ
４のドレイン端子Ｄに接続されている。
【００３６】本実施の形態による半導体装置は上述の如
き構成を有するもので、次にその作動について説明す
る。
き構成を有するもので、次にその作動について説明す
る。
【００３７】まず、ＭＯＳＦＥＴ４のゲート端子Ｇに正
の電圧を入力する。このとき、ゲート端子Ｇに印加され
るゲート電圧が所定のしきい値以上に上昇すると、ＭＯ
ＳＦＥＴ４はＯＮ状態となってソース端子Ｓとドレイン
端子Ｄとの間に電流が流れる。
の電圧を入力する。このとき、ゲート端子Ｇに印加され
るゲート電圧が所定のしきい値以上に上昇すると、ＭＯ
ＳＦＥＴ４はＯＮ状態となってソース端子Ｓとドレイン
端子Ｄとの間に電流が流れる。
【００３８】然るに、本実施の形態では、ベースプレー
ト１の表面１Ａには、セラミックス基板２と絶縁基板６
とを設け、セラミックス基板２の表面にはＭＯＳＦＥＴ
４を設け、該ＭＯＳＦＥＴ４のソース端子Ｓ、ドレイン
端子Ｄを絶縁基板６の金属配線６Ａ，６Ｂに接続すると
共に、該金属配線６Ａ，６Ｂにバスバ電極８を接続する
構成としたから、高価なセラミックス基板２に金属配線
を設ける必要がなく、セラミックス基板２を小型化する
ことができる。また、絶縁基板６を樹脂材料を用いて形
成したから、安価な樹脂材料からなる絶縁基板６に金属
配線６Ａ，６Ｂを形成することができ、製造コストを低
減することができる。
ト１の表面１Ａには、セラミックス基板２と絶縁基板６
とを設け、セラミックス基板２の表面にはＭＯＳＦＥＴ
４を設け、該ＭＯＳＦＥＴ４のソース端子Ｓ、ドレイン
端子Ｄを絶縁基板６の金属配線６Ａ，６Ｂに接続すると
共に、該金属配線６Ａ，６Ｂにバスバ電極８を接続する
構成としたから、高価なセラミックス基板２に金属配線
を設ける必要がなく、セラミックス基板２を小型化する
ことができる。また、絶縁基板６を樹脂材料を用いて形
成したから、安価な樹脂材料からなる絶縁基板６に金属
配線６Ａ，６Ｂを形成することができ、製造コストを低
減することができる。
【００３９】また、金属配線６Ａ，６Ｂはセラミックス
基板２に比べて高熱抵抗の絶縁基板６に形成したから、
例えば半田付け時に金属配線６Ａ，６Ｂに加えた熱が絶
縁基板６を通じてベースプレート１側に向けて放熱する
のを抑制することができ、金属配線６Ａ，６Ｂを容易に
加熱することができる。このため、金属配線６Ａ，６Ｂ
に対してＭＯＳＦＥＴ４のソース端子Ｓ、ドレイン端子
Ｄやバスバ電極８を容易に半田付けすることができる。
基板２に比べて高熱抵抗の絶縁基板６に形成したから、
例えば半田付け時に金属配線６Ａ，６Ｂに加えた熱が絶
縁基板６を通じてベースプレート１側に向けて放熱する
のを抑制することができ、金属配線６Ａ，６Ｂを容易に
加熱することができる。このため、金属配線６Ａ，６Ｂ
に対してＭＯＳＦＥＴ４のソース端子Ｓ、ドレイン端子
Ｄやバスバ電極８を容易に半田付けすることができる。
【００４０】一方、ＭＯＳＦＥＴ４はベースプレート１
上に面実装したから、ＭＯＳＦＥＴ４からベースプレー
ト１に向けて流れる熱流の距離が短いのに加え、面実装
されたＭＯＳＦＥＴ４からはベースプレート１全体に向
けて熱が広がり易い。このため、ＭＯＳＦＥＴ４とベー
スプレート１との間の熱抵抗を十分に小さくすることが
でき、ＭＯＳＦＥＴ４で生じる熱は、セラミックス基板
２を経由してベースプレート１から十分に低熱抵抗で放
熱することができる。
上に面実装したから、ＭＯＳＦＥＴ４からベースプレー
ト１に向けて流れる熱流の距離が短いのに加え、面実装
されたＭＯＳＦＥＴ４からはベースプレート１全体に向
けて熱が広がり易い。このため、ＭＯＳＦＥＴ４とベー
スプレート１との間の熱抵抗を十分に小さくすることが
でき、ＭＯＳＦＥＴ４で生じる熱は、セラミックス基板
２を経由してベースプレート１から十分に低熱抵抗で放
熱することができる。
【００４１】次に、図３は第２の実施の形態による半導
体装置を示し、本実施の形態の特徴は、絶縁基板の表面
には金属配線として金属配線板を設けたことにある。な
お、本実施の形態では第１の実施の形態と同一の構成要
素に同一の符号を付し、その説明を省略するものとす
る。
体装置を示し、本実施の形態の特徴は、絶縁基板の表面
には金属配線として金属配線板を設けたことにある。な
お、本実施の形態では第１の実施の形態と同一の構成要
素に同一の符号を付し、その説明を省略するものとす
る。
【００４２】１１は本実施の形態による金属配線として
の金属配線板で、該金属配線板１１は、導電性金属材料
からなる板体によって形成され、例えば数百μｍ〜１ｍ
ｍ程度の厚さ寸法を有している。そして、金属配線板１
１は、例えば接着剤等を用いて絶縁基板６の表面に貼着
され、ＭＯＳＦＥＴ４のドレイン端子Ｄ等が接続される
と共に、バスバ電極８が接続されている。
の金属配線板で、該金属配線板１１は、導電性金属材料
からなる板体によって形成され、例えば数百μｍ〜１ｍ
ｍ程度の厚さ寸法を有している。そして、金属配線板１
１は、例えば接着剤等を用いて絶縁基板６の表面に貼着
され、ＭＯＳＦＥＴ４のドレイン端子Ｄ等が接続される
と共に、バスバ電極８が接続されている。
【００４３】かくして、本実施の形態でも第１の実施の
形態と同様の作用効果を得ることができる。
形態と同様の作用効果を得ることができる。
【００４４】ここで、第１の実施の形態のように金属配
線を金属箔に形成した場合にはその厚さ寸法が数十μｍ
程度であるため、例えば数十Ａ程度以上の大電流を流す
とジュール損失による発熱が顕著になり、装置全体が温
度上昇し易く、消費電力が増大するという問題がある。
線を金属箔に形成した場合にはその厚さ寸法が数十μｍ
程度であるため、例えば数十Ａ程度以上の大電流を流す
とジュール損失による発熱が顕著になり、装置全体が温
度上昇し易く、消費電力が増大するという問題がある。
【００４５】一方、絶縁基板６に設ける金属配線はＭＯ
ＳＦＥＴ４とバスバ電極８等との接続に用いるものであ
り、微細なパターンを形成する必要はない。このため、
本実施の形態では、例えば数百μｍ〜１ｍｍ程度の大き
な厚さ寸法を有する金属配線板１１を用いて金属配線を
形成している。
ＳＦＥＴ４とバスバ電極８等との接続に用いるものであ
り、微細なパターンを形成する必要はない。このため、
本実施の形態では、例えば数百μｍ〜１ｍｍ程度の大き
な厚さ寸法を有する金属配線板１１を用いて金属配線を
形成している。
【００４６】この結果、第１の実施の形態に比べて金属
配線板１１の抵抗を低減することができ、金属配線板１
１に大きな電流が流れるときでも、金属配線板１１での
過大なジュール発熱を防止することができる。
配線板１１の抵抗を低減することができ、金属配線板１
１に大きな電流が流れるときでも、金属配線板１１での
過大なジュール発熱を防止することができる。
【００４７】次に、図４は第３の実施の形態による半導
体装置を示し、本実施の形態の特徴は、絶縁基板には端
子孔を貫通して設けると共に、ベースプレートには端子
孔と対応した位置に逃し孔を設け、ＭＯＳＦＥＴの端子
はこれらの端子孔と逃し孔とに挿入する構成としたこと
にある。なお、本実施の形態では第１の実施の形態と同
一の構成要素に同一の符号を付し、その説明を省略する
ものとする。
体装置を示し、本実施の形態の特徴は、絶縁基板には端
子孔を貫通して設けると共に、ベースプレートには端子
孔と対応した位置に逃し孔を設け、ＭＯＳＦＥＴの端子
はこれらの端子孔と逃し孔とに挿入する構成としたこと
にある。なお、本実施の形態では第１の実施の形態と同
一の構成要素に同一の符号を付し、その説明を省略する
ものとする。
【００４８】２１は絶縁基板６に設けられた端子孔で、
該端子孔２１は、金属配線６Ａを含めて絶縁基板６を貫
通して設けられている。ここで、ＭＯＳＦＥＴ４のドレ
イン端子Ｄは、ベースプレート１に向けてＬ字状に屈曲
して延びている。そして、端子孔２１には、絶縁基板６
の表面側から裏面側に向けてドレイン端子Ｄが挿入され
ると共に、ドレイン端子Ｄと金属配線６Ａとは半田付け
によって接合されている。
該端子孔２１は、金属配線６Ａを含めて絶縁基板６を貫
通して設けられている。ここで、ＭＯＳＦＥＴ４のドレ
イン端子Ｄは、ベースプレート１に向けてＬ字状に屈曲
して延びている。そして、端子孔２１には、絶縁基板６
の表面側から裏面側に向けてドレイン端子Ｄが挿入され
ると共に、ドレイン端子Ｄと金属配線６Ａとは半田付け
によって接合されている。
【００４９】２２は端子孔２１と対応した位置でベース
プレート１に貫通して設けられた逃し孔で、該逃し孔２
２は、ドレイン端子Ｄとの接触を避けるために、例えば
端子孔２１よりも大きな内径寸法をもって形成され、端
子孔２１と連通すると共に、ドレイン端子Ｄの先端が挿
入されるものである。
プレート１に貫通して設けられた逃し孔で、該逃し孔２
２は、ドレイン端子Ｄとの接触を避けるために、例えば
端子孔２１よりも大きな内径寸法をもって形成され、端
子孔２１と連通すると共に、ドレイン端子Ｄの先端が挿
入されるものである。
【００５０】かくして、本実施の形態でも第１の実施の
形態と同様の作用効果を得ることができる。
形態と同様の作用効果を得ることができる。
【００５１】しかし、本実施の形態では、絶縁基板６に
は端子孔２１を貫通して設けると共に、ベースプレート
１には端子孔２１と対応した位置に逃し孔２２を設け、
ＭＯＳＦＥＴ４の端子はこれらの端子孔２１と逃し孔２
２とに挿入する構成としたから、ＭＯＳＦＥＴ４のドレ
イン端子Ｄを絶縁基板６の端子孔２１とベースプレート
１の逃し孔２２に差し込むことによって、ＭＯＳＦＥＴ
４をセラミックス基板２側に半田付け実装するときの位
置合わせを容易にできる。
は端子孔２１を貫通して設けると共に、ベースプレート
１には端子孔２１と対応した位置に逃し孔２２を設け、
ＭＯＳＦＥＴ４の端子はこれらの端子孔２１と逃し孔２
２とに挿入する構成としたから、ＭＯＳＦＥＴ４のドレ
イン端子Ｄを絶縁基板６の端子孔２１とベースプレート
１の逃し孔２２に差し込むことによって、ＭＯＳＦＥＴ
４をセラミックス基板２側に半田付け実装するときの位
置合わせを容易にできる。
【００５２】また、ベースプレート１に開口して設けた
逃し孔２２は端子孔２１よりもその内径寸法を大きくし
たから、ドレイン端子Ｄ等がベースプレート１に接触す
ることがなく、ＭＯＳＦＥＴ４の端子とベースプレート
１とが電気的に短絡するのを防ぎ、信頼性を向上するこ
とができる。
逃し孔２２は端子孔２１よりもその内径寸法を大きくし
たから、ドレイン端子Ｄ等がベースプレート１に接触す
ることがなく、ＭＯＳＦＥＴ４の端子とベースプレート
１とが電気的に短絡するのを防ぎ、信頼性を向上するこ
とができる。
【００５３】次に、図５は第４の実施の形態による半導
体装置を示し、本実施の形態の特徴は、絶縁基板には端
子孔を設けると共に、ＭＯＳＦＥＴの端子をベースプレ
ートから離間する方向に向けて延ばし、端子を端子孔に
挿入して絶縁基板をベースプレートから離間した位置に
配設する構成としたことにある。なお、本実施の形態で
は第１の実施の形態と同一の構成要素に同一の符号を付
し、その説明を省略するものとする。
体装置を示し、本実施の形態の特徴は、絶縁基板には端
子孔を設けると共に、ＭＯＳＦＥＴの端子をベースプレ
ートから離間する方向に向けて延ばし、端子を端子孔に
挿入して絶縁基板をベースプレートから離間した位置に
配設する構成としたことにある。なお、本実施の形態で
は第１の実施の形態と同一の構成要素に同一の符号を付
し、その説明を省略するものとする。
【００５４】３１は絶縁基板６に設けられた端子孔で、
該端子孔３１は、金属配線６Ａを含めて絶縁基板６を貫
通して設けられている。ここで、ＭＯＳＦＥＴ４のドレ
イン端子Ｄは、ベースプレート１から離間する方向に向
けてＬ字状に屈曲して延びている。そして、端子孔３１
には、絶縁基板６の裏面側から表面側に向けてドレイン
端子Ｄが挿入されると共に、ドレイン端子Ｄと金属配線
６Ａとは半田付けによって接合されている。
該端子孔３１は、金属配線６Ａを含めて絶縁基板６を貫
通して設けられている。ここで、ＭＯＳＦＥＴ４のドレ
イン端子Ｄは、ベースプレート１から離間する方向に向
けてＬ字状に屈曲して延びている。そして、端子孔３１
には、絶縁基板６の裏面側から表面側に向けてドレイン
端子Ｄが挿入されると共に、ドレイン端子Ｄと金属配線
６Ａとは半田付けによって接合されている。
【００５５】これにより、絶縁基板６はベースプレート
１から離間した位置に配置され、絶縁基板６とセラミッ
クス基板２とはその一部が重なり合った状態となってい
る。なお、絶縁基板６とベースプレート１との間には絶
縁基板６を支持するスペーサ３２を設ける構成としても
よい。
１から離間した位置に配置され、絶縁基板６とセラミッ
クス基板２とはその一部が重なり合った状態となってい
る。なお、絶縁基板６とベースプレート１との間には絶
縁基板６を支持するスペーサ３２を設ける構成としても
よい。
【００５６】かくして、本実施の形態でも第１の実施の
形態と同様の作用効果を得ることができる。
形態と同様の作用効果を得ることができる。
【００５７】しかし、本実施の形態では、絶縁基板６に
は端子孔３１を設けると共に、ＭＯＳＦＥＴ４の端子を
ベースプレート１から離間する方向に向けて延ばし、端
子孔３１に挿入して絶縁基板６をベースプレート１から
離間した位置に配設する構成としたから、セラミックス
基板２に重ね合わせて絶縁基板６を配置することがで
き、半導体装置全体を小型化することができる。
は端子孔３１を設けると共に、ＭＯＳＦＥＴ４の端子を
ベースプレート１から離間する方向に向けて延ばし、端
子孔３１に挿入して絶縁基板６をベースプレート１から
離間した位置に配設する構成としたから、セラミックス
基板２に重ね合わせて絶縁基板６を配置することがで
き、半導体装置全体を小型化することができる。
【００５８】また、絶縁基板６がベースプレート１に直
接接触することはないため、絶縁基板６の金属配線６Ａ
にＭＯＳＦＥＴ４の端子を半田付けするときにベースプ
レート１を通じて放熱することがなく、金属配線６Ａを
容易に加熱することができ、ＭＯＳＦＥＴ４の端子を容
易に半田付けすることができる。
接接触することはないため、絶縁基板６の金属配線６Ａ
にＭＯＳＦＥＴ４の端子を半田付けするときにベースプ
レート１を通じて放熱することがなく、金属配線６Ａを
容易に加熱することができ、ＭＯＳＦＥＴ４の端子を容
易に半田付けすることができる。
【００５９】次に、図６ないし図８は第５の実施の形態
による半導体装置を示し、本実施の形態の特徴は、ベー
スプレート上に相互に直列接続される２個のＭＯＳＦＥ
Ｔを実装し、各ＭＯＳＦＥＴに接続された一対のバスバ
電極を相互に逆向きの電流が流れるように対向して配置
する構成としたことにある。なお、本実施の形態では第
１の実施の形態と同一の構成要素に同一の符号を付し、
その説明を省略するものとする。
による半導体装置を示し、本実施の形態の特徴は、ベー
スプレート上に相互に直列接続される２個のＭＯＳＦＥ
Ｔを実装し、各ＭＯＳＦＥＴに接続された一対のバスバ
電極を相互に逆向きの電流が流れるように対向して配置
する構成としたことにある。なお、本実施の形態では第
１の実施の形態と同一の構成要素に同一の符号を付し、
その説明を省略するものとする。
【００６０】４１は導電性金属材料からなるベースプレ
ートで、該ベースプレート４１は、略四角形の平板状に
形成されている。また、ベースプレート４１の表面４１
Ａには、２枚のセラミックス基板２と後述する１枚の絶
縁基板４２等が取付けられると共に、２枚のセラミック
ス基板２にはＭＯＳＦＥＴ４がそれぞれ取付けられてい
る。一方、ベースプレート４１の裏面４１Ｂには、例え
ば放熱フィン等の放熱機構（図示せず）が設けられてい
る。
ートで、該ベースプレート４１は、略四角形の平板状に
形成されている。また、ベースプレート４１の表面４１
Ａには、２枚のセラミックス基板２と後述する１枚の絶
縁基板４２等が取付けられると共に、２枚のセラミック
ス基板２にはＭＯＳＦＥＴ４がそれぞれ取付けられてい
る。一方、ベースプレート４１の裏面４１Ｂには、例え
ば放熱フィン等の放熱機構（図示せず）が設けられてい
る。
【００６１】４２は２枚のセラミックス基板２間に位置
してベースプレート４１の表面４１Ａに設けられた絶縁
基板で、該絶縁基板４２は、例えばガラスエポキシ樹脂
等の高熱抵抗を有する樹脂材料によって形成され、その
表面には金属箔からなる例えば３つの金属配線４２Ａ，
４２Ｂ，４２Ｃが形成されている。そして、金属配線４
２Ａ，４２Ｂは左，右に離間して配設され、金属配線４
２Ｃは金属配線４２Ａ，４２Ｂと前，後方向で離間して
左，右方向に延びている。
してベースプレート４１の表面４１Ａに設けられた絶縁
基板で、該絶縁基板４２は、例えばガラスエポキシ樹脂
等の高熱抵抗を有する樹脂材料によって形成され、その
表面には金属箔からなる例えば３つの金属配線４２Ａ，
４２Ｂ，４２Ｃが形成されている。そして、金属配線４
２Ａ，４２Ｂは左，右に離間して配設され、金属配線４
２Ｃは金属配線４２Ａ，４２Ｂと前，後方向で離間して
左，右方向に延びている。
【００６２】また、絶縁基板４２は、その裏面が接着剤
４３を用いてベースプレート４１に接合されている。そ
して、金属配線４２Ａには一方のＭＯＳＦＥＴ４のソー
ス端子Ｓが半田付けされ、金属配線４２Ｂには他方のＭ
ＯＳＦＥＴ４のドレイン端子Ｄが半田付けされると共
に、金属配線４２Ｃには一方のＭＯＳＦＥＴ４のドレイ
ン端子Ｄと他方のＭＯＳＦＥＴ４のソース端子Ｓが半田
付けされている。
４３を用いてベースプレート４１に接合されている。そ
して、金属配線４２Ａには一方のＭＯＳＦＥＴ４のソー
ス端子Ｓが半田付けされ、金属配線４２Ｂには他方のＭ
ＯＳＦＥＴ４のドレイン端子Ｄが半田付けされると共
に、金属配線４２Ｃには一方のＭＯＳＦＥＴ４のドレイ
ン端子Ｄと他方のＭＯＳＦＥＴ４のソース端子Ｓが半田
付けされている。
【００６３】４４，４５は絶縁基板４２の表面に設けら
れた一対のバスバ電極で、これらのバスバ電極４４，４
５は、例えば金属板をＬ字状に屈曲させることによって
形成され、その一端が金属配線４２Ａ，４２Ｂにそれぞ
れ半田付けによって接合されている。また、２個のバス
バ電極４４，４５は互いに対向して配置されると共に、
僅かな隙間を介して相互に接近した状態で平行に延びて
いる。
れた一対のバスバ電極で、これらのバスバ電極４４，４
５は、例えば金属板をＬ字状に屈曲させることによって
形成され、その一端が金属配線４２Ａ，４２Ｂにそれぞ
れ半田付けによって接合されている。また、２個のバス
バ電極４４，４５は互いに対向して配置されると共に、
僅かな隙間を介して相互に接近した状態で平行に延びて
いる。
【００６４】そして、バスバ電極４４，４５は、例えば
駆動電源（図示せず）に接続される高電位電圧側バスバ
電極とアースに接続される低電位電圧側バスバ電極とを
それぞれ構成している。また、金属配線４２Ｃは出力端
子（図示せず）に接続される。これにより、ＭＯＳＦＥ
Ｔ４がスイッチングを行う遷移状態となったときに、バ
スバ電極４４，４５には互いに逆向きの電流が流れるも
のである。
駆動電源（図示せず）に接続される高電位電圧側バスバ
電極とアースに接続される低電位電圧側バスバ電極とを
それぞれ構成している。また、金属配線４２Ｃは出力端
子（図示せず）に接続される。これにより、ＭＯＳＦＥ
Ｔ４がスイッチングを行う遷移状態となったときに、バ
スバ電極４４，４５には互いに逆向きの電流が流れるも
のである。
【００６５】かくして、本実施の形態でも第１の実施の
形態と同様の作用効果を得ることができる。
形態と同様の作用効果を得ることができる。
【００６６】しかし、本実施の形態では、一対のバスバ
電極４４，４５を相互に逆向きの電流が流れるように対
向して配置したから、バスバ電極４４の周囲に形成され
る磁界とバスバ電極４５の周囲に形成される磁界とを逆
向きに発生されることができる。このため、バスバ電極
４４，４５相互の磁界を相殺することができるから、バ
スバ電極４４，４５の寄生インダクタンスを低減でき、
ＭＯＳＦＥＴ４駆動時のサージ電圧を低減することがで
きる。この結果、サージ電圧によるＭＯＳＦＥＴ４等の
損傷を防止でき、信頼性を向上させることができる。
電極４４，４５を相互に逆向きの電流が流れるように対
向して配置したから、バスバ電極４４の周囲に形成され
る磁界とバスバ電極４５の周囲に形成される磁界とを逆
向きに発生されることができる。このため、バスバ電極
４４，４５相互の磁界を相殺することができるから、バ
スバ電極４４，４５の寄生インダクタンスを低減でき、
ＭＯＳＦＥＴ４駆動時のサージ電圧を低減することがで
きる。この結果、サージ電圧によるＭＯＳＦＥＴ４等の
損傷を防止でき、信頼性を向上させることができる。
【００６７】また、２個のＭＯＳＦＥＴ４を放熱特性を
損なうことなく、絶縁基板４２を挟んで対向した位置に
配置できるから、寄生インダクタンスをより一層低減す
ることができる。
損なうことなく、絶縁基板４２を挟んで対向した位置に
配置できるから、寄生インダクタンスをより一層低減す
ることができる。
【００６８】なお、第５の実施の形態では、絶縁基板４
２をベースプレート４１の表面４１Ａに接着する構成と
したが、図９に示す第１の変形例のように第４の実施の
形態と同様に絶縁基板４２をベースプレート４１から離
間して配置する構成としてもよい。
２をベースプレート４１の表面４１Ａに接着する構成と
したが、図９に示す第１の変形例のように第４の実施の
形態と同様に絶縁基板４２をベースプレート４１から離
間して配置する構成としてもよい。
【００６９】この場合、絶縁基板４２には貫通した端子
孔４６を穿設すると共に、該端子孔４６に絶縁基板４２
の裏面側から表面側に向けてＭＯＳＦＥＴ４の端子を挿
入するものである。これにより、第４の実施の形態と同
様の作用効果を得ることができる。なお、絶縁基板４２
とベースプレート４１との間にはスペーサ４７を設ける
構成としてもよい。
孔４６を穿設すると共に、該端子孔４６に絶縁基板４２
の裏面側から表面側に向けてＭＯＳＦＥＴ４の端子を挿
入するものである。これにより、第４の実施の形態と同
様の作用効果を得ることができる。なお、絶縁基板４２
とベースプレート４１との間にはスペーサ４７を設ける
構成としてもよい。
【００７０】次に、図１０および図１１は第６の実施の
形態による半導体装置を示し、本実施の形態の特徴は、
ベースプレート上に相互に直列接続される２個のＭＯＳ
ＦＥＴを実装し、各ＭＯＳＦＥＴに接続された一対のバ
スバ電極を相互に逆向きの電流が流れるように対向して
配置すると共に、これら一対のバスバ電極にはコンデン
サを接続する構成としたことにある。なお、本実施の形
態では第１の実施の形態と同一の構成要素に同一の符号
を付し、その説明を省略するものとする。
形態による半導体装置を示し、本実施の形態の特徴は、
ベースプレート上に相互に直列接続される２個のＭＯＳ
ＦＥＴを実装し、各ＭＯＳＦＥＴに接続された一対のバ
スバ電極を相互に逆向きの電流が流れるように対向して
配置すると共に、これら一対のバスバ電極にはコンデン
サを接続する構成としたことにある。なお、本実施の形
態では第１の実施の形態と同一の構成要素に同一の符号
を付し、その説明を省略するものとする。
【００７１】５１は導電性金属材料からなるベースプレ
ートで、該ベースプレート５１は、略四角形の平板状に
形成されている。また、ベースプレート５１の表面５１
Ａには、２枚のセラミックス基板２と後述する１枚の絶
縁基板５２等が取付けられると共に、２枚のセラミック
ス基板２にはＭＯＳＦＥＴ４がそれぞれ取付けられてい
る。一方、ベースプレート５１の裏面５１Ｂには、例え
ば放熱フィン等の放熱機構（図示せず）が設けられてい
る。
ートで、該ベースプレート５１は、略四角形の平板状に
形成されている。また、ベースプレート５１の表面５１
Ａには、２枚のセラミックス基板２と後述する１枚の絶
縁基板５２等が取付けられると共に、２枚のセラミック
ス基板２にはＭＯＳＦＥＴ４がそれぞれ取付けられてい
る。一方、ベースプレート５１の裏面５１Ｂには、例え
ば放熱フィン等の放熱機構（図示せず）が設けられてい
る。
【００７２】５２は２枚のセラミックス基板２間に位置
してベースプレート５１の表面５１Ａに設けられた絶縁
基板で、該絶縁基板５２は、例えばガラスエポキシ樹脂
等の高熱抵抗を有する樹脂材料によって形成され、その
表面には金属箔からなる例えば３つの金属配線５２Ａ，
５２Ｂ，５２Ｃが形成されている。
してベースプレート５１の表面５１Ａに設けられた絶縁
基板で、該絶縁基板５２は、例えばガラスエポキシ樹脂
等の高熱抵抗を有する樹脂材料によって形成され、その
表面には金属箔からなる例えば３つの金属配線５２Ａ，
５２Ｂ，５２Ｃが形成されている。
【００７３】また、絶縁基板５２は、その裏面が接着剤
５３を用いてベースプレート５１に接合されている。そ
して、金属配線５２Ａには一方のＭＯＳＦＥＴ４のソー
ス端子Ｓが半田付けされ、金属配線５２Ｂには他方のＭ
ＯＳＦＥＴ４のドレイン端子Ｄが半田付けされると共
に、金属配線５２Ｃには一方のＭＯＳＦＥＴ４のドレイ
ン端子Ｄと他方のＭＯＳＦＥＴ４のソース端子Ｓが半田
付けされている。これにより、２個のＭＯＳＦＥＴ４は
相互に直列接続されている。
５３を用いてベースプレート５１に接合されている。そ
して、金属配線５２Ａには一方のＭＯＳＦＥＴ４のソー
ス端子Ｓが半田付けされ、金属配線５２Ｂには他方のＭ
ＯＳＦＥＴ４のドレイン端子Ｄが半田付けされると共
に、金属配線５２Ｃには一方のＭＯＳＦＥＴ４のドレイ
ン端子Ｄと他方のＭＯＳＦＥＴ４のソース端子Ｓが半田
付けされている。これにより、２個のＭＯＳＦＥＴ４は
相互に直列接続されている。
【００７４】５４，５５は絶縁基板５２の表面に設けら
れた一対のバスバ電極で、これらのバスバ電極５４，５
５は、例えば金属板をＬ字状に屈曲させることによって
形成され、その一端が金属配線５２Ａ，５２Ｂにそれぞ
れ半田付けによって接合されている。また、２個のバス
バ電極５４，５５は互いに対向して配置されると共に、
僅かな隙間を介して相互に接近した状態で平行に延びて
いる。
れた一対のバスバ電極で、これらのバスバ電極５４，５
５は、例えば金属板をＬ字状に屈曲させることによって
形成され、その一端が金属配線５２Ａ，５２Ｂにそれぞ
れ半田付けによって接合されている。また、２個のバス
バ電極５４，５５は互いに対向して配置されると共に、
僅かな隙間を介して相互に接近した状態で平行に延びて
いる。
【００７５】そして、バスバ電極５４，５５は、高電位
電圧側バスバ電極と低電位電圧側バスバ電極とをそれぞ
れ構成している。また、金属配線５２Ｃは出力端子（図
示せず）に接続される。これにより、ＭＯＳＦＥＴ４が
スイッチング動作を行う遷移状態となったときに、バス
バ電極５４，５５には、互いに逆向きの電流が流れるも
のである。
電圧側バスバ電極と低電位電圧側バスバ電極とをそれぞ
れ構成している。また、金属配線５２Ｃは出力端子（図
示せず）に接続される。これにより、ＭＯＳＦＥＴ４が
スイッチング動作を行う遷移状態となったときに、バス
バ電極５４，５５には、互いに逆向きの電流が流れるも
のである。
【００７６】５６は一対のバスバ電極５４，５５に接続
されたコンデンサで、該コンデンサ５６は、バスバ電極
５４，５５がＬ字状に立上って部位に半田付け等によっ
て接続されている。そして、コンデンサ５６は、ＭＯＳ
ＦＥＴ４のＯＮ状態とＯＦＦ状態とを切換えるときに電
源コンデンサとして作用するものである。
されたコンデンサで、該コンデンサ５６は、バスバ電極
５４，５５がＬ字状に立上って部位に半田付け等によっ
て接続されている。そして、コンデンサ５６は、ＭＯＳ
ＦＥＴ４のＯＮ状態とＯＦＦ状態とを切換えるときに電
源コンデンサとして作用するものである。
【００７７】かくして、本実施の形態でも第１の実施の
形態と同様の作用効果を得ることができると共に、一対
のバスバ電極５４，５５を相互に逆向きの電流が流れる
ように対向して配置したから、第５の実施の形態と同様
にバスバ電極５４，５５の寄生インダクタンスを低減で
きる。
形態と同様の作用効果を得ることができると共に、一対
のバスバ電極５４，５５を相互に逆向きの電流が流れる
ように対向して配置したから、第５の実施の形態と同様
にバスバ電極５４，５５の寄生インダクタンスを低減で
きる。
【００７８】また、本実施の形態では、一対のバスバ電
極５４，５５にコンデンサ５６を接続したから、ＭＯＳ
ＦＥＴ４の間近にコンデンサ５６を接続することができ
る。このため、ＭＯＳＦＥＴ４とコンデンサ５６との間
の距離を短くすることができ、例えば図１１中に破線で
示す比較例ように外部にコンデンサ５７を接続した場合
に比べて、ＭＯＳＦＥＴ４とコンデンサ５６との間に発
生する寄生インダクタンスを低減することができる。
極５４，５５にコンデンサ５６を接続したから、ＭＯＳ
ＦＥＴ４の間近にコンデンサ５６を接続することができ
る。このため、ＭＯＳＦＥＴ４とコンデンサ５６との間
の距離を短くすることができ、例えば図１１中に破線で
示す比較例ように外部にコンデンサ５７を接続した場合
に比べて、ＭＯＳＦＥＴ４とコンデンサ５６との間に発
生する寄生インダクタンスを低減することができる。
【００７９】また、バスバ電極５４，５５が立上った部
位にコンデンサ５６を実装したから、半導体装置の集積
度を損なうことなくコンデンサ５６を取付けることがで
きる。特に、予めバスバ電極５４，５５にコンデンサ５
６を実装した後、バスバ電極５４，５５を絶縁基板５２
上に実装することによって、コンデンサ５６をバスバ電
極５４，５５が立上った部位に容易に接続することがで
きる。
位にコンデンサ５６を実装したから、半導体装置の集積
度を損なうことなくコンデンサ５６を取付けることがで
きる。特に、予めバスバ電極５４，５５にコンデンサ５
６を実装した後、バスバ電極５４，５５を絶縁基板５２
上に実装することによって、コンデンサ５６をバスバ電
極５４，５５が立上った部位に容易に接続することがで
きる。
【００８０】なお、第６の実施の形態では、バスバ電極
５４，５５に直接的にコンデンサ５６を取付けるものと
したが、図１０中に二点鎖線で示すように絶縁基板５２
の金属配線５２Ａ，５２Ｂを介して間接的にコンデンサ
５６′を接続する構成としてもよい。これにより、コン
デンサ５６′をさらにＭＯＳＦＥＴ４に近い部分に接続
することができるから、より一層寄生インダクタンスを
小さくすることができる。
５４，５５に直接的にコンデンサ５６を取付けるものと
したが、図１０中に二点鎖線で示すように絶縁基板５２
の金属配線５２Ａ，５２Ｂを介して間接的にコンデンサ
５６′を接続する構成としてもよい。これにより、コン
デンサ５６′をさらにＭＯＳＦＥＴ４に近い部分に接続
することができるから、より一層寄生インダクタンスを
小さくすることができる。
【００８１】次に、図１２および図１３は第７の実施の
形態による半導体装置を示し、本実施の形態の特徴は、
ベースプレート上に２個のセラミックス基板を取付ける
と共に、各セラミックス基板には並列接続される複数の
ＭＯＳＦＥＴを設け、これらのＭＯＳＦＥＴの端子を一
対のバスバ電極に接続する構成としたことにある。な
お、本実施の形態では第１の実施の形態と同一の構成要
素に同一の符号を付し、その説明を省略するものとす
る。
形態による半導体装置を示し、本実施の形態の特徴は、
ベースプレート上に２個のセラミックス基板を取付ける
と共に、各セラミックス基板には並列接続される複数の
ＭＯＳＦＥＴを設け、これらのＭＯＳＦＥＴの端子を一
対のバスバ電極に接続する構成としたことにある。な
お、本実施の形態では第１の実施の形態と同一の構成要
素に同一の符号を付し、その説明を省略するものとす
る。
【００８２】６１は導電性金属材料からなるベースプレ
ートで、該ベースプレート６１は、略四角形の平板状に
形成されている。また、ベースプレート６１の表面に
は、２枚のセラミックス基板６２と１枚の絶縁基板６３
等が取付けられている。
ートで、該ベースプレート６１は、略四角形の平板状に
形成されている。また、ベースプレート６１の表面に
は、２枚のセラミックス基板６２と１枚の絶縁基板６３
等が取付けられている。
【００８３】そして、２枚のセラミックス基板６２は、
左，右に離間して配置され、第１の実施の形態のセラミ
ックス基板２と同様に半田付けによってベースプレート
６１に接合されている。また、これらのセラミックス基
板６２の表面には前，後に離間してそれぞれ２個ずつの
ＭＯＳＦＥＴ４がそれぞれ取付けられている。
左，右に離間して配置され、第１の実施の形態のセラミ
ックス基板２と同様に半田付けによってベースプレート
６１に接合されている。また、これらのセラミックス基
板６２の表面には前，後に離間してそれぞれ２個ずつの
ＭＯＳＦＥＴ４がそれぞれ取付けられている。
【００８４】また、絶縁基板６３は２枚のセラミックス
基板６２間に位置して接着剤を用いてベースプレート６
１に接合され、その表面には金属箔からなる例えば６つ
の金属配線６３Ａ〜６３Ｆが形成されている。ここで、
金属配線６３Ａ，６３Ｂ，６３Ｄ，６３Ｅはそれぞれ
左，右に離間して配置され、金属配線６３Ｃ，６３Ｆは
左，右方向に延びて配置されている。
基板６２間に位置して接着剤を用いてベースプレート６
１に接合され、その表面には金属箔からなる例えば６つ
の金属配線６３Ａ〜６３Ｆが形成されている。ここで、
金属配線６３Ａ，６３Ｂ，６３Ｄ，６３Ｅはそれぞれ
左，右に離間して配置され、金属配線６３Ｃ，６３Ｆは
左，右方向に延びて配置されている。
【００８５】そして、金属配線６３Ａ〜６３ＦにはＭＯ
ＳＦＥＴ４のソース端子Ｓまたはドレイン端子Ｄが半田
付けによって接合され、合計４個のＭＯＳＦＥＴ４は、
図１３に示すように全体としてＨブリッジ回路を構成し
ている。
ＳＦＥＴ４のソース端子Ｓまたはドレイン端子Ｄが半田
付けによって接合され、合計４個のＭＯＳＦＥＴ４は、
図１３に示すように全体としてＨブリッジ回路を構成し
ている。
【００８６】６４，６５は絶縁基板６３の表面に設けら
れた一対のバスバ電極で、これらのバスバ電極６４，６
５は、例えば金属板をＬ字状に屈曲させることによって
形成され、前，後方向に向けて延びると共に、左，右方
向に分岐した端子部６４Ａ，６５Ａが形成されている。
そして、端子部６４Ａ，６５Ａは金属配線６３Ａ，６３
Ｂ，６３Ｄ，６３Ｅにそれぞれ半田付けによって接合さ
れている。また、２個のバスバ電極６４，６５は互いに
対向して配置されると共に、僅かな隙間を介して相互に
接近した状態で平行に延びている。
れた一対のバスバ電極で、これらのバスバ電極６４，６
５は、例えば金属板をＬ字状に屈曲させることによって
形成され、前，後方向に向けて延びると共に、左，右方
向に分岐した端子部６４Ａ，６５Ａが形成されている。
そして、端子部６４Ａ，６５Ａは金属配線６３Ａ，６３
Ｂ，６３Ｄ，６３Ｅにそれぞれ半田付けによって接合さ
れている。また、２個のバスバ電極６４，６５は互いに
対向して配置されると共に、僅かな隙間を介して相互に
接近した状態で平行に延びている。
【００８７】そして、バスバ電極６４，６５は、例えば
駆動電源（図示せず）に接続される高電位電圧側バスバ
電極とアースに接続される低電位電圧側バスバ電極とを
それぞれ構成している。また、金属配線６３Ｃ，６３Ｆ
は出力端子（図示せず）に接続される。これにより、Ｍ
ＯＳＦＥＴ４がスイッチング動作を行う遷移状態となっ
たときに、バスバ電極６４，６５には互いに逆向きの電
流が流れるものである。
駆動電源（図示せず）に接続される高電位電圧側バスバ
電極とアースに接続される低電位電圧側バスバ電極とを
それぞれ構成している。また、金属配線６３Ｃ，６３Ｆ
は出力端子（図示せず）に接続される。これにより、Ｍ
ＯＳＦＥＴ４がスイッチング動作を行う遷移状態となっ
たときに、バスバ電極６４，６５には互いに逆向きの電
流が流れるものである。
【００８８】かくして、本実施の形態でも第１の実施の
形態と同様の作用効果を得ることができる。また、一対
のバスバ電極６４，６５は相互に逆向きの電流が流れる
ように対向して配置したから、第５の実施の形態と同様
にバスバ電極６４，６５の寄生インダクタンスを低減で
き、ＭＯＳＦＥＴ４駆動時のサージ電圧を低減すること
ができる。
形態と同様の作用効果を得ることができる。また、一対
のバスバ電極６４，６５は相互に逆向きの電流が流れる
ように対向して配置したから、第５の実施の形態と同様
にバスバ電極６４，６５の寄生インダクタンスを低減で
き、ＭＯＳＦＥＴ４駆動時のサージ電圧を低減すること
ができる。
【００８９】さらに、本実施の形態では、セラミックス
基板６２には複数のＭＯＳＦＥＴ４を設け、該複数のＭ
ＯＳＦＥＴ４の端子をバスバ電極６４，６５に形成した
複数の端子部６４Ａ，６５Ａに対して金属配線６３Ａ，
６３Ｂ，６３Ｄ，６３Ｅを介して接続する構成としたか
ら、複数のＭＯＳＦＥＴ４を絶縁基板６３上のバスバ電
極６４，６５等を経由して容易に接続することができ
る。そして、各ＭＯＳＦＥＴ４はバスバ電極６４，６５
等の十分に短い経路を介して接続することができるか
ら、例えば電源と各ＭＯＳＦＥＴ４までの電流経路の長
さ寸法をほぼ等しくすることができ、電流経路毎の寄生
インダクタンス差による電流集中をなくすことができ
る。
基板６２には複数のＭＯＳＦＥＴ４を設け、該複数のＭ
ＯＳＦＥＴ４の端子をバスバ電極６４，６５に形成した
複数の端子部６４Ａ，６５Ａに対して金属配線６３Ａ，
６３Ｂ，６３Ｄ，６３Ｅを介して接続する構成としたか
ら、複数のＭＯＳＦＥＴ４を絶縁基板６３上のバスバ電
極６４，６５等を経由して容易に接続することができ
る。そして、各ＭＯＳＦＥＴ４はバスバ電極６４，６５
等の十分に短い経路を介して接続することができるか
ら、例えば電源と各ＭＯＳＦＥＴ４までの電流経路の長
さ寸法をほぼ等しくすることができ、電流経路毎の寄生
インダクタンス差による電流集中をなくすことができ
る。
【００９０】また、パッケージに実装されたＭＯＳＦＥ
Ｔ４は端子配列が予め決められている。これに対し、本
実施の形態では、金属配線６３Ａ，６３Ｂ，６３Ｄ，６
３ＥはＭＯＳＦＥＴ４の端子とバスバ電極６４，６５と
の間を最短経路で接続するだけであり、並列接続自体は
前，後方向に延びるバスバ電極６４，６５によって行
う。このため、端子配列が定められているＭＯＳＦＥＴ
４を用いても、容易かつ低インダクタンスで並列接続を
行うことができる。
Ｔ４は端子配列が予め決められている。これに対し、本
実施の形態では、金属配線６３Ａ，６３Ｂ，６３Ｄ，６
３ＥはＭＯＳＦＥＴ４の端子とバスバ電極６４，６５と
の間を最短経路で接続するだけであり、並列接続自体は
前，後方向に延びるバスバ電極６４，６５によって行
う。このため、端子配列が定められているＭＯＳＦＥＴ
４を用いても、容易かつ低インダクタンスで並列接続を
行うことができる。
【００９１】また、バスバ電極６４，６５は金属配線６
３Ｃ，６３Ｆと絶縁されることによって、バスバ電極６
４，６５を用いてＭＯＳＦＥＴ４の並列接続を行うか
ら、金属配線６３Ａ〜６３Ｆが相互に交差することはな
い。このため、多層配線基板構造を用いる必要がなく、
製造コストを低減することができる。
３Ｃ，６３Ｆと絶縁されることによって、バスバ電極６
４，６５を用いてＭＯＳＦＥＴ４の並列接続を行うか
ら、金属配線６３Ａ〜６３Ｆが相互に交差することはな
い。このため、多層配線基板構造を用いる必要がなく、
製造コストを低減することができる。
【００９２】なお、前記第７の実施の形態では、半導体
装置として４個のＭＯＳＦＥＴ４を用いたＨブリッジ回
路を構成した場合を例に挙げて説明したが、図１４に示
す第２の変形例のように６個のＭＯＳＦＥＴ４を端子部
６４Ａ′，６５Ａ′を有するバスバ電極６４′，６５′
によって接続した３相インバータを構成してもよい。
装置として４個のＭＯＳＦＥＴ４を用いたＨブリッジ回
路を構成した場合を例に挙げて説明したが、図１４に示
す第２の変形例のように６個のＭＯＳＦＥＴ４を端子部
６４Ａ′，６５Ａ′を有するバスバ電極６４′，６５′
によって接続した３相インバータを構成してもよい。
【００９３】この場合、ハイサイド側アームとローサイ
ド側アームの対応する端子も、金属配線を用いて最短経
路で接続することができる。このため、端子周辺の寄生
インダクタンスも低減することができ、インバータ回路
の動作中に寄生インダクタンスで生じるサージ電圧をよ
り一層減少させることができ、装置全体を安定的に動作
させることができる。
ド側アームの対応する端子も、金属配線を用いて最短経
路で接続することができる。このため、端子周辺の寄生
インダクタンスも低減することができ、インバータ回路
の動作中に寄生インダクタンスで生じるサージ電圧をよ
り一層減少させることができ、装置全体を安定的に動作
させることができる。
【００９４】ここで、第７の実施の形態では、Ｈブリッ
ジ回路または３相インバータ回路において、各アームに
ＭＯＳＦＥＴ４を１個づつ接続する構成とした。これに
対し、各アームにＭＯＳＦＥＴ４を複数個並列接続する
場合として、例えば２個づつ並列接続する場合は、次に
ような構成となる。
ジ回路または３相インバータ回路において、各アームに
ＭＯＳＦＥＴ４を１個づつ接続する構成とした。これに
対し、各アームにＭＯＳＦＥＴ４を複数個並列接続する
場合として、例えば２個づつ並列接続する場合は、次に
ような構成となる。
【００９５】図１２において、金属配線６３Ｃ，６３Ｆ
を同一の出力端子（図示せず）に接続することによっ
て、前，後に離間して設けられたＭＯＳＦＥＴ４がそれ
ぞれ電気的に並列に接続される。そして、これら並列接
続されたＭＯＳＦＥＴ４が、Ｈブリッジ回路または３相
インバータ回路の各アームをそれぞれ構成する。
を同一の出力端子（図示せず）に接続することによっ
て、前，後に離間して設けられたＭＯＳＦＥＴ４がそれ
ぞれ電気的に並列に接続される。そして、これら並列接
続されたＭＯＳＦＥＴ４が、Ｈブリッジ回路または３相
インバータ回路の各アームをそれぞれ構成する。
【００９６】この場合、第７の実施の形態で述べた効果
に加えて、さらに次に効果を奏する。第１に、並列接続
されたＭＯＳＦＥＴ４の各端子はバスバ電極６４，６５
および出力端子（図示せず）を介して接続される。そし
て、並列接続による金属配線６３Ａ〜６３Ｆが交差する
ことがないから、絶縁基板６３に高価な多層基板を用い
る必要がない。
に加えて、さらに次に効果を奏する。第１に、並列接続
されたＭＯＳＦＥＴ４の各端子はバスバ電極６４，６５
および出力端子（図示せず）を介して接続される。そし
て、並列接続による金属配線６３Ａ〜６３Ｆが交差する
ことがないから、絶縁基板６３に高価な多層基板を用い
る必要がない。
【００９７】第２に、バスバ電極６４，６５の端子６４
Ａ，６５Ａからそれぞれ電流を流す構成としているか
ら、複数のＭＯＳＦＥＴ４に流れる電流をほぼ均一にで
きる。このため、特定のＭＯＳＦＥＴ４等に電流が集中
することによる素子の損傷等を防止でき、信頼性を高め
ることができる。
Ａ，６５Ａからそれぞれ電流を流す構成としているか
ら、複数のＭＯＳＦＥＴ４に流れる電流をほぼ均一にで
きる。このため、特定のＭＯＳＦＥＴ４等に電流が集中
することによる素子の損傷等を防止でき、信頼性を高め
ることができる。
【００９８】また、前記第１ないし第７の実施の形態で
は、セラミックス基板２の両面に金属薄膜２Ａ，２Ｂを
形成し、セラミックス基板２とベースプレート１または
ＭＯＳＦＥＴ４との間を半田付けによって接合する構成
とした。しかし、本発明はこれに限らず、例えば図１５
に示す第３の変形例のように金属薄膜を省いたセラミッ
クス基板７１を用い、セラミックス基板７１とベースプ
レート１、ＭＯＳＦＥＴ４との間を接着剤７２によって
接合する構成としてもよい。これにより、接着剤７２に
よってセラミックス基板７１とベースプレート１、ＭＯ
ＳＦＥＴ４との間の熱歪を吸収することができ、信頼
性、耐久性を向上することができる。なお、セラミック
ス基板の両面のうちいずれか一方の面を半田付けによっ
て接合し、他方の面を接着する構成としてもよい。
は、セラミックス基板２の両面に金属薄膜２Ａ，２Ｂを
形成し、セラミックス基板２とベースプレート１または
ＭＯＳＦＥＴ４との間を半田付けによって接合する構成
とした。しかし、本発明はこれに限らず、例えば図１５
に示す第３の変形例のように金属薄膜を省いたセラミッ
クス基板７１を用い、セラミックス基板７１とベースプ
レート１、ＭＯＳＦＥＴ４との間を接着剤７２によって
接合する構成としてもよい。これにより、接着剤７２に
よってセラミックス基板７１とベースプレート１、ＭＯ
ＳＦＥＴ４との間の熱歪を吸収することができ、信頼
性、耐久性を向上することができる。なお、セラミック
ス基板の両面のうちいずれか一方の面を半田付けによっ
て接合し、他方の面を接着する構成としてもよい。
【００９９】さらに、前記第１ないし第７の実施の形態
では、セラミックス基板２の表面にＭＯＳＦＥＴ４を直
接的に接合する構成とした。しかし、本発明はこれに限
らず、例えば図１６に示す第４の変形例のようにセラミ
ックス基板８１とＭＯＳＦＥＴ４との間には金属板８２
を介在させる構成としてもよい。
では、セラミックス基板２の表面にＭＯＳＦＥＴ４を直
接的に接合する構成とした。しかし、本発明はこれに限
らず、例えば図１６に示す第４の変形例のようにセラミ
ックス基板８１とＭＯＳＦＥＴ４との間には金属板８２
を介在させる構成としてもよい。
【０１００】この場合、セラミックス基板８１とベース
プレート１、金属板８２との間は例えば接着剤８３を用
いて接合し、金属板８２とＭＯＳＦＥＴ４との間は半田
８４を用いて接合する。
プレート１、金属板８２との間は例えば接着剤８３を用
いて接合し、金属板８２とＭＯＳＦＥＴ４との間は半田
８４を用いて接合する。
【０１０１】これにより、ＭＯＳＦＥＴ４を熱伝導性の
高い金属板８２に接合することができるから、金属板８
２をヒートスプレッダとして用いることができる。この
ため、ＭＯＳＦＥＴ４の熱を金属板８２によって拡散し
てセラミックス板８１、ベースプレート１に伝達するこ
とができると共に、ＭＯＳＦＥＴ４の過渡的な温度上昇
を金属板８２によって吸収することができる。
高い金属板８２に接合することができるから、金属板８
２をヒートスプレッダとして用いることができる。この
ため、ＭＯＳＦＥＴ４の熱を金属板８２によって拡散し
てセラミックス板８１、ベースプレート１に伝達するこ
とができると共に、ＭＯＳＦＥＴ４の過渡的な温度上昇
を金属板８２によって吸収することができる。
【０１０２】また、前記各実施の形態では、絶縁基板
６，４２，５２，６３上にはＭＯＳＦＥＴ４のゲート端
子に接続される配線は図示していない。これに対し、こ
の絶縁基板上に、ＭＯＳＦＥＴのゲート端子に接続され
る配線と、ゲート電位の基準としてソース端子に接続さ
れる配線とを設け、かつこれら２種類の配線をＭＯＳＦ
ＥＴを駆動するプリドライブ回路に接続する構成として
も、以上で述べた全ての効果が生じるものである。
６，４２，５２，６３上にはＭＯＳＦＥＴ４のゲート端
子に接続される配線は図示していない。これに対し、こ
の絶縁基板上に、ＭＯＳＦＥＴのゲート端子に接続され
る配線と、ゲート電位の基準としてソース端子に接続さ
れる配線とを設け、かつこれら２種類の配線をＭＯＳＦ
ＥＴを駆動するプリドライブ回路に接続する構成として
も、以上で述べた全ての効果が生じるものである。
【０１０３】また、前記各実施の形態では、半導体素子
としてＭＯＳＦＥＴ４を用いるものとしたが、ＩＧＢ
Ｔ、バイポーラトランジスタ、または静電誘導トランジ
スタ（ＳＩＴ）を用いる構成としてもよい。
としてＭＯＳＦＥＴ４を用いるものとしたが、ＩＧＢ
Ｔ、バイポーラトランジスタ、または静電誘導トランジ
スタ（ＳＩＴ）を用いる構成としてもよい。
【０１０４】
【発明の効果】以上詳述した通り、請求項１の発明によ
れば、ベースプレートの表面には、セラミックス基板と
絶縁基板とを設け、セラミックス基板の表面には設けた
半導体素子の端子を絶縁基板の金属配線に接続すると共
に、該金属配線をバスバ電極に接続する構成としたか
ら、セラミックス基板に金属配線を設ける必要がなく、
セラミックス基板を小型化することができ、製造コスト
を低減することができる。また、金属配線は高熱抵抗の
絶縁基板に形成することができるから、金属配線に対し
て半導体素子の端子やバスバ電極を容易に半田付けする
ことができ、作業性を向上することができる。さらに、
半導体素子をベースプレート上に実装しているから、半
導体素子の熱を十分に低熱抵抗で放熱することができ
る。
れば、ベースプレートの表面には、セラミックス基板と
絶縁基板とを設け、セラミックス基板の表面には設けた
半導体素子の端子を絶縁基板の金属配線に接続すると共
に、該金属配線をバスバ電極に接続する構成としたか
ら、セラミックス基板に金属配線を設ける必要がなく、
セラミックス基板を小型化することができ、製造コスト
を低減することができる。また、金属配線は高熱抵抗の
絶縁基板に形成することができるから、金属配線に対し
て半導体素子の端子やバスバ電極を容易に半田付けする
ことができ、作業性を向上することができる。さらに、
半導体素子をベースプレート上に実装しているから、半
導体素子の熱を十分に低熱抵抗で放熱することができ
る。
【０１０５】請求項２の発明によれば、ベースプレート
の表面には、複数のセラミックス基板を設けると共に、
複数の金属配線を表面に有する絶縁基板を設け、これら
各セラミックス基板の表面には、パッケージに実装され
た半導体素子をそれぞれ設け、該各半導体素子の端子を
前記絶縁基板の複数の金属配線にそれぞれ接続すると共
に、各金属配線にバスバ電極をそれぞれ接続する構成と
したから、複数のセラミックス基板にそれぞれ設けられ
た半導体素子を絶縁基板上の金属配線やバスバ電極を用
いて接続することができる。また、セラミックス基板に
金属配線を設ける必要がなく、セラミックス基板を小型
化することができる。さらに、金属配線は高熱抵抗の絶
縁基板に形成することができるから、金属配線に対して
半導体素子の端子やバスバ電極を容易に半田付けするこ
とができる。
の表面には、複数のセラミックス基板を設けると共に、
複数の金属配線を表面に有する絶縁基板を設け、これら
各セラミックス基板の表面には、パッケージに実装され
た半導体素子をそれぞれ設け、該各半導体素子の端子を
前記絶縁基板の複数の金属配線にそれぞれ接続すると共
に、各金属配線にバスバ電極をそれぞれ接続する構成と
したから、複数のセラミックス基板にそれぞれ設けられ
た半導体素子を絶縁基板上の金属配線やバスバ電極を用
いて接続することができる。また、セラミックス基板に
金属配線を設ける必要がなく、セラミックス基板を小型
化することができる。さらに、金属配線は高熱抵抗の絶
縁基板に形成することができるから、金属配線に対して
半導体素子の端子やバスバ電極を容易に半田付けするこ
とができる。
【０１０６】請求項３の発明によれば、複数のバスバ電
極のうち一対のバスバ電極は、電流の向きが逆となるよ
うに対向して配置する構成としたから、それぞれのバス
バ電極に形成される磁界を相殺してバスバ電極の寄生イ
ンダクタンスを低減することができ、半導体素子の駆動
時に生じるサージ電圧を低減することができる。
極のうち一対のバスバ電極は、電流の向きが逆となるよ
うに対向して配置する構成としたから、それぞれのバス
バ電極に形成される磁界を相殺してバスバ電極の寄生イ
ンダクタンスを低減することができ、半導体素子の駆動
時に生じるサージ電圧を低減することができる。
【０１０７】請求項４の発明によれば、一対のバスバ電
極の間には、直接的または金属配線を介して間接的にコ
ンデンサを接続したから、コンデンサを外部の回路に接
続するのに比べて、半導体素子の近傍にコンデンサを配
置することができ、半導体素子とコンデンサとの間でバ
スバ電極や外部の回路の配線等によって発生する寄生イ
ンダクタンスを低減することができる。
極の間には、直接的または金属配線を介して間接的にコ
ンデンサを接続したから、コンデンサを外部の回路に接
続するのに比べて、半導体素子の近傍にコンデンサを配
置することができ、半導体素子とコンデンサとの間でバ
スバ電極や外部の回路の配線等によって発生する寄生イ
ンダクタンスを低減することができる。
【０１０８】請求項５の発明のように、セラミックス基
板と半導体素子とを半田または接着剤を用いて接合し、
セラミックス基板とベースプレートとを半田または接着
剤を用いて接合する構成としてもよい。
板と半導体素子とを半田または接着剤を用いて接合し、
セラミックス基板とベースプレートとを半田または接着
剤を用いて接合する構成としてもよい。
【０１０９】請求項６の発明によれば、セラミックス基
板と半導体素子との間には金属板を介在させる構成とし
たから、半導体素子を熱伝導性の高い金属板に接合する
ことができ、金属板をヒートスプレッダとして用いるこ
とができる。このため、半導体素子の熱を金属板によっ
て拡散してセラミックス板、ベースプレートに伝達する
ことができると共に、半導体素子の過渡的な温度上昇を
金属板によって吸収することができる。
板と半導体素子との間には金属板を介在させる構成とし
たから、半導体素子を熱伝導性の高い金属板に接合する
ことができ、金属板をヒートスプレッダとして用いるこ
とができる。このため、半導体素子の熱を金属板によっ
て拡散してセラミックス板、ベースプレートに伝達する
ことができると共に、半導体素子の過渡的な温度上昇を
金属板によって吸収することができる。
【０１１０】請求項７の発明によれば、絶縁基板を樹脂
材料を用いて形成したから、安価な樹脂材料からなる絶
縁基板に金属配線を形成することができ、製造コストを
低減することができる。また、セラミックス基板に比べ
て絶縁基板を高熱抵抗にすることができるから、絶縁基
板の金属配線に容易に半田付けを行うことができる。
材料を用いて形成したから、安価な樹脂材料からなる絶
縁基板に金属配線を形成することができ、製造コストを
低減することができる。また、セラミックス基板に比べ
て絶縁基板を高熱抵抗にすることができるから、絶縁基
板の金属配線に容易に半田付けを行うことができる。
【０１１１】請求項８の発明のように、絶縁基板はベー
スプレートに接着剤を用いて接合してもよい。
スプレートに接着剤を用いて接合してもよい。
【０１１２】請求項９の発明によれば、絶縁基板の表面
に設けた金属配線は、導電性金属材料からなる金属配線
板を用いて形成したから、厚さ寸法の大きな金属配線板
を用いて金属配線を形成することができ、金属配線の抵
抗を低減することができる。このため、金属配線に大き
な電流が流れるときでも、金属配線での過大なジュール
発熱を防止することができる。
に設けた金属配線は、導電性金属材料からなる金属配線
板を用いて形成したから、厚さ寸法の大きな金属配線板
を用いて金属配線を形成することができ、金属配線の抵
抗を低減することができる。このため、金属配線に大き
な電流が流れるときでも、金属配線での過大なジュール
発熱を防止することができる。
【０１１３】請求項１０の発明によれば、絶縁基板に端
子孔を設けると共に、ベースプレートには該端子孔と対
応した位置に逃し孔を設け、半導体素子の端子を端子孔
と逃し孔とに挿入する構成としたから、半導体素子の端
子を絶縁基板の端子孔とベースプレートの逃し孔に差し
込み、半導体素子をセラミックス基板側に半田付け実装
するときの位置合わせを容易にできる。
子孔を設けると共に、ベースプレートには該端子孔と対
応した位置に逃し孔を設け、半導体素子の端子を端子孔
と逃し孔とに挿入する構成としたから、半導体素子の端
子を絶縁基板の端子孔とベースプレートの逃し孔に差し
込み、半導体素子をセラミックス基板側に半田付け実装
するときの位置合わせを容易にできる。
【０１１４】請求項１１の発明によれば、絶縁基板に端
子孔を設け、半導体素子の端子を端子孔に挿入して絶縁
基板をベースプレートから離間した位置に配設する構成
としたから、セラミックス基板に重ね合わせて絶縁基板
を配置することができ、半導体装置全体を小型化するこ
とができる。また、絶縁基板がベースプレートに直接接
触することはないため、絶縁基板の金属配線に半田付け
を行うときにベースプレートを通じて放熱することがな
く、金属配線を容易に加熱することができる。
子孔を設け、半導体素子の端子を端子孔に挿入して絶縁
基板をベースプレートから離間した位置に配設する構成
としたから、セラミックス基板に重ね合わせて絶縁基板
を配置することができ、半導体装置全体を小型化するこ
とができる。また、絶縁基板がベースプレートに直接接
触することはないため、絶縁基板の金属配線に半田付け
を行うときにベースプレートを通じて放熱することがな
く、金属配線を容易に加熱することができる。
【０１１５】請求項１２の発明によれば、セラミックス
基板には複数の半導体素子を電気的に並列に設け、該複
数の半導体素子の端子をバスバ電極に形成した複数の端
子部に対して金属配線を介して接続する構成としたか
ら、複数の半導体素子を絶縁基板上の金属配線からバス
バ電極を経由して容易に接続することができる。そし
て、各半導体素子はバスバ電極等の十分に短い経路を介
して並列接続することができるから、例えば電源と各半
導体素子までの電流経路の長さ寸法をほぼ等しくするこ
とができ、電流経路毎の寄生インダクタンス差による電
流集中をなくすことができる。
基板には複数の半導体素子を電気的に並列に設け、該複
数の半導体素子の端子をバスバ電極に形成した複数の端
子部に対して金属配線を介して接続する構成としたか
ら、複数の半導体素子を絶縁基板上の金属配線からバス
バ電極を経由して容易に接続することができる。そし
て、各半導体素子はバスバ電極等の十分に短い経路を介
して並列接続することができるから、例えば電源と各半
導体素子までの電流経路の長さ寸法をほぼ等しくするこ
とができ、電流経路毎の寄生インダクタンス差による電
流集中をなくすことができる。
【０１１６】請求項１３の発明によれば、半導体素子は
３相インバータまたはＨブリッジ回路の一部を構成して
もよい。
３相インバータまたはＨブリッジ回路の一部を構成して
もよい。
【０１１７】請求項１４の発明によれば、半導体素子は
ＭＯＳトランジスタまたは絶縁ゲート型バイポーラトラ
ンジスタによって構成してもよい。
ＭＯＳトランジスタまたは絶縁ゲート型バイポーラトラ
ンジスタによって構成してもよい。
【図１】本発明の第１の実施の形態による半導体装置を
示す平面図である。
示す平面図である。
【図２】半導体装置を図１中の矢示II−II方向からみた
断面図である。
断面図である。
【図３】第２の実施の形態による半導体装置を図２と同
様位置からみた断面図である。
様位置からみた断面図である。
【図４】第３の実施の形態による半導体装置を図２と同
様位置からみた断面図である。
様位置からみた断面図である。
【図５】第４の実施の形態による半導体装置を図２と同
様位置からみた断面図である。
様位置からみた断面図である。
【図６】第５の実施の形態による半導体装置を示す平面
図である。
図である。
【図７】半導体装置を図６中の矢示VII−VII方向からみ
た断面図である。
た断面図である。
【図８】第５の実施の形態による半導体装置を示す電気
回路図である。
回路図である。
【図９】第１の変形例による半導体装置を示す図７と同
様位置からみた断面図である。
様位置からみた断面図である。
【図１０】第６の実施の形態による半導体装置を示す図
７と同様位置からみた断面図である。
７と同様位置からみた断面図である。
【図１１】第６の実施の形態による半導体装置を示す電
気回路図である。
気回路図である。
【図１２】第７の実施の形態による半導体装置を示す平
面図である。
面図である。
【図１３】第７の実施の形態による半導体装置を示す電
気回路図である。
気回路図である。
【図１４】第２の変形例による半導体装置としての３相
インバータを示す電気回路図である。
インバータを示す電気回路図である。
【図１５】第３の変形例による半導体装置を図２と同様
位置からみた断面図である。
位置からみた断面図である。
【図１６】第４の変形例による半導体装置を図２と同様
位置からみた断面図である。
位置からみた断面図である。
１，４１，５１，６１ ベースプレート
２，６２，７１，８１ セラミックス基板
４ ＭＯＳＦＥＴ（半導体素子）
６，４２，５２，６３ 絶縁基板
６Ａ，６Ｂ，４２Ａ〜４２Ｃ，５２Ａ〜５２Ｃ，６３Ａ
〜６３Ｆ 金属配線 ８，４４，４５，５４，５５，６４，６４′，６５，６
５′ バスバ電極 ６４Ａ，６４Ａ′，６５Ａ，６５Ａ′ 端子部 １１ 金属配線板 ２１，３１，４６ 端子孔 ２２ 逃し孔 ８２ 金属板
〜６３Ｆ 金属配線 ８，４４，４５，５４，５５，６４，６４′，６５，６
５′ バスバ電極 ６４Ａ，６４Ａ′，６５Ａ，６５Ａ′ 端子部 １１ 金属配線板 ２１，３１，４６ 端子孔 ２２ 逃し孔 ８２ 金属板
Claims (14)
- 【請求項１】 金属材料からなるベースプレートを有
し、 該ベースプレートの表面には、セラミックス基板と、金
属配線を表面に有する絶縁基板とを設け、 前記セラミックス基板の表面には、パッケージに実装さ
れた半導体素子を設け、 該半導体素子の端子は前記絶縁基板の金属配線に接続
し、該金属配線はバスバ電極に接続する構成としてなる
半導体装置。 - 【請求項２】 金属材料からなるベースプレートを有
し、 該ベースプレートの表面には、複数のセラミックス基板
を設けると共に、複数の金属配線を表面に有する絶縁基
板を設け、 これら各セラミックス基板の表面には、パッケージに実
装された半導体素子をそれぞれ設け、 該各半導体素子の端子は前記絶縁基板の複数の金属配線
にそれぞれ接続し、前記各金属配線はバスバ電極にそれ
ぞれ接続する構成としてなる半導体装置。 - 【請求項３】 前記複数のバスバ電極のうち一対のバス
バ電極は、電流の向きが逆となるように対向して配置す
る構成としてなる請求項２に記載の半導体装置。 - 【請求項４】 前記一対のバスバ電極の間には、直接的
または前記金属配線を介して間接的にコンデンサを接続
してなる請求項３に記載の半導体装置。 - 【請求項５】 前記セラミックス基板の表面には金属薄
膜を形成し、該金属薄膜には前記半導体素子を半田を用
いて接合し、またはセラミックス基板の表面には接着剤
を用いて前記半導体素子を接合し、 前記セラミックス基板の裏面には金属薄膜を形成し、該
金属薄膜に前記ベースプレートを半田を用いて接合し、
または前記セラミックス基板の裏面には接着剤を用いて
前記ベースプレートを接合する構成としてなる請求項
１，２，３または４に記載の半導体装置。 - 【請求項６】 前記セラミックス基板と半導体素子との
間には金属板を介在させる構成としてなる請求項１，
２，３，４または５に記載の半導体装置。 - 【請求項７】 前記絶縁基板は樹脂材料を用いて形成し
てなる請求項１，２，３，４，５または６に記載の半導
体装置。 - 【請求項８】 前記絶縁基板は前記ベースプレートに対
して接着剤を用いて接合する構成としてなる請求項１，
２，３，４，５，６または７に記載の半導体装置。 - 【請求項９】 前記金属配線は、導電性金属材料からな
る金属配線板を用いて形成してなる請求項１，２，３，
４，５，６，７または８に記載の半導体装置。 - 【請求項１０】 前記絶縁基板には前記金属配線を含め
て貫通し前記半導体素子の端子を取付けるための端子孔
を設け、前記ベースプレートには該端子孔と対応した位
置に前記半導体素子の端子を逃すための逃し孔を設け、 前記半導体素子の端子は前記端子孔と逃し孔とに挿入す
る構成としてなる請求項１，２，３，４，５，６，７，
８または９に記載の半導体装置。 - 【請求項１１】 前記絶縁基板には前記金属配線を含め
て貫通し前記半導体素子の端子を取付けるための端子孔
を設け、 前記半導体素子の端子は、前記ベースプレートから離間
する方向に向けて延び、該端子孔に挿入されて前記絶縁
基板を前記ベースプレートから離間した位置に配設する
構成としてなる請求項１，２，３，４，５，６，７，８
または９に記載の半導体装置。 - 【請求項１２】 前記セラミックス基板には複数の半導
体素子を電気的に並列に設け、 該複数の半導体素子の端子を前記バスバ電極に形成した
複数の端子部に対して前記金属配線を介して接続する構
成としてなる請求項１，２，３，４，５，６，７，８，
９，１０または１１に記載の半導体装置。 - 【請求項１３】 前記半導体素子は、３相インバータ回
路またはＨブリッジ回路の一部を構成してなる請求項
１，２，３，４，５，６，７，８，９，１０，１１また
は１２に記載の半導体装置。 - 【請求項１４】 前記半導体素子は、ＭＯＳトランジス
タまたは絶縁ゲート型バイポーラトランジスタである請
求項１，２，３，４，５，６，７，８，９，１０，１
１，１２または１３に記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002045020A JP2003250278A (ja) | 2002-02-21 | 2002-02-21 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002045020A JP2003250278A (ja) | 2002-02-21 | 2002-02-21 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003250278A true JP2003250278A (ja) | 2003-09-05 |
Family
ID=28659190
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002045020A Pending JP2003250278A (ja) | 2002-02-21 | 2002-02-21 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003250278A (ja) |
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006020456A (ja) * | 2004-07-02 | 2006-01-19 | Matsushita Electric Works Ltd | インバータ装置 |
| JP2006081309A (ja) * | 2004-09-09 | 2006-03-23 | Keihin Corp | パワードライブユニット |
| JP2006318953A (ja) * | 2005-05-10 | 2006-11-24 | Toyota Industries Corp | 半導体装置の端子接続構造 |
| JP2008294216A (ja) * | 2007-05-24 | 2008-12-04 | Fuji Electric Holdings Co Ltd | スイッチングモジュール |
| JP2009065750A (ja) * | 2007-09-05 | 2009-03-26 | Mitsubishi Electric Corp | 回転機 |
| JP2010148229A (ja) * | 2008-12-18 | 2010-07-01 | Sumitomo Electric Ind Ltd | ハーフブリッジインバータおよび３相ブリッジインバータ |
| US7800213B2 (en) | 2004-04-16 | 2010-09-21 | Infineon Technologies Ag | Power semiconductor circuit with busbar system |
| JP2010254128A (ja) * | 2009-04-24 | 2010-11-11 | Denso Corp | 車載電力変換装置 |
| JP2012161242A (ja) * | 2012-05-18 | 2012-08-23 | Hitachi Automotive Systems Ltd | 電力変換装置 |
| JP2014086496A (ja) * | 2012-10-22 | 2014-05-12 | Sansha Electric Mfg Co Ltd | 発熱部品実装回路基板 |
| JP2016013027A (ja) * | 2014-06-30 | 2016-01-21 | 富士電機株式会社 | 電力変換装置及び電動モータ |
| JP2017005212A (ja) * | 2015-06-15 | 2017-01-05 | 富士電機株式会社 | パワー半導体回路及びパワー半導体素子の実装方法 |
| US10148190B2 (en) | 2015-04-20 | 2018-12-04 | Mitsubishi Electric Corporation | Power conversion device |
-
2002
- 2002-02-21 JP JP2002045020A patent/JP2003250278A/ja active Pending
Cited By (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7800213B2 (en) | 2004-04-16 | 2010-09-21 | Infineon Technologies Ag | Power semiconductor circuit with busbar system |
| JP2006020456A (ja) * | 2004-07-02 | 2006-01-19 | Matsushita Electric Works Ltd | インバータ装置 |
| JP4561205B2 (ja) * | 2004-07-02 | 2010-10-13 | パナソニック電工株式会社 | インバータ装置 |
| JP2006081309A (ja) * | 2004-09-09 | 2006-03-23 | Keihin Corp | パワードライブユニット |
| JP2006318953A (ja) * | 2005-05-10 | 2006-11-24 | Toyota Industries Corp | 半導体装置の端子接続構造 |
| JP2008294216A (ja) * | 2007-05-24 | 2008-12-04 | Fuji Electric Holdings Co Ltd | スイッチングモジュール |
| JP2009065750A (ja) * | 2007-09-05 | 2009-03-26 | Mitsubishi Electric Corp | 回転機 |
| JP2010148229A (ja) * | 2008-12-18 | 2010-07-01 | Sumitomo Electric Ind Ltd | ハーフブリッジインバータおよび３相ブリッジインバータ |
| JP2010254128A (ja) * | 2009-04-24 | 2010-11-11 | Denso Corp | 車載電力変換装置 |
| US8742708B2 (en) | 2009-04-24 | 2014-06-03 | Denso Corporation | Electric power conversion apparatus for vehicle |
| JP2012161242A (ja) * | 2012-05-18 | 2012-08-23 | Hitachi Automotive Systems Ltd | 電力変換装置 |
| JP2014086496A (ja) * | 2012-10-22 | 2014-05-12 | Sansha Electric Mfg Co Ltd | 発熱部品実装回路基板 |
| JP2016013027A (ja) * | 2014-06-30 | 2016-01-21 | 富士電機株式会社 | 電力変換装置及び電動モータ |
| US10148190B2 (en) | 2015-04-20 | 2018-12-04 | Mitsubishi Electric Corporation | Power conversion device |
| JP2017005212A (ja) * | 2015-06-15 | 2017-01-05 | 富士電機株式会社 | パワー半導体回路及びパワー半導体素子の実装方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100735852B1 (ko) | 반도체 장치 | |
| JP3103354B2 (ja) | パワーモジュール | |
| JP4192396B2 (ja) | 半導体スイッチングモジュ−ル及びそれを用いた半導体装置 | |
| KR100616129B1 (ko) | 고 전력 ｍｃｍ 패키지 | |
| TW202143420A (zh) | 功率模組 | |
| JP2003197862A (ja) | 電力モジュール及びその組立て方法 | |
| JP2003250278A (ja) | 半導体装置 | |
| JP2020080348A (ja) | 半導体装置 | |
| JP2002093995A (ja) | 半導体装置 | |
| JP2000091498A (ja) | 半導体モジュール電極構造 | |
| JP2002083927A (ja) | 半導体装置 | |
| JPH08288456A (ja) | パワー半導体モジュール | |
| WO2020166255A1 (ja) | 半導体装置 | |
| JP2006216989A (ja) | 半導体装置およびそれを用いたインバータ回路 | |
| JP2013157346A (ja) | 半導体装置 | |
| JP4449724B2 (ja) | 半導体モジュール | |
| TW201721830A (zh) | 電動馬達用的功率模組 | |
| JP2002164485A (ja) | 半導体モジュール | |
| JP3658946B2 (ja) | 電力用トランジスタの実装構造 | |
| CN111354709B (zh) | 半导体装置及其制造方法 | |
| JP7484156B2 (ja) | 半導体装置 | |
| JP2002093965A (ja) | 半導体装置 | |
| JP3749137B2 (ja) | 半導体装置 | |
| JP2005051109A (ja) | パワー半導体モジュール | |
| JP3922698B2 (ja) | 半導体装置 |