JP2003248598A - マイクロコントローラ及びマイクロコントローラの故障検出方法 - Google Patents
マイクロコントローラ及びマイクロコントローラの故障検出方法Info
- Publication number
- JP2003248598A JP2003248598A JP2002046748A JP2002046748A JP2003248598A JP 2003248598 A JP2003248598 A JP 2003248598A JP 2002046748 A JP2002046748 A JP 2002046748A JP 2002046748 A JP2002046748 A JP 2002046748A JP 2003248598 A JP2003248598 A JP 2003248598A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- cpu
- failure detection
- power
- failure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/2284—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing by power-on test, e.g. power-on self test [POST]
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Debugging And Monitoring (AREA)
- Microcomputers (AREA)
Abstract
(57)【要約】
【課題】 ＣＰＵ等の構成要素の故障を検出する故障検
出回路自身の故障も、簡単回路構成及び方法で検出する
ことができるマイクロコントローラを提供する。 【解決手段】 本発明のマイクロコントローラは、パワ
ーオンリセット信号が与えられて第１段階の初期化処理
を実行し、スタート信号が与えられて第２段階の初期化
処理を実行した後に通常時処理に移行するＣＰＵと、Ｃ
ＰＵからの計時起動信号により計時を始め、計時起動信
号の到来後、所定期間経過後に、オーバーフロー信号を
出力するウォッチドッグタイマー回路部と、パワーオン
リセット回路からのパワーオンリセット信号が与えられ
た後、上記ウォッチドッグタイマー回路部から所定期間
経過後に最初のオーバーフロー信号に基づいて、ＣＰＵ
へスタート信号を出力する故障検出回路部とを備えたこ
とを特徴とする。
出回路自身の故障も、簡単回路構成及び方法で検出する
ことができるマイクロコントローラを提供する。 【解決手段】 本発明のマイクロコントローラは、パワ
ーオンリセット信号が与えられて第１段階の初期化処理
を実行し、スタート信号が与えられて第２段階の初期化
処理を実行した後に通常時処理に移行するＣＰＵと、Ｃ
ＰＵからの計時起動信号により計時を始め、計時起動信
号の到来後、所定期間経過後に、オーバーフロー信号を
出力するウォッチドッグタイマー回路部と、パワーオン
リセット回路からのパワーオンリセット信号が与えられ
た後、上記ウォッチドッグタイマー回路部から所定期間
経過後に最初のオーバーフロー信号に基づいて、ＣＰＵ
へスタート信号を出力する故障検出回路部とを備えたこ
とを特徴とする。
Description
【０００１】
【発明の属する技術分野】本発明は、マイクロコントロ
ーラ及びマイクロコントローラの故障検出方法に関す
る。例えば、マイクロコントローラが備えるＣＰＵ等の
構成要素の故障を検出する故障検出機能を備えたマイク
ロコントローラに適用することができる。
ーラ及びマイクロコントローラの故障検出方法に関す
る。例えば、マイクロコントローラが備えるＣＰＵ等の
構成要素の故障を検出する故障検出機能を備えたマイク
ロコントローラに適用することができる。
【０００２】
【従来の技術】ＣＰＵ（中央処理装置）を備えるマイク
ロコントローラは、ＣＰＵがプログラムを正常に実行す
ることにより、正確な動作を確保することができるが、
ＣＰＵが故障を起こした場合にはＣＰＵによるプログラ
ムの暴走が生じてしまい、マイクロコントローラが誤作
動を起こしてしまう。このようなＣＰＵのプログラムの
暴走等によるマイクロコントローラの誤作動を防止し、
マイクロコントローラの信頼性を高める観点から、ＣＰ
Ｕによるプログラムの暴走やマイクロコントローラの構
成要素の故障等を検出できる故障検出回路をマイクロコ
ントローラが備えることは必要である。
ロコントローラは、ＣＰＵがプログラムを正常に実行す
ることにより、正確な動作を確保することができるが、
ＣＰＵが故障を起こした場合にはＣＰＵによるプログラ
ムの暴走が生じてしまい、マイクロコントローラが誤作
動を起こしてしまう。このようなＣＰＵのプログラムの
暴走等によるマイクロコントローラの誤作動を防止し、
マイクロコントローラの信頼性を高める観点から、ＣＰ
Ｕによるプログラムの暴走やマイクロコントローラの構
成要素の故障等を検出できる故障検出回路をマイクロコ
ントローラが備えることは必要である。
【０００３】図２は、従来の故障検出回路を備えたマイ
クロコントローラの内部構成の一例を示したブロック図
である。図２が示すように、従来の故障検出方法は、ま
ず、電源投入時にパワーオンリセット回路２２からのパ
ワーオンリセット信号とウォッチドッグタイマー回路２
３からのオーバーフロー信号とに基づいてＣＰＵ２１が
リセット（初期化処理）される。
クロコントローラの内部構成の一例を示したブロック図
である。図２が示すように、従来の故障検出方法は、ま
ず、電源投入時にパワーオンリセット回路２２からのパ
ワーオンリセット信号とウォッチドッグタイマー回路２
３からのオーバーフロー信号とに基づいてＣＰＵ２１が
リセット（初期化処理）される。
【０００４】ウォッチドッグタイマー回路２３は、ＣＰ
Ｕ２１から一定周期の計時起動信号を受け取り、その信
号が正常に出力されていること、すなわち、周期、パル
ス幅、信号停止のプロセスが正常であることを監視す
る。ＣＰＵ２１は初期化後、通常動作によりあらかじめ
設定されたプログラムを実行するが、異常または故障等
が生じた場合に、ウォッチドッグタイマー回路２３から
オーバーフロー信号が故障検出回路２４に与えられる。
故障検出回路２４は、このオーバーフロー信号に基づい
て、ＣＰＵ２１の故障を検出して、ＣＰＵ２１に対して
ストップ信号を与えることにより、ＣＰＵ２１の動作を
停止させてＣＰＵ２１のプログラム暴走等を防止してい
る。また、ウォッチドッグタイマー回路２３が故障をし
ており、オーバーフロー信号を出さないように固定され
てしまっている場合は、ＣＰＵ２１は暴走などの誤作動
したままになる。この防止として、ＣＰＵ２１が計時起
動信号の出力を止めることにより、ウォッチドッグタイ
マー回路２３にオーバーフロー信号を出力させ、故障検
出回路２４でウォッチドッグタイマー回路２３を診断す
る。さらに、故障検出回路２４は、パワーオンリセット
回路２２のリセット信号を受け取ることにより、パワー
オンリセット回路２２の診断をする。すなわち、故障検
出回路２４は、ウォッチドッグタイマー回路２３及びパ
ワーオンリセット回路２２の故障を検出することによ
り、ＣＰＵ２１等のマイクロコントローラ構成要素の故
障を検出している。
Ｕ２１から一定周期の計時起動信号を受け取り、その信
号が正常に出力されていること、すなわち、周期、パル
ス幅、信号停止のプロセスが正常であることを監視す
る。ＣＰＵ２１は初期化後、通常動作によりあらかじめ
設定されたプログラムを実行するが、異常または故障等
が生じた場合に、ウォッチドッグタイマー回路２３から
オーバーフロー信号が故障検出回路２４に与えられる。
故障検出回路２４は、このオーバーフロー信号に基づい
て、ＣＰＵ２１の故障を検出して、ＣＰＵ２１に対して
ストップ信号を与えることにより、ＣＰＵ２１の動作を
停止させてＣＰＵ２１のプログラム暴走等を防止してい
る。また、ウォッチドッグタイマー回路２３が故障をし
ており、オーバーフロー信号を出さないように固定され
てしまっている場合は、ＣＰＵ２１は暴走などの誤作動
したままになる。この防止として、ＣＰＵ２１が計時起
動信号の出力を止めることにより、ウォッチドッグタイ
マー回路２３にオーバーフロー信号を出力させ、故障検
出回路２４でウォッチドッグタイマー回路２３を診断す
る。さらに、故障検出回路２４は、パワーオンリセット
回路２２のリセット信号を受け取ることにより、パワー
オンリセット回路２２の診断をする。すなわち、故障検
出回路２４は、ウォッチドッグタイマー回路２３及びパ
ワーオンリセット回路２２の故障を検出することによ
り、ＣＰＵ２１等のマイクロコントローラ構成要素の故
障を検出している。
【０００５】
【発明が解決しようとする課題】上述したように、上記
従来のマイクロコントローラ２０は、故障検出回路２４
を備えることにより、故障検出回路２４が、パワーオン
リセット回路２２やウォッチドッグタイマー回路２３か
ら受け取った信号に基づいて、ＣＰＵ２１等の故障を検
出することができる。
従来のマイクロコントローラ２０は、故障検出回路２４
を備えることにより、故障検出回路２４が、パワーオン
リセット回路２２やウォッチドッグタイマー回路２３か
ら受け取った信号に基づいて、ＣＰＵ２１等の故障を検
出することができる。
【０００６】しかしながら、上述した従来の故障検出回
路を備えたマイクロコントローラ２０は、パワーオンリ
セット回路２２及びウォッチドッグタイマー回路２３の
故障を検出することはできるが、故障検出回路自身の故
障を検出することが困難であるという問題がある。
路を備えたマイクロコントローラ２０は、パワーオンリ
セット回路２２及びウォッチドッグタイマー回路２３の
故障を検出することはできるが、故障検出回路自身の故
障を検出することが困難であるという問題がある。
【０００７】すなわち、故障検出回路２４自身が故障し
ていた場合、パワーオンリセット回路２２やウォッチド
ッグタイマー回路２３が異常動作を起こし、故障を知ら
せる信号が故障検出回路２４に与えられていたとして
も、故障検出回路２４がＣＰＵ２１を停止させることは
できず、ＣＰＵ２１がプログラムを暴走させ、マイクロ
コントローラシステムに重大な障害を生じさせる可能性
がある。
ていた場合、パワーオンリセット回路２２やウォッチド
ッグタイマー回路２３が異常動作を起こし、故障を知ら
せる信号が故障検出回路２４に与えられていたとして
も、故障検出回路２４がＣＰＵ２１を停止させることは
できず、ＣＰＵ２１がプログラムを暴走させ、マイクロ
コントローラシステムに重大な障害を生じさせる可能性
がある。
【０００８】そのため、マイクロコントローラが備える
故障検出回路自身の故障も検出することができ、マイク
ロコントローラを使用したシステムの信頼性を高めるこ
とのできるマイクロコントローラ及びマイクロコントロ
ーラの故障検出方法が求められている。
故障検出回路自身の故障も検出することができ、マイク
ロコントローラを使用したシステムの信頼性を高めるこ
とのできるマイクロコントローラ及びマイクロコントロ
ーラの故障検出方法が求められている。
【０００９】
【課題を解決するための手段】かかる課題を解決するた
めに、第１の発明に係るマイクロコントローラは、構成
要素の故障を検出する故障検出機能を備えたマイクロコ
ントローラにおいて、パワーオンリセット回路からのパ
ワーオンリセット信号が与えられて第１段階の初期化処
理を実行すると共に、スタート信号が与えられて第２段
階の初期化処理を実行した後、通常時処理に移行するも
のであって、第１段階の初期化処理では１回の計時起動
信号を出力し、通常時処理では間欠的に繰り返し計時起
動信号を出力するＣＰＵと、ＣＰＵからの計時起動信号
により計時するものであって、計時起動信号の到来後、
所定期間だけ経過した後に、オーバーフロー信号を出力
するウォッチドッグタイマー回路部と、パワーオンリセ
ット回路からパワーオンリセット信号が与えられた後、
ウォッチドッグタイマー回路部から所定期間経過後に最
初のオーバーフロー信号を与えられた後に、ＣＰＵへス
タート信号を出力する故障検出回路部とを備えたことを
特徴とする。
めに、第１の発明に係るマイクロコントローラは、構成
要素の故障を検出する故障検出機能を備えたマイクロコ
ントローラにおいて、パワーオンリセット回路からのパ
ワーオンリセット信号が与えられて第１段階の初期化処
理を実行すると共に、スタート信号が与えられて第２段
階の初期化処理を実行した後、通常時処理に移行するも
のであって、第１段階の初期化処理では１回の計時起動
信号を出力し、通常時処理では間欠的に繰り返し計時起
動信号を出力するＣＰＵと、ＣＰＵからの計時起動信号
により計時するものであって、計時起動信号の到来後、
所定期間だけ経過した後に、オーバーフロー信号を出力
するウォッチドッグタイマー回路部と、パワーオンリセ
ット回路からパワーオンリセット信号が与えられた後、
ウォッチドッグタイマー回路部から所定期間経過後に最
初のオーバーフロー信号を与えられた後に、ＣＰＵへス
タート信号を出力する故障検出回路部とを備えたことを
特徴とする。
【００１０】また、第２の発明に係るマイクロコントロ
ーラの故障検出方法は、マイクロコントローラが備える
構成要素の故障を検出するマイクロコントローラの故障
検出方法において、パワーオンリセット回路からのパワ
ーオンリセット信号が与えられて、ＣＰＵが第１段階の
初期化を実行して、ウォッチドッグタイマー回路部は、
ＣＰＵから１回の計時動作信号により計時し、この計時
起動信号の到来後、所定期間だけ経過した後に、オーバ
ーフロー信号を故障検出回路部へ出力し、故障検出回路
は、所定期間経過後に、最初のオーバーフロー信号を受
信した後に、ＣＰＵにスタート信号を出力し、ＣＰＵ
は、スタート信号を受け取り、第２段階の初期化処理を
実行した後、通常時処理に移行することを特徴する。
ーラの故障検出方法は、マイクロコントローラが備える
構成要素の故障を検出するマイクロコントローラの故障
検出方法において、パワーオンリセット回路からのパワ
ーオンリセット信号が与えられて、ＣＰＵが第１段階の
初期化を実行して、ウォッチドッグタイマー回路部は、
ＣＰＵから１回の計時動作信号により計時し、この計時
起動信号の到来後、所定期間だけ経過した後に、オーバ
ーフロー信号を故障検出回路部へ出力し、故障検出回路
は、所定期間経過後に、最初のオーバーフロー信号を受
信した後に、ＣＰＵにスタート信号を出力し、ＣＰＵ
は、スタート信号を受け取り、第２段階の初期化処理を
実行した後、通常時処理に移行することを特徴する。
【００１１】
【発明の実施形態】（Ａ）第１の実施形態
以下、本発明に係るマイクロコントローラの第１の実施
形態について図１及び図３〜図５を参照して説明する。
形態について図１及び図３〜図５を参照して説明する。
【００１２】第１の実施形態は、パワーオンリセット回
路及びウォッチドッグタイマー回路からのそれぞれの出
力信号に基づいて、それぞれ異なる割り込みベクタをＣ
ＰＵに与え、ＣＰＵがそれぞれ異なるこれら割り込みベ
クタを実行することにより、故障検出回路自身の故障を
検出することができるマイクロコントローラについて適
用したものである。
路及びウォッチドッグタイマー回路からのそれぞれの出
力信号に基づいて、それぞれ異なる割り込みベクタをＣ
ＰＵに与え、ＣＰＵがそれぞれ異なるこれら割り込みベ
クタを実行することにより、故障検出回路自身の故障を
検出することができるマイクロコントローラについて適
用したものである。
【００１３】（Ａ−１）第１の実施形態の構成
図１は、第１の実施形態に係るマイクロコントローラ１
０の内部構成を示したブロック図である。
０の内部構成を示したブロック図である。
【００１４】図１に示すように、第１の実施形態に係る
マイクロコントローラ１０は、ＣＰＵ１、パワーオンリ
セット回路２、ウォッチドッグタイマー回路３、故障検
出回路４、ＡＮＤ回路５を有して構成されている。
マイクロコントローラ１０は、ＣＰＵ１、パワーオンリ
セット回路２、ウォッチドッグタイマー回路３、故障検
出回路４、ＡＮＤ回路５を有して構成されている。
【００１５】ＣＰＵ１は、後述するパワーオンリセット
回路２から電源投入時にＰ＿ＲＥＳＥＴ信号（以下、パ
ワーオンリセット信号）をＲＥＳＥＴ端子にて受け取
り、予め設定されたリセット用ベクタ１を実行して、Ｃ
ＰＵ１を初期化するものである。このリセット用ベクタ
１は、ＣＰＵ１の初期化に係る固定の割り込みベクタで
あり、ＣＰＵ１はパワーオンリセット信号を受け取る
と、予め設定されたアドレスに飛び、そのアドレスに対
応するベクタを実行する。
回路２から電源投入時にＰ＿ＲＥＳＥＴ信号（以下、パ
ワーオンリセット信号）をＲＥＳＥＴ端子にて受け取
り、予め設定されたリセット用ベクタ１を実行して、Ｃ
ＰＵ１を初期化するものである。このリセット用ベクタ
１は、ＣＰＵ１の初期化に係る固定の割り込みベクタで
あり、ＣＰＵ１はパワーオンリセット信号を受け取る
と、予め設定されたアドレスに飛び、そのアドレスに対
応するベクタを実行する。
【００１６】また、ＣＰＵ１は、ＷＤＴ＿ＲＵＮ端子か
らウォッチドッグタイマー回路３にＷＤＴ＿ＲＵＮ信号
（以下、ウォッチドッグタイマーラン信号）を間欠的に
与えるものである。ＡＮＤ回路５は、故障検出回路４の
Ｐ＿ＲＥＳＥＴ２端子からのリセット信号（Ｐ＿ＲＥＳ
ＥＴ２）と、ウォッチドッグタイマー回路３からのＷＤ
Ｔ＿ＯＶＦ信号を受け取り、ＣＰＵ１のＯＶＦ端子にオ
ーバーフロー信号を与えるものである。故障検出回路４
からのリセット信号（Ｐ＿ＲＥＳＥＴ２）は、電源投入
された後は、常に“１”が与えられている。すなわち、
故障検出回路４のＰ＿ＲＥＳＥＴ２はパワーオンリセッ
ト回路２が正常動作することにより、ＡＮＤ回路５に
“１”を出力する。しかし、故障検出回路４内部のパワ
ーオンリセット回路２の信号伝達部位になんらかの故障
があった場合、たとえば、Ｐ＿ＲＥＳＥＴ２の出力が
“０”に固定されている故障があった場合、そのＡＮＤ
回路５があることにより、故障個所の特定が容易にな
る。すなわち、ＯＶＦ端子にオーバーフロー信号が伝わ
らない場合に、ウォッチドッグタイマー回路３の故障
か、パワーオンリセット回路２の故障か、故障検出回路
４の故障かを特定するのに寄与する。
らウォッチドッグタイマー回路３にＷＤＴ＿ＲＵＮ信号
（以下、ウォッチドッグタイマーラン信号）を間欠的に
与えるものである。ＡＮＤ回路５は、故障検出回路４の
Ｐ＿ＲＥＳＥＴ２端子からのリセット信号（Ｐ＿ＲＥＳ
ＥＴ２）と、ウォッチドッグタイマー回路３からのＷＤ
Ｔ＿ＯＶＦ信号を受け取り、ＣＰＵ１のＯＶＦ端子にオ
ーバーフロー信号を与えるものである。故障検出回路４
からのリセット信号（Ｐ＿ＲＥＳＥＴ２）は、電源投入
された後は、常に“１”が与えられている。すなわち、
故障検出回路４のＰ＿ＲＥＳＥＴ２はパワーオンリセッ
ト回路２が正常動作することにより、ＡＮＤ回路５に
“１”を出力する。しかし、故障検出回路４内部のパワ
ーオンリセット回路２の信号伝達部位になんらかの故障
があった場合、たとえば、Ｐ＿ＲＥＳＥＴ２の出力が
“０”に固定されている故障があった場合、そのＡＮＤ
回路５があることにより、故障個所の特定が容易にな
る。すなわち、ＯＶＦ端子にオーバーフロー信号が伝わ
らない場合に、ウォッチドッグタイマー回路３の故障
か、パワーオンリセット回路２の故障か、故障検出回路
４の故障かを特定するのに寄与する。
【００１７】さらに、ＣＰＵ１は、後述する故障検出回
路４とＳＴＡＲＴ／ＳＴＯＰ端子で接続しており、故障
検出回路４から動作スタート信号（ＳＴＡＲＴ）を受け
取り、予め設定されたリセット用ベクタ２を実行して、
ＣＰＵ１が有するレジスタを初期化して動作を開始する
ものである。このリセット用ベクタ２は、ＣＰＵ１自身
の初期化に係る固定の割り込みベクタである。
路４とＳＴＡＲＴ／ＳＴＯＰ端子で接続しており、故障
検出回路４から動作スタート信号（ＳＴＡＲＴ）を受け
取り、予め設定されたリセット用ベクタ２を実行して、
ＣＰＵ１が有するレジスタを初期化して動作を開始する
ものである。このリセット用ベクタ２は、ＣＰＵ１自身
の初期化に係る固定の割り込みベクタである。
【００１８】例えば、ＣＰＵ１は、故障検出回路４から
動作スタート信号（ＳＴＡＲＴ）を受け取ると、予め設
定されたアドレスに飛び、そのアドレスに対応する固定
ベクタ（割り込みベクタ）を実行するようにする。
動作スタート信号（ＳＴＡＲＴ）を受け取ると、予め設
定されたアドレスに飛び、そのアドレスに対応する固定
ベクタ（割り込みベクタ）を実行するようにする。
【００１９】パワーオンリセット回路２は、電源投入時
に、パワーオンリセット信号をＣＰＵ１及び後述する故
障検出回路４に与えて、ＣＰＵ１に予め設定されている
リセット用ベクタ１を実行させて、マイクロコントロー
ラ１０を初期化させるものである。
に、パワーオンリセット信号をＣＰＵ１及び後述する故
障検出回路４に与えて、ＣＰＵ１に予め設定されている
リセット用ベクタ１を実行させて、マイクロコントロー
ラ１０を初期化させるものである。
【００２０】ウォッチドッグタイマー回路３は、電源投
入後、ＣＰＵ１のＷＤＴ＿ＲＵＮ端子からウォッチドッ
グタイマーラン信号を受け取り、一定周期間隔を計時す
るウォッチドッグタイマー（時刻の計時）をスタートさ
せるものである。このＣＰＵ１からのウォッチドッグタ
イマーラン信号は、ウォッチドッグタイマー回路３をス
タートさせる信号である。故障検出回路４では、ウォッ
チドッグタイマー回路４からのオーバーフロー信号受信
の際に、予め設定された値が、そのカウンタ７にロード
されていることにより、受け取ったオーバーフロー信号
の受信態様を識別することができる。
入後、ＣＰＵ１のＷＤＴ＿ＲＵＮ端子からウォッチドッ
グタイマーラン信号を受け取り、一定周期間隔を計時す
るウォッチドッグタイマー（時刻の計時）をスタートさ
せるものである。このＣＰＵ１からのウォッチドッグタ
イマーラン信号は、ウォッチドッグタイマー回路３をス
タートさせる信号である。故障検出回路４では、ウォッ
チドッグタイマー回路４からのオーバーフロー信号受信
の際に、予め設定された値が、そのカウンタ７にロード
されていることにより、受け取ったオーバーフロー信号
の受信態様を識別することができる。
【００２１】（Ａ−２）第１の実施形態の動作
図３は、第１の実施形態に係るマイクロコントローラに
おける故障検出方式の動作を示したフローチャートであ
る。
おける故障検出方式の動作を示したフローチャートであ
る。
【００２２】まず、電源が投入されると（ステップ１０
０）、パワーオンリセット回路２からパワーオンリセッ
ト信号がＣＰＵ１及び故障検出回路４に与えられて、予
め設定されたリセット用ベクタ１が実施され、マイクロ
コントローラ１０が初期化される（ステップ１０１）。
０）、パワーオンリセット回路２からパワーオンリセッ
ト信号がＣＰＵ１及び故障検出回路４に与えられて、予
め設定されたリセット用ベクタ１が実施され、マイクロ
コントローラ１０が初期化される（ステップ１０１）。
【００２３】このとき、パワーオンリセット回路２が異
常を発生しており、例えばパワーオンリセット信号の出
力がなされない場合、パワーオンリセット回路２が故障
を起こしていると判断されてＣＰＵ１は動作しない（ス
テップ１０５）。すなわち、故障検出回路４から動作ス
タート信号がＣＰＵ１に与えられない。
常を発生しており、例えばパワーオンリセット信号の出
力がなされない場合、パワーオンリセット回路２が故障
を起こしていると判断されてＣＰＵ１は動作しない（ス
テップ１０５）。すなわち、故障検出回路４から動作ス
タート信号がＣＰＵ１に与えられない。
【００２４】パワーオンリセット回路２のパワーオンリ
セット信号がＣＰＵ１に与えられ、ＣＰＵ１によってリ
セット用ベクタ１が実行され、マイクロコントローラ１
０の初期化が行なわれると、ＣＰＵ１から、ウォッチド
ッグタイマーラン信号が、ウォッチドッグタイマー回路
３に与えられて、ウォッチドッグタイマーがスタートす
る（ステップ１０２）。
セット信号がＣＰＵ１に与えられ、ＣＰＵ１によってリ
セット用ベクタ１が実行され、マイクロコントローラ１
０の初期化が行なわれると、ＣＰＵ１から、ウォッチド
ッグタイマーラン信号が、ウォッチドッグタイマー回路
３に与えられて、ウォッチドッグタイマーがスタートす
る（ステップ１０２）。
【００２５】ここで、図４は、第１の実施形態に係る故
障検出方式のタイミングチャートである。図４に示すよ
うに、ウォッチドッグタイマー回路３のウォッチドッグ
タイマーはスタートするが、予め設定された一定期間
（図４では所定期間Ｔ）、ＣＰＵ１からのウォッチドッ
グタイマーラン信号が出力されないように設定されてお
り、その一定期間経過後に、ウォッチドッグタイマー回
路３が正常であれば、ウォッチドッグタイマー回路３か
ら１個のオーバーフロー信号が故障検出回路４に与えら
れる（ステップ１０３）。
障検出方式のタイミングチャートである。図４に示すよ
うに、ウォッチドッグタイマー回路３のウォッチドッグ
タイマーはスタートするが、予め設定された一定期間
（図４では所定期間Ｔ）、ＣＰＵ１からのウォッチドッ
グタイマーラン信号が出力されないように設定されてお
り、その一定期間経過後に、ウォッチドッグタイマー回
路３が正常であれば、ウォッチドッグタイマー回路３か
ら１個のオーバーフロー信号が故障検出回路４に与えら
れる（ステップ１０３）。
【００２６】すなわち、ウォッチドッグタイマー回路３
が故障していれば、オーバーフロー信号が故障検出回路
４に出力されないか、または、２個以上のオーバーフロ
ー信号が故障検出回路４に出力されて、故障検出回路４
の判断により、ＣＰＵ１は動作しない（ステップ１０
５）。
が故障していれば、オーバーフロー信号が故障検出回路
４に出力されないか、または、２個以上のオーバーフロ
ー信号が故障検出回路４に出力されて、故障検出回路４
の判断により、ＣＰＵ１は動作しない（ステップ１０
５）。
【００２７】このように意図的にウォッチドッグタイマ
ーをオーバーフローさせることにより、ウォッチドッグ
タイマー回路３の故障を検出することができる。
ーをオーバーフローさせることにより、ウォッチドッグ
タイマー回路３の故障を検出することができる。
【００２８】ウォッチドッグタイマー回路３からの１個
のオーバーフロー信号は、故障検出回路４によって受け
取られ、ＣＰＵ１の初期化後、すなわち、リセット用ベ
クタ１実行後の１個のオーバーフロー信号であることが
判定されて、故障検出回路４から動作スタート信号がＣ
ＰＵ１へ与えられる（ステップ１０４）。
のオーバーフロー信号は、故障検出回路４によって受け
取られ、ＣＰＵ１の初期化後、すなわち、リセット用ベ
クタ１実行後の１個のオーバーフロー信号であることが
判定されて、故障検出回路４から動作スタート信号がＣ
ＰＵ１へ与えられる（ステップ１０４）。
【００２９】ここで、図５は第１の実施形態に係る故障
検出回路４が故障を起こしている場合を示したタイミン
グチャートである。図５に示すように、故障検出回路４
からＣＰＵ１に動作スタート信号が出力されないときに
は、故障検出回路４が故障を起こしている場合であると
され、ＣＰＵ１は動作しない（ステップ１０５）。
検出回路４が故障を起こしている場合を示したタイミン
グチャートである。図５に示すように、故障検出回路４
からＣＰＵ１に動作スタート信号が出力されないときに
は、故障検出回路４が故障を起こしている場合であると
され、ＣＰＵ１は動作しない（ステップ１０５）。
【００３０】故障検出回路４からの動作スタート信号
は、ＣＰＵ１に受け取られて、ＣＰＵ１によって予め設
定されたリセット用ベクタ２が実行され、ＣＰＵ１が有
する図示しないレジスタの初期化が行なわれる（ステッ
プ１０６）。その後、ＣＰＵ１によってプログラムが実
行されて、ＣＰＵ１の通常動作が開始される（ステップ
１０７）。
は、ＣＰＵ１に受け取られて、ＣＰＵ１によって予め設
定されたリセット用ベクタ２が実行され、ＣＰＵ１が有
する図示しないレジスタの初期化が行なわれる（ステッ
プ１０６）。その後、ＣＰＵ１によってプログラムが実
行されて、ＣＰＵ１の通常動作が開始される（ステップ
１０７）。
【００３１】故障検出回路４からの動作ストップ信号
が、ＣＰＵ１に与えられるまで、ＣＰＵ１は、通常のプ
ログラム処理を行なう。しかし、通常動作中に、ＣＰＵ
１によるプログラム暴走等が生じた場合には、ウォッチ
ドッグタイマー回路３から２個のオーバーフロー信号が
故障検出回路４に与えられる（ステップ１０８）。
が、ＣＰＵ１に与えられるまで、ＣＰＵ１は、通常のプ
ログラム処理を行なう。しかし、通常動作中に、ＣＰＵ
１によるプログラム暴走等が生じた場合には、ウォッチ
ドッグタイマー回路３から２個のオーバーフロー信号が
故障検出回路４に与えられる（ステップ１０８）。
【００３２】ウォッチドッグタイマー回路３からの２個
のオーバーフロー信号が、故障検出回路４によって受け
取られると、故障を検出したと判定されて、故障検出回
路４から動作ストップ信号ＣＰＵ１に与えられる（ステ
ップ１０９）。
のオーバーフロー信号が、故障検出回路４によって受け
取られると、故障を検出したと判定されて、故障検出回
路４から動作ストップ信号ＣＰＵ１に与えられる（ステ
ップ１０９）。
【００３３】故障検出回路４からの動作ストップ信号が
ＣＰＵ１によって受け取られると、ＣＰＵ１はプログラ
ム処理動作を停止する（ステップ１１０）。
ＣＰＵ１によって受け取られると、ＣＰＵ１はプログラ
ム処理動作を停止する（ステップ１１０）。
【００３４】（Ａ−３）第１の実施形態の効果
以上のように、第１の実施形態によれば、パワーオンリ
セット回路２から出力されるパワーオンリセット信号及
びウォッチドッグタイマー回路３からの意図的の所定時
間経過した後に送出するオーバーフロー信号に基づい
て、それぞれ異なる別のリセットルーチンを設定するこ
とにより、簡単なプログラムと簡単な回路構成により、
故障検出回路４自身の故障を検出することができる。
セット回路２から出力されるパワーオンリセット信号及
びウォッチドッグタイマー回路３からの意図的の所定時
間経過した後に送出するオーバーフロー信号に基づい
て、それぞれ異なる別のリセットルーチンを設定するこ
とにより、簡単なプログラムと簡単な回路構成により、
故障検出回路４自身の故障を検出することができる。
【００３５】その結果として、第１の実施形態によれ
ば、マイクロコントローラ１０を使用したシステムの信
頼性をより一層高めることができる。
ば、マイクロコントローラ１０を使用したシステムの信
頼性をより一層高めることができる。
【００３６】（Ｂ）第２の実施形態
次に、本発明に係るマイクロコントローラの第２の実施
形態について図６を参照して説明する。
形態について図６を参照して説明する。
【００３７】（Ｂ−１）第２の実施形態の構成
図６は、第２の実施形態に係るマイクロコントローラの
全体概念構成を示したブロック図である。
全体概念構成を示したブロック図である。
【００３８】図６に示すように、第２の実施形態のマイ
クロコントローラ１０は、ＣＰＵ１、パワーオンリセッ
ト回路２、ウォッチドッグタイマー回路３、故障検出回
路４、ＡＮＤ回路５を有して構成され、これらを構成す
るマイクロコントローラ１０の外部に、電源管理装置６
を備えたものである。
クロコントローラ１０は、ＣＰＵ１、パワーオンリセッ
ト回路２、ウォッチドッグタイマー回路３、故障検出回
路４、ＡＮＤ回路５を有して構成され、これらを構成す
るマイクロコントローラ１０の外部に、電源管理装置６
を備えたものである。
【００３９】第２の実施形態に係るマイクロコントロー
ラ１０は、第１の実施形態で説明したマイクロコントロ
ーラ１０と同じ構成要素を備えており、これら対応する
構成要素には、対応する符号が付されている。また、以
下では、これら同一構成要素の機能説明については省略
する。
ラ１０は、第１の実施形態で説明したマイクロコントロ
ーラ１０と同じ構成要素を備えており、これら対応する
構成要素には、対応する符号が付されている。また、以
下では、これら同一構成要素の機能説明については省略
する。
【００４０】第２の実施形態は、上記第１の実施形態の
構成の外部に、マイクロコントローラ１０の電源供給を
する電源管理装置６を備えて、故障検出回路４が故障を
検出した場合に、この電源管理装置６に対しても電源供
給を停止させるＳＴＯＰ信号を出力することを特徴とす
る。なお、マイクロコントローラ１０の故障検出に係る
動作は、第１の実施形態と同じである。
構成の外部に、マイクロコントローラ１０の電源供給を
する電源管理装置６を備えて、故障検出回路４が故障を
検出した場合に、この電源管理装置６に対しても電源供
給を停止させるＳＴＯＰ信号を出力することを特徴とす
る。なお、マイクロコントローラ１０の故障検出に係る
動作は、第１の実施形態と同じである。
【００４１】電源管理装置６は、マイクロコントローラ
１０の外部電力供給装置であって、故障検出回路４から
ＳＴＯＰ信号を受け取り、マイクロコントローラ１０に
与える電源供給を停止するものである。
１０の外部電力供給装置であって、故障検出回路４から
ＳＴＯＰ信号を受け取り、マイクロコントローラ１０に
与える電源供給を停止するものである。
【００４２】（Ｂ−２）第２の実施形態の動作
マイクロコントローラ１０の外部に備えられた電源管理
装置６から外部電圧がマイクロコントローラ１０に供与
されている。電源が投入され、パワーオンリセット回路
２からのリセット信号に基づいて第1段階の初期化され
るところから、ウォッチドッグタイマー回路３からの第
１回目のオーバーフロー信号に基づいた故障検出回路４
からのスタート信号に基づいて、第２段階の初期化がさ
れた後に動作を開始して、ＣＰＵ１が通常動作をするま
では、第１の実施形態に係るマイクロコントローラ１０
の動作と同じである。
装置６から外部電圧がマイクロコントローラ１０に供与
されている。電源が投入され、パワーオンリセット回路
２からのリセット信号に基づいて第1段階の初期化され
るところから、ウォッチドッグタイマー回路３からの第
１回目のオーバーフロー信号に基づいた故障検出回路４
からのスタート信号に基づいて、第２段階の初期化がさ
れた後に動作を開始して、ＣＰＵ１が通常動作をするま
では、第１の実施形態に係るマイクロコントローラ１０
の動作と同じである。
【００４３】ＣＰＵ１の通常動作中、ＣＰＵ１によるプ
ログラム暴走等が生じた場合、ウォッチドッグタイマー
回路３から２つの連続したオーバーフロー信号が、故障
検出回路４に与えられる。故障検出回路４において、故
障を検出すると、ＣＰＵ１に対して動作ストップ信号が
与えられると共に、電源管理装置６にも動作ストップ信
号が与えられる。
ログラム暴走等が生じた場合、ウォッチドッグタイマー
回路３から２つの連続したオーバーフロー信号が、故障
検出回路４に与えられる。故障検出回路４において、故
障を検出すると、ＣＰＵ１に対して動作ストップ信号が
与えられると共に、電源管理装置６にも動作ストップ信
号が与えられる。
【００４４】故障検出回路４からの動作ストップ信号
は、電源管理装置６によって、マイクロコントローラ１
０が異常を起こしたことを検知し、電源管理装置６から
マイクロコントローラ１０に供給している電源を停止す
る。
は、電源管理装置６によって、マイクロコントローラ１
０が異常を起こしたことを検知し、電源管理装置６から
マイクロコントローラ１０に供給している電源を停止す
る。
【００４５】（Ｂ−３）第２の実施形態の効果
以上、第２の実施形態によれば、第１の実施形態の効果
を奏すると共に、マイクロコントローラ１０に対して供
給する外部電源をも停止することができるので、マイク
ロコントローラシステムの信頼性を高めることができ
る。
を奏すると共に、マイクロコントローラ１０に対して供
給する外部電源をも停止することができるので、マイク
ロコントローラシステムの信頼性を高めることができ
る。
【００４６】（Ｃ）その他の実施形態
上述した第１の実施形態では、マイクロコントローラ
が、各構成要素が１チップ上に構成されている場合につ
いて説明したが、必ずしも１チップ上に構成されている
必要はない。
が、各構成要素が１チップ上に構成されている場合につ
いて説明したが、必ずしも１チップ上に構成されている
必要はない。
【００４７】例えば、ＣＰＵ１と故障検出回路４とウォ
ッチドッグタイマー回路３とＡＮＤ回路５とを１チップ
にして、パワーオンリセット回路２を１チップにする回
路構成をとってもよい。また、ＣＰＵ１を１チップ上に
構成させ、ＣＰＵ１以外の構成要素を他の１チップに構
成するものであってもよい。さらに、各構成要素がそれ
ぞれ異なるチップ上に構成されていてもよい。
ッチドッグタイマー回路３とＡＮＤ回路５とを１チップ
にして、パワーオンリセット回路２を１チップにする回
路構成をとってもよい。また、ＣＰＵ１を１チップ上に
構成させ、ＣＰＵ１以外の構成要素を他の１チップに構
成するものであってもよい。さらに、各構成要素がそれ
ぞれ異なるチップ上に構成されていてもよい。
【００４８】
【発明の効果】以上、本発明によれば、構成要素の故障
を検出する故障検出機能を備えたマイクロコントローラ
において、パワーオンリセット回路からのパワーオンリ
セット信号が与えられて第１段階の初期化処理を実行す
ると共に、スタート信号が与えられて第２段階の初期化
処理を実行した後、通常時処理に移行するものであっ
て、第１段階の初期化処理では１回の計時起動信号を出
力し、通常時処理では間欠的に繰り返し計時起動信号を
出力するＣＰＵと、ＣＰＵからの計時起動信号により計
時するものであって、計時起動信号の到来後、所定期間
だけ経過した後に、オーバーフロー信号を出力するウォ
ッチドッグタイマー回路部と、パワーオンリセット回路
からパワーオンリセット信号が与えられた後、ウォッチ
ドッグタイマー回路部から所定期間経過後に最初のオー
バーフロー信号を与えられた後に、ＣＰＵへスタート信
号を出力する故障検出回路部とを備えることにより、簡
単なプログラムと簡単な回路構成で、マイクロコントロ
ーラの構成要素、特に故障検出回路自体の故障を検出す
ることができるので、マイクロコントローラを使用した
システムの信頼性をより一層高めることができる。
を検出する故障検出機能を備えたマイクロコントローラ
において、パワーオンリセット回路からのパワーオンリ
セット信号が与えられて第１段階の初期化処理を実行す
ると共に、スタート信号が与えられて第２段階の初期化
処理を実行した後、通常時処理に移行するものであっ
て、第１段階の初期化処理では１回の計時起動信号を出
力し、通常時処理では間欠的に繰り返し計時起動信号を
出力するＣＰＵと、ＣＰＵからの計時起動信号により計
時するものであって、計時起動信号の到来後、所定期間
だけ経過した後に、オーバーフロー信号を出力するウォ
ッチドッグタイマー回路部と、パワーオンリセット回路
からパワーオンリセット信号が与えられた後、ウォッチ
ドッグタイマー回路部から所定期間経過後に最初のオー
バーフロー信号を与えられた後に、ＣＰＵへスタート信
号を出力する故障検出回路部とを備えることにより、簡
単なプログラムと簡単な回路構成で、マイクロコントロ
ーラの構成要素、特に故障検出回路自体の故障を検出す
ることができるので、マイクロコントローラを使用した
システムの信頼性をより一層高めることができる。
【図１】第１の実施形態に係る故障検出回路を備えたマ
イクロコントローラの内部構成を示したブロック図であ
る。
イクロコントローラの内部構成を示したブロック図であ
る。
【図２】従来の故障検出回路を備えたマイクロコントロ
ーラの内部構成を示したブロック図である。
ーラの内部構成を示したブロック図である。
【図３】第１の実施形態に係るマイクロコントローラの
故障検出方式の動作を示したフローチャートである。
故障検出方式の動作を示したフローチャートである。
【図４】第１の実施形態に係る故障検出方式のタイミン
グチャートである。
グチャートである。
【図５】第１の実施形態に係る故障検出方式の故障検出
回路が故障をした場合のタイミングチャートである。
回路が故障をした場合のタイミングチャートである。
【図６】第２の実施形態に係る故障検出回路を備えたマ
イクロコントローラの全体概念を示したブロック図であ
る。
イクロコントローラの全体概念を示したブロック図であ
る。
１…ＣＰＵ、２…パワーオンリセット回路、３…ウォッ
チドッグタイマー回路、４…故障検出回路、５…ＡＮＤ
回路、６…電源管理装置、７…カウンタ、１０…マイク
ロコントローラ。
チドッグタイマー回路、４…故障検出回路、５…ＡＮＤ
回路、６…電源管理装置、７…カウンタ、１０…マイク
ロコントローラ。
Claims (8)
- 【請求項１】 構成要素の故障を検出する故障検出機能
を備えたマイクロコントローラにおいて、 パワーオンリセット回路からのパワーオンリセット信号
が与えられて第１段階の初期化処理を実行すると共に、
スタート信号が与えられて第２段階の初期化処理を実行
した後、通常時処理に移行するものであって、第１段階
の初期化処理では１回の計時起動信号を出力し、通常時
処理では間欠的に繰り返し計時起動信号を出力するＣＰ
Ｕと、 上記ＣＰＵからの計時起動信号により計時するものであ
って、計時起動信号の到来後、所定期間だけ経過した後
に、オーバーフロー信号を出力するウォッチドッグタイ
マー回路部と、 上記パワーオンリセット回路からパワーオンリセット信
号が与えられた後、上記ウォッチドッグタイマー回路部
から所定期間経過後に最初のオーバーフロー信号を与え
られた後に、上記ＣＰＵへ上記スタート信号を出力する
故障検出回路部とを備えたことを特徴とするマイクロコ
ントローラ。 - 【請求項２】 上記故障検出回路部は、上記ＣＰＵへス
タート信号を送出した後、所定個数の上記オーバーフロ
ー信号が与えられたときに、上記ＣＰＵへストップ信号
を送出し、上記ＣＰＵは、ストップ信号の到来時に通常
時処理を中止することを特徴とする請求項１に記載のマ
イクロコントローラ。 - 【請求項３】 上記ウォッチドッグタイマー回路部から
の上記オーバーフロー信号と、上記故障検出回路部を経
由した上記パワーオンリセット信号とに基づいて、オー
バーフロー信号を上記ＣＰＵへ送出する故障判定部を備
え、 上記ＣＰＵは、上記故障判定部からのオーバーフロー信
号を受信しない場合、通常時処理を中止することを特徴
とする請求項１又は２に記載のマイクロコントローラ。 - 【請求項４】 上記故障検出回路部が、上記ＣＰＵへス
トップ信号を送出したときに、外部から電源を供給する
電源装置に対してもその電源を停止させるストップ信号
を送出することを特徴とする請求項１〜３に記載のマイ
クロコントローラ。 - 【請求項５】 マイクロコントローラが備える構成要素
の故障を検出するマイクロコントローラの故障検出方法
において、 パワーオンリセット回路からのパワーオンリセット信号
が与えられて、ＣＰＵが第１段階の初期化を実行して、 ウォッチドッグタイマー回路部は、上記ＣＰＵから１回
の計時動作信号により計時し、この計時起動信号の到来
後、所定期間だけ経過した後に、オーバーフロー信号を
故障検出回路部へ出力し、 上記故障検出回路は、所定期間経過後に、最初のオーバ
ーフロー信号を受信した後に、上記ＣＰＵにスタート信
号を出力し、 上記ＣＰＵは、上記スタート信号を受け取り、第２段階
の初期化処理を実行した後、通常時処理に移行すること
を特徴するマイクロコントローラの故障検出方法。 - 【請求項６】 上記故障検出回路部は、上記ＣＰＵへス
タート信号を送出した後、所定個数のオーバーフロー信
号が与えられたときに、上記ＣＰＵへストップ信号を送
出し、上記ＣＰＵは、ストップ信号の到来時に通常時処
理を中止することを特徴とする請求項５に記載のマイク
ロコントローラの故障検出方法。 - 【請求項７】 上記ウォッチドッグタイマー回路部から
の上記オーバーフロー信号と、上記故障検出回路部を経
由した上記パワーオンリセット信号とに基づいて、オー
バーフロー信号を上記ＣＰＵへ送出する故障判定部を備
え、 上記ＣＰＵは、上記故障判定部からのオーバーフロー信
号を受信しない場合、通常時処理を中止することを特徴
とする請求項５〜６に記載のマイクロコントローラの故
障検出方法。 - 【請求項８】 上記故障検出回路部が、上記ＣＰＵへス
トップ信号を送出した後、外部から電源を供給する電源
装置に対してもその電源を停止させるストップ信号を送
出することを特徴とする請求項５〜７に記載のマイクロ
コントローラの故障検出方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002046748A JP2003248598A (ja) | 2002-02-22 | 2002-02-22 | マイクロコントローラ及びマイクロコントローラの故障検出方法 |
| US10/259,772 US7137036B2 (en) | 2002-02-22 | 2002-09-30 | Microcontroller having an error detector detecting errors in itself as well |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002046748A JP2003248598A (ja) | 2002-02-22 | 2002-02-22 | マイクロコントローラ及びマイクロコントローラの故障検出方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003248598A true JP2003248598A (ja) | 2003-09-05 |
Family
ID=27750655
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002046748A Pending JP2003248598A (ja) | 2002-02-22 | 2002-02-22 | マイクロコントローラ及びマイクロコントローラの故障検出方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7137036B2 (ja) |
| JP (1) | JP2003248598A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012083296A (ja) * | 2010-10-14 | 2012-04-26 | Lapis Semiconductor Co Ltd | 検査装置及び方法 |
| JP2018107679A (ja) * | 2016-12-27 | 2018-07-05 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| CN113064747A (zh) * | 2021-03-26 | 2021-07-02 | 山东英信计算机技术有限公司 | 一种服务器启动过程中的故障定位方法、***及装置 |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6732300B1 (en) * | 2000-02-18 | 2004-05-04 | Lev Freydel | Hybrid triple redundant computer system |
| DE10235564A1 (de) * | 2002-08-03 | 2004-02-12 | Robert Bosch Gmbh | Verfahren zum Überwachen eines Mikroprozessors und Schaltungsanordnung mit einem Mikroprozessor |
| US7366957B2 (en) * | 2003-07-31 | 2008-04-29 | Lsi Corporation | Method and apparatus for controlling SAS/fibre target behavior from a host |
| TWI270782B (en) * | 2004-11-05 | 2007-01-11 | Via Tech Inc | Rebooting card and its method for determining a timing of restarting a reset mechanism |
| US20090119526A1 (en) * | 2007-11-05 | 2009-05-07 | Mediatek Inc. | Electronic system and power control method thereof |
| CN101901178A (zh) * | 2009-05-31 | 2010-12-01 | 鸿富锦精密工业（深圳）有限公司 | 电脑***开关机测试装置及方法 |
| TWI485558B (zh) | 2013-03-29 | 2015-05-21 | Ind Tech Res Inst | 容錯系統以及容錯運算方法 |
| CN104049702A (zh) * | 2014-06-16 | 2014-09-17 | 京信通信***（中国）有限公司 | 一种基于单片机的cpu复位控制***、方法及装置 |
| CN104820483B (zh) * | 2015-05-13 | 2018-07-27 | 千目聚云数码科技（上海）有限公司 | 可任意时长设定硬件看门狗复位电路及复位方法 |
| CN107346269A (zh) * | 2017-06-29 | 2017-11-14 | 郑州云海信息技术有限公司 | 一种服务器中管理控制器故障保护的方法及*** |
| CN108762971A (zh) * | 2018-06-12 | 2018-11-06 | 烽火通信科技股份有限公司 | 一种看门狗电路的实现方法及*** |
| JP7135497B2 (ja) * | 2018-06-27 | 2022-09-13 | サンケン電気株式会社 | データ処理装置 |
| CN109039704B (zh) * | 2018-06-27 | 2020-11-03 | 安徽江淮汽车集团股份有限公司 | Can总线自检修复装置及方法 |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4698748A (en) * | 1983-10-07 | 1987-10-06 | Essex Group, Inc. | Power-conserving control system for turning-off the power and the clocking for data transactions upon certain system inactivity |
| US4598355A (en) * | 1983-10-27 | 1986-07-01 | Sundstrand Corporation | Fault tolerant controller |
| JPS6123202A (ja) | 1984-07-10 | 1986-01-31 | Nippon Denso Co Ltd | 電子回路の異常監視装置 |
| JPS62152048A (ja) | 1985-12-26 | 1987-07-07 | Yaskawa Electric Mfg Co Ltd | 暴走監視回路 |
| US4956842A (en) * | 1988-11-16 | 1990-09-11 | Sundstrand Corporation | Diagnostic system for a watchdog timer |
| JPH0395636A (ja) | 1989-09-08 | 1991-04-22 | Nissan Motor Co Ltd | フェイルセーフ回路の診断方式 |
| JP2903695B2 (ja) | 1990-10-26 | 1999-06-07 | 日本電気株式会社 | ウォッチドッグタイマ制御回路 |
| JPH04283840A (ja) | 1991-03-12 | 1992-10-08 | Oki Electric Ind Co Ltd | 情報処理装置の診断方法 |
| EP0547259B1 (de) * | 1991-12-17 | 1996-04-17 | Siemens Aktiengesellschaft | Schaltungsanordnung zum Sichern des Betriebes eines rechnergesteuerten Gerätes |
| JPH05250222A (ja) | 1992-03-05 | 1993-09-28 | Nec Eng Ltd | Ｃｐｕ監視装置 |
| JPH0681039A (ja) | 1992-03-31 | 1994-03-22 | Nippon Steel Corp | 鏡面高磁束密度方向性珪素鋼板の製造方法 |
| JPH05289779A (ja) | 1992-04-06 | 1993-11-05 | Sanyo Electric Co Ltd | マイクロコンピュータの暴走防止方法及びマイクロコンピュータの暴走防止装置 |
| JP3520662B2 (ja) * | 1996-04-09 | 2004-04-19 | 日産自動車株式会社 | 電子コントロールユニットの監視装置 |
| DE19627362C2 (de) * | 1996-07-06 | 1998-11-26 | Bosch Gmbh Robert | Schaltung zur Initialisierung und Überwachung eines Mikroprozessors |
| US6188256B1 (en) * | 1998-12-07 | 2001-02-13 | Philips Electronics North America Corporation | Reset-out circuit with feed back capability |
| JP2002259163A (ja) | 2001-02-26 | 2002-09-13 | Nec Corp | 異常検出リセット回路 |
-
2002
- 2002-02-22 JP JP2002046748A patent/JP2003248598A/ja active Pending
- 2002-09-30 US US10/259,772 patent/US7137036B2/en not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012083296A (ja) * | 2010-10-14 | 2012-04-26 | Lapis Semiconductor Co Ltd | 検査装置及び方法 |
| US8786306B2 (en) | 2010-10-14 | 2014-07-22 | Lapis Semiconductor Co., Ltd. | Inspection device and inspection method |
| JP2018107679A (ja) * | 2016-12-27 | 2018-07-05 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| CN113064747A (zh) * | 2021-03-26 | 2021-07-02 | 山东英信计算机技术有限公司 | 一种服务器启动过程中的故障定位方法、***及装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20030163766A1 (en) | 2003-08-28 |
| US7137036B2 (en) | 2006-11-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2003248598A (ja) | マイクロコントローラ及びマイクロコントローラの故障検出方法 | |
| US10649487B2 (en) | Fail-safe clock monitor with fault injection | |
| US6076172A (en) | Monitoting system for electronic control unit | |
| US20120131384A1 (en) | Computer system | |
| JPH0792764B2 (ja) | マイクロプロセッサ | |
| JP2018163498A (ja) | 監視回路 | |
| US9672111B2 (en) | Load control backup signal generating circuit | |
| US7038506B2 (en) | Automatic selection of an on-chip ancillary internal clock generator upon resetting a digital system | |
| US20080140890A1 (en) | Electronic Circuit Arrangement For Detecting a Failing Clock | |
| WO2004003714A2 (en) | Circuit for detection of internal microprocessor watchdog device execution and method for resetting microprocessor system | |
| JPH11259340A (ja) | コンピュータの再起動制御回路 | |
| JPH07334392A (ja) | リセット装置及び異常動作検出装置 | |
| JP2659067B2 (ja) | マイクロコンピュータのリセット回路 | |
| JPH1078896A (ja) | 産業用電子計算機 | |
| JP2004310291A (ja) | ウォッチドッグタイマ故障検出回路を備えたｃｐｕシステム | |
| JP2000347880A (ja) | 割り込みコントローラおよびマイクロコンピュータ | |
| JP2005293077A (ja) | Ｃｐｕの省電力機能を有する機器のデバッグシステム及び方法 | |
| JPH1166020A (ja) | マイクロコンピュータの異常検出回路 | |
| JP3110177B2 (ja) | ２重化計算機システム | |
| JPH01245322A (ja) | マイクロプロセッサの停電制御回路 | |
| JPS632922Y2 (ja) | ||
| JPH0736244U (ja) | 演算処理装置の異常検出装置 | |
| JP2012069063A (ja) | Ｐ−ｒｕｎ信号出力装置、組込制御装置 | |
| JPH0481936A (ja) | 複数ｃｐｕ間の同期制御方式 | |
| JPH08179971A (ja) | 演算処理装置の異常検出装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040113 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040312 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040427 |