JP2003234625A - 交流増幅回路およびモノリシック集積回路 - Google Patents
交流増幅回路およびモノリシック集積回路Info
- Publication number
- JP2003234625A JP2003234625A JP2002033497A JP2002033497A JP2003234625A JP 2003234625 A JP2003234625 A JP 2003234625A JP 2002033497 A JP2002033497 A JP 2002033497A JP 2002033497 A JP2002033497 A JP 2002033497A JP 2003234625 A JP2003234625 A JP 2003234625A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- base
- current
- circuit
- current source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Amplifiers (AREA)
Abstract
(57)【要約】
【課題】 高抵抗を必要とせず、構成が比較的簡単な交
流増幅回路を提供する。 【解決手段】 エミッタホロワ回路10は、定電流源3-1
とトランジスタQ1とで構成される。比較回路30は、定電
流源3-2と、2個のトランジスタQ2,Q3とで構成され、ト
ランジスタQ1のベース電圧と基準電圧Vrefとを比較
し、その大小に応じてトランジスタQ2のベース電流を変
化させる。ベース電流補償回路20は、定電流源3-1の電
流値と定電流源3-2の電流値の半分の電流値との和の電
流値を持つ定電流源3-3と、トランジスタQ4と、このト
ランジスタQ4のベース電流と同じ電流をトランジスタQ
1,Q2のベースの接続点に流し込むカレントミラー回路40
とを含む。トランジスタQ1,Q2のベース電圧が基準電圧
Vrefに等しくなるように動作し、トランジスタQ1,Q2の
ベースの入力インピーダンスは、トランジスタQ2のエミ
ッタ接地電流増幅率と定電流源3-2の電流値を適切に設
定することにより高くすることができる。
流増幅回路を提供する。 【解決手段】 エミッタホロワ回路10は、定電流源3-1
とトランジスタQ1とで構成される。比較回路30は、定電
流源3-2と、2個のトランジスタQ2,Q3とで構成され、ト
ランジスタQ1のベース電圧と基準電圧Vrefとを比較
し、その大小に応じてトランジスタQ2のベース電流を変
化させる。ベース電流補償回路20は、定電流源3-1の電
流値と定電流源3-2の電流値の半分の電流値との和の電
流値を持つ定電流源3-3と、トランジスタQ4と、このト
ランジスタQ4のベース電流と同じ電流をトランジスタQ
1,Q2のベースの接続点に流し込むカレントミラー回路40
とを含む。トランジスタQ1,Q2のベース電圧が基準電圧
Vrefに等しくなるように動作し、トランジスタQ1,Q2の
ベースの入力インピーダンスは、トランジスタQ2のエミ
ッタ接地電流増幅率と定電流源3-2の電流値を適切に設
定することにより高くすることができる。
Description
【0001】
【発明の属する技術分野】本発明は交流増幅回路に関
し、特にモノリシック集積回路に適した交流増幅回路に
関する。
し、特にモノリシック集積回路に適した交流増幅回路に
関する。
【0002】
【従来の技術】各種の電気回路を構成する場合、直流的
な変動を無視するための交流接続が必要になることがあ
る。このような場合、入力信号に含まれる直流的な変動
を受けずに交流成分を増幅する交流増幅回路が使用され
る。交流増幅回路としては一般に、図7(a)に示すよ
うに、トランジスタQ1と定電流源3−1とで構成され
るエミッタホロワ回路10を用い、基準電圧Vrefから
抵抗Rを通じてトランジスタQ1のベースにバイアスを
与えた状態で、入力信号を入力端子1から容量Cを介し
てトランジスタQ1のベースに与え、出力をトランジス
タQ1のエミッタから取り出すようにした回路が利用さ
れている。この交流増幅回路の場合、カットオフ周波数
fcは次式で与えられる。 fc=1/(2πCR) …(1)
な変動を無視するための交流接続が必要になることがあ
る。このような場合、入力信号に含まれる直流的な変動
を受けずに交流成分を増幅する交流増幅回路が使用され
る。交流増幅回路としては一般に、図7(a)に示すよ
うに、トランジスタQ1と定電流源3−1とで構成され
るエミッタホロワ回路10を用い、基準電圧Vrefから
抵抗Rを通じてトランジスタQ1のベースにバイアスを
与えた状態で、入力信号を入力端子1から容量Cを介し
てトランジスタQ1のベースに与え、出力をトランジス
タQ1のエミッタから取り出すようにした回路が利用さ
れている。この交流増幅回路の場合、カットオフ周波数
fcは次式で与えられる。 fc=1/(2πCR) …(1)
【0003】また、エミッタホロワ回路10を構成する
トランジスタQ1のベース電流が抵抗Rに定常的に流れ
ることで電圧降下が発生し、基準電圧Vrefに等しい電
圧でバイアスされなくなる問題を解決するために、図7
(b)に示すように、図7(a)の回路にベース電流補
償回路20を付加した交流増幅回路も知られている。ベ
ース電流補償回路20は、エミッタホロワ回路10と同
じ回路をトランジスタQ4と定電流源3−3とで実現
し、このトランジスタQ4に流れ込むベース電流を、ト
ランジスタQ5〜Q7で構成されるカレントミラー回路
でエミッタホロワ回路10のトランジスタQ1のベース
に流し込むことでベース電流を補償している。
トランジスタQ1のベース電流が抵抗Rに定常的に流れ
ることで電圧降下が発生し、基準電圧Vrefに等しい電
圧でバイアスされなくなる問題を解決するために、図7
(b)に示すように、図7(a)の回路にベース電流補
償回路20を付加した交流増幅回路も知られている。ベ
ース電流補償回路20は、エミッタホロワ回路10と同
じ回路をトランジスタQ4と定電流源3−3とで実現
し、このトランジスタQ4に流れ込むベース電流を、ト
ランジスタQ5〜Q7で構成されるカレントミラー回路
でエミッタホロワ回路10のトランジスタQ1のベース
に流し込むことでベース電流を補償している。
【0004】
【発明が解決しようとする課題】モノリシック集積回路
において、容量は大きい面積を必要とするため最大でも
数10pF程度の容量値しか使うことができない。例え
ば図7の回路において、容量Cの値を20pFとし、カ
ットオフ周波数を16kHzに選ぶとき、前記の式
(1)から約500kΩの抵抗Rが必要になる。
において、容量は大きい面積を必要とするため最大でも
数10pF程度の容量値しか使うことができない。例え
ば図7の回路において、容量Cの値を20pFとし、カ
ットオフ周波数を16kHzに選ぶとき、前記の式
(1)から約500kΩの抵抗Rが必要になる。
【0005】しかし、500kΩという大きな抵抗もI
Cを作る上で、以下のように非常に大きな面積を占め
る。通常、抵抗は、シート抵抗1kΩ/μm2程度の拡
散またはポリシリコン膜を用いて形成される。今、抵抗
の幅を例えば5μmとして、500kΩの抵抗を形成し
ようとすると、抵抗の長さは、(500k/1k)×5
μm=2500μmとなり、この抵抗だけが占める面積
は(抵抗幅)×(抵抗長)=5×2500=12500
μm2となる。しかし、実際には他の素子または拡散と
の間隔も必要になるため、この面積の2倍の25000
μm2程度が必要になる。このような大きな面積を要す
る抵抗は、ICの製造コスト、集積度に大きな影響を及
ぼす。
Cを作る上で、以下のように非常に大きな面積を占め
る。通常、抵抗は、シート抵抗1kΩ/μm2程度の拡
散またはポリシリコン膜を用いて形成される。今、抵抗
の幅を例えば5μmとして、500kΩの抵抗を形成し
ようとすると、抵抗の長さは、(500k/1k)×5
μm=2500μmとなり、この抵抗だけが占める面積
は(抵抗幅)×(抵抗長)=5×2500=12500
μm2となる。しかし、実際には他の素子または拡散と
の間隔も必要になるため、この面積の2倍の25000
μm2程度が必要になる。このような大きな面積を要す
る抵抗は、ICの製造コスト、集積度に大きな影響を及
ぼす。
【0006】他方、図8(a)に示すようにフィルタ回
路に使用される差動増幅回路において、いわゆるバイク
ワッドフィルタなどのgmアンプのように電流比でgm
を小さくして等価的に高抵抗の代用とする回路がよく使
用されている。ここで使用されるgmアンプの代表的回
路を図8(b)に示す。この回路では、高抵抗をトラン
ジスタで実現できるが、必要なトランジスタ数が多く回
路が非常に複雑になるため、図7の抵抗Rに適用した場
合、交流増幅回路全体の構成が複雑化し、占有面積の削
減効果は望めない。
路に使用される差動増幅回路において、いわゆるバイク
ワッドフィルタなどのgmアンプのように電流比でgm
を小さくして等価的に高抵抗の代用とする回路がよく使
用されている。ここで使用されるgmアンプの代表的回
路を図8(b)に示す。この回路では、高抵抗をトラン
ジスタで実現できるが、必要なトランジスタ数が多く回
路が非常に複雑になるため、図7の抵抗Rに適用した場
合、交流増幅回路全体の構成が複雑化し、占有面積の削
減効果は望めない。
【0007】本発明はこのような事情に鑑みて提案され
たものであり、その目的は、IC化の際に大きな面積を
占める高抵抗を必要とせず且つ構成が比較的簡単な交流
増幅回路を提供することにある。
たものであり、その目的は、IC化の際に大きな面積を
占める高抵抗を必要とせず且つ構成が比較的簡単な交流
増幅回路を提供することにある。
【0008】
【課題を解決するための手段】本発明の交流増幅回路
は、エミッタホロワ回路と比較回路とベース電流補償回
路とを含んで構成される。エミッタホロワ回路は、第1
の定電流源と、入力信号が容量を介してベースに加えら
れ、エミッタが第1の定電流源に接続された第1のトラ
ンジスタとを含み、第1のトランジスタのエミッタから
出力が取り出されるエミッタホロワの動作を行う。比較
回路は、第2の定電流源と、ベースが第1のトランジス
タのベースに接続され、エミッタが第2の定電流源に接
続され、コレクタが電源に接続された第2のトランジス
タと、ベースが基準電圧に接続され、エミッタが第2の
定電流源に接続され、コレクタが電源に接続された第3
のトランジスタとを含む。ベース電流補償回路は、第1
の定電流源の電流値と第2の定電流源の電流値の半分の
電流値との和の電流値を持つ第3の定電流源と、エミッ
タが第3の定電流源に接続され、コレクタが電源に接続
された第4のトランジスタと、第4のトランジスタのベ
ース電流と同じ電流を第1および第2のトランジスタの
ベースの接続点に流し込む手段、好ましくはカレントミ
ラー回路とを含む。カレントミラー回路としては、例え
ば、電流帰還部のカレントミラーを構成する第5および
第6のトランジスタと、ベース接地を構成する出力の第
7のトランジスタとを含む、いわゆるウイルソンのカレ
ントミラー回路を使用することができる。
は、エミッタホロワ回路と比較回路とベース電流補償回
路とを含んで構成される。エミッタホロワ回路は、第1
の定電流源と、入力信号が容量を介してベースに加えら
れ、エミッタが第1の定電流源に接続された第1のトラ
ンジスタとを含み、第1のトランジスタのエミッタから
出力が取り出されるエミッタホロワの動作を行う。比較
回路は、第2の定電流源と、ベースが第1のトランジス
タのベースに接続され、エミッタが第2の定電流源に接
続され、コレクタが電源に接続された第2のトランジス
タと、ベースが基準電圧に接続され、エミッタが第2の
定電流源に接続され、コレクタが電源に接続された第3
のトランジスタとを含む。ベース電流補償回路は、第1
の定電流源の電流値と第2の定電流源の電流値の半分の
電流値との和の電流値を持つ第3の定電流源と、エミッ
タが第3の定電流源に接続され、コレクタが電源に接続
された第4のトランジスタと、第4のトランジスタのベ
ース電流と同じ電流を第1および第2のトランジスタの
ベースの接続点に流し込む手段、好ましくはカレントミ
ラー回路とを含む。カレントミラー回路としては、例え
ば、電流帰還部のカレントミラーを構成する第5および
第6のトランジスタと、ベース接地を構成する出力の第
7のトランジスタとを含む、いわゆるウイルソンのカレ
ントミラー回路を使用することができる。
【0009】更に好ましくは、第5のトランジスタの光
照射時にベースから基板に流れる光電流と第6のトラン
ジスタの光照射時にベースから基板に流れる光電流との
和が、第7のトランジスタの光照射時にベースから基板
に流れる光電流にほぼ等しくなるように、第5、第6お
よび第7のトランジスタが構成されている。具体的に
は、第5および第6のトランジスタが、2つのコレクタ
を有するマルチコレクタ型トランジスタで構成され、こ
のマルチコレクタ型トランジスタのベースを構成するエ
ピタキシャル層の下面の面積と第7のトランジスタのベ
ースを構成するエピタキシャル層の下面の面積、つまり
主たるPN接合面積がほぼ等しく構成されている。
照射時にベースから基板に流れる光電流と第6のトラン
ジスタの光照射時にベースから基板に流れる光電流との
和が、第7のトランジスタの光照射時にベースから基板
に流れる光電流にほぼ等しくなるように、第5、第6お
よび第7のトランジスタが構成されている。具体的に
は、第5および第6のトランジスタが、2つのコレクタ
を有するマルチコレクタ型トランジスタで構成され、こ
のマルチコレクタ型トランジスタのベースを構成するエ
ピタキシャル層の下面の面積と第7のトランジスタのベ
ースを構成するエピタキシャル層の下面の面積、つまり
主たるPN接合面積がほぼ等しく構成されている。
【0010】
【作用】本発明の交流増幅回路においては、第2のトラ
ンジスタのベース電圧が第3のトランジスタのベース電
圧(基準電圧)よりも高いときは、容量から電荷が放出
されて第2のトランジスタのベース電圧が減少してい
き、第2のトランジスタのベース電圧が第3のトランジ
スタのベース電圧より低いときは、容量に電荷が蓄積さ
れて第2のトランジスタのベース電圧が増加していくと
いった負帰還動作が行われることにより、第2のトラン
ジスタのベース電圧と第1のトランジスタのベース電圧
が基準電圧に等しくなるように制御される。そして、こ
のときの第1および第2のトランジスタにおけるベース
の入力インピーダンスは、第2のトランジスタのエミッ
タ接地電流増幅率と第2の定電流源の電流値の関数とな
り、これらの値を適切に設定することで、高いインピー
ダンスを得ることができる。
ンジスタのベース電圧が第3のトランジスタのベース電
圧(基準電圧)よりも高いときは、容量から電荷が放出
されて第2のトランジスタのベース電圧が減少してい
き、第2のトランジスタのベース電圧が第3のトランジ
スタのベース電圧より低いときは、容量に電荷が蓄積さ
れて第2のトランジスタのベース電圧が増加していくと
いった負帰還動作が行われることにより、第2のトラン
ジスタのベース電圧と第1のトランジスタのベース電圧
が基準電圧に等しくなるように制御される。そして、こ
のときの第1および第2のトランジスタにおけるベース
の入力インピーダンスは、第2のトランジスタのエミッ
タ接地電流増幅率と第2の定電流源の電流値の関数とな
り、これらの値を適切に設定することで、高いインピー
ダンスを得ることができる。
【0011】また、第5のトランジスタの光照射時にベ
ースから基板に流れる光電流と第6のトランジスタの光
照射時にベースから基板に流れる光電流との和が、第7
のトランジスタの光照射時にベースから基板に流れる光
電流にほぼ等しくなる構成とすることで、光が照射され
る環境で使用する場合でもバイアスに与える光電流によ
る影響を除去することができる。
ースから基板に流れる光電流と第6のトランジスタの光
照射時にベースから基板に流れる光電流との和が、第7
のトランジスタの光照射時にベースから基板に流れる光
電流にほぼ等しくなる構成とすることで、光が照射され
る環境で使用する場合でもバイアスに与える光電流によ
る影響を除去することができる。
【0012】
【発明の第1の実施の形態】図1を参照すると、本発明
の第1の実施の形態にかかる交流増幅回路は、入力端子
1から交流結合用の容量Cを通じて入力信号が加わるエ
ミッタホロワ回路10と、このエミッタホロワ回路10
に接続されたベース電流補償回路20と、このベース電
流補償回路20に接続された比較回路30とで構成さ
れ、エミッタホロワ回路10の出力が交流増幅回路の出
力として出力端子2から取り出される。なお、4は、エ
ミッタホロワ回路10、ベース電流補償回路20および
比較回路30に動作電力を供給する電源の入力端子(電
源端子)、Vrefはエミッタホロワ回路10のバイアス
用の基準電圧である。
の第1の実施の形態にかかる交流増幅回路は、入力端子
1から交流結合用の容量Cを通じて入力信号が加わるエ
ミッタホロワ回路10と、このエミッタホロワ回路10
に接続されたベース電流補償回路20と、このベース電
流補償回路20に接続された比較回路30とで構成さ
れ、エミッタホロワ回路10の出力が交流増幅回路の出
力として出力端子2から取り出される。なお、4は、エ
ミッタホロワ回路10、ベース電流補償回路20および
比較回路30に動作電力を供給する電源の入力端子(電
源端子)、Vrefはエミッタホロワ回路10のバイアス
用の基準電圧である。
【0013】エミッタホロワ回路10は、定電流I1を
供給する吸い込み型の第1の定電流源3−1と、NPN
型のトランジスタQ1とで構成され、トランジスタQ1
のベースは容量Cを通じて入力端子1に接続され、コレ
クタは電源端子4に接続され、エミッタは第1の定電流
源3−1に接続されている。また、エミッタに出力端子
2が接続されている。
供給する吸い込み型の第1の定電流源3−1と、NPN
型のトランジスタQ1とで構成され、トランジスタQ1
のベースは容量Cを通じて入力端子1に接続され、コレ
クタは電源端子4に接続され、エミッタは第1の定電流
源3−1に接続されている。また、エミッタに出力端子
2が接続されている。
【0014】比較回路30は、NPN型の第2および第
3のトランジスタQ2、Q3と、定電流I2を供給する
吸い込み型の第2の定電流源3−2とで構成され、第2
のトランジスタQ2のベースは第1のトランジスタQ1
のベースに接続され、コレクタは電源端子4に接続さ
れ、エミッタは第2の定電流源3−2に接続されてい
る。また、第3のトランジスタQ3のベースは基準電圧
Vrefに接続され、コレクタは電源端子4に接続され、
エミッタは第2の定電流源3−2に接続されている。
3のトランジスタQ2、Q3と、定電流I2を供給する
吸い込み型の第2の定電流源3−2とで構成され、第2
のトランジスタQ2のベースは第1のトランジスタQ1
のベースに接続され、コレクタは電源端子4に接続さ
れ、エミッタは第2の定電流源3−2に接続されてい
る。また、第3のトランジスタQ3のベースは基準電圧
Vrefに接続され、コレクタは電源端子4に接続され、
エミッタは第2の定電流源3−2に接続されている。
【0015】ベース電流補償回路20は、第1の定電流
源3−1の電流値I1と第2の定電流源3−2の電流値
I2の半分の電流値I2/2との和の電流値I1+I2
/2を供給する吸い込み型の第3の定電流源3−3と、
NPN型の第4のトランジスタQ4と、このトランジス
タQ4のベース電流と同じ電流を第1および第2のトラ
ンジスタQ1、Q2のベースどうしの接続点に供給する
手段としてのカレントミラー回路40とで構成され、第
4のトランジスタQ4のコレクタは電源端子4に接続さ
れ、エミッタは第3の定電流源3−3に接続され、ベー
スはカレントミラー回路40に接続されている。カレン
トミラー回路40は、いわゆるウイルソン型のカレント
ミラー回路であり、電流帰還部のカレントミラーを構成
するPNP型の第5および第6のトランジスタQ5、Q
6と、ベース接地を構成する出力のPNP型の第7のト
ランジスタQ7とで構成され、第5のトランジスタQ5
のコレクタが第4のトランジスタQ4のベースに接続さ
れ、第7のトランジスタQ7のコレクタが第1および第
2のトランジスタQ1、Q2のベース接続点に接続され
ている。
源3−1の電流値I1と第2の定電流源3−2の電流値
I2の半分の電流値I2/2との和の電流値I1+I2
/2を供給する吸い込み型の第3の定電流源3−3と、
NPN型の第4のトランジスタQ4と、このトランジス
タQ4のベース電流と同じ電流を第1および第2のトラ
ンジスタQ1、Q2のベースどうしの接続点に供給する
手段としてのカレントミラー回路40とで構成され、第
4のトランジスタQ4のコレクタは電源端子4に接続さ
れ、エミッタは第3の定電流源3−3に接続され、ベー
スはカレントミラー回路40に接続されている。カレン
トミラー回路40は、いわゆるウイルソン型のカレント
ミラー回路であり、電流帰還部のカレントミラーを構成
するPNP型の第5および第6のトランジスタQ5、Q
6と、ベース接地を構成する出力のPNP型の第7のト
ランジスタQ7とで構成され、第5のトランジスタQ5
のコレクタが第4のトランジスタQ4のベースに接続さ
れ、第7のトランジスタQ7のコレクタが第1および第
2のトランジスタQ1、Q2のベース接続点に接続され
ている。
【0016】次に本実施の形態にかかる交流増幅回路の
動作を説明する。
動作を説明する。
【0017】図1において、第2のトランジスタQ2の
ベース電圧が第3のトランジスタQ3のベース電圧(基
準電圧Vref)に等しいとき、第2のトランジスタQ2
には第2の定電流源3−2の電流I2の1/2の電流I
2/2が供給されている。
ベース電圧が第3のトランジスタQ3のベース電圧(基
準電圧Vref)に等しいとき、第2のトランジスタQ2
には第2の定電流源3−2の電流I2の1/2の電流I
2/2が供給されている。
【0018】一方、第3の定電流源3−3には第1の定
電流源3−1の電流値I1と第2の定電流源3−2の電
流値I2の半分の電流値I2/2との和の電流値I1+
I2/2が流れているため、第4のトランジスタQ4の
ベース電流は、第1および第2のトランジスタQ1、Q
2のベース電流の和に等しくなる。この電流を第1およ
び第2のトランジスタQ1、Q2のベースの接続点に流
し込むことにより、第1および第2のトランジスタQ
1、Q2のベース電流はキャンセルされ、容量Cから電
荷の流入がなくなり、第1および第2のトランジスタQ
1、Q2のベース電圧は基準電圧Vrefに一致し安定す
る。
電流源3−1の電流値I1と第2の定電流源3−2の電
流値I2の半分の電流値I2/2との和の電流値I1+
I2/2が流れているため、第4のトランジスタQ4の
ベース電流は、第1および第2のトランジスタQ1、Q
2のベース電流の和に等しくなる。この電流を第1およ
び第2のトランジスタQ1、Q2のベースの接続点に流
し込むことにより、第1および第2のトランジスタQ
1、Q2のベース電流はキャンセルされ、容量Cから電
荷の流入がなくなり、第1および第2のトランジスタQ
1、Q2のベース電圧は基準電圧Vrefに一致し安定す
る。
【0019】入力信号の影響を受けて第2のトランジス
タQ2のベース電圧が第3のトランジスタQ3のベース
電圧よりも高くなると、第2のトランジスタQ2には第
2の定電流源3−2の定電流I2の1/2よりも多くの
電流が供給されるため、第2のトランジスタQ2のベー
ス電流が増加し、その増加した電流により、容量Cから
電荷が放出され、第2のトランジスタQ2のベース電圧
が減少し、上記の安定した状態へと移行する。
タQ2のベース電圧が第3のトランジスタQ3のベース
電圧よりも高くなると、第2のトランジスタQ2には第
2の定電流源3−2の定電流I2の1/2よりも多くの
電流が供給されるため、第2のトランジスタQ2のベー
ス電流が増加し、その増加した電流により、容量Cから
電荷が放出され、第2のトランジスタQ2のベース電圧
が減少し、上記の安定した状態へと移行する。
【0020】反対に入力信号の影響を受けて第2のトラ
ンジスタQ2のベース電圧が第3のトランジスタQ3の
ベース電圧よりも低くなると、上記と逆の動作をし、第
2のトランジスタQ2のベース電圧が増加し、上記の安
定状態へと移行する。
ンジスタQ2のベース電圧が第3のトランジスタQ3の
ベース電圧よりも低くなると、上記と逆の動作をし、第
2のトランジスタQ2のベース電圧が増加し、上記の安
定状態へと移行する。
【0021】このように本実施の形態の交流増幅回路
は、第2のトランジスタQ2のベース電圧、従って第1
のトランジスタQ1のベース電圧が基準電圧Vrefに等
しくなるように、負帰還回路を構成している。
は、第2のトランジスタQ2のベース電圧、従って第1
のトランジスタQ1のベース電圧が基準電圧Vrefに等
しくなるように、負帰還回路を構成している。
【0022】このとき、入力信号が加わる第1および第
2のトランジスタQ1、Q2のベースにおけるインピー
ダンスは、次式によって与えられる。 4×β×k×T/q/I2 …(2) ここで、βは第2のトランジスタQ2のエミッタ接地電
流増幅率、kはボルツマン定数、Tは絶対温度、qは電
子の電荷、I2は第2の定電流源3−2の電流値であ
る。従って、β、I2を適切に設定することにより、比
較的簡単な構成で高いインピーダンスを得ることができ
る。例えば、βを100、I2を20μAに設定する
と、T=300のとき、第1および第2のトランジスタ
Q1、Q2におけるインピーダンスは式(2)から、約
518kΩとなり、従来技術で示した図7の抵抗Rと同
等のインピーダンスを得ることができる。
2のトランジスタQ1、Q2のベースにおけるインピー
ダンスは、次式によって与えられる。 4×β×k×T/q/I2 …(2) ここで、βは第2のトランジスタQ2のエミッタ接地電
流増幅率、kはボルツマン定数、Tは絶対温度、qは電
子の電荷、I2は第2の定電流源3−2の電流値であ
る。従って、β、I2を適切に設定することにより、比
較的簡単な構成で高いインピーダンスを得ることができ
る。例えば、βを100、I2を20μAに設定する
と、T=300のとき、第1および第2のトランジスタ
Q1、Q2におけるインピーダンスは式(2)から、約
518kΩとなり、従来技術で示した図7の抵抗Rと同
等のインピーダンスを得ることができる。
【0023】図7(b)の回路と比較すると、500k
Ω強の抵抗Rを、比較回路30の2個のトランジスタQ
2、Q3と1個の定電流源3−2で構成できたことにな
る。定電流源3−2は第1、第3の電流源3−1、3−
3からカレントミラー回路で容易に作ることができ、略
NPNトランジスタ1個で形成できる。すなわち、合計
3個のNPNトランジスタで500kΩの抵抗相当を形
成できたことになる。
Ω強の抵抗Rを、比較回路30の2個のトランジスタQ
2、Q3と1個の定電流源3−2で構成できたことにな
る。定電流源3−2は第1、第3の電流源3−1、3−
3からカレントミラー回路で容易に作ることができ、略
NPNトランジスタ1個で形成できる。すなわち、合計
3個のNPNトランジスタで500kΩの抵抗相当を形
成できたことになる。
【0024】ところで、NPNトランジスタの面積は製
造方法にもよるが、略30×40=1200μm2/1
個である。NPNトランジスタ3個では1200×3=
3600μm2となる。一方、500kΩの抵抗が占め
る面積は従来例でも示したように約25000μm2で
あるから、抵抗の占める面積の約14%の面積で構成す
ることができる。
造方法にもよるが、略30×40=1200μm2/1
個である。NPNトランジスタ3個では1200×3=
3600μm2となる。一方、500kΩの抵抗が占め
る面積は従来例でも示したように約25000μm2で
あるから、抵抗の占める面積の約14%の面積で構成す
ることができる。
【0025】図1の実施の形態では、第4のトランジス
タQ4のベース電流と同じ電流を第1および第2のトラ
ンジスタQ1、Q2のベース接続点に供給する手段を、
第5〜第7のトランジスタQ5〜Q7で構成されるウイ
ルソンのカレントミラー回路40で構成したが、図2
(a)、(b)、(c)の符号40A、40B、40C
に示すようなタイプのカレントミラー回路で実現するこ
ともできる。また、第5および第6のトランジスタQ
5、Q6のエミッタに抵抗を挿入し、アーリー効果を改
善した回路も当然有効である。
タQ4のベース電流と同じ電流を第1および第2のトラ
ンジスタQ1、Q2のベース接続点に供給する手段を、
第5〜第7のトランジスタQ5〜Q7で構成されるウイ
ルソンのカレントミラー回路40で構成したが、図2
(a)、(b)、(c)の符号40A、40B、40C
に示すようなタイプのカレントミラー回路で実現するこ
ともできる。また、第5および第6のトランジスタQ
5、Q6のエミッタに抵抗を挿入し、アーリー効果を改
善した回路も当然有効である。
【0026】このように第1の実施の形態にかかる交流
増幅回路によれば、高いインピーダンスを占有面積の狭
い回路で実現でき、より低い周波数まで通過させること
のできる交流増幅回路が実現できる。
増幅回路によれば、高いインピーダンスを占有面積の狭
い回路で実現でき、より低い周波数まで通過させること
のできる交流増幅回路が実現できる。
【0027】
【発明の第2の実施の形態】次に本発明の第2の実施の
形態にかかる交流増幅回路について説明する。
形態にかかる交流増幅回路について説明する。
【0028】図1に示した交流増幅回路をICチップ上
に作り込み、ICチップに光が当たらない環境で使用さ
れる場合には、何ら問題なく動作する。しかし、オプト
IC(光IC)などのように、光が照射される環境で使
用する場合には次のような問題が発生する。
に作り込み、ICチップに光が当たらない環境で使用さ
れる場合には、何ら問題なく動作する。しかし、オプト
IC(光IC)などのように、光が照射される環境で使
用する場合には次のような問題が発生する。
【0029】フォトダイオードのようにPN接合に光が
照射されると、結晶中に電子と正孔が生成され電流が流
れることは良く知られている。図1の交流増幅回路に光
が照射された場合、第5〜第7のPNPトランジスタQ
5〜Q7で構成されたカレントミラー回路40が微小電
流で動作しているために、他の素子に比べ光電流の影響
を最も受けやすい。
照射されると、結晶中に電子と正孔が生成され電流が流
れることは良く知られている。図1の交流増幅回路に光
が照射された場合、第5〜第7のPNPトランジスタQ
5〜Q7で構成されたカレントミラー回路40が微小電
流で動作しているために、他の素子に比べ光電流の影響
を最も受けやすい。
【0030】モノリシック集積回路で用いるPNPトラ
ンジスタの概略平面構造図を図3(a)に、そのX−
X’の部分の概略断面構造図を図3(b)にそれぞれ示
す。図3に示すように、P型基板21上にN型埋め込み
層22および周囲をP型分離拡散層23で覆われたN型
エピタキシャル層24を形成し、このN型エピタキシャ
ル層24をベースとし、またN型エピタキシャル層24
内にエミッタとコレクタ用のP型拡散層25を形成し
た、いわゆる横形PNP構造をしている。なお、26は
ベース用のN型拡散層である。この構造では、P型基板
21とN型埋め込み層22およびN型エピタキシャル層
24との間のPN接合(以下、主たるPN接合と称す)
が最も面積が大きく、光が照射されると最も多くの光電
流がN型埋め込み層22とN型エピタキシャル層(ベー
ス)24から基板(GND)に流れる。
ンジスタの概略平面構造図を図3(a)に、そのX−
X’の部分の概略断面構造図を図3(b)にそれぞれ示
す。図3に示すように、P型基板21上にN型埋め込み
層22および周囲をP型分離拡散層23で覆われたN型
エピタキシャル層24を形成し、このN型エピタキシャ
ル層24をベースとし、またN型エピタキシャル層24
内にエミッタとコレクタ用のP型拡散層25を形成し
た、いわゆる横形PNP構造をしている。なお、26は
ベース用のN型拡散層である。この構造では、P型基板
21とN型埋め込み層22およびN型エピタキシャル層
24との間のPN接合(以下、主たるPN接合と称す)
が最も面積が大きく、光が照射されると最も多くの光電
流がN型埋め込み層22とN型エピタキシャル層(ベー
ス)24から基板(GND)に流れる。
【0031】第5〜第7のPNPトランジスタQ5〜Q
7が同じ形状(主たるPN接合の面積が等しい形状)を
しており、互いに近傍に配置されている場合、ほぼ同じ
量の光が照射されると考えられるため、ベースに同じ量
の光電流が流れると考えられる。
7が同じ形状(主たるPN接合の面積が等しい形状)を
しており、互いに近傍に配置されている場合、ほぼ同じ
量の光が照射されると考えられるため、ベースに同じ量
の光電流が流れると考えられる。
【0032】図4に第4〜第7のトランジスタQ4〜Q
7の電流の流れを特に詳しく記載している。なお、第5
〜第7のトランジスタQ5〜Q7のベース電流は非常に
小さいため無視している。この回路に光が照射され、第
5〜第7のトランジスタQ5〜Q7のベースから基板
(GND)に光電流ILが流れた場合、第5のトランジ
スタQ5のエミッタ(=コレクタ)には第4のトランジ
スタQ4のベース電流I B4と光電流ILとの和の電流
(IB4+IL)が流れる。第5および第6のトランジ
スタQ5、Q6はそれぞれエミッタとベースの電位が同
じであることから、第6のトランジスタQ6のエミッタ
(=コレクタ)にもIB4+ILの電流が流れる。第
5、第6のトランジスタQ5、Q6のベースからは光電
流ILがそれぞれ流れているため、第7のトランジスタ
Q7のエミッタ(=コレクタ)にはI B4−ILの電流
が流れることになる。この電流が第1のトランジスタQ
1のベース電流IB1よりも大きい場合(IB4−IL
>IB1)、IB4−IL−I B1の電流が第2のトラ
ンジスタQ2のベースに流れ込むような第2のトランジ
スタQ2のベース電圧(基準電圧Vref近傍)に安定す
る。しかし、IB4−I L<IB1の場合、第1のトラ
ンジスタQ1のベース電流を供給することができなくな
り、第1のトランジスタQ1は動作せず、第1および第
2のトランジスタQ1、Q2のベース電圧は基準電圧V
refに対し、大きく外れることになる。
7の電流の流れを特に詳しく記載している。なお、第5
〜第7のトランジスタQ5〜Q7のベース電流は非常に
小さいため無視している。この回路に光が照射され、第
5〜第7のトランジスタQ5〜Q7のベースから基板
(GND)に光電流ILが流れた場合、第5のトランジ
スタQ5のエミッタ(=コレクタ)には第4のトランジ
スタQ4のベース電流I B4と光電流ILとの和の電流
(IB4+IL)が流れる。第5および第6のトランジ
スタQ5、Q6はそれぞれエミッタとベースの電位が同
じであることから、第6のトランジスタQ6のエミッタ
(=コレクタ)にもIB4+ILの電流が流れる。第
5、第6のトランジスタQ5、Q6のベースからは光電
流ILがそれぞれ流れているため、第7のトランジスタ
Q7のエミッタ(=コレクタ)にはI B4−ILの電流
が流れることになる。この電流が第1のトランジスタQ
1のベース電流IB1よりも大きい場合(IB4−IL
>IB1)、IB4−IL−I B1の電流が第2のトラ
ンジスタQ2のベースに流れ込むような第2のトランジ
スタQ2のベース電圧(基準電圧Vref近傍)に安定す
る。しかし、IB4−I L<IB1の場合、第1のトラ
ンジスタQ1のベース電流を供給することができなくな
り、第1のトランジスタQ1は動作せず、第1および第
2のトランジスタQ1、Q2のベース電圧は基準電圧V
refに対し、大きく外れることになる。
【0033】本実施の形態にかかる交流増幅回路は、こ
のような光電流による影響を除去しようとするものであ
り、以下、図面を参照して本実施の形態の構成と動作を
説明する。
のような光電流による影響を除去しようとするものであ
り、以下、図面を参照して本実施の形態の構成と動作を
説明する。
【0034】本実施の形態にかかる交流増幅回路の全体
構成は図1に示した第1の実施の形態と同じであり、相
違するところは、第5および第6のトランジスタQ5、
Q6を、第7のトランジスタQ7の主たるPN接合と等
しい面積の主たるPN接合を持ち且つ2つのコレクタを
有するマルチコレクタ型トランジスタで構成した点にあ
る。
構成は図1に示した第1の実施の形態と同じであり、相
違するところは、第5および第6のトランジスタQ5、
Q6を、第7のトランジスタQ7の主たるPN接合と等
しい面積の主たるPN接合を持ち且つ2つのコレクタを
有するマルチコレクタ型トランジスタで構成した点にあ
る。
【0035】図5(a)に、モノリシック集積回路上に
形成された第5〜第7のトランジスタQ5〜Q7部分の
概略平面構造図を示す。図5(a)の左側に形成された
トランジスタ領域は第7のトランジスタQ7用であり、
図3で説明した方法と同じ方法で形成される。図5
(a)の右側に形成されたトランジスタ領域は第5およ
び第6のトランジスタQ5、Q6として用いるマルチコ
レクタトランジスタ用であり、左側のトランジスタ領域
の主たるPN接合の面積と同じ面積の主たるPN接合を
持っている。このマルチコレクタトランジスタは基本的
に図3で説明した方法と同じ方法で形成されるが、コレ
クタ用のP型拡散層25が同じ大きさの2つの領域に分
割して形成されている。図5(b)は、図4の回路中の
第5および第6のトランジスタQ5、Q6をマルチコレ
クタトランジスタの記号で表現した回路図を示してい
る。
形成された第5〜第7のトランジスタQ5〜Q7部分の
概略平面構造図を示す。図5(a)の左側に形成された
トランジスタ領域は第7のトランジスタQ7用であり、
図3で説明した方法と同じ方法で形成される。図5
(a)の右側に形成されたトランジスタ領域は第5およ
び第6のトランジスタQ5、Q6として用いるマルチコ
レクタトランジスタ用であり、左側のトランジスタ領域
の主たるPN接合の面積と同じ面積の主たるPN接合を
持っている。このマルチコレクタトランジスタは基本的
に図3で説明した方法と同じ方法で形成されるが、コレ
クタ用のP型拡散層25が同じ大きさの2つの領域に分
割して形成されている。図5(b)は、図4の回路中の
第5および第6のトランジスタQ5、Q6をマルチコレ
クタトランジスタの記号で表現した回路図を示してい
る。
【0036】第7のトランジスタQ7の主たるPN接合
の面積と、第5および第6のトランジスタQ5、Q6を
構成するマルチコレクタトランジスタの主たるPN接合
の面積とが同じであれば、そこで発生する光電流は同じ
と考えられ、第5および第6のトランジスタQ5、Q6
のベース領域で発生する光電流の合計と、第7のトラン
ジスタQ7のベース領域で発生する光電流とは同じにな
る。これにより上記問題点が以下のように解消される。
の面積と、第5および第6のトランジスタQ5、Q6を
構成するマルチコレクタトランジスタの主たるPN接合
の面積とが同じであれば、そこで発生する光電流は同じ
と考えられ、第5および第6のトランジスタQ5、Q6
のベース領域で発生する光電流の合計と、第7のトラン
ジスタQ7のベース領域で発生する光電流とは同じにな
る。これにより上記問題点が以下のように解消される。
【0037】図6に第5および第6のトランジスタQ
5、Q6の主たるPN接合で生じる光電流を第7のトラ
ンジスタQ7の主たるPN接合で生じる光電流に等しく
した場合の各部の電流を示す。この場合、光が照射され
たとき、第7のトランジスタQ7のベースから基板(G
ND)に流れる光電流をILとすると、第5および第6
のトランジスタQ5、Q6のベースから基板に流れる光
電流の和もILとなる。第5のトランジスタQ5には、
第4のトランジスタQ4のベース電流IB4との和(I
B4+IL)の電流が流れる。第5および第6のトラン
ジスタQ5、Q6はそれぞれエミッタとベースの電位が
共通(同電位)であることから、第6のトランジスタQ
6のコレクタにもIB4+ILの電流が流れる。第5お
よび第6のトランジスタQ5、Q6のベースからは合計
ILの光電流が流れているため、第7のトランジスタQ
7のエミッタ(=コレクタ)にはIB4の電流が流れる
ことになる。すなわち、光電流ILに依存しない電流と
なり、光の影響を受けることはなくなる。
5、Q6の主たるPN接合で生じる光電流を第7のトラ
ンジスタQ7の主たるPN接合で生じる光電流に等しく
した場合の各部の電流を示す。この場合、光が照射され
たとき、第7のトランジスタQ7のベースから基板(G
ND)に流れる光電流をILとすると、第5および第6
のトランジスタQ5、Q6のベースから基板に流れる光
電流の和もILとなる。第5のトランジスタQ5には、
第4のトランジスタQ4のベース電流IB4との和(I
B4+IL)の電流が流れる。第5および第6のトラン
ジスタQ5、Q6はそれぞれエミッタとベースの電位が
共通(同電位)であることから、第6のトランジスタQ
6のコレクタにもIB4+ILの電流が流れる。第5お
よび第6のトランジスタQ5、Q6のベースからは合計
ILの光電流が流れているため、第7のトランジスタQ
7のエミッタ(=コレクタ)にはIB4の電流が流れる
ことになる。すなわち、光電流ILに依存しない電流と
なり、光の影響を受けることはなくなる。
【0038】このように本実施の形態にかかる交流増幅
回路によれば、光が照射され、光電流が発生しても、エ
ミッタホロワ回路を構成する第1のトランジスタQ1の
ベースに対して安定してバイアスを与えることができ
る。
回路によれば、光が照射され、光電流が発生しても、エ
ミッタホロワ回路を構成する第1のトランジスタQ1の
ベースに対して安定してバイアスを与えることができ
る。
【0039】
【発明の効果】以上説明したように本発明によれば、I
C化の際に大きな面積を占める高抵抗を必要とせず、且
つ構成が比較的簡単で、然も光が照射される環境でも安
定して動作する交流増幅回路およびこれを形成したモノ
リシック集積回路が得られる。
C化の際に大きな面積を占める高抵抗を必要とせず、且
つ構成が比較的簡単で、然も光が照射される環境でも安
定して動作する交流増幅回路およびこれを形成したモノ
リシック集積回路が得られる。
【図1】本発明の第1の実施の形態にかかる交流増幅回
路の回路図である。
路の回路図である。
【図2】本発明の第1の実施の形態にかかる交流増幅回
路において、第4のトランジスタのベース電流と同じ電
流を第1、第2のトランジスタのベース接続点に供給す
る手段の別の例を示す回路図である。
路において、第4のトランジスタのベース電流と同じ電
流を第1、第2のトランジスタのベース接続点に供給す
る手段の別の例を示す回路図である。
【図3】PNPトランジスタの概略平面構造図および概
略断面構造図である。
略断面構造図である。
【図4】本発明の第1の実施の形態にかかる交流増幅回
路における第4〜第7のトランジスタの電流の流れを説
明するための回路図である。
路における第4〜第7のトランジスタの電流の流れを説
明するための回路図である。
【図5】本発明の第2の実施の形態にかかる交流増幅回
路を構成する第5〜第7のトランジスタの概略平面構造
図である。
路を構成する第5〜第7のトランジスタの概略平面構造
図である。
【図6】本発明の第2の実施の形態にかかる交流増幅回
路における第4〜第7のトランジスタの電流の流れを説
明するための回路図である。
路における第4〜第7のトランジスタの電流の流れを説
明するための回路図である。
【図7】従来の交流増幅回路の回路図である。
【図8】バンクワッドフィルタで用いられるgmアンプ
の回路図である。
の回路図である。
1…入力端子
2…出力端子
3−1…第1の定電流源
3−2…第2の定電流源
3−3…第3の定電流源
4…電源端子
10…エミッタホロワ回路
20…ベース電流補償回路
30…比較回路
40…カレントミラー回路
C…交流結合用の容量
Vref…基準電圧
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 河合 正寿
愛知県春日井市牛山町2431番地の1 サン
クス株式会社内
(72)発明者 早川 代祐
愛知県春日井市牛山町2431番地の1 サン
クス株式会社内
Fターム(参考) 5J091 AA01 CA91 CA92 FA04 HA05
HA08 HA25 HA29 HA32 KA05
KA09 KA17 MA01 MA21 TA01
5J500 AA01 AC91 AC92 AF04 AH05
AH08 AH25 AH29 AH32 AK05
AK09 AK17 AM01 AM21 AT01
Claims (7)
- 【請求項1】 第1の定電流源と、入力信号が容量を介
してベースに加えられ、エミッタが前記第1の定電流源
に接続された第1のトランジスタとを含み、前記第1の
トランジスタのエミッタから出力を取り出すエミッタホ
ロワ回路と、 第2の定電流源と、ベースが前記第1のトランジスタの
ベースに接続され、エミッタが前記第2の定電流源に接
続され、コレクタが電源に接続された第2のトランジス
タと、ベースが基準電圧に接続され、エミッタが前記第
2の定電流源に接続され、コレクタが電源に接続された
第3のトランジスタとを含む比較回路と、 前記第1の定電流源の電流値と前記第2の定電流源の電
流値の半分の電流値との和の電流値を持つ第3の定電流
源と、エミッタが前記第3の定電流源に接続され、コレ
クタが電源に接続された第4のトランジスタと、前記第
4のトランジスタのベース電流と同じ電流を前記第1お
よび第2のトランジスタのベースの接続点に流し込む手
段とを含むベース電流補償回路とで構成された交流増幅
回路。 - 【請求項2】 前記手段がカレントミラー回路である請
求項1記載の交流増幅回路。 - 【請求項3】 前記手段が、電流帰還部のカレントミラ
ーを構成する第5および第6のトランジスタと、ベース
接地を構成する出力の第7のトランジスタとを含むカレ
ントミラー回路である請求項1記載の交流増幅回路。 - 【請求項4】 前記第5のトランジスタの光照射時にベ
ースから基板に流れる光電流と前記第6のトランジスタ
の光照射時にベースから基板に流れる光電流との和が、
前記第7のトランジスタの光照射時にベースから基板に
流れる光電流にほぼ等しくなるように前記第5、第6お
よび第7のトランジスタが構成されている請求項3記載
の交流増幅回路。 - 【請求項5】 前記第5および第6のトランジスタが、
2つのコレクタを有するマルチコレクタ型トランジスタ
で構成された請求項4記載の交流増幅回路。 - 【請求項6】 前記マルチコレクタ型トランジスタのベ
ースを構成するエピタキシャル層の下面の面積と前記第
7のトランジスタのベースを構成するエピタキシャル層
の下面の面積とがほぼ等しくなっている請求項5記載の
交流増幅回路。 - 【請求項7】 請求項1、2、3、4、5または6記載
の交流増幅回路を半導体チップ上に形成したモノリシッ
ク集積回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002033497A JP2003234625A (ja) | 2002-02-12 | 2002-02-12 | 交流増幅回路およびモノリシック集積回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002033497A JP2003234625A (ja) | 2002-02-12 | 2002-02-12 | 交流増幅回路およびモノリシック集積回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2003234625A true JP2003234625A (ja) | 2003-08-22 |
Family
ID=27776278
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002033497A Pending JP2003234625A (ja) | 2002-02-12 | 2002-02-12 | 交流増幅回路およびモノリシック集積回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2003234625A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011176804A (ja) * | 2010-02-04 | 2011-09-08 | Austriamicrosystems Ag | 電流源、電流源回路、およびこの電流源回路の使用 |
-
2002
- 2002-02-12 JP JP2002033497A patent/JP2003234625A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011176804A (ja) * | 2010-02-04 | 2011-09-08 | Austriamicrosystems Ag | 電流源、電流源回路、およびこの電流源回路の使用 |
US8547030B2 (en) | 2010-02-04 | 2013-10-01 | Ams Ag | Current source, current source arrangement and their use |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20060119436A1 (en) | High linearity digital variable gain amplifier | |
JP2000101403A (ja) | 比較増幅検出回路 | |
JP4019439B2 (ja) | Ccd型電荷転送読出し用レジスタの電荷/電圧変換装置 | |
US7838811B2 (en) | Ambient light sensor | |
JPH06224652A (ja) | 光受信回路 | |
US4580106A (en) | Differential amplifier with bipolar transistors which is compatible with standard complimentary MOS (CMOS) technology | |
KR0177928B1 (ko) | 광대역 증폭회로 | |
JPS63136707A (ja) | フィルタ回路およびそれを用いたフィルタ装置 | |
JP2003234625A (ja) | 交流増幅回路およびモノリシック集積回路 | |
US7061303B2 (en) | Photoelectric leak current compensating circuit and optical signal circuit using same | |
US6812546B2 (en) | Current mirror circuit and optical signal circuit using same | |
JP2933870B2 (ja) | 光検出装置及びその製造方法 | |
JPH06177663A (ja) | 光電気変換トランジスタ回路 | |
JPH0949762A (ja) | 光量電圧変換回路 | |
US3510791A (en) | Semiconductor differential amplifier providing no level shift between the input and output signal levels | |
JPH09298437A (ja) | フィルタ回路 | |
JP3616957B2 (ja) | アンプ回路 | |
JPH0645536A (ja) | Pnpトランジスタ回路 | |
JP3419546B2 (ja) | 正転型トランスインピーダンス回路 | |
JP3656505B2 (ja) | Cmos定電圧回路 | |
JPS6123892B2 (ja) | ||
JPH0691384B2 (ja) | 半導体集積回路装置 | |
JP2585893B2 (ja) | 固体撮像素子の出力装置 | |
JPS6013325B2 (ja) | 差動増幅器 | |
JPS63178611A (ja) | 利得制御回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Effective date: 20050106 Free format text: JAPANESE INTERMEDIATE CODE: A621 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061124 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070501 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070904 |