KR0177928B1 - 광대역 증폭회로 - Google Patents

Abstract

본원 발명은 베이스접지형식의 광대역 증폭회로에 관한 것이며, 본원 발명은 예를 들면 고해상도 CRT방식의 컬러디스플레이에 있어서의 픽처콘트롤에 사용되고 있는 것과 같은 베이스접지형식의 광대역증폭회로에 있어서, 복수의 트랜지스터를 베이스접지로 다단(多段)으로 접속함으로써, 게인과 다이나믹레인지를 변화시키지 않고, 주파수특성을 신장할 수 있도록 한 것이다.

Description

광대역 증폭회로

제1도는 본원 발명의 일실시예를 나타낸 회로도.

제2도는 본원 발명의 다른 예를 나타낸 회로도.

제3도는 종래예를 나타낸 회로도.

제4도는 NPN트랜지스터의 종구조를 나타낸 단면도.

제5도는 NPN트랜지스터의 콜렉터전류와 트랜지션주파수와의 관계를 나타낸 그래프.

제6도는 캐스캐이드형 반전증폭기를 나타낸 회로도.

* 도면의 주요부분에 대한 부호의 설명

Q₁, Q₁, Q₁, Qn : 트랜지스터 B₁, B₂, B₃, Bn : 베이스

C₁, C₂, C₃, Cn : 콜렉터 E₁, E₂, E₃, En : 에미터

RL₁, RL₂, RLn : 부하저항기 RIN₁, RIN₂, RINn : 입력저항기

본원 발명은 베이스접지형식의 광대역(廣帶域)증폭회로에 관한 것이다.

본원 발명은 예를 들면 고해상도 CRT방식의 컬러디스플레이에 있어서의 픽처콘트롤에 사용되고 있는 것과 같은 베이스접지형식의 광대역증폭회로에 있어서, 복수의 트랜지스터를 베이스접지로 다단(多端)으로 접속함으로써, 게인과 다이나믹레인지를 변화시키지 않고, 주파수특성을 신장할 수 있도록 한 것이다.

제3도는 종래의 베이스접지형식의 광대역 증폭회로를 나타낸 것이다. 이것은 NPN트랜지스터 Q를 베이스접지한 1단구성으로 되어 있다. 구체적으로는 트랜지스터 Q의 베이스 B가 전지(1)를 통하여 접지되어있다. 이 트랜지스터 Q의 콜렉터는 부하저항기 R_L를 통하여 전원 Vcc에 접속되어 있다. 트랜지스터 Q의 콜렉터전류는 대략 에미터전류와 동일하게(베이스전류는 작으므로 무시함)흐른다. 이 때문에, 신호원 S로부터 입력저항기 R_IN를 통하여 트랜지스터 Q의 에미터에 공급된 신호전류는 트랜지스터 Q의 콜렉터전류로서 표시된다. 그러면 출력단자 T_OUT에는 부하저항기 R_L와 신호전류에 의해서 결정되는 출력진폭을 얻을 수 있다. 입력단자 T_IN로부터 부여된 입력신호진폭에 의해서 입력저항기 R_IN의 양단에 발생한 신호진폭을 V_IN이라 하면, 입력저항기 R_IN를 통하여 트랜지스터 Q에 공급되는 신호전류는 I_IN= V_IN/R_IN이며, 출력단자 T_OUT에 출력되는 출력진폭을 V_OUT라 하면, V_OUT= I_IN× R_L= V_IN/R_IN× R_L로 유지되어 있다. 이 증폭기의 증폭도(게인) G은 G = V_OUT/V_IN= R_L/R_IN으로 부여되며, 부하저항기 RL를 입력저항기 R_IN보다 크게 함으로써 증폭하는 것이 가능하다.

상술한 광대역 증폭회로에 있어서, 입력저항기 R_IN의 저항치를 R_IN, 부하저항기 R_L의 저항치를 R_L, 트랜지스터 Q의 출력임피던스를 ro, 트랜지스터 Q의 기생용량 즉 베이스·에미터간 용량, 베이스·콜렉터간 용량, 콜렉터·서브간 용량을 각각 Cx, Cu, Ccs라 하면,

입출력게인 G은

G = R_L/R_IN(트랜지스터 Q의 에미터저항 re을 무시함) …(1)

입출력이득 -3dB의 주파수 fc는

로 나타낼 수 있다.

제4도에 NPN트랜지스터의 종구조를 나타낸다. 이 제4도로부터 알 수 있는 바와 같이, 상기 기생용량 Ccs은 콜렉터 C의 N층 및 N+매입층(埋入層)과, 서브스트레이트 SOB의 P층간과의 PN접합면에서 발생하고, 베이스 B의 P층과의 콜렉터 C의 N층의 PN접합면에 발생하는 기생용량 Cu보다 크다. 즉, Cu Ccs 이다.

또한, 출력임피던스 ro는 통상 고임피던스이며, 부하저항치 R₁보다 크므로, R_Lro로 할 수 있으며, (2)식은

과 근사할 수 있다.

이와 같은 것으로부터, 상기 광대역 증폭회로에서, 게인 G을 바꾸지 않고, 주파수 특성 fc을 신장하려면, (1), (2)식에서 명백한 바와 같이 기생용량 Ccs을 작게 하거나, 입력저항치 R_IN와 부하저항치 R_L를 작게 하는 방법이 고려된다.

그러나, NPN트랜지스터를 구성하는 이상, 제4도로부터도 알 수 있는 바와 같이 반드시 P_N접합면을 발생시기고, 기생용량 Ccs을 발생해 버린다. 그 값의 대소는 반도체장치의 제조프로세스에 따라 상당히 다르지만, 광대역 증폭회로가 요구되고 있는 오늘날, 무시할 수 있는 레벨에는 이르지 못하고 있으며, 작게 하는데도 한계가 있다.

또한, 입력저항치 R_IN와 부하저항치 R_L를 작게함으로써, 게인 G을 바꾸지 않고, 주파수특성 fc을 신장시킬 수는 있으나, 입력저항치 R_IN와 트랜지스터 Q의 콜렉터 C - 에미터 E간에 흐르는 전류치 Io로 결정되는 입력신호 S₁의 다이나믹레인지는 입력저항치 R_IN를 작게 함으로써 좁아져 버린다. 즉, 입력신호 S₁에 의해 발생된 신호전류 △i와 입력신호진폭 Vin 및 트랜지스터 Q의 콜렉터 C - 에미터 E간에 흐르는 전류치 Io와의 관계는

라는 식으로 나타내며, 또한 트랜지스터 Q가 항상 온으로 되어 있지 않으면 안되므로,

을 충족시켜야 한다. 이(4)식으로부터 입력다이나믹레인지는 Io와 R_IN에 비례하고, 입력저항치 R_IN를 작게 하면 V_IN즉 입력다이나믹레인지가 작아진다는 것을 알 수 있다. 필연적으로 (1)식으로부터 출력레인지도 좁아져 버린다.

그래서 이 다이나믹레인지를 입력저항치 R_IN와 부하저항치 R_L를 작게 하기 이전과 같이 유지하려면, 트랜지스터 Q의 콜렉터 C - 에미터 E간에 흐르는 전류치 Io를 증가해야 한다.

그러나 IC와 같은 반도체장치내에 형성되는 트랜지스터에서는 트랜지스터 1개당의 콜렉터전류와 트랜지스터의 에미터접지의 전류증폭도 h_FE가 1이 되는 트랜지션주파수 f_T와의 관계는 제5도의 그래프와 같은 특성을 나타낸다. 그래서 f_TMAX시의 콜렉터전류를 Io'로 하면, 콜렉터전류가 Io'보다 큰 전류치로 되면, 급격하게 f_T가 저하되므로, 최대허용전류치는 기생용량 Ccs과 같이 반도체장치의 제조프로세스에 의해 일의적으로 결정된다.

그리고 저소비전력화를 실현하기 위해, 되도록 각 트랜지스터에 흐르는 전류를 작게 하고, IC패키지전체에서의 소비전류를 내리는 것이 바람직하다. 또한, 그렇게 하지 않으면 광대역이 요구되기 때문에, 필연적으로 전체의 소비전류가 증가되어 칩온도가 상승하고, IC패키지의 온도도 높아져서, IC화를 실현할 수 없게 되어버린다.

그래서 상기 종래의 광대역 증폭회로에서 게이 G과 다이나믹레인지를 바꾸지 않고, 주파수특성 fc을 신장하기 위해서는 한도가 있다.

그러나 종래의 광대역 증폭회로에서는 제6도에 나타낸 바와 같이, 에미터접지형 캐스캐이드(cascade)형 반전증폭회로가 있다. 그러나 이 경우는 입력단에 있어서 기생용량과 입력임피던스에 의해 주파수특성이 악화되고, 또한 캐스캐이드형으로 하였으므로, 출력다이나믹레인지의 저하를 일으키는 문제가 있다.

그래서, 본원 발명에 있어서는 복수의 트랜지스터를 베이스접지로 다단으로 접속하고, 초단콜렉터출력을 차단의 콜렉터에 가산함으로써 상기 과제를 해결하는 것이다.

예를 들면, 2개의 트랜지스터를 베이스접지로 2단으로 구성하고, 이들 2개의 트랜지스터의 에미터에 입력신호를 같은 상으로 입력함으로써, 1단째의 증폭기의 게인이(R_L/2)/R_IN, 2단째의 증폭기 게인이 (R_L/2)R_IN이 되며, 1단째의 증폭기의 증폭도와 2단째의 증폭기 게인을 가산함으로써 출력단자에서의 게인이 R_L/R_IN이 된다. 이로써, 2개의 트랜지스터 각각의 부하저항치가 절반이 되고, 주파수특성을 신장시킬 수 있으며, 또한 총합에서의 입출력간의 게인과 다이나믹레인지를 종래와 같게 할 수 있다.

먼저, 실시예의 회로구성을 설명한다.

제1도에 나타낸 바와 같이, 이 일실시예에서는 동일정격(定格)인 복수의 NPN트랜지스터 Q₁, Q₂를 베이스접지로 다단으로 접속하고 있다. 구체적으로는 트랜지스터 Q₁, Q₂의 베이스 B₁, B₂가 전지(1)를 통해서 접지되어 있다. 트랜지스터 Q₁, Q₂의 에미터 E1, E2 각각에는 입력저항기 R_IN1, R_IN2가 접속되어 있다. 이들 입력저항기 R_IN1, R_IN2에는 드라이브앰프APM를 통해서 입력단자 T_IN가 접속되어 있다. 또한, 트랜지스터 Q₁의 콜렉터 C₁에는 부하저항기 R_L1를 통해서 전원 Vcc이 접속되어 있다. 한편, 트랜지스터 Q₂의 콜렉터 C₂에는 상기와는 별도의 N_PN트랜지스터 Q₃의 에미터 E₃가 부하저항기 R_L2를 통해서 접속되어 있다. 이 부하저항기 R_L2와 트랜지스터 Q₃의 에미더 E₃와의 결합점 P₂에는 출력단자 T_OUT가 접속되어 있다. 또한, 트랜지스터 Q₃의 베이스 B₃는 트랜지스터 Q₁와 부하저항기 R_L1와의 결합점 P1에 접속되어 있다. 트랜지스터 Q₃의 콜렉터 C₃는 부하저항기 R_L1와 전원Vcc과의 결합점 P3에 접속되어 있다.

다음에, 실시예의 작용을 설명한다.

트랜지스터 Q₁, Q₂가 입력단자 T_IN에 접속된 신호원 S으로부터의 입력신호 S₁에 대해 같은 상으로 되어 있으므로, 부하저항기 R_L1, R_L2의 저항치를 각각 종래의 부하저항치 R_L의 1/2로 하고, 입력저항기 R_IN1, R_IN2의 저항치를 종래의 입력저항치 R_IN와 같게하고, 트랜지스터 Q₁, Q₂의 최대허용전류치 Io를 종래의 트랜지스터 Q의 최대허용전류치 Io와 같다고 하면, 결합점 P₁에서의 게인 G₁은 (G_L/S)/R_IN이 되며, 트랜지스터 Q₁와 트랜지스터 Q₂와의 출력은 같은 상이며, 결합점 P₂에서의 게인 G₂은 앞의 트랜지스터의 이득을 가한 것이 된다. 즉, G₁+ (R_L/2)/R_IN= ((R_L/2)/R_IN) + ((R_L/2_RIN) = R_L/R_IN이 된다.

따라서 트랜지스터 Q₁, Q₂의 최대허용전류치 Io와 출력단자 T_OUT에서의 증폭량을 종래와 같게 하면, 부하저항기 R_L1, R_L2의 저항치를 종래의 절반으로 할 수 있다. 따라서 트랜지스터 Q₁, Q₂각각에 대한 주파수특성이 부하저항치를 1/2로 함으로써 fc가 2배로 신장된다.

다음에, 이 일실시예의 광대역 증폭회로에서는 트랜지스터 Q₁, Q₂와 같이 2개의 트랜지스터(증폭기)를 사용하고 있으므로, 주파수특성 fc'이 총합에서 어느 정도 신장하는지를 구해본다.

먼저, 종래에의 전달함수 G(S₁)는

로 나타낼 수 있다. 또한 (5)식중의 fc는 제3도에 나타낸 종래 회로에서의 컷오프주파수이다.

여기서 상기 일실시예에서의 전달함수 G(S₂)는 부하저항치가 종래의 절반이 됨으로써, 2차의 전달함수로서, (부하저항치가 1/2배로 되어 있으므로 fc는 2배가 됨)

로 나타낸다. 이 (6)식에서 ｜G(S₂)｜의 값이가 되는 컷오프주파수 fc'를 구하면, (2)식에 f = fc'를 대입하여

가 되며, 이 (7)식에서, fc' 를 구해 보면, fc' = 1.29fc가 된다.

즉, G(S₂)는 G(S₁)의 약 1.3배가 되고, 이론적으로는 이 실시예에 있어서의 광대역증폭회로의 컷오프주파수 fc' 가 종래에 있어서의 광대역증폭회로의 컷오프주파구 fc의 약 1.3배 신장시키는 것이 가능하다.

또한, 본원 발명은 상기 실시예에 한정되는 것이 아니고, 예를 들면 제2도에 나타낸 바와 같이 동일정격의 n개의 트랜지스터 Q₁, Q₂, …, Qn 각각을 베이스접지로 n단으로 구성하고, 각 트랜지스터 Q₁, Q₂, … , Qn의 콜렉터 C₁, C₂, …, Cn 각각에 접속되는 부하저항기 R₁, RL₂, …, R_Ln의 저항치를 종래의 1/n로 하는 것도 가능하다.

그 구성으로 함으로써 전달함수로서는

로 나타낼 수 있다.

입출력이득 -3dB의 주파수를 fc''로 하면 (8)식의 f에 fc''를 대입하고, 그때 ｜G(S₃)｜의 값이로 되므로,

라는 식을 얻을 수 있으며, 이 식을 만족하는 주파수 fc''를 구하면,

으로 나타낼 수 있다.

즉, n이 크면 컷오프주파수는 크게 하는 것이 가능해진다. 단, 이 구성은 주파수특성은 좋아지지만, 직류에 있어서의 다이나믹레인지가 좁아져서 큰 출력진폭을 얻을 수 없는 것은 물론이다.

이상과 같이 본원 발명에 의하면, 베이스접지한 복수의 트랜지스터의 콜렉터에 접속하는 부하저항기 각각의 저항치를 상기 트랜지스터의 개수분의 1로 하여, 게인과 다이나믹레인지를 바꾸지 않고, 주파수특성을 신장시킬 수 있다.

Claims (14)

1. 광대역 증폭기로써, 베이스가 공통 접지된 다수의 트랜지스터 : 입력신호를 발생하는 신호원 : 상기 신호원에 접속된 입력단자 : 상기 입력단자에 접속된 입력을 가지는 드라이브앰프 : 상기 드라이브앰프의 출력을 상기 다수의 트랜지스터의 에미터 각각에 접속하여 상기 에미터가 상기 신호원으로부터 입력신호를 수신하도록 하는 다수의 입력저항시 : 상기 다수의 트랜지스터의 컬렉터 각각에 접속된 다수의 부하저항기 : 및 상기 다수의 트랜지스터중 하나의 트랜지스터의 컬렉터와 상기 다수의 부하저항기중 하나가 서로 접속된 결합점에 접속된 출력단자를 포함하는 광대역 증폭기.
2. 제1항에 있어서, 상기 부하저항기와 최소한 하나의 다른 트랜지스터의 각 컬렉터사이의 결합점(junction)은 상기 출력단자와 접속한 부하저항기에 접속된 별도의 트랜지스터를 제어하도록 접속되고, 상기 별도의 트랜지스터 및 상기 최소한 하나의 다른 트랜지스터의 부하저항기는 전원에 접속되는 광대역 증폭기.
3. 제1항에 있어서, 상기 트랜지스터의 컬렉터는 상기 부하저항기를 통하여 전원에 접속되는 광대역 증폭기.
4. 제1항에 있어서, 상기 트랜지스터의 베이스는 전압원을 통하여 접지되는 광대역 증폭기.
5. 제1항에 있어서, 상기 신호원은 전압원을 통하여 접지되는 광대역 증폭기.
6. 광대역 증폭기로써, 제1전원에 베이스가 공통 접속되는 최소한 제1 및 제2트랜지스터 : 입력신호를 발생하는 신호원 : 상기 신호원을 상기 제1 및 제2트랜지스터의 에미터 각각에 접속된 제1 및 제2 입력 저항기에 접속시키는 드라이브앰프 : 상기 제1 및 제2트랜지스터의 컬렉터 각각에 접속된 제1 및 제2부하저항기 : 상기 제2트랜지스터의 컬렉터와 상기 제2트랜지스터의 대응 제2부하저항기가 서로 접속된 결합점에 접속된 출력단자 : 및 상기 제1 및 제2부하저항기를 통하여 제2 전원에 접속되는 상기 제1 및 제2 트랜지스터의 컬렉터를 포함하는 광대역 증폭기.
7. 제6항에 있어서, 상기 제2부하저항기는 상기 별도의 트랜지스터를 통하여 상기 제2전원에 접속하는 광대역 증폭기.
8. 제7항에 있어서, 별도 트랜지스터의 베이스는 상기 제1부하저항기 및 제1트랜지스터의 컬렉터 사이의 결합점에 접속되고, 상기 별도 트랜지스터의 에미터는 상기 제2부하저항기를 통하여 출력단자에 접속되고, 상기 별도 트랜지스터의 컬렉터는 상기 제2전원에 접속되는 광대역 증폭기.
9. 제6항에 있어서, 사이 제1 및 제2트랜지스터의 에미터는 제1 및 제2전류원을 통하여 접지되는 광대역 증폭기.
10. 제6항에 있어서, 상기 제1 및 제2트랜지스터의 베이스는 상기 제1전원을 통하여 공통 접지되는 광대역 증폭기.
11. 제6항에 있어서, 상기 신호원은 제3전원을 통하여 접지되는 광대역 증폭기.
12. 제6항에 있어서, 베이스가 상기 제1전원에 공통 접속되고, 에미터가 대응 입력저항기 및 상기 드라이브 앰프를 통하여 상기 신호원에 접속되고, 컬렉터가 제3부하저항기를 하여 제2전원에 접속되는 제3트랜지스터가 추가되는 광대역 증폭기.
13. 제12항에 있어서, 상기 제2부저항기는 제1별도 트랜지스터를 통하여 상기 제2전원에 접속되며, 제3부저항기는 제2별도 트랜지스터를 통하여 상기 제2전원에 접속되는 광대역 증폭기.
14. 제13항에 있어서, 상기 제1별도 트랜지스터의 제어 입력은 상기 제1트랜지스터외 컬렉터와 상기 제1부하저항기 사이에 접속되고, 상기 제2별도 트랜지스터의 제어 입력은 상기 제2트랜지스터의 컬렉터와 상기 제2부하저항기 사이에 접속되는 광대역 증폭기.