JP2003229635A - 半導体光集積素子 - Google Patents
半導体光集積素子Info
- Publication number
- JP2003229635A JP2003229635A JP2002025828A JP2002025828A JP2003229635A JP 2003229635 A JP2003229635 A JP 2003229635A JP 2002025828 A JP2002025828 A JP 2002025828A JP 2002025828 A JP2002025828 A JP 2002025828A JP 2003229635 A JP2003229635 A JP 2003229635A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- layer
- iii
- section
- optical integrated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 335
- 230000003287 optical effect Effects 0.000 title claims abstract description 130
- 238000000926 separation method Methods 0.000 claims description 26
- 239000002019 doping agent Substances 0.000 claims description 7
- 238000000034 method Methods 0.000 abstract description 46
- 238000004519 manufacturing process Methods 0.000 abstract description 28
- 239000000758 substrate Substances 0.000 abstract description 22
- 230000000694 effects Effects 0.000 abstract description 7
- 239000010410 layer Substances 0.000 description 269
- 238000005253 cladding Methods 0.000 description 90
- 238000005530 etching Methods 0.000 description 27
- 239000012535 impurity Substances 0.000 description 16
- 238000002161 passivation Methods 0.000 description 8
- OKKJLVBELUTLKV-UHFFFAOYSA-N Methanol Chemical compound OC OKKJLVBELUTLKV-UHFFFAOYSA-N 0.000 description 6
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 6
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 5
- 239000000470 constituent Substances 0.000 description 5
- 230000015556 catabolic process Effects 0.000 description 4
- 230000000052 comparative effect Effects 0.000 description 4
- 230000010355 oscillation Effects 0.000 description 4
- 238000001020 plasma etching Methods 0.000 description 4
- 229910004298 SiO 2 Inorganic materials 0.000 description 3
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000002955 isolation Methods 0.000 description 3
- 238000005259 measurement Methods 0.000 description 3
- 239000002344 surface layer Substances 0.000 description 3
- WKBOTKDWSSQWDR-UHFFFAOYSA-N Bromine atom Chemical compound [Br] WKBOTKDWSSQWDR-UHFFFAOYSA-N 0.000 description 2
- 238000010521 absorption reaction Methods 0.000 description 2
- GDTBXPJZTBHREO-UHFFFAOYSA-N bromine Substances BrBr GDTBXPJZTBHREO-UHFFFAOYSA-N 0.000 description 2
- 229910052794 bromium Inorganic materials 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000004891 communication Methods 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 238000005424 photoluminescence Methods 0.000 description 2
- 230000001902 propagating effect Effects 0.000 description 2
- 230000005701 quantum confined stark effect Effects 0.000 description 2
- 150000003377 silicon compounds Chemical class 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- CPELXLSAUQHCOX-UHFFFAOYSA-N Hydrogen bromide Chemical compound Br CPELXLSAUQHCOX-UHFFFAOYSA-N 0.000 description 1
- 240000002329 Inga feuillei Species 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000005699 Stark effect Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/02—Structural details or components not essential to laser action
- H01S5/026—Monolithically integrated components, e.g. waveguides, monitoring photo-detectors, drivers
- H01S5/0265—Intensity modulators
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/06—Arrangements for controlling the laser output parameters, e.g. by operating on the active medium
- H01S5/062—Arrangements for controlling the laser output parameters, e.g. by operating on the active medium by varying the potential of the electrodes
- H01S5/06226—Modulation at ultra-high frequencies
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
- H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
- H01S5/227—Buried mesa structure ; Striped active layer
- H01S5/2275—Buried mesa structure ; Striped active layer mesa created by etching
- H01S5/2277—Buried mesa structure ; Striped active layer mesa created by etching double channel planar buried heterostructure [DCPBH] laser
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Optics & Photonics (AREA)
- Semiconductor Lasers (AREA)
Abstract
電流を低減できる構造を備える半導体光集積素子および
その製造方法を提供する。 【解決手段】 半導体光集積素子1は、発光デバイス部
110、変調デバイス部120、および分離部130を
基板2上に備える。発光デバイス部110には半導体レ
ーザ素子部が構成され、変調デバイス部には変調素子部
が構成されている。また、分離部130は、発光デバイ
ス部110と変調デバイス部120との間に形成されて
いる。分離部130では第2クラッド層8mに半導体埋
込部80eが設けられている。第2クラッド層8mがp
型InPで構成されるのに対し、半導体埋込部80eは
n型InPで構成される。よって、半導体埋込部80e
は電極90a,90bの間を流れるリーク電流を妨げる
効果を奏する。故に、電極90a,90b間で第2クラ
ッド層8mを介して生じるリーク電流が低減される。
Description
およびその製造方法に関する。
集積化された半導体光集積素子が光通信システムに使用
されつつある。半導体光集積素子においては、半導体レ
ーザダイオード(Semiconductor Laser Diode:LD)は
直流駆動され、LDから放射されるレーザ光は光吸収変
調器(Electroabsorption:EA)により高速変調され
る。
積素子では、LDとEA素子との間で十分な電気的アイ
ソレーションが必要となる。一般に、LDにおいては、
注入キャリア密度が変化すると発光波長が変動してしま
う。LDとEA素子との電気的アイソレーションが不十
分である場合は、EA素子に印加する変調信号によりL
Dへの注入キャリア密度が変化することとなる。そのた
め、レーザ光の発振波長が変動してしまう。光通信シス
テムにおいて光信号を長距離伝送する際には、この波長
変動のため信号波形に歪が生じることとなる。すなわ
ち、信号伝送距離が制限されてしまう。これを防ぐため
には、LDとEA素子とを分離する領域(以下、分離部)
における抵抗(以下、分離抵抗)を向上させることが重要
である。
トンを注入する方法が知られている。しかしながら、本
発明者らの知見によれば、この方法では、プロトンが注
入された部分には結晶欠陥が生じる可能性がある。
の間のリーク電流を低減できる構造を備える半導体光集
積素子およびその製造方法を提供することを目的とす
る。
導体光集積素子は、III−V族半導体を含む活性層を有
しており所定の軸方向に伸びる第1の半導体メサ部を備
え、III−V族半導体を含む活性層を有しており第1の
半導体メサ部と光学的に結合され所定の軸方向に伸びる
第2の半導体メサ部を備え、第1および第2の半導体メ
サ部上に設けられた第1導電型のIII−V族半導体層を
備える。III−V族半導体層は、発光デバイス部、分離
部および変調デバイス部のための所定の軸方向に設けら
れた第1〜第3の領域を有しており、III−V族半導体
層は第2の領域に凹部を有しており、III−V族半導体
層の第1の領域上に設けられた第1の電極、およびIII
−V族半導体層の第3の領域上に設けられた第2の電極
を備え、第1導電型と異なる第2導電型であって凹部に
設けられたIII−V族半導体部を備える。
型のIII−V族半導体層の第1および第3の領域の間に
位置する第2の領域に凹部を有する。この凹部には、第
2導電型III−V族半導体部が設けられている。この第
2導電型III−V族半導体部は、第1および第2の電極
の間を流れるリーク電流を妨げる役割を果たす。したが
って、第1および第2の電極の間のリーク電流が低減さ
れる。
は、所定の軸方向に配置された発光デバイス部、分離部
および変調デバイス部を備え、発光デバイス部は、分離
部を介して変調デバイス部と光学的に結合されている。
発光デバイス部、変調デバイス部および分離部の各々
は、所定の軸方向に伸びIII−V族半導体を含む活性層
を有する半導体メサ部を備える。発光デバイス部は、第
1の電極を半導体メサ部上に備え、変調デバイス部は、
第2の電極を半導体メサ部上に備える。分離部の半導体
メサ部の幅は、発光デバイス部および変調デバイス部の
少なくともいずれかの半導体メサ部の幅より小さい。
デバイス部との間に位置する分離部において、半導体メ
サ部の幅は、発光デバイス部および変調デバイス部の少
なくともいずれかにおける半導体メサ部の幅よりも狭
い。このため、発光デバイス部に設けられる第1の電極
と、変調デバイス部に設けられる第2の電極との間を流
れるリーク電流の経路が狭められ、この経路の電気抵抗
が増大する。したがって、第1および第2の電極間を流
れるリーク電流が低減される。
デバイス部の各々は、半導体メサ部上に設けられた第1
導電型のIII−V族半導体層を更に備え、III−V族半導
体層は所定の軸方向に設けられた第1〜第3の領域を有
しており、III−V族半導体層は第2の領域に凹部を有
しており、第1導電型と異なる第2導電型であって凹部
に設けられたIII−V族半導体部を備えると好ましい。
このようにすれば、III−V族半導体部により、第1お
よび第2の電極間を流れるリーク電流の経路は更に狭く
なる。したがって、このリーク電流は低減される。
れた光ガイド層と、光ガイド層上に設けられたクラッド
層とを含み、凹部の底はクラッド層内にあると好適であ
る。このようにすれば、凹部に設けられるIII−V族半
導体部により、第1および第2の電極の間のリーク電流
が一層低減される。
であり、第2導電型のIII−V族半導体部のドーパント
濃度は、5×1017cm-3以下であると好適である。こ
のようにすれば、III−V族半導体部とIII−V族半導体
層との界面に空乏層が形成される。III−V族半導体部
の不純物濃度が5×1017cm-3以下であれば、III−
V族半導体部に広がる空乏層の厚みを十分に確保するこ
とができる。そのため、当該界面でのブレークダウンの
発生が防止される。よって、ブレークダウンにより発生
するリーク電流が防止される。
は、アンドープ半導体を含む。このようにしても、III
−V族半導体部は、第1および第2の電極の間を流れる
リーク電流の経路を狭めることができる。よって、リー
ク電流は低減される。
III−V族半導体部上に設けられた第3の電極を更に備
えると好適である。このようにすれば、III−V族半導
体部と第2の電極下のIII−V族半導体層との界面に逆
バイアスが印加されることとなる。よって、III−V族
半導体層を介して第1および第2の電極間を流れるリー
ク電流が低減される。
バイス部のためのコンタクト層と、変調デバイス部のた
めの別のコンタクト層とを更に備えると好ましい。この
ようにすれば、コンタクト層を介するリーク電流が防止
される。また、オーム接触性の電極が容易に実現され
る。
は、第1および第2のコンタクト層の各々のエッジから
離れていると好ましい。III−V族半導体部のエッジ
と、第1および第2のコンタクト層の各々のエッジとが
接していると、第1および第2のコンタクト層の間をII
I−V族半導体部を介してリーク電流が流れる可能性が
ある。しかし、III−V族半導体部のエッジは第1およ
び第2のコンタクト層の各々のエッジから離れていれ
ば、このようなリーク電流が防止される。
製造する方法は、(1)第1および第2の半導体部、並び
に第1および第2の半導体部上に位置する第3の半導体
部を基板に形成する工程を備える。この工程では、第1
の半導体部は、III−V族半導体を含む半導体多層構造
を有しており基板の第1の領域に位置しており、第2の
半導体部は、III−V族半導体を含む半導体多層構造を
有しており基板の第2の領域に位置しており、第3の半
導体部は、第1導電型のIII−V族半導体を含むよう形
成される。当該方法はまた、(2)第3の半導体部に凹部
を形成する工程を備え、(3)凹部に、第2導電型のIII
−V族半導体を含む半導体部を形成する工程を備え、
(4)第1〜第3の半導体部をエッチングして半導体メサ
を形成する工程を備える。ここで、半導体メサは、所定
の軸方向に配置された第1〜第3のメサ部を有してお
り、凹部は、半導体メサの第2のメサ部上に位置する。
製造する方法は、(1)第1および第2の半導体部、並び
に第1および第2の半導体部上に位置する第3の半導体
部を基板に形成する工程を備える。この工程では、第1
の半導体部は、III−V族半導体を含む半導体多層構造
を有しており基板の第1の領域に位置しており、第2の
半導体部は、III−V族半導体を含む半導体多層構造を
有しており基板の第2の領域に位置しており、第3の半
導体部は、第1導電型のIII−V族半導体を含む。ま
た、当該方法は、(2)第1〜第3の半導体部をエッチン
グして半導体メサを形成する工程を備える。ここで、半
導体メサは、所定の軸方向に配置された第1〜第3のメ
サ部を有しており、半導体メサの第2のメサ部の幅は、
第1および第3のメサ部の少なくともいずれかのメサ部
の幅より小さく形成される。
する工程と、凹部に、第2導電型のIII−V族半導体を
含む半導体部を形成する工程と、を更に備えると好適で
ある。凹部を形成する工程では、半導体メサの第2のメ
サ部上に位置するよう形成される。
電型のIII−V族半導体を含む半導体部上に第2の電
極、および第3のメサ部に第3の電極を形成する工程を
更に備えると好適である。
コンタクト膜を形成する工程を備え、凹部を形成する工
程は、第2の領域上に開口部を有するマスクを用いて、
コンタクト膜および第3の半導体部に凹部を形成する工
程を含み、半導体部を形成する工程は、マスクを用いて
半導体部を形成する工程を含むと好適である。
上に開口部を有するマスクを用いて、第3の半導体部に
凹部を形成する工程を含み、半導体部を形成する工程
は、マスクを用いて半導体部を形成する工程を含むと好
ましい。
明に係る半導体光集積素子の好適な実施形態を説明す
る。なお、図面の説明においては、同一の要素には同一
の符号を付し、重複する説明は省略する。本実施形態で
は、III−V族半導体光集積素子について説明する。
施形態による半導体光集積素子の斜視図である。図1
(b)は、図1(a)のI−I線に沿う断面図である。図1
(a)を参照すると、半導体光集積素子1は、n型InP
から成る基板2上を備える。半導体光集積素子1には、
トレンチ19a,19bが設けられている。これらによ
り、半導体光集積素子1には所定の軸方向に伸びる主要
部メサ50が規定される。主要部メサ50は、所定の軸
方向に配置された発光デバイス部110、変調デバイス
部120、および分離部130を有する。分離部130
は、発光デバイス部110と変調デバイス部120との
間に設けられている。
10は、n型クラッド層3m、光ガイド層4m、活性層
5m、光ガイド層6m、およびp型の第1クラッド層7
mを有する。これらの半導体層は、基板2上に設けられ
ており、活性層5mは、光ガイド層4mおよび6mの間
に設けられており、活性層5m並びに光ガイド層4mお
よび6mは、クラッド層3mと第1クラッド層7mとの
間に設けられている。また、光ガイド層6mとp型第1
クラッド層7mとの界面には回折格子6aが設けられて
いる。これらの半導体層により、半導体レーザ素子部が
構成される。変調デバイス部120は、n型クラッド層
13m、光ガイド層14m、活性層15m、光ガイド層
16m、p型の第1クラッド層17m、およびコンタク
ト層9bを有する。これらの半導体層は、基板2上に設
けられており、活性層5mは、光ガイド層14mおよび
16mの間に設けられており、活性層15m並びに光ガ
イド層14mおよび16mは、クラッド層13mと第1
クラッド層17mとの間に設けられている。これらの半
導体層により、EA型変調素子部が構成される。
半導体層13m〜17mから成る半導体部と境界Bにお
いて接合されている。本実施形態では、分離部130
は、変調デバイス部120と同じ半導体層により構成さ
れているがこれに限定されるものではない。また、図1
(b)では、回折格子6aは、光ガイド層6mと第1クラ
ッド層7mとの間に形成されているが、クラッド層3m
と光ガイド層4mとの間に設けられてもよい。
示すると、以下の通りである。なお、簡単のため、Ga
xIn1-xAsyP1-y半導体(0≦x≦1,0≦y≦1)を
GaInAsPと記す。 ・n型クラッド層3m,13m :SiドープInP ・光ガイド層4m,14m :アンドープGaInAsP ・活性層5m,15m :アンドープGaInAsP ・光ガイド層6m,16m :アンドープGaInAsP ・p型第1クラッド層7m,17m:ZnドープInP
ら成る多重量子井戸(Multi-QuantumWell:MQW)構造
を備えている。ここで、活性層5mにおけるMQW構造
は、半導体光集積素子1から放射される光が所望の波長
λを有するように決定される。また、活性層15mにお
けるMQW構造は、当該MQW構造のフォトルミネセン
ス波長λpl1が発振波長λよりも50nm程度短くなる
よう決定される。光ガイド層4m,6m,14m,16
mの組成比x,yは、当該ガイド層のエネルギーバンド
ギャップ(以下、Eg)に対応するフォトルミネセンス波
長λpl2が波長λpl1よりも短くなるよう決定される。ま
た、上記の通り、n型クラッド層3m,13mおよびp
型第1クラッド層7m,17mは、InPから構成され
るため、活性層および光ガイド層に比べ高い屈折率を有
する。
1は、p型の第2クラッド層8mを更に有する。第2ク
ラッド層8mは、発光デバイス部110、変調デバイス
部120、および分離部130のために共通に設けられ
ている。第2クラッド層8mは、p型第1クラッド層7
m,17mと同様にp型InPから構成される。よっ
て、第2クラッド層8mは、第1クラッド層7m,17
mと共に、レーザ光を光ガイド層および活性層に閉じ込
めるために役立つ。活性層5m、光ガイド層4mおよび
6m、並びにクラッド層3mおよび7mは、光導波路W
1の主要な構成要素である。また、活性層15m、光ガ
イド層14mおよび16m、並びにクラッド層13mお
よび17mは、光導波路W2の主要な構成要素である。
80a、第2の部分80b、および第3の部分80cを
有する。第1の部分80aには、コンタクト層9aを介
して発光デバイス部110用の電極90aが形成されて
いる。第3の部分80cには、コンタクト層9bを介し
て変調デバイス部120用の電極90bが形成されてい
る。また、基板2の裏面には、発光デバイス部110お
よび変調デバイス部120に共通に使用される電極90
cが形成されている。
の延在方向と交差する方向に伸びる凹部が設けられてい
る。この凹部は、本実施形態では、第1クラッド層17
mに達することがない程度に深く設けられると共に、コ
ンタクト層9a,9bに接することがない程度に広く設
けられている。ただし、凹部は、光ガイド層16mに至
ることがなければ、第1クラッド層17m内にまで達し
ても良い。この凹部には、n型の半導体、例えば、n型
のInPから構成される半導体埋込部80eが設けられ
ている。第2クラッド層8mと半導体埋込部80eとは
ホモ接合を構成している。また、第2クラッド層8mと
半導体埋込部80eとは、pn接合を構成している。故
に、第2クラッド層8mおよび半導体埋込部80eには
空乏層が広がる。半導体埋込部80eのn型不純物濃度
は、例えば、5×1017cm-3以下とすると好ましい。
この不純物濃度が5×1017cm-3よりも高いと、半導
体埋込部80eと第2クラッド層8mとの界面に生じる
空乏層が半導体埋込部80eにおいて十分な厚さで形成
されない。当該接合部に逆バイアス電圧が印加される
際、ブレークダウンが生じ、接合部を電流が流れてしま
う。すなわち、リーク電流が発生してしまうこととな
る。また、半導体埋込部80eは意図的なドーピングを
行わずに形成された半導体で構成されていてもよい。こ
の形態でも、半導体埋込部80eと第2クラッド層8m
とはホモ接合を構成する。この場合には、半導体埋込部
80eのInPのn型不純物濃度は1×1014cm-3未
満となり、半導体埋込部80eは、高抵抗の半導体部と
なり、また、空乏化している。
説明する。図1(b)を参照すると、発光デバイス部11
0では、電極90aは直流電源91の陽極に接続され、
電極90cは電源91の陰極に接続されている。故に、
発光デバイス部110には順バイアス電圧が印加され
る。変調デバイス部120では、電極90bは、電源9
2の陰極に接続され、電極90cは電源92の陽極に接
続されている。故に、変調デバイス部120には逆バイ
アス電圧が印加される。電源92は、変調信号Sを受
け、変調信号Sに応じた電圧を出力することができる。
変調信号Sは例えばパルス信号であってよい。電極90
cは、発光デバイス部110および変調デバイス部12
0に共用されている。
印加されると、発光デバイス部110の活性層5mから
光が放射される。すると、レーザ発振が起こり、レーザ
光が光導波路内を伝搬する。
圧、例えば、0ボルトが印加されているときには、活性
層15mの実質的な吸収端波長は発振波長λに比べ短い
ため、レーザ光は吸収されることなく活性層15mを伝
搬する。しかし、変調デバイス部120に十分に大きい
逆バイアス電圧が印加されると、活性層15mにおいて
量子閉じ込めシュタルク効果(QCSE:Quantum Confi
ned Stark Effect)が生じ、この効果により光が吸収さ
れる。よって、変調信号Sに応じた逆バイアス電圧が電
源92から変調デバイス部120に印加されると、レー
ザ光が変調信号Sに応じて変調されて半導体光集積素子
1から放射される。
発光デバイス部110、変調デバイス部120、および
分離部130を同一の基板上に備える。発光デバイス部
110には半導体レーザ素子部が構成され、変調デバイ
ス部には変調素子部が構成されている。また、発光デバ
イス部110と変調デバイス部120との間には、分離
部130が形成されている。分離部130では第2クラ
ッド層8mに半導体埋込部80eが設けられている。第
2クラッド層8mがp型InPで構成されるのに対し、
半導体埋込部80eはn型InPで構成される。すなわ
ち、電極90a,90bの間には、p−n−p構造が形
成されるため、発光デバイス部110における第2クラ
ッド層は、変調デバイス部120における第2クラッド
層と、半導体埋込部80e直下の第2クラッド層を介し
て接続されている。半導体埋込部80e直下の第2クラ
ッド層8mの厚さは、発光デバイス部110および変調
デバイス部120の第2クラッド層8mの厚さよりも小
さい。故に、半導体埋込部80e直下の第2クラッド層
8mの部分の抵抗は高くなる。したがって、電極90
a,90b間で第2クラッド層8mを介して生じるリー
ク電流が低減される。
は、その側面50a,50bの間隔が、発光デバイス部
110および変調デバイス部120における間隔に比べ
て分離部130において狭い狭小部50cが設けられて
いる。狭小部50cにおいては、第2クラッド層8mの
幅もまた、発光デバイス部110および変調デバイス部
120における第2クラッド層8mの幅より狭い。故
に、電極90a,90b間で第2クラッド層8mを介し
て生じるリーク電流が流れる経路の断面積が縮小される
こととなる。したがって、電極90a,90b間で第2
クラッド層8mを介して生じるリーク電流が一層低減さ
れる。
ド層8mと同じ半導体(InP)で形成されるため、第2
クラッド層8mと等しい屈折率を有する。したがって、
光導波路を伝搬するレーザ光の強度に損失が生じること
は殆どない。なお、半導体埋込部80eを構成する半導
体の屈折率は、分離部130を通過する光の損失が実用
的な範囲で、第2クラッド層8mの屈折率と異なってい
てもよい。
態による半導体光集積素子100について説明する。こ
の半導体光集積素子100は、半導体埋込部80e上に
電極が設けられる点を除き、第1の実施形態による半導
体光集積素子1と同一の構造を有する。以下、相違点を
中心に説明する。
積素子100の断面図である。半導体光集積素子100
の構造は、第1の実施形態による半導体光集積素子1の
I−I線に対応する断面において示されており、この断面
は図1(b)の断面に対応する。図2を参照すると、半導
体埋込部80e上に電極90dが設けられている。ま
た、半導体光集積素子100の動作時には、図2に示す
通り、電極90dと電極90aとが接続される。この接
続により、電極90aと電極90dとは同電位に保たれ
る。また、半導体光集積素子100は、電極90aと電
極90bとを接続する導体部を有してもよい。
0を動作させる場合には、電極90cに対し、電極90
aは正電位に保たれ、電極90bは負電位に保たれる。
よって、電極90aは電極90bより常に高電位に保た
れる。電極90aと電極90dとは接続されているた
め、電極90dもまた電極90bに対して正電位に保た
れる。このため、半導体埋込部80e(n型InP)と、
第2クラッド層8mの第3の部分80c(p型InP)と
の間に逆バイアス電圧が印加されることとなる。逆バイ
アスの印加により、空乏層が第2クラッド層8m側へ広
がる。故に、電極90a,90b間で第2クラッド層8
mを介して生じるリーク電流の経路が更に狭められる。
したがって、リーク電流が更に低減される。
(a)〜(c)、図5(a)〜(c)、図6(a)〜(c)、図7
(a)〜(c)、図8(a)〜(c)、および図9を参照しなが
ら、本発明の第3の実施形態による半導体光集積素子を
製造する方法を説明する。以下では、半導体光集積素子
1が製造される場合について説明する。
ず、図3(a)を参照しながら、半導体レーザ用多層膜の
形成工程を説明する。n型InPから構成される基板2
上に、n型クラッド膜3、光ガイド膜4、活性層膜5、
および光ガイド膜6が順に成長される。これらの膜3〜
6の成長には、有機金属気相成長法(MOCVD)が使用
されることができる。これらの膜3〜6の構成元素、ド
ーパントおよび厚さを例示すれば、 ・n型クラッド膜3 :SiドープInP、200nm ・光ガイド膜4 :アンドープGaInAsP、50nm ・活性層膜5 :アンドープGaInAsP、150nm ・光ガイド膜6 :アンドープGaInAsP、50nm である。活性層膜5は、GaInAsP半導体から成る
MQWを備える。
aが形成される。回折格子6aは、例えば、リソグラフ
ィおよびエッチングを用いて当該表層部に周期的な複数
の溝を形成することにより形成される。続いて、回折格
子6a上にp型の第1クラッド膜7がMOCVD法によ
りエピタキシャル成長される。第1クラッド膜7の構成
元素、ドーパント、および厚さを例示すれば、・第1ク
ラッド膜7 :ZnドープInP、200nmである。
MOCVD法によれば、回折格子6a上に成長された場
合であっても、200nm程度の厚さの第1クラッド膜
7の表面は平坦化される。以上で、半導体レーザ用の多
層膜10の形成が終了する。
すると、第1クラッド膜7上に第1マスク層11が形成
されている。第1マスク層11は、多層膜10のうち半
導体レーザ素子部とされるべき部分を覆っている。ま
た、第1マスク層11は、シリコン窒化膜(SiN)から
なり、CVD法、フォトリソグラフィ、およびエッチン
グといった方法により形成される。なお、第1マスク層
11は、シリコン酸化膜(SiO2膜)、およびシリコン
窒化酸化膜(SiON膜)といった絶縁性シリコン化合物
膜から構成されてよい。
(c)を参照しながら、エッチング工程について説明す
る。第1マスク層11を用い、半導体多層膜10をエッ
チングする。このエッチングは、例えば反応性イオンエ
ッチング(Reactive Ion Etching:RIE)法により行わ
れる。このエッチングにより、第1マスク層11の形成
されていない部分の多層膜10が除去され、基板2の主
面2aが露出する。
に、図4(a)を参照しながら、変調デバイス用多層膜の
形成工程について説明する。この工程では、第1マスク
層11を残したまま、基板2の主面2a上に、n型クラ
ッド膜13、光ガイド膜14、活性層膜15、光ガイド
膜16、および第1クラッド膜17が順に成長される。
ントおよび厚さを例示すれば、 ・n型クラッド膜13:SiドープInP、200nm ・光ガイド膜14 :アンドープGaInAsP、50nm ・活性層膜15 :アンドープGaInAsP、150nm ・光ガイド膜16 :アンドープGaInAsP、50nm ・第1クラッド膜17:ZnドープInP、200nm である。活性層膜15は、GaInAsP半導体から成
るMQWといった量子井戸構造を備える。これまでの工
程によって、変調デバイス用の多層膜20が形成され
る。
後の工程において膜13〜17から形成される光導波路
W2が、後の工程において膜3〜7から形成される光導
波路W1に光学的に結合されるように決定されている。
ら、メサ形成工程について説明する。多層膜20の形成
後、第1マスク層11を除去し、第1クラッド膜7,1
7を露出させる。第1クラッド膜7,17上に、所定の
軸方向に伸びるストライプ状の第2マスク層21が形成
される。第2マスク層21はSiN膜から形成される。
ただし、第2マスク層21は、SiO2膜およびSiO
N膜といった絶縁性シリコン化合物膜から形成されるこ
とができる。第2マスク層21を用いて基板2の主面が
露出する程度まで、RIE法で多層膜10,20をエッ
チングすることにより、所定の軸方向に伸びる半導体メ
サ30が形成される。
体レーザのための多層膜10から形成される第1メサ部
10mと、変調器のための多層膜20から形成される第
2メサ部20mとを有する。第1メサ部10mは、クラ
ッド層3m、光ガイド層4m、活性層5m、光ガイド層
6m、および第1クラッド層7mを有する。また、第2
メサ部20mは、クラッド層13m、光ガイド層14
m、活性層15m、光ガイド層16m、および第1クラ
ッド層17mを有する。
照しながら、電流狭窄構造を構成する埋込層の形成工程
を説明する。第2マスク層21を残したまま、p型In
P層18a、n型InP層18b、およびp型InP層
18cが基板2の露出面上に順に成長される。これまで
の工程によって、埋込層18が形成され、メサ30が埋
め込まれる。この後に、第2マスク層21が除去され
る。
成工程)次に、図5(b)を参照しながら、第2クラッド
層およびコンタクト層の形成工程を説明する。この工程
では、埋込層18および第1クラッド層7m,17m上
に、第2クラッド膜8と、コンタクト膜9とが順にエピ
タキシャル成長される。第2クラッド膜8は、2μm程
度の厚さのInPから構成される。第2クラッド膜8に
はZnが添加され、そのp型不純物濃度は1×1018c
m-3程度とすることができる。第2クラッド膜8は、I
nPから構成されるので、GaInAsPからなる光ガ
イド層6m,16mおよび活性層5m,15mより小さ
い屈折率を有する。また、コンタクト膜9は、例えば、
ZnドープのGaInAs半導体から構成され、そのp
型不純物濃度は後述する電極のオーム性接触が容易に実
現されるように1×1019cm-3程度以上とすることが
できる。
照すると、第2クラッド膜8は、第1の部分80a、第
2の部分80b、および第3の部分80cを有してい
る。第1の部分80aにおいては、第2クラッド膜8は
コンタクト層9aで覆われ、第2の部分80bにおいて
は、第2クラッド膜8が露出しており、第3の部分80
cにおいては、第2クラッド膜8はコンタクト層9bで
覆われている。コンタクト層9a,9bは、以下のよう
に形成される。先ず、コンタクト層9a,9bとなるべ
きコンタクト膜9の部分をフォトマスクで覆う。次い
で、フォトマスクで覆われていない部分がリン酸系のエ
ッチング液により除去され、第2クラッド膜8の第2の
部分80bが露出する。リン酸系のエッチング液は、I
nPに比べGaInAsに対して極めて速いエッチング
速度を有している。よって、下地である第2クラッド膜
8が露出した時点で、エッチングが実質的に停止され
る。以上により、コンタクト層9a,9bが得られる。
コンタクト層9a,9bの間隔は少なくとも30μm程
度とできる。
(a)〜(c)および図8(a)〜(c)を参照しながら、半導
体埋込部80eの形成手順を説明する。図8(a)〜(c)
は、図6(a)〜(c)のII−II線に沿う断面図である。
の第2の部分80bに半導体埋込部80eを形成するた
めの第3マスク層31a,31bが形成されている。第
3マスク層31a,31bはSiNといった絶縁膜から
構成される。図8(a)を参照すると、第3マスク層31
aは、コンタクト層9aを覆うとともに、コンタクト層
9aの縁から少なくとも5μm程度伸びて第2の部分8
0bの一部を覆っている。第3マスク層31bは、コン
タクト層9bを覆うとともに、コンタクト層9bの縁か
ら少なくとも5μm程度伸びて第2の部分80bの一部
を覆っている。第3マスク層31a,31bの間隔は2
0μm程度となる。
チングを行うと、図6(b)および図8(b)に示されるよ
うに、第2の部分80bの第2クラッド膜8に凹部80
dが形成される。凹部80dの深さは、第2クラッド膜
8の厚さの0.5倍以上であると好ましい。また、凹部
80dの底部は、第1クラッド層17mに位置して良
い。本発明者らの検討結果によれば、凹部80dの深さ
が第2クラッド膜8の厚さの0.5倍未満であると、リ
ーク電流の防止効果は十分でない。また、凹部80dの
底部が光ガイド層16mにまで達してしまうと、半導体
メサ部の光導波路を伝搬する光に影響を与えてしまう。
具体的には、第2クラッド膜8の厚さ2.0μmに対し
て、凹部80dの深さは1.8μm程度とできる。この
エッチングには、臭素メチルアルコール溶液をエッチン
グ液として用いることができる。このエッチングによれ
ば、等方的にエッチングが実行されるので、第2クラッ
ド膜8においてサイドエッチングが起こる。そのため、
第3マスク層31a,31bが第2クラッド膜8に対す
る庇部31c,31dを形成するようになる。
半導体埋込部の形成について説明する。この後、第3マ
スク層31a,31bを残したまま、MOCVD法によ
り、凹部80dをn型のInPで埋め込み、半導体埋込
部80eを形成する。MOCVD法によれば、庇部31
c,31dの下方に隙間が生じることなく、凹部80d
が埋め込まれる。また、半導体埋込部80eの表面に
は、図8(c)に示すように、第3マスク層31a,31
bのエッジに隣接するように突起80fが形成される。
しかし、突起80fの高さは十分に低く、作製される半
導体光集積素子の特性、および引き続くの製造工程に影
響を与えることはない。
パントとして例えばSiが添加されてよい。半導体埋込
部80eのn型不純物濃度は、5×1017cm-3以下で
あると好ましい。半導体埋込部80eは、また、意図的
なドーピングを行わずに成長されたInPで構成されて
良い。この場合は、n型不純物濃度は1×1014cm -3
未満であることが好ましい。さらに、半導体埋込部80
eは、意図的なドーピングを行わずに成長されたn型不
純物濃度1×1014cm-3未満のInPと、n型不純物
濃度5×1017cm-3以下のn型InPとで構成されて
もよい。
(c)および図9を参照しながら、主要部メサ形成工程を
説明する。図7(a)を参照すると、半導体埋込部80e
の形成の後、第3マスク層31a,31bが除去され
る。続いて、コンタクト層9a,9bと、半導体埋込部
80eを含む第2の部分80bとの上に、第4マスク層
41a〜41cが形成される。第4マスク層41a〜4
1cは、SiNといった絶縁膜から構成される。
面図である。図9を参照すると、第4マスク層41a,
41cは、ストライプ状であり、メサ30の延在方向に
沿って伸びる。第4マスク層41bは、第4マスク層4
1a,41cの間にあり、メサ30に重なっている。第
4マスク層41bは、第2クラッド膜8の第1の部分8
0aおよび第3の部分80cの上方において、幅Dを有
する。また、第4マスク層41bは、第2クラッド膜8
の第2の部分80bの上方において、幅dを有する部分
と、幅がDからdへ変化するテーパ部Tとを有する。図
示の通り、幅Dは幅dよりも広い。
いて説明する。第4マスク層41a〜41cを用いてエ
ッチングを行うと、トレンチ19a,19bが形成され
る。このエッチングには、RIE法を利用してもよい
し、臭化水素(HBr)を主成分とした溶液を用いても良
い。トレンチ19a,19bにより、メサ30を含む主
要部メサ50が画定される。主要部メサ50には第4マ
スク層41bの形状が反映されている。すなわち、側面
50a,50bの間隔は、発光デバイス部110および
変調デバイス部120となるべき部分ではDとなる。分
離部130となるべき部分には、側面50a,50bの
間隔がdである部分と、幅がDからd(D>d)へ変化す
る部分とがある。
ら、電極形成工程について説明する。トレンチ19a,
19bが形成された後、主要部メサ50の側面を保護す
るためのパッシベーション膜60が堆積される。パッシ
ベーション膜60は、第4マスク層41a,41bと同
様にSiNといった絶縁膜から構成される。続いて、パ
ッシベーション膜60および第4マスク層41a,41
bに、電極が形成されるべき開口部が設けられる。この
ために、パッシベーション膜60上にレジストマスクが
形成される。次いで、このレジストマスクを用いたエッ
チングにより、レジストマスクの開口部に露出するパッ
シベーション膜60と、その下地の第4マスク層41
a,41bとが除去される。これにより、パッシベーシ
ョン膜60および第4マスク層41a,41bに開口部
が形成され、開口部にコンタクト層9a,9bが露出す
る。続いて、レジストマスクを残したまま、開口部に露
出するコンタクト層9a,9b上に金(Au)/Znとい
った二層からなる金属膜が例えば蒸着法により堆積され
る。次いで、レジストマスクを除去すると、電極90
a,90bが形成される。以上の工程により、半導体光
集積素子1が完成する。
膜7,17が形成された後、これらの上にp型の第2ク
ラッド膜8およびコンタクト膜9が順に形成される。コ
ンタクト膜9からコンタクト層9a,9bが形成された
後、第2クラッド膜8にn型InPからなる半導体埋込
部80eが形成される。このような手順によるため、半
導体埋込部80eが形成されることができる。半導体光
集積素子1において、半導体埋込部80eは、電極90
a,90b間で第2クラッド層8mを介して生じるリー
ク電流を低減する機能を有する。したがって、上記の製
造方法によれば、リーク電流が低減された半導体光集積
素子が製造される。
層41bが使用されるため、第2の部分80bには狭小
部50cが形成される。狭小部50cもまた、上記リー
ク電流を低減する効果を奏する。
態による半導体光集積素子の製造方法を説明する。第4
の実施形態による製造方法は、コンタクト膜および半導
体埋込部の形成手順において、第1の実施形態による製
造方法と異なる。以下、相違点を中心に説明する。
は、第4の実施形態による半導体光集積素子の製造工程
における半導体埋込部を形成する手順を説明する図であ
る。同図は、第1の実施形態を説明する際に参照した図
8と同様に半導体光集積素子の断面を示している。
ンタクト膜9(p型GaInAs)をエピタキシャル成長
する工程までを実施する。次に、図10(a)に示される
ように、コンタクト膜9上に第3マスク層51a,51
bが形成される。第3マスク層51a,51bの間隔
は、20μm程度とできる。第3マスク層51a,51
bを用いてコンタクト膜9および第2クラッド膜8のエ
ッチングを行うと、図10(b)に示されるように、凹部
81dが形成される。凹部81dの深さは1.5μm程
度とできる。このエッチングには、臭素メチルアルコー
ル溶液がエッチング液として使用される。このエッチン
グ液によれば、p型のGaInAsからなるコンタクト
膜9がサイドエッチングされ、図10(b)に示す通り、
第3マスク層51a,51bには庇部51c,51dが
形成される。庇部51c,51dは、第1の実施形態に
おける庇部31c,31dに比べ長く伸びている。
をn型のInPで埋め込む。MOCVD法により形成さ
れるので、図10(c)に示されるように、庇部31c,
31dの下方に隙間が生じることない。また、第3マス
ク層51a,51bのエッジに隣接して突起81fが形
成される。しかしながら、庇部51c,51dは、第1
の実施形態における庇部31c,31dよりも長く伸び
ているために、突起81fは突起80fに比べ小さくな
る。すなわち、半導体埋込部81eの表面は半導体埋込
部80eに比べ平坦化される。半導体埋込部81eに
は、第3の実施形態に説明されたように、半導体埋込部
80eと同様にドーパントとして例えばSiが添加され
てよい。具体的には、半導体埋込部80eのn型不純物
濃度は、5×1017cm-3以下であると好ましい。ま
た、半導体埋込部80eは、意図的なドーピングを行わ
ずに成長されたInPで構成されて良い。この場合は、
n型不純物濃度は1×1014cm-3未満であってもよ
い。
された後、図11(a)に示すように、半導体埋込部81
eとコンタクト膜9とを分離するための第5マスク層6
1a,61bが形成される。第5マスク層61aは、コ
ンタクト膜9のうちコンタクト層9aとなるべき部分を
覆い、第5マスク層61bは、コンタクト膜9のうちコ
ンタクト層9bとなるべき部分を覆っている。第5マス
ク61a,61bの間隔は、30μm程度にできる。第
5マスク層61a,61bは、SiNといった絶縁膜か
ら構成されてよい。
酸系エッチング液によりエッチングを行う。図11(b)
に示されるように、このエッチングにより、GaInA
sから構成されるコンタクト膜9が部分的に除去され、
第5マスク層61a,61bに覆われている部分だけが
残る。第5マスク層61a,61bを除去すると、コン
タクト層9a,9bが得られる。
メサ形成工程、および電極形成工程を実施すると、半導
体光集積素子1が完成する。
1クラッド膜7,17が形成された後、これらの上に、
p型InPからなる第2クラッド膜8と、p型InGa
Asからなるコンタクト膜9とが順に形成される。次い
で、コンタクト膜9および第2クラッド膜8をエッチン
グして、第2クラッド膜8に凹部80dが形成される。
この後、凹部80dにn型InPが埋め込まれて半導体
埋込部80eが形成される。このような手順によるた
め、半導体埋込部80eが形成されることができる。半
導体光集積素子1において、半導体埋込部80eは、電
極90a,90b間で第2クラッド層8mを介して生じ
るリーク電流を低減する機能を有する。したがって、上
記の製造方法によれば、リーク電流が低減された半導体
光集積素子が製造される。
凹部80dを形成する際には、コンタクト膜9と第2ク
ラッド膜8が連続してエッチングされる。このときに
は、GaInAsからなるコンタクト膜9はサイドエッ
チングされる。すなわち、このマスク層は長い庇部51
c,51dを有する。この庇部により、凹部80dを埋
め込んだとき、半導体埋込部80eの表面がより平坦化
される。よって、半導体埋込部80eを覆うパッシベー
ション膜60に生じるストレスが低減されるといった効
果が奏される。
ら本発明の半導体光集積素子の具体的な効果について説
明する。本発明者らは、実施例1として、第3の実施形
態の製造方法に従って半導体光集積素子Aを作製した。
半導体光集積素子Aにおいては、半導体埋込部80eの
n型不純物濃度を1×1016cm-3とした。
例2として、実施例1の半導体光集積素子Aとは半導体
埋込部の形状が異なる半導体光集積素子Bを作製した。
図12は、実施例2の半導体光集積素子Bにおける半導
体埋込部の形状を示す図である。図12を参照すると、
半導体光集積素子Bにおいては、半導体埋込部82eの
エッジは、コンタクト層9a,9bと接している。ま
た、半導体埋込部82eの不純物濃度は、2×1017c
m-3とした。半導体埋込部82eの形状が異なる以外
は、半導体光集積素子Bは半導体光集積素子Aと同一の
構成を有する。
半導体埋込部80e,82eも狭小部50cも形成され
ていない半導体光集積素子Cを作製した。これらの点を
除き、半導体光集積素子Cは半導体光集積素子A,Bと
同一の構成を有する。
定結果について説明する。図13は、電極90a,90
b間の抵抗(以下、分離抵抗)の印加電圧依存性を示すグ
ラフである。同図中、曲線b1,c1は半導体光集積素子
B,Cの実験値を示し、曲線a1は半導体光集積素子A
についてのシミュレーションの結果を示す。図13を参
照すると、比較例の半導体光集積素子Cでは、分離抵抗
は、測定を行った印加電圧範囲内で10kΩ以下であ
る。これに対し、実施例1の半導体光集積素子Aでは5
0kΩ程度であり、半導体光集積素子Cに比べ十分に高
くなっている。しかも、半導体光集積素子Aでは、印加
電圧を増大させても分離抵抗は殆ど変化しない。また、
半導体光集積素子Bでは、印加電圧の増大とともに分離
抵抗が減少していくが、それでも尚、比較例の半導体光
集積素子Cに比べて高い。半導体光集積素子Bにおいて
分離抵抗が低下していく原因について、本発明者らは、
半導体埋込部80eとコンタクト層9a,9bとの接触
にあると推測している。コンタクト層9a,9bは、上
述の通り、1×1018cm-3程度の高いp型不純物濃度
を有するため、半導体埋込部80eとの界面に形成され
る空乏層は極めて薄いと推定される。したがって、電極
90a,90b間の印加電圧を上げていくと、コンタク
ト層9a,9bのいずれかと半導体埋込部80eとの界
面においてブレークダウンが生じ、その結果、分離抵抗
が低下してしまうと推定される。
電流の印加電圧依存性を示すグラフである。図14中の
曲線a2,b2,c2は、それぞれ半導体光集積素子A,
B,Cについての測定結果を示す。図14を参照する
と、半導体光集積素子Cにおいては、リーク電流は、印
加電圧0.1V程度で約0.1mAと顕著であり、5V
印加時には1.2mAにも達する。一方、半導体光集積
素子A,Bでは、測定を行った範囲の印加電圧におい
て、リーク電流は半導体光集積素子Cに比べ低い。特
に、半導体光集積素子Aでは、5V印加時のリーク電流
は、半導体光集積素子Cの約1/10程度と良好な結果
を示している。以上の結果から、実施例1および2の効
果が理解される。
照しながら、本発明に係る半導体光集積素子およびその
製造方法について説明したが、本発明はこれらに限られ
ることなく、様々な変形が可能である。
狭小部50cおよび半導体埋込部80eを有する半導体
光集積素子を例示したが、本発明に係る半導体光集積素
子は、これらの一方を有するだけでもよい。狭小部50
cがなく半導体埋込部80eだけを有する場合であって
も、どちらも形成されていない半導体光集積素子に比
べ、電極90a,90bとの間のリーク電流は低減され
ることは、これまでの説明から理解される。また、半導
体埋込部80eがなく狭小部50cだけを有する場合で
あっても、どちらも形成されていない半導体光集積素子
に比べ、当該リーク電流は低減されることが理解され
る。
0eだけを有する半導体光集積素子は、第3の実施形態
による製造方法を以下のように変形することにより製造
される。すなわち、第3の実施形態の主要部メサ形成工
程において、第4マスク層41bに替わり、幅がDで一
定なマスク層を用いれば良い。
小部50cだけを有する半導体光集積素子は、第3の実
施形態による製造方法のうち半導体埋込部の形成工程を
省くことにより製造される。すなわち、コンタクト膜の
分離工程においてコンタクト層9a,9bを形成した後
に、主要部メサ形成工程を行えば良い。
素子、すなわち、第2クラッド層8mの半導体埋込部8
0e上に電極90dを有する半導体光集積素子は、以下
のようにして製造することができる。すなわち、第3の
実施形態による半導体光集積素子の製造方法において、
電極90a,90bの形成に使用されるレジストマスク
の半導体埋込部80eを覆う部分に開口部を設けるよう
にすればよい。このようにすれば、電極90a,90b
を形成する工程において、電極90dもまた形成され
る。
タクト層9a,9bを形成せずに、第2クラッド層8m
に直接電極90a,90bを設けるようにしてもよい。
この場合には、電極90a,90bと第2クラッド層8
mとの間のオーム性接触が容易に実現されるように第2
クラッド層8mの表層部における不純物濃度を調整する
と好ましい。
くp型InP基板を使用してもよい。この場合には、ク
ラッド層3mの導電型がp型に変更される。第1クラッ
ド層7m,17mおよび第2クラッド膜8mの導電型も
n型に変更される。よって、半導体埋込部80eはp型
から構成される必要がある。
に限らず、単一量子井戸(Single-Quantum Well:MQ
W)構造を備えてもよい。さらに、基板2とクラッド層
3m,13mとの間にバッファ層が設けられていても構
わない。さらに、埋込層18の材料は、FeドープのI
nPであってもよい。
発光デバイスと変調デバイスとの間のリーク電流を低減
できる構造を備える半導体光集積素子が提供される。
積素子の斜視図である。図1(b)は、図1(a)のI−I
線に沿う断面図である。
子の断面図である。
体光集積素子の製造方法を説明する図である。
体光集積素子の製造方法を説明する図である。
体光集積素子の製造方法を説明する図である。
体光集積素子の製造方法を説明する図である。
体光集積素子の製造方法を説明する図である。
に沿う断面図である。
半導体光集積素子の製造工程における半導体埋込部を形
成する手順を説明する図である。
半導体光集積素子の製造工程における半導体埋込部を形
成する手順を説明する図である。
おける半導体埋込部の形状を示す図である。
加電圧依存性を示すグラフである。
流の印加電圧依存性を示すグラフである。
導体光集積素子、3m,13m…クラッド層、4m,1
4m,6m,16m…光ガイド層、6a…回折格子、5
m,15m…活性層、7m,17m…第1クラッド層、
8m…第2クラッド層、9a,9b…コンタクト層、9
a,9b…電極、10,20…多層膜、18a〜18c
…埋込層、19a,19b…トレンチ、41a〜41c
…マスク層、50…主要部メサ、50a,50b…側
面、50c…狭小部、51a,51b…マスク層、60
…パッシベーション膜、61a,61b…マスク層、8
0e…半導体埋込部、90a〜90d…電極、91…直
流電源、92…電源、110…発光デバイス部、120
…変調デバイス部、130…分離部。
Claims (9)
- 【請求項1】 III−V族半導体を含む活性層を有して
おり所定の軸方向に伸びる第1の半導体メサ部を備え、 III−V族半導体を含む活性層を有しており前記第1の
半導体メサ部と光学的に結合され所定の軸方向に伸びる
第2の半導体メサ部を備え、 前記第1および前記第2の半導体メサ部上に設けられた
第1導電型のIII−V族半導体層を備え、前記III−V族
半導体層は、発光デバイス部、分離部および変調デバイ
ス部のための所定の軸方向に設けられた第1〜第3の領
域を有しており、前記III−V族半導体層は前記第2の
領域に凹部を有しており、 前記III−V族半導体層の前記第1の領域上に設けられ
た第1の電極、および前記III−V族半導体層の前記第
3の領域上に設けられた第2の電極を備え、 前記第1導電型と異なる第2導電型であって前記凹部に
設けられたIII−V族半導体部を備える、半導体光集積
素子。 - 【請求項2】 所定の軸方向に配置された発光デバイス
部、分離部および変調デバイス部を備え、前記発光デバ
イス部は、前記分離部を介して前記変調デバイス部と光
学的に結合されており、 前記発光デバイス部、前記変調デバイス部および前記分
離部の各々は、所定の軸方向に伸びIII−V族半導体を
含む活性層を有する半導体メサ部を備え、 前記発光デバイス部は、第1の電極を該半導体メサ部上
に備え、 前記変調デバイス部は、第2の電極を該半導体メサ部上
に備え、 前記分離部の前記半導体メサ部の幅は、前記発光デバイ
ス部および前記変調デバイス部の少なくともいずれかの
前記半導体メサ部の幅より小さい、半導体光集積素子。 - 【請求項3】 前記発光デバイス部、前記分離部および
前記変調デバイス部の各々は、該半導体メサ部上に設け
られた第1導電型のIII−V族半導体層を更に備え、前
記III−V族半導体層は所定の軸方向に設けられた第1
〜第3の領域を有しており、前記III−V族半導体層は
前記第2の領域に凹部を有しており、 第1導電型と異なる第2導電型であって前記凹部に設け
られたIII−V族半導体部を備える、請求項2に記載の
半導体光集積素子。 - 【請求項4】 前記第2の半導体メサ部は、前記活性層
上に設けられた光ガイド層と、前記光ガイド層上に設け
られたクラッド層とを有し、 前記凹部の底は前記クラッド層内にある、請求項1また
は3に記載の半導体光集積素子。 - 【請求項5】 前記第1導電型は前記第2導電型と逆導
電型であり、 前記第2導電型のIII−V族半導体部のドーパント濃度
は、5×1017cm-3以下である、請求項1、3、およ
び4のいずれかに記載の半導体光集積素子。 - 【請求項6】 前記第2導電型のIII−V族半導体部
は、アンドープ半導体を含む、請求項1、3、4、およ
び5のいずれかに記載の半導体光集積素子。 - 【請求項7】 前記第2導電型のIII−V族半導体部上
に設けられた第3の電極を更に備える、請求項1、およ
び3〜6のいずれかに記載の半導体光集積素子。 - 【請求項8】 前記発光デバイス部のための第1のコン
タクト層と、 前記変調デバイス部のための第2のコンタクト層と、を
更に備える、請求項1〜7のいずれかに記載の半導体光
集積素子。 - 【請求項9】 前記III−V族半導体部のエッジは、前
記第1および前記第2のコンタクト層の各々のエッジか
ら離れている、請求項8記載の半導体集積素子。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002025828A JP4158383B2 (ja) | 2002-02-01 | 2002-02-01 | 半導体光集積素子 |
US10/354,026 US6995454B2 (en) | 2002-02-01 | 2003-01-30 | Semiconductor optical integrated device having a light emitting portion, a modulation section and a separation portion |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002025828A JP4158383B2 (ja) | 2002-02-01 | 2002-02-01 | 半導体光集積素子 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003229635A true JP2003229635A (ja) | 2003-08-15 |
JP4158383B2 JP4158383B2 (ja) | 2008-10-01 |
Family
ID=27654558
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002025828A Expired - Fee Related JP4158383B2 (ja) | 2002-02-01 | 2002-02-01 | 半導体光集積素子 |
Country Status (2)
Country | Link |
---|---|
US (1) | US6995454B2 (ja) |
JP (1) | JP4158383B2 (ja) |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005223043A (ja) * | 2004-02-04 | 2005-08-18 | Nippon Telegr & Teleph Corp <Ntt> | 光集積デバイス |
JP2007157884A (ja) * | 2005-12-02 | 2007-06-21 | Nec Corp | 光変調器集積光源 |
JP2007220930A (ja) * | 2006-02-17 | 2007-08-30 | Fujitsu Ltd | 光半導体集積素子 |
JP2007305744A (ja) * | 2006-05-10 | 2007-11-22 | Sumitomo Electric Ind Ltd | 集積半導体光素子およびその製造方法 |
JP2008071906A (ja) * | 2006-09-13 | 2008-03-27 | Fujitsu Ltd | 光半導体集積装置およびその製造方法 |
JP2012118278A (ja) * | 2010-11-30 | 2012-06-21 | Sumitomo Electric Ind Ltd | 光変調器 |
JP2013115161A (ja) * | 2011-11-28 | 2013-06-10 | Mitsubishi Electric Corp | 光半導体装置 |
US9274399B2 (en) | 2010-11-30 | 2016-03-01 | Sumitomo Electric Industries, Ltd. | Optical modulator |
JP2016134522A (ja) * | 2015-01-20 | 2016-07-25 | 三菱電機株式会社 | 光半導体装置 |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003309330A (ja) * | 2002-04-12 | 2003-10-31 | Sumitomo Electric Ind Ltd | 半導体光素子 |
US7142342B2 (en) * | 2003-06-02 | 2006-11-28 | Avago Technologies Fiber Ip (Singapore) Pte. Ltd. | Electroabsorption modulator |
JP5891920B2 (ja) * | 2012-04-16 | 2016-03-23 | 三菱電機株式会社 | 変調器集積型レーザ素子 |
FR3019312A1 (fr) * | 2014-03-31 | 2015-10-02 | St Microelectronics Crolles 2 | Structure d'isolation adaptee a un dispositif electro-optique et application a un thyristor de protection contre les decharges electrostatiques |
US10840406B2 (en) * | 2017-04-17 | 2020-11-17 | Hamamatsu Photonics K.K. | Optical semiconductor element and method of driving optical semiconductor element |
WO2020224775A1 (en) * | 2019-05-08 | 2020-11-12 | Huawei Technologies Co., Ltd. | Compound optical device |
CN117859245A (zh) * | 2021-09-17 | 2024-04-09 | 华为技术有限公司 | 一种具有集成mPD的半导体发射器 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5721429A (en) * | 1996-07-23 | 1998-02-24 | Hughes Electronics | Self-focusing detector pixel structure having improved sensitivity |
JPH10335751A (ja) * | 1997-06-03 | 1998-12-18 | Mitsubishi Electric Corp | 半導体レーザ装置およびその製造方法 |
-
2002
- 2002-02-01 JP JP2002025828A patent/JP4158383B2/ja not_active Expired - Fee Related
-
2003
- 2003-01-30 US US10/354,026 patent/US6995454B2/en not_active Expired - Fee Related
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005223043A (ja) * | 2004-02-04 | 2005-08-18 | Nippon Telegr & Teleph Corp <Ntt> | 光集積デバイス |
JP4629346B2 (ja) * | 2004-02-04 | 2011-02-09 | 日本電信電話株式会社 | 光集積デバイス |
JP2007157884A (ja) * | 2005-12-02 | 2007-06-21 | Nec Corp | 光変調器集積光源 |
JP2007220930A (ja) * | 2006-02-17 | 2007-08-30 | Fujitsu Ltd | 光半導体集積素子 |
JP2007305744A (ja) * | 2006-05-10 | 2007-11-22 | Sumitomo Electric Ind Ltd | 集積半導体光素子およびその製造方法 |
JP2008071906A (ja) * | 2006-09-13 | 2008-03-27 | Fujitsu Ltd | 光半導体集積装置およびその製造方法 |
JP2012118278A (ja) * | 2010-11-30 | 2012-06-21 | Sumitomo Electric Ind Ltd | 光変調器 |
US9274399B2 (en) | 2010-11-30 | 2016-03-01 | Sumitomo Electric Industries, Ltd. | Optical modulator |
JP2013115161A (ja) * | 2011-11-28 | 2013-06-10 | Mitsubishi Electric Corp | 光半導体装置 |
JP2016134522A (ja) * | 2015-01-20 | 2016-07-25 | 三菱電機株式会社 | 光半導体装置 |
Also Published As
Publication number | Publication date |
---|---|
US20030146440A1 (en) | 2003-08-07 |
JP4158383B2 (ja) | 2008-10-01 |
US6995454B2 (en) | 2006-02-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2547001B2 (ja) | 半導体構造の製造方法 | |
JP4158383B2 (ja) | 半導体光集積素子 | |
JP2005333144A (ja) | 逆メサ構造を用いた光集積素子及びその製造方法 | |
US6678302B2 (en) | Semiconductor device and manufacturing method thereof | |
US6931041B2 (en) | Integrated semiconductor laser device and method of manufacture thereof | |
US6509580B2 (en) | Semiconductor device with current confinement structure | |
JP2006074069A (ja) | 半導体装置の製造方法 | |
KR100590565B1 (ko) | 반도체 레이저 다이오드 및 그 제조 방법 | |
JPH10242577A (ja) | 半導体レーザおよびその製造方法 | |
JP3186645B2 (ja) | 半導体レーザ及びその製造方法 | |
JP2002217446A (ja) | 光半導体集積素子及びその製造方法 | |
KR100745918B1 (ko) | 반도체 광 소자, 반도체 광 소자의 제조 방법 및 광 모듈 | |
US6707835B2 (en) | Process for producing semiconductor laser element including S-ARROW structure formed by etching through mask having pair of parallel openings | |
JP4164248B2 (ja) | 半導体素子及びその製造方法、及び半導体光装置 | |
JPH07111361A (ja) | 埋込型半導体レーザ素子及びその製造方法 | |
JP2003234533A (ja) | 半導体光集積素子 | |
JP5025898B2 (ja) | 半導体レーザ素子の製造方法 | |
JPH08330665A (ja) | 光半導体レーザの製造方法 | |
EP0713275A1 (en) | Method for fabricating a semiconductor laser diode | |
JP2003304028A (ja) | 光変調器集積半導体レーザ | |
JP2000101186A (ja) | 半導体光素子およびその製造方法 | |
JP2973215B2 (ja) | 半導体レーザ装置 | |
JPH1140897A (ja) | 半導体レーザ素子及びその製造方法 | |
JP2002299752A (ja) | 光集積素子の製造方法および光集積素子 | |
JPH10209568A (ja) | 半導体光デバイスの製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041125 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071023 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071025 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071220 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080205 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080402 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080624 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080707 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110725 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110725 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120725 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120725 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130725 Year of fee payment: 5 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |