JP2003223236A - データ処理システム - Google Patents
データ処理システムInfo
- Publication number
- JP2003223236A JP2003223236A JP2002021440A JP2002021440A JP2003223236A JP 2003223236 A JP2003223236 A JP 2003223236A JP 2002021440 A JP2002021440 A JP 2002021440A JP 2002021440 A JP2002021440 A JP 2002021440A JP 2003223236 A JP2003223236 A JP 2003223236A
- Authority
- JP
- Japan
- Prior art keywords
- data
- data processing
- processing unit
- image processing
- unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3234—Power saving characterised by the action undertaken
- G06F1/3237—Power saving characterised by the action undertaken by disabling clock generation or distribution
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3234—Power saving characterised by the action undertaken
- G06F1/3287—Power saving characterised by the action undertaken by switching off individual functional units in the computer system
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computing Systems (AREA)
- Computer Hardware Design (AREA)
- Controls And Circuits For Display Device (AREA)
- Power Sources (AREA)
- Calculators And Similar Devices (AREA)
- Compression Or Coding Systems Of Tv Signals (AREA)
- Two-Way Televisions, Distribution Of Moving Picture Or The Like (AREA)
- Telephone Function (AREA)
Abstract
(57)【要約】
【課題】 画像の符号化、復号処理と、復号された画像
データとグラフィックス・データを合成表示することが
できるデータ処理システムにおいて、グラフィックスの
みを表示する際に無駄な電力消費を削減することを目的
とする。 【解決手段】 符号化された符号化データを復号し、そ
の復号された動画像とグラフィックス・データを合成す
る画像処理部１０４と、画像処理部１０４を介さずにグ
ラフィックス・データを表示する際に使用するグラフィ
ックス・データの迂回部１０５と、画像処理部１０４を
含む領域Ｂ１０７への電源ＶｄｄＢとクロックＣｌｋＢ
の供給および迂回部１０５の制御を行う制御部１１０と
で構成され、画像処理部１０４での処理が不要な場合に
供給される電源ＶｄｄＢまたはクロックＣｌｋＢを遮断
して停止させ、無駄な電力消費の削減を可能にする。
データとグラフィックス・データを合成表示することが
できるデータ処理システムにおいて、グラフィックスの
みを表示する際に無駄な電力消費を削減することを目的
とする。 【解決手段】 符号化された符号化データを復号し、そ
の復号された動画像とグラフィックス・データを合成す
る画像処理部１０４と、画像処理部１０４を介さずにグ
ラフィックス・データを表示する際に使用するグラフィ
ックス・データの迂回部１０５と、画像処理部１０４を
含む領域Ｂ１０７への電源ＶｄｄＢとクロックＣｌｋＢ
の供給および迂回部１０５の制御を行う制御部１１０と
で構成され、画像処理部１０４での処理が不要な場合に
供給される電源ＶｄｄＢまたはクロックＣｌｋＢを遮断
して停止させ、無駄な電力消費の削減を可能にする。
Description
【０００１】
【発明の属する技術分野】本発明は、互いに独立して動
作する複数のデータ処理部から構成されたデータ処理シ
ステムに関するものである。
作する複数のデータ処理部から構成されたデータ処理シ
ステムに関するものである。
【０００２】
【従来の技術】互いに独立して動作する複数のデータ処
理部から構成されるデータ処理システムとして、例え
ば、動画像通信が可能な携帯電話などの携帯端末があ
る。
理部から構成されるデータ処理システムとして、例え
ば、動画像通信が可能な携帯電話などの携帯端末があ
る。
【０００３】近年、第３世代移動体通信をはじめとする
高速通信インフラの整備が進み、伝送できる情報量が格
段に増加し、動画像通信が可能になってきた。これにと
もない、携帯電話などの携帯端末での表示機能として
も、時刻、メニュー表示、バッテリ残量等のグラフィッ
クス表示中心から、動画像とグラフィックスの合成表示
等の動画像表示へ変わりつつある。
高速通信インフラの整備が進み、伝送できる情報量が格
段に増加し、動画像通信が可能になってきた。これにと
もない、携帯電話などの携帯端末での表示機能として
も、時刻、メニュー表示、バッテリ残量等のグラフィッ
クス表示中心から、動画像とグラフィックスの合成表示
等の動画像表示へ変わりつつある。
【０００４】一般に動画像に対するデータ処理は処理量
が膨大である。したがって、汎用プロセッサなどのひと
つのデータ処理手段において、動画像処理を含めたすべ
ての処理を行うとした場合、そのデータ処理手段には非
常に高い性能が要求されるため、性能を満足するデータ
処理手段が存在しない、あるいは性能を満足するデータ
処理手段の実現が困難な場合が多い。そこで、従来の携
帯端末では、動画像処理専用のデータ処理ユニットやＬ
ＳＩを別途搭載している。
が膨大である。したがって、汎用プロセッサなどのひと
つのデータ処理手段において、動画像処理を含めたすべ
ての処理を行うとした場合、そのデータ処理手段には非
常に高い性能が要求されるため、性能を満足するデータ
処理手段が存在しない、あるいは性能を満足するデータ
処理手段の実現が困難な場合が多い。そこで、従来の携
帯端末では、動画像処理専用のデータ処理ユニットやＬ
ＳＩを別途搭載している。
【０００５】従来例として、グラフィックス表示のみと
なる携帯端末の表示システムの一構成例を図３に、動画
像通信が可能な携帯端末の画像表示システムの一構成例
を図４に示す。現在の携帯端末における動画像通信に関
しては、動画像高能率符号化方式の国際標準であるＭＰ
ＥＧ−４の使用が有力である。ＭＰＥＧ−４の動画像デ
ータ処理ユニットは、グラフィックス・データを扱うオ
ン・スクリーン・ディスプレイ(ＯＳＤ)機能、動画像デ
ータとグラフィックス・データを合成する機能、そして
画像データを表示データ処理ユニットに出力するための
機能をも具備しているものが多い。
なる携帯端末の表示システムの一構成例を図３に、動画
像通信が可能な携帯端末の画像表示システムの一構成例
を図４に示す。現在の携帯端末における動画像通信に関
しては、動画像高能率符号化方式の国際標準であるＭＰ
ＥＧ−４の使用が有力である。ＭＰＥＧ−４の動画像デ
ータ処理ユニットは、グラフィックス・データを扱うオ
ン・スクリーン・ディスプレイ(ＯＳＤ)機能、動画像デ
ータとグラフィックス・データを合成する機能、そして
画像データを表示データ処理ユニットに出力するための
機能をも具備しているものが多い。
【０００６】図３および図４を用いて従来の携帯端末の
表示システムの概要を説明する。
表示システムの概要を説明する。
【０００７】図３に示すように、グラフィックス表示の
み行う表示システムは、表示するグラフィックス・デー
タを生成するＣＰＵ３０２と、ＣＰＵ３０２から出力さ
れるグラフィックス・データを表示する表示デバイス３
０３と、システムの電源３２４からＣＰＵ３０２および
表示デバイス３０３に最適な電源供給を行う電圧調整装
置３１１と、ＣＰＵ３０２および表示デバイス３０３に
クロックを供給するクロック生成装置３１２から概略構
成されている。ＣＰＵ３０２は電圧調整装置３１１から
供給される供給電源３２５とクロック生成装置３１２か
ら供給されるクロック３２９によって動作し、表示デバ
イス３０３は電圧調整装置３１１から供給される供給電
源３２８とクロック生成装置３１２から供給されるクロ
ック３３２によって動作している。表示デバイス３０３
に表示させるグラフィックス画像のデータは、ＣＰＵ３
０２から出力３１４として表示デバイスに対して出力さ
れる。グラフィックス・データとして出力されるのは、
メニュー表示や時刻表示などのグラフィックス・データ
であり、それらは外部入力３１３として直接入力される
か、もしくはあらかじめＣＰＵ３０２内に記憶されてい
て、外部入力３１３から入力される情報に応じて表示デ
バイス３０３に出力され表示される。
み行う表示システムは、表示するグラフィックス・デー
タを生成するＣＰＵ３０２と、ＣＰＵ３０２から出力さ
れるグラフィックス・データを表示する表示デバイス３
０３と、システムの電源３２４からＣＰＵ３０２および
表示デバイス３０３に最適な電源供給を行う電圧調整装
置３１１と、ＣＰＵ３０２および表示デバイス３０３に
クロックを供給するクロック生成装置３１２から概略構
成されている。ＣＰＵ３０２は電圧調整装置３１１から
供給される供給電源３２５とクロック生成装置３１２か
ら供給されるクロック３２９によって動作し、表示デバ
イス３０３は電圧調整装置３１１から供給される供給電
源３２８とクロック生成装置３１２から供給されるクロ
ック３３２によって動作している。表示デバイス３０３
に表示させるグラフィックス画像のデータは、ＣＰＵ３
０２から出力３１４として表示デバイスに対して出力さ
れる。グラフィックス・データとして出力されるのは、
メニュー表示や時刻表示などのグラフィックス・データ
であり、それらは外部入力３１３として直接入力される
か、もしくはあらかじめＣＰＵ３０２内に記憶されてい
て、外部入力３１３から入力される情報に応じて表示デ
バイス３０３に出力され表示される。
【０００８】図４に示すように、動画像通信が可能な携
帯端末の表示システムは、ＭＰＥＧ−４符号化方式によ
り符号化された符号化データを復号し、その復号された
動画像とグラフィックス・データを合成する機能を有す
る画像処理ＬＳＩ４０１と、画像処理ＬＳＩ４０１で生
成された表示画像のデータを表示する表示デバイス１０
３と、表示デバイス１０３に表示させるグラフィックス
・データを作成して画像処理ＬＳＩ４０１へ送信し、動
画像を表示デバイス１０３に表示する際には表示する動
画像の符号化データを画像処理ＬＳＩ４０１へ送信する
ＣＰＵ１０２と、システムの電源１２４から画像処理Ｌ
ＳＩ４０１およびＣＰＵ１０２と表示デバイス１０３に
最適な電源供給を行う電圧調整装置１１１と、画像処理
ＬＳＩ４０１およびＣＰＵ１０２と表示デバイス１０３
にクロックを供給するクロック生成装置１１２から概略
構成されている。ＣＰＵ１０２は電圧調整装置１１１か
ら供給される供給電源１２５とクロック生成装置１１２
から供給されるクロック１２９によって動作し、画像処
理ＬＳＩ４０１は電圧調整装置１１１から供給される供
給電源４２６とクロック生成装置１１２から供給される
クロック４３０によって動作し、表示デバイス１０３は
電圧調整装置１１１から供給される供給電源１２８とク
ロック生成装置１１２から供給されるクロック１３２に
よって動作している。ＣＰＵ１０２からは時刻やメニュ
ーなどのグラフィックス・データの他に、ＭＰＥＧ−４
符号化データとしてのビットストリーム・データをＣＰ
Ｕ１０２からの出力４１４として画像処理ＬＳＩ４０１
に出力する。画像処理ＬＳＩ４０１へ出力されるグラフ
ィックス・データと動画像のデータであるＭＰＥＧ−４
符号化データは、外部入力１１３としてＣＰＵ１０２に
入力されるか、もしくはあらかじめＣＰＵ１０２内に記
憶されていて、外部入力１１３から入力される情報に応
じて出力される。
帯端末の表示システムは、ＭＰＥＧ−４符号化方式によ
り符号化された符号化データを復号し、その復号された
動画像とグラフィックス・データを合成する機能を有す
る画像処理ＬＳＩ４０１と、画像処理ＬＳＩ４０１で生
成された表示画像のデータを表示する表示デバイス１０
３と、表示デバイス１０３に表示させるグラフィックス
・データを作成して画像処理ＬＳＩ４０１へ送信し、動
画像を表示デバイス１０３に表示する際には表示する動
画像の符号化データを画像処理ＬＳＩ４０１へ送信する
ＣＰＵ１０２と、システムの電源１２４から画像処理Ｌ
ＳＩ４０１およびＣＰＵ１０２と表示デバイス１０３に
最適な電源供給を行う電圧調整装置１１１と、画像処理
ＬＳＩ４０１およびＣＰＵ１０２と表示デバイス１０３
にクロックを供給するクロック生成装置１１２から概略
構成されている。ＣＰＵ１０２は電圧調整装置１１１か
ら供給される供給電源１２５とクロック生成装置１１２
から供給されるクロック１２９によって動作し、画像処
理ＬＳＩ４０１は電圧調整装置１１１から供給される供
給電源４２６とクロック生成装置１１２から供給される
クロック４３０によって動作し、表示デバイス１０３は
電圧調整装置１１１から供給される供給電源１２８とク
ロック生成装置１１２から供給されるクロック１３２に
よって動作している。ＣＰＵ１０２からは時刻やメニュ
ーなどのグラフィックス・データの他に、ＭＰＥＧ−４
符号化データとしてのビットストリーム・データをＣＰ
Ｕ１０２からの出力４１４として画像処理ＬＳＩ４０１
に出力する。画像処理ＬＳＩ４０１へ出力されるグラフ
ィックス・データと動画像のデータであるＭＰＥＧ−４
符号化データは、外部入力１１３としてＣＰＵ１０２に
入力されるか、もしくはあらかじめＣＰＵ１０２内に記
憶されていて、外部入力１１３から入力される情報に応
じて出力される。
【０００９】画像処理ＬＳＩ４０１では、画像処理部４
０４においてＭＰＥＧ−４符号化データの復号処理を行
い画像として再構成する。次に、復号した画像データと
ＣＰＵ１０２から入力されたグラフィックス・データと
の合成処理を画像処理部４０４で行う。そして、画像合
成した結果である表示データを画像処理ＬＳＩ４０１の
出力４１８として表示デバイス１０３に出力する。表示
デバイス１０３は表示データに基づいた画面表示を行
う。
０４においてＭＰＥＧ−４符号化データの復号処理を行
い画像として再構成する。次に、復号した画像データと
ＣＰＵ１０２から入力されたグラフィックス・データと
の合成処理を画像処理部４０４で行う。そして、画像合
成した結果である表示データを画像処理ＬＳＩ４０１の
出力４１８として表示デバイス１０３に出力する。表示
デバイス１０３は表示データに基づいた画面表示を行
う。
【００１０】
【発明が解決しようとする課題】しかしながら、動画像
通信が可能な携帯端末であっても、一般には時刻表示や
メニュー表示といった動画像以外の表示が中心であるこ
とが考えられる。
通信が可能な携帯端末であっても、一般には時刻表示や
メニュー表示といった動画像以外の表示が中心であるこ
とが考えられる。
【００１１】この場合、動画像データ処理は必要なく、
グラフィックス・データのみ表示することになる。図４
のような構成の従来のデータ処理システムでは、ＣＰＵ
１０２からはグラフィックス・データのみが出力され、
画像処理ＬＳＩ４０１内の画像処理部４０４では、ＭＰ
ＥＧ−４符号化データの復号、グラフィックス・データ
との合成は行わず、グラフィックス・データをそのまま
表示データとして表示デバイス１０３に出力することと
なる。
グラフィックス・データのみ表示することになる。図４
のような構成の従来のデータ処理システムでは、ＣＰＵ
１０２からはグラフィックス・データのみが出力され、
画像処理ＬＳＩ４０１内の画像処理部４０４では、ＭＰ
ＥＧ−４符号化データの復号、グラフィックス・データ
との合成は行わず、グラフィックス・データをそのまま
表示データとして表示デバイス１０３に出力することと
なる。
【００１２】バッテリ駆動の携帯端末では低消費電力化
が重要な課題であるが、図４に示した従来のデータ処理
システムでは、グラフィックス・データのみを出力する
場合においても、画像処理部４０４内のＭＰＥＧ−４画
像処理部分に対して電力やクロックの供給は行われてお
り、クロックラインの充放電による不必要な電力消費、
スタンバイ時のリーク電流による電力消費といった無駄
な電力を消費するという問題がある。
が重要な課題であるが、図４に示した従来のデータ処理
システムでは、グラフィックス・データのみを出力する
場合においても、画像処理部４０４内のＭＰＥＧ−４画
像処理部分に対して電力やクロックの供給は行われてお
り、クロックラインの充放電による不必要な電力消費、
スタンバイ時のリーク電流による電力消費といった無駄
な電力を消費するという問題がある。
【００１３】
【課題を解決するための手段】上記課題を解決するため
に、本発明（請求項１）に係るデータ処理システムは、
前処理を行う少なくとも１つの第1のデータ処理部と、
前記第1のデータ処理部のうち少なくとも１つの出力デ
ータを入力とし、該出力に対してデータ処理を行い処理
結果を出力する少なくとも１つの第２のデータ処理部
と、前記第２のデータ処理部のうち少なくとも１つの出
力を入力とし、該出力に対し後処理を行う少なくとも1
つの第３のデータ処理部とで構成されるデータ処理シス
テムにおいて、前記複数のデータ処理部とは独立して動
作する制御部と、前記第１のデータ処理部からのデータ
を前記第２のデータ処理部を介さずに前記第３のデータ
処理部へデータを渡す迂回部とを設け、前記第１のデー
タ処理部の出力データに対して、前記第２のデータ処理
部で処理を行う必要がない場合、前記制御部からの指示
に従い、前記第１のデータ処理部の出力データは、前記
迂回部を介して前記第３のデータ処理部へ転送されると
ともに、前記第２のデータ処理部を停止するものであ
る。
に、本発明（請求項１）に係るデータ処理システムは、
前処理を行う少なくとも１つの第1のデータ処理部と、
前記第1のデータ処理部のうち少なくとも１つの出力デ
ータを入力とし、該出力に対してデータ処理を行い処理
結果を出力する少なくとも１つの第２のデータ処理部
と、前記第２のデータ処理部のうち少なくとも１つの出
力を入力とし、該出力に対し後処理を行う少なくとも1
つの第３のデータ処理部とで構成されるデータ処理シス
テムにおいて、前記複数のデータ処理部とは独立して動
作する制御部と、前記第１のデータ処理部からのデータ
を前記第２のデータ処理部を介さずに前記第３のデータ
処理部へデータを渡す迂回部とを設け、前記第１のデー
タ処理部の出力データに対して、前記第２のデータ処理
部で処理を行う必要がない場合、前記制御部からの指示
に従い、前記第１のデータ処理部の出力データは、前記
迂回部を介して前記第３のデータ処理部へ転送されると
ともに、前記第２のデータ処理部を停止するものであ
る。
【００１４】また、本発明（請求項２）に係るデータ処
理システムは、請求項１記載のデータ処理システムにお
いて、前記第２のデータ処理部と、前記迂回部は１つの
集積回路内に構成されるものである。
理システムは、請求項１記載のデータ処理システムにお
いて、前記第２のデータ処理部と、前記迂回部は１つの
集積回路内に構成されるものである。
【００１５】また、本発明（請求項３）に係るデータ処
理システムは、請求項１記載のデータ処理システムにお
いて、前記第２のデータ処理部と、前記迂回部および前
記制御部とを１つの集積回路内に構成するものである。
理システムは、請求項１記載のデータ処理システムにお
いて、前記第２のデータ処理部と、前記迂回部および前
記制御部とを１つの集積回路内に構成するものである。
【００１６】また、本発明（請求項４）に係るデータ処
理システムは、請求項１乃至３の何れかに記載のデータ
処理システムにおいて、前記制御部によって停止される
前記第２のデータ処理部の停止方式は、前記第２のデー
タ処理部へのクロック供給を停止するものである。
理システムは、請求項１乃至３の何れかに記載のデータ
処理システムにおいて、前記制御部によって停止される
前記第２のデータ処理部の停止方式は、前記第２のデー
タ処理部へのクロック供給を停止するものである。
【００１７】また、本発明（請求項５）に係るデータ処
理システムは、請求項１乃至３の何れかに記載のデータ
処理システムにおいて、前記制御部によって停止される
前記第２のデータ処理部の停止方式は、前記第２のデー
タ処理部への電源供給を停止するものである。
理システムは、請求項１乃至３の何れかに記載のデータ
処理システムにおいて、前記制御部によって停止される
前記第２のデータ処理部の停止方式は、前記第２のデー
タ処理部への電源供給を停止するものである。
【００１８】また、本発明（請求項６）に係るデータ処
理システムは、請求項４および請求項５記載のデータ処
理システムにおいて、前記第２のデータ処理部の前段に
位置する前記第１のデータ処理部は、プロセッサである
ものである。
理システムは、請求項４および請求項５記載のデータ処
理システムにおいて、前記第２のデータ処理部の前段に
位置する前記第１のデータ処理部は、プロセッサである
ものである。
【００１９】また、本発明（請求項７）に係るデータ処
理システムは、請求項４および請求項５記載のデータ処
理システムにおいて、前記第２のデータ処理部の前段に
位置する前記第１のデータ処理部は、データ記憶装置で
あるものである。
理システムは、請求項４および請求項５記載のデータ処
理システムにおいて、前記第２のデータ処理部の前段に
位置する前記第１のデータ処理部は、データ記憶装置で
あるものである。
【００２０】また、本発明（請求項８）に係るデータ処
理システムは、請求項４および請求項５記載のデータ処
理システムにおいて、前記第２のデータ処理部の後段に
位置する前記第３のデータ処理部は、表示デバイスであ
るものである。
理システムは、請求項４および請求項５記載のデータ処
理システムにおいて、前記第２のデータ処理部の後段に
位置する前記第３のデータ処理部は、表示デバイスであ
るものである。
【００２１】また、本発明（請求項９）に係るデータ処
理システムは、請求項４および請求項５記載のデータ処
理システムにおいて、前記第２のデータ処理部の後段に
位置する前記第３のデータ処理部は、データ記憶装置で
あるものである。
理システムは、請求項４および請求項５記載のデータ処
理システムにおいて、前記第２のデータ処理部の後段に
位置する前記第３のデータ処理部は、データ記憶装置で
あるものである。
【００２２】
【発明の実施の形態】以下、本発明の実施の一形態を図
面を参照して説明する。 （実施の形態１）図１は、本実施の形態１によるデータ
処理システムの構成を示すブロック図である。
面を参照して説明する。 （実施の形態１）図１は、本実施の形態１によるデータ
処理システムの構成を示すブロック図である。
【００２３】図１において、１０４はＭＰＥＧ−４符号
化方式により符号化された符号化データを復号し、その
復号された動画像とグラフィックス・データを合成する
画像処理部、１０５は画像処理部１０４を介さずにグラ
フィックス・データを表示する際に使用するグラフィッ
クス・データの迂回部、１０１は画像処理部１０４とグ
ラフィックス・データの迂回部１０５を備えた画像処理
ＬＳＩ、１０３は画像処理ＬＳＩ１０１で生成された表
示画像のデータを受け取るとともに表示する液晶などの
表示デバイス、１０２は表示デバイス１０３に表示させ
るグラフィックス・データを作成して画像処理ＬＳＩ１
０１へ送信し、動画像を表示デバイス１０３に表示する
際には表示する動画像の符号化データを動画像処理ＬＳ
Ｉ１０１へ送信する汎用プロセッサ（ＣＰＵ）、１１１
はシステムの電源 １２４から画像処理ＬＳＩ１０１、
ＣＰＵ１０２、表示デバイス１０３に適切な電圧にして
電源を供給する電圧調整装置、１１２は画像処理ＬＳＩ
１０１、ＣＰＵ１０２、表示デバイス１０３に適切なク
ロックを供給するクロック生成装置、１１０は画像処理
部１０４を含む画像処理ＬＳＩ１０１内の領域Ｂ１０７
（図中の斜線部分）への供給電源ＶｄｄＢ１２７とクロ
ックＣｌｋＢ１３１との供給および迂回部１０５の制御
を行う制御装置、１２２は制御装置１１０からの制御信
号１２０によって電源遮断を行う機構、１２３は制御信
号１２１によってクロックを遮断するための機構を示
す。迂回部１０５は、ＣＰＵ１０２からの出力１１４を
直接表示デバイス１０３へ出力するための迂回経路１１
７と、ＣＰＵ１０２からの出力１１４を画像処理部１０
４への入力１１５として出力するか、迂回経路１１７へ
出力するかの切替器１０８と、画像処理部１０４での処
理結果１１６と迂回経路１１７の何れかを選択出力する
選択器１０９から構成されていて、切替器１０８および
選択器１０９は制御装置１１０からの制御信号１１９に
よって制御され、そのときの迂回部１０５の出力が画像
処理ＬＳＩ１０１の出力１１８となる。ＣＰＵ１０２は
電圧調整装置１１１から供給される供給電源１２５とク
ロック生成装置１１２から供給されるクロック１２９に
よって動作し、表示デバイス１０３は電圧調整装置１１
１から供給される供給電源１２８とクロック生成装置１
１２から供給されるクロック１３２によって動作してい
る。画像処理ＬＳＩ１０１は、迂回部１０５を含む領域
Ａ１０６と画像処理部１０４を含む領域Ｂ１０７（図中
の斜線部分）との２つの領域に分かれており、迂回部１
０５を含む領域Ａ１０６は電圧調整装置１１１から供給
される供給電源ＶｄｄＡ１２６とクロック生成装置１１
２から供給されるクロックＣｌｋＡ１３０によって動作
し、画像処理部１０４を含む領域Ｂ１０７は電圧調整装
置１１１から供給される供給電源ＶｄｄＢ１２７とクロ
ック生成装置１１２から供給されるクロックＣｌｋＢ１
３１によって動作している。
化方式により符号化された符号化データを復号し、その
復号された動画像とグラフィックス・データを合成する
画像処理部、１０５は画像処理部１０４を介さずにグラ
フィックス・データを表示する際に使用するグラフィッ
クス・データの迂回部、１０１は画像処理部１０４とグ
ラフィックス・データの迂回部１０５を備えた画像処理
ＬＳＩ、１０３は画像処理ＬＳＩ１０１で生成された表
示画像のデータを受け取るとともに表示する液晶などの
表示デバイス、１０２は表示デバイス１０３に表示させ
るグラフィックス・データを作成して画像処理ＬＳＩ１
０１へ送信し、動画像を表示デバイス１０３に表示する
際には表示する動画像の符号化データを動画像処理ＬＳ
Ｉ１０１へ送信する汎用プロセッサ（ＣＰＵ）、１１１
はシステムの電源 １２４から画像処理ＬＳＩ１０１、
ＣＰＵ１０２、表示デバイス１０３に適切な電圧にして
電源を供給する電圧調整装置、１１２は画像処理ＬＳＩ
１０１、ＣＰＵ１０２、表示デバイス１０３に適切なク
ロックを供給するクロック生成装置、１１０は画像処理
部１０４を含む画像処理ＬＳＩ１０１内の領域Ｂ１０７
（図中の斜線部分）への供給電源ＶｄｄＢ１２７とクロ
ックＣｌｋＢ１３１との供給および迂回部１０５の制御
を行う制御装置、１２２は制御装置１１０からの制御信
号１２０によって電源遮断を行う機構、１２３は制御信
号１２１によってクロックを遮断するための機構を示
す。迂回部１０５は、ＣＰＵ１０２からの出力１１４を
直接表示デバイス１０３へ出力するための迂回経路１１
７と、ＣＰＵ１０２からの出力１１４を画像処理部１０
４への入力１１５として出力するか、迂回経路１１７へ
出力するかの切替器１０８と、画像処理部１０４での処
理結果１１６と迂回経路１１７の何れかを選択出力する
選択器１０９から構成されていて、切替器１０８および
選択器１０９は制御装置１１０からの制御信号１１９に
よって制御され、そのときの迂回部１０５の出力が画像
処理ＬＳＩ１０１の出力１１８となる。ＣＰＵ１０２は
電圧調整装置１１１から供給される供給電源１２５とク
ロック生成装置１１２から供給されるクロック１２９に
よって動作し、表示デバイス１０３は電圧調整装置１１
１から供給される供給電源１２８とクロック生成装置１
１２から供給されるクロック１３２によって動作してい
る。画像処理ＬＳＩ１０１は、迂回部１０５を含む領域
Ａ１０６と画像処理部１０４を含む領域Ｂ１０７（図中
の斜線部分）との２つの領域に分かれており、迂回部１
０５を含む領域Ａ１０６は電圧調整装置１１１から供給
される供給電源ＶｄｄＡ１２６とクロック生成装置１１
２から供給されるクロックＣｌｋＡ１３０によって動作
し、画像処理部１０４を含む領域Ｂ１０７は電圧調整装
置１１１から供給される供給電源ＶｄｄＢ１２７とクロ
ック生成装置１１２から供給されるクロックＣｌｋＢ１
３１によって動作している。
【００２４】本データ処理システムの動作について説明
する。
する。
【００２５】先に、ＣＰＵ１０２から出力された動画像
データとグラフィックス・データを画像処理ＬＳＩ１０
１において合成して表示デバイス１０３に表示する際の
動作、すなわち動画像通信を行っているときの画像表示
について説明する。
データとグラフィックス・データを画像処理ＬＳＩ１０
１において合成して表示デバイス１０３に表示する際の
動作、すなわち動画像通信を行っているときの画像表示
について説明する。
【００２６】まず、表示デバイス１０３に表示するグラ
フィックス・データとＭＰＥＧ−４符号化方式により符
号化された動画像の符号化データをＣＰＵ１０２におい
て作成する。ＣＰＵ１０２は作成したグラフィックス・
データと動画像の符号化データを画像処理ＬＳＩ１０１
へのデータ１１４として出力する。画像処理ＬＳＩ１０
１へ出力されるグラフィックス・データは、外部入力１
１３としてＣＰＵ１０２に入力されるか、もしくは外部
入力１１３から入力される情報に応じてＣＰＵ１０２内
で生成される。また、画像処理ＬＳＩ１０１へ出力され
る動画像のデータであるＭＰＥＧ−４符号化データは、
外部入力１１３として画像の符号化データがＣＰＵ１０
２に入力されるか、音声等の符号化データと多重された
ものが外部入力１１３として入力され、ＣＰＵ１０２内
部で画像の符号化データに分離されたものである。動画
像通信を行っている時は最も処理負荷がかかる動画像の
符号化データの復号処理と、復号された動画像データと
グラフィックス・データの合成処理が必要となるため、
制御装置１１０は画像処理部１０４を含む領域Ｂに供給
電源ＶｄｄＢ１２７とクロックＣｌｋＢ１３１の供給を
行うように電圧調整装置１１１と電源遮断機構１２２お
よびクロック生成装置１１２とクロック遮断機構１２３
を制御するとともに、ＣＰＵ１０２から出力されてきた
データが画像処理部１０４へ渡るように迂回部１０５内
の切替器１０８と、画像処理部１０４での処理結果を出
力するように迂回部１０５内の選択器１０９を制御す
る。画像処理ＬＳＩ１０１では、ＣＰＵ１０２からのデ
ータ１１４であるグラフィックス・データと符号化デー
タが制御装置１１０の制御により、迂回部１０５の切替
器１０８によって画像処理部１０４に渡される。グラフ
ィックス・データと符号化データを受け取った画像処理
部１０４では、符号化データの復号処理が行われる。復
号後、復号された動画像のデータとグラフィックス・デ
ータの合成処理が行われる。合成処理が終了し表示画像
データが作成された後、画像処理部１０４は表示画像デ
ータを迂回部１０５に出力する。受け取った表示画像デ
ータ１１６を迂回部１０５は選択器１０９で選択して出
力することで、画像処理ＬＳＩ１０１から表示デバイス
１０３へ表示画像データ１１８として出力する。表示デ
バイス１０３が受け取った表示画像データを表示するこ
とで処理が終了する。
フィックス・データとＭＰＥＧ−４符号化方式により符
号化された動画像の符号化データをＣＰＵ１０２におい
て作成する。ＣＰＵ１０２は作成したグラフィックス・
データと動画像の符号化データを画像処理ＬＳＩ１０１
へのデータ１１４として出力する。画像処理ＬＳＩ１０
１へ出力されるグラフィックス・データは、外部入力１
１３としてＣＰＵ１０２に入力されるか、もしくは外部
入力１１３から入力される情報に応じてＣＰＵ１０２内
で生成される。また、画像処理ＬＳＩ１０１へ出力され
る動画像のデータであるＭＰＥＧ−４符号化データは、
外部入力１１３として画像の符号化データがＣＰＵ１０
２に入力されるか、音声等の符号化データと多重された
ものが外部入力１１３として入力され、ＣＰＵ１０２内
部で画像の符号化データに分離されたものである。動画
像通信を行っている時は最も処理負荷がかかる動画像の
符号化データの復号処理と、復号された動画像データと
グラフィックス・データの合成処理が必要となるため、
制御装置１１０は画像処理部１０４を含む領域Ｂに供給
電源ＶｄｄＢ１２７とクロックＣｌｋＢ１３１の供給を
行うように電圧調整装置１１１と電源遮断機構１２２お
よびクロック生成装置１１２とクロック遮断機構１２３
を制御するとともに、ＣＰＵ１０２から出力されてきた
データが画像処理部１０４へ渡るように迂回部１０５内
の切替器１０８と、画像処理部１０４での処理結果を出
力するように迂回部１０５内の選択器１０９を制御す
る。画像処理ＬＳＩ１０１では、ＣＰＵ１０２からのデ
ータ１１４であるグラフィックス・データと符号化デー
タが制御装置１１０の制御により、迂回部１０５の切替
器１０８によって画像処理部１０４に渡される。グラフ
ィックス・データと符号化データを受け取った画像処理
部１０４では、符号化データの復号処理が行われる。復
号後、復号された動画像のデータとグラフィックス・デ
ータの合成処理が行われる。合成処理が終了し表示画像
データが作成された後、画像処理部１０４は表示画像デ
ータを迂回部１０５に出力する。受け取った表示画像デ
ータ１１６を迂回部１０５は選択器１０９で選択して出
力することで、画像処理ＬＳＩ１０１から表示デバイス
１０３へ表示画像データ１１８として出力する。表示デ
バイス１０３が受け取った表示画像データを表示するこ
とで処理が終了する。
【００２７】次に、ＣＰＵ１０２から出力されたグラフ
ィックス・データのみを表示デバイス１０３に表示する
際の動作について説明する。
ィックス・データのみを表示デバイス１０３に表示する
際の動作について説明する。
【００２８】まず、表示デバイス１０３に表示するグラ
フィックス・データをＣＰＵ１０２において作成する。
ＣＰＵ１０２は作成したグラフィックス・データを画像
処理ＬＳＩ１０１へ出力する。このときのＣＰＵ１０２
から画像処理ＬＳＩ１０１へのデータ１１４は、画像デ
ータとしてはグラフィックス・データのみである。グラ
フィックス・データのみであるかどうかは、ＣＰＵ１０
２から制御装置１１０へ通知される。メニュー表示や時
刻表示のようにグラフィックス・データのみを表示する
時は、動画像の復号処理と、動画像データとグラフィッ
クス・データの合成処理が不要なため、制御装置１１０
は画像処理部１０４を含む領域Ｂ１０７への供給電源Ｖ
ｄｄＢ１２７またはクロックＣｌｋＢ１３１の供給を停
止するように電圧調整装置１１１と電源遮断機構１２２
およびクロック生成装置１１２とクロック遮断機構１２
３を制御するとともに、ＣＰＵ１０２から出力されてき
たデータを迂回部１０５が直接表示デバイス１０３へ渡
すように切替器１０８と選択器１０９を制御する。クロ
ック生成装置１１２とクロック遮断機構１２３からなる
クロックＣｌｋＢ１３１の供給と停止は、ＬＳＩ内部に
ＰＬＬを搭載している場合、ＰＬＬも含めてクロックの
供給、停止を行う。画像処理ＬＳＩ１０１では、ＣＰＵ
１０２からのグラフィックス・データを制御装置１１０
の制御により、迂回部１０５の迂回経路１１７を介し直
接表示デバイス１０３へ表示画像データ１１８として出
力する。表示デバイス１０３が受け取った表示画像デー
タを表示することで処理が終了する。ここで、画像処理
ＬＳＩ１０１から表示デバイス１０３へ渡されるデータ
１１８は、図３の３１４に相当する。また、画像処理Ｌ
ＳＩ１０１内の迂回部１０５を含む領域Ａ１０６のみ動
作させるため、領域Ａ１０６に供給するクロックＣｌｋ
Ａ１３０は画像処理部１０４に影響されないため、クロ
ック周波数の低減を柔軟に行うことが可能である。クロ
ック周波数の低減により、より電力消費を削減すること
ができる。
フィックス・データをＣＰＵ１０２において作成する。
ＣＰＵ１０２は作成したグラフィックス・データを画像
処理ＬＳＩ１０１へ出力する。このときのＣＰＵ１０２
から画像処理ＬＳＩ１０１へのデータ１１４は、画像デ
ータとしてはグラフィックス・データのみである。グラ
フィックス・データのみであるかどうかは、ＣＰＵ１０
２から制御装置１１０へ通知される。メニュー表示や時
刻表示のようにグラフィックス・データのみを表示する
時は、動画像の復号処理と、動画像データとグラフィッ
クス・データの合成処理が不要なため、制御装置１１０
は画像処理部１０４を含む領域Ｂ１０７への供給電源Ｖ
ｄｄＢ１２７またはクロックＣｌｋＢ１３１の供給を停
止するように電圧調整装置１１１と電源遮断機構１２２
およびクロック生成装置１１２とクロック遮断機構１２
３を制御するとともに、ＣＰＵ１０２から出力されてき
たデータを迂回部１０５が直接表示デバイス１０３へ渡
すように切替器１０８と選択器１０９を制御する。クロ
ック生成装置１１２とクロック遮断機構１２３からなる
クロックＣｌｋＢ１３１の供給と停止は、ＬＳＩ内部に
ＰＬＬを搭載している場合、ＰＬＬも含めてクロックの
供給、停止を行う。画像処理ＬＳＩ１０１では、ＣＰＵ
１０２からのグラフィックス・データを制御装置１１０
の制御により、迂回部１０５の迂回経路１１７を介し直
接表示デバイス１０３へ表示画像データ１１８として出
力する。表示デバイス１０３が受け取った表示画像デー
タを表示することで処理が終了する。ここで、画像処理
ＬＳＩ１０１から表示デバイス１０３へ渡されるデータ
１１８は、図３の３１４に相当する。また、画像処理Ｌ
ＳＩ１０１内の迂回部１０５を含む領域Ａ１０６のみ動
作させるため、領域Ａ１０６に供給するクロックＣｌｋ
Ａ１３０は画像処理部１０４に影響されないため、クロ
ック周波数の低減を柔軟に行うことが可能である。クロ
ック周波数の低減により、より電力消費を削減すること
ができる。
【００２９】このように、本実施の形態１によるデータ
処理システムによれば、ＭＰＥＧ−４符号化データの復
号機能とその復号した動画像データとグラフィックス・
データの合成機能を有する画像処理部とともに、グラフ
ィックス・データが前記画像処理回路を迂回出来る迂回
部を１つのＬＳＩ上で実現したので、グラフィックス・
データのみを表示する時に迂回部を介して表示デバイス
へ出力することが可能となり、ＣＰＵから直接表示デバ
イスに出力しているのと同様の動作ができるとともに、
グラフィックスのみ表示する時に画像処理部への電源供
給またはクロックの供給を遮断することが可能であり、
このことは画像処理部における無駄なリーク電流を抑え
ることを可能としている。また、迂回部を１つのＬＳＩ
上で実現することで、システムとしての実装面積を小さ
くしている。
処理システムによれば、ＭＰＥＧ−４符号化データの復
号機能とその復号した動画像データとグラフィックス・
データの合成機能を有する画像処理部とともに、グラフ
ィックス・データが前記画像処理回路を迂回出来る迂回
部を１つのＬＳＩ上で実現したので、グラフィックス・
データのみを表示する時に迂回部を介して表示デバイス
へ出力することが可能となり、ＣＰＵから直接表示デバ
イスに出力しているのと同様の動作ができるとともに、
グラフィックスのみ表示する時に画像処理部への電源供
給またはクロックの供給を遮断することが可能であり、
このことは画像処理部における無駄なリーク電流を抑え
ることを可能としている。また、迂回部を１つのＬＳＩ
上で実現することで、システムとしての実装面積を小さ
くしている。
【００３０】なお、上記実施の形態１では、画像処理部
１０４と迂回部１０５を１つの集積回路として構成して
いる場合について示したが、１つの集積回路として構成
しなくてもよい。
１０４と迂回部１０５を１つの集積回路として構成して
いる場合について示したが、１つの集積回路として構成
しなくてもよい。
【００３１】なお、画像処理部１０４が動画像の復号処
理を行わない場合、電源供給またはクロック供給を遮断
することで停止させているが、電源とクロックの両方の
供給を遮断して停止するようにしてもよい。
理を行わない場合、電源供給またはクロック供給を遮断
することで停止させているが、電源とクロックの両方の
供給を遮断して停止するようにしてもよい。
【００３２】なお、上記実施の形態１では、画像処理Ｌ
ＳＩ１０１へデータを出力する前段のデータ処理部はＣ
ＰＵとしているが、データ記憶装置でも構わない。
ＳＩ１０１へデータを出力する前段のデータ処理部はＣ
ＰＵとしているが、データ記憶装置でも構わない。
【００３３】なお、上記実施の形態１では、画像処理Ｌ
ＳＩ１０１からのデータを受け取る後段のデータ処理部
は表示デバイスとしているが、データ記憶装置でも構わ
ない。
ＳＩ１０１からのデータを受け取る後段のデータ処理部
は表示デバイスとしているが、データ記憶装置でも構わ
ない。
【００３４】なお、画像処理部１０４の停止、迂回部１
０５の動作等を制御する制御装置１１０は、ＣＰＵ１０
２がシステム全体の制御を行っている場合には、ＣＰＵ
１０２の制御下で、制御装置１１０が画像処理部１０
４、迂回部１０５を制御することも含んでいる。
０５の動作等を制御する制御装置１１０は、ＣＰＵ１０
２がシステム全体の制御を行っている場合には、ＣＰＵ
１０２の制御下で、制御装置１１０が画像処理部１０
４、迂回部１０５を制御することも含んでいる。
【００３５】なお、ＣＰＵ、領域Ｂ、表示デバイスはデ
ータ及び処理の内容によって複数個備えてもよい。 （実施の形態２）図２は、本実施の形態２によるデータ
処理システムの構成を示すブロック図である。
ータ及び処理の内容によって複数個備えてもよい。 （実施の形態２）図２は、本実施の形態２によるデータ
処理システムの構成を示すブロック図である。
【００３６】図２において、２０１は画像処理ＬＳＩ
で、ＭＰＥＧ−４符号化方式により符号化された符号化
データを復号し、その復号された動画像とグラフィック
ス・データを合成する画像処理部１０４と、画像処理部
１０４を介さずにグラフィックス・データを表示する際
に使用するグラフィックス・データの迂回部１０５と、
画像処理部１０４を含む画像処理ＬＳＩ２０１内の領域
Ｂ１０７（図中の斜線部分）への供給電源ＶｄｄＢ１２
７とクロックＣｌｋＢ１３１との供給および迂回部１０
５の制御を行う制御部２１０と、制御部２１０からの制
御信号２２０によって電源遮断を行う電源遮断機構２２
０と、制御信号２２１によってクロックを遮断するため
のクロック遮断機構２２３とを有している。１０３は画
像処理ＬＳＩ２０１で生成された表示画像のデータを受
け取るとともに表示する液晶などの表示デバイス、１０
２は表示デバイス１０３に表示させるグラフィックス・
データを作成して画像処理ＬＳＩ２０１へ送信し、動画
像を表示デバイス１０３に表示する際には表示する動画
像の符号化データを動画像処理ＬＳＩ２０１へ送信する
汎用プロセッサ（ＣＰＵ）、１１１はシステム電源の電
源電圧１２４から画像処理ＬＳＩ２０１、ＣＰＵ１０
２、表示デバイス１０３に適切な電圧の電源を供給する
電圧調整装置、１１２は画像処理ＬＳＩ２０１、ＣＰＵ
１０２、表示デバイス１０３に適切なクロックを供給す
るクロック生成装置を示す。迂回部１０５は、ＣＰＵ１
０２からの出力１１４を直接表示デバイス１０３へ出力
するための迂回経路１１７と、ＣＰＵ１０２からの出力
１１４を画像処理部１０４への入力１１５として出力す
るか、迂回経路１１７へ出力するかの切替器１０８と、
画像処理部１０４での処理結果１１６と迂回経路１１７
の何れかを選択出力する選択器１０９から構成されてい
て、切替器１０８および選択器１０９は制御部２１０か
らの制御信号２１９によって制御され、そのときの迂回
部１０５の出力が画像処理ＬＳＩ２０１の出力１１８と
なる。ＣＰＵ１０２は電圧調整装置１１１から供給され
る供給電源１２５とクロック生成装置１１２から供給さ
れるクロック１２９によって動作し、表示デバイス１０
３は電圧調整装置１１１から供給される供給電源１２８
とクロック生成装置１１２から供給されるクロック１３
２によって動作している。画像処理ＬＳＩ２０１は、迂
回部１０５と制御部２１０を含む領域Ａ２０６と画像処
理部１０４を含む領域Ｂ１０７（図中の斜線部分）との
２つの領域に分かれており、迂回部１０５と制御部２１
０とを含む領域Ａ２０６は電圧調整装置１１１から供給
される供給電源ＶｄｄＡ１２６とクロック生成装置１１
２から供給されるクロックＣｌｋＡ１３０によって動作
し、画像処理部１０４を含む領域Ｂ１０７は電圧調整装
置１１１から供給される供給電源ＶｄｄＢ１２７とクロ
ック生成装置１１２から供給されるクロックＣｌｋＢ１
３１によって動作している。ここで、これらの供給電源
およびクロックは、画像処理ＬＳＩ２０１内の領域Ａ２
０６、領域Ｂ１０７の各ブロックに供給されている。
で、ＭＰＥＧ−４符号化方式により符号化された符号化
データを復号し、その復号された動画像とグラフィック
ス・データを合成する画像処理部１０４と、画像処理部
１０４を介さずにグラフィックス・データを表示する際
に使用するグラフィックス・データの迂回部１０５と、
画像処理部１０４を含む画像処理ＬＳＩ２０１内の領域
Ｂ１０７（図中の斜線部分）への供給電源ＶｄｄＢ１２
７とクロックＣｌｋＢ１３１との供給および迂回部１０
５の制御を行う制御部２１０と、制御部２１０からの制
御信号２２０によって電源遮断を行う電源遮断機構２２
０と、制御信号２２１によってクロックを遮断するため
のクロック遮断機構２２３とを有している。１０３は画
像処理ＬＳＩ２０１で生成された表示画像のデータを受
け取るとともに表示する液晶などの表示デバイス、１０
２は表示デバイス１０３に表示させるグラフィックス・
データを作成して画像処理ＬＳＩ２０１へ送信し、動画
像を表示デバイス１０３に表示する際には表示する動画
像の符号化データを動画像処理ＬＳＩ２０１へ送信する
汎用プロセッサ（ＣＰＵ）、１１１はシステム電源の電
源電圧１２４から画像処理ＬＳＩ２０１、ＣＰＵ１０
２、表示デバイス１０３に適切な電圧の電源を供給する
電圧調整装置、１１２は画像処理ＬＳＩ２０１、ＣＰＵ
１０２、表示デバイス１０３に適切なクロックを供給す
るクロック生成装置を示す。迂回部１０５は、ＣＰＵ１
０２からの出力１１４を直接表示デバイス１０３へ出力
するための迂回経路１１７と、ＣＰＵ１０２からの出力
１１４を画像処理部１０４への入力１１５として出力す
るか、迂回経路１１７へ出力するかの切替器１０８と、
画像処理部１０４での処理結果１１６と迂回経路１１７
の何れかを選択出力する選択器１０９から構成されてい
て、切替器１０８および選択器１０９は制御部２１０か
らの制御信号２１９によって制御され、そのときの迂回
部１０５の出力が画像処理ＬＳＩ２０１の出力１１８と
なる。ＣＰＵ１０２は電圧調整装置１１１から供給され
る供給電源１２５とクロック生成装置１１２から供給さ
れるクロック１２９によって動作し、表示デバイス１０
３は電圧調整装置１１１から供給される供給電源１２８
とクロック生成装置１１２から供給されるクロック１３
２によって動作している。画像処理ＬＳＩ２０１は、迂
回部１０５と制御部２１０を含む領域Ａ２０６と画像処
理部１０４を含む領域Ｂ１０７（図中の斜線部分）との
２つの領域に分かれており、迂回部１０５と制御部２１
０とを含む領域Ａ２０６は電圧調整装置１１１から供給
される供給電源ＶｄｄＡ１２６とクロック生成装置１１
２から供給されるクロックＣｌｋＡ１３０によって動作
し、画像処理部１０４を含む領域Ｂ１０７は電圧調整装
置１１１から供給される供給電源ＶｄｄＢ１２７とクロ
ック生成装置１１２から供給されるクロックＣｌｋＢ１
３１によって動作している。ここで、これらの供給電源
およびクロックは、画像処理ＬＳＩ２０１内の領域Ａ２
０６、領域Ｂ１０７の各ブロックに供給されている。
【００３７】この例の構成が、前述した第１の実施例と
異なる部分は、領域Ｂ１０７への供給電源およびクロッ
クの供給と迂回部１０５の制御を行う制御部が１つの集
積回路として構成されている点である。従って、それ以
外の部分については実施の形態１の例と同様なので、図
１と同じ符号を付すものとする。
異なる部分は、領域Ｂ１０７への供給電源およびクロッ
クの供給と迂回部１０５の制御を行う制御部が１つの集
積回路として構成されている点である。従って、それ以
外の部分については実施の形態１の例と同様なので、図
１と同じ符号を付すものとする。
【００３８】本データ処理システムの動作について説明
する。
する。
【００３９】先に、ＣＰＵ１０２から出力された動画像
データとグラフィックス・データを画像処理ＬＳＩ２０
１において合成して表示デバイス１０３に表示する際の
動作、すなわち動画像通信を行っているときの画像表示
について説明する。
データとグラフィックス・データを画像処理ＬＳＩ２０
１において合成して表示デバイス１０３に表示する際の
動作、すなわち動画像通信を行っているときの画像表示
について説明する。
【００４０】まず、表示デバイス１０３に表示するグラ
フィックス・データとＭＰＥＧ−４符号化方式により符
号化された動画像の符号化データをＣＰＵ１０２におい
て作成する。ＣＰＵ１０２は作成したグラフィックス・
データと動画像の符号化データを画像処理ＬＳＩ１０１
へのデータ１１４として出力する。画像処理ＬＳＩ１０
１へ出力されるグラフィックス・データは、外部入力１
１３としてＣＰＵ１０２に入力されるか、もしくは外部
入力１１３から入力される情報に応じてＣＰＵ１０２内
で生成される。また、画像処理ＬＳＩ１０１へ出力され
る動画像のデータであるＭＰＥＧ−４符号化データは、
外部入力１１３として画像の符号化データがＣＰＵ１０
２に入力されるか、音声等の符号化データと多重された
ものが外部入力１１３として入力され、ＣＰＵ１０２内
部で画像の符号化データに分離されたものである。動画
像通信を行っている時は最も処理負荷がかかる符号化デ
ータの復号処理と、復号された動画像データとグラフィ
ックス・データの合成処理が必要となるため、制御部２
１０は画像処理部１０４を含む領域Ｂ１０７に供給電源
ＶｄｄＢ１２７とクロックＣｌｋＢ１３１の供給を行う
ように電圧調整装置１１１と電源遮断機構２２２および
クロック生成装置１１２とクロック遮断機構２２３を制
御するとともに、ＣＰＵ１０２から出力されてきたデー
タが画像処理部１０４へ渡るように迂回部１０５内の切
替器１０８を、画像処理部１０４での処理結果を出力す
るように迂回部１０５内の選択器１０９を制御する。画
像処理ＬＳＩ２０１では、迂回部１０５にグラフィック
ス・データと符号化データが渡され、制御部２１０の制
御により、それらのデータが画像処理部１０４に渡され
る。グラフィックス・データと符号化データを受け取っ
た画像処理部１０４では、符号化データの復号処理が行
われる。復号後、復号された動画像のデータとグラフィ
ックス・データの合成処理が行われる。合成処理が終了
し表示画像データが作成された後、画像処理部１０４は
表示画像データを迂回部１０５に出力する。受け取った
表示画像データを迂回部１０５は選択器１０９で選択
し、画像処理ＬＳＩ２０１から表示デバイス１０３へ渡
される。表示デバイス１０３が受け取った表示画像デー
タを表示することで処理が終了する。
フィックス・データとＭＰＥＧ−４符号化方式により符
号化された動画像の符号化データをＣＰＵ１０２におい
て作成する。ＣＰＵ１０２は作成したグラフィックス・
データと動画像の符号化データを画像処理ＬＳＩ１０１
へのデータ１１４として出力する。画像処理ＬＳＩ１０
１へ出力されるグラフィックス・データは、外部入力１
１３としてＣＰＵ１０２に入力されるか、もしくは外部
入力１１３から入力される情報に応じてＣＰＵ１０２内
で生成される。また、画像処理ＬＳＩ１０１へ出力され
る動画像のデータであるＭＰＥＧ−４符号化データは、
外部入力１１３として画像の符号化データがＣＰＵ１０
２に入力されるか、音声等の符号化データと多重された
ものが外部入力１１３として入力され、ＣＰＵ１０２内
部で画像の符号化データに分離されたものである。動画
像通信を行っている時は最も処理負荷がかかる符号化デ
ータの復号処理と、復号された動画像データとグラフィ
ックス・データの合成処理が必要となるため、制御部２
１０は画像処理部１０４を含む領域Ｂ１０７に供給電源
ＶｄｄＢ１２７とクロックＣｌｋＢ１３１の供給を行う
ように電圧調整装置１１１と電源遮断機構２２２および
クロック生成装置１１２とクロック遮断機構２２３を制
御するとともに、ＣＰＵ１０２から出力されてきたデー
タが画像処理部１０４へ渡るように迂回部１０５内の切
替器１０８を、画像処理部１０４での処理結果を出力す
るように迂回部１０５内の選択器１０９を制御する。画
像処理ＬＳＩ２０１では、迂回部１０５にグラフィック
ス・データと符号化データが渡され、制御部２１０の制
御により、それらのデータが画像処理部１０４に渡され
る。グラフィックス・データと符号化データを受け取っ
た画像処理部１０４では、符号化データの復号処理が行
われる。復号後、復号された動画像のデータとグラフィ
ックス・データの合成処理が行われる。合成処理が終了
し表示画像データが作成された後、画像処理部１０４は
表示画像データを迂回部１０５に出力する。受け取った
表示画像データを迂回部１０５は選択器１０９で選択
し、画像処理ＬＳＩ２０１から表示デバイス１０３へ渡
される。表示デバイス１０３が受け取った表示画像デー
タを表示することで処理が終了する。
【００４１】次に、ＣＰＵ１０２から出力されたグラフ
ィックス・データのみを表示デバイス１０３に表示する
際の動作について説明する。
ィックス・データのみを表示デバイス１０３に表示する
際の動作について説明する。
【００４２】まず、表示デバイス１０３に表示するグラ
フィックス・データをＣＰＵ１０２において作成する。
この時は動画像の復号処理と、動画像データとグラフィ
ックス・データの合成処理が不要なため、制御部２１０
は画像処理部１０４を含む領域Ｂ１０７への供給電源Ｖ
ｄｄＢ１２７またはクロックＣｌｋＢ１３１の供給を停
止するように電圧調整装置１１１と電源遮断機構２２２
およびクロック生成装置１１２とクロック遮断機構２２
３を制御するとともに、ＣＰＵ１０２から出力されたデ
ータが迂回部１０５の迂回経路１１７を介して直接表示
デバイス１０３へ出力されるように切替器１０８と選択
器１０９を制御する。クロック生成装置１１２とクロッ
ク遮断機構２２３からなるクロックＣｌｋＢ１３１の供
給と停止は、ＬＳＩ内部にＰＬＬを搭載している場合、
ＰＬＬも含めてクロックの供給、停止を行う。ＣＰＵ１
０２は作成したグラフィックス・データを画像処理ＬＳ
Ｉ２０１へ出力する。このときのＣＰＵ１０２から画像
処理ＬＳＩ２０１へのデータ１１４は、画像データとし
てはグラフィックス・データのみである。画像処理ＬＳ
Ｉ２０１では、ＣＰＵ１０２からのグラフィックス・デ
ータを制御部２１０の制御により、迂回部１０５の迂回
経路１１７を介し直接表示デバイス１０３へ表示画像デ
ータ１１８として出力する。表示デバイス１０３が受け
取った表示画像データを表示することで処理が終了す
る。ここで、画像処理ＬＳＩ２０１から表示デバイス１
０３へ渡されるデータ１１８は、図３の３１４に相当す
る。また、画像処理ＬＳＩ２０１内の迂回部１０５を含
む領域Ａ２０６のみ動作させるため、領域Ａ２０６に供
給するクロックＣｌｋＡ１３０は画像処理部１０４に影
響されないため、クロック周波数の低減を柔軟に行うこ
とが可能である。
フィックス・データをＣＰＵ１０２において作成する。
この時は動画像の復号処理と、動画像データとグラフィ
ックス・データの合成処理が不要なため、制御部２１０
は画像処理部１０４を含む領域Ｂ１０７への供給電源Ｖ
ｄｄＢ１２７またはクロックＣｌｋＢ１３１の供給を停
止するように電圧調整装置１１１と電源遮断機構２２２
およびクロック生成装置１１２とクロック遮断機構２２
３を制御するとともに、ＣＰＵ１０２から出力されたデ
ータが迂回部１０５の迂回経路１１７を介して直接表示
デバイス１０３へ出力されるように切替器１０８と選択
器１０９を制御する。クロック生成装置１１２とクロッ
ク遮断機構２２３からなるクロックＣｌｋＢ１３１の供
給と停止は、ＬＳＩ内部にＰＬＬを搭載している場合、
ＰＬＬも含めてクロックの供給、停止を行う。ＣＰＵ１
０２は作成したグラフィックス・データを画像処理ＬＳ
Ｉ２０１へ出力する。このときのＣＰＵ１０２から画像
処理ＬＳＩ２０１へのデータ１１４は、画像データとし
てはグラフィックス・データのみである。画像処理ＬＳ
Ｉ２０１では、ＣＰＵ１０２からのグラフィックス・デ
ータを制御部２１０の制御により、迂回部１０５の迂回
経路１１７を介し直接表示デバイス１０３へ表示画像デ
ータ１１８として出力する。表示デバイス１０３が受け
取った表示画像データを表示することで処理が終了す
る。ここで、画像処理ＬＳＩ２０１から表示デバイス１
０３へ渡されるデータ１１８は、図３の３１４に相当す
る。また、画像処理ＬＳＩ２０１内の迂回部１０５を含
む領域Ａ２０６のみ動作させるため、領域Ａ２０６に供
給するクロックＣｌｋＡ１３０は画像処理部１０４に影
響されないため、クロック周波数の低減を柔軟に行うこ
とが可能である。
【００４３】このように、本実施の形態２によるデータ
処理システムによれば、ＭＰＥＧ−４符号化データの復
号機能とその復号した動画像データとグラフィックス・
データの合成機能を有する画像処理部とともに、グラフ
ィックス・データが前記画像処理回路を迂回出来る迂回
部とその制御部とを１つのＬＳＩ上で実現したので、グ
ラフィックス・データのみを表示する時に迂回部を介し
て表示デバイスへ出力することが可能となり、ＣＰＵか
ら直接表示デバイスに出力しているのと同様の動作がで
きるとともに、グラフィックスのみ表示する時に画像処
理部への電源供給またはクロックの供給を遮断すること
が可能であり、このことは画像処理部における無駄なリ
ーク電流を抑えることを可能としている。また、迂回部
と制御部を１つのＬＳＩ上で実現することで、システム
としての実装面積を実施の形態１よりもさらに小さくし
ている。
処理システムによれば、ＭＰＥＧ−４符号化データの復
号機能とその復号した動画像データとグラフィックス・
データの合成機能を有する画像処理部とともに、グラフ
ィックス・データが前記画像処理回路を迂回出来る迂回
部とその制御部とを１つのＬＳＩ上で実現したので、グ
ラフィックス・データのみを表示する時に迂回部を介し
て表示デバイスへ出力することが可能となり、ＣＰＵか
ら直接表示デバイスに出力しているのと同様の動作がで
きるとともに、グラフィックスのみ表示する時に画像処
理部への電源供給またはクロックの供給を遮断すること
が可能であり、このことは画像処理部における無駄なリ
ーク電流を抑えることを可能としている。また、迂回部
と制御部を１つのＬＳＩ上で実現することで、システム
としての実装面積を実施の形態１よりもさらに小さくし
ている。
【００４４】なお、画像処理部１０４が動画像の復号処
理を行わない場合、電源供給またはクロック供給を遮断
することで停止させているが、電源とクロックの両方の
供給を遮断して停止するようにしてもよい。
理を行わない場合、電源供給またはクロック供給を遮断
することで停止させているが、電源とクロックの両方の
供給を遮断して停止するようにしてもよい。
【００４５】なお、上記実施の形態２では、画像処理Ｌ
ＳＩ２０１へデータを出力する前段のデータ処理部はＣ
ＰＵとしているが、データ記憶装置でも構わない。
ＳＩ２０１へデータを出力する前段のデータ処理部はＣ
ＰＵとしているが、データ記憶装置でも構わない。
【００４６】なお、上記実施の形態２では、画像処理Ｌ
ＳＩ２０１からのデータを受け取る後段のデータ処理部
は表示デバイスとしているが、データ記憶装置でも構わ
ない。
ＳＩ２０１からのデータを受け取る後段のデータ処理部
は表示デバイスとしているが、データ記憶装置でも構わ
ない。
【００４７】なお、画像処理部１０４の停止、迂回部１
０５の動作等を制御する制御部２１０は、ＣＰＵ１０２
がシステム全体の制御を行っている場合には、ＣＰＵ１
０２の制御下で、制御部２１０が画像処理部１０４、迂
回部１０５を制御することも含んでいる。
０５の動作等を制御する制御部２１０は、ＣＰＵ１０２
がシステム全体の制御を行っている場合には、ＣＰＵ１
０２の制御下で、制御部２１０が画像処理部１０４、迂
回部１０５を制御することも含んでいる。
【００４８】なお、ＣＰＵ、領域Ｂ、表示デバイスはデ
ータ及び処理の内容によって複数個備えてもよい。
ータ及び処理の内容によって複数個備えてもよい。
【００４９】
【発明の効果】以上のように、本発明のデータ処理シス
テムによれば、前段のデータ処理部の出力を入力とする
該データ処理部において、所定の処理を実行して後段の
データ処理部へ出力する特定処理実行部と、特定処理実
行部を介せずに前段のデータ処理部の出力を後段のデー
タ処理部へ出力する迂回部とを有し、該データ処理部で
の所定の処理が必要ない場合、迂回部を経由して前段の
データ処理部の出力を後段のデータ処理部に出力すると
ともに、特定処理実行部へのクロックもしくは電源供
給、またはその両方とを遮断して停止させることで、該
データ処理部内における特定処理実行部のクロックライ
ンの充放電による不必要な電力消費、スタンバイ時のリ
ーク電流による電力消費といった無駄な電力消費を削減
することができる。このため、携帯端末のバッテリの持
続時間を改善する効果がある。
テムによれば、前段のデータ処理部の出力を入力とする
該データ処理部において、所定の処理を実行して後段の
データ処理部へ出力する特定処理実行部と、特定処理実
行部を介せずに前段のデータ処理部の出力を後段のデー
タ処理部へ出力する迂回部とを有し、該データ処理部で
の所定の処理が必要ない場合、迂回部を経由して前段の
データ処理部の出力を後段のデータ処理部に出力すると
ともに、特定処理実行部へのクロックもしくは電源供
給、またはその両方とを遮断して停止させることで、該
データ処理部内における特定処理実行部のクロックライ
ンの充放電による不必要な電力消費、スタンバイ時のリ
ーク電流による電力消費といった無駄な電力消費を削減
することができる。このため、携帯端末のバッテリの持
続時間を改善する効果がある。
【図１】本発明に係わる実施の形態１のデータ処理シス
テムの概略構成を示す図
テムの概略構成を示す図
【図２】本発明に係わる実施の形態２のデータ処理シス
テムの概略構成を示す図
テムの概略構成を示す図
【図３】従来のデータ処理システムでグラフィックス・
データのみを扱う場合の一例を示す図
データのみを扱う場合の一例を示す図
【図４】従来のデータ処理システムで動画像とグラフィ
ックス・データを扱う場合の一例を示す図
ックス・データを扱う場合の一例を示す図
１０１ 画像処理ＬＳＩ
１０２、３０２ ＣＰＵ
１０３、３０３ 表示デバイス
１０４、４０４ 画像処理部
１０５ 迂回部
１０６ 迂回部１０５を含む画像処理ＬＳＩ１０１内の
領域Ａ １０７ 画像処理部１０４を含む画像処理ＬＳＩ内の領
域Ｂ １０８ 迂回部１０５内の切替器 １０９ 迂回部１０５内の選択器 １１０ 制御装置 １１１、３１１ 電圧調整装置 １１２、３１２ クロック生成装置 １１３ ＣＰＵ１０２への外部入力 １１４、４１４ ＣＰＵ１０２からの出力 １１５ 画像処理部１０４への入力 １１６ 画像処理部１０４での処理結果 １１７ 迂回経路 １１８ 画像処理ＬＳＩ１０１の出力 １１９、２１９ 迂回部１０５制御信号 １２０、２２０ 電圧供給制御信号 １２１、２２１ クロック供給制御信号 １２２ 電源遮断機構 １２３ クロック遮断機構 １２４、３２４ 電源 １２５ ＣＰＵ１０２への供給電源 １２６ 画像処理ＬＳＩ内の迂回部１０５を含む領域Ａ
への供給電源 １２７ 画像処理ＬＳＩ内の画像処理部１０４を含む領
域Ｂへの供給電源 １２８ 表示デバイス１０３への供給電源 １２９ ＣＰＵ１０２への供給クロック １３０ 画像処理ＬＳＩ内の迂回部１０５を含む領域Ａ
への供給クロック １３１ 画像処理ＬＳＩ内の画像処理部１０４を含む領
域Ｂへの供給クロック １３２ 表示デバイス１０３への供給クロック ２０１ 内部に迂回部１０５、電源供給およびクロック
供給の制御を行う制御部を有する画像処理ＬＳＩ ２０６ 迂回部１０５とその制御部を含む画像処理ＬＳ
Ｉ２０１内の領域Ａ ２１０ 画像処理ＬＳＩ２０１内の制御部 ２２２ 画像処理ＬＳＩ２０１内の電源遮断機構 ２２３ 画像処理ＬＳＩ２０１内のクロック遮断機構 ３１３ ＣＰＵ３０２への外部入力 ３１４ ＣＰＵ３０２からの出力 ３２５ ＣＰＵ３０２への供給電源 ３２８ 表示デバイス３０３への供給電源 ３２９ ＣＰＵ３０２への供給クロック ３３２ 表示デバイス３０３への供給クロック ４０１ 従来の画像処理ＬＳＩ ４１８ 画像処理ＬＳＩ４０１の出力 ４２６ 画像処理ＬＳＩ４０１への供給電源 ４３０ 画像処理ＬＳＩ４０１への供給クロック
領域Ａ １０７ 画像処理部１０４を含む画像処理ＬＳＩ内の領
域Ｂ １０８ 迂回部１０５内の切替器 １０９ 迂回部１０５内の選択器 １１０ 制御装置 １１１、３１１ 電圧調整装置 １１２、３１２ クロック生成装置 １１３ ＣＰＵ１０２への外部入力 １１４、４１４ ＣＰＵ１０２からの出力 １１５ 画像処理部１０４への入力 １１６ 画像処理部１０４での処理結果 １１７ 迂回経路 １１８ 画像処理ＬＳＩ１０１の出力 １１９、２１９ 迂回部１０５制御信号 １２０、２２０ 電圧供給制御信号 １２１、２２１ クロック供給制御信号 １２２ 電源遮断機構 １２３ クロック遮断機構 １２４、３２４ 電源 １２５ ＣＰＵ１０２への供給電源 １２６ 画像処理ＬＳＩ内の迂回部１０５を含む領域Ａ
への供給電源 １２７ 画像処理ＬＳＩ内の画像処理部１０４を含む領
域Ｂへの供給電源 １２８ 表示デバイス１０３への供給電源 １２９ ＣＰＵ１０２への供給クロック １３０ 画像処理ＬＳＩ内の迂回部１０５を含む領域Ａ
への供給クロック １３１ 画像処理ＬＳＩ内の画像処理部１０４を含む領
域Ｂへの供給クロック １３２ 表示デバイス１０３への供給クロック ２０１ 内部に迂回部１０５、電源供給およびクロック
供給の制御を行う制御部を有する画像処理ＬＳＩ ２０６ 迂回部１０５とその制御部を含む画像処理ＬＳ
Ｉ２０１内の領域Ａ ２１０ 画像処理ＬＳＩ２０１内の制御部 ２２２ 画像処理ＬＳＩ２０１内の電源遮断機構 ２２３ 画像処理ＬＳＩ２０１内のクロック遮断機構 ３１３ ＣＰＵ３０２への外部入力 ３１４ ＣＰＵ３０２からの出力 ３２５ ＣＰＵ３０２への供給電源 ３２８ 表示デバイス３０３への供給電源 ３２９ ＣＰＵ３０２への供給クロック ３３２ 表示デバイス３０３への供給クロック ４０１ 従来の画像処理ＬＳＩ ４１８ 画像処理ＬＳＩ４０１の出力 ４２６ 画像処理ＬＳＩ４０１への供給電源 ４３０ 画像処理ＬＳＩ４０１への供給クロック
─────────────────────────────────────────────────────
フロントページの続き
(51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考）
Ｈ０４Ｎ 7/24 Ｈ０４Ｎ 7/13 Ｚ
(72)発明者 橋本 隆
大阪府門真市大字門真1006番地 松下電器
産業株式会社内
(72)発明者 大橋 政宏
大阪府門真市大字門真1006番地 松下電器
産業株式会社内
(72)発明者 冨田 裕人
大阪府門真市大字門真1006番地 松下電器
産業株式会社内
Ｆターム(参考） 5B019 CA07 HF02
5B079 AA04 BA12 BC01
5C059 KK49 MA00 PP04 PP19 PP20
RC34 SS10 UA06
5C064 AA01 AB04 AC13 AC17 AD02
AD08 AD14
5K027 AA11 BB17 FF01 GG00
Claims (9)
- 【請求項１】 前処理を行う少なくとも１つの第1のデ
ータ処理部と、前記第1のデータ処理部のうち少なくと
も１つの出力データを入力とし、該出力に対してデータ
処理を行い処理結果を出力する少なくとも１つの第２の
データ処理部と、前記第２のデータ処理部のうち少なく
とも１つの出力を入力とし、該出力に対し後処理を行う
少なくとも1つの第３のデータ処理部とで構成されるデ
ータ処理システムにおいて、前記第１、第２、第３のデ
ータ処理部を制御する制御部と、前記第１のデータ処理
部からの前記出力データを前記第２のデータ処理部を介
さずに前記第３のデータ処理部へデータを渡す迂回部と
を設け、前記第１のデータ処理部の出力データに対し
て、前記第２のデータ処理部で処理を行う必要がない場
合、前記制御部からの指示に従い、前記第１のデータ処
理部の出力データは、前記迂回部を介して前記第３のデ
ータ処理部へ転送されるとともに、前記第２のデータ処
理部を停止することを特徴とするデータ処理システム。 - 【請求項２】 請求項１記載のデータ処理システムにお
いて、前記第２のデータ処理部と、前記迂回部は１つの
集積回路内に構成されることを特徴とするデータ処理シ
ステム。 - 【請求項３】 請求項１記載のデータ処理システムにお
いて、前記第２のデータ処理部と、前記迂回部および前
記制御部とを１つの集積回路内に構成することを特徴と
するデータ処理システム。 - 【請求項４】 前記制御部は、前記第２のデータ処理部
へのクロック供給を止めることにより前記第２のデータ
処理部を停止することを特徴とする請求項１乃至３の何
れか１項記載のデータ処理システム。 - 【請求項５】 前記制御部は、前記第２のデータ処理部
への電源供給を止めることにより前記第２のデータ処理
部を停止することを特徴とする請求項１乃至３の何れか
１項記載のデータ処理システム。 - 【請求項６】 前記第２のデータ処理部の前段に位置す
る前記第１のデータ処理部は、プロセッサであることを
特徴とする請求項４および請求項５記載のデータ処理シ
ステム。 - 【請求項７】 前記第２のデータ処理部の前段に位置す
る前記第１のデータ処理部は、データ記憶装置であるこ
とを特徴とする請求項４および請求項５記載のデータ処
理システム。 - 【請求項８】 前記第２のデータ処理部の後段に位置す
る前記第３のデータ処理部は、表示デバイスであること
を特徴とする請求項４および請求項５記載のデータ処理
システム。 - 【請求項９】 前記第２のデータ処理部の後段に位置す
る前記第３のデータ処理部は、データ記憶装置であるこ
とを特徴とする請求項４および請求項５記載のデータ処
理システム。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002021440A JP2003223236A (ja) | 2002-01-30 | 2002-01-30 | データ処理システム |
| CN2005100704551A CN1684022B (zh) | 2002-01-30 | 2003-01-28 | 数据处理*** |
| CNB031035272A CN1239982C (zh) | 2002-01-30 | 2003-01-28 | 数据处理*** |
| US10/352,850 US7089431B2 (en) | 2002-01-30 | 2003-01-29 | Data processing system for reducing wasteful power consumption |
| HK03108417A HK1056239A1 (en) | 2002-01-30 | 2003-11-19 | Data processing system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002021440A JP2003223236A (ja) | 2002-01-30 | 2002-01-30 | データ処理システム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003223236A true JP2003223236A (ja) | 2003-08-08 |
Family
ID=27654392
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002021440A Pending JP2003223236A (ja) | 2002-01-30 | 2002-01-30 | データ処理システム |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US7089431B2 (ja) |
| JP (1) | JP2003223236A (ja) |
| CN (2) | CN1684022B (ja) |
| HK (1) | HK1056239A1 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006319771A (ja) * | 2005-05-13 | 2006-11-24 | Nippon Hoso Kyokai <Nhk> | 伝送制御信号受信機及びそれを用いた地上デジタルテレビジョン放送受信機 |
| JP2008289054A (ja) * | 2007-05-21 | 2008-11-27 | Panasonic Corp | データ処理装置 |
| JP2010016888A (ja) * | 2002-10-01 | 2010-01-21 | Seiko Epson Corp | 印刷装置、印刷方法、プログラムおよび印刷システム |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20050156930A1 (en) * | 2004-01-20 | 2005-07-21 | Matsushita Electric Industrial Co., Ltd. | Rendering device and rendering method |
| JP2006318139A (ja) | 2005-05-11 | 2006-11-24 | Matsushita Electric Ind Co Ltd | データ転送装置、データ転送方法およびプログラム |
| KR100711263B1 (ko) * | 2005-09-24 | 2007-04-25 | 삼성전자주식회사 | 화상형성장치 및 그 제어방법 |
| US7773236B2 (en) * | 2006-06-01 | 2010-08-10 | Toshiba Tec Kabushiki Kaisha | Image forming processing circuit and image forming apparatus |
| CN101388985B (zh) * | 2007-09-13 | 2011-04-20 | 深圳Tcl新技术有限公司 | 提供多种节能模式的电子装置及方法 |
| CN101714021B (zh) * | 2008-10-08 | 2015-01-28 | 联想(北京)有限公司 | 混合式***的计算机 |
| US7873849B2 (en) * | 2009-09-02 | 2011-01-18 | Apple Inc. | Motion sensor data processing using various power management modes |
| WO2013136718A1 (ja) * | 2012-03-16 | 2013-09-19 | 日本電気株式会社 | 時系列データ処理装置、時系列データ処理方法及び時系列データ処理プログラム記憶媒体 |
| US9430023B2 (en) * | 2012-06-25 | 2016-08-30 | Lenovo (Singapore) Pte. Ltd. | Sleep state video interface of an information handling device |
| CN102857949B (zh) * | 2012-09-14 | 2018-11-20 | 中兴通讯股份有限公司 | 一种规划数据一致性保证的方法和装置 |
| JP6036835B2 (ja) * | 2012-09-18 | 2016-11-30 | 日本電気株式会社 | 時系列データ処理装置、時系列データ処理方法及び時系列データ処理プログラム |
| DE102017127075B4 (de) * | 2017-11-17 | 2019-06-06 | Ifm Electronic Gmbh | Kommunikationssystem der Automatisierungs- und Prozesstechnik sowie Y-Weicheneinheit für ein solches Kommunikationssystem |
| US11320880B2 (en) * | 2018-11-01 | 2022-05-03 | Hewlett-Packard Development Company, L.P. | Multifunction display port |
| TWM600051U (zh) * | 2020-04-15 | 2020-08-11 | 聯詠科技股份有限公司 | 影像裝置及其影像處理積體電路 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100188087B1 (ko) * | 1993-04-21 | 1999-06-01 | 김광호 | 휴대용 정보처리기기의 전원공급 제어장치 및 그의 구동방법 |
| US5874988A (en) * | 1996-07-08 | 1999-02-23 | Da Vinci Systems, Inc. | System and methods for automated color correction |
| US5943064A (en) * | 1997-11-15 | 1999-08-24 | Trident Microsystems, Inc. | Apparatus for processing multiple types of graphics data for display |
| JP4121653B2 (ja) * | 1999-01-21 | 2008-07-23 | 株式会社ソニー・コンピュータエンタテインメント | 消費電力低減方法、該方法を用いた携帯用電子機器及びエンタテインメントシステム |
| US6624816B1 (en) * | 1999-09-10 | 2003-09-23 | Intel Corporation | Method and apparatus for scalable image processing |
| US6501999B1 (en) * | 1999-12-22 | 2002-12-31 | Intel Corporation | Multi-processor mobile computer system having one processor integrated with a chipset |
| US6910139B2 (en) * | 2000-10-02 | 2005-06-21 | Fujitsu Limited | Software processing apparatus with a switching processing unit for displaying animation images in an environment operating base on type of power supply |
| JP3927367B2 (ja) * | 2001-01-16 | 2007-06-06 | 株式会社メガチップス | 画像処理用集積回路 |
-
2002
- 2002-01-30 JP JP2002021440A patent/JP2003223236A/ja active Pending
-
2003
- 2003-01-28 CN CN2005100704551A patent/CN1684022B/zh not_active Expired - Fee Related
- 2003-01-28 CN CNB031035272A patent/CN1239982C/zh not_active Expired - Fee Related
- 2003-01-29 US US10/352,850 patent/US7089431B2/en not_active Expired - Lifetime
- 2003-11-19 HK HK03108417A patent/HK1056239A1/xx not_active IP Right Cessation
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010016888A (ja) * | 2002-10-01 | 2010-01-21 | Seiko Epson Corp | 印刷装置、印刷方法、プログラムおよび印刷システム |
| JP2006319771A (ja) * | 2005-05-13 | 2006-11-24 | Nippon Hoso Kyokai <Nhk> | 伝送制御信号受信機及びそれを用いた地上デジタルテレビジョン放送受信機 |
| JP2008289054A (ja) * | 2007-05-21 | 2008-11-27 | Panasonic Corp | データ処理装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US7089431B2 (en) | 2006-08-08 |
| HK1056239A1 (en) | 2004-02-06 |
| CN1684022A (zh) | 2005-10-19 |
| CN1239982C (zh) | 2006-02-01 |
| CN1684022B (zh) | 2010-05-12 |
| US20030159077A1 (en) | 2003-08-21 |
| CN1435744A (zh) | 2003-08-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2003223236A (ja) | データ処理システム | |
| JP3623967B2 (ja) | 携帯用マルチメディア通信端末装置 | |
| US6845454B2 (en) | System and method for selecting between a high and low speed clock in response to a decoded power instruction | |
| US6741961B2 (en) | Low power audio processor that multiplexes component distribution signals | |
| TWI601092B (zh) | 降低用於３ｄ工作負載之功率的技術 | |
| US5745774A (en) | Integrated circuit having software controllable internal clock generator and switch connecting batteries in series or parallel for power conservation | |
| JP5792337B2 (ja) | グラフィクスのレンダリング中における電力消費の低減 | |
| JP2006318420A (ja) | 携帯情報機器用データ処理装置 | |
| JP2010011334A (ja) | 通信端末装置 | |
| JP2011141818A (ja) | グラフィックコントローラ、情報処理装置および省電力方法 | |
| JPH04290109A (ja) | 情報処理装置 | |
| JP3000965B2 (ja) | データ処理装置 | |
| JP2008148065A (ja) | 携帯電話、プログラムおよび情報記憶媒体 | |
| JP2001028564A (ja) | 携帯データ通信機器およびその電源制御方法 | |
| CN114579071B (zh) | 一种基于多个jpeg图层的叠加显示电路及其实现方法 | |
| KR100365863B1 (ko) | 이동통신단말기의 화상통신시 절전방법 | |
| JP2000039930A (ja) | 電子機器の低消費電力方式 | |
| JP2009017080A (ja) | 情報処理システム、映像送信サーバ、及び、端末 | |
| JP2005038186A (ja) | 情報処理装置 | |
| JPH0863253A (ja) | マイクロプロセッサ | |
| JP2005117676A (ja) | 通信端末装置 | |
| JPH06102986A (ja) | マイクロコンピュータ回路 | |
| KR100650898B1 (ko) | 선택적 영상 신호 처리 기능이 구비된 전자 단말기 및 그영상 신호 처리 방법 | |
| KR20060134654A (ko) | 다중 이미지 프로세서를 사용하는 디스플레이장치를 위한ｏｓｄ 구현장치 및 그 방법 | |
| JPH08279756A (ja) | ディジタルデータ処理回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050126 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20050704 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070510 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070619 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070820 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071023 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080401 |