JP2003213409A - 成膜方法および装置 - Google Patents
成膜方法および装置Info
- Publication number
- JP2003213409A JP2003213409A JP2002011490A JP2002011490A JP2003213409A JP 2003213409 A JP2003213409 A JP 2003213409A JP 2002011490 A JP2002011490 A JP 2002011490A JP 2002011490 A JP2002011490 A JP 2002011490A JP 2003213409 A JP2003213409 A JP 2003213409A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- target
- substrate
- signal
- substrate electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Physical Vapour Deposition (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】
【課題】 高いステップカバレッジ性と均一な膜厚分布
を両立させること。 【解決手段】 Ａｒガスを収納した真空容器１０内のタ
ーゲット電極１２と基板電極１４にターゲット用電源２
０と基板用電源２２からそれぞれパワー一定の交流電圧
を印加し、ターゲット電極１２と基板電極１４との間に
放電を起こさせ、この放電によりターゲット電極１２を
スパッタリングしてスパッタ粒子を基板電極１４に堆積
させて成膜するに際して、基板電極１４のバイアス電位
を検出し、各電源２０、２２から出力される交流信号の
位相差を位相調整器２４によりバイアス電位に応じて調
整し、放電によるインピーダンスを一定に制御する。
を両立させること。 【解決手段】 Ａｒガスを収納した真空容器１０内のタ
ーゲット電極１２と基板電極１４にターゲット用電源２
０と基板用電源２２からそれぞれパワー一定の交流電圧
を印加し、ターゲット電極１２と基板電極１４との間に
放電を起こさせ、この放電によりターゲット電極１２を
スパッタリングしてスパッタ粒子を基板電極１４に堆積
させて成膜するに際して、基板電極１４のバイアス電位
を検出し、各電源２０、２２から出力される交流信号の
位相差を位相調整器２４によりバイアス電位に応じて調
整し、放電によるインピーダンスを一定に制御する。
Description
【０００１】
【発明の属する技術分野】本発明は、成膜方法および装
置に係り、特に、ターゲット電極と基板電極に交流電圧
を印加して電極間に放電を形成し、この放電によりター
ゲット電極をスパッタリングしてスパッタ粒子を基板電
極に堆積させて成膜するに好適な成膜方法および装置に
関する。
置に係り、特に、ターゲット電極と基板電極に交流電圧
を印加して電極間に放電を形成し、この放電によりター
ゲット電極をスパッタリングしてスパッタ粒子を基板電
極に堆積させて成膜するに好適な成膜方法および装置に
関する。
【０００２】
【従来の技術】成膜装置として、従来のメッキ法に代わ
って、スパッタリング法を採用したスパッタ装置が知ら
れている。この種のスパッタ装置は、種々の材料を薄膜
化する手段の１つとして、各方面でそのニーズが高まっ
ている。
って、スパッタリング法を採用したスパッタ装置が知ら
れている。この種のスパッタ装置は、種々の材料を薄膜
化する手段の１つとして、各方面でそのニーズが高まっ
ている。
【０００３】スパッタ装置に採用されたスパッタリング
法の中でも、真空容器内に相対向して配置されたターゲ
ット電極と基板電極にそれぞれ交流電圧を印加する方式
のものはバイアススパッタ法として知られている。バイ
アススパッタ法により成膜する場合、プロセスに関する
設定可能なパラメータは、ターゲット電極に印加する交
流の出力、ターゲット電極に印加するバイアス電位、基
板電極に印加する交流の出力、基板側のバイアス電位お
よび各電極に印加する交流信号の位相差である。その中
で、一般的に設定されるパラメータの組合わせとして、
（１）ターゲット電極に印加する交流の出力と基板電極
に印加する交流の出力、（２）ターゲット電極に印加す
る交流の出力、基板側のバイアス電位および各電極に印
加する交流出力の位相差がある。特に、交流信号の位相
差を一定に保ちながら成膜する方法としては、例えば、
特開平３−１０７４５６号公報に開示されている。
法の中でも、真空容器内に相対向して配置されたターゲ
ット電極と基板電極にそれぞれ交流電圧を印加する方式
のものはバイアススパッタ法として知られている。バイ
アススパッタ法により成膜する場合、プロセスに関する
設定可能なパラメータは、ターゲット電極に印加する交
流の出力、ターゲット電極に印加するバイアス電位、基
板電極に印加する交流の出力、基板側のバイアス電位お
よび各電極に印加する交流信号の位相差である。その中
で、一般的に設定されるパラメータの組合わせとして、
（１）ターゲット電極に印加する交流の出力と基板電極
に印加する交流の出力、（２）ターゲット電極に印加す
る交流の出力、基板側のバイアス電位および各電極に印
加する交流出力の位相差がある。特に、交流信号の位相
差を一定に保ちながら成膜する方法としては、例えば、
特開平３−１０７４５６号公報に開示されている。
【０００４】
【発明が解決しようとする課題】上記従来技術において
は、薄膜材料の高機能化という観点に立って種々の成膜
方法を採用しているが、その機能の第１優先は膜厚の均
一性にある。次に、平坦化、すなわち高いステップカバ
レッジ性や膜応力、あるいは膜硬度といった機能をある
範囲以上に保つといったものである。
は、薄膜材料の高機能化という観点に立って種々の成膜
方法を採用しているが、その機能の第１優先は膜厚の均
一性にある。次に、平坦化、すなわち高いステップカバ
レッジ性や膜応力、あるいは膜硬度といった機能をある
範囲以上に保つといったものである。
【０００５】近年の傾向として、デバイスの形状によっ
ては、膜厚の均一性以上に膜厚の平坦化が求められてい
ることを考慮すると、膜厚の均一性を第１優先とした成
膜方法では、要求にあった成膜を行うことができない。
ては、膜厚の均一性以上に膜厚の平坦化が求められてい
ることを考慮すると、膜厚の均一性を第１優先とした成
膜方法では、要求にあった成膜を行うことができない。
【０００６】すなわち、単に、ターゲット電極と基板電
極に交流電圧を印加するだけでは、電極間に生成された
放電（プラズマ）のインピーダンスの変化には追従でき
ず、放電開始から放電終了まで間、エッチング量がどの
ようになっているかは不定である。
極に交流電圧を印加するだけでは、電極間に生成された
放電（プラズマ）のインピーダンスの変化には追従でき
ず、放電開始から放電終了まで間、エッチング量がどの
ようになっているかは不定である。
【０００７】また、ターゲット電極に印加する交流の出
力と基板側のバイアス電位を一定に保ちながら、各電極
に印加する交流出力の位相差を一定に制御する方法で
も、放電インピーダンスは時々刻々変化してしまい、ス
テップカバレッジ性の高い膜を形成することができな
い。
力と基板側のバイアス電位を一定に保ちながら、各電極
に印加する交流出力の位相差を一定に制御する方法で
も、放電インピーダンスは時々刻々変化してしまい、ス
テップカバレッジ性の高い膜を形成することができな
い。
【０００８】本発明の課題は、高いステップカバレッジ
性と均一な膜厚分布を両立させることができる成膜方法
および装置を提供することにある。
性と均一な膜厚分布を両立させることができる成膜方法
および装置を提供することにある。
【０００９】
【課題を解決するための手段】前記課題を解決するため
に、本発明は、プロセスガスを収納した真空容器内に相
対向して配置されたターゲット電極と基板電極にそれぞ
れ交流信号を印加して前記ターゲット電極と前記基板電
極との間に放電を形成し、形成された放電により前記タ
ーゲット電極をスパッタリングしてスパッタ粒子を前記
基板電極に堆積させて成膜するに際して、前記ターゲッ
ト電極に印加する交流信号と前記基板電極に印加する交
流信号の位相差を変化させながら成膜することを特徴と
する成膜方法を採用したものである。
に、本発明は、プロセスガスを収納した真空容器内に相
対向して配置されたターゲット電極と基板電極にそれぞ
れ交流信号を印加して前記ターゲット電極と前記基板電
極との間に放電を形成し、形成された放電により前記タ
ーゲット電極をスパッタリングしてスパッタ粒子を前記
基板電極に堆積させて成膜するに際して、前記ターゲッ
ト電極に印加する交流信号と前記基板電極に印加する交
流信号の位相差を変化させながら成膜することを特徴と
する成膜方法を採用したものである。
【００１０】前記成膜方法を採用するに際しては、位相
差を一定に制御しながら成膜したり、あるいは、放電に
よるインピーダンスが一定になるように、ターゲット電
極に印加する交流信号と基板電極に印加する交流信号の
位相差を変化させながら成膜することもできる。
差を一定に制御しながら成膜したり、あるいは、放電に
よるインピーダンスが一定になるように、ターゲット電
極に印加する交流信号と基板電極に印加する交流信号の
位相差を変化させながら成膜することもできる。
【００１１】前記各成膜方法を採用するに際しては、以
下の要素を付加することができる。
下の要素を付加することができる。
【００１２】（１）前記ターゲット電極に印加する交流
信号の電力と前記基板電極に印加する交流信号の電力を
それぞれ一定に保った状態で成膜する。
信号の電力と前記基板電極に印加する交流信号の電力を
それぞれ一定に保った状態で成膜する。
【００１３】また、本発明は、プロセスガスを収納する
真空容器と、前記真空容器内に収納されたターゲット電
極と、前記ターゲット電極と相対向して前記真空容器内
に収納された基板電極と、前記ターゲット電極に交流信
号を印加するターゲット用電源と、前記基板電極に交流
信号を印加する基板用電源と、前記ターゲット用電源の
出力による交流信号と前記基板用電源の出力による交流
信号との位相差を調整する位相調整器とを備え、前記交
流信号の印加により前記ターゲット電極と前記基板電極
との間に形成された放電に従って前記ターゲット電極を
スパッタリングしてスパッタ粒子を前記基板電極に堆積
させて成膜してなる成膜装置を構成したものである。
真空容器と、前記真空容器内に収納されたターゲット電
極と、前記ターゲット電極と相対向して前記真空容器内
に収納された基板電極と、前記ターゲット電極に交流信
号を印加するターゲット用電源と、前記基板電極に交流
信号を印加する基板用電源と、前記ターゲット用電源の
出力による交流信号と前記基板用電源の出力による交流
信号との位相差を調整する位相調整器とを備え、前記交
流信号の印加により前記ターゲット電極と前記基板電極
との間に形成された放電に従って前記ターゲット電極を
スパッタリングしてスパッタ粒子を前記基板電極に堆積
させて成膜してなる成膜装置を構成したものである。
【００１４】前記成膜装置を構成するに際しては、以下
の要素を付加することができる。 （１）前記ターゲット用電源と前記基板用電源はそれぞ
れ交流信号の出力電力を一定に保持してなる。 （２）前記位相調整器は、各電源の出力による交流信号
の位相差を一定に保つように調整してなる。
の要素を付加することができる。 （１）前記ターゲット用電源と前記基板用電源はそれぞ
れ交流信号の出力電力を一定に保持してなる。 （２）前記位相調整器は、各電源の出力による交流信号
の位相差を一定に保つように調整してなる。
【００１５】前記した手段によれば、ターゲット電極に
印加する交流信号と基板電極に印加する交流信号の位相
差を変化させながら成膜すると、放電開始から放電終了
まで間に基板電極に流れる電流の量が一定になり、基板
電極から見た放電インピーダンスを一定に保つことがで
きる。すなわち、放電（プラズマ）によるインピーダン
スが一定になるように、各電極に印加する交流信号の位
相差を変化させることで、基板電極に飛び込むイオンの
エネルギーや量を制御することができ、効率良く一定の
エッチング量を確保することができる。特に、基板電極
上のパターンの段差角部でのエッチングが常に一定して
行われるため、高いステップカバレッジ性を得ることが
可能になる。また位相差を一定にすることで、各電極に
印加する電源出力で生成されるプラズマの干渉を一定に
保ち、膜厚の均一性を確保することができる。
印加する交流信号と基板電極に印加する交流信号の位相
差を変化させながら成膜すると、放電開始から放電終了
まで間に基板電極に流れる電流の量が一定になり、基板
電極から見た放電インピーダンスを一定に保つことがで
きる。すなわち、放電（プラズマ）によるインピーダン
スが一定になるように、各電極に印加する交流信号の位
相差を変化させることで、基板電極に飛び込むイオンの
エネルギーや量を制御することができ、効率良く一定の
エッチング量を確保することができる。特に、基板電極
上のパターンの段差角部でのエッチングが常に一定して
行われるため、高いステップカバレッジ性を得ることが
可能になる。また位相差を一定にすることで、各電極に
印加する電源出力で生成されるプラズマの干渉を一定に
保ち、膜厚の均一性を確保することができる。
【００１６】
【発明の実施の形態】以下、本発明の一実施形態を図面
に基づいて説明する。図１は、本発明の一実施形態を示
すスパッタ装置のブロック構成図である。図１におい
て、成膜装置として、バイアススパッタ法を採用したス
パッタ装置は、真空容器１０、ターゲット電極１２、基
板電極１４、整合装置１６、１８、ターゲット用電源２
０、基板用電源２２、位相調整器２４、発振器２６を備
えて構成されている。
に基づいて説明する。図１は、本発明の一実施形態を示
すスパッタ装置のブロック構成図である。図１におい
て、成膜装置として、バイアススパッタ法を採用したス
パッタ装置は、真空容器１０、ターゲット電極１２、基
板電極１４、整合装置１６、１８、ターゲット用電源２
０、基板用電源２２、位相調整器２４、発振器２６を備
えて構成されている。
【００１７】真空容器１０には、ガス導入口（図示省
略）からプロセスガスとしてＡｒガスが導入されてお
り、真空容器１０内は設定されたガス圧に保たれてい
る。また、この真空容器１０内にはターゲット電極１２
と基板電極１４とが相対向して配置されており、ターゲ
ット電極１２は整合装置１６を介してターゲット用電源
２０に接続され、基板用電源１４は整合装置１８を介し
て基板用電源２２に接続されている。すなわち、各電源
２０、２２は、負荷のインピーダンスと整合を取るため
の整合装置１６、１８を介してターゲット電極１２また
は基板電極１４に接続されている。
略）からプロセスガスとしてＡｒガスが導入されてお
り、真空容器１０内は設定されたガス圧に保たれてい
る。また、この真空容器１０内にはターゲット電極１２
と基板電極１４とが相対向して配置されており、ターゲ
ット電極１２は整合装置１６を介してターゲット用電源
２０に接続され、基板用電源１４は整合装置１８を介し
て基板用電源２２に接続されている。すなわち、各電源
２０、２２は、負荷のインピーダンスと整合を取るため
の整合装置１６、１８を介してターゲット電極１２また
は基板電極１４に接続されている。
【００１８】ターゲット用電源２０は、位相調整器２４
から低周波または高周波の交流信号を入力し、入力した
信号を増幅するとともに、ターゲット電極１２の出力お
よびバイアス電位に関するフィードバック信号ｆ１を入
力し、フィードバック信号ｆ１をモニタしながら出力電
力を一定に保った交流信号を、整合装置１６を介してタ
ーゲット電極１２に印加するように構成されている。
から低周波または高周波の交流信号を入力し、入力した
信号を増幅するとともに、ターゲット電極１２の出力お
よびバイアス電位に関するフィードバック信号ｆ１を入
力し、フィードバック信号ｆ１をモニタしながら出力電
力を一定に保った交流信号を、整合装置１６を介してタ
ーゲット電極１２に印加するように構成されている。
【００１９】一方、基板用電源２２は、位相調整器２４
から低周波または高周波の交流信号を入力し、入力した
信号を増幅するとともに、基板電極１４の出力およびバ
イアス電位に関するフィードバック信号ｆ２を入力し、
フィードバック信号ｆ２をモニタしながら、出力電力を
一定に保った状態で交流信号を、整合装置１８を介して
基板電極１４に印加するように構成されている。
から低周波または高周波の交流信号を入力し、入力した
信号を増幅するとともに、基板電極１４の出力およびバ
イアス電位に関するフィードバック信号ｆ２を入力し、
フィードバック信号ｆ２をモニタしながら、出力電力を
一定に保った状態で交流信号を、整合装置１８を介して
基板電極１４に印加するように構成されている。
【００２０】位相調整器２４は、発振器２６から低周波
または高周波の交流信号を入力し、入力した交流信号か
ら位相φ１の交流信号を生成し、生成した交流信号をタ
ーゲット用電源２０に出力し、さらに入力した交流信号
から位相φ２の交流信号を生成し、生成した交流信号を
基板用電源２２に出力するようになっている。また、位
相調整器２４には、ターゲット電極１２に印加される交
流信号の位相を監視するために、ターゲット電極１２に
印加された交流信号がフィードバック信号ｆ３として入
力されているとともに、基板電極１４に印加される交流
信号の位相を監視するために、基板電極１４に印加され
た交流信号がフィードバック信号ｆ４として入力されて
いる。
または高周波の交流信号を入力し、入力した交流信号か
ら位相φ１の交流信号を生成し、生成した交流信号をタ
ーゲット用電源２０に出力し、さらに入力した交流信号
から位相φ２の交流信号を生成し、生成した交流信号を
基板用電源２２に出力するようになっている。また、位
相調整器２４には、ターゲット電極１２に印加される交
流信号の位相を監視するために、ターゲット電極１２に
印加された交流信号がフィードバック信号ｆ３として入
力されているとともに、基板電極１４に印加される交流
信号の位相を監視するために、基板電極１４に印加され
た交流信号がフィードバック信号ｆ４として入力されて
いる。
【００２１】各種の信号が入力される位相調整器２４
は、フィードバック信号ｆ３、ｆ４をモニタしながら、
各電源２０、２２に出力する交流信号の位相差（φ１−
φ２）を調整するようになっている。この場合、位相調
整器２４は、ターゲット用電源２０に出力する交流信号
の位相φ１を一定にした状態で、基板用電源２２に出力
する交流信号の位相φ２を調整して両者の位相差を制御
するように構成されている。なお、高周波の交流信号と
しては、例えば、１３．５６ＭＨｚの信号を用いること
ができる。
は、フィードバック信号ｆ３、ｆ４をモニタしながら、
各電源２０、２２に出力する交流信号の位相差（φ１−
φ２）を調整するようになっている。この場合、位相調
整器２４は、ターゲット用電源２０に出力する交流信号
の位相φ１を一定にした状態で、基板用電源２２に出力
する交流信号の位相φ２を調整して両者の位相差を制御
するように構成されている。なお、高周波の交流信号と
しては、例えば、１３．５６ＭＨｚの信号を用いること
ができる。
【００２２】上記構成において、出力電力が一定に保た
れた交流電圧をターゲット電極１２と基板電極１４にそ
れぞれ印加すると、ターゲット電極１２と基板電極１４
との間に放電が起こり、Ａｒガスによるプラズマが生成
される。この放電あるいはプラズマによりターゲット電
極１２がスパッタリングされると、ターゲット電極１２
からスパッタ粒子が飛び出し、このスパッタ粒子が基板
電極１４上に堆積して成膜される。この場合、Ａｒ＋イ
オンよりも電子の速度が速いため、各電極に交流信号の
プラスの電圧が印加されたときには、プラスの電荷は電
子の付着により中和される。一方、各電極に交流信号の
マイナスの電圧が印加されたときには、各電極の電位は
マイナスに保たれ、全体として各電極には、マイナスの
バイアス電圧が印加されることになる。
れた交流電圧をターゲット電極１２と基板電極１４にそ
れぞれ印加すると、ターゲット電極１２と基板電極１４
との間に放電が起こり、Ａｒガスによるプラズマが生成
される。この放電あるいはプラズマによりターゲット電
極１２がスパッタリングされると、ターゲット電極１２
からスパッタ粒子が飛び出し、このスパッタ粒子が基板
電極１４上に堆積して成膜される。この場合、Ａｒ＋イ
オンよりも電子の速度が速いため、各電極に交流信号の
プラスの電圧が印加されたときには、プラスの電荷は電
子の付着により中和される。一方、各電極に交流信号の
マイナスの電圧が印加されたときには、各電極の電位は
マイナスに保たれ、全体として各電極には、マイナスの
バイアス電圧が印加されることになる。
【００２３】ここで、ターゲット電極１２に印加する交
流信号の出力（パワー）と基板電極１４のバイアス電圧
を一定にし、各電極に印加する交流信号の位相差を調整
したところ、図２の特性Ａ、Ｂで示すような結果が得ら
れた。図２における特性Ａは、各電極に印加する交流出
力の位相差を変えたときの、基板電極１４に印加する交
流の出力の変化を示している。特性Ｂは、各電極に印加
する交流出力の位相差を変えたときの、ターゲット電極
１２のバイアス電位の変化を示している。この場合、整
合装置１６により負荷のインピーダンスと線路のインピ
ーダンスを整合させて効率良くターゲット電極１２に交
流電圧を印加している。さらに基板電極１４に対して
は、基板電極１４のバイアス電位をモニタしながら、そ
の電位が一定になるように、電源２２の出力を調整して
いる。
流信号の出力（パワー）と基板電極１４のバイアス電圧
を一定にし、各電極に印加する交流信号の位相差を調整
したところ、図２の特性Ａ、Ｂで示すような結果が得ら
れた。図２における特性Ａは、各電極に印加する交流出
力の位相差を変えたときの、基板電極１４に印加する交
流の出力の変化を示している。特性Ｂは、各電極に印加
する交流出力の位相差を変えたときの、ターゲット電極
１２のバイアス電位の変化を示している。この場合、整
合装置１６により負荷のインピーダンスと線路のインピ
ーダンスを整合させて効率良くターゲット電極１２に交
流電圧を印加している。さらに基板電極１４に対して
は、基板電極１４のバイアス電位をモニタしながら、そ
の電位が一定になるように、電源２２の出力を調整して
いる。
【００２４】次に、各交流信号の位相差を一定に保つ位
相制御と、各交流信号の位相差を調整しながら且つ基板
電極１４に印加する交流信号の出力を一定に保つパワー
制御を行ったところ、図３に示すような結果が得られ
た。図３は、基板電極１４のバイアス電位とステップカ
バレッジとの関係を示す特性図であり、位相制御による
特性Ａとパワー制御による特性Ｂとも、ターゲット電極
１２に印加する交流の出力および基板電極１４のバイア
ス電位は一定に保たれた状態で測定したときの結果であ
る。
相制御と、各交流信号の位相差を調整しながら且つ基板
電極１４に印加する交流信号の出力を一定に保つパワー
制御を行ったところ、図３に示すような結果が得られ
た。図３は、基板電極１４のバイアス電位とステップカ
バレッジとの関係を示す特性図であり、位相制御による
特性Ａとパワー制御による特性Ｂとも、ターゲット電極
１２に印加する交流の出力および基板電極１４のバイア
ス電位は一定に保たれた状態で測定したときの結果であ
る。
【００２５】ここで、ステップカバレッジの定量的評価
は、図４に示す関係を考慮し、次の（１）式で行ってい
る。
は、図４に示す関係を考慮し、次の（１）式で行ってい
る。
【００２６】ｂ／ｃ×１００（％）……（１）
ｂ：段差部近傍の膜厚極小値
ｃ：段差部近傍から離れた領域の平均膜厚値
なお、段差部（基板電極１４上に形成されたパターンに
よる段差部）の高さａと前記ｂとの相対関係が代わる
と、同一のｂであっても、前記ｃの値が変わるため、ａ
／ｃは一定にしてある。
よる段差部）の高さａと前記ｂとの相対関係が代わる
と、同一のｂであっても、前記ｃの値が変わるため、ａ
／ｃは一定にしてある。
【００２７】図３の結果から、位相制御の場合、特性Ａ
で示すように、基板電極１４側のバイアス電位を上げて
いくと、約−２００Ｖ付近まではステップカバレッジが
上がっていることが確認できる。しかし、それ以上バイ
アス電位をかけ、例えば、−３００Ｖ程度のバイアス電
位になると、基板電極１４上のパターンのうち、特に、
段差部の角部に対するエッチング効果が強く現われて、
ステップカバレッジが減少していることが分かる。
で示すように、基板電極１４側のバイアス電位を上げて
いくと、約−２００Ｖ付近まではステップカバレッジが
上がっていることが確認できる。しかし、それ以上バイ
アス電位をかけ、例えば、−３００Ｖ程度のバイアス電
位になると、基板電極１４上のパターンのうち、特に、
段差部の角部に対するエッチング効果が強く現われて、
ステップカバレッジが減少していることが分かる。
【００２８】これに対して、パワー制御の場合には、特
性Ｂで示すように、基板電極１４のバイアス電位を約−
２２０Ｖ付近まで上げてもエッチング効果が現われず、
高いステップカバレッジ性を示していることが分かる。
性Ｂで示すように、基板電極１４のバイアス電位を約−
２２０Ｖ付近まで上げてもエッチング効果が現われず、
高いステップカバレッジ性を示していることが分かる。
【００２９】上記したように、本実施形態によれば、各
電極に印加する交流出力のパワーを一定に保った状態
で、各電極に印加する交流信号の位相差を基板電極１４
のバイアス電位に応じて調整し、すなわち放電によるイ
ンピーダンスが一定になるように位相差を調整するよう
にしているため、高いステップカバレッジ性と均一な膜
厚分布を両立させることができる。
電極に印加する交流出力のパワーを一定に保った状態
で、各電極に印加する交流信号の位相差を基板電極１４
のバイアス電位に応じて調整し、すなわち放電によるイ
ンピーダンスが一定になるように位相差を調整するよう
にしているため、高いステップカバレッジ性と均一な膜
厚分布を両立させることができる。
【００３０】また、最低の膜厚で段差部を成膜すること
ができるため、成膜時間を短縮することができる。
ができるため、成膜時間を短縮することができる。
【００３１】さらに、段差部近傍の領域に孔が形成させ
ることなく成膜することができるため、膜質の向上を図
ることができ、歩留まりの向上に寄与することができる
とともに、次工程での生産性の向上に寄与することがで
きる。
ることなく成膜することができるため、膜質の向上を図
ることができ、歩留まりの向上に寄与することができる
とともに、次工程での生産性の向上に寄与することがで
きる。
【００３２】
【発明の効果】以上説明したように、本発明によれば、
高いステップカバレッジ性と均一な膜厚分布を両立させ
るようにしたため、膜質の向上を図ることができるとと
もに、歩留まりの向上に寄与することができる。
高いステップカバレッジ性と均一な膜厚分布を両立させ
るようにしたため、膜質の向上を図ることができるとと
もに、歩留まりの向上に寄与することができる。
【図面の簡単な説明】
【図１】本発明の一実施形態を示すスパッタ装置のブロ
ック構成図である。
ック構成図である。
【図２】ターゲット電位、バイアスパワーと位相差との
関係を示す特性図である。
関係を示す特性図である。
【図３】位相制御とパワー制御におけるバイアス電位と
ステップカバレッジとの関係を示す特性図である。
ステップカバレッジとの関係を示す特性図である。
【図４】ステップカバレッジの定量的評価を説明するた
めの図である。
めの図である。
【符号の説明】
１０ 真空容器
１２ ターゲット電極
１４ 基板電極
１６、１８ 整合装置
２０ ターゲット用電源
２２ 基板用電極
２４ 位相調整器
２６ 発振器
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 亀井 光浩
茨城県日立市国分町一丁目１番１号 株式
会社日立ハイテクノロジーズ設計・製造統
括本部国分事業所内
(72)発明者 田中 健
茨城県日立市国分町一丁目１番１号 株式
会社日立ハイテクノロジーズ設計・製造統
括本部国分事業所内
Ｆターム(参考） 4K029 AA29 BD01 CA05 DC29 DC35
EA09
4M104 DD39
Claims (7)
- 【請求項１】 プロセスガスを収納した真空容器内に相
対向して配置されたターゲット電極と基板電極にそれぞ
れ交流信号を印加して前記ターゲット電極と前記基板電
極との間に放電を形成し、形成された放電により前記タ
ーゲット電極をスパッタリングしてスパッタ粒子を前記
基板電極に堆積させて成膜するに際して、前記ターゲッ
ト電極に印加する交流信号と前記基板電極に印加する交
流信号の位相差を変化させながら成膜することを特徴と
する成膜方法。 - 【請求項２】 プロセスガスを収納した真空容器内に相
対向して配置されたターゲット電極と基板電極にそれぞ
れ交流信号を印加して前記ターゲット電極と前記基板電
極との間に放電を形成し、形成された放電により前記タ
ーゲット電極をスパッタリングしてスパッタ粒子を前記
基板電極に堆積させて成膜するに際して、前記放電によ
るインピーダンスを一定に制御しながら成膜することを
特徴とする成膜方法。 - 【請求項３】 プロセスガスを収納した真空容器内に相
対向して配置されたターゲット電極と基板電極にそれぞ
れ交流信号を印加して前記ターゲット電極と前記基板電
極との間に放電を形成し、形成された放電により前記タ
ーゲット電極をスパッタリングしてスパッタ粒子を前記
基板電極に堆積させて成膜するに際して、前記放電によ
るインピーダンスが一定になるように、前記ターゲット
電極に印加する交流信号と前記基板電極に印加する交流
信号の位相差を変化させながら成膜することを特徴とす
る成膜方法。 - 【請求項４】 請求項１、２または３のうちいずれか１
項に記載の成膜方法において、前記ターゲット電極に印
加する交流信号の電力と前記基板電極に印加する交流信
号の電力をそれぞれ一定に保った状態で成膜することを
特徴とする成膜方法。 - 【請求項５】 プロセスガスを収納する真空容器と、前
記真空容器内に収納されたターゲット電極と、前記ター
ゲット電極と相対向して前記真空容器内に収納された基
板電極と、前記ターゲット電極に交流信号を印加するタ
ーゲット用電源と、前記基板電極に交流信号を印加する
基板用電源と、前記ターゲット用電源の出力による交流
信号と前記基板用電源の出力による交流信号との位相差
を調整する位相調整器とを備え、前記交流信号の印加に
より前記ターゲット電極と前記基板電極との間に形成さ
れた放電に従って前記ターゲット電極をスパッタリング
してスパッタ粒子を前記基板電極に堆積させて成膜して
なる成膜装置。 - 【請求項６】 請求項５に記載の成膜装置において、前
記位相調整器は、前記基板電極のバイアス電位に応じて
前記交流信号間の位相差を調整してなることを特徴とす
る成膜装置。 - 【請求項７】 請求項５または６に記載の成膜装置にお
いて、前記ターゲット用電源と前記基板用電源はそれぞ
れ交流信号の出力電力を一定に保持してなることを特徴
とする成膜装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002011490A JP2003213409A (ja) | 2002-01-21 | 2002-01-21 | 成膜方法および装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002011490A JP2003213409A (ja) | 2002-01-21 | 2002-01-21 | 成膜方法および装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003213409A true JP2003213409A (ja) | 2003-07-30 |
Family
ID=27648958
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002011490A Pending JP2003213409A (ja) | 2002-01-21 | 2002-01-21 | 成膜方法および装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003213409A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP7036999B1 (ja) * | 2021-07-16 | 2022-03-15 | 株式会社アルバック | 成膜方法及び成膜装置 |
| WO2023286289A1 (ja) * | 2021-07-16 | 2023-01-19 | 株式会社アルバック | 成膜方法及び成膜装置 |
-
2002
- 2002-01-21 JP JP2002011490A patent/JP2003213409A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP7036999B1 (ja) * | 2021-07-16 | 2022-03-15 | 株式会社アルバック | 成膜方法及び成膜装置 |
| WO2023286289A1 (ja) * | 2021-07-16 | 2023-01-19 | 株式会社アルバック | 成膜方法及び成膜装置 |
| KR20230117247A (ko) * | 2021-07-16 | 2023-08-07 | 가부시키가이샤 아루박 | 성막 방법 및 성막 장치 |
| CN116940705A (zh) * | 2021-07-16 | 2023-10-24 | 株式会社爱发科 | 成膜方法和成膜装置 |
| CN116940705B (zh) * | 2021-07-16 | 2024-03-08 | 株式会社爱发科 | 成膜方法和成膜装置 |
| KR102655337B1 (ko) * | 2021-07-16 | 2024-04-05 | 가부시키가이샤 아루박 | 성막 방법 및 성막 장치 |
| US11972932B2 (en) | 2021-07-16 | 2024-04-30 | Ulvac, Inc. | Deposition method and deposition apparatus |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6548748B2 (ja) | プラズマ処理方法およびプラズマ処理装置 | |
| KR100436950B1 (ko) | 저압 스퍼터링 방법 및 장치 | |
| TWI440731B (zh) | 應用高能脈衝磁管噴濺於三維晶圓封裝中的直通晶矽通孔金屬化 | |
| US20100252199A1 (en) | Multifrequency capacitively coupled plasma etch chamber | |
| US20050031796A1 (en) | Method and apparatus for controlling spatial distribution of RF power and plasma density | |
| JPH03107456A (ja) | 成膜装置 | |
| JP2007016314A (ja) | 変調電力信号を用いてイオン密度およびエネルギーを制御するためのシステムおよび方法 | |
| JP2007046152A (ja) | 電力信号を変調してスパッタリングを制御するためのシステムおよび方法 | |
| US20080237187A1 (en) | Method and apparatus for inducing dc voltage on wafer-facing electrode | |
| JP2020061546A (ja) | プラズマ処理装置及び制御方法 | |
| JP2000311890A (ja) | プラズマエッチング方法および装置 | |
| US20130256119A1 (en) | Method for applying power to target material, power supply for target material, and semiconductor processing apparatus | |
| KR100549901B1 (ko) | 플라즈마 처리 장치의 제어 방법 | |
| JP3559429B2 (ja) | プラズマ処理方法 | |
| JP2003234200A (ja) | プラズマインピーダンス調整デバイス | |
| US9994950B2 (en) | Method for depositing a piezoelectric film containing AIN, and a piezoelectric film containing AIN | |
| CN107452589A (zh) | 等离子体处理装置以及等离子体处理方法 | |
| US20040231972A1 (en) | Reactive sputtering of silicon nitride films by RF supported DC magnetron | |
| JP2003213409A (ja) | 成膜方法および装置 | |
| US20210320022A1 (en) | Apparatus and methods for manipulating power at an edge ring in a plasma processing device | |
| JP2000150478A (ja) | プラズマ発生方法及びプラズマ発生装置 | |
| JP2001015495A (ja) | プラズマ処理装置及びプラズマ処理方法 | |
| JP3574104B2 (ja) | プラズマ発生のためのマッチング回路を利用したプラズマ発生駆動装置 | |
| WO2022049677A1 (ja) | プラズマ処理装置及びプラズマ処理方法 | |
| JP2002343775A (ja) | エッチング装置 |