TWI440731B - 應用高能脈衝磁管噴濺於三維晶圓封裝中的直通晶矽通孔金屬化 - Google Patents

應用高能脈衝磁管噴濺於三維晶圓封裝中的直通晶矽通孔金屬化 Download PDF

Info

Publication number
TWI440731B
TWI440731B TW097141136A TW97141136A TWI440731B TW I440731 B TWI440731 B TW I440731B TW 097141136 A TW097141136 A TW 097141136A TW 97141136 A TW97141136 A TW 97141136A TW I440731 B TWI440731 B TW I440731B
Authority
TW
Taiwan
Prior art keywords
frequency signal
high frequency
semiconductor substrate
voltage
trench
Prior art date
Application number
TW097141136A
Other languages
English (en)
Other versions
TW200923116A (en
Inventor
Jurgen Weichart
Stanislav Kadlec
Original Assignee
Oc Oerlikon Balzers Ag
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oc Oerlikon Balzers Ag filed Critical Oc Oerlikon Balzers Ag
Publication of TW200923116A publication Critical patent/TW200923116A/zh
Application granted granted Critical
Publication of TWI440731B publication Critical patent/TWI440731B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/04—Coating on selected surface areas, e.g. using masks
    • C23C14/046—Coating cavities or hollow spaces, e.g. interior of tubes; Infiltration of porous substrates
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C23C14/3435—Applying energy to the substrate during sputtering
    • C23C14/345—Applying energy to the substrate during sputtering using substrate bias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32018—Glow discharge
    • H01J37/32027—DC powered
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32091—Radio frequency generated discharge the radio frequency energy being capacitively coupled to the plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/34—Gas-filled discharge tubes operating with cathodic sputtering
    • H01J37/3402—Gas-filled discharge tubes operating with cathodic sputtering using supplementary magnetic fields
    • H01J37/3405—Magnetron sputtering
    • H01J37/3408—Planar magnetron sputtering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/34—Gas-filled discharge tubes operating with cathodic sputtering
    • H01J37/3464—Operating strategies
    • H01J37/3467—Pulsed operation, e.g. HIPIMS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/2855—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by physical means, e.g. sputtering, evaporation

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Analytical Chemistry (AREA)
  • Metallurgy (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Organic Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

應用高能脈衝磁管噴濺於三維晶圓封裝中的直通晶矽通孔金屬化 [相關申請案交互參考]
本申請案主張2007年10月26日提出申請的美國臨時申請案第60/982,817號的優先權，於此併入該申請案之內容，以供參考。
本發明大體上關於一種改良的高能脈衝磁管噴濺方法與系統，且更明確地說，係關於一種包含同步傳送高頻訊號以產生最大自偏壓電壓的高能脈衝磁管噴濺方法與系統，該最大自偏壓電壓會在DC電壓脈衝期間與最大DC電流實質同時出現。
半導體晶片持續朝著提高晶片支援的電路效能同時降低該等晶片之整體實際尺寸來發展。實際的限制(例如，積體電路(IC)中的功耗以及在更小的尺寸上製造IC的製程技術)於最近助長了以垂直方式來堆疊複數個晶片用以增強效能，取代進一步提高橫向的裝置密度。舉例來說，目前的焊線技術會受限於可形成在半導體晶片上並且使用該技術被電連接在一起的橫向維度電路元件之間的緊密間隔。為允許進一步擴充此等裝置，該半導體晶片可能會被放大以容納該等額外電路元件，但這卻導致增大該半導體晶片的總尺寸而非縮小尺寸。
為了不要讓該半導體晶片在橫向維度中變大，取而代之的係，可以垂直的方式堆疊二或多個實質平面的半導體晶片或層(它們的平面會被配接在一起)，用以在該半導體晶片上提供用以支撐該等額外電路元件的必要面積。此種所謂的3D整合垂直堆疊半導體晶片可以運用在各種不同的應用(例如電腦記憶體、電光裝置、微電機(MEMS)裝置、感測器、above IC成像器、顯示器、以及其它技術)以達最大裝置密度。
該等垂直堆疊半導體晶片會被製作成包含用以在該等垂直堆疊半導體晶片之間建立電連接的直通晶矽通孔(TSV)，並且可能包含其它高深寬比結構。該等TSV係該等半導體晶片中的高深寬比孔洞，它們會被鍍上金屬或其它合宜導體用以電連接二或多層電路元件。傳統上，TSV係藉由在該半導體晶片之基板的頂表面中雷射鑽鑿或乾式蝕刻出穴孔而形成的，並且接著會在該等穴孔的內周圍鍍上一金屬或其它合宜導體。接著，會研磨該基板的底表面，直到該等穴孔內的金屬裸露在該要被堆疊的半導體晶片的底表面為止。
為最小化裸露在該半導體晶片底表面的每一個TSV的表面積並且利用可針對所希應用來管理的基板厚度，每一個TSV的深寬比通常至少為10:1，在未來可能為20:1甚至更高。此等高深寬比使其難以利用習知的沉積技術以一致的方式有效電鍍形成在該基板中的穴孔的內周圍。
據此，本技術中需要一種在半導體晶片的基板中形成TSV的方法與設備，用以垂直連接複數個半導體晶片。
根據其中一個態樣，本申請案涉及一種在包括實質垂直側壁且深寬比至少為10:1的溝槽的內表面上磁性強化噴濺導電材料的方法，該溝槽係形成在半導體基板中並且受到基座支撐。該方法包含：在至少部分由要被噴濺在該溝槽之內表面上的導電材料所形成的目標物的表面旁邊提供磁場；以及在複數個脈衝中於陽極與陰極之間施加DC電壓，其中，該陰極包含該目標物。高頻訊號會被施加至支撐該半導體基板的基座，用以在該半導體基板旁邊產生自偏壓電場。該高頻訊號會以多個脈衝被施加至該基座，該等脈衝的頻率落在從約1MHz至約70MHz範圍內(包含其中的任何子範圍)而時間持續長度會超越該陽極與該陰極之間的電壓脈衝的終止時間。於被施加在該陽極與該陰極之間的DC電壓的每一個脈衝期間，該方法進一步包含從該目標物將該導電材料噴濺在形成於該半導體基板中的溝槽的實質垂直側壁上。
根據另一個態樣，本申請案涉及一種製作堆疊排列的方法，該堆疊排列包含用以統合支撐積體電路的複數個半導體基板。該方法包含在第一半導體基板中形成溝槽，該溝槽包含位於該第一半導體基板之平面頂表面處的開口，並且包含維度被設計成用以讓該溝槽具有至少10:1的深寬比的實質垂直側壁。包含該溝槽的該第一半導體基板會在噴濺反應器內受到基座支撐，而導電材料會被噴濺在該溝槽的內側壁上。該噴濺係根據下面方法來進行，該方法包含：在至少部分由要被噴濺在該溝槽之內表面上的導電材料所形成的目標物的表面旁邊提供磁場；以及在複數個脈衝中於陽極與陰極之間施加DC電壓，其中，該陰極包含該目標物。高頻訊號會被施加至支撐該第一半導體基板的基座，用以在該第一半導體旁邊產生自偏壓電場。本發明內容並未廣泛論述本文所討論的系統及/或方法。其目的並非要確認此等系統及/或方法的關鍵/重要元件或限定它們的範疇。其唯一的目的係以簡化的形式提出某些概念作為後面提出的更詳細說明的前言。
本文中使用的術語僅係為方便起見而並非限制本發明。參考圖式便會完全瞭解本文中使用的相關文字，其中，相同的符號係表示相同或雷同的項目。另外，在圖式中，可能會以較簡略的形式來顯示特定的特點。
還要注意的係，「至少其中一者」一詞(如果本文中有用到的話)其後面跟著本文中複數個部件係指該等部件中其中一者或是該等部件中一者以上的組合。舉例來說，本申請案中「一第一器械與一第二器械中至少其中一者」的意義為：該第一器械、該第二器械、或是該第一器械與該第二器械。同樣地，本申請案中「一第一器械、一第二器械、以及一第三器械中至少其中一者」的意義為：該第一器械、該第二器械、該第三器械、該第一器械與該第二器械、該第一器械與該第三器械、該第二器械與該第三器械、或是該第一器械與該第二器械與該第三器械。
本申請案係關於一種用以在形成於半導體基板18中的溝槽16的實質垂直側壁14上從目標物12處磁性強化噴濺導電材料的噴濺設備10與方法。此噴濺設備10的解釋性排列如第1圖中所示，且其包含用以定義實質封閉腔室24的反應器外殼20，於該腔室24中會在該半導體基板18之上噴濺沉積該導電材料。舉例來說，由導電材料(例如金屬或金屬合金)製成的基座28會露出，並且視情況至少部分延伸至該腔室24之中，用以在該腔室24內的適當位置處支撐該半導體基板18以便進行噴濺沉積作業。
第1圖中所示的半導體基板18係實質平坦晶圓，其具有頂端平坦表面32和坐落在腔室24內的基座28上的底部平坦表面34。形成在該半導體基板18中的溝槽16可能在頂端平坦表面32處為開放並且被底部平坦表面34關閉，用以形成具有如第1圖中所示之大體為倒ㄇ字形剖面的溝槽16，其會沿著深度D的維度至少部分延伸至該半導體基板18之中。該等側壁14會在該半導體基板18的頂端平坦表面32與底部平坦表面34之間定義該溝槽16的內周圍。每一個側壁可能會相對溝槽16的寬度W延伸至該半導體基板18中的合宜深度D處，用以賦予該溝槽16至少10:1之一般通稱的深寬比。該溝槽16的其它實施例視情況可能具有至少20:1的深寬比。本文中的深寬比係表示成溝槽16的深度與溝槽16的寬度的比值。
包含複數個永久磁鐵37或其它合宜磁場38產生器的磁鐵裝配件36會被設置用以在該目標物12的裸露表面40旁邊產生磁場38，其至少部分係由要被噴濺沉積在該溝槽16之內表面(例如側壁14)上的導電材料所構成。由該磁鐵裝配件36所產生的磁場38會將電漿42約束在該目標物12的裸露表面40附近或是情況將電漿42約束在該裸露表面40上，該區稱為約束區。進一步言之，磁場38還會充當電子陷捕器，其會改變從目標物12處射出的二次電子的無偏壓軌道，用以最大化該約束區內的噴濺氣體被離子化的可能性。
噴濺氣體(其通常係惰性氣體，例如氬)係由氣體源48供應並且會經由質流控制器(mass flow controller)52被計量供給至腔室24之中，該質流控制器52在操作上會被連接至控制器58。該噴濺氣體會流經形成在外殼20中的入口埠54。腔室24中的壓力係由在操作上會被連接用以和腔室24進行流體交換的真空唧筒系統(未顯示)來保持。雖然腔室24具有約10-8 托爾(Torr)的標準氣壓(和完全自持噴濺無關的噴濺作業)，不過，腔室24壓力卻可能會保持在從約0.1毫托爾至約5毫托爾的範圍內，包含其中的任何子範圍。
電漿42係藉著讓氬氣或其它噴濺氣體流入腔室24之中並且藉由被電連接至該目標物12的DC電源供應器56跨越接地陽極57與負偏壓陰極選擇性建立DC電壓將其燃燒成電漿42而起始產生的，該陰極包含該目標物12。雖然需要使用較高的DC電壓來起始產生，不過，約-400至-700VDC 的目標DC電壓便可讓電漿42保持存在於該約束區內。即使來自DC電源供應器56的DC電壓結束，帶電粒子仍會殘留在腔室24中並且造成數十微秒的衰減DC電壓，從而在來自DC電源供應器56的DC電壓結束之後導致餘暉效應(afterglow effect)。控制器58還會在操作上被耦合至DC電源供應器56，用以控制DC電源供應器56的輸出，如本文所述。一旦起始產生電漿42之後，氬氣的供應便亦可從該電漿42被起始產生時的流速處下降，或視情況在源自控制器58的方向下完全中斷。
可變RF電源62，或其它合宜的交流電源，會被電連接至基座28，用以施加高頻訊號給基座28並且在噴濺作業期間於被支撐在基座28上的半導體基板18旁邊產生DC自偏壓電場。該DC自偏壓電場可用來在垂直晶圓24的方向中加速從目標物12射出的導電材料的離子，從而促成將導電材料噴濺在具有高深寬比(例如至少為10:1的深寬比，根據替代實施例則至少為20:1)的溝槽16的側壁14上。該DC自偏壓的自偏壓電壓可藉由改變可變RF電源供應器62所產生且被送至基座28的高頻訊號的功率而被選擇性地控制。對本文所討論的解釋性實施例來說，該高頻訊號的功率可被調整至落在約300瓦至約3,000瓦範圍內的任何數值，包含其中的任何子範圍。
和DC電源供應器56以及流動控制器58一樣，可變RF電源供應器62可由控制器58來控制，以符合要實行的所希噴濺製程的需求。對第1圖中所示的實施例來說，控制器58包含頻率調整器64，用以將來自該可變RF電源供應器62的高頻訊號的頻率調整至根據解釋性實施例落在約1MHz至約70MHz範圍內的任何頻率，包含其中的任何子範圍；在其它的解釋性實施例中，則落在約1MHz至約50MHz範圍內，包含其中的任何子範圍。又，根據其它解釋性實施例，該目標頻率可被調整至約13.56MHz，且對任何目標頻率來說，頻率調整器64均可將該高頻訊號的頻率調整至特殊噴濺應用的合宜公差內。舉例來說，頻率調整器64可將該高頻訊號的頻率調整至該目標頻率的±5%內或是任何其它合宜公差內。不過，為簡化與清楚起見，下文將使用落在約13.56MHz之目標頻率的±5%內的高頻訊號來說明該噴濺製程。
除了頻率之外，控制器58還可能會控制被施加至基座28的高頻訊號的脈衝的時間持續長度或工作週期。舉例來說，控制器58可將該高頻訊號的工作週期調整至大於(但是，視情況，其並不會遠大於)來自DC電源供應器56的DC電壓的脈衝的工作週期。根據其它實施例，控制器58可視情況保持供應該高頻訊號至基座28的時間長度至少和要被供應至目標物12的DC電壓的脈衝一樣長，並且僅在由DC電源供應器56跨越目標物12與陽極57所施加的DC電壓終止之後才會視情況中斷，或至少降低被施加至基座28的高頻訊號的功率，如下文更詳細說明。又，根據其它實施例，控制器58可能會在從DC電源供應器56處起始送出DC電壓脈衝之前先起始傳送該高頻訊號至基座28，在來自DC電源供應器56的DC電壓脈衝的時間持續長度中保持傳送該高頻訊號至基座28，且視情況會保持至該DC電壓脈衝終止之後，並且在來自DC電源供應器56的DC電壓脈衝終止之後中斷傳送該高頻訊號至基座28。
阻抗匹配網路66在操作上會被連接至且視情況會被整合至控制器58內。阻抗匹配網路66會調整可變RF電源供應器62的輸出阻抗，用約略匹配負載的輸入阻抗與可變RF電源供應器62供應給該高頻訊號的阻抗。依此方式來匹配阻抗會最大化功率傳輸並且最小化來自該負載的反射功率。阻抗匹配網路66視情況可能為變動或固定，並且可運作用以在DC脈衝期間和DC電源供應器56輸出最大DC電流約為相同的時間處建立該DC自偏壓電場的最大電壓，如下面的詳細說明。
參考第2圖中所示的脈衝循環的時序圖便可瞭解在內表面上(例如受到基座28支撐的半導體基板18中所形成的溝槽16的側壁14)磁性強化噴濺導電材料的方法的解釋性實施例。如上面討論，磁場38係被建立在目標物12的裸露表面40旁邊，同樣地，其至少部分係由要被噴濺在溝槽16的內表面上的導電材料所構成。磁場38可能係由永久磁鐵37所建立的永久磁場38，或是利用電磁鐵來選擇性建立，並且用以將出現在噴濺期間的電漿42約束在該約束區內。氬氣或是任何其它合宜噴濺氣體會經由控制器58操作的質流控制器52被引入腔室24之中，用以為要實施的特殊噴濺應用建立所希的壓力。
在區域A中，DC電源供應器56剛開始並不會跨越陽極57與目標物12來建立該DC電壓，而該高頻訊號剛開始並不會被傳送至基座28。跨越陽極57與目標物12沒有該DC電壓且未傳送該高頻訊號至基座28，在腔室24內便僅會有少許的電漿42(若有的話)，且任何此電漿42均係具有非常高阻抗的低密度電漿42。在從DC電源供應器56處跨越陽極57與目標物12建立DC電壓脈衝之前，會在時間t0 處開始從可變RF電源供應器62處傳送該高頻訊號至支撐該半導體基板18的基座28。第2圖中的波形HF所示的係來自可變RF電源供應器62的高頻訊號的功率。將該高頻訊號傳送至該基板會在該半導體基板18旁邊產生具有該自偏壓電壓的自偏壓電場。為說明該方法的解釋性實施例，該高頻訊號在被傳送至基座28時的頻率約為13.56MHz。
在t0 後面，會在t1 處(第2圖中橫座標的0秒處)跨越陽極57與目標物12施加來自DC電源供應器56的DC電壓脈衝，用以在腔室24內燃燒電漿42。第2圖中的波形VDC 所示的便係DC電源供應器56供應的DC電壓。時間t1 在第2圖標出該脈衝循環的週期A的終點並且為週期B的起點。
利用建立在時間t1 處來自DC電源供應器56的DC電壓脈衝，DC電源供應器56所供應的DC電流便會至少部分因為漸增電漿42密度的關係而從此時刻隨著時間逐漸增加，並且從而降低電漿42的阻抗，直到在標示週期B之終點的時間t2 處抵達其最大值為止。DC電琉的最大值可視情況抵達DC電源供應器56的電流產生能力值，此時的DC電流位準會如週期C中所示般地持平，而不會從時間t1 的初始數值處繼續增加。第2圖中的波形IDC 所示的係該遞增DC電流，而ZL 所示的係DC電源供應器56跨越施加該DC電壓脈衝的總負載的變動電漿42阻抗部分。該總負載的變動電漿42阻抗部分同樣會被可變RF電源供應器62所提供的高頻訊號看見並且會被供應該高頻訊號。
該DC電流大體上會與DC電源供應器56看見的遞減總負載阻抗(其會以腔室24內的電漿42密度為函數來改變)成反比遞增。可影響DC電源供應器56、可變RF電源供應器62、或兩者看見之阻抗的其它因素其包含，但未必受限於：DC電源供應器56與可變RF電源供應器62的輸出阻抗；用以將DC電源供應器56與可變RF電源供應器62電連接至它們個別負載的電連接器的阻抗；目標物12與腔室24維度；目標物12材料；以及腔室24中的壓力。
來自DC電源供應器56的DC電壓脈衝以及來自可變RF電源供應器62的高頻訊號兩者均會在第2圖的脈衝循環的整個週期C中被供應直到在時間t3 處來自DC電源供應器56的DC電壓停止跨越陽極57與目標物12被施加為止。另外，從時間t2 至時間t3 ，該DC電流與電漿42阻抗通常會分別在它們的最大值與最小值處保持不變。
在時間t1 與時間t3 之間所施加的DC電壓脈衝可能針對要實施的特殊噴濺而具有任何合宜的時間持續長度。雖然第2圖中顯示出約130微秒的時間持續長度，其它實施例則可能包含小於100微秒的DC電壓脈衝。視情況，其它實施例包含短於第2圖中讓該DC電流抵達其最大值所需要之介於時間t1 與t2 之間的時間週期的DC電壓脈衝時間持續長度，於此情況中，該DC電流與電漿42阻抗並不會在該DC電壓脈衝期間持平。另外，該等DC電壓脈衝可被反覆地施加在陽極57與目標物12之間，其工作週期落在約0.5%至約10%的範圍內，包含其中的任何與全部子範圍。
在時間t3 處，會中斷來自該DC電源的DC電壓脈衝，且因而該DC電流會從其最大值處逐漸下降並且接近在時間t1 處跨越陽極57與目標物12施加該DC電壓脈衝之前已存在的DC電流。不過，在時間t3 處，當該DC電源被中斷時，該高頻訊號仍會從可變RF電源供應器62處被傳送至基座28。因為在施加該DC電壓脈衝之前便開始將該高頻訊號傳送至基座28，所以，在該DC電壓脈衝的整個施加期間會繼續傳送，並且結束於該DC電壓脈衝被中斷之後，所以，該高頻訊號會被視為在跨越施加於陽極57與目標物12的DC電壓脈衝的整個時間持續長度中被實質同步傳送至基座28。換言之，該高頻訊號的傳送會與跨越陽極57與目標物12來施加該DC電壓脈衝完全重疊，該高頻訊號會在已經中斷施加該DC電壓脈衝之後繼續被傳送至基座28，且因此，該控制器58已經將該高頻訊號的傳送同步於該DC電壓脈衝的施加。
複數個DC電壓脈衝會被反覆施加在陽極57與目標物12之間，其工作週期落在約0.5%至約10%的範圍內，包含其中的任何與全部子範圍。對此等實施例來說，每一個DC電壓脈衝可能會完全重疊被傳送至基座28的高頻訊號的脈衝。因此，該高頻訊號會在工作週期落在約2%至約12%範圍的多個脈衝中被反覆地傳送至基座28，其足以在施加該DC電壓脈衝之前開始傳送該高頻訊號給基座28並且在移除該DC電壓脈衝之後中斷傳送該高頻訊號。舉例來說，倘若以5%的工作週期來施加複數個DC電壓脈衝的話，那麼，便可以約7%的工作週期來施加該高頻訊號。該等DC電壓脈衝跨越陽極57與目標物12被施加的時間週期可視情況中心同步於該高頻訊號被傳送至基座28的時間週期(也就是，每一個週期的中點出現在約略相同的時間處)。因此，該高頻訊號初次傳送與接續施加該DC電壓脈衝之間所經過的時間數額會與移除該DC電壓脈衝與接續終止傳送該高頻訊號至基座28之間所經過的時間數額約略相同。
如前面所提，餘暉效應會讓DC電流逐漸下降至下一個DC脈衝的起始值。在終止來自DC電源供應器56的DC電壓之後，帶電粒子會殘留在腔室24之中並且在其中造成數十微秒的衰減DC電壓，該衰減DC電壓和DC電源供應器56先前所供應的DC電壓無關。在時間t4 處，該DC電流與電漿42阻抗實質上會返回它們的初始未偏壓值並且大體上保持不變，直到在合宜的時間週期(其會相依於針對該特殊噴濺製程所選定的工作週期)之後接續施加該DC電壓脈衝為止。
為噴濺設備10提供的阻抗匹配網路66會在每一個該等複數個工作週期中匹配該可變RF電源供應器62所供應或「看見」的負載的變動阻抗。匹配該負載的變動阻抗(其會與上升及下降電漿42阻抗成正比改變)會讓最大自偏壓電壓與被施加在陽極57與目標物12之間的電壓脈衝中的最大DC電流約略同時出現。而為最小化不同脈衝循環的電漿42阻抗變化效應，控制器58的頻率調整器64可能會在必要時改變該高頻訊號的頻率，用以讓該可變RF電源供應器62在每一個脈衝循環中供應該高頻訊號給實質雷同的負載阻抗。
第3圖所示的係包含持續約60微秒之脈衝的脈衝循環期間不同DC脈衝功率位準的DC電流的範例。第4圖所示的係針對該等相同功率位準由可變RF電源供應器62在半導體基板18處所產生的自偏壓電場的自偏壓電壓的對應反應的解釋性範例。從第3圖中可以看見，每一條分離功率位準軌跡的最大DC電流出現在此特殊脈衝循環中施加該DC電壓之後的約60微秒處(也就是，橫座標中的6.0E-05)。同樣地，第4圖顯示出，每一條功率位準軌跡的最大自偏壓電壓同樣出現在該對象脈衝循環期間跨越陽極57與目標物12施加該DC電壓脈衝之後的約60微秒處(在合理的鄰近範圍內)。因此，該等個別功率位準的每一個脈衝循環的最大DC電流與最大自偏壓電壓實質上會同時出現。
因為被施加在陽極57與目標物12之間的DC電壓脈衝的關係，從目標物12處射出的導電材料的原子會被沉積在形成於半導體基板18中的溝槽16的實質垂直側壁14上，視情況還會沉積在半導體基板18的其它表面。就另一非必要步驟來說，舉例來說，為創造直通晶矽通孔，可能會藉由輾磨、研磨、或是其它合宜製程移除該半導體基板18之底部平坦表面34的至少一部分。移除該半導體基板18的底部表面的該部分會讓被噴濺沉積在該等垂直側壁14上的導電材料裸露至該半導體基板18的經修正底部平坦表面34處。
於該位置點處，該露出的導電材料可被電連接至印刷在該半導體基板18之頂端平坦表面32與底部平坦表面34兩者處或附近的電路組件，而該半導體基板18則會視情況與另一雷同的半導體基板18進行垂直組裝(也就是，配接平坦表面)。舉例來說，至少部分裸露在半導體基板18之底部平坦表面34處的導電材料可能會對齊一被設置在第二半導體基板18上的電端子，並且與其相連用以形成一堆疊排列。
實驗範例
本發明已經運用RF高頻訊號與低阻抗匹配網路66依照根據本發明實施例的高能脈衝磁管噴濺沉積方法與系統來實施沉積作業，用以在形成於矽(Si)半導體基板中的溝槽的裸露表面上沉積鉭(Ta)。該等深溝槽係藉由本技術中已知的深矽蝕刻製程(DSE)於該Si半導體基板中被蝕出，用以提供實質垂直的側壁以及約10:1的深寬比。高能脈衝磁管噴濺沉積的結果顯示在第5圖至7中，其顯示出大於25%的溝槽底部部分涵蓋率。如第6圖中所示之被沉積該溝槽頂端部分上之層的厚度約1060nm，而如第7圖中所示之被沉積該溝槽底部部分上之層的厚度約263nm。相較於在雷同處理條件下產生約15%甚至更小底部涵蓋率的習知沉積技術，根據本發明實施例的方法與系統會提供所希的改善效果。該高能脈衝磁管噴濺方法與設備的實驗範例的沉積速率約為1.5nm/s。
另外，由根據本方法之具有低工作週期的脈衝式高頻訊號所造成的前置離子化會促成可以承受具有低外加能量數額的穩定電漿，其能量小於在該短工作週期的長關閉時間期間未利用該具有低工作週期脈衝式高頻訊號所要承受的能量要求。藉此，對該基板進行反向噴濺便會促成沉積速率下降，並且最小化該基板的帶電作用與加熱作用。相較於習知的PVD，在3D封裝(本文中亦稱為堆疊)中使用本發明的高能脈衝磁管噴濺方法與設備的優點係會提供非常密集的層。
舉例來說，第8A圖中被放大約8,040倍的SEM照片顯示的係根據習知氣相沉積製程被沉積在形成於半導體基板中之溝槽的頂端部分旁邊的Ta層的剖面。請注意，有非常明顯的垂直配向柱狀晶粒延伸穿過該Ta層。此Ta層係根據習知氣相沉積製程被沉積，其會施加RF高頻訊號至該基板從而造成約2.5nm/s的沉積速率。
相反地，第8B圖所示的係被放大約8,070倍的SEM照片，用以顯示根據本發明態樣的高能脈衝磁管噴濺方法與設備被沉積在形成於半導體基板中之雷同溝槽的頂端部分旁邊的Ta層的剖面，從而造成約1.3nm/s的沉積速率。請注意，延伸穿過該Ta層的垂直配向柱狀晶粒具有較高的密度而且非常不明顯。因此，本發明的高能脈衝磁管噴濺方法與設備所造成的孔數會少於習知氣相沉積方法與設備所造成的孔數。由Ti或Ta構成之具有最少孔數的高密度屏障層會在製作期間最小化Cu擴散至下方裝置中的作用。由於本發明的高能脈衝磁管噴濺方法與設備所產生的屏障層的高密度的關係，用以將Cu擴散至下方裝置中的作用最小化至所希低位準處所需要的此等屏障層的厚度可能會小於達到最小化Cu擴散作用相同結果所需要的習知氣相沉積技術所產生的屏障層的厚度。
第8C與8D圖在雷同沉積環境條件下提供利用本發明的方法與設備相對於利用習知氣相沉積所產生的沉積結果的雷同比較。第8C圖為被放大約20,080倍的SEM照片，其顯示的係根據習知氣相沉積製程被沉積在形成於半導體基板中之溝槽的底部部分旁邊的Ta層的剖面。該習知氣相沉積的沉積速率為約2.5nm/s。
相反地，第8D圖為被放大約20,080倍的SEM照片，用以顯示，在雷同的條件下，於根據本發明態樣的高能脈衝磁管噴濺方法與設備被沉積在形成於半導體基板中之如第8C圖中所示的雷同溝槽的底部部分旁邊的Ta層的剖面。從圖中可以看見，相較於習知沉積Ta層中的柱狀晶粒，利用本發明的方法與設備所沉積之延伸穿過Ta層的垂直配向柱狀晶粒具有較高的密度而且非常不明顯。同樣地，本發明的高能脈衝磁管噴濺方法與設備所造成的孔數會少於習知氣相沉積方法與設備所造成的孔數，從而可沉積較薄的屏障層並合宜地最小化Cu擴散至下方裝置之中。第8D圖中所示的Ta層的沉積速率約為1.3nm/s。
上面已經說明本發明的解釋性實施例。熟習本技術的人士便會明白，上面的裝置與方法可併入各種變更與修正，其不會脫離本發明的總範疇。本發明的於此範例中，疇希望包含所有此等修正與改變。再者，就實施方式或申請專利範圍中使用到的「包含(include)」一詞來說，本發明希望此用詞和「包括(comprising)」一詞同樣具有包容之意，如同「包括(comprising)」一詞在申請專利範圍中當作過渡詞的詞意。
12．．．目標物
14．．．側壁
16．．．溝槽
18．．．半導體基板
20．．．外殼
24．．．腔室
28．．．基座
32．．．頂端平坦表面
34．．．底部平坦表面
36．．．磁鐵裝配件
37．．．永久磁鐵
38．．．磁場
40．．．裸露表面
42．．．電漿
48．．．氣體源
52．．．質流控制器
54．．．入口埠
56．．．DC電源供應器
57．．．陽極
58．．．控制器
62．．．可變RF電源
64．．．頻率調整器
66．．．阻抗匹配網路
本發明可能會實際具現特定部件及部件排列，其實施例將會在本說明書中詳細說明並且圖解在構成本說明書一部分的附圖中，且其中：
第1圖所示的係用以在溝槽的實質垂直側壁上噴濺沉積導電材料的噴濺設備的解釋性實施例，該噴濺反應器的一部分已經被切除；
第2圖所示的係用以在溝槽的實質垂直側壁上噴濺導電材料的脈衝循環的時序圖的解釋性實施例；
第3圖所示的係以時間為函數具有約60微秒之時間持續長度的DC電壓的高能脈衝磁管噴濺脈衝的放電電流波形；
第4圖所示的係以時間為函數由要被施加至支撐基板的基座上的高頻訊號所產生的自偏壓電壓波形，於該基板上會噴濺該導電材料，該高頻訊號會在該高能脈衝磁管噴濺脈衝期間被施加至該基座；
第5圖為利用3,000倍放大倍數來觀察並且以根據本發明態樣的高能脈衝磁管噴濺方法與設備來塗佈之形成在Si半導體基板中的溝槽的掃描電子顯微(SEM)照片；
第6圖為被放大約32,920倍且具有約10:1深寬比之形成在Si半導體基板中的溝槽的頂端部分的SEM照片，其中，該頂端部分已經利用根據本發明態樣的高能脈衝磁管噴濺方法與設備來塗佈；
第7圖為參考第6圖所述之溝槽的底部部分被放大約180,000倍的SEM照片，其中，該底端部分已經利用根據本發明一態樣的高能脈衝磁管噴濺方法與設備來塗佈；
第8A圖為被放大約8,040.倍的SEM照片，其顯示的係根據習知氣相沉積製程被沉積在形成於半導體基板中之溝槽的頂端部分旁邊的Ta層的剖面；
第8B圖為被放大約8,070倍的SEM照片，其顯示的係根據本發明態樣的高能脈衝磁管噴濺方法與設備被沉積在形成於半導體基板中之溝槽的頂端部分旁邊的Ta層的剖面；
第8C圖為被放大約20,080倍的SEM照片，其顯示的係根據習知氣相沉積製程被沉積在形成於半導體基板中之溝槽的底部部分旁邊的Ta層的剖面；以及
第8D圖為被放大約20,080倍的SEM照片，其顯示的係根據本發明態樣的高能脈衝磁管噴濺方法與設備被沉積在形成於半導體基板中之溝槽的底端部分旁邊的Ta層的剖面。
12．．．目標物
14．．．側壁
16．．．溝槽
18．．．半導體基板
20．．．外殼
24．．．腔室
28．．．基座
32．．．頂端平坦表面
34．．．底部平坦表面
36．．．磁鐵裝配件
37．．．永久磁鐵
38．．．磁場
40．．．裸露表面
42．．．電漿
48．．．氣體源
52．．．質流控制器
54．．．入口埠
56．．．DC電源供應器
57．．．陽極
58．．．控制器
62．．．可變RF電源
64．．．頻率調整器
66．．．阻抗匹配網路

Claims (19)

  1. 一種在包括實質垂直側壁且深寬比至少為10:1的溝槽的內表面上磁性強化噴濺導電材料的方法，該溝槽係形成在受到基座支撐的半導體基板中，該方法包括：在至少部分由要被噴濺在該溝槽之內表面上的導電材料所形成的目標物的表面旁邊提供磁場；將DC電壓以複數個脈衝的形式施加於陽極與陰極之間，其中，該陰極包含該目標物；施加高頻訊號至支撐該半導體基板的基座，用以在該半導體基板旁邊產生自偏壓電場，被施加至該基座的該高頻訊號的頻率落在從約1MHz至約70MHz範圍內而時間持續長度會超越該陽極與該陰極之間的電壓脈衝的終止時間；以及於被施加在該陽極與該陰極之間的該DC電壓的每一個脈衝期間，從該目標物將該導電材料沉積在形成於該半導體基板中的溝槽的實質垂直側壁上。
  2. 如申請專利範圍第1項之方法，復包括匹配被供應該高頻訊號的負載的阻抗，用以讓最大自偏壓電壓會於被施加在該陽極與該陰極之間的電壓脈衝期間與最大DC電流約略同時出現。
  3. 如申請專利範圍第1項之方法，其中，該高頻訊號的功率落在約300瓦至約3,000瓦範圍內。
  4. 如申請專利範圍第1項之方法，其中，施加該高頻訊號的步驟包括：於被施加在該陽極與該陰極之間的DC電壓的每一個脈衝之前起始產生該高頻訊號；於該DC電壓被施加在該陽極與該陰極之間時保持該高頻訊號並且於終止該陽極與該陰極之間的該DC電壓脈衝之後保持一段時間週期；以及僅於終止該陽極與該陰極之間的該DC電壓脈衝之後的該時間週期逾期之後才終止該高頻訊號。
  5. 如申請專利範圍第1項之方法，其中，該DC電壓會被反覆施加且工作週期落在約0.5%至約10%的範圍內。
  6. 如申請專利範圍第1項之方法，其中，該高頻訊號的頻率約為13.56MHz。
  7. 如申請專利範圍第1項之方法，其中，該高頻訊號的頻率落在約1MHz至約50MHz的範圍內。
  8. 如申請專利範圍第1項之方法，復包括調整該高頻訊號的頻率，用以最小化被負載反射回該高頻訊號之來源的功率。
  9. 如申請專利範圍第8項之方法，其中，該頻率會被調整至落在13.56MHz的百分之五(5%)內。
  10. 如申請專利範圍第8項之方法，其中，該頻率的調整始於施加該高頻訊號至該基座之後。
  11. 一種製作堆疊排列的方法，該堆疊排列包含用以統合支撐積體電路的複數個半導體基板，該方法包括：在第一半導體基板中形成溝槽，該溝槽包括位於該第一半導體基板之頂端的開口，並且包括實質垂直的側壁，該溝槽包括至少10:1的深寬比；利用基座來支撐包含該溝槽的該第一半導體基板；根據下面方法在該溝槽的內側壁上噴濺導電材料，該方法包括：在至少部分由要被噴濺在該溝槽之內表面上的導電材料所形成的目標物的表面旁邊提供磁場；將DC電壓以複數個脈衝的形式施加於陽極與陰極之間；施加高頻訊號至支撐該第一半導體基板的基座，用以在該第一半導體基板旁邊產生自偏壓電場，被施加至該基座的該高頻訊號的頻率落在從約1MHz至約70MHz範圍內而時間持續長度會超越該陽極與該陰極之間的DC電壓脈衝的終止時間；以及於被施加在該陽極與該陰極之間的該電壓的每一個脈衝期間，從該目標物將該導電材料沉積在形成於該半導體基板中的溝槽的實質垂直側壁上；以及在將該導電材料噴濺沉積在該溝槽的內側壁上之後，移除位於該半導體基板的底部平坦表面旁邊的一部分半導體材料，用以在該半導體基板的該底部平坦表面處至少部分露出該等側壁上的該導電材料。
  12. 如申請專利範圍第11項之方法，復包括：讓至少部分露出在該至少半導體基板的該底部平坦表面處的該導電材料對齊被設置在第二半導體基板上的電端子；以及電連接該電端子與至少部分露出在該第一半導體基板的該底部平坦表面處的該導電材料，用以形成該堆疊排列。
  13. 一種在形成在半導體基板中的溝槽的內表面上磁性強化噴濺導電材料的噴濺設備，該溝槽包括實質垂直側壁且深寬比至少為10:1，該系統包括：外殼，用以定義實質封閉的腔室；裸露在該腔室中的基座，用以於噴濺期間在該腔室內的適當位置處支撐該半導體基板；磁鐵裝配件，用以在至少部分由要被噴濺在該溝槽之內表面上的導電材料所構成的目標物的表面旁邊產生磁場；DC電源供應器，用以將DC電壓以複數個脈衝的形式施加於該陽極與陰極之間，其中，該陰極包含該目標物；可變電源，被電連接至該基座，用以施加高頻訊號給該用於支撐該半導體基板的基座，以便在該半導體基板旁邊產生自偏壓電場；以及控制器，用以控制該可變電源，以便產生頻率落在從約1MHz至約70MHz範圍內的高頻訊號，並且用以將該高頻訊號施加至該基座，其時間持續長度會超越該陽極與該陰極之間的DC電壓脈衝的終止時間。
  14. 如申請專利範圍第13項之噴濺設備，復包括阻抗匹配網路，用以匹配被供應由該可變電源所產生的高頻訊號的負載的阻抗，用以建立最大自偏壓電壓，該最大自偏壓電壓會於被施加在該陽極與該陰極之間的電壓脈衝期間與該DC電源所傳送的最大DC電流約略同時。
  15. 如申請專利範圍第13項之噴濺設備，其中，該高頻訊號的功率落在約300瓦至約3,000瓦的範圍內。
  16. 如申請專利範圍第13項之噴濺設備，其中，該控制器會控制該DC電壓的操作，以落在約0.5%至約10%範圍內的工作週期來反覆施加該DC電壓。
  17. 如申請專利範圍第13項之噴濺設備，其中，該控制器還會調整該高頻訊號的頻率，用以最小化被負載反射回該可變電源的功率。
  18. 如申請專利範圍第17項之噴濺設備，其中，該頻率會被調整至落在13.56MHz的百分之五(5%)內。
  19. 如申請專利範圍第18項之噴濺設備，其中，該控制器會在施加該高頻訊號至該基座之後並且響應於被供應該高頻訊號的負載來調整該頻率。
TW097141136A 2007-10-26 2008-10-27 應用高能脈衝磁管噴濺於三維晶圓封裝中的直通晶矽通孔金屬化 TWI440731B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US98281707P 2007-10-26 2007-10-26

Publications (2)

Publication Number Publication Date
TW200923116A TW200923116A (en) 2009-06-01
TWI440731B true TWI440731B (zh) 2014-06-11

Family

ID=40348131

Family Applications (1)

Application Number Title Priority Date Filing Date
TW097141136A TWI440731B (zh) 2007-10-26 2008-10-27 應用高能脈衝磁管噴濺於三維晶圓封裝中的直通晶矽通孔金屬化

Country Status (9)

Country Link
US (1) US8475634B2 (zh)
EP (2) EP2426232B1 (zh)
JP (1) JP5521136B2 (zh)
KR (2) KR20160031034A (zh)
CN (1) CN101896636B (zh)
AT (1) ATE526432T1 (zh)
SG (2) SG10201603048QA (zh)
TW (1) TWI440731B (zh)
WO (1) WO2009053479A2 (zh)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101647515B1 (ko) 2008-04-03 2016-08-10 에바텍 어드벤스드 테크놀로지스 아크티엔게젤샤프트 반도체 칩용 금속 배선 구조의 제조 방법, 그리고 반도체 칩용 금속 배선 구조 제조를 위한 금속 배선 구조 제조 장치의 제어 방법
WO2011007831A1 (ja) * 2009-07-17 2011-01-20 株式会社アルバック 成膜装置
US9249498B2 (en) 2010-06-28 2016-02-02 Micron Technology, Inc. Forming memory using high power impulse magnetron sputtering
CN101838795B (zh) * 2010-06-30 2011-07-20 哈尔滨工业大学 高功率复合脉冲磁控溅射离子注入与沉积方法
CN102453881B (zh) * 2010-10-27 2014-07-16 北京北方微电子基地设备工艺研究中心有限责任公司 物理气相沉积设备及磁控溅射方法
US9330975B2 (en) 2012-05-31 2016-05-03 Micron Technology, Inc. Integrated circuit substrates comprising through-substrate vias and methods of forming through-substrate vias
US9677168B2 (en) 2013-10-08 2017-06-13 TPK America, LLC Touch panel and method for manufacturing the same
CN105940137A (zh) 2013-12-04 2016-09-14 瑞士艾发科技 制造镀有金属的板状基底的溅射源装置、溅射***以及方法
US12009192B2 (en) * 2016-11-03 2024-06-11 Starfire Industries Llc System for coupling RF power into LINACs and bellows coating by magnetron sputtering with kick pulse
US11008650B2 (en) * 2016-11-03 2021-05-18 Starfire Industries Llc Compact system for coupling RF power directly into RF linacs
US20190088457A1 (en) * 2017-09-19 2019-03-21 Applied Materials, Inc. Sync controller for high impulse magnetron sputtering
CN111534806A (zh) * 2020-06-30 2020-08-14 北京大学深圳研究生院 一种硬质涂层及其制备方法与应用
WO2023156117A1 (en) 2022-02-18 2023-08-24 Evatec Ag Vacuum layer deposition apparatus and method of depositing a layer on a substrate, especially on a substrate comprising indentations in the surface to be coated
US20240167147A1 (en) * 2022-11-18 2024-05-23 Applied Materials, Inc. Apparatus and methods for depositing material within a through via

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2598062B2 (ja) * 1988-01-29 1997-04-09 株式会社日立製作所 基板バイアス方式のマグネトロンスパッタリング方法及びその装置
JP3799073B2 (ja) * 1994-11-04 2006-07-19 株式会社日立製作所 ドライエッチング方法
KR19990028451A (ko) * 1996-04-26 1999-04-15 바리 켄네쓰 티. 고종횡비의등각라이너박막및플러그들의개선된증착을위한장치및방법
JPH10237639A (ja) * 1997-02-24 1998-09-08 Anelva Corp 集積回路用バリア膜を作成するスパッタリング装置
JP3815843B2 (ja) * 1997-04-14 2006-08-30 キヤノンアネルバ株式会社 スパッタリング装置
US5830330A (en) * 1997-05-22 1998-11-03 Tokyo Electron Limited Method and apparatus for low pressure sputtering
US5976327A (en) * 1997-12-12 1999-11-02 Applied Materials, Inc. Step coverage and overhang improvement by pedestal bias voltage modulation
US6203862B1 (en) * 1998-05-13 2001-03-20 Intevac, Inc. Processing systems with dual ion sources
US6183614B1 (en) * 1999-02-12 2001-02-06 Applied Materials, Inc. Rotating sputter magnetron assembly
US6254745B1 (en) * 1999-02-19 2001-07-03 Tokyo Electron Limited Ionized physical vapor deposition method and apparatus with magnetic bucket and concentric plasma and material source
EP1094504A3 (en) * 1999-10-18 2001-08-22 Applied Materials, Inc. PVD-IMP tungsten and tungsten nitride as a liner, barrier, and/or seed layer
US6350353B2 (en) * 1999-11-24 2002-02-26 Applied Materials, Inc. Alternate steps of IMP and sputtering process to improve sidewall coverage
US6344419B1 (en) * 1999-12-03 2002-02-05 Applied Materials, Inc. Pulsed-mode RF bias for sidewall coverage improvement
US6544895B1 (en) * 2000-08-17 2003-04-08 Micron Technology, Inc. Methods for use of pulsed voltage in a plasma reactor
US6413382B1 (en) * 2000-11-03 2002-07-02 Applied Materials, Inc. Pulsed sputtering with a small rotating magnetron
US6755945B2 (en) * 2001-05-04 2004-06-29 Tokyo Electron Limited Ionized PVD with sequential deposition and etching
JP4614578B2 (ja) * 2001-06-01 2011-01-19 キヤノンアネルバ株式会社 スパッタ成膜応用のためのプラズマ処理装置
JP4024053B2 (ja) * 2002-02-08 2007-12-19 キヤノンアネルバ株式会社 高周波プラズマ処理方法及び高周波プラズマ処理装置
JP2004162138A (ja) * 2002-11-14 2004-06-10 Anelva Corp プラズマ支援スパッタ成膜装置
US7081408B2 (en) * 2004-10-28 2006-07-25 Intel Corporation Method of creating a tapered via using a receding mask and resulting structure

Also Published As

Publication number Publication date
JP2011500967A (ja) 2011-01-06
KR101603798B1 (ko) 2016-03-15
WO2009053479A2 (en) 2009-04-30
WO2009053479A3 (en) 2009-11-05
SG10201603048QA (en) 2016-05-30
KR20160031034A (ko) 2016-03-21
SG185321A1 (en) 2012-11-29
EP2426232B1 (en) 2017-08-23
EP2426232A2 (en) 2012-03-07
EP2426232A3 (en) 2012-06-27
CN101896636A (zh) 2010-11-24
ATE526432T1 (de) 2011-10-15
US8475634B2 (en) 2013-07-02
JP5521136B2 (ja) 2014-06-11
EP2201148B1 (en) 2011-09-28
TW200923116A (en) 2009-06-01
CN101896636B (zh) 2013-01-02
KR20100084664A (ko) 2010-07-27
US20090111216A1 (en) 2009-04-30
EP2201148A2 (en) 2010-06-30

Similar Documents

Publication Publication Date Title
TWI440731B (zh) 應用高能脈衝磁管噴濺於三維晶圓封裝中的直通晶矽通孔金屬化
US11380530B2 (en) Reactive sputtering with HIPIMS
US11848176B2 (en) Plasma processing using pulsed-voltage and radio-frequency power
JP2011500967A5 (ja) ３次元半導体パッケージングにおけるＳｉ貫通ビアのメタライゼーションへのＨＩＰＩＭＳの適用
JP2000256845A (ja) 薄膜作成方法および薄膜作成装置
JP2006148075A5 (ja) スパッタ成膜方法及びプラズマスパッタ成膜装置
US6200433B1 (en) IMP technology with heavy gas sputtering
JP5550565B2 (ja) スパッタリング装置及びスパッタリング方法
JP2000311890A (ja) プラズマエッチング方法および装置
SG175435A1 (en) Method for applying power to target material, power supply for target material, and semiconductor processing apparatus
US6458251B1 (en) Pressure modulation method to obtain improved step coverage of seed layer
JP2004131839A (ja) パルス化された電力によるスパッタリング堆積
US20060040065A1 (en) Method for the surface activation on the metalization of electronic devices
JP2024506231A (ja) パルスプラズマを使用してエッチング選択性を向上させる方法
JP2010103341A (ja) 貫通電極基板の製造方法