JP2003209975A - インバータ制御用半導体装置 - Google Patents

インバータ制御用半導体装置

Info

Publication number
JP2003209975A
JP2003209975A JP2002003247A JP2002003247A JP2003209975A JP 2003209975 A JP2003209975 A JP 2003209975A JP 2002003247 A JP2002003247 A JP 2002003247A JP 2002003247 A JP2002003247 A JP 2002003247A JP 2003209975 A JP2003209975 A JP 2003209975A
Authority
JP
Japan
Prior art keywords
timer
semiconductor device
conversion
pwm signal
converter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2002003247A
Other languages
English (en)
Other versions
JP3897598B2 (ja
Inventor
Masaru Obara
勝 小原
Koji Kawamichi
康二 川道
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2002003247A priority Critical patent/JP3897598B2/ja
Priority to US10/336,814 priority patent/US6661364B2/en
Priority to CNB031014658A priority patent/CN100365615C/zh
Publication of JP2003209975A publication Critical patent/JP2003209975A/ja
Application granted granted Critical
Publication of JP3897598B2 publication Critical patent/JP3897598B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/02—Digital function generators
    • G06F1/025—Digital function generators for functions having two-valued amplitude, e.g. Walsh functions
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06J—HYBRID COMPUTING ARRANGEMENTS
    • G06J1/00—Hybrid computing arrangements
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/505—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a thyratron or thyristor type requiring extinguishing means
    • H02M7/515—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a thyratron or thyristor type requiring extinguishing means using semiconductor devices only
    • H02M7/525—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a thyratron or thyristor type requiring extinguishing means using semiconductor devices only with automatic control of output waveform or frequency
    • H02M7/527—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a thyratron or thyristor type requiring extinguishing means using semiconductor devices only with automatic control of output waveform or frequency by pulse width modulation
    • H02M7/529—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a thyratron or thyristor type requiring extinguishing means using semiconductor devices only with automatic control of output waveform or frequency by pulse width modulation using digital control
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/53—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/537—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
    • H02M7/5387—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration
    • H02M7/53871—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration with automatic control of output voltage or current
    • H02M7/53873—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration with automatic control of output voltage or current with digital control
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/156—Arrangements in which a continuous pulse train is transformed into a train having a desired pattern
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K7/00—Modulating pulses with a continuously-variable modulating signal
    • H03K7/08—Duration or width modulation ; Duty cycle modulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Computer Hardware Design (AREA)
  • Automation & Control Theory (AREA)
  • Evolutionary Computation (AREA)
  • Fuzzy Systems (AREA)
  • Software Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Nonlinear Science (AREA)
  • Inverter Devices (AREA)
  • Microcomputers (AREA)

Abstract

(57)【要約】 【課題】 ＡＤ変換器を備え、ＡＤ変換器のデジタル値
に基づいてＰＷＭ信号のパルス幅を制御するインバータ
制御用半導体装置において、予め定めたＰＷＭ信号の特
定のＯＮ、ＯＦＦの組合せの時点で確実にＡＤ変換を開
始させる。 【解決手段】 ＰＷＭ信号生成用のカウンタ３が所定カ
ウント値をカウントした時点で、タイマ２１はカウンタ
３から信号を受けてカウントを開始する。ＰＷＭ信号生
成回路のデューティ設定レジスタ（Ｕ相では７Ｕ）に格
納されたデューティ設定値に基づいて前記タイマ２１の
タイマ周期が演算され、このタイマ周期がタイマ周期設
定レジスタ２２に格納される。タイマ２１は、前記タイ
マ周期設定レジスタ２２に格納されたタイマ周期をカウ
ントすると、この時点でＡＤ変換起動要因を発生し、こ
れを対応するＡＤ変換器１ｇに出力してＡＤ変換を開始
させる。従って、より細かなタイミングでのＡＤ変換が
可能となる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、ＡＤ変換器を搭載
したインバータ制御用半導体装置に関する。
【０００２】
【従来の技術】従来、インバータ制御用のマイクロコン
ピュータには、図１２に示すように、ＣＰＵ１ａＲＯＭ
１ｂ、ＲＡＭ１ｃ、タイマ１ｄ、シリアル通信回路１
ｅ、I/Oポート１ｆ、２個のＡＤ変換器１ｇ、１ｈ、Ｐ
ＷＭ生成回路１ｉなどが備えられる。
【０００３】前記インバータ制御用のＰＷＭ信号生成回
路１ｉは、一般的には、図１３に示すように、デッドタ
イムが付加された６相のＰＷＭ（Pulse Width Modulati
on）信号を生成する。これらの信号は、デューティの異
なるＵ相、Ｖ相、Ｗ相の３相のＰＷＭ信号と、それらの
反転信号である/Ｕ相、/Ｖ相、/Ｗ相の３相の信号であ
って、対応する２相（Ｕ相と/Ｕ相、Ｖ相と/Ｖ相、Ｗ相
と/Ｗ相）の間には、この両相の信号が所定の一定時間
だけ共にＯＮしない時間（デッドタイム）が設けられて
いる。
【０００４】このＰＷＭ信号生成回路１ｉは、種々の構
成のものが知られているが、一般的には、カウンタと比
較器（コンパレータ）等から構成される。この一例を図
１４に示す。同図の例では、カウンタ３と、このカウン
タ３の最大カウント値（キャリア設定値）を格納するキ
ャリア設定レジスタ４と、前記カウンタ３の現在のカウ
ント値をキャリア設定値と比較する比較器５とが備えら
れ、図１３に示すように、カウンタ３の現在のカウント
値が前記キャリア設定値又は零値と一致した時点では、
比較器５はカウンタ３をアップカウントからダウンカウ
ントに又はその逆に反転させる。
【０００５】更に、図１４のＰＷＭ信号生成回路１iに
は、相回路６ｕが備えられる。同図にはＵ相の相回路６
ｕのみが記載されるが、Ｖ相、Ｗ相にもＵ相と同一構成
の相回路が備えられる。前記相回路６ｕは、内部に、図
１３に示したデューティ設定値Ｕを格納するデューティ
設定レジスタ７ｕと、前記カウンタ３のカウント値を前
記デューティ設定レジスタ７ｕのデューティ設定値Ｕと
比較する比較器８ｕと、カウンタ３のカウント値がデュ
ーティ設定値Ｕと一致した時点で前記比較器８ｕから信
号を受けてＵ相及び/Ｕ相のＰＷＭ信号を反転するフリ
ップフロップ回路９ｕと、Ｕ相及び/Ｕ相のＰＷＭ信号
間にデッドタイムを挿入するデッドタイム挿入回路１０
ｕとを備えている。
【０００６】このようなＰＷＭ信号生成回路１iを備え
たインバータ制御用マイクロコンピュータ１は、例えば
図１５に示すように、モータＭを駆動するインバータ装
置の制御に使用される。すなわち、図１５では、インバ
ータ制御用マイクロコンピュータ１は、その内蔵するＰ
ＷＭ信号生成回路１iから６相のＰＷＭ信号を、図１２
に示したI/Oポート1fを介して、対応する駆動トランジ
スタ１５ｕ、１５/ｕ、１５ｖ、１５/ｖ、１５ｗ、１５
/ｗに出力して、モータＭの速度制御などを行ってい
る。この際、モータＭの状態、例えばロータ位置や、モ
ータＭに供給される電流値、その際の電圧値などをセン
サ１６、１７により測定し、これらの測定値に応じて各
相のデューティ設定レジスタ（Ｕ相では７ｕ）に設定す
るデューティ設定値を逐次変更して、各相のＰＷＭ信号
のパルス幅などをきめ細かく決定している。
【０００７】従って、センサ１６、１７による電流値等
の精度良い計測は、モータＭのきめ細かい制御には必要
不可欠である。モータＭへの供給電流をセンサ１６又は
センサ１７で計測する場合には、センサ１６又はセンサ
１７の計測値をインバータ制御用マイクロコンピュータ
１内のＡ/Ｄ変換器１g又は１hによりＡＤ変換をスター
トするタイミングが重要な要素となってくる。従来で
は、モータＭの供給電流値を計測したセンサ１６又はセ
ンサ１７の出力値をＡＤ変換するために、図１６に示す
ように、一定間隔で定期的に、カウンタ３のカウント値
に同期して自動的にＡＤ変換をスタートさせる機能を持
ったインバータ制御用マイクロコンピュータも一般に使
用されている。この機能を持ったマイクロコンピュータ
におけるＡ/Ｄ変換器の構成を図１７に示す。
【０００８】同図は、例えば図１２に示したＡ／Ｄ変換
器１ｇの内部のブロック図を示す。同図において、ＡＤ
ＣＴＲ１ｇａはＡＤ変換を制御するためのＡＤ変換制御
レジスタである。このレジスタＡＤＣＴＲ１ｇａにおい
て、ビットＡＤＳＴ（７ビット目）はＡＤ変換の開始を
制御するビットであり、このビット値が"０"から"１"に
変更された時にアナログ・デジタル変換回路１ｇｂを動
作させて、ＡＤ変換を開始させる。レジスタＡＤＣＴＲ
１ｇａの他のビット０〜６にはその他のＡＤ変換を制御
するためのビットが割り当てられる。この構成では、ビ
ットＡＤＳＴの値を設定する信号として、図１７では、
ＣＰＵからの書込み信号、カウンタ３のアンダーフロー
又はオーバーフローを検出した信号の何れかが選択され
る。カウンタ３のアンダーフロー又はオーバーフローの
検出信号が選択された場合には、そのアンダー又はオー
バーフローに同期して、図１３のアンダー又はオーバー
フローのタイミングでＡＤ変換が開始される。
【０００９】
【発明が解決しようとする課題】ところで、モータの電
流値を測定する場合に、何れの時点で測定するのが良い
かを検討したところ、６相のＰＷＭ信号を用いる場合に
は、図１３の時間帯Ａ、Ｂ、Ｃ、Ｄでは、各々、Ｕ相、
Ｖ相、Ｗ相の３相のＰＷＭ信号のＯＮ、ＯＦＦの組合せ
が異なって、モータＭへの電流の流れ方が変化する。例
えば、時間帯Ｂでは、Ｕ相及びＷ相のＰＷＭ信号はＯＦ
Ｆし、Ｖ相のＰＷＭ信号はＯＮしており、モータＭには
Ｖ相からＵ相及びＷ相に電流が流れる。一方、時間帯Ｃ
では、Ｕ相及びＶ相のＰＷＭ信号がＯＮし、Ｗ相のＰＷ
Ｍ信号はＯＦＦしており、モータＭにはＵ相及びＶ相か
らＷ相に電流が流れる。従って、モータＭの電流値をき
め細かく測定するには、モータＭへの電流の流れ方が相
互に異なる時間帯Ａ、Ｂ、Ｃ、Ｄの何れか１点又は複数
点で測定することが望まれる。
【００１０】しかしながら、前記従来のインバータ制御
用マイクロコンピュータでは、前記時間帯Ａ、Ｂ、Ｃ、
Ｄの少なくとも１点でモータＭへの電流の計測値をＡＤ
変換しようとすると、ＣＰＵ１ａでＡＤ変換の開始を制
御する必要があるが、このＣＰＵ１ａによる制御は、図
１８に示すように、第１に、ＡＤ変換の開始タイミング
の測定処理（具体的にはカウンタ３のアンダーフロー時
にタイマをスタートさせる処理）、第２にＡＤ変換開始
処理（ＡＤ変換制御レジスタＡＤＣＴＲ１ｇａのビット
ＡＤＳＴを"１"に設定する処理）、第３にＡＤ変換値取
得処理、の３つのソフトウェアの割り込み処理が必要と
なる。近年では、１つのマイクロコンピュータのみを用
いて、前記のモータ制御の他に電源制御やシステム制御
等の制御を同時に行う傾向がある。このため、前記のよ
うに３つの割り込み処理の何れかが制御の優先順位等に
よって遅延される場合もあり、この場合にはＡＤ変換の
スタートタイミングにズレが生じ、精度良い電流値が得
られない欠点を招く。一方、これら３つの割り込み処理
が優先された場合には、システム制御等の他の制御に遅
れが発生する欠点が生じる。
【００１１】本発明は以上の欠点に鑑みてなされたもの
であり、その目的は、ＰＷＭ信号生成回路を備えたイン
バータ制御用半導体装置において、センサの計測値のＡ
Ｄ変換を所望の開始タイミングで確実に開始させるよう
にすることにある。
【００１２】
【課題を解決するための手段】以上の目的を達成するた
め、本発明では、ハードウェア構成を用いてセンサの計
測値のＡＤ変換を所望の開始タイミングで確実に開始さ
せる。
【００１３】すなわち、請求項１記載の発明のインバー
タ制御用半導体装置は、ＰＷＭ信号生成用のカウンタ及
びデューティ設定レジスタを有するＰＷＭ信号生成回路
と、入力されるアナログ信号をデジタル信号に変換する
ＡＤ変換器とを備え、前記ＡＤ変換器によりＡＤ変換さ
れたデジタル信号に基づいて、前記ＰＷＭ信号生成回路
で生成されるＰＷＭ信号のパルス幅を制御するようにし
たインバータ制御用半導体装置において、前記カウンタ
のカウンタ値が所定値の時、前記カウンタから信号を受
けて自動的に時間計測を開始するタイマ手段を備え、前
記タイマ手段が設定タイマ周期を計測したＰＷＭ信号の
特定のＯＮ、ＯＦＦの組合せの時点で、前記ＡＤ変換器
を起動させるＡＤ変換起動要因を発生するＡＤ変換起動
要因発生手段を備えたことを特徴とする。
【００１４】請求項２記載の発明は、前記請求項１記載
のインバータ制御用半導体装置において、前記ＡＤ変換
器は複数備えられ、ＰＷＭ信号の特定のＯＮ、ＯＦＦの
組合せの時点と、少なくとも他の１つの特定のＰＷＭ信
号のＯＮ、ＯＦＦの組合せの時点とで、各々、ＡＤ変換
起動要因発生手段からＡＤ変換起動要因を発生すること
を特徴とする。
【００１５】請求項３記載の発明は、前記請求項２記載
のインバータ制御用半導体装置において、前記タイマ手
段のタイマ周期は、前記デューティ設定レジスタに設定
されるデューティ設定値に基づいて演算され、前記ＡＤ
変換起動要因発生手段は、前記演算されたタイマ手段の
タイマ周期を格納するタイマ周期格納手段を備えること
を特徴とする。
【００１６】請求項４記載の発明は、前記請求項３記載
のインバータ制御用半導体装置において、前記ＡＤ変換
起動要因発生手段において、前記タイマ手段及び前記タ
イマ周期格納手段は、各々、前記ＡＤ変換器に対応して
同数個備えられ、前記各タイマ手段は、対応するタイマ
周期格納手段に格納されたタイマ周期を計測した時点で
ＡＤ変換起動要因を発生して対応するＡＤ変換器に出力
することを特徴とする。
【００１７】請求項５記載の発明は、前記請求項３記載
のインバータ制御用半導体装置において、前記ＡＤ変換
起動要因発生手段において、前記タイマ手段は１個備え
られると共に、前記タイマ周期格納手段は前記ＡＤ変換
器と同数個備えられ、更に、前記タイマ周期格納手段と
同数個備えられた比較手段を有し、前記各比較手段は、
対応するタイマ周期格納手段に格納されたタイマ周期と
前記タイマ手段の計測値とを比較し、一致したときＡＤ
変換起動要因を発生して対応するＡＤ変換器に出力する
ことを特徴とする。
【００１８】請求項６記載の発明は、前記請求項１、
２、３、４又は５記載のインバータ制御用半導体装置に
おいて、インバータ制御用半導体装置は元々タイマ手段
を備えていて、前記ＡＤ変換起動要因発生手段のタイマ
手段は、前記元々備えるタイマ手段により兼用されるこ
とを特徴とする。
【００１９】請求項７記載の発明は、前記請求項３記載
のインバータ制御用半導体装置において、前記ＡＤ変換
起動要因発生手段において、前記タイマ周期格納手段は
前記ＡＤ変換器と同数個備えられ、更に、前記タイマ周
期格納手段に対応して同数個備えられる比較手段を有
し、前記比較手段は、前記ＰＷＭ信号生成回路のＰＷＭ
信号生成用カウンタのカウンタ値と、対応するタイマ周
期格納手段のタイマ周期とを比較し、一致するときＡＤ
変換起動要因を発生して、対応するＡＤ変換器に出力す
ることを特徴としている。
【００２０】請求項８記載の発明は、前記請求項３記載
のインバータ制御用半導体装置において、インバータ制
御用半導体装置は元々ＣＰＵを有し、前記ＣＰＵが、前
記デューティ設定レジスタに設定されるデューティ設定
値に基づいて、前記タイマ周期格納手段に格納するタイ
マ周期を演算することを特徴とする。
【００２１】請求項９記載の発明は、前記請求項３記載
のインバータ制御用半導体装置において、前記ＰＷＭ信
号生成回路のデューティ設定レジスタから、このデュー
ティ設定レジスタに設定されたデューティ設定値の信号
を受け、このデューティ設定値に基づいて前記タイマ手
段のタイマ周期を設定し、このタイマ周期を前記タイマ
周期格納手段に格納するタイマ周期設定手段を備えたこ
とを特徴とする。
【００２２】請求項１０記載の発明のインバータ制御用
半導体装置は、ＰＷＭ信号生成用のカウンタ、デューテ
ィ設定レジスタ及びデッドタイム挿入回路を有するＰＷ
Ｍ信号生成回路と、入力されるアナログ信号をデジタル
信号に変換するＡＤ変換器とを備え、前記ＡＤ変換器に
よりＡＤ変換されたデジタル信号に基づいて、前記ＰＷ
Ｍ信号生成回路で生成されるＰＷＭ信号のパルス幅を制
御すると共に、生成される同相のＰＷＭ信号間にデッド
タイムを挿入するようにしたインバータ制御用半導体装
置において、前記デッドタイム回路の出力を受け、デッ
ドタイムの挿入後の設定時間の経過時に、ＡＤ変換起動
要因を発生して前記ＡＤ変換器に出力するディレイ挿入
手段を備えたことを特徴とする。
【００２３】以上により、請求項１〜１０記載の発明で
は、ＰＷＭ信号生成用のカウンタが例えばダウンカウン
トを終了すると、この時点でＡＤ変換起動要因発生手段
において、タイマ手段が前記カウンタからのアンダーフ
ロー信号を受けて時間計測を自動的に開始する。その
後、設定タイマ周期が計測された時点で、ＡＤ変換起動
要因が発生されてＡＤ変換器が起動するので、前記タイ
マ手段での設定タイマ周期をＰＷＭ信号のＯＮ、ＯＦＦ
の特定の組合せとなる所望の時間に設定しておけば、所
望通りの時刻でセンサの計測値のＡＤ変換を開始するこ
とができる。従って、センサの計測値を精度良く取得す
ることが可能である。しかも、ＣＰＵによるタイマスタ
ート処理及び所定時間計測時でのＡＤ変換開始処理とい
う割り込み処理が不要になるので、ＣＰＵの負担が軽減
されて、ＣＰＵが行う温度制御などの他の制御に遅延が
生じることが有効に抑制される。
【００２４】特に、請求項２記載の発明では、ＡＤ変換
器が複数個備えられる場合には、タイマ手段でのタイマ
周期を所望の複数種類だけ設定可能である。従って、複
数のＡＤ変換器によるＡＤ変換の開始が相互に独立して
行われるので、それらのＡＤ変換の開始タイミングが極
めて近接する場合であっても、これらのＡＤ変換開始タ
イミングで確実にＡＤ変換を行うことができる。
【００２５】更に、請求項５記載の発明では新たに備え
るタイマ手段を１個に制限できるので、低価格及び小型
化が可能である。
【００２６】加えて、請求項７記載の発明では、新たに
備えるタイマ手段をＰＷＭ信号生成用のカウンタで兼用
するので、新たにタイマ手段を設ける必要がない。
【００２７】また、請求項９記載の発明では、ＰＷＭ信
号生成回路のデューティ設定レジスタにデューティ設定
値が設定されると、このデューティ設定値に基づいて、
タイマ周期設定手段がタイマ手段のタイマ周期を自動的
に設定するので、このタイマ周期の設定をＣＰＵにより
行う場合と比較して、ＣＰＵの負担が一層軽減される。
【００２８】更に、請求項１０記載の発明では、デッド
タイム挿入回路により同相のＰＷＭ信号にデッドタイム
が挿入されると、その挿入後の各相のＰＷＭ信号間のＯ
Ｎ、ＯＦＦの組合せは変化して、その挿入前とは異なる
ことを利用して、前記デッドタイム挿入後の設定時間の
経過時にディレイ挿入手段がＡＤ変換起動要因を発生す
ると、この時点でＡＤ変換器が起動するので、ディレイ
挿入手段の設定時間（ディレイ時間）を所望の時間に設
定すると、ＰＷＭ信号の任意のＯＮ、ＯＦＦの組合せの
時点でセンサの計測値が、ＣＰＵによることなく、自動
的にＡＤ変換されることになる。
【００２９】
【発明の実施の形態】以下、本発明の実施の形態を図面
に基づいて説明する。
【００３０】（第１の実施の形態）図１に本発明の第１
の実施の形態を示す。同図はインバータ制御用マイクロ
コンピュータに備えるＰＷＭ信号生成回路のブロック図
を示す。本実施の形態のインバータ制御用マイクロコン
ピュータの全体構成は既述した図１２と同様であるの
で、その説明を省略する。
【００３１】図１に示したＰＷＭ信号生成回路１ｉは、
図１４に示した従来のＰＷＭ信号生成回路にタイマ２１
及びタイマ周期設定レジスタ２２が追加された構成を持
つ。これらのタイマ２１及びタイマ周期設定レジスタ２
２は、図１２に示したインバータ制御用マイクロコンピ
ュータ内に備えるＡＤ変換器１ｇに対応し、このＡＤ変
換器１ｇは図１５に示したセンサ１６又はセンサ１７が
計測したアナログ電流値をデジタル値に変換する。図１
２に示したインバータ制御用マイクロコンピュータ内に
備えるＡＤ変換器１ｈは、図１５に示したセンサ１６又
はセンサ１７が計測したアナログ電流値をデジタル値に
変換し、このＡＤ変換器１ｈに対しても、前記ＡＤ変換
器１ｇと同様に、タイマ及びタイマ周期設定レジスタが
備えられている。
【００３２】前記各タイマ（タイマ手段）２１は、カウ
ンタ３のカウント値が零値（所定値）の時にカウンタ３
からアンダーフロー信号を受けて、この信号に同期して
自動的にカウントを開始する。また、前記各タイマ周期
設定レジスタ２２には、対応するタイマ２１のカウント
の開始から終了までの期間、即ちタイマ周期を格納す
る。このタイマ周期は、図１３においてＰＷＭ信号のＯ
Ｎ、ＯＦＦの組合せの切換り後の所定タイミング、例え
ば時間帯Ｂ内で一方のタイマ２１がカウントを終了する
ようにする場合には、Ｖ相のデューティ設定レジスタに
格納されたデューティ設定値Ｖを基準に、カウンタ３の
カウント値がこのデューティ設定値Ｖに至るまでの時間
に所定時間αを加算した時間に設定される。同様に、Ａ
Ｄ変換器１ｈに対応するタイマ周期設定レジスタ２２に
は、例えば時間帯Ｃ内で対応するタイマ２１がカウント
を終了するように、Ｕ相のデューティ設定レジスタ７ｕ
に格納されたデューティ設定値Ｕに至るまでの時間に所
定時間αを加算した時間に設定される。これらのタイマ
周期は、何れかのデューティ設定値を基準とするが、所
定時間βを減算した時間でも良い。例えば、時間帯Ｂ内
でタイマ２１がカウントを終了するように、Ｕ相のデュ
ーティ設定レジスタ７ｕに格納されたデューティ設定値
Ｕに至るまでの時間に所定時間βを減算した時間に設定
しても良い。これらのタイマ周期は、ＣＰＵ１ａにより
演算されて、各タイマ周期設定レジスタ（タイマ周期格
納手段）２２に格納される。尚、前記所定時間α、βの
値は、ＣＰＵからの命令により与えられる。これは、Ｐ
ＷＭ信号を受ける駆動トランジスタ１５ｕ〜１５/ｗの
特性に応じてあらゆるモータＭの駆動回路や他の制御対
象に適用可能とするためである。
【００３３】前記各タイマ２１がカウントを終了する
と、その出力信号はＡＤ変換起動要因を示す信号とし
て、対応するＡＤ変換器１ｇ、１ｈに出力される。ＡＤ
変換器１ｇ、１ｈは、図１１にＡＤ変換器１ｇを例示す
るように、前記ＡＤ変換起動要因、及び従来と同様のＣ
ＰＵ１ａからの割り込み指令、カウンタ３のアンダー又
はオーバーフロー信号がＡＤ変換制御レジスタＡＤＣＴ
Ｒ１ｇａに入力されて、その第７ビット目ＡＤＳＴの値
が"０"から"１"に変更されることにより、内蔵するアナ
ログ・デジタル変換回路１ｇｂが動作して、ＡＤ変換を
開始する。
【００３４】前記各ＡＤ変換器１ｇ、１ｈ毎のタイマ２
１及びタイマ周期設定レジスタ２２により、タイマ２１
が前記タイマ周期設定レジスタ２２に格納された設定タ
イマ周期を計測した時点のＰＷＭ信号の特定のＯＮ、Ｏ
ＦＦの組合せにおいて、ＡＤ変換起動要因を発生して、
対応するＡＤ変換器１ｇ、１ｈを起動させるようにした
ＡＤ変換起動要因発生手段４０を構成する。
【００３５】次に、本実施の形態のインバータ制御用マ
イクロコンピュータの動作を図２に基づいて説明する。
カウンタ３がダウンカウントを終了してアンダーフロー
信号を出力すると、各タイマ２１はカウントを開始し、
対応するタイマ周期設定レジスタ２２に格納されたタイ
マ周期をカウントした時点でＡＤ変換起動要因を発生
し、これを対応するＡＤ変換器１ｇ又は１ｈに出力し
て、その内部のアナログ・デジタル変換回路１ｇｂを動
作させる。その結果、ＡＤ変換のスタートタイミングは
所期通り所望の時間帯（例えばＢ、Ｃ内）で行われて、
モータＭの供給電流値を精度良く取得することができ
る。そして、このようにして得られたモータＭの電流値
は、次周期のＰＷＭ信号のパルス幅の調整制御に供され
る。
【００３６】しかも、本実施の形態では、モータＭの供
給電流値の取得についてのＣＰＵ１ａの処理は、図１０
に示すように、ＡＤ変換値の取得への割り込みによるソ
フトウェア処理のみとなり、図１８に示した従来のよう
にＡＤ変換の開始タイミング測定処理（タイマスタート
処理）及びＡＤ変換開始処理への割り込みによるソフト
ウェア処理が不要となる。従って、ＣＰＵ１ａがモータ
制御や電源制御、システム制御を共に行うものであって
も、モータ制御以外の電源制御やシステム制御に遅延が
生じることを有効に抑制することが可能である。
【００３７】更に、本実施の形態では、各ＡＤ変換器１
ｇ、１ｈが各々独立にＡＤ変換を行うので、図１３の時
間帯Ｂ、Ｃ内でのＡＤ変換開始タイミングが極めて近接
した場合であっても、この２つのＡＤ変換開始タイミン
グで確実にＡＤ変換を行うことができると共に、全ての
ＡＤ変換が終了するまでの時間を短縮できる。また、追
加するタイマ２１は単純にカウントを行うものであるの
で、インバータ制御用マイクロコンピュータ内に元々備
えるタイマ１ｄを利用することができ、実現が容易であ
る。
【００３８】（第２の実施の形態）次に、本発明の第２
の実施の形態を説明する。図３は本実施の形態のＰＷＭ
信号生成回路の内部構成を示す。本実施の形態では、追
加するタイマを複数のＡＤ変換器で共用するようにした
ものである。尚、本実施の形態及び以下に説明する実施
の形態では、インバータ制御用マイクロコンピュータの
全体構成は図１２と同様であるので、その説明を省略す
る。
【００３９】図３に示したＰＷＭ信号生成回路では、複
数（２個）のＡＤ変換器１ｇ、１ｈ間で１個のタイマ
（タイマ手段）２５が共用される。ＡＤ変換器１ｇに対
応してタイマ周期設定レジスタ２６及び比較器２７が配
置されている。図示していないが、ＡＤ変換器１ｈに対
応してもタイマ周期設定レジスタ及び比較器が配置され
る。前記共用される１つのタイマ２５は、カウンタ３か
らのアンダーフロー検出信号を受けてカウントを開始す
る。このタイマ２５のカウント値は各比較器２７に出力
される。各比較器（比較手段）２７は、対応するタイマ
周期設定レジスタ２６に設定されたタイマ周期をタイマ
２５のカウント値と比較し、この両者が一致した時点で
ＡＤ変換起動要因を信号として対応するＡＤ変換器１ｇ
又は１ｈに出力して、対応するＡＤ変換器１ｇ、１ｈ内
のＡＤ変換制御レジスタＡＤＣＴＲ１ｇａのビットＡＤ
ＳＴを"１"にし、アナログ・デジタル変換回路１ｇｂを
動作させる。前記各タイマ周期設定レジスタ２６は、第
１の実施の形態のタイマ周期設定レジスタ２２と同様
に、何れかのデューティ設定レジスタ（Ｕ相では７Ｕ）
に設定されたデューティ設定値を基準として、このデュ
ーティ設定値と所定時間α又はβとに応じたタイマ周期
がＣＰＵ１ａから設定される。
【００４０】従って、本実施の形態では、第１の実施の
形態と同様に、各ＡＤ変換器１ｇ、１ｈによるＡＤ変換
のスタートタイミングは、図４から判るように、タイマ
周期設定レジスタ２６に設定した所望の時間帯（例えば
Ｂ、Ｃ）の所定時刻に正確に一致して、モータＭの供給
電流値を精度良く取得することができると共に、ＡＤ変
換の開始タイミング測定処理及びＡＤ変換開始処理への
割り込みによるソフトウェア処理を不要にして、モータ
制御以外の電源制御やシステム制御に遅延が生じること
を有効に抑制することが可能である。
【００４１】更に、本実施の形態では、カウンタ３はア
ンダーフロー信号を出力する構成であるのが一般的であ
るので、図１４に示したＰＷＭ信号生成回路の基本構成
は何ら変更する必要がなく、製品の開発期間を短縮でき
る。
【００４２】しかも、各ＡＤ変換器１ｇ、１ｈに対応し
て比較器２７を設ける必要があるものの、追加したタイ
マ２５がＡＤ変換器１ｇ、１ｈで共用されていて、比較
器２７よりも高価格で大型のタイマが１つで済むので、
前記第１の実施の形態に比較して、低価格及び小型化が
可能である利点を有する。従って、技術的効果、製品の
開発期間及び製品コストの全てを考慮すると、本実施の
形態が製品化に適している。
【００４３】（第３の実施の形態）続いて、本発明の第
３の実施の形態を説明する。図５は本実施の形態のＰＷ
Ｍ信号生成回路の内部構成を示す。本実施の形態では、
前記第２の実施の形態のタイマ２５を不要にしたもので
ある。
【００４４】すなわち、図５のＰＷＭ信号生成回路で
は、各ＡＤ変換器１ｇ、１ｈに対応して、各々、タイマ
周期設定レジスタ２６及び比較器２８が配置されるが、
図３のタイマ２５は配置されず、このタイマ２５のカウ
ント値に代えてカウンタ３のカウント値が比較器２８に
入力されている。従って、比較器（比較手段）２８は、
対応するタイマ周期設定レジスタ２６に設定されたタイ
マ周期をカウンタ３のカウント値と比較し、その両者が
一致した時に、対応するＡＤ変換器１ｇ又は１ｈにＡＤ
変換起動要因を出力して、その内部のＡＤ変換制御レジ
スタＡＤＣＴＲ１ｇａのビットＡＤＳＴを"１"にし、ア
ナログ・デジタル変換回路１ｇｂを動作させる。前記各
タイマ周期設定レジスタ２６には、第１の実施の形態の
タイマ周期設定レジスタ２２と同様に、何れかのデュー
ティ設定レジスタ（Ｕ相では７Ｕ）に設定されたデュー
ティ設定値を基準として、このデューティ設定値と所定
時間α又はβとに応じたタイマ周期がＣＰＵ１ａから周
期毎に設定される。例えば、ＡＤ変換器１ｇに対応する
タイマ周期設定レジスタ２６には、図６に示すように、
カウンタ３の所定カウント値（同図では零値）を基準と
した場合には、Ｗ相のデューティ設定値と所定時間αと
に応じたタイマ周期Ａが設定され、ＡＤ変換器１ｈに対
応するタイマ周期設定レジスタには、Ｖ相のデューティ
設定値と所定時間αとに応じたタイマ周期Ｂが設定され
る。
【００４５】従って、本実施の形態では、前記第１の実
施の形態と同様の作用を奏すると共に、前記第２の実施
の形態と比較して、１つのタイマ２５の追加をも不要に
なり、より低価格になるメリットがある。一方、カウン
タ３のカウント信号を取り出して各比較器２８に出力す
る必要があるため、図１４に示したＰＷＭ信号生成回路
の基本構成を変更する必要が生じ、その分、製品の開発
期間は長くなる。
【００４６】（第４の実施の形態）次に、本発明の第４
の実施の形態を説明する。図７は本実施の形態のＰＷＭ
信号生成回路の内部構成を示す。本実施の形態では、前
記第２の実施の形態のタイマ周期設定レジスタ２６に設
定するタイマ周期を、ＣＰＵ１ａではなく、タイマ周期
設定回路により行うようにハードウエア構成を追加した
ものである。
【００４７】すなわち、図７において、タイマ周期設定
回路（タイマ周期設定手段）３０は、Ｕ相、Ｖ相及びＷ
相のデューティ設定レジスタ（Ｕ相では７Ｕ）に設定さ
れたデューティ設定値を受け、これらデューティ設定値
のうち予め定めた１つのデューティ設定値と所定時間α
又はβとに基づいて既述の通りタイマ周期を決定し、こ
のタイマ周期を対応するタイマ周期設定レジスタ２６に
格納する。
【００４８】従って、本実施の形態では、タイマ周期設
定回路３０が自動的にタイマ周期を対応するタイマ周期
設定レジスタ２６に格納するので、ＣＰＵ１ａによるタ
イマ周期の演算及びタイマ周期設定レジスタ２６への格
納操作が不要になり、ＣＰＵ１ａの負担を更に軽減する
ことが可能である。
【００４９】また、本実施の形態では、第３の実施の形
態のＰＷＭ信号生成回路に対してタイマ周期設定回路３
０を付加したが、前記第１又は第２の実施の形態のタイ
ミング設定回路７、９（図１及び図３参照）に対してタ
イマ周期設定回路３０を付加しても良いのは勿論であ
る。
【００５０】（第５の実施の形態）最後に、本発明の第
５の実施の形態を説明する。本実施の形態では、既述の
４つの実施の形態とは異なって、生成される同相のＰＷ
Ｍ信号間にデッドタイムが挿入される場合には、Ｕ相、
Ｖ相及びＷ相のＰＷＭ信号のＯＮ、ＯＦＦの組合せの変
化時にデッドタイムが挿入されることに着目し、このデ
ッドタイムの挿入後の設定時間の経過後に電流計測値の
ＡＤ変換を開始させるようにしたものである。
【００５１】図８は本実施の形態のＰＷＭ信号生成回路
の内部構成を示す。同図では、図１４に示した基本構成
に加えて、ＡＤ変換器１ｇ、１ｈに対応して各々ディレ
イ挿入回路（ディレイ挿入手段）３５が配置される。Ａ
Ｄ変換器１ｇに対応するディレイ挿入回路３５は、例え
ばＵ相のデッドタイム挿入回路１０ｕの出力信号を受け
て、このデッドタイム挿入回路１０ｕによるデッドタイ
ムの挿入後に設定時間γを計測する。また、ＡＤ変換器
１ｈに対応するディレイ挿入回路３５は、例えばＶ相の
デッドタイム挿入回路の出力信号を受けて起動を開始
し、そのデッドタイム挿入後に設定時間δを計測する。
これらのディレイ挿入回路３５は、設定時間γ又はδの
経過時にＡＤ変換起動要因を発生して、これを対応する
ＡＤ変換器１ｇ、１ｈに出力して、その内部のＡＤ変換
制御レジスタＡＤＣＴＲ１ｇａのビットＡＤＳＴを"１"
にし、アナログ・デジタル変換回路１ｇｂを動作させ
る。
【００５２】従って、本実施の形態では、図９に示すよ
うに、時間Ｔ１においてＶ相のＰＷＭ信号に対してデッ
ドタイムの挿入が開始されると、その挿入終了後にＶ相
に対応するディレイ挿入回路３５が起動を開始して、設
定時間δが経過した時点で対応するＡＤ変換器１ｇに信
号が出力されて、ＡＤ変換器１ｇによるモータＭの供給
電流値のＡＤ変換が開始される。同様に、時間Ｔ２にお
いてＵ相のＰＷＭ信号に対してデッドタイムの挿入が開
始されると、その挿入終了後にＵ相に対応するディレイ
挿入回路３５が起動を開始して、設定時間γが経過した
時点で対応するＡＤ変換器１ｈに信号が出力されて、Ａ
Ｄ変換器１ｈによるモータＭの供給電流値のＡＤ変換が
開始される。
【００５３】従って、本実施の形態においても、既述の
実施の形態と同様に、各ＡＤ変換器１ｇ、１ｈによるＡ
Ｄ変換のスタートタイミングが所期通り正確なるので、
モータＭの供給電流値を精度良く取得することができる
と共に、従来のようなＡＤ変換の開始タイミング測定処
理及びＡＤ変換開始処理への割り込みによるソフトウェ
ア処理が不要になって、モータ制御以外の電源制御やシ
ステム制御に遅延が生じることを有効に抑制することが
可能である。
【００５４】ここに、デッドタイムの長さは、一般的
に、制御対象のモータや回路により調整が必要であるの
で、インバータ制御回路では、通常、デッドタイムの長
さを変更できるようにデッドタイム測定用のタイマを備
えており、このデッドタイム測定後は次のデッドタイム
測定までタイマは空き状態になる。従って、このタイマ
をディレイ測定用として兼用することが可能である。よ
って、ディレイ挿入回路としては独自に追加することな
く、特定のＰＷＭ信号のＯＮ、ＯＦＦの組合せ時にモー
タＭの供給電流のＡＤ変換をスタートさせることが可能
である。
【００５５】尚、以上の説明では、ＡＤ変換器１ｇ、１
ｈの個数を２個としたが、３個、又は必要に応じて４個
以上としても良いのは勿論である。更に、本発明は、モ
ータＭの制御に限定されず、その他、種々の制御対象に
対してインバータ制御するものに同様に適用できる。
【００５６】
【発明の効果】以上説明したように、請求項１〜１０記
載の発明のインバータ制御用半導体装置によれば、ハー
ドウェア構成により所望通りの時刻でセンサの計測値の
ＡＤ変換を開始することができるので、センサの計測値
を精度良く取得できると共に、ＣＰＵの負担を軽減して
ＣＰＵが行う他の制御に遅延が生じることを有効に抑制
できる。
【００５７】特に、請求項２記載の発明によれば、ＡＤ
変換の開始を複数のタイミングで行う場合に、それらの
ＡＤ変換の開始タイミングが極めて近接するときであっ
ても、これらのＡＤ変換開始タイミングで確実にＡＤ変
換を行うことができる。
【００５８】更に、請求項５及び７記載の発明によれ
ば、新たに備えるタイマ手段を１個に制限又は不要にし
たので、低価格及び小型化が可能である。
【００５９】加えて、請求項９記載の発明によれば、タ
イマ周期設定手段を別途設けて、タイマ手段のタイマ周
期をＣＰＵとは別に設定したので、ＣＰＵの負担を一層
軽減することが可能である。
【００６０】また、請求項１０記載の発明によれば、デ
ッドタイム挿入後の設定時間の経過時にＡＤ変換起動要
因を発生するようにしたので、ＣＰＵによることなく、
ＰＷＭ信号の任意のＯＮ、ＯＦＦの組合せの時点でセン
サの計測値をＡＤ変換することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態のインバータ制御用
半導体装置に備えるＰＷＭ信号生成回路の内部構成を示
す図である。
【図２】同ＰＷＭ信号生成回路におけるＰＷＭ信号及び
ＡＤ変換のタイミングを示す図である。
【図３】本発明の第２の実施の形態のインバータ制御用
半導体装置に備えるＰＷＭ信号生成回路の内部構成を示
す図である。
【図４】同ＰＷＭ信号生成回路におけるＰＷＭ信号及び
ＡＤ変換のタイミングを示す図である。
【図５】本発明の第３の実施の形態のインバータ制御用
半導体装置に備えるＰＷＭ信号生成回路の内部構成を示
す図である。
【図６】同ＰＷＭ信号生成回路におけるＰＷＭ信号及び
ＡＤ変換のタイミングを示す図である。
【図７】本発明の第４の実施の形態のインバータ制御用
半導体装置に備えるＰＷＭ信号生成回路の内部構成を示
す図である。
【図８】本発明の第５の実施の形態のインバータ制御用
半導体装置に備えるＰＷＭ信号生成回路の内部構成を示
す図である。
【図９】同ＰＷＭ信号生成回路におけるＰＷＭ信号及び
ＡＤ変換のタイミングを示す図である。
【図１０】本発明のインバータ制御用半導体装置を使用
した場合のＡＤ変換についてのＣＰＵ処理を示す図であ
る。
【図１１】本発明のインバータ制御用半導体装置におけ
るＡＤ変換器の内部構成を示す図である。
【図１２】インバータ制御用半導体装置（マイクロコン
ピュータ）の基本構成例を示す図である。
【図１３】インバータ制御用半導体装置を用いてＰＷＭ
信号を生成する様子を示す図である。
【図１４】従来のＰＷＭ信号生成回路の一例を示す図で
ある。
【図１５】インバータ制御回路の構成例を示す図であ
る。
【図１６】従来のＰＷＭ信号生成回路の一構成例及びＡ
Ｄ変換の制御系を示す図である。
【図１７】従来のインバータ制御用半導体装置における
ＡＤ変換器の内部構成を示す図である。
【図１８】従来のインバータ制御用半導体装置を使用し
た場合のＡＤ変換についてのＣＰＵ処理を示す図であ
る。
【符号の説明】
１ インバータ制御用マイクロコンピュ
ータ １ａ ＣＰＵ １ｄ タイマ １ｇ、１ｈ ＡＤ変換器 １ｇａ ＡＤ変換制御レジスタ １ｇｂ アナログ・デジタル変換回路 １ｉ ＰＷＭ信号生成回路 ３ カウンタ ４ キャリア設定レジスタ ７ｕ デューティ設定レジスタ １０ｕ デッドタイム挿入回路 １６、１７ センサ Ｍ モータ ２１、２５ タイマ（タイマ手段） ２２ タイマ周期設定レジスタ（タイマ周
期格納手段） ２７、２８ 比較器（比較手段） ３０ タイマ周期設定回路（タイマ周期設
定手段） ３５ ディレイ挿入回路（ディレイ挿入手
段） ４０ ＡＤ変換起動要因発生手段 γ、δ 設定時間
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5B062 DD06 DD07 DD10 5H007 BB06 DB01 DB02 DB12 DB13 DC02 EA03

Claims (10)

    【特許請求の範囲】
  1. 【請求項１】 ＰＷＭ信号生成用のカウンタ及びデュー
    ティ設定レジスタを有するＰＷＭ信号生成回路と、 入力されるアナログ信号をデジタル信号に変換するＡＤ
    変換器とを備え、 前記ＡＤ変換器によりＡＤ変換されたデジタル信号に基
    づいて、前記ＰＷＭ信号生成回路で生成されるＰＷＭ信
    号のパルス幅を制御するようにしたインバータ制御用半
    導体装置において、 前記カウンタのカウンタ値が所定値の時、前記カウンタ
    から信号を受けて自動的に時間計測を開始するタイマ手
    段を備え、前記タイマ手段が設定タイマ周期を計測した
    ＰＷＭ信号の特定のＯＮ、ＯＦＦの組合せの時点で、前
    記ＡＤ変換器を起動させるＡＤ変換起動要因を発生する
    ＡＤ変換起動要因発生手段を備えたことを特徴とするイ
    ンバータ制御用半導体装置。
  2. 【請求項２】 前記ＡＤ変換器は複数備えられ、 ＰＷＭ信号の特定のＯＮ、ＯＦＦの組合せの時点と、少
    なくとも他の１つの特定のＰＷＭ信号のＯＮ、ＯＦＦの
    組合せの時点とで、各々、ＡＤ変換起動要因発生手段か
    らＡＤ変換起動要因を発生することを特徴とする請求項
    １記載のインバータ制御用半導体装置。
  3. 【請求項３】 前記タイマ手段のタイマ周期は、前記デ
    ューティ設定レジスタに設定されるデューティ設定値に
    基づいて演算され、 前記ＡＤ変換起動要因発生手段は、前記演算されたタイ
    マ手段のタイマ周期を格納するタイマ周期格納手段を備
    えることを特徴とする請求項２記載のインバータ制御用
    半導体装置。
  4. 【請求項４】 前記ＡＤ変換起動要因発生手段におい
    て、 前記タイマ手段及び前記タイマ周期格納手段は、各々、
    前記ＡＤ変換器に対応して同数個備えられ、 前記各タイマ手段は、対応するタイマ周期格納手段に格
    納されたタイマ周期を計測した時点でＡＤ変換起動要因
    を発生して対応するＡＤ変換器に出力することを特徴と
    する請求項３記載のインバータ制御用半導体装置。
  5. 【請求項５】 前記ＡＤ変換起動要因発生手段におい
    て、 前記タイマ手段は１個備えられると共に、 前記タイマ周期格納手段は前記ＡＤ変換器と同数個備え
    られ、更に、 前記タイマ周期格納手段と同数個備えられた比較手段を
    有し、 前記各比較手段は、対応するタイマ周期格納手段に格納
    されたタイマ周期と前記タイマ手段の計測値とを比較
    し、一致したときＡＤ変換起動要因を発生して対応する
    ＡＤ変換器に出力することを特徴とする請求項３記載の
    インバータ制御用半導体装置。
  6. 【請求項６】 インバータ制御用半導体装置は元々タイ
    マ手段を備えていて、 前記ＡＤ変換起動要因発生手段のタイマ手段は、前記元
    々備えるタイマ手段により兼用されることを特徴とする
    請求項１、２、３、４又は５記載のインバータ制御用半
    導体装置。
  7. 【請求項７】 前記ＡＤ変換起動要因発生手段におい
    て、 前記タイマ周期格納手段は前記ＡＤ変換器と同数個備え
    られ、更に、 前記タイマ周期格納手段に対応して同数個備えられる比
    較手段を有し、 前記比較手段は、前記ＰＷＭ信号生成回路のＰＷＭ信号
    生成用カウンタのカウンタ値と、対応するタイマ周期格
    納手段のタイマ周期とを比較し、一致するときＡＤ変換
    起動要因を発生して、対応するＡＤ変換器に出力するこ
    とを特徴とする請求項３記載のインバータ制御用半導体
    装置。
  8. 【請求項８】 インバータ制御用半導体装置は元々ＣＰ
    Ｕを有し、 前記ＣＰＵが、前記デューティ設定レジスタに設定され
    るデューティ設定値に基づいて、前記タイマ周期格納手
    段に格納するタイマ周期を演算することを特徴とする請
    求項３記載のインバータ制御用半導体装置。
  9. 【請求項９】 前記ＰＷＭ信号生成回路のデューティ設
    定レジスタから、このデューティ設定レジスタに設定さ
    れたデューティ設定値の信号を受け、このデューティ設
    定値に基づいて前記タイマ手段のタイマ周期を設定し、
    このタイマ周期を前記タイマ周期格納手段に格納するタ
    イマ周期設定手段を備えたことを特徴とする請求項３記
    載のインバータ制御用半導体装置。
  10. 【請求項１０】 ＰＷＭ信号生成用のカウンタ、デュー
    ティ設定レジスタ及びデッドタイム挿入回路を有するＰ
    ＷＭ信号生成回路と、 入力されるアナログ信号をデジタル信号に変換するＡＤ
    変換器とを備え、 前記ＡＤ変換器によりＡＤ変換されたデジタル信号に基
    づいて、前記ＰＷＭ信号生成回路で生成されるＰＷＭ信
    号のパルス幅を制御すると共に、生成される同相のＰＷ
    Ｍ信号間にデッドタイムを挿入するようにしたインバー
    タ制御用半導体装置において、 前記デッドタイム回路の出力を受け、デッドタイムの挿
    入後の設定時間の経過時に、ＡＤ変換起動要因を発生し
    て前記ＡＤ変換器に出力するディレイ挿入手段を備えた
    ことを特徴とするインバータ制御用半導体装置。
JP2002003247A 2002-01-10 2002-01-10 インバータ制御用半導体装置 Expired - Lifetime JP3897598B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2002003247A JP3897598B2 (ja) 2002-01-10 2002-01-10 インバータ制御用半導体装置
US10/336,814 US6661364B2 (en) 2002-01-10 2003-01-06 Semiconductor device for inverter controlling
CNB031014658A CN100365615C (zh) 2002-01-10 2003-01-09 反相器控制用半导体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002003247A JP3897598B2 (ja) 2002-01-10 2002-01-10 インバータ制御用半導体装置

Publications (2)

Publication Number Publication Date
JP2003209975A true JP2003209975A (ja) 2003-07-25
JP3897598B2 JP3897598B2 (ja) 2007-03-28

Family

ID=19190857

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002003247A Expired - Lifetime JP3897598B2 (ja) 2002-01-10 2002-01-10 インバータ制御用半導体装置

Country Status (3)

Country Link
US (1) US6661364B2 (ja)
JP (1) JP3897598B2 (ja)
CN (1) CN100365615C (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008263713A (ja) * 2007-04-12 2008-10-30 Shindengen Electric Mfg Co Ltd スイッチング電源回路、スイッチング電源回路の制御方法および制御プログラム
JP2009095206A (ja) * 2007-10-12 2009-04-30 Nec Electronics Corp インバータ制御回路とその制御方法

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050056125A (ko) * 2003-12-09 2005-06-14 마쯔시다덴기산교 가부시키가이샤 인버터 제어 장치 및 인버터 제어 방법
US20060034364A1 (en) * 2004-08-13 2006-02-16 Breitzmann Robert J Carrier synchronization to reduce common mode voltage in an AC drive
US7382384B2 (en) * 2004-12-07 2008-06-03 Eastman Kodak Company OLED displays with varying sized pixels
JP2007193928A (ja) * 2005-12-19 2007-08-02 Matsushita Electric Ind Co Ltd 半導体記憶装置
CN100440713C (zh) * 2006-12-22 2008-12-03 清华大学 一种减小共模电压的两相pwm调制方法
CN102184272B (zh) * 2011-01-28 2012-11-14 金华职业技术学院 一种虚拟测控***
JP5901926B2 (ja) * 2011-10-05 2016-04-13 ルネサスエレクトロニクス株式会社 Ｐｗｍ出力装置及びモータ駆動装置
DE102014200982B4 (de) * 2014-01-21 2023-03-02 Valeo Eautomotive Germany Gmbh Getaktetes Energiewandeln
JP6632488B2 (ja) * 2016-07-20 2020-01-22 株式会社デンソーテン 制御装置およびａｄ変換制御方法
CN115865060B (zh) * 2023-02-22 2023-06-06 广东亚数智能科技股份有限公司 一种pwm信号生成方法、电路、控制芯片及加工设备

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2804402B2 (ja) * 1992-03-06 1998-09-24 三菱電機株式会社 アナログデジタル変換装置
JP3240535B2 (ja) * 1993-06-18 2001-12-17 日本電産シバウラ株式会社 モータの相電流検出装置
JPH0895710A (ja) * 1994-09-26 1996-04-12 Fujitsu Ltd Ａｄコンバータの制御装置及び制御方法
JP3130440B2 (ja) * 1995-01-31 2001-01-31 株式会社三協精機製作所 交流電動機の電流検出方法
JPH08272765A (ja) 1995-03-30 1996-10-18 Hitachi Ltd 半導体集積回路及びモータ駆動制御回路
US5745062A (en) * 1995-08-10 1998-04-28 Zircon Corporation Pulse width modulation analog to digital converter
US6118302A (en) * 1996-05-28 2000-09-12 Altera Corporation Interface for low-voltage semiconductor devices
US6025737A (en) * 1996-11-27 2000-02-15 Altera Corporation Circuitry for a low internal voltage integrated circuit
JPH11136950A (ja) * 1997-10-27 1999-05-21 Fuji Electric Co Ltd Ｐｗｍインバータの出力電流サンプリング方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008263713A (ja) * 2007-04-12 2008-10-30 Shindengen Electric Mfg Co Ltd スイッチング電源回路、スイッチング電源回路の制御方法および制御プログラム
JP2009095206A (ja) * 2007-10-12 2009-04-30 Nec Electronics Corp インバータ制御回路とその制御方法

Also Published As

Publication number Publication date
CN1432939A (zh) 2003-07-30
JP3897598B2 (ja) 2007-03-28
CN100365615C (zh) 2008-01-30
US20030128146A1 (en) 2003-07-10
US6661364B2 (en) 2003-12-09

Similar Documents

Publication Publication Date Title
TWI465043B (zh) 含有脈波寬度調變模組之數位處理器，該模組具有動態可調整的相位補償能力、高速運算及多脈波寬度調變工作週期暫存器之同步更新
US6791305B2 (en) Switching power supply control circuit and switching power supply using same
US7737688B2 (en) Magnetic field detecting apparatus
JP2003209975A (ja) インバータ制御用半導体装置
US9939325B2 (en) Ratio meter of a thermal sensor
JP2003273735A (ja) Ａ／ｄ変換方法及び装置
JP2013055620A (ja) 電流制御装置
US8139385B2 (en) Inverter control circuit and control method thereof
US20040129957A1 (en) Semiconductor device and control method
JP5036056B2 (ja) タイマユニット回路及びその使用方法
JP2004357450A (ja) Ｐｗｍ回路およびマイクロコントローラ
JP2002165476A (ja) インバータ制御用半導体装置および制御方法
US7242341B2 (en) Analog-to-digital converter and analog-to-digital conversion method
US6249173B1 (en) Temperature stabilizing circuit
US8050543B2 (en) Trigger mechanism for current acquisition used for motor control applications
JP4509535B2 (ja) 半導体装置および制御方法
US8791850B2 (en) Analog-to-digital conversion with multiple kernels
JP5800126B2 (ja) パルス発生回路、集積回路装置、検出装置
JPH1131968A (ja) Ａｄ変換器
JP2001178176A (ja) サーボモータの制御装置
JP2003164192A (ja) 三相ブラシレスモータ制御装置
JP3622703B2 (ja) パルス列生成方法とその装置およびこれを用いたモ−タ回転速度指令生成装置
JP2000228493A (ja) 温度安定化回路
JPH0446569A (ja) 汎用インバータの周波数設定装置
JPH09322578A (ja) モータの速度制御信号発生回路

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20041124

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060628

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060718

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060915

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20061205

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20061219

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 3897598

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110105

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120105

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130105

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130105

Year of fee payment: 6

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term