JP2003188174A

JP2003188174A - 半導体装置及びその製造方法

Info

Publication number: JP2003188174A
Application number: JP2001386373A
Authority: JP
Inventors: Hidetoshi Muramoto; 村本　　英俊; Yoshihiko Isobe; 良彦磯部; Yasushi Tanaka; 靖士田中
Original assignee: Denso Corp
Current assignee: Denso Corp
Priority date: 2001-12-19
Filing date: 2001-12-19
Publication date: 2003-07-04

Abstract

(57)【要約】【課題】パターンの制約が少なく、配線ダミーパ
ターン以外に新たな工程の追加をすることなく、工程
の複雑化を回避し、他の配線層に依存せず、従来方
法よりもいずれの電位にも固定されないものを減少させ
るように電位固定された配線ダミーパターンを形成す
る。【解決手段】実拡散パターンを有する半導体装置上に
拡散ダミーパターン９を形成する。それらの上に層間絶
縁膜１０を形成し、層間絶縁膜にスルーホール１１を形
成する。そして、この層間絶縁膜の上に実配線パターン
１及び配線ダミーパターン２を形成する。このとき、配
線ダミーパターン２を拡散ダミーパターン９にオーバラ
ップするように配置し、配線ダミーパターンをスルーホ
ール１１を介して拡散ダミーパターン９と電気的に接続
させる。これにより、電位固定された配線ダミーパター
ン２を形成することができる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、微細素子の配線や
層間膜の加工を行う半導体装置の製造方法に関するもの
である。

【０００２】

【従来の技術及び発明が解決しようとする課題】半導体
素子の高集積化、微細化に伴い、半導体装置上の同一面
でのパターン密度のばらつきによる加工上の問題が顕在
化しつつある。例えば、配線層のエッチング工程におい
て、エッチング具合が配線パターンの疎密に依存するた
めに、エッチング過剰や不足などが発生する。また、Ｃ
ＭＰ（Chemical Mechanical Polishing）などによる層
間膜の平坦化工程においても、配線パターンの疎密によ
って、ディッシングと呼ばれる膜厚の不均一が発生す
る。

【０００３】従来では、これらに対して半導体装置上の
配線パターンの疎な部分に、配線ダミーパターンを設置
し、面内の疎密差を緩和することで対応している。

【０００４】ところが、これらの配線ダミーパターンは
層間膜に周囲を囲まれ、いずれの電位にも固定されてい
ない。このため、これらの配線ダミーパターンと実配線
パターンとの間の寄生容量が大容量となり、これが大き
な抵抗となるので回路動作速度の低下を引き起こす。ま
た、実配線パターンの電位変化によって、この寄生容量
により結合される配線ダミーパターンの電位も変動す
る。これが回路動作に影響を与えるので動作不安定とな
る。また、寄生容量値の付加は信号速度に影響するので
信号遅延値の正確な見積もりが難しく、ＬＳＩの設計計
算が困難である。

【０００５】これらを解決する手段として、例えば、特
開平６−６９２０１号公報に示される配線ダミーパター
ンと実配線パターンとの間隔を大きくする等により寄生
容量を減少させる方法と、特開２０００−２８６２６３
号公報に示される配線ダミーパターンを設置しＣＭＰに
よる平坦化終了後に設置した配線ダミーパターンを除去
することで、その部分を空洞化して寄生容量を排除する
方法とがある。

【０００６】しかしながら、特開平６−６９２０１号公
報の場合では、パターンが制約を受けるためレイアウト
設計ルールが複雑となり、パターン検出プログラム等の
特殊なツールが必要である。特開２０００−２８６２６
３号公報の場合では、平坦化終了後に配線ダミーパター
ンを除去する工程を追加しなければならないことと、空
洞箇所の信頼性を確保しなければならない等の問題があ
る。

【０００７】また、寄生容量が発生しないように配線ダ
ミーパターンに代えて別の絶縁体を設置する方法もある
が、この場合、配線ダミーパターンを形成するときより
も製造工程が大変複雑になってしまう問題がある。

【０００８】このように寄生容量を除去する方法、もし
くは寄生容量を発生させない方法では、設計ルールや製
造工程が複雑となってしまう。

【０００９】一方、他の手段として、特開平８−２１３
７６３号公報に示されるように多層構造において他の配
線層を通じて配線ダミーパターンの電位を固定する方法
や、特開平１１−３１２７３８号公報に示されるように
半導体装置上に配線格子を設け、その全ての配線格子上
に電位固定されたダミー配線パターンを配置し、そして
必要な箇所に実配線パターンを配置し、その後、実配線
パターンの周囲の配線ダミーパターンを削除することで
実配線パターンと配線ダミーパターンとを非接続とする
配線のレイアウトを作成する方法とがある。

【００１０】このように配線ダミーパターンの電位を固
定した場合は、各配線間の寄生容量値が均一となるため
に、回路動作の大きな低下や動作不安定を抑制すること
ができ、また、ＬＳＩ設計の計算が可能となる。

【００１１】ところが、特開平８−２１３７６３号公報
の方法では、配線ダミーパターンの電位が固定される層
とは別の他の配線層が必要となる。また、それにより、
他の配線層にレイアウトの制約がでてしまうという問題
がある。

【００１２】特開平１１−３１２７３８号公報の方法で
は、平面上で配線レイアウトを作成しているので、例え
ば、ループ状に形成された実配線パターンの内側に配線
ダミーパターンを配置したときのように、配線ダミーパ
ターンが電気的に孤立してしまう場合が生じる。

【００１３】本発明は上記点に鑑みて、パターンの制
約を少なくすること、配線ダミーパターンの形成以外
に、新たな工程を追加する必要がないこと、工程が複
雑にならないこと、他の配線層に依存しないこと、
いずれの電位にも固定されない配線ダミーパターンを減
少させること、を全て満たすように電位固定された配線
ダミーパターンがレイアウトされた半導体装置及びその
製造方法を提供することを目的とする。

【００１４】

【課題を解決するための手段】上記目的を達成するた
め、請求項１に記載の発明では、半導体層（４、５）を
有する半導体基板（３）を用意する工程と、半導体層の
表層部に複数のトレンチ（６）を形成することで、実拡
散パターン（８）及び拡散ダミーパターン（９）を形成
する工程と、半導体層の上に層間絶縁膜（１０）を形成
し、この層間絶縁膜に複数のスルーホール（１１）を形
成する工程と、この層間絶縁膜上において、実配線パタ
ーンを実拡散パターンにオーバラップするように配置し
て、スルーホールを介して実拡散パターンと電気的に接
続させると共に、配線ダミーパターンを拡散ダミーパタ
ーンにオーバラップするように配置して、スルーホール
を介して拡散ダミーパターンと電気的に接続させる工程
とを有することを特徴としている。

【００１５】この方法では、配線ダミーパターンをこの
下の位置に存在する拡散ダミーパターンと接続させてい
るだけなので、配線ダミーパターンへの制約が少なく、
配線の設計ルールが複雑ではない。また、実配線パター
ンとはほぼ独立して配線ダミーパターンの設計が行える
ことから、実配線パターンのレイアウトに及ぼす影響も
少なく、レイアウト設計の自由度が高い。

【００１６】また、拡散ダミーパターンは多くの半導体
装置でＳＴＩ−ＣＭＰ平坦化において形成されており、
このような半導体装置の製造においては、配線ダミーパ
ターンを形成する以外で特に新たな工程を追加する必要
がない。また、配線ダミーパターンのかわりに絶縁体の
パターンを形成するときのように複雑な製造工程を必要
としない。

【００１７】また、この方法では、配線ダミーパターン
の電位を固定するために他の配線層を必要とせず、同一
層内にて、実配線パターンと電位固定された配線ダミー
パターンとのレイアウトを作成することができる。これ
により、他の配線層への配線レイアウトの制約がない。

【００１８】また、ループ状の実配線パターンの内部に
配置される場合のように、従来では、電気的に孤立して
いた配線ダミーパターンであっても電位を固定すること
ができる。

【００１９】さらに請求項２のように配線ダミーパター
ンを複数形成してもよく、また、この複数の配線ダミー
パターンのうち少なくとも１つを複数の拡散ダミーパタ
ーンにオーバラップして形成し、この複数の拡散ダミー
パターンと電気的に接続させてもよい。

【００２０】そして、請求項１又は請求項２に記載の発
明により、請求項３又は請求項４に記載の半導体装置が
得られる。

【００２１】なお、上記各手段の括弧内の符号は、後述
する実施形態に記載の具体的手段との対応関係を示すも
のである。

【００２２】

【発明の実施の形態】（第１実施形態）図１に本発明の
一実施形態を適用して形成された半導体装置の一領域を
半導体基板の上方から見たときの配線レイアウトパター
ンを示す。なお、斜線領域が各種の配線パターンであ
る。

【００２３】図１では、半導体装置の表面上に、実配線
パターン１が形成されている。この実配線パターン１と
して、例えば、信号線１ａとＧｒａｎｄ線１ｂとが配置
されている。そして、信号線１ａとＧｒａｎｄ線１ｂが
配置されていない領域に、配線ダミーパターン２として
複数の略矩形状の配線ダミーパターン２ａと、略矩形状
のものを複数個接続させた形状の配線ダミーパターン２
ｂと、Ｇｒａｎｄ線１ｂと接続されている略矩形状の配
線ダミーパターン２ｃとが形成されている。

【００２４】図２に図１の半導体装置の一部分の断面図
を示す。半導体基板３の上に第１半導体層４のＰ型ウェ
ル４ａが形成されており、さらにその上には第２半導体
層５が形成されている。これら第１、第２半導体層によ
り半導体層が構成されている。そして、第２半導体層５
の表面からＰ型ウェル４ａに貫通しているトレンチ６が
形成されている。このとき、第２半導体層５にはトレン
チ６に囲まれており、このトレンチ６とお互いの側壁を
共有する凸部が形成されている。この凸部のうち、半導
体素子が形成される領域を以下では、実拡散パターン８
と呼ぶこととする。この実拡散パターン８はＳＴＩ（Sh
allow Trench Isolation）と呼ばれるトレンチ６に形成
された絶縁膜７によって周りから電気的に分離されてい
る。また、凸部のうち、半導体素子を形成する目的で形
成されたものではない領域を以下では拡散ダミーパター
ン９と呼ぶこととする。

【００２５】ここで、拡散ダミーパターン９を説明する
ために、図３（ａ）、（ｂ）にそれぞれ拡散ダミーパタ
ーンを有しない半導体装置と拡散ダミーパターンを有す
る半導体装置との各主要領域の断面図を示す。

【００２６】半導体素子の形成されている領域をトレン
チ内に形成した絶縁膜７で取り囲むことで、周りの領域
と電気的に分離している半導体装置において、図３
（ａ）に示されるように拡散ダミーパターン９が形成さ
れていない場合、第２半導体層の表層には凸部の密度が
密な領域と疎な領域とができてしまう。このため、トレ
ンチ６内を絶縁膜７で埋めるようにこれらの上に絶縁膜
７を形成し、この絶縁膜７のＣＭＰによる平坦化を行う
と、疎な領域と密な領域との研磨速度の違いにより、疎
な領域では研磨過多が発生してしまう。

【００２７】そこで、これを防止する目的で図３（ｂ）
に示すように半導体表層面での凸部の疎密を緩和するよ
うに、拡散ダミーパターンが疎な領域に形成される。

【００２８】そして、図２では、実拡散パターン８、拡
散ダミーパターン９の上に層間絶縁膜１０が形成されて
いる。さらにその上には実配線パターン１及び配線ダミ
ーパターン２が形成されている。

【００２９】図１の配線ダミーパターン２ａ、２ｂは図
２に示すように拡散ダミーパターン９とオーバラップし
ており、配線ダミーパターン２ａ、２ｂは層間絶縁膜１
０に形成されたスルーホール１１を介して拡散ダミーパ
ターンと電気的に接続されている。また、ここでは、拡
散ダミーパターン９を構成している第２半導体層５は、
その下側のＰ型ウェル層４ａと同じ導電型とされてい
る。そして、そのＰ型ウェル層４ａは図示していないが
接地電位とされている半導体基板と同じ導電型であるこ
とから、配線ダミーパターン２は基板（接地）電位に固
定されている。

【００３０】また、図１の配線ダミーパターン２ｃもＧ
ｒａｎｄ線１ｂと接続されていることから、Ｇｒａｎｄ
（接地）電位に固定されている。

【００３１】このように配線ダミーパターン２ａ、２ｂ
は拡散ダミーパターン９に接続されることで電位が固定
されているので、配線ダミーパターンと実配線パターン
との間の寄生容量はどの領域においても均一となる。ま
た、配線ダミーパターン２ｃも電気的に孤立することな
くＧｒａｎｄ線１ｂに接続されることで寄生容量が一定
となる。これにより、寄生容量の増加や動作不安定が抑
制され、また、ＬＳＩの設計計算が可能となる。

【００３２】次に図４〜図８に図１の半導体装置上の配
線レイアウト設計する際の各過程における配線レイアウ
ト図を示す。以下では、これらの図を用いて配線レイア
ウト方法を説明する。

【００３３】まず図４に示す過程では、例えば略矩形状
の拡散ダミーパターン９の上に同一の形状の配線ダミー
パターン２０がぴったりと重なった状態を１組として、
隣の組と接触しない程度の一定間隔で、配線ダミーパタ
ーン２０と拡散ダミーパターン９を半導体装置全体に敷
き詰めるように配置する。ただし、図４では配線ダミー
パターン２０と拡散ダミーパターン９とを区別できるよ
うに、便宜上ずらしている。なお、これらは後の工程で
スルーホール１１を介して接続させられるので、少なく
ともスルーホール１１の面積に相当する領域分が重なっ
ていればよく、ぴったりと重なっていなくても良い。

【００３４】また、このときの両ダミーパターン２０、
９の形状はそれぞれ略矩形状であるが他の形状でも良
い。また、両ダミーパターン２０、９を同一形状とする
のが最も簡単であるが、必要であればお互いを異なる形
状としても良い。

【００３５】次に図５に示す過程では、実拡散パターン
８を配置する。このとき、図４で配置された拡散ダミー
パターン９のうち、実拡散パターン８の位置と重なるも
のを配置しないこととする。なお、図５では、便宜上、
実拡散パターン８と拡散ダミーパターン９のみを示して
いる。

【００３６】一方、図６に示す過程では、信号線１ａと
Ｇｒａｎｄ線１ｂとを配置する。このとき、図６で配置
された配線ダミーパターン２０のうち、信号線１ａ、Ｇ
ｒａｎｄ線１ｂの位置と重なるものを配置しないことと
する。なお、図６においても便宜上、実配線パターン１
と実配線ダミーパターン２０のみを示している。

【００３７】そして、図７に示す過程では、配線ダミー
パターン２０のうち、下側に拡散ダミーパターン９が位
置する配線ダミーパターン２ａをスルーホール１１を介
して拡散ダミーパターン９と接続させるようにする。

【００３８】次に図８に示す過程では、配線ダミーパタ
ーン２０のうち、下側に拡散ダミーパターン９が位置し
ないものや、ポリシリコン配線の存在によりスルーホー
ル１１を介して拡散ダミーパターン９と接続させること
が不可能なものは、隣接している複数の配線ダミーパタ
ーンのうち、下側に拡散ダミーパターン９が位置してい
る配線ダミーパターン２ａに接続させて配線ダミーパタ
ーン２ｂを形成する。このとき、配線ダミーパターン２
ｂは拡散ダミーパターン９と接続される配線ダミーパタ
ーン２ａを含んだ構成となっている。これにより、拡散
ダミーパターン９が下側に位置しない配線ダミーパター
ンでも基板電位に固定することができる。

【００３９】なお、図８では、配線ダミーパターン２ｂ
は、複数の配線ダミーパターン２ａを含んだ構成とされ
ているが、配線ダミーパターン２ａを少なくとも１つ含
んでいればよい。また、配線ダミーパターン２ｂは１つ
であったが、これが複数個に分割された形状で形成され
ていても良い。この場合、それぞれの配線ダミーパター
ン２ｂに配線ダミーパターン２ａが１つ以上含まれてい
れば良い。

【００４０】そして、図７、８の過程でも配線ダミーパ
ターン２０を基板電位に接続できない場合、すなわち、
配線ダミーパターン２０のうち、下側に拡散ダミーパタ
ーン９が位置せず、さらに実配線パターン１に囲まれて
隣接の配線ダミーパターン２ａとも接続できなかった
り、あるいは隣接の配線ダミーパターンと接続させても
拡散ダミーパターン９とは接続させることが不可能な場
合は次の２つの方法にて対応する。

【００４１】１つ目の方法は、図８に示される配線ダミ
ーパターン２ｃのようにＧｒａｎｄ線１ｂに囲まれてい
る場合であれば、配線ダミーパターン２ｃをＧｒａｎｄ
線１ｂに接続させる。このようにして、配線ダミーパタ
ーン２ｃをＧｒａｎｄ（接地）電位に固定する。なお、
配線ダミーパターン２ｃが電源線に囲まれている場合で
も、配線ダミーパターン２ｃを電源線と接続してもよ
い。

【００４２】２つ目の方法は、例えば信号線１ａに囲ま
れているときのように寄生容量に影響が生じる等の理由
により、どの電位にも固定することが不可能である場合
は、この配線ダミーパターン２ｄを配置しない。この場
合では、実配線パターン１に取り囲まれていることか
ら、この領域の配線密度は高いことが想定されるので、
配線ダミーパターン２ｄを配置しなくても工程上の問題
は少ないと考えられる。

【００４３】しかしながら、配線ダミーパターン２ｄを
配置しないとすると、この領域での配線密度が低下する
懸念がある場合は、いずれの電位にも固定されない状態
で配線ダミーパターン２ｄを形成しても良い。このよう
な場合は稀であり、存在しても形成される領域は非常に
小さいと考えられるので、寄生容量には大きな影響はな
いと思われる。

【００４４】以上の方法により、最終的に図１に示すよ
うに、半導体装置上に必要な実配線が配置され、実配線
が配置されていない領域に固定電位とされた配線ダミー
パターンが配置されるレイアウトパターンが得られる。

【００４５】これにより、半導体層の表面上に実配線パ
ターン及び固定電位とされた配線ダミーパターンを形成
することができるので、半導体層の表面上の配線の疎密
を無くすことができる。また、回路動作の大幅な低下や
動作不安定を抑制することができる。また、ＬＳＩ設計
の計算が可能となる。

【００４６】この方法は、従来から形成されている拡散
ダミーパターン９を利用していることと、また、この拡
散ダミーパターン９と配線ダミーパターン２ａ、２ｂと
を接続させるためのスルーホール１１を形成しなければ
ならないが、これは実配線パターン１と素子部との接続
の為に設けるコンタクトホールと同時に形成すればよい
ことから、配線ダミーパターン２ａ、２ｂ、２ｃを形成
する工程以外を追加する必要がない。また、製造工程が
複雑化することもない。すなわち、レイアウト設計のと
きのデータ処理を考慮するだけで、既存の製造工程にて
半導体装置を製造することができる。

【００４７】また、この方法では、配線ダミーパターン
２の電位固定をする際に他の配線層を必要とせず、単層
で電位固定された配線ダミーパターン２のレイアウトを
することができる。このことから、多層構造に依存する
ことなく、他の層のレイアウトを制限することもない。

【００４８】さらに、ループ状の実配線パターン内に配
線ダミーパターン２を配置しても、配線ダミーパターン
２の下側に位置する拡散ダミーパターン９と接続させる
ことにより、配線ダミーパターン２を電位固定すること
ができる。これにより、従来の配線ダミーパターンの電
位の固定方法よりも、いずれの電位にも固定されない配
線ダミーパターンを減少させることができる。なお、小
さなループ状の実配線パターン内では、面積密度が高い
ので、配線ダミーパターン２を削除しても良い。

【００４９】また、このときのレイアウト設計では、例
えば、フォトマスク作成のデータ処理に組み合わせるこ
とにより、「存在すれば」、「存在しないならば」など
の判断処理は、単純なＡＮＤ／ＯＲ論理に置き換えるこ
とができる。このことから、配線ダミーパターンの設計
ルールが複雑ではないので、パターン検出プログラムな
どの特殊なツールが不要であり、汎用のレイアウト設計
ツールにて、電位固定された配線ダミーパターンを設計
することができる。

【００５０】また、実配線パターン１のレイアウトにほ
とんど影響を及ぼすことなく、必要な領域に配線ダミー
パターン１を配置することができる。従って、従来の実
配線レイアウトを使用するとき、多くの場合これを変更
する必要がない。また、新規に実配線レイアウトを設計
するときでも、レイアウトの制約が少ないので、設計の
自由度が高い。

【００５１】（第２実施形態）第１実施形態では、配線
ダミーパターン２を基板電位に固定していたが、必要に
応じ電源電位、または配線容量の影響が小さくなるよう
な電位に固定しても良い。

【００５２】図９に基板電位以外にも電位固定されてい
る配線ダミーパターンを有する半導体装置の断面図を示
す。例えば、図９の右側の部分のように配線ダミーパタ
ーン２ｅの下側の第１半導体層４がＮ型ウェル層４ｂと
なっており、このＮ型ウェル層４ｂが電源電位をとって
いる場合は、拡散ダミーパターン９を構成する第２半導
体層５の導電型をＮ型のウェル層４ｂと同じＮ型とする
ことで、この拡散ダミーパターン９と接続されている配
線ダミーパターン２ｅを電源電位に固定することができ
る。

【００５３】（他の実施形態）また、図９の中央付近の
配線ダミーパターン２ｆのように、配線ダミーパターン
を実拡散パターン８に接続されている実配線パターン１
と接続させても良い。この場合、配線ダミーパターン２
ｆの下側の拡散ダミーパターン９を構成する第２半導体
層５をＰ型ウェル層４ａと反対の導電型となるように形
成する。あるいは、配線ダミーパターン２ｆの下にコン
タクトホールを設けなくても良い。いずれの場合も、こ
の配線ダミーパターン２ｆは実拡散パターン８の領域の
電位に固定されるこのように同一の半導体装置内であっ
ても、複数の異なる電位に固定された配線ダミーパター
ンをレイアウトすることも可能である。

【００５４】また、多層配線の場合、その配線レイアウ
トの設計は、図６〜図８での拡散ダミーパターン９を下
層の配線ダミーパターンに置き換えて行えばよい。例え
ば、まず上記の実施形態で作成した配線レイアウトを第
１層目とし、その上の第２層目の配線レイアウトにおい
て、図８のように実配線パターン１と配線ダミーパター
ン２０とを作成する。そして、図７のように、第１層目
の配線ダミーパターンと重なる位置の配線ダミーパター
ン２ａをヴィアホール（スルーホール１１）を介して第
１層目の配線ダミーパターンと接続させる。

【００５５】また、図８のように下側に第１層目の配線
ダミーパターンが位置しない配線ダミーパターン２０を
第１層目の配線ダミーパターンと接続する配線ダミーパ
ターン２ａを含むように配線ダミーパターン２ｂを形成
し、第１層目の配線ダミーパターンと電気的に接続させ
る。さらに、電気的に孤立した配線ダミーパターンのう
ち、基板ラインもしくは電源ラインの実配線パターンと
接続できるものは接続させ、接続させられないものはそ
の箇所には配置しないか若しくは電気的に孤立したまま
で配置する。

【００５６】このような方法により、多層でも固定電位
とした配線ダミーパターンをレイアウト設計することが
可能である。このように多層構造とした場合でも、他の
層のレイアウトの制約は少ない。

【図面の簡単な説明】

【図１】本発明の第１実施形態を適用して形成された半
導体装置の一領域を半導体基板の上方から見たときの配
線レイアウトパターンを示す図である。

【図２】図１の半導体装置の一部分の断面図である。

【図３】拡散ダミーパターンを説明するための半導体装
置の主要部の断面図である。

【図４】図１の配線レイアウトの設計過程を示す図であ
る。

【図５】図４に続く配線レイアウトの設計過程を示す図
である。

【図６】図５に続く配線レイアウトの設計過程を示す図
である。

【図７】図６に続く配線レイアウトの設計過程を示す図
である。

【図８】図７に続く配線レイアウトの設計過程を示す図
である。

【図９】第２実施形態およびその他の実施形態を適用し
て形成された半導体装置の一部分の断面図である。

【符号の説明】

１…実配線パターン、２…配線ダミーパターン、３…半
導体基板、４…第１半導体層、５…第２半導体層、６…
トレンチ、７…絶縁膜、８…実拡散パターン、９…拡散
ダミーパターン、１０…層間絶縁膜、１１…スルーホー
ル。

───────────────────────────────────────────────────── フロントページの続き (72)発明者田中靖士愛知県刈谷市昭和町１丁目１番地株式会社デンソー内Ｆターム(参考） 5F033 KK01 QQ09 QQ37 UU01 VV02 XX01 XX02 XX23 5F038 CA18 CD02 CD05 CD10 CD13 EZ20 5F064 DD13 DD14 DD24 DD50 EE14 EE15 EE17 EE22 EE43 EE60

Claims

【特許請求の範囲】

【請求項１】半導体基板（３）上の半導体層（４、
５）の表層部に形成された複数のトレンチ（６）及び該
複数のトレンチ内に形成された絶縁膜（７）と、前記ト
レンチによって形成された前記半導体層による複数の凸
部のうち、半導体素子の形成領域に形成された実拡散パ
ターン（８）及び半導体素子の非形成領域に形成された
拡散ダミーパターン（９）と、前記半導体層の上に形成
された層間絶縁膜（１０）と、該層間絶縁膜の上に形成
された実配線パターン（１）及び配線ダミーパターン
（２）とを有する半導体装置の製造方法であって、前記半導体層（４、５）を有する前記半導体基板（３）
を用意する工程と、前記半導体層の表層部に前記複数のトレンチ（６）を形
成することで、実拡散パターン（８）及び拡散ダミーパ
ターン（９）を形成する工程と、前記半導体層の上に前記層間絶縁膜（１０）を形成し、
該層間絶縁膜に複数のスルーホール（１１）を形成する
工程と、前記層間絶縁膜上において、前記実配線パターンを前記
実拡散パターンにオーバラップするように配置して、前
記スルーホールを介して該実拡散パターンと電気的に接
続させると共に、前記配線ダミーパターンを前記拡散ダ
ミーパターンにオーバラップするように配置して、前記
スルーホールを介して該拡散ダミーパターンと電気的に
接続させる工程とを有することを特徴とする半導体装置
の製造方法。
【請求項２】前記配線ダミーパターン（２）を形成す
る工程において、前記配線ダミーパターンを複数形成
し、該配線ダミーパターンのうち少なくとも１つを複数
の前記拡散ダミーパターンにオーバラップして形成し、
該配線ダミーパターンを該複数の拡散ダミーパターンと
電気的に接続させることを特徴とする請求項１に記載の
半導体装置の製造方法。
【請求項３】実配線パターン（１）及び配線ダミーパ
ターン（２）を有する半導体装置であって、半導体基板（３）上に形成された半導体層（４、５）
と、前記半導体層の表層部に形成された複数のトレンチ
（６）及び前記複数のトレンチ内に形成された絶縁膜
（７）と、前記表層部で前記複数のトレンチに囲まれた凸部のう
ち、前記半導体層の半導体素子の形成領域に形成された
実拡散パターン（８）と、半導体素子の非形成領域に形
成された拡散ダミーパターン（９）と、前記半導体層の上に形成された層間絶縁膜（１０）と、前記層間絶縁膜に形成された複数のスルーホール（１
１）と、前記層間膜上に形成された実配線パターン（１）及び所
定形状の配線ダミーパターン（２）とを有し、前記実配線パターンが前記実拡散パターンとオーバラッ
プしており、前記スルーホールを介して該実拡散パター
ンと電気的に接続されていることと、前記配線ダミーパ
ターンが前記拡散ダミーパターンとオーバラップしてお
り、前記スルーホールを介して該拡散ダミーパターンと
電気的に接続されていることとを特徴とする半導体装
置。
【請求項４】前記配線ダミーパターン（２）は複数形
成されており、該配線ダミーパターンのうち少なくとも
１つが複数の前記拡散ダミーパターンにオーバラップし
て形成され、該配線ダミーパターンは該複数の拡散ダミ
ーパターンと電気的に接続されていることを特徴とする
請求項３に記載の半導体装置。