JP2003186436A - Electronic circuit and its driving method, electrooptical device, and electronic equipment - Google Patents
Electronic circuit and its driving method, electrooptical device, and electronic equipmentInfo
- Publication number
- JP2003186436A JP2003186436A JP2001385173A JP2001385173A JP2003186436A JP 2003186436 A JP2003186436 A JP 2003186436A JP 2001385173 A JP2001385173 A JP 2001385173A JP 2001385173 A JP2001385173 A JP 2001385173A JP 2003186436 A JP2003186436 A JP 2003186436A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- drain
- source
- gate
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 238000000034 method Methods 0.000 title claims abstract description 38
- 239000003990 capacitor Substances 0.000 claims description 23
- 230000006866 deterioration Effects 0.000 claims description 2
- 230000032683 aging Effects 0.000 claims 1
- 230000005611 electricity Effects 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 18
- 238000005401 electroluminescence Methods 0.000 description 14
- 239000010410 layer Substances 0.000 description 14
- 238000004519 manufacturing process Methods 0.000 description 10
- 230000001186 cumulative effect Effects 0.000 description 9
- 239000011229 interlayer Substances 0.000 description 5
- 239000010408 film Substances 0.000 description 4
- 238000002347 injection Methods 0.000 description 4
- 239000007924 injection Substances 0.000 description 4
- 239000000758 substrate Substances 0.000 description 3
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 238000004891 communication Methods 0.000 description 2
- 239000007791 liquid phase Substances 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000005525 hole transport Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000009832 plasma treatment Methods 0.000 description 1
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000007790 solid phase Substances 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】この発明は有機エレクトロル
ミネッセンス素子などの電流駆動素子に用いる電子回路
及びその駆動方法、電気光学装置、及び電子機器に関
し、とくに電流駆動素子に対して適切な駆動電流を供給
するための技術に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an electronic circuit used for a current driving element such as an organic electroluminescence element, a driving method therefor, an electro-optical device, and an electronic apparatus, and more particularly, to supplying an appropriate driving current to the current driving element. Technology for doing.
【０００２】[0002]
【従来の技術】近年、従来のＬＣＤ素子に変わる次世代
の発光デバイスとして、有機エレクトロルミネッセンス
素子が注目されている。有機エレクトロルミネッセンス
素子は、低消費電力であり、視野角依存性が少なく、自
発光型のため、これを表示パネルに応用した場合にはバ
ックライトや反射光が必要ないといった、様々な優れた
特性を有している。2. Description of the Related Art In recent years, an organic electroluminescence element has been attracting attention as a next-generation light emitting device replacing a conventional LCD element. Organic electroluminescent elements have low power consumption, low viewing angle dependence, and self-luminous type, so when they are applied to display panels, they do not require a backlight or reflected light, and have various excellent characteristics. have.
【０００３】ところで、よく知られているように、有機
エレクトロルミネッセンス素子は、いわゆる電流駆動素
子であり、このような電流駆動素子の駆動回路として
は、従来、図１６に示す回路が知られている。この回路
は、第１の電流駆動素子Ｌと、そのソースが第１の電流
駆動素子に接続しそのドレインが電源線Ｖに接続する第
１のトランジスタＴｒ１と、その一端が第１のトランジ
スタＴｒ１のゲートに接続しその他端が電源線Ｖに接続
する容量素子Ｃと、そのドレインが第１のトランジスタ
Ｔｒ１のゲートに接続しそのソースがデータ線に接続し
そのゲートが走査線に接続する第２のトランジスタＴｒ
２と、を備えて構成される。By the way, as is well known, the organic electroluminescence element is a so-called current drive element, and as a drive circuit for such a current drive element, the circuit shown in FIG. 16 is conventionally known. . This circuit includes a first current drive element L, a first transistor Tr1 having a source connected to the first current drive element and a drain connected to a power supply line V, and one end of which is a first transistor Tr1. A capacitive element C connected to the gate and the other end connected to the power supply line V, and a second drain connected to the gate of the first transistor Tr1, a source connected to the data line, and a gate connected to the scan line. Transistor Tr
2 and.
【０００４】第２のトランジスタＴｒ２は、走査線Ｓか
らゲートに供給される選択電位Ｖse lによりオン・オフ
制御が行われ、このオン期間中にデータ線Ｄから供給さ
れる電圧信号Ｖsigにより容量素子Ｃに所定の電荷が蓄
電される（プログラミングステージ）。そして、この電
荷により容量素子Ｃの端子間に生じる電圧により、第１
のトランジスタＴｒ１のゲートに所定の電圧が印加さ
れ、この電圧に応じた量の駆動電流ＩＬが、電源線Ｖか
ら電流駆動素子Ｌに供給される（表示ステージ）。[0004] The second transistor Tr2 is on-off control is performed by the selection potential V se l supplied to the gate from the scan line S, the capacitance by a voltage signal Vsig supplied from the data line D during the on period A predetermined charge is stored in the element C (programming stage). Then, due to the voltage generated between the terminals of the capacitive element C by this charge, the first
Predetermined voltage to the gate of the transistor Tr1 is applied, the drive current I L in an amount corresponding to the voltage is supplied to the current driven element L from the power supply line V (Display stage).
【０００５】[0005]
【発明が解決しようとする課題】ところで、有機エレク
トロルミネッセンス素子などの電流駆動素子Ｌにおけ
る、例えばその抵抗値などの特性は、初期状態（例え
ば、使用開始時）や累積使用時間、使用環境（温度や湿
度等）等の使用環境の違いなどにより変動することがあ
り、この変動は、例えば、電流駆動素子Ｌが液晶パネル
等に適用された場合には、輝度ムラなどの原因となるこ
とがある。By the way, the characteristics of the current driving element L such as an organic electroluminescence element, such as its resistance value, are determined by the initial state (for example, at the start of use), the cumulative use time, the use environment (temperature). , Humidity, etc.) and the like, which may cause variations in brightness when the current driving element L is applied to a liquid crystal panel or the like. .
【０００６】この発明は、このような問題に鑑みてなさ
れたもので、電流駆動素子に適切な駆動電流を供給する
ことができる電子回路及びその駆動方法、電気光学装
置、及び電子機器を提供することを目的とする。The present invention has been made in view of the above problems, and provides an electronic circuit capable of supplying an appropriate driving current to a current driving element, a driving method thereof, an electro-optical device, and an electronic apparatus. The purpose is to
【０００７】[0007]
【課題を解決するための手段】この目的を達成するため
の、本発明の第１の電子回路は、第１の電流駆動素子
と、そのソースおよびドレインのうちの一端が第１の電
流駆動素子に接続しそのソースおよびドレインのうち他
端が電源線に接続する第１のトランジスタと、その一端
が前記第１のトランジスタのゲートに接続しその他端が
前記電源線に接続する容量素子と、そのソースまたはド
レインのうち一端が前記第１のトランジスタのゲートに
接続しそのソースまたはドレインのうち他端がデータ線
に接続しそのゲートが走査線に接続する第２のトランジ
スタと、前記第２のトランジスタのソースまたはドレイ
ンのうち前記他端に接続する抵抗素子と、そのゲートが
前記抵抗素子の一端に接続しそのソースとドレインとが
前記抵抗素子と直列に接続する第３のトランジスタとを
含むこと、を特徴とする。To achieve this object, a first electronic circuit of the present invention comprises a first current driving element and one of the source and drain of the first current driving element. A first transistor connected to the power supply line and the other end of the source and drain thereof connected to the power supply line; a capacitive element having one end connected to the gate of the first transistor and the other end connected to the power supply line; A second transistor in which one end of the source or drain is connected to the gate of the first transistor, the other end of the source or drain is connected to the data line, and the gate is connected to the scan line; and the second transistor Of the source or drain of the resistor element, the gate of which is connected to one end of the resistor element and the source and drain of which are connected in series with the resistor element. Comprise a third transistor connected to said.
【０００８】また、本発明の第２の電子回路は、第１の
電流駆動素子と、前記第１の電流駆動素子が接続する第
１のトランジスタと、そのソースまたはドレインのうち
一端が前記第１のトランジスタのソースまたはドレイン
のうちの一端に接続しそのソースまたはドレインのうち
他端が電源線に接続する第２のトランジスタと、その一
端が前記第２のトランジスタのゲートに接続しその他端
が前記電源線に接続する容量素子と、そのソースまたは
ドレインのうち一端が第２のトランジスタのゲートに接
続し、そのゲートが走査線に接続する第３のトランジス
タと、そのソースまたはドレインのうち一端が前記第３
のトランジスタのソースまたはドレインのうちの前記一
端とは異なる他端に接続しそのゲートが走査線に接続す
る第４のトランジスタと、その一端が前記第１のトラン
ジスタのソースまたはドレインのうちの一端に接続しそ
の他端が前記第３のトランジスタのソースまたはドレイ
ンのうちの前記他端に接続する抵抗素子とを含むこと、
を特徴とする。In a second electronic circuit of the present invention, a first current driving element, a first transistor connected to the first current driving element, and one of a source and a drain of the first transistor is the first current driving element. A second transistor connected to one end of the source or drain of the transistor and the other end of the source or drain connected to the power supply line; and one end of which is connected to the gate of the second transistor and the other end of which is A capacitor connected to a power supply line, a source or drain of which has one end connected to the gate of the second transistor and a gate of which is connected to the scan line, and a source or drain of which has one end thereof Third
A fourth transistor connected to the other end of the source or drain of the transistor of FIG. 4 and the gate of which is connected to the scan line, and one end of the fourth transistor connected to one end of the source or drain of the first transistor. A resistor element having the other end connected to the other end of the source or the drain of the third transistor,
Is characterized by.
【０００９】また、本発明の第３の電子回路は、第１の
電流駆動素子と、そのソースまたはドレインのうち一端
が第１の電流駆動素子に接続しそのソースまたはドレイ
ンのうち他端が電源線に接続する第１のトランジスタ
と、そのソースまたはドレインのうち一端が前記電源線
に接続しそのゲートが前記第１のトランジスタのゲート
に接続する第２のトランジスタと、その一端が前記電源
線に接続しその他端が前記第１のトランジスタおよび前
記第２のトランジスタのゲートに接続する容量素子と、
そのソースまたはドレインのうち一端が前記第１のトラ
ンジスタおよび前記第２のトランジスタのゲートに接続
しそのゲートが第１の走査線に接続する第３のトランジ
スタと、そのソースまたはドレインのうち一端が前記第
３のトランジスタのソースまたはドレインのうちの前記
一端とは異なる他端に接続しそのゲートが第２の走査線
に接続しそのソースまたはドレインのうちの他端がデー
タ線に接続する第４のトランジスタと、前記第２のトラ
ンジスタのソースまたはドレインのうちの前記一端とは
異なる他端と前記第４のトランジスタのソースまたはド
レインのうちの前記一端との間に接続する抵抗素子とを
含むこと、を特徴とする。In a third electronic circuit of the present invention, the first current driving element and one of its source or drain is connected to the first current driving element and the other end of its source or drain is a power source. A first transistor connected to the line; a second transistor whose source or drain has one end connected to the power supply line and whose gate connected to the gate of the first transistor; and one end connected to the power supply line. A capacitive element connected to the other end of which is connected to the gates of the first transistor and the second transistor;
A third transistor whose one end is connected to the gates of the first transistor and the second transistor and whose gate is connected to the first scanning line, and one end of the source or drain is A fourth transistor in which the source or drain of the third transistor is connected to the other end different from the one end, the gate thereof is connected to the second scanning line, and the other end of the source or drain thereof is connected to the data line. A transistor and a resistance element connected between the other end of the source or drain of the second transistor different from the one end and the one end of the source or drain of the fourth transistor; Is characterized by.
【００１０】また、本発明の第４の電子回路は、第１の
電流駆動素子と、そのソースまたはドレインのうち一端
が第１の電流駆動素子に接続しそのソースまたはドレイ
ンのうち他端が電源線に接続する第１のトランジスタ
と、その一端が第１のトランジスタのゲートに接続しそ
の他端が前記電源線に接続する容量素子と、そのソース
またはドレインのうち一端が前記第１のトランジスタの
ゲートおよび前記容量素子の前記一端および前記電源線
に接続しそのソースまたはドレインのうち他端がデータ
線に接続しそのゲートが走査線に接続する第２のトラン
ジスタと、前記第２のトランジスタのソースまたはドレ
インのうちの前記他端に接続する抵抗素子とを含むこ
と、を特徴とする。In a fourth electronic circuit of the present invention, the first current driving element and one of its source or drain is connected to the first current driving element, and the other end of its source or drain is a power source. A first transistor connected to the line; a capacitor having one end connected to the gate of the first transistor and the other end connected to the power supply line; and one of a source and a drain of the capacitor, the gate of the first transistor. And a second transistor connected to the one end of the capacitance element and the power supply line and the other end of the source or drain thereof connected to the data line and the gate thereof connected to the scanning line, and the source of the second transistor, or And a resistance element connected to the other end of the drain.
【００１１】また、本発明の第５の電子回路は、第１の
電流駆動素子と、第１の電流駆動素子が接続する第１の
トランジスタと、そのソースまたはドレインのうち一端
が第１のトランジスタのソースまたはドレインのうち一
端に接続しそのソースまたはドレインのうち他端が電源
線に接続する第２のトランジスタと、そのソースまたは
ドレインのうち一端が前記第２のトランジスタのゲート
に接続しそのゲートが走査線に接続する第３のトランジ
スタと、その一端が前記第３のトランジスタの前記一端
とは異なる他端に接続し、その他端が前記電源線に接続
する容量素子と、そのソースまたはドレインのうち一端
が前記第３のトランジスタの前記一端に接続しそのゲー
トが走査線に接続する第４のトランジスタと、その一端
が前記第４のトランジスタのソースまたはドレインのう
ちの前記一端とは異なる他端に接続し、その他端がデー
タ線に接続する抵抗素子とを含むこと、を特徴とする。A fifth electronic circuit of the present invention is directed to a first current driving element, a first transistor to which the first current driving element is connected, and one of the source and drain of the first transistor. A second transistor connected to one end of the source or drain and the other end of the source or drain connected to the power line, and a gate connected to one end of the source or drain of the second transistor Of the third transistor connected to the scanning line, one end of the third transistor connected to the other end different from the one end of the third transistor, and the other end connected to the power supply line, and the source or drain of the capacitive element. A fourth transistor whose one end is connected to the one end of the third transistor and whose gate is connected to the scanning line, and one end of which is the fourth transistor. Connected to different other end to the one end of the source or drain of registers, the other end may comprise a resistance element connected to the data line, characterized by.
【００１２】また、本発明の第６の電子回路は、第１の
電流駆動素子と、そのソースまたはドレインのうち一端
が第１の電流駆動素子に接続しそのソースまたはドレイ
ンのうち他端が電源線に接続する第１のトランジスタ
と、そのソースまたはドレインのうち一端が電源線に接
続しそのゲートが第１のトランジスタのゲートに接続す
る第２のトランジスタと、その一端が前記電源線に接続
しその他端が前記第１のトランジスタおよび前記第２の
トランジスタのゲートに接続する容量素子と、そのソー
スまたはドレインのうちの一端が第１のトランジスタお
よび第２のトランジスタのゲートに接続しそのゲートが
第１の走査線に接続する第３のトランジスタと、そのソ
ースまたはドレインのうち一端が前記第３のトランジス
タのソースまたはドレインのうち前記一端とは異なる他
端に接続しそのゲートが第２の走査線に接続しそのソー
スまたはドレインのうち他端がデータ線に接続する第４
のトランジスタと、その一端が前記第４のトランジスタ
のソースまたはドレインのうちの前記一端とは異なる他
端に接続しその他端がデータ線に接続する抵抗素子とを
含むこと、を特徴とする電子回路。In a sixth electronic circuit of the present invention, the first current driving element, one end of the source or the drain thereof is connected to the first current driving element, and the other end of the source or the drain is a power source. A first transistor connected to the line; a second transistor whose source or drain has one end connected to the power supply line and whose gate connected to the gate of the first transistor; and one end connected to the power supply line. A capacitive element whose other end is connected to the gates of the first transistor and the second transistor, and one of the source or drain of the capacitive element is connected to the gates of the first transistor and the second transistor, and the gate is The third transistor connected to the first scan line and one of the source or the drain of the third transistor is the source or the drain of the third transistor. The other end of the one whose source or drain its gate connected to a different other end is connected to the second scan line and of the-in connected to the data line 4
And a resistance element having one end connected to the other end of the source or drain of the fourth transistor different from the one end and the other end connected to a data line. .
【００１３】また、本発明の第７の電子回路は、第１の
電流駆動素子と、そのソースまたはドレインのうちの一
端が第１の電流駆動素子に接続しそのソースまたはドレ
インのうち他端が電源線に接続する第１のトランジスタ
と、その一端が前記第１のトランジスタのゲートに接続
しその他端が前記電源線に接続する容量素子と、そのソ
ースまたはドレインのうち一端が前記第１のトランジス
タのゲートに接続しそのソースまたはドレインのうち他
端がデータ線に接続しそのゲートが走査線に接続する第
２のトランジスタと、を含む単位回路が、前記走査線と
前記データ線との交点に対応させて配置された電子回路
であって、前記データ線の前記各単位回路における前記
第２のトランジスタのソースまたはドレインのうちの前
記他端に共通して接続された抵抗素子とを含むこと、を
特徴とする電子回路。According to a seventh electronic circuit of the present invention, a first current driving element and one of its source or drain is connected to the first current driving element and the other end of its source or drain is connected. A first transistor connected to a power supply line, a capacitive element having one end connected to the gate of the first transistor and the other end connected to the power supply line, and one end of the source or drain of the first transistor A unit circuit including a second transistor connected to the gate of the second transistor and having the other end of the source or drain connected to the data line and the gate connected to the scanning line, at a crossing point of the scanning line and the data line. A correspondingly arranged electronic circuit, which is common to the other end of the source or drain of the second transistor in each unit circuit of the data line. It includes a connection to a resistor element, an electronic circuit according to claim.
【００１４】また、本発明の第８の電子回路は、前記電
子回路であって、前記抵抗素子の経時劣化による抵抗値
の変化特性が、前記第１の電流駆動素子と同等であるこ
とを特徴とする。An eighth electronic circuit of the present invention is the electronic circuit, wherein the resistance value change characteristic of the resistance element due to deterioration over time is equivalent to that of the first current drive element. And
【００１５】また、本発明の第９の電子回路は、前記電
子回路であって、前記抵抗素子が、第２の電流駆動素子
であることを特徴とする。A ninth electronic circuit of the present invention is the electronic circuit, wherein the resistance element is a second current drive element.
【００１６】また、本発明の第１０の電子回路は、デー
タ信号を供給する信号線と、電流駆動素子と、前記電流
駆動素子に供給する電流量を制御する電流制御手段と、
前記電流駆動素子に前記データ信号に対応する電流量を
供給するように前記電流駆動素子及び前記電流制御手段
のうち少なくともいずれか一方の特性または前記特性の
変動を補償する補償手段と、を備えることを特徴とす
る。The tenth electronic circuit of the present invention comprises a signal line for supplying a data signal, a current drive element, and a current control means for controlling the amount of current supplied to the current drive element.
Compensating means for compensating for a characteristic of at least one of the current driving element and the current control means or a variation of the characteristic so as to supply a current amount corresponding to the data signal to the current driving element. Is characterized by.
【００１７】また、本発明の第１１の電子回路は、前記
電子回路において、前記補償手段は、前記電流供給手段
を介して前記電流駆動素子に供給する電流量を補償する
こと、を特徴とする。The eleventh electronic circuit of the present invention is characterized in that, in the electronic circuit, the compensating means compensates the amount of current supplied to the current driving element via the current supplying means. .
【００１８】また、本発明の第１２の電子回路は、前記
電子回路において、前記電流駆動素子の特性または前記
電流制御手段の特性の変動は温度による変動であるこ
と、を特徴とする。The twelfth electronic circuit of the present invention is characterized in that, in the electronic circuit, the characteristic of the current drive element or the characteristic of the current control means varies with temperature.
【００１９】また、本発明の第１３の電子回路は、前記
電子回路において、前記電流制御手段はスイッチング素
子であること、を特徴とする。A thirteenth electronic circuit of the present invention is characterized in that, in the electronic circuit, the current control means is a switching element.
【００２０】また、本発明の第１４の電子回路は、前記
電子回路において、前記スイッチング素子はトランジス
タであること、を特徴とする。The fourteenth electronic circuit of the present invention is characterized in that, in the electronic circuit, the switching element is a transistor.
【００２１】また、本発明の第１５の電子回路は、デー
タ信号を出力する信号線と、電流駆動素子と、前記電流
駆動素子に供給する電流量をそのソースとドレインとの
間の導通状態によって制御する第１のトランジスタと、
前記第１のトランジスタのゲートに接続された容量素子
と、を備える電子回路であって、前記電子回路の駆動時
に少なくとも前記信号線の一部を含む電流経路が生じ、
前記電流経路上には抵抗素子が配置されていること、を
特徴とする。Further, a fifteenth electronic circuit of the present invention is characterized in that a signal line for outputting a data signal, a current driving element, and a current amount supplied to the current driving element are controlled by a conduction state between a source and a drain thereof. A first transistor to control,
An electronic circuit comprising a capacitive element connected to the gate of the first transistor, wherein a current path including at least a part of the signal line is generated when the electronic circuit is driven,
A resistance element is arranged on the current path.
【００２２】また、本発明の第１６の電子回路は、前記
電子回路において、前記電流経路に流れる電流量が前記
容量素子に蓄積される電荷量に変換されること、を特徴
とする。The sixteenth electronic circuit of the present invention is characterized in that, in the electronic circuit, the amount of current flowing through the current path is converted into the amount of charge accumulated in the capacitive element.
【００２３】また、本発明の第１７の電子回路は、前記
電子回路において、前記データ信号は電流量として前記
信号線に出力されること、を特徴とする。The seventeenth electronic circuit of the present invention is characterized in that, in the electronic circuit, the data signal is output to the signal line as a current amount.
【００２４】また、本発明の第１８の電子回路は、前記
電子回路において、前記抵抗素子の特性は前記電流駆動
素子の初期特性、経時変化、及び温度依存性のうち少な
くとも１つの指標となること、を特徴とする。Further, in the eighteenth electronic circuit of the present invention, in the electronic circuit, the characteristic of the resistance element serves as at least one of the initial characteristic, the change with time, and the temperature dependency of the current driving element. , Is characterized.
【００２５】ここで指標とは、例えば抵抗値などの前記
電流駆動素子の特性が変化した場合におけるその変化量
を意味し、指標は、例えば、前記電流駆動素子の特性の
変化量に応じてその駆動電流をフィードバック制御する
といった目的などに用いられる。Here, the index means the amount of change when the characteristic of the current driving element such as the resistance value changes, and the index is, for example, according to the amount of change in the characteristic of the current driving element. It is used for the purpose of feedback controlling the drive current.
【００２６】また、本発明の第１９の電子回路は、トラ
ンジスタと、前記トランジスタのゲートに接続された容
量素子と、前記容量素子に蓄積された電荷量に応じて設
定された、前記トランジスタの導通状態によって、供給
される電流量が決定される電流駆動素子と、前記容量素
子と前記駆動トランジスタのソースまたはドレインとの
間に配置された抵抗素子と、を備えることを特徴とす
る。The twenty-first electronic circuit of the present invention is a transistor, a capacitive element connected to the gate of the transistor, and conduction of the transistor set according to the amount of charge accumulated in the capacitive element. It is characterized by comprising a current driving element whose amount of supplied current is determined depending on a state, and a resistance element arranged between the capacitance element and the source or drain of the driving transistor.
【００２７】また、本発明の第２０の電子回路は、前記
電子回路において、前記抵抗素子が、ダイオードである
ことを特徴とする。The twentieth electronic circuit of the present invention is characterized in that, in the electronic circuit, the resistance element is a diode.
【００２８】また、本発明の第２１の電子回路は、前記
電子回路において、前記抵抗素子が、電流駆動素子であ
ることを特徴とする。The twenty-first electronic circuit of the present invention is characterized in that, in the electronic circuit, the resistance element is a current driving element.
【００２９】また、本発明の第２２の電子回路は、前記
電子回路において、前記抵抗素子が、前記電流駆動素子
の特性または特性の変動の指標となる素子であることを
特徴とする。The twenty-second electronic circuit of the present invention is characterized in that, in the electronic circuit, the resistance element is an element that serves as an index of a characteristic of the current driving element or a variation of the characteristic.
【００３０】また、本発明の第２３の電子回路は、前記
電子回路において、前記電流駆動素子が電気光学素子で
あることを特徴とする。The twenty-third electronic circuit of the present invention is characterized in that, in the electronic circuit, the current driving element is an electro-optical element.
【００３１】また、本発明の第２４の電子回路は、前記
電子回路において、前記電気光学素子が有機エレクトロ
ルミネッセンス素子であることを特徴とする。A twenty-fourth electronic circuit of the present invention is characterized in that, in the electronic circuit, the electro-optical element is an organic electroluminescent element.
【００３２】また、本発明の第１の電気光学装置は、前
記電子回路を駆動回路として備えることを特徴とする。A first electro-optical device according to the present invention is characterized by including the electronic circuit as a drive circuit.
【００３３】また、本発明の第１の電子機器は、前記電
気光学装置が実装されてなることを特徴とする。A first electronic device of the present invention is characterized in that the electro-optical device is mounted.
【００３４】また、本発明の第１の電子回路の駆動方法
は、トランジスタと、前記トランジスタのゲートに接続
された容量素子と、前記容量素子に蓄積された電荷量に
応じて設定された、前記駆動トランジスタの導通状態に
よって、供給される電流量が決定される電流駆動素子
と、を備えた電子回路の駆動方法であって、前記駆動ト
ランジスタと抵抗素子とを含む電流経路を通過する電流
に基づいて、前記容量素子に蓄積される電荷量を設定す
ること、を特徴とする。Further, a first electronic circuit driving method of the present invention is characterized in that the transistor, the capacitive element connected to the gate of the transistor, and the charge amount accumulated in the capacitive element are set. A method of driving an electronic circuit, comprising: a current driving element whose amount of current to be supplied is determined by a conduction state of the driving transistor, the method being based on a current passing through a current path including the driving transistor and a resistance element. And setting the amount of charge accumulated in the capacitive element.
【００３５】また、本発明の第２の電子回路の駆動方法
は、第１の電流駆動素子と、そのソースおよびドレイン
のうちの一端が第１の電流駆動素子に接続しそのソース
およびドレインのうち他端が電源線に接続する第１のト
ランジスタと、その一端が前記第１のトランジスタのゲ
ートに接続しその他端が前記電源線に接続する容量素子
と、そのソースまたはドレインのうち一端が前記第１の
トランジスタのゲートに接続しそのソースまたはドレイ
ンのうち他端がデータ線に接続しそのゲートが走査線に
接続する第２のトランジスタと、前記第２のトランジス
タのソースまたはドレインのうち前記他端に接続する抵
抗素子と、そのゲートが前記抵抗素子の一端に接続しそ
のソースとドレインとが前記抵抗素子と直列に接続する
第３のトランジスタとを含んで構成される電子回路の駆
動方法であって、前記第２のトランジスタをオン状態と
し前記データ線を通じて供給される電流信号に対応する
電荷を前記容量素子に蓄電するプログラミングステージ
と、前記第２のトランジスタをオフ状態とし前記容量素
子に蓄電された電荷により生じた電圧を前記第１のトラ
ンジスタのゲートに印加することで前記電流駆動素子に
駆動電流を供給する表示ステージと、を有すること、を
特徴とする。According to a second electronic circuit driving method of the present invention, the first current driving element and one of the source and the drain of the first current driving element is connected to the first current driving element and the source and the drain of the first current driving element are connected. A first transistor having the other end connected to a power supply line, a capacitive element having one end connected to the gate of the first transistor and the other end connected to the power supply line, and one of a source and a drain of the first transistor is the first transistor. A second transistor connected to the gate of the first transistor and having the other end of the source or drain connected to the data line and the gate connected to the scan line; and the other end of the source or drain of the second transistor A resistor element connected to the resistor element, a gate thereof connected to one end of the resistor element, and a source and a drain thereof connected in series with the resistor element. A programming stage for driving an electronic circuit including: a programming stage configured to turn on the second transistor to store a charge corresponding to a current signal supplied through the data line in the capacitive element; A display stage that supplies a drive current to the current drive element by applying a voltage generated by the charge stored in the capacitive element to the gate of the first transistor with the second transistor turned off. , Is characterized.
【００３６】また、本発明の第３の電子回路の駆動方法
は、第１の電流駆動素子と、そのソースまたはドレイン
のうち一端が第１の電流駆動素子に接続しそのソースま
たはドレインのうち他端が電源線に接続する第１のトラ
ンジスタと、その一端が第１のトランジスタのゲートに
接続しその他端が前記電源線に接続する容量素子と、そ
のソースまたはドレインのうち一端が前記第１のトラン
ジスタのゲートおよび前記容量素子の前記一端および前
記電源線に接続しそのソースまたはドレインのうち他端
がデータ線に接続しそのゲートが走査線に接続する第２
のトランジスタと、前記第２のトランジスタのソースま
たはドレインのうちの前記他端に接続する抵抗素子とを
含んで構成される電子回路の駆動方法であって、前記第
２のトランジスタをオン状態としデータ線を通じて供給
される電流信号に対応する電荷を前記容量素子に蓄電す
るプログラミングステージと、前記第２のトランジスタ
をオフ状態とし前記容量素子に蓄電された電荷により生
じた電圧を前記第１のトランジスタのゲート電圧に印加
することで前記電流駆動素子に駆動電流を供給する表示
ステージと、を有すること、を特徴とする。According to a third method of driving an electronic circuit of the present invention, a first current driving element and one of its source or drain is connected to the first current driving element and the other of its source or drain is A first transistor whose end is connected to a power supply line, a capacitive element whose one end is connected to the gate of the first transistor and the other end is connected to the power supply line, and one of the source or drain of the first transistor is the first transistor. A second gate connected to the gate of the transistor and the one end of the capacitor and the power supply line, the other end of the source or drain connected to the data line, and the gate connected to the scan line;
And a resistance element connected to the other end of the source or drain of the second transistor, wherein the second transistor is turned on and data is turned on. A programming stage for storing a charge corresponding to a current signal supplied through a line in the capacitor, and a voltage generated by the charge stored in the capacitor for turning off the second transistor of the first transistor. A display stage that supplies a drive current to the current drive element by applying a gate voltage.
【００３７】また、本発明の第４の電子回路の駆動方法
は、第１の電流駆動素子と、前記第１の電流駆動素子が
接続する第１のトランジスタと、そのソースまたはドレ
インのうち一端が前記第１のトランジスタのソースまた
はドレインのうちの一端に接続しそのソースまたはドレ
インのうち他端が電源線に接続する第２のトランジスタ
と、その一端が前記第２のトランジスタのゲートに接続
しその他端が前記電源線に接続する容量素子と、そのソ
ースまたはドレインのうち一端が第２のトランジスタの
ゲートに接続し、そのゲートが走査線に接続する第３の
トランジスタと、そのソースまたはドレインのうち一端
が前記第３のトランジスタのソースまたはドレインのう
ちの前記一端とは異なる他端に接続しそのゲートが走査
線に接続する第４のトランジスタと、その一端が前記第
１のトランジスタのソースまたはドレインのうちの一端
に接続しその他端が前記第３のトランジスタのソースま
たはドレインのうちの前記他端に接続する抵抗素子とを
含んで構成される電子回路の駆動方法であって、前記第
１のトランジスタをオフ状態とし、前記第２のトランジ
スタおよび前記第３のトランジスタをオン状態として、
前記データ線を通じて供給される電流信号に対応する電
荷を前記容量素子に蓄電するプログラミングステージ
と、前記第１のトランジスタをオン状態とし、前記第２
のトランジスタおよび前記第３のトランジスタをオフ状
態として、前記容量素子に蓄電された電荷により生じた
電圧を前記第２のトランジスタのゲートに印加すること
により前記電流駆動素子に駆動電流を供給する表示ステ
ージと、を有すること、を特徴とする。According to a fourth method of driving an electronic circuit of the present invention, a first current driving element, a first transistor connected to the first current driving element, and one of a source and a drain of the first transistor are connected. A second transistor connected to one end of the source or drain of the first transistor and the other end of the source or drain connected to a power line; and one end of which connected to the gate of the second transistor A capacitor having an end connected to the power supply line, a source or drain of which has one end connected to the gate of the second transistor and a gate of which is connected to the scan line, and a source or drain of the third transistor. A fourth one whose one end is connected to the other end of the source or drain of the third transistor, which is different from the one end, and whose gate is connected to the scanning line. And a resistance element having one end connected to one end of the source or drain of the first transistor and the other end connected to the other end of the source or drain of the third transistor. A method for driving an electronic circuit, wherein the first transistor is turned off, the second transistor and the third transistor are turned on,
A programming stage for storing an electric charge corresponding to a current signal supplied through the data line in the capacitive element;
Stage in which the transistor and the third transistor are turned off, and a voltage generated by the charge accumulated in the capacitor is applied to the gate of the second transistor to supply a drive current to the current driver. And having.
【００３８】また、本発明の第５の電子回路の駆動方法
は、第１の電流駆動素子と、第１の電流駆動素子が接続
する第１のトランジスタと、そのソースまたはドレイン
のうち一端が第１のトランジスタのソースまたはドレイ
ンのうち一端に接続しそのソースまたはドレインのうち
他端が電源線に接続する第２のトランジスタと、そのソ
ースまたはドレインのうち一端が前記第２のトランジス
タのゲートに接続しそのゲートが走査線に接続する第３
のトランジスタと、その一端が前記第３のトランジスタ
の前記一端とは異なる他端に接続し、その他端が前記電
源線に接続する容量素子と、そのソースまたはドレイン
のうち一端が前記第３のトランジスタの前記一端に接続
しそのゲートが走査線に接続する第４のトランジスタ
と、その一端が前記第４のトランジスタのソースまたは
ドレインのうちの前記一端とは異なる他端に接続し、そ
の他端がデータ線に接続する抵抗素子とを含んで構成さ
れる電子回路の駆動方法であって、前記第１のトランジ
スタをオフ状態とし、前記第２のトランジスタおよび前
記第３のトランジスタをオン状態として、前記データ線
を通じて供給される電流信号に対応する電荷を前記容量
素子に蓄電するプログラミングステージと、前記第１の
トランジスタをオン状態とし、前記第２のトランジスタ
および前記第３のトランジスタをオフ状態として、前記
容量素子に蓄電された電荷により生じた電圧を前記第２
のトランジスタのゲートに印加することにより前記電流
駆動素子に駆動電流を供給する表示ステージと、を有す
ること、を特徴とする。According to a fifth method of driving an electronic circuit of the present invention, the first current driving element, the first transistor connected to the first current driving element, and one of the source or drain of the first transistor are the first A second transistor connected to one end of the source or drain of the first transistor and the other end of the source or drain connected to a power supply line; and one end of the source or drain connected to the gate of the second transistor Third, whose gate connects to the scan line
And a capacitive element having one end connected to the other end different from the one end of the third transistor and the other end connected to the power supply line, and one end of the source or drain of the transistor is the third transistor. A fourth transistor connected to the one end of the fourth transistor whose gate is connected to the scanning line, and one end connected to the other end of the source or drain of the fourth transistor different from the one end, and the other end connected to the data line. A method of driving an electronic circuit including a resistance element connected to a line, wherein the first transistor is turned off and the second transistor and the third transistor are turned on. A programming stage for storing a charge corresponding to a current signal supplied through a line in the capacitive element, and turning on the first transistor. Deliberately, the the second transistor and the third off-state transistors, the capacitor element wherein the voltage generated by the charge accumulated in the second
A display stage which supplies a drive current to the current drive element by applying the current to the gate of the transistor.
【００３９】また、本発明の第６の電子回路の駆動方法
は、第１の電流駆動素子と、そのソースまたはドレイン
のうち一端が第１の電流駆動素子に接続しそのソースま
たはドレインのうち他端が電源線に接続する第１のトラ
ンジスタと、そのソースまたはドレインのうち一端が前
記電源線に接続しそのゲートが前記第１のトランジスタ
のゲートに接続する第２のトランジスタと、その一端が
前記電源線に接続しその他端が前記第１のトランジスタ
および前記第２のトランジスタのゲートに接続する容量
素子と、そのソースまたはドレインのうち一端が前記第
１のトランジスタおよび前記第２のトランジスタのゲー
トに接続しそのゲートが第１の走査線に接続する第３の
トランジスタと、そのソースまたはドレインのうち一端
が前記第３のトランジスタのソースまたはドレインのう
ちの前記一端とは異なる他端に接続しそのゲートが第２
の走査線に接続しそのソースまたはドレインのうちの他
端がデータ線に接続する第４のトランジスタと、前記第
２のトランジスタのソースまたはドレインのうちの前記
一端とは異なる他端と前記第４のトランジスタのソース
またはドレインのうちの前記一端との間に接続する抵抗
素子とを含んで構成される電子回路の駆動方法であっ
て、前記第３のトランジスタおよび前記第４のトランジ
スタをオン状態として、前記データ線を通じて供給され
る電流信号に対応する電荷を前記容量素子に蓄電し、前
記容量素子に蓄電された電荷により生じた電圧を前記第
２のトランジスタのゲートに印加してこれに対応する電
流を前記第１のトランジスタに供給することで前記電流
駆動素子に電流を供給すること、を特徴とする。A sixth electronic circuit driving method of the present invention is directed to a first current driving element and one of its source or drain is connected to the first current driving element and the other of its source or drain is connected. A first transistor whose end is connected to a power supply line; a second transistor whose source or drain has one end connected to the power supply line and whose gate is connected to the gate of the first transistor; A capacitive element connected to a power supply line and having the other end connected to the gates of the first transistor and the second transistor, and one of a source and a drain of the capacitive element is connected to the gates of the first transistor and the second transistor. A third transistor having a gate connected to the first scan line and one of its source or drain is connected to the third transistor. Connected to different other end to the one end of the source or drain of register its gate second
A fourth transistor connected to the scan line and having the other end of the source or drain connected to the data line, and the other end different from the one end of the source or drain of the second transistor and the fourth transistor. A method of driving an electronic circuit including a resistance element connected to the one end of the source or the drain of the transistor, wherein the third transistor and the fourth transistor are turned on. , Charges corresponding to the current signal supplied through the data line are stored in the capacitance element, and a voltage generated by the charges stored in the capacitance element is applied to the gate of the second transistor to respond to this. A current is supplied to the current drive element by supplying a current to the first transistor.
【００４０】また、本発明の第７の電子回路の駆動方法
は、第１の電流駆動素子と、そのソースまたはドレイン
のうち一端が第１の電流駆動素子に接続しそのソースま
たはドレインのうち他端が電源線に接続する第１のトラ
ンジスタと、そのソースまたはドレインのうち一端が電
源線に接続しそのゲートが第１のトランジスタのゲート
に接続する第２のトランジスタと、その一端が前記電源
線に接続しその他端が前記第１のトランジスタおよび前
記第２のトランジスタのゲートに接続する容量素子と、
そのソースまたはドレインのうちの一端が第１のトラン
ジスタおよび第２のトランジスタのゲートに接続しその
ゲートが第１の走査線に接続する第３のトランジスタ
と、そのソースまたはドレインのうち一端が前記第３の
トランジスタのソースまたはドレインのうち前記一端と
は異なる他端に接続しそのゲートが第２の走査線に接続
しそのソースまたはドレインのうち他端がデータ線に接
続する第４のトランジスタと、その一端が前記第４のト
ランジスタのソースまたはドレインのうちの前記一端と
は異なる他端に接続しその他端がデータ線に接続する抵
抗素子とを含んで構成される電子回路の駆動方法であっ
て、前記第３のトランジスタおよび前記第４のトランジ
スタをオン状態として、前記データ線を通じて供給され
る電流信号に対応する電荷を前記容量素子に蓄電し、前
記容量素子に蓄電された電荷により生じた電圧を前記第
２のトランジスタのゲートに印加してこれに対応する電
流を前記第１のトランジスタに通電することで電流駆動
素子に供給すること、を特徴とする。According to a seventh method of driving an electronic circuit of the present invention, the first current driving element and one of its source or drain is connected to the first current driving element and the other of its source or drain is connected. A first transistor whose end is connected to a power supply line, a second transistor whose source or drain has one end connected to the power supply line and whose gate is connected to the gate of the first transistor, and one end of which is the power supply line. A capacitive element having a second end connected to the gates of the first transistor and the second transistor,
A third transistor whose one end is connected to the gates of the first transistor and the second transistor and whose gate is connected to the first scan line, and one end of the source or drain is the third transistor. A fourth transistor connected to the other end of the source or drain of the third transistor different from the one end, the gate thereof connected to the second scanning line, and the other end of the source or drain thereof connected to the data line; A method of driving an electronic circuit, comprising: a resistance element having one end connected to the other end of the source or drain of the fourth transistor different from the one end and the other end connected to a data line. , Turning on the third transistor and the fourth transistor to respond to a current signal supplied through the data line. A charge is stored in the capacitance element, a voltage generated by the charge stored in the capacitance element is applied to the gate of the second transistor, and a current corresponding thereto is supplied to the first transistor to generate a current. Supplying to a drive element.
【００４１】そして、以上の電子回路及びその駆動方
法、電気光学装置、及び電子機器によれば、電流駆動素
子に対して適切な駆動電流を供給することができる。According to the electronic circuit, the method of driving the electronic circuit, the electro-optical device, and the electronic apparatus described above, an appropriate drive current can be supplied to the current drive element.
【００４２】[0042]
【発明の実施の形態】＜第一実施例＞図１に本発明の第
一実施例による電子回路を示している。ダイオードとし
て表記している第１の電流駆動素子Ｌは、有機エレクト
ロルミネッセンス素子で構成される。第１の電流駆動素
子Ｌの一端には、図示しない正孔注入用電極を介して第
１のトランジスタＴｒ１のドレインが接続し、第１の電
流駆動素子Ｌの他端は陰極Ｅに接続する。また、第１の
トランジスタのソースは電源線Ｖに接続する。また、こ
の他にこの回路は、その一端が第１のトランジスタＴｒ
１のゲートに接続し他端が電源線Ｖに接続する容量素子
Ｃ、そのドレインが第１のトランジスタＴｒ１のゲート
に接続されそのソースがデータ線Ｄしそのゲートが走査
線Ｓに接続する第２のトランジスタＴｒ２、第２のトラ
ンジスタのソースに接続する抵抗素子Ｒ１、抵抗素子Ｒ
１の一端にそのゲートが接続しそのソースとドレインと
が前記抵抗素子と直列に接続する第３のトランジスタ、
などを備える。なお、抵抗素子Ｒ１としては、製造時の
初期特性、累積使用時間（経時変化）や、使用環境（温
度や湿度等）の違いなどの様々な条件による、その抵抗
値の変化特性が、第１の電流駆動素子Ｌと同等であるも
のが選択されている。DESCRIPTION OF THE PREFERRED EMBODIMENTS <First Embodiment> FIG. 1 shows an electronic circuit according to a first embodiment of the present invention. The 1st current drive element L described as a diode is comprised by an organic electroluminescent element. The drain of the first transistor Tr1 is connected to one end of the first current driving element L via a hole injection electrode (not shown), and the other end of the first current driving element L is connected to the cathode E. The source of the first transistor is connected to the power line V. In addition, in addition to this, one end of this circuit is the first transistor Tr.
A capacitive element C connected to the gate of 1 and the other end thereof connected to the power supply line V, a drain thereof connected to the gate of the first transistor Tr1, a source thereof connected to the data line D, and a gate connected to the scanning line S. Transistor Tr2, a resistance element R1 connected to the source of the second transistor, and a resistance element R
A third transistor whose gate is connected to one end of 1 and whose source and drain are connected in series with the resistance element;
And so on. The resistance element R1 has the first characteristic that the resistance value changes according to various conditions such as initial characteristics at the time of manufacturing, cumulative use time (change over time), and difference in use environment (temperature, humidity, etc.). A current driving element L equivalent to the current driving element L is selected.
【００４３】第１のトランジスタＴｒ１および第３のト
ランジスタＴｒ３は、それぞれｐチャネル型であり、第
２のトランジスタＴｒ２は、ｎチャネル型である。各ト
ランジスタＴｒ１，Ｔｒ２，Ｔｒ３のそれぞれに、ｐチ
ャネル型もしくはｎチャネル型のいずれのタイプを用い
るかは、ここに示したケースに限られない。The first transistor Tr1 and the third transistor Tr3 are each a p-channel type, and the second transistor Tr2 is an n-channel type. Whether the p-channel type or the n-channel type is used for each of the transistors Tr1, Tr2, Tr3 is not limited to the case shown here.
【００４４】つぎに、図１の電子回路の動作について説
明する。この電子回路では、電圧信号Ｖsigに代え、第
１の電流駆動素子Ｌの発光輝度に対応する大きさに制御
された電流信号Ｉdataが、データ線Ｄから供給される。
電流信号Ｉdataは、外部回路などにより一定の大きさに
維持されるように制御される。また、第２のトランジス
タＴｒ２は、走査線Ｓを通じてゲートに印加される選択
電位Ｖselによりオン・オフ制御される。ここで第２の
トランジスタＴｒ２はｎチャネル型であるので、選択電
位Ｖselがハイレベルのときにオンとなる。Next, the operation of the electronic circuit of FIG. 1 will be described. In this electronic circuit, instead of the voltage signal Vsig, the current signal Idata controlled to have a magnitude corresponding to the light emission luminance of the first current driving element L is supplied from the data line D.
The current signal Idata is controlled by an external circuit or the like so as to be maintained at a constant level. The second transistor Tr2 is on / off controlled by the selection potential V sel applied to the gate through the scanning line S. Here, since the second transistor Tr2 is an n-channel type, it is turned on when the selection potential V sel is at the high level.
【００４５】図２は、図１の回路を駆動する場合の一例
として説明する入力信号を示すタイミングチャートであ
る。まず、走査線Ｓに供給する選択電位Ｖselがハイレ
ベルとなって、第２のトランジスタＴｒ２がオンとな
り、この期間内にデータ線Ｄを介して電流信号Ｉdataが
供給され、この電流信号Ｉdataに対応する電荷が容量素
子Ｃに蓄電されて容量素子Ｃの端子間電圧は変化する。
そして、これにより第１のトランジスタＴｒ１のゲート
電圧が変化し、このゲート電圧に対応する電流Ｉ Ｌが、
電源線Ｖから供給されて第１の電流駆動素子Ｌが発光す
る。FIG. 2 shows an example of driving the circuit of FIG.
Is a timing chart showing an input signal described as
It First, the selection potential V supplied to the scanning line SselIs high
The bell turns on and the second transistor Tr2 is turned on.
During this period, the current signal Idata is transmitted via the data line D.
The electric charge supplied and corresponding to this current signal Idata is capacitive.
The voltage between the terminals of the capacitive element C is changed by being stored in the child C.
And thereby, the gate of the first transistor Tr1
The voltage changes and the current I corresponding to this gate voltage LBut,
It is supplied from the power supply line V and the first current driving element L emits light.
It
【００４６】ここでこの回路においては、前述した様々
な要因により第１の電流駆動素子Ｌの抵抗値が変化した
場合でも、つぎの仕組みによりこの抵抗値の変化に起因
する第１の電流駆動素子Ｌの発光輝度の変化が補償され
る。すなわち、抵抗素子Ｒ１としては、累積使用時間等
に起因する抵抗値の変化特性が第１の電流駆動素子Ｌと
同等のものが選択されているため、例えば、第１の電流
駆動素子Ｌの抵抗値が変化した場合には、抵抗素子Ｒ１
の抵抗値も変化し、外部回路等が電流信号Ｉdataを一定
の大きさに維持しようとする結果、ｐチャネル型である
第３のトランジスタＴｒ３のゲート電圧が変化して第３
のトランジスタＴｒ３のドレイン−ソース間電位差を変
化させ、その結果、第２のトランジスタＴｒ２を介して
容量素子Ｃに供給される電荷量が変化し、これにより第
１のトランジスタＴｒ１のゲート電圧が変化して第１の
トランジスタＴｒ１を流れる電流が変化し、その結果、
第１の電流駆動素子Ｌの発光輝度の変化が補償されるこ
とになる。Here, in this circuit, even when the resistance value of the first current driving element L changes due to the various factors described above, the first current driving element caused by the change in the resistance value is caused by the following mechanism. The change in the emission luminance of L is compensated. That is, as the resistance element R1, the one whose resistance value change characteristic due to accumulated use time or the like is equivalent to that of the first current drive element L is selected, and therefore, for example, the resistance of the first current drive element L is selected. When the value changes, the resistance element R1
The resistance value of the third transistor Tr3 also changes, and as a result of an external circuit or the like trying to maintain the current signal Idata at a constant level, the gate voltage of the p-channel type third transistor Tr3 changes and the third
Change the drain-source potential difference of the transistor Tr3, and as a result, the amount of charge supplied to the capacitive element C via the second transistor Tr2 changes, which changes the gate voltage of the first transistor Tr1. The current flowing through the first transistor Tr1 changes, and as a result,
The change in the emission brightness of the first current driving element L is compensated.
【００４７】ここで抵抗素子Ｒ１としては、製造時の初
期特性、累積使用時間（経時変化）や、使用環境（温度
や湿度等）の違い等に起因する抵抗値の変化特性が第１
の電流駆動素子Ｌに近いものほどよく、例えば、第１の
電流駆動素子Ｌが有機エレクトロルミネッセンス素子で
ある場合、これと同等の特性を有する有機エレクトロル
ミネッセンス素子であることが好ましい。また、抵抗素
子Ｒ１と第１の電流駆動素子Ｌの特性をそろえるため、
これらは同一のプロセスにて製造することが好ましい。Here, the resistance element R1 has the first characteristic of change in resistance value due to initial characteristics at the time of manufacture, cumulative use time (change with time), difference in use environment (temperature, humidity, etc.), and the like.
The closer to the current drive element L of the above, the better. For example, when the first current drive element L is an organic electroluminescence element, it is preferably an organic electroluminescence element having the same characteristics. Further, in order to make the characteristics of the resistance element R1 and the first current driving element L uniform,
These are preferably manufactured by the same process.
【００４８】また、以上に説明した図１の回路は、第１
のトランジスタＴｒ１および第３のトランジスタＴｒ３
がｐチャネル型であり、第２のトランジスタＴｒ２がｎ
チャネル型である場合であったが、これとは逆に、第１
のトランジスタＴｒ１および第３のトランジスタＴｒ３
がｎチャネル型であり、第２のトランジスタＴｒ２がｐ
チャネル型である場合においても、図１の回路と同様の
仕組みにより第１の電流駆動素子Ｌの発光輝度の変化を
補償することができる。Further, the circuit of FIG. 1 described above is the first
Transistor Tr1 and third transistor Tr3
Is a p-channel type, and the second transistor Tr2 is n
In the case of the channel type, on the contrary, the first
Transistor Tr1 and third transistor Tr3
Is an n-channel type, and the second transistor Tr2 is p
Even in the case of the channel type, it is possible to compensate the change in the light emission luminance of the first current driving element L by the same mechanism as the circuit of FIG.
【００４９】また、以上では、第１の電流駆動素子Ｌ
が、有機エレクトロルミネッセンス素子である場合につ
いて説明したが、第１の電流駆動素子Ｌは、例えば、ダ
イオード、磁気抵抗ＲＡＭ（ＭＲＡＭ）などの電流駆動
型メモリ、などであってもよい。Further, in the above, the first current driving element L
However, the first current driving element L may be, for example, a diode, a current driving type memory such as a magnetic resistance RAM (MRAM), or the like.
【００５０】＜第二実施例＞ＳＥタイプ図３は本発明の
第二実施例による電子回路である。ダイオードとして表
記している第１の電流駆動素子Ｌは、有機エレクトロル
ミネッセンス素子で構成される。第１の電流駆動素子Ｌ
の一端は、図示しない正孔注入用電極を介して第１のト
ランジスタＴｒ１のソースに接続し、第１の電流駆動素
子Ｌの他端は陰極Ｅに接続する。<Second Embodiment> SE Type FIG. 3 shows an electronic circuit according to a second embodiment of the present invention. The 1st current drive element L described as a diode is comprised by an organic electroluminescent element. First current drive element L
Is connected to the source of the first transistor Tr1 via a hole injection electrode (not shown), and the other end of the first current drive element L is connected to the cathode E.
【００５１】第１のトランジスタＴｒ１のドレインに
は、第２のトランジスタＴｒ２のドレインが接続し、第
２のトランジスタＴｒ２のソースは、電源線Ｖに接続し
ている。第２のトランジスタＴｒ２のゲートには、容量
素子Ｃの一端が接続しており、容量素子Ｃの他端は電源
線Ｖに接続している。また、第２のトランジスタＴｒ２
のゲートには、第３のトランジスタＴｒ３のドレインが
接続する。The drain of the first transistor Tr1 is connected to the drain of the second transistor Tr2, and the source of the second transistor Tr2 is connected to the power supply line V. One end of the capacitive element C is connected to the gate of the second transistor Tr2, and the other end of the capacitive element C is connected to the power supply line V. In addition, the second transistor Tr2
The drain of the third transistor Tr3 is connected to the gate of the.
【００５２】第３のトランジスタＴｒ３のゲートは走査
線Ｓに接続しており、第３のトランジスタＴｒ３のソー
スには、第４のトランジスタＴｒ４のドレインが接続
し、第４のトランジスタＴｒ４のゲートは、走査線Ｓに
接続している。また、この回路には、その一端が第１の
トランジスタＴｒ１のドレインに、他端が第４のトラン
ジスタＴｒ４のドレインに接続された抵抗素子Ｒ１が設
けられている。なお、抵抗素子Ｒ１としては、製造時の
初期特性、累積使用時間（経時変化）や、使用環境（温
度や湿度等）の違いなどの様々な条件による、その抵抗
値の変化特性が、第１の電流駆動素子Ｌと同等であるも
のが選択されている。The gate of the third transistor Tr3 is connected to the scanning line S, the source of the third transistor Tr3 is connected to the drain of the fourth transistor Tr4, and the gate of the fourth transistor Tr4 is It is connected to the scanning line S. Further, this circuit is provided with a resistance element R1 having one end connected to the drain of the first transistor Tr1 and the other end connected to the drain of the fourth transistor Tr4. The resistance element R1 has the first characteristic that the resistance value changes according to various conditions such as initial characteristics at the time of manufacturing, cumulative use time (change over time), and difference in use environment (temperature, humidity, etc.). A current driving element L equivalent to the current driving element L is selected.
【００５３】この電子回路において、第２のトランジス
タＴｒ２は、ｐチャネル型のＴＦＴであり、第１のトラ
ンジスタＴｒ１，第３のトランジスタＴｒ３，第４のト
ランジスタＴｒ４は、それぞれｎチャネル型のＴＦＴで
ある。また、各トランジスタＴｒ１，Ｔｒ２，Ｔｒ３，
Ｔｒ４のそれぞれに、ｐチャネル型もしくはｎチャネル
型のいずれのタイプを用いるかは、ここに示したケース
に限られない。In this electronic circuit, the second transistor Tr2 is a p-channel TFT, and the first transistor Tr1, the third transistor Tr3, and the fourth transistor Tr4 are n-channel TFTs, respectively. . Also, the transistors Tr1, Tr2, Tr3,
Which of the p-channel type and the n-channel type is used for each Tr4 is not limited to the case shown here.
【００５４】つぎに、この電子回路の動作について説明
する。第３のトランジスタＴｒ３および第４のトランジ
スタＴｒ４は、走査線Ｓからそのゲートに印加される選
択電位Ｖｓｅｌによりオン・オフ制御される。ここで第
３のトランジスタＴｒ３および第４のトランジスタＴｒ
４は、それぞれｎチャネル型であるため、選択電位Ｖ
ｓｅｌがハイレベルのときにオンとなる。なお、この電
子回路では、第１の電流駆動素子Ｌの発光輝度に対応す
る大きさに制御された電流信号Ｉdataが、データ線Ｄか
ら供給される。また、電流信号Ｉdataは、外部回路など
により一定の大きさに維持されるように制御される。Next, the operation of this electronic circuit will be described.
To do. Third transistor Tr3 and fourth transistor
The transistor Tr4 is selected by the scanning line S and applied to its gate.
Selective potential VselON / OFF is controlled by. Here first
Third transistor Tr3 and fourth transistor Tr3
Since 4 are n-channel type, respectively, the selection potential V
selIs on when is at high level. In addition, this
The sub-circuit corresponds to the light emission brightness of the first current driving element L.
Whether the current signal Idata controlled to have the
Supplied by In addition, the current signal Idata is used as an external circuit or the like.
Is controlled so as to maintain a constant size.
【００５５】図４は、図３の回路を駆動する場合の一例
として説明する入力信号を示すタイミングチャートであ
る。このタイミングチャートに従ってこの回路の動作に
ついて説明する。まず、ｔ０〜ｔ１のプログラミングス
テージにおいては、走査線Ｓに供給する選択電位Ｖ
ｓｅｌがハイレベルとなって、第３のトランジスタＴｒ
３および第４のトランジスタＴｒ４がオンとなる。ここ
でこの期間内においてゲート電圧Ｖｇｐローレベルのま
ま維持される。この状態で電源線Ｖから電流信号Ｉdata
が第２のトランジスタＴｒ２に流れ込み、第２のトラン
ジスタＴｒ２のソース−ゲート間電圧により容量素子Ｃ
に電流信号Ｉdataに応じた量の電荷が蓄積される。FIG. 4 is a timing chart showing an input signal described as an example in the case of driving the circuit of FIG. The operation of this circuit will be described with reference to this timing chart. First, in the programming stage of t 0 to t 1 , the selection potential V supplied to the scanning line S is
sel goes high and the third transistor Tr
The third and fourth transistors Tr4 are turned on. Here, the gate voltage V gp is kept at the low level during this period. In this state, the current signal Idata from the power line V
Flows into the second transistor Tr2, and due to the source-gate voltage of the second transistor Tr2, the capacitive element C
An electric charge of an amount corresponding to the current signal Idata is stored in.
【００５６】つぎに、ｔ１〜ｔ２の表示ステージでは、
選択電位Ｖｓｅｌがローレベルとなり、一方、第１のト
ランジスタＴｒ１のゲート電圧Ｖｇｐはハイレベルとな
る。これにより、第２のトランジスタＴｒ２のゲートに
は、容量素子Ｃの端子間電圧に相当するゲート電圧、す
なわち、プログラミングステージにおいて電流信号Ｉda
taの量に応じて蓄電された容量素子Ｃの電荷に応じたゲ
ート電圧が印加され、このゲート電圧に応じた駆動電流
ＩＬが、電源線Ｖから第１の電流駆動素子Ｌに流れ込
み、これにより第１の電流駆動素子Ｌが発光する。Next, in the display stage from t 1 to t 2 ,
The selection potential V sel becomes low level, while the gate voltage V gp of the first transistor Tr1 becomes high level. Accordingly, the gate of the second transistor Tr2 has a gate voltage corresponding to the voltage between the terminals of the capacitive element C, that is, the current signal Ida at the programming stage.
gate voltage according to the charge of the capacitor C which is a power storage according to the amount of ta is applied, driving current I L corresponding to the gate voltage flows from a power source line V to the first current driven element L, which This causes the first current drive element L to emit light.
【００５７】ここでこの回路においては、前述した様々
な要因により、第１の電流駆動素子Ｌの抵抗値が変化し
た場合でも、つぎの仕組みによりこの抵抗値の変化に起
因する第１の電流駆動素子Ｌの発光輝度の変化が補償さ
れる。すなわち、抵抗素子Ｒ１としては、累積使用時間
等に起因する抵抗値の変化特性が第１の電流駆動素子Ｌ
と同等のものが選択されているため、例えば、第１の電
流駆動素子Ｌとともに抵抗素子Ｒ１の抵抗値が変化した
場合、プログラミングステージにおいては、外部回路等
が電流信号Ｉdataを一定の大きさに維持しようとする結
果、第２のトランジスタＴｒ２のソース−ドレイン間電
位差が変化して第２のトランジスタＴｒ２のゲート電圧
が変化し、これにより容量素子Ｃに供給される電荷量が
変化する。一方、表示ステージにおいては、容量素子Ｃ
の端子間電圧の上昇により第２のトランジスタＴｒ２の
ゲート電圧が変化し、その結果、第１のトランジスタＴ
ｒ１を流れる電流が増大し、第１の電流駆動素子Ｌの発
光輝度の変化が補償されることになる。Here, in this circuit, even if the resistance value of the first current driving element L changes due to the various factors described above, the first current driving caused by the change of the resistance value is caused by the following mechanism. The change in the emission brightness of the element L is compensated. That is, the resistance element R1 has the first current driving element L whose resistance value change characteristic due to accumulated use time and the like.
For example, when the resistance value of the resistance element R1 changes together with the first current driving element L, an external circuit or the like sets the current signal Idata to a constant magnitude in the programming stage. As a result of the attempt to maintain, the potential difference between the source and drain of the second transistor Tr2 changes and the gate voltage of the second transistor Tr2 changes, which changes the amount of charge supplied to the capacitor C. On the other hand, in the display stage, the capacitive element C
The gate voltage of the second transistor Tr2 changes due to the increase of the voltage across the terminals of the
The current flowing through r1 increases, and the change in the emission brightness of the first current driving element L is compensated.
【００５８】ここで抵抗素子Ｒ１としては、製造時の初
期特性、累積使用時間（経時変化）や、使用環境（温度
や湿度等）の違い等に起因する抵抗値の変化特性が第１
の電流駆動素子Ｌに近いものほどよく、例えば、第１の
電流駆動素子Ｌが有機エレクトロルミネッセンス素子で
ある場合、これと同等の特性を有する有機エレクトロル
ミネッセンス素子であることが好ましい。また、抵抗素
子Ｒ１と第１の電流駆動素子Ｌの特性をそろえるため、
これらは同一のプロセスにて製造することが好ましい。Here, the resistance element R1 is firstly characterized by a change in resistance value due to initial characteristics at the time of manufacture, cumulative use time (change with time), difference in use environment (temperature, humidity, etc.), and the like.
The closer to the current drive element L of the above, the better. For example, when the first current drive element L is an organic electroluminescence element, it is preferably an organic electroluminescence element having the same characteristics. Further, in order to make the characteristics of the resistance element R1 and the first current driving element L uniform,
These are preferably manufactured by the same process.
【００５９】また、以上に説明した図３の回路は、第１
のトランジスタＴｒ１および第３のトランジスタＴｒ３
および第４のトランジスタがｎチャネル型であり、第２
のトランジスタＴｒ２がｐチャネル型である場合であっ
たが、これとは逆に、第１のトランジスタＴｒ１、第３
のトランジスタＴｒ３および第４のトランジスタがｐチ
ャネル型であり、第２のトランジスタＴｒ２がｎチャネ
ル型である場合においても、図３の回路と同様の仕組み
により第１の電流駆動素子Ｌの発光輝度の変化を補償す
ることができる。Further, the circuit of FIG. 3 described above is the first
Transistor Tr1 and third transistor Tr3
And the fourth transistor is an n-channel type, the second transistor
This is the case where the transistor Tr2 of the first transistor Tr1 is a p-channel type.
Even when the transistor Tr3 and the fourth transistor of 3 are p-channel type and the second transistor Tr2 is n-channel type, the emission brightness of the first current drive element L is changed by the same mechanism as the circuit of FIG. Changes can be compensated.
【００６０】また、以上では、第１の電流駆動素子Ｌ
が、有機エレクトロルミネッセンス素子である場合につ
いて説明したが、第１の電流駆動素子Ｌは、例えば、ダ
イオード、磁気抵抗ＲＡＭ（ＭＲＡＭ）などの電流駆動
型メモリ、などであってもよい。Further, in the above, the first current driving element L
However, the first current driving element L may be, for example, a diode, a current driving type memory such as a magnetic resistance RAM (MRAM), or the like.
【００６１】＜第三実施例＞図５は本発明の第三実施例
による電子回路である。ダイオードとして表記している
第１の電流駆動素子Ｌは、有機エレクトロルミネッセン
ス素子で構成される。第１の電流駆動素子Ｌの一端は、
図示しない正孔注入用電極を介して第１のトランジスタ
Ｔｒ１のドレインに接続し、第１の電流駆動素子Ｌの他
端は陰極Ｅに接続する。第１のトランジスタＴｒ１のソ
ースは、電源線Ｖに接続する。第１のトランジスタＴｒ
１のゲートには第２のトランジスタＴｒ２のゲートと、
容量素子Ｃの一端と、第３のトランジスタＴｒ３のドレ
インとが接続している。容量素子Ｃの他端は電源線Ｖに
接続している。第３のトランジスタＴｒ３のソースに
は、第４のトランジスタＴｒ４のドレインが接続してい
る。第４のトランジスタＴｒ４のソースは、データ線Ｄ
に接続している。また、第３のトランジスタＴｒ３のゲ
ートには、走査線Ｓａが、第４のトランジスタＴｒ４の
ゲートには走査線Ｓｂが接続している。また、この回路
には、その一端が第２のトランジスタＴｒ２のドレイン
に、他端が第４のトランジスタＴｒ４のドレインに接続
された、抵抗素子Ｒ１が設けられている。なお、抵抗素
子Ｒ１としては、製造時の初期特性、累積使用時間（経
時変化）や、使用環境（温度や湿度等）の違いなどの様
々な条件による、その抵抗値の変化特性が、第１の電流
駆動素子Ｌと同等であるものが選択されている。<Third Embodiment> FIG. 5 shows an electronic circuit according to a third embodiment of the present invention. The 1st current drive element L described as a diode is comprised by an organic electroluminescent element. One end of the first current driving element L is
It is connected to the drain of the first transistor Tr1 via a hole injection electrode (not shown), and the other end of the first current drive element L is connected to the cathode E. The source of the first transistor Tr1 is connected to the power supply line V. First transistor Tr
The gate of 1 is the gate of the second transistor Tr2,
One end of the capacitive element C is connected to the drain of the third transistor Tr3. The other end of the capacitive element C is connected to the power supply line V. The drain of the fourth transistor Tr4 is connected to the source of the third transistor Tr3. The source of the fourth transistor Tr4 is the data line D
Connected to. The scanning line Sa is connected to the gate of the third transistor Tr3, and the scanning line Sb is connected to the gate of the fourth transistor Tr4. The circuit is also provided with a resistance element R1 having one end connected to the drain of the second transistor Tr2 and the other end connected to the drain of the fourth transistor Tr4. The resistance element R1 has the first characteristic that the resistance value changes according to various conditions such as initial characteristics at the time of manufacturing, cumulative use time (change over time), and difference in use environment (temperature, humidity, etc.). A current driving element L equivalent to the current driving element L is selected.
【００６２】この電子回路において、第１のトランジス
タＴｒ１および第２のトランジスタＴｒ２は、それぞれ
ｐチャネル型のＴＦＴであり、第３のトランジスタＴｒ
３および第４のトランジスタＴｒ４は、それぞれｎチャ
ネル型のＴＦＴである。また、各トランジスタＴｒ１，
Ｔｒ２，Ｔｒ３，Ｔｒ４のそれぞれに、ｐチャネル型も
しくはｎチャネル型のいずれのタイプを用いるかは、こ
こに示したケースに限られない。In this electronic circuit, the first transistor Tr1 and the second transistor Tr2 are p-channel type TFTs, respectively, and the third transistor Tr1.
The third and fourth transistors Tr4 are n-channel TFTs, respectively. In addition, each transistor Tr1,
Which of the p-channel type and the n-channel type is used for each of Tr2, Tr3, Tr4 is not limited to the case shown here.
【００６３】つぎに、この電子回路の動作について説明
する。第３のトランジスタＴｒ３および第４のトランジ
スタＴｒ４は、走査線Ｓａ，Ｓｂからそれぞれのゲート
に印加される選択電位Ｖａｓｅｌ，Ｖｂｓｅｌによりオ
ン・オフ制御される。ここで第３のトランジスタＴｒ３
および第４のトランジスタＴｒ４は、ｎチャネル型であ
るため、選択電位Ｖａｓｅｌ，Ｖｂｓｅｌがハイレベル
のときにオンとなる。なお、この電子回路では、第１の
電流駆動素子Ｌの発光輝度に対応する大きさに制御され
た電流信号Ｉdataが、データ線Ｄから供給される。ま
た、電流信号Ｉdataは、外部回路などにより一定の大き
さに維持されるように制御される。Next, the operation of this electronic circuit will be described. The third transistor Tr3 and the fourth transistor Tr4 are on / off controlled by the selection potentials Va sel and Vb sel applied to the respective gates from the scanning lines Sa and Sb. Here, the third transistor Tr3
Since the fourth transistor Tr4 is an n-channel type, it turns on when the selection potentials Va sel and Vb sel are at high level. In this electronic circuit, the current signal Idata controlled to have a magnitude corresponding to the light emission luminance of the first current driving element L is supplied from the data line D. Further, the current signal Idata is controlled by an external circuit or the like so as to be maintained at a constant magnitude.
【００６４】図６は、図５の回路を駆動する場合の一例
として説明する入力信号を示すタイミングチャートであ
る。このタイミングチャートに従ってこの回路の動作に
ついて説明する。まず、ｔ０〜ｔ１のプログラミングス
テージにおいては、走査線Ｓａ，Ｓｂに供給される選択
電位Ｖａｓｅｌ，Ｖｂｓｅｌがそれぞれハイレベルとな
って、第３のトランジスタＴｒ３および第４のトランジ
スタＴｒ４がオンとなり、これにより電流信号Ｉdata
が、第２のトランジスタＴｒ２を流れ、第２のトランジ
スタＴｒ２のソース−ゲート間電圧により容量素子Ｃに
電流信号Ｉdataに応じた量の電荷が蓄積される。また、
第２のトランジスタＴｒ２と第１のトランジスタＴｒ１
は、いわゆるカレント・ミラー回路の構成となっている
ため、第１のトランジスタＴｒ１にも第２のトランジス
タＴｒ２に応じた電流が流れ込み、従って、このプログ
ラミングステージの期間中においても電流信号Ｉdataに
応じて決定される駆動電流ＩＬが、第１の電流駆動素子
Ｌに供給されることになる。FIG. 6 is a timing chart showing an input signal described as an example when driving the circuit of FIG. The operation of this circuit will be described with reference to this timing chart. First, in the programming stage of t 0 to t 1, the selection potentials Va sel and Vb sel supplied to the scanning lines Sa and Sb respectively become high level, and the third transistor Tr3 and the fourth transistor Tr4 are turned on. Therefore, the current signal Idata
, Flows through the second transistor Tr2, and the source-gate voltage of the second transistor Tr2 causes the capacitor C to store an amount of charge corresponding to the current signal Idata. Also,
Second transistor Tr2 and first transistor Tr1
Has a so-called current mirror circuit configuration, a current corresponding to the second transistor Tr2 also flows into the first transistor Tr1. Therefore, according to the current signal Idata even during the programming stage. The determined drive current I L will be supplied to the first current drive element L.
【００６５】つぎに、ｔ１〜ｔ２の表示ステージでは、
走査線Ｓａ，Ｓｂに供給される選択電位Ｖａｓｅｌ，Ｖ
ｂｓｅｌがローレベルとなり、容量素子Ｃの端子間電圧
が第１のトランジスタＴｒ１のゲートに印加され、この
ゲート電圧、すなわち、プログラミングステージにおい
て電流信号Ｉdataの量に応じて蓄電された容量素子Ｃの
電荷に応じたゲート電圧が印加され、このゲート電圧に
応じた駆動電流ＩＬが電源線Ｖから第１の電流駆動素子
Ｌに流れ込むことになる。Next, in the display stage from t 1 to t 2 ,
Select potentials Va sel and V supplied to the scanning lines Sa and Sb
b sel becomes low level, the terminal voltage of the capacitive element C is applied to the gate of the first transistor Tr1, and this gate voltage, that is, the capacitive element C stored in the programming stage according to the amount of the current signal Idata is stored. gate voltage corresponding to the charge is applied, the drive current I L in accordance with the gate voltage is a power supply line V flows into the first current driven element L.
【００６６】ここでこの回路においては、第１の前述し
た様々な要因により、第１の電流駆動素子Ｌの抵抗値が
変化した場合でも、つぎの仕組みによりこの抵抗値の変
化に起因する第１の電流駆動素子Ｌの発光輝度の変化が
補償される。すなわち、前述したように抵抗素子Ｒ１と
しては、累積使用時間等に起因する抵抗値の変化特性が
第１の電流駆動素子Ｌと同等のものが選択されているた
め、例えば、第１の電流駆動素子Ｌの抵抗値が変化した
場合、プログラミングステージにおいては、外部回路等
が電流信号Ｉdataを一定の大きさに維持しようとする結
果、第２のトランジスタＴｒ２のドレイン−ソース間電
位差変化して第２のトランジスタＴｒ２のゲート電圧が
変化し、これにより容量素子Ｃに供給される電荷量が変
化する。一方、表示ステージにおいては、容量素子Ｃの
端子間電圧の上昇により第２のトランジスタＴｒ２のゲ
ート電圧および第１のトランジスタＴｒ１のゲート電圧
が変化し、その結果、第１のトランジスタＴｒ１を流れ
る電流が変化して第１の電流駆動素子Ｌの発光輝度の変
化が補償されることになる。Here, in this circuit, even if the resistance value of the first current driving element L changes due to the first various factors described above, the first mechanism resulting from the change in the resistance value is caused by the following mechanism. The change in the light emission luminance of the current driving element L is compensated. That is, as described above, as the resistance element R1, the one whose resistance value change characteristic due to accumulated use time or the like is equivalent to that of the first current driving element L is selected. When the resistance value of the element L changes, as a result of an external circuit or the like trying to maintain the current signal Idata at a constant level in the programming stage, the potential difference between the drain and source of the second transistor Tr2 changes and the second transistor Tr2 changes. Changes the gate voltage of the transistor Tr2, which changes the amount of charge supplied to the capacitive element C. On the other hand, in the display stage, the gate voltage of the second transistor Tr2 and the gate voltage of the first transistor Tr1 change due to the increase in the voltage between the terminals of the capacitive element C, and as a result, the current flowing through the first transistor Tr1 changes. The change is compensated for the change in the emission brightness of the first current driving element L.
【００６７】ここで抵抗素子Ｒ１としては、製造時の初
期特性、累積使用時間（経時変化）や、使用環境（温度
や湿度等）の違い等に起因する抵抗値の変化特性が第１
の電流駆動素子Ｌに近いものほどよく、例えば、第１の
電流駆動素子Ｌが有機エレクトロルミネッセンス素子で
ある場合、これと同等の特性を有する有機エレクトロル
ミネッセンス素子であることが好ましい。また、抵抗素
子Ｒ１と第１の電流駆動素子Ｌの特性をそろえるため、
これらは同一のプロセスにて製造することが好ましい。Here, the resistance element R1 has a resistance value change characteristic caused by an initial characteristic at the time of manufacture, a cumulative use time (change with time), a difference in use environment (temperature, humidity, etc.) and the like.
The closer to the current drive element L of the above, the better. For example, when the first current drive element L is an organic electroluminescence element, it is preferably an organic electroluminescence element having the same characteristics. Further, in order to make the characteristics of the resistance element R1 and the first current driving element L uniform,
These are preferably manufactured by the same process.
【００６８】また、以上に説明した図５の回路は、第１
のトランジスタＴｒ１および第３のトランジスタＴｒ３
および第４のトランジスタがｎチャネル型であり、第２
のトランジスタＴｒ２がｐチャネル型である場合であっ
たが、これとは逆に、第１のトランジスタＴｒ１、第３
のトランジスタＴｒ３および第４のトランジスタがｐチ
ャネル型であり、第２のトランジスタＴｒ２がｎチャネ
ル型である場合においても、図５の回路と同様の仕組み
により第１の電流駆動素子Ｌの発光輝度の変化を補償す
ることができる。Further, the circuit of FIG. 5 described above is the first
Transistor Tr1 and third transistor Tr3
And the fourth transistor is an n-channel type, the second transistor
This is the case where the transistor Tr2 of the first transistor Tr1 is a p-channel type.
In the case where the transistor Tr3 and the fourth transistor of 4 are p-channel type and the second transistor Tr2 is n-channel type, the emission luminance of the first current drive element L is changed by the same mechanism as the circuit of FIG. Changes can be compensated.
【００６９】また、以上では、第１の電流駆動素子Ｌ
が、有機エレクトロルミネッセンス素子である場合につ
いて説明したが、第１の電流駆動素子Ｌは、例えば、ダ
イオード、磁気抵抗ＲＡＭ（ＭＲＡＭ）などの電流駆動
型メモリ、などであってもよい。In the above, the first current driving element L
However, the first current driving element L may be, for example, a diode, a current driving type memory such as a magnetic resistance RAM (MRAM), or the like.
【００７０】＜他の実施例＞ところで、例えば、図１６
に示すような従来の電子回路を、表示パネルの画素に適
用する場合には、その表示階調の調整時などにおいて、
有機エレクトロルミネッセンス素子の発光輝度が正確に
得られるように、電流信号Ｉdataの大きさを制御する必
要がある。そして、この制御は、通常、プログラミング
ステージで供給する電流信号Ｉdataの大きさを調節する
ことにより行なわれるが、プログラミングステージにお
いては、前述したような初期特性や累積使用時間（経時
変化）や使用環境（温度や湿度等）の違いなどの様々な
条件による第１の電流駆動素子Ｌの抵抗値の変化が考慮
されないため、たとえ電流信号Ｉdataをある値に設定し
たとしても、表示ステージにおいて必ずしも期待する大
きさの駆動電流ＩＬが第１の電流駆動素子Ｌに流れるわ
けではない。以下に紹介する電子回路は、このような累
積使用時間等による抵抗値の変化を加味した形で第１の
電流駆動素子Ｌに流れる電流が制御されるようにしたも
のである。<Other Embodiments> By the way, for example, referring to FIG.
When applying the conventional electronic circuit as shown in to the pixel of the display panel, when adjusting the display gradation,
It is necessary to control the magnitude of the current signal Idata so that the emission brightness of the organic electroluminescence element can be accurately obtained. This control is usually performed by adjusting the magnitude of the current signal Idata supplied in the programming stage. In the programming stage, however, the initial characteristics, cumulative use time (change with time), and use environment as described above are used. Since the change in the resistance value of the first current driving element L due to various conditions such as the difference in temperature and humidity is not taken into consideration, even if the current signal Idata is set to a certain value, it is always expected in the display stage. The drive current I L having a magnitude does not flow in the first current drive element L. The electronic circuit introduced below is one in which the current flowing through the first current drive element L is controlled in consideration of such a change in resistance value due to the accumulated use time and the like.
【００７１】まず、図７は、図１６に示す従来の電子回
路を改善した第四実施例の電子回路であり、図１６の電
子回路におけるデータ線Ｄ上に、累積使用時間等に起因
する抵抗値の変化特性が第１の電流駆動素子Ｌと同等で
ある、抵抗素子Ｒ２を設けている。この電子回路では、
そのプログラミングステージにおいて電流信号Ｉdataが
抵抗素子Ｒ２を流れるため、表示ステージの場合と同状
態、すなわち、第１の電流駆動素子Ｌの抵抗値の分が加
味された形で電流信号Ｉdataが設定される。First, FIG. 7 shows an electronic circuit of a fourth embodiment in which the conventional electronic circuit shown in FIG. 16 is improved, and a resistance due to accumulated use time or the like is placed on the data line D in the electronic circuit of FIG. A resistance element R2 having the same value change characteristic as that of the first current driving element L is provided. In this electronic circuit,
Since the current signal Idata flows through the resistance element R2 in the programming stage, the current signal Idata is set in the same state as in the case of the display stage, that is, in the form in which the resistance value of the first current driving element L is added. .
【００７２】なお、抵抗素子Ｒ２としては、初期特性や
累積使用時間（経時変化）、使用環境（温度や湿度等）
の違いなどの様々な条件による抵抗値の変化特性が第１
の電流駆動素子Ｌに近いものほどよく、その候補として
は、例えば、第１の電流駆動素子Ｌと同等の特性を有す
る有機エレクトロルミネッセンス素子などが考えられ
る。また、電流駆動素子としては、例えば、ダイオー
ド、磁気抵抗ＲＡＭ（ＭＲＡＭ）などの電流駆動型メモ
リ、などであってもよい。As the resistance element R2, initial characteristics, cumulative use time (change with time), use environment (temperature, humidity, etc.)
The first is the resistance change characteristic due to various conditions such as the difference of
The closer to the current drive element L, the better. The candidate is, for example, an organic electroluminescence element having the same characteristics as the first current drive element L. The current drive element may be, for example, a diode, a current drive type memory such as a magnetic resistance RAM (MRAM), or the like.
【００７３】なお、例えば、図７の電子回路を単位回路
として表示パネルを構成する場合には、各走査線Ｓおよ
び各データ線Ｄに対応してこの単位回路が複数個配置さ
れることになるが、この場合には、前記各単位回路によ
って共用される抵抗素子Ｒ２をデータ線Ｄ上に設けるよ
うにしてもよい。これにより抵抗素子Ｒ２の数を必要最
小限に抑えることができる。For example, when the display panel is configured by using the electronic circuit of FIG. 7 as a unit circuit, a plurality of unit circuits are arranged corresponding to each scanning line S and each data line D. However, in this case, the resistance element R2 shared by the unit circuits may be provided on the data line D. As a result, the number of resistance elements R2 can be suppressed to the necessary minimum.
【００７４】図８および図９に示す電子回路は、それぞ
れ、抵抗素子Ｒ１を除いた第一実施例の電子回路および
第三実施例の電子回路に、データ線Ｄ上に、抵抗素子Ｒ
２を設けたものであり、これらの電子回路における抵抗
素子Ｒ２も、以上に説明した図７の電子回路の場合と同
様の効果を奏する。The electronic circuits shown in FIGS. 8 and 9 are the same as those of the electronic circuit of the first embodiment and the electronic circuit of the third embodiment excluding the resistance element R1, respectively.
2 is provided, and the resistance element R2 in these electronic circuits also has the same effect as in the case of the electronic circuit of FIG. 7 described above.
【００７５】＜共通構成＞ところで、図１０は、第一乃
至第六実施例において説明した電子回路の適用例として
示した電気光学装置の配線及び画素配置である。複数の
走査線Ｓ（Ｓ１，Ｓ２，・・・・・）および複数のデー
タ線Ｄ（Ｄ１，Ｄ２，・・・・・）によりマトリクス状
に画素が形成され、各走査線Ｓとデータ線Ｄの交点に対
応して複数の画素が形成されている。例えば、Ｓ１とＤ
２の交点に対応して画素１１が設けられている。画素は
本発明の電子回路を含むものが基本的であるが、画素内
に複数の副画素を含むものであってもよい。なお、この
図では電源線Ｖは省略している。各走査線Ｓには走査線
駆動回路１２により所定のタイミングで選択電位Ｖse l
が印加される。また、各データ線Ｄには、データ線駆動
回路１３により電流信号Ｉdataがデータ信号として供給
される。なお、第三実施例および第四実施例の電子回路
では、走査線Ｓが各電子回路について２本（Ｓａ，Ｓ
ｂ）存在するが、当然のことながらこの場合にはその分
に相当する走査線Ｓが設けられることになる。<Common Structure> By the way, FIG. 10 shows wiring and pixel arrangement of the electro-optical device shown as an application example of the electronic circuits described in the first to sixth embodiments. Pixels are formed in a matrix by the plurality of scanning lines S (S1, S2, ...) And the plurality of data lines D (D1, D2 ,. A plurality of pixels are formed corresponding to the intersections of. For example, S1 and D
Pixels 11 are provided corresponding to the intersections of the two. The pixel basically includes the electronic circuit of the present invention, but may include a plurality of sub-pixels in the pixel. The power supply line V is omitted in this figure. For each scanning line S, the scanning line drive circuit 12 selects the potential V se l at a predetermined timing.
Is applied. Further, the current signal Idata is supplied to each data line D by the data line drive circuit 13 as a data signal. In the electronic circuits of the third and fourth embodiments, there are two scanning lines S (Sa, S) for each electronic circuit.
b) It exists, but naturally, in this case, the scanning lines S corresponding to that portion are provided.
【００７６】図１１は、以上の第一乃至第六実施例にお
いて説明した電子回路を適用した電気光学装置の薄膜ト
ランジスタの製造工程を示す図である。まず、ガラス基
板１上に、ＳｉＨ4を用いたＰＥＣＶＤや、Ｓｉ2Ｈ6を
用いたＬＰＣＶＤにより、アモルファスシリコンを形成
する。エキシマレーザー等のレーザー照射や、固相成長
により、アモルファスシリコンを多結晶化させ、多結晶
シリコン層２を形成する（図１１(ａ)）。多結晶シリコ
ン層２をパターニングした後、ゲート絶縁膜３を形成
し、さらにゲート電極４を形成する（図１１(ｂ)）。リ
ンやボロンなどの不純物をゲート電極４を用いて自己整
合的に多結晶シリコン層２に打ち込み、ＭＯＳトランジ
スタ５ａ及び５ｂを形成する。なお、ここでは５ａ及び
５ｂはそれぞれｐ型トランジスタ及びｎ型トランジスタ
である。第１層間絶縁膜６を形成した後、コンタクトホ
ールを開孔し、さらにソース電極およびドレイン電極７
を形成する（図１１（ｃ））。次に、第２層間絶縁膜８
を形成した後、コンタクトホールを開孔し、さらにＩＴ
Ｏから成る画素電極９を形成する（図１１(ｄ)）。FIG. 11 is a diagram showing a manufacturing process of a thin film transistor of an electro-optical device to which the electronic circuit described in the above first to sixth embodiments is applied. First, amorphous silicon is formed on the glass substrate 1 by PECVD using SiH 4 or LPCVD using Si 2 H 6 . Amorphous silicon is polycrystallized by laser irradiation such as excimer laser or solid phase growth to form a polycrystal silicon layer 2 (FIG. 11A). After patterning the polycrystalline silicon layer 2, a gate insulating film 3 is formed and a gate electrode 4 is further formed (FIG. 11B). Impurities such as phosphorus and boron are implanted into the polycrystalline silicon layer 2 in a self-aligned manner using the gate electrode 4 to form MOS transistors 5a and 5b. Here, 5a and 5b are a p-type transistor and an n-type transistor, respectively. After forming the first interlayer insulating film 6, a contact hole is opened, and a source electrode and a drain electrode 7 are further formed.
Are formed (FIG. 11C). Next, the second interlayer insulating film 8
After forming the contact hole, open the contact hole
A pixel electrode 9 made of O is formed (FIG. 11D).
【００７７】また、図１２は本発明の実施例に係る電気
光学装置の画素の製造工程を示す図である。まず、密着
層１０を形成し、発光領域に対応して開口部を形成す
る。層間層１１を形成した後、開口部を形成する（図１
２（ａ））。つぎに、酸素プラズマやＣＦ4プラズマな
どのプラズマ処理を行うことにより基板表面の濡れ性を
制御する。その後、正孔注入層１２および発光層１３を
スピンコート、スキージ塗り、インクジェットプロセス
などの液相プロセスや、スパッタ、蒸着などの真空プロ
セスにより形成し、さらにアルミニウムなどの金属を含
んだ陰極１４を形成する。最後に封止層１５を形成し、
有機エレクトロルミネッセンス素子を完成させる（図１
２（ｂ））。密着層１０の役割は、基板と層間層１１と
の密着性を向上し、また、正確な発光面積を得ることで
ある。層間層１１の役割は、ゲート電極４やソース電極
およびドレイン電極７から陰極１４を遠ざけて、寄生容
量を低減すること、及び、液相プロセスで正孔輸送層１
２や発光層１３を形成する際に、表面の濡れ性を制御
し、正確なパターニングを行うことである。なお、発光
層１３の上に電子輸送層を設け（図示しない）てもよ
い。FIG. 12 is a diagram showing a manufacturing process of a pixel of the electro-optical device according to the embodiment of the invention. First, the adhesion layer 10 is formed, and the opening is formed corresponding to the light emitting region. After forming the interlayer layer 11, an opening is formed (FIG. 1).
2 (a)). Next, the wettability of the substrate surface is controlled by performing a plasma treatment such as oxygen plasma or CF 4 plasma. After that, the hole injection layer 12 and the light emitting layer 13 are formed by a liquid phase process such as spin coating, squeegee coating, an inkjet process, or a vacuum process such as sputtering or vapor deposition, and further a cathode 14 containing a metal such as aluminum is formed. To do. Finally, the sealing layer 15 is formed,
Complete an organic electroluminescent device (Fig. 1
2 (b)). The role of the adhesion layer 10 is to improve the adhesion between the substrate and the interlayer 11 and to obtain an accurate light emitting area. The role of the interlayer layer 11 is to keep the cathode 14 away from the gate electrode 4 and the source and drain electrodes 7, reduce the parasitic capacitance, and to perform the liquid phase process in the hole transport layer 1.
When the 2 and the light emitting layer 13 are formed, the wettability of the surface is controlled and accurate patterning is performed. An electron transport layer (not shown) may be provided on the light emitting layer 13.
【００７８】ところで、本発明の電子回路は、電流駆動
素子として上述した有機エレクトロルミネッセンス素子
以外の素子、例えば、電流が流れることにより発光する
無機エレクトロルミネッセンス素子、レーザーダイオー
ド、磁気抵抗メモリ素子など他の電流駆動素子を用いた
場合にも適用できる。By the way, the electronic circuit of the present invention is a device other than the above-mentioned organic electroluminescence device as a current driving device, for example, an inorganic electroluminescence device which emits light when a current flows, a laser diode, a magnetoresistive memory device or the like. It can also be applied to the case where a current driving element is used.
【００７９】つぎに、上記の電気光学装置を適用した電
子機器のいくつかの事例について説明する。図１３は前
述の電気光学装置を適用したモバイル型のパーソナルコ
ンピュータの構成を示す斜視図である。この図におい
て、パーソナルコンピュータ１１００は、キーボード１
１０２を備えた本体部１１０４と、表示ユニット１１０
６とにより構成され、この表示ユニット１１０６が前述
の電気光学装置１００を備えている。Next, some examples of electronic equipment to which the above electro-optical device is applied will be described. FIG. 13 is a perspective view showing the configuration of a mobile personal computer to which the above-mentioned electro-optical device is applied. In this figure, a personal computer 1100 is a keyboard 1
A main body 1104 including a display unit 110
6 and the display unit 1106 includes the electro-optical device 100 described above.
【００８０】図１４は前述の電気光学装置１００をその
表示部に適用した携帯電話機の構成を示す斜視図であ
る。この図において、携帯電話機１２００は、複数の操
作ボタン１２０２のほか、受話口１２０４、送話口１２
０６とともに、前述の電気光学装置１００を備えてい
る。FIG. 14 is a perspective view showing the configuration of a mobile phone in which the electro-optical device 100 described above is applied to its display section. In this figure, the mobile phone 1200 includes a plurality of operation buttons 1202, an earpiece 1204, and a mouthpiece 12.
06, and the electro-optical device 100 described above.
【００８１】図１５は前述の電気光学装置１００を、そ
のファインダに適用したディジタルスチルカメラの構成
を示す斜視図である。なお、この図には外部機器との接
続についても簡易的に示している。ここで通常のカメラ
は、被写体の光像によりフィルムを感光するのに対し、
ディジタルスチルカメラ１３００は、被写体の光像をＣ
ＣＤ（Charge Coupled Device）などの撮像素子により
光電変換して撮像信号を生成する。ディジタルスチルカ
メラ１３００におけるケース１３０２の背面には、前述
の電気光学装置１００が設けられ、ＣＣＤによる撮像信
号に基づいて表示を行う構成になっており、電気光学装
置１００は被写体を表示するファインダとして機能す
る。また、ケース１３０２の観察側（図においては裏面
側）には、光学レンズやＣＣＤなどを含んだ受光ユニッ
ト１３０４が設けられている。FIG. 15 is a perspective view showing the structure of a digital still camera in which the above-mentioned electro-optical device 100 is applied to its finder. It should be noted that this figure also simply shows the connection with an external device. Here, while a normal camera exposes the film to the light image of the subject,
The digital still camera 1300 displays an optical image of a subject as a C image.
An image pickup device such as a CD (Charge Coupled Device) performs photoelectric conversion to generate an image pickup signal. The above-described electro-optical device 100 is provided on the back surface of the case 1302 of the digital still camera 1300, and is configured to perform display based on an image pickup signal from the CCD. The electro-optical device 100 functions as a finder for displaying a subject. To do. A light receiving unit 1304 including an optical lens and a CCD is provided on the observation side (the back side in the figure) of the case 1302.
【００８２】撮影者が電気光学装置１００に表示された
被写体像を確認しシャッタボタン１３０６を押下する
と、その時点におけるＣＣＤの撮像信号が、回路基板１
３０８のメモリに転送・格納される。また、このディジ
タルスチルカメラ１３００にあっては、ケース１３０２
の側面に、ビデオ信号出力端子１３１２と、データ通信
用の入出力端子１３１４とが設けられている。そして、
図に示されるように、前者のビデオ信号出力端子１３１
２にはテレビモニタ１４３０が、また、後者のデータ通
信用の入出力端子１３１４にはパーソナルコンピュータ
１４３０が、それぞれ必要に応じて接続される。さら
に、所定の操作により回路基板１３０８のメモリに格納
された撮像信号が、テレビモニタ１４３０や、パーソナ
ルコンピュータ１４４０に出力される構成になってい
る。When the photographer confirms the subject image displayed on the electro-optical device 100 and presses the shutter button 1306, the image pickup signal of the CCD at that time is displayed on the circuit board 1.
The data is transferred and stored in the memory 308. Further, in this digital still camera 1300, a case 1302
A video signal output terminal 1312 and an input / output terminal 1314 for data communication are provided on the side surface of the. And
As shown in the figure, the former video signal output terminal 131
2, a television monitor 1430 is connected, and the latter input / output terminal 1314 for data communication is connected to a personal computer 1430 as needed. Furthermore, the image pickup signal stored in the memory of the circuit board 1308 is output to the television monitor 1430 or the personal computer 1440 by a predetermined operation.
【００８３】なお、本発明の電気光学装置１００が適用
される電子機器としては、図１３のパーソナルコンピュ
ータや、図１４の携帯電話、図１５のディジタルスチル
カメラの他にも、液晶テレビや、ビューファインダ型、
モニタ直視型のビデオテープレコーダ、カーナビゲーシ
ョン装置、ページャ、電子手帳、電卓、ワードプロセッ
サ、ワークステーション、テレビ電話、ＰＯＳ端末、タ
ッチパネルを備えた機器等などが挙げられる。そして、
これらの各種電子機器の表示部として、前述した電気光
学装置１００が適用可能なのは言うまでもない。As the electronic equipment to which the electro-optical device 100 of the present invention is applied, in addition to the personal computer shown in FIG. 13, the mobile phone shown in FIG. 14, the digital still camera shown in FIG. Finder type,
Examples include direct-view monitor type video tape recorders, car navigation devices, pagers, electronic notebooks, calculators, word processors, workstations, videophones, POS terminals, devices equipped with a touch panel, and the like. And
It goes without saying that the electro-optical device 100 described above can be applied as the display unit of these various electronic devices.
【図１】本発明の第一実施例の電子回路を示す図であ
る。FIG. 1 is a diagram showing an electronic circuit of a first embodiment of the present invention.
【図２】本発明の第一実施例の電子回路を駆動する入力
信号のタイミングチャートを示す図である。FIG. 2 is a diagram showing a timing chart of input signals for driving the electronic circuit of the first embodiment of the present invention.
【図３】本発明の第二実施例の電子回路を示す図であ
る。FIG. 3 is a diagram showing an electronic circuit of a second embodiment of the present invention.
【図４】本発明の第二実施例の電子回路を駆動する入力
信号のタイミングチャートを示す図である。FIG. 4 is a diagram showing a timing chart of input signals for driving the electronic circuit of the second embodiment of the present invention.
【図５】本発明の第三実施例の電子回路を示す図であ
る。FIG. 5 is a diagram showing an electronic circuit of a third embodiment of the present invention.
【図６】本発明の第三実施例の電子回路を駆動する入力
信号のタイミングチャートを示す図である。FIG. 6 is a diagram showing a timing chart of input signals for driving the electronic circuit of the third embodiment of the present invention.
【図７】本発明の第四実施例の電子回路を示す図であ
る。FIG. 7 is a diagram showing an electronic circuit according to a fourth embodiment of the present invention.
【図８】本発明の第五実施例の電子回路を示す図であ
る。FIG. 8 is a diagram showing an electronic circuit according to a fifth embodiment of the present invention.
【図９】本発明の第六実施例の電子回路を示す図であ
る。FIG. 9 is a diagram showing an electronic circuit according to a sixth embodiment of the present invention.
【図１０】本発明の一実施例による電気光学装置の配線
及び画素配置を示す図である。FIG. 10 is a diagram showing wiring and pixel arrangement of an electro-optical device according to an embodiment of the present invention.
【図１１】（ａ）〜（ｄ）は本発明の実施例に係る電気
光学装置の製造工程の一部を示す図である。11A to 11D are diagrams showing a part of the manufacturing process of the electro-optical device according to the example of the invention.
【図１２】（ａ）（ｂ）は本発明の実施例に係る電気光
学装置の画素の製造工程を示す図である。12A and 12B are diagrams showing manufacturing steps of a pixel of the electro-optical device according to the example of the invention.
【図１３】本発明の実施例の電子回路を備える電気光学
装置が実装された、モバイル型のパーソナルコンピュー
タに適用した場合の一例を示す図である。FIG. 13 is a diagram showing an example of application to a mobile personal computer in which an electro-optical device including an electronic circuit according to an example of the invention is mounted.
【図１４】本発明の電子回路を備える電気光学装置をそ
の表示部に適用した携帯電話機の一例を示す図である。FIG. 14 is a diagram showing an example of a mobile phone in which an electro-optical device including the electronic circuit of the invention is applied to a display section thereof.
【図１５】本発明の電子回路を備える電気光学装置をフ
ァインダ部分に適用したディジタルスチルカメラの一例
を示す図である。FIG. 15 is a diagram showing an example of a digital still camera in which an electro-optical device including the electronic circuit of the invention is applied to a finder portion.
【図１６】電流駆動素子の駆動に用いられる従来の電子
回路の一例を示す図である。FIG. 16 is a diagram showing an example of a conventional electronic circuit used to drive a current driving element.
Ｃ キャパシタ Ｌ 第１の電流駆動素子 Ｔｒ１ 第１のトランジスタ Ｔｒ２ 第２のトランジスタ Ｔｒ３ 第３のトランジスタ Ｔｒ４ 第４のトランジスタ Ｖ 電源線 Ｄ データ線 Ｓ 走査線 C capacitor L first current drive element Tr1 first transistor Tr2 second transistor Tr3 Third transistor Tr4 Fourth transistor V power line D data line S scan line
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｇ０９Ｇ 3/20 ６４２ Ｇ０９Ｇ 3/20 ６４２Ａ ６８０ ６８０Ｊ Ｈ０５Ｂ 33/14 Ｈ０５Ｂ 33/14 Ａ ─────────────────────────────────────────────────── ─── Continuation of front page (51) Int.Cl. 7 Identification code FI theme code (reference) G09G 3/20 642 G09G 3/20 642A 680 680J H05B 33/14 H05B 33/14 A
Claims (33)
びドレインのうちの一端が第１の電流駆動素子に接続し
そのソースおよびドレインのうち他端が電源線に接続す
る第１のトランジスタと、その一端が前記第１のトラン
ジスタのゲートに接続しその他端が前記電源線に接続す
る容量素子と、そのソースまたはドレインのうち一端が
前記第１のトランジスタのゲートに接続しそのソースま
たはドレインのうち他端がデータ線に接続しそのゲート
が走査線に接続する第２のトランジスタと、 前記第２のトランジスタのソースまたはドレインのうち
前記他端に接続する抵抗素子と、そのゲートが前記抵抗
素子の一端に接続しそのソースとドレインとが前記抵抗
素子と直列に接続する第３のトランジスタとを含むこ
と、 を特徴とする電子回路。1. A first current driving element, and a first transistor having one of its source and drain connected to the first current driving element and the other of its source and drain connected to a power supply line. , A capacitor having one end connected to the gate of the first transistor and the other end connected to the power supply line, and one of the source or drain of the capacitor connected to the gate of the first transistor A second transistor whose other end is connected to a data line and a gate thereof is connected to a scanning line, a resistance element connected to the other end of the source or drain of the second transistor, and the gate of which is the resistance element. A third transistor having a source and a drain connected in series with the resistance element, the third transistor being connected to one end of the resistance element.
駆動素子が接続する第１のトランジスタと、そのソース
またはドレインのうち一端が前記第１のトランジスタの
ソースまたはドレインのうちの一端に接続しそのソース
またはドレインのうち他端が電源線に接続する第２のト
ランジスタと、その一端が前記第２のトランジスタのゲ
ートに接続しその他端が前記電源線に接続する容量素子
と、そのソースまたはドレインのうち一端が第２のトラ
ンジスタのゲートに接続し、そのゲートが走査線に接続
する第３のトランジスタと、 そのソースまたはドレインのうち一端が前記第３のトラ
ンジスタのソースまたはドレインのうちの前記一端とは
異なる他端に接続しそのゲートが走査線に接続する第４
のトランジスタと、その一端が前記第１のトランジスタ
のソースまたはドレインのうちの一端に接続しその他端
が前記第３のトランジスタのソースまたはドレインのう
ちの前記他端に接続する抵抗素子とを含むこと、 を特徴とする電子回路。2. A first current driving element, a first transistor connected to the first current driving element, and one end of a source or a drain thereof is one end of a source or a drain of the first transistor. A second transistor whose source or drain is connected to the power line at the other end, and a capacitive element whose one end is connected to the gate of the second transistor and the other end is connected to the power line; A third transistor whose source or drain has one end connected to the gate of the second transistor and whose gate is connected to the scan line; and one of the source or drain whose one end is the source or drain of the third transistor. A fourth end of which is connected to the other end different from the one end and whose gate is connected to the scanning line.
And a resistance element having one end connected to one end of the source or drain of the first transistor and the other end connected to the other end of the source or drain of the third transistor. , An electronic circuit characterized by:
はドレインのうち一端が第１の電流駆動素子に接続しそ
のソースまたはドレインのうち他端が電源線に接続する
第１のトランジスタと、そのソースまたはドレインのう
ち一端が前記電源線に接続しそのゲートが前記第１のト
ランジスタのゲートに接続する第２のトランジスタと、
その一端が前記電源線に接続しその他端が前記第１のト
ランジスタおよび前記第２のトランジスタのゲートに接
続する容量素子と、そのソースまたはドレインのうち一
端が前記第１のトランジスタおよび前記第２のトランジ
スタのゲートに接続しそのゲートが第１の走査線に接続
する第３のトランジスタと、そのソースまたはドレイン
のうち一端が前記第３のトランジスタのソースまたはド
レインのうちの前記一端とは異なる他端に接続しそのゲ
ートが第２の走査線に接続しそのソースまたはドレイン
のうちの他端がデータ線に接続する第４のトランジスタ
と、 前記第２のトランジスタのソースまたはドレインのうち
の前記一端とは異なる他端と前記第４のトランジスタの
ソースまたはドレインのうちの前記一端との間に接続す
る抵抗素子とを含むこと、 を特徴とする電子回路。3. A first current driving element, a first transistor having one of its source or drain connected to the first current driving element and the other of its source or drain connected to a power supply line. A second transistor whose one end is connected to the power supply line and whose gate is connected to the gate of the first transistor;
A capacitive element having one end connected to the power supply line and the other end connected to the gates of the first transistor and the second transistor, and one end of the source or the drain of the capacitive element is the first transistor and the second transistor. A third transistor connected to the gate of the transistor and the gate of which is connected to the first scan line, and the other end of which one end of the source or drain is different from the one end of the source or drain of the third transistor A fourth transistor having a gate connected to the second scan line and the other end of the source or drain connected to the data line, and the one end of the source or drain of the second transistor. And a resistance element connected between the other end and the one end of the source or drain of the fourth transistor, Including an electronic circuit.
はドレインのうち一端が第１の電流駆動素子に接続しそ
のソースまたはドレインのうち他端が電源線に接続する
第１のトランジスタと、その一端が第１のトランジスタ
のゲートに接続しその他端が前記電源線に接続する容量
素子と、そのソースまたはドレインのうち一端が前記第
１のトランジスタのゲートおよび前記容量素子の前記一
端および前記電源線に接続しそのソースまたはドレイン
のうち他端がデータ線に接続しそのゲートが走査線に接
続する第２のトランジスタと、 前記第２のトランジスタのソースまたはドレインのうち
の前記他端に接続する抵抗素子とを含むこと、 を特徴とする電子回路。4. A first current driving element, and a first transistor having one of its source or drain connected to the first current driving element and the other of its source or drain connected to a power supply line. A capacitive element whose one end is connected to the gate of the first transistor and the other end is connected to the power supply line, and one of the source or drain of the capacitive element is the gate of the first transistor and the one end of the capacitive element and the power supply. A second transistor connected to the line and having the other end of the source or drain connected to the data line and the gate connected to the scan line; and connected to the other end of the source or drain of the second transistor An electronic circuit comprising: a resistance element.
素子が接続する第１のトランジスタと、そのソースまた
はドレインのうち一端が第１のトランジスタのソースま
たはドレインのうち一端に接続しそのソースまたはドレ
インのうち他端が電源線に接続する第２のトランジスタ
と、そのソースまたはドレインのうち一端が前記第２の
トランジスタのゲートに接続しそのゲートが走査線に接
続する第３のトランジスタと、その一端が前記第３のト
ランジスタの前記一端とは異なる他端に接続し、その他
端が前記電源線に接続する容量素子と、そのソースまた
はドレインのうち一端が前記第３のトランジスタの前記
一端に接続しそのゲートが走査線に接続する第４のトラ
ンジスタと、その一端が前記第４のトランジスタのソー
スまたはドレインのうちの前記一端とは異なる他端に接
続し、その他端がデータ線に接続する抵抗素子とを含む
こと、 を特徴とする電子回路。5. A first current driving element, a first transistor connected to the first current driving element, and one end of a source or a drain thereof connected to one end of a source or a drain of the first transistor. A second transistor whose source or drain has the other end connected to the power supply line; and a third transistor whose source or drain has one end connected to the gate of the second transistor and whose gate connects to the scanning line. And a capacitive element having one end connected to the other end different from the one end of the third transistor and the other end connected to the power supply line, and one of a source and a drain of the capacitive element is the third transistor. A fourth transistor connected to one end of which a gate is connected to the scanning line, and one end of which is the source or drain of the fourth transistor An electronic circuit comprising: a resistance element connected to the other end different from the one end, and the other end connected to a data line.
はドレインのうち一端が第１の電流駆動素子に接続しそ
のソースまたはドレインのうち他端が電源線に接続する
第１のトランジスタと、そのソースまたはドレインのう
ち一端が電源線に接続しそのゲートが第１のトランジス
タのゲートに接続する第２のトランジスタと、その一端
が前記電源線に接続しその他端が前記第１のトランジス
タおよび前記第２のトランジスタのゲートに接続する容
量素子と、そのソースまたはドレインのうちの一端が第
１のトランジスタおよび第２のトランジスタのゲートに
接続しそのゲートが第１の走査線に接続する第３のトラ
ンジスタと、そのソースまたはドレインのうち一端が前
記第３のトランジスタのソースまたはドレインのうち前
記一端とは異なる他端に接続しそのゲートが第２の走査
線に接続しそのソースまたはドレインのうち他端がデー
タ線に接続する第４のトランジスタと、その一端が前記
第４のトランジスタのソースまたはドレインのうちの前
記一端とは異なる他端に接続しその他端がデータ線に接
続する抵抗素子とを含むこと、を特徴とする電子回路。6. A first current driving element, and a first transistor having one end of its source or drain connected to the first current driving element and the other end of its source or drain connected to a power supply line. A second transistor whose one end is connected to the power supply line and whose gate is connected to the gate of the first transistor; and a second transistor whose one end is connected to the power supply line and whose other end is the first transistor and the above-mentioned A capacitive element connected to the gate of the second transistor, and a third element in which one end of the source or the drain is connected to the gates of the first transistor and the second transistor and the gate is connected to the first scan line. A transistor and one end of its source or drain that is different from the one end of the source or drain of the third transistor A fourth transistor having a gate connected to the second scan line, a gate connected to the second scan line, and the other end of the source or drain connected to the data line; and one end of the fourth transistor being the source or drain of the fourth transistor. An electronic circuit comprising: a resistance element connected to the other end different from the one end and connected to the data line at the other end.
はドレインのうちの一端が第１の電流駆動素子に接続し
そのソースまたはドレインのうち他端が電源線に接続す
る第１のトランジスタと、その一端が前記第１のトラン
ジスタのゲートに接続しその他端が前記電源線に接続す
る容量素子と、そのソースまたはドレインのうち一端が
前記第１のトランジスタのゲートに接続しそのソースま
たはドレインのうち他端がデータ線に接続しそのゲート
が走査線に接続する第２のトランジスタと、を含む単位
回路が、前記走査線と前記データ線との交点に対応させ
て配置された電子回路であって、 前記データ線の前記各単位回路における前記第２のトラ
ンジスタのソースまたはドレインのうちの前記他端に共
通して接続された抵抗素子とを含むこと、 を特徴とする電子回路。7. A first current driving element and a first transistor having one of a source and a drain thereof connected to the first current driving element and a other of the source and the drain thereof connected to a power supply line. , A capacitor having one end connected to the gate of the first transistor and the other end connected to the power supply line, and one of the source or drain of the capacitor connected to the gate of the first transistor A unit circuit including a second transistor, the other end of which is connected to the data line and the gate of which is connected to the scanning line, is an electronic circuit arranged corresponding to an intersection of the scanning line and the data line. And a resistance element commonly connected to the other end of the source or the drain of the second transistor in each of the unit circuits of the data line. Electronic circuit according to claim.
変化特性が、前記第１の電流駆動素子と同等であること
を特徴とする請求項１〜７のいずれかに記載の電子回
路。8. The electronic circuit according to claim 1, wherein a resistance value change characteristic of the resistance element due to deterioration over time is equivalent to that of the first current drive element.
あることを特徴とする請求項１〜８のいずれかに記載の
電子回路。9. The electronic circuit according to claim 1, wherein the resistance element is a second current driving element.
駆動素子と、前記電流駆動素子に供給する電流量を制御
する電流制御手段と、前記電流駆動素子に前記データ信
号に対応する電流量を供給するように前記電流駆動素子
及び前記電流制御手段のうち少なくともいずれか一方の
特性または前記特性の変動を補償する補償手段と、 を備えた電子回路。10. A signal line for supplying a data signal, a current driving element, a current control means for controlling the amount of current supplied to the current driving element, and a current amount corresponding to the data signal for the current driving element. An electronic circuit comprising: a compensation means for compensating for a characteristic of at least one of the current driving element and the current control means or a variation of the characteristic so as to supply the current.
て、 前記補償手段は、前記電流供給手段を介して前記電流駆
動素子に供給する電流量を補償すること、 を特徴とする電子回路。11. The electronic circuit according to claim 10, wherein the compensating means compensates a current amount supplied to the current driving element via the current supplying means.
て、 前記電流駆動素子の特性または前記電流制御手段の特性
の変動は温度による変動であること、 を特徴とする請求項１１に記載の電子回路。12. The electronic circuit according to claim 11, wherein the variation of the characteristic of the current drive element or the characteristic of the current control unit is a variation due to temperature. .
路において、 前記電流制御手段はスイッチング素子であること、 を特徴とする請求項１１または１２に記載の電子回路。13. The electronic circuit according to claim 11 or 12, wherein the current control means is a switching element.
前記スイッチング素子はトランジスタであること、 を特徴とする請求項１３に記載の電子回路。14. The electronic circuit according to claim 13, wherein the switching element is a transistor.
駆動素子と、前記電流駆動素子に供給する電流量をその
ソースとドレインとの間の導通状態によって制御する第
１のトランジスタと、前記第１のトランジスタのゲート
に接続された容量素子と、を備える電子回路であって、 前記電子回路の駆動時に少なくとも前記信号線の一部を
含む電流経路が生じ、前記電流経路上には抵抗素子が配
置されていること、 を特徴とする電子回路。15. A signal line for outputting a data signal, a current driving element, a first transistor for controlling the amount of current supplied to the current driving element by a conduction state between a source and a drain thereof, and the first transistor. A capacitive element connected to the gate of the first transistor, a current path including at least a part of the signal line is generated when the electronic circuit is driven, and a resistance element is provided on the current path. An electronic circuit characterized by being arranged.
て、 前記電流経路に流れる電流量が前記容量素子に蓄積され
る電荷量に変換されること、 を特徴とする請求項１５に記載の電子回路。16. The electronic circuit according to claim 15, wherein the amount of current flowing through the current path is converted into the amount of charge accumulated in the capacitive element. .
路において、 前記データ信号は電流量として前記信号線に出力される
こと、 を特徴とする請求項１５または１６に記載の電子回路。17. The electronic circuit according to claim 15, wherein the data signal is output to the signal line as a current amount.
電子回路において、 前記抵抗素子の特性は前記電流駆動素子の初期特性、経
時変化、及び温度依存性のうち少なくとも１つの指標と
なること、 を特徴とする請求項１５〜１７のいずれかに記載の電子
回路。18. The electronic circuit according to claim 15, wherein the characteristic of the resistance element is an index of at least one of initial characteristic, aging, and temperature dependency of the current driving element. The electronic circuit according to any one of claims 15 to 17, characterized in that.
ゲートに接続された容量素子と、前記容量素子に蓄積さ
れた電荷量に応じて設定された、前記トランジスタの導
通状態によって、供給される電流量が決定される電流駆
動素子と、前記容量素子と前記駆動トランジスタのソー
スまたはドレインとの間に配置された抵抗素子と、を備
えることを特徴とする電子回路。19. The amount of current to be supplied is determined by the transistor, the capacitor connected to the gate of the transistor, and the conduction state of the transistor set according to the amount of charge accumulated in the capacitor. And a resistance element arranged between the capacitance element and the source or drain of the drive transistor.
とを特徴とする請求項１９に記載の電子回路。20. The electronic circuit according to claim 19, wherein the resistance element is a diode.
ことを特徴とする請求項１９に記載の電子回路。21. The electronic circuit according to claim 19, wherein the resistance element is a current driving element.
特性または特性の変動の指標となる素子であることを特
徴とする請求項１９に記載の電子回路。22. The electronic circuit according to claim 19, wherein the resistance element is an element that serves as an index of a characteristic or a variation of the characteristic of the current driving element.
ることを特徴とする請求項１〜２２のいずれかに記載の
電子回路。23. The electronic circuit according to claim 1, wherein the current driving element is an electro-optical element.
ミネッセンス素子であることを特徴とする請求項２３に
記載の電子回路。24. The electronic circuit according to claim 23, wherein the electro-optical element is an organic electroluminescent element.
路として備えることを特徴とする電気光学装置。25. An electro-optical device comprising the electronic circuit according to claim 23 as a drive circuit.
が実装されてなる電子機器。26. An electronic device in which the electro-optical device according to claim 25 is mounted.
ゲートに接続された容量素子と、前記容量素子に蓄積さ
れた電荷量に応じて設定された、前記駆動トランジスタ
の導通状態によって、供給される電流量が決定される電
流駆動素子と、を備えた電子回路の駆動方法であって、 前記駆動トランジスタと抵抗素子とを含む電流経路を通
過する電流に基づいて、前記容量素子に蓄積される電荷
量を設定すること、 を特徴とする電子回路の駆動方法。27. The amount of current supplied by a transistor, a capacitor connected to the gate of the transistor, and a conduction state of the drive transistor set according to the amount of charge accumulated in the capacitor A method of driving an electronic circuit including a current driving element to be determined, wherein the amount of charge accumulated in the capacitance element is set based on a current passing through a current path including the driving transistor and a resistance element. A method of driving an electronic circuit, comprising:
よびドレインのうちの一端が第１の電流駆動素子に接続
しそのソースおよびドレインのうち他端が電源線に接続
する第１のトランジスタと、その一端が前記第１のトラ
ンジスタのゲートに接続しその他端が前記電源線に接続
する容量素子と、そのソースまたはドレインのうち一端
が前記第１のトランジスタのゲートに接続しそのソース
またはドレインのうち他端がデータ線に接続しそのゲー
トが走査線に接続する第２のトランジスタと、 前記第２のトランジスタのソースまたはドレインのうち
前記他端に接続する抵抗素子と、そのゲートが前記抵抗
素子の一端に接続しそのソースとドレインとが前記抵抗
素子と直列に接続する第３のトランジスタとを含んで構
成される電子回路の駆動方法であって、 前記第２のトランジスタをオン状態とし前記データ線を
通じて供給される電流信号に対応する電荷を前記容量素
子に蓄電するプログラミングステージと、 前記第２のトランジスタをオフ状態とし前記容量素子に
蓄電された電荷により生じた電圧を前記第１のトランジ
スタのゲートに印加することで前記電流駆動素子に駆動
電流を供給する表示ステージと、 を有すること、 を特徴とする電子回路の駆動方法。28. A first current drive element, and a first transistor having one of its source and drain connected to the first current drive element and the other of its source and drain connected to a power supply line. , A capacitive element having one end connected to the gate of the first transistor and the other end connected to the power supply line, and one of the source or drain of the capacitive element connected to the gate of the first transistor A second transistor having the other end connected to the data line and a gate connected to the scanning line; a resistance element connected to the other end of the source or drain of the second transistor; and a gate having the resistance element. For driving an electronic circuit including a third transistor having a source and a drain connected to one end of the A programming stage for turning on the second transistor and storing a charge corresponding to a current signal supplied through the data line in the capacitive element; and turning off the second transistor to turn off the capacitive element. A display stage that supplies a drive current to the current drive element by applying a voltage generated by the stored charges to the gate of the first transistor, and a driving method of an electronic circuit.
たはドレインのうち一端が第１の電流駆動素子に接続し
そのソースまたはドレインのうち他端が電源線に接続す
る第１のトランジスタと、その一端が第１のトランジス
タのゲートに接続しその他端が前記電源線に接続する容
量素子と、そのソースまたはドレインのうち一端が前記
第１のトランジスタのゲートおよび前記容量素子の前記
一端および前記電源線に接続しそのソースまたはドレイ
ンのうち他端がデータ線に接続しそのゲートが走査線に
接続する第２のトランジスタと、 前記第２のトランジスタのソースまたはドレインのうち
の前記他端に接続する抵抗素子とを含んで構成される電
子回路の駆動方法であって、 前記第２のトランジスタをオン状態としデータ線を通じ
て供給される電流信号に対応する電荷を前記容量素子に
蓄電するプログラミングステージと、 前記第２のトランジスタをオフ状態とし前記容量素子に
蓄電された電荷により生じた電圧を前記第１のトランジ
スタのゲート電圧に印加することで前記電流駆動素子に
駆動電流を供給する表示ステージと、 を有すること、 を特徴とする電子回路の駆動方法。29. A first current driving element, a first transistor having one of its source or drain connected to the first current driving element and the other of its source or drain connected to a power supply line. A capacitive element whose one end is connected to the gate of the first transistor and the other end is connected to the power supply line, and one of the source or drain of the capacitive element is the gate of the first transistor and the one end of the capacitive element and the power supply. A second transistor connected to the line and having the other end of the source or drain connected to the data line and the gate connected to the scan line; and connected to the other end of the source or drain of the second transistor A method of driving an electronic circuit including a resistance element, the method comprising: A programming stage for storing electric charge corresponding to a current signal in the capacitive element, and applying a voltage generated by the electric charge stored in the capacitive element to the gate voltage of the first transistor by turning off the second transistor. And a display stage for supplying a drive current to the current drive element, thereby driving the electronic circuit.
流駆動素子が接続する第１のトランジスタと、そのソー
スまたはドレインのうち一端が前記第１のトランジスタ
のソースまたはドレインのうちの一端に接続しそのソー
スまたはドレインのうち他端が電源線に接続する第２の
トランジスタと、その一端が前記第２のトランジスタの
ゲートに接続しその他端が前記電源線に接続する容量素
子と、そのソースまたはドレインのうち一端が第２のト
ランジスタのゲートに接続し、そのゲートが走査線に接
続する第３のトランジスタと、 そのソースまたはドレインのうち一端が前記第３のトラ
ンジスタのソースまたはドレインのうちの前記一端とは
異なる他端に接続しそのゲートが走査線に接続する第４
のトランジスタと、その一端が前記第１のトランジスタ
のソースまたはドレインのうちの一端に接続しその他端
が前記第３のトランジスタのソースまたはドレインのう
ちの前記他端に接続する抵抗素子とを含んで構成される
電子回路の駆動方法であって、 前記第１のトランジスタをオフ状態とし、前記第２のト
ランジスタおよび前記第３のトランジスタをオン状態と
して、前記データ線を通じて供給される電流信号に対応
する電荷を前記容量素子に蓄電するプログラミングステ
ージと、前記第１のトランジスタをオン状態とし、前記
第２のトランジスタおよび前記第３のトランジスタをオ
フ状態として、前記容量素子に蓄電された電荷により生
じた電圧を前記第２のトランジスタのゲートに印加する
ことにより前記電流駆動素子に駆動電流を供給する表示
ステージと、 を有すること、 を特徴とする電子回路の駆動方法。30. A first current driving element, a first transistor connected to the first current driving element, and one end of a source or a drain thereof is one end of a source or a drain of the first transistor. A second transistor whose source or drain is connected to the power line at the other end, and a capacitive element whose one end is connected to the gate of the second transistor and the other end is connected to the power line; A third transistor whose source or drain has one end connected to the gate of the second transistor and whose gate connects to the scan line; and one of the source or drain whose one end is the source or drain of the third transistor. A fourth end of which is connected to the other end different from the one end and whose gate is connected to the scanning line.
And a resistance element having one end connected to one end of the source or drain of the first transistor and the other end connected to the other end of the source or drain of the third transistor. A method of driving a configured electronic circuit, wherein the first transistor is turned off, the second transistor and the third transistor are turned on, and the method corresponds to a current signal supplied through the data line. A programming stage for storing electric charge in the capacitive element, a voltage generated by the electric charge stored in the capacitive element with the first transistor turned on and the second transistor and the third transistor turned off. Is applied to the gate of the second transistor, a drive current is applied to the current drive element. And a display stage for supplying, and a driving method of an electronic circuit, comprising:
動素子が接続する第１のトランジスタと、そのソースま
たはドレインのうち一端が第１のトランジスタのソース
またはドレインのうち一端に接続しそのソースまたはド
レインのうち他端が電源線に接続する第２のトランジス
タと、そのソースまたはドレインのうち一端が前記第２
のトランジスタのゲートに接続しそのゲートが走査線に
接続する第３のトランジスタと、その一端が前記第３の
トランジスタの前記一端とは異なる他端に接続し、その
他端が前記電源線に接続する容量素子と、そのソースま
たはドレインのうち一端が前記第３のトランジスタの前
記一端に接続しそのゲートが走査線に接続する第４のト
ランジスタと、その一端が前記第４のトランジスタのソ
ースまたはドレインのうちの前記一端とは異なる他端に
接続し、その他端がデータ線に接続する抵抗素子とを含
んで構成される電子回路の駆動方法であって、 前記第１のトランジスタをオフ状態とし、前記第２のト
ランジスタおよび前記第３のトランジスタをオン状態と
して、前記データ線を通じて供給される電流信号に対応
する電荷を前記容量素子に蓄電するプログラミングステ
ージと、 前記第１のトランジスタをオン状態とし、前記第２のト
ランジスタおよび前記第３のトランジスタをオフ状態と
して、前記容量素子に蓄電された電荷により生じた電圧
を前記第２のトランジスタのゲートに印加することによ
り前記電流駆動素子に駆動電流を供給する表示ステージ
と、 を有すること、 を特徴とする電子回路の駆動方法。31. A first current driving element, a first transistor connected to the first current driving element, and one end of a source or a drain thereof connected to one end of a source or a drain of the first transistor. A second transistor whose source or drain has the other end connected to a power supply line, and one of the source or drain has the second transistor.
A third transistor whose gate is connected to the gate of the transistor and whose gate is connected to the scanning line, and one end of which is connected to the other end different from the one end of the third transistor, and the other end of which is connected to the power supply line. A capacitive element, a fourth transistor whose source or drain has one end connected to the one end of the third transistor and whose gate is connected to the scan line, and one end of which is the source or drain of the fourth transistor. A driving method of an electronic circuit, comprising: a resistance element connected to the other end different from the one end, and the other end connected to a data line, wherein the first transistor is turned off, The second transistor and the third transistor are turned on, and a charge corresponding to a current signal supplied through the data line is applied to the capacitive element. A programming stage for storing electricity, the first transistor in an on state, the second transistor and the third transistor in an off state, and a voltage generated by an electric charge stored in the capacitive element is applied to the second transistor. And a display stage which supplies a drive current to the current drive element by applying to the gate of the electronic circuit.
たはドレインのうち一端が第１の電流駆動素子に接続し
そのソースまたはドレインのうち他端が電源線に接続す
る第１のトランジスタと、そのソースまたはドレインの
うち一端が前記電源線に接続しそのゲートが前記第１の
トランジスタのゲートに接続する第２のトランジスタ
と、その一端が前記電源線に接続しその他端が前記第１
のトランジスタおよび前記第２のトランジスタのゲート
に接続する容量素子と、そのソースまたはドレインのう
ち一端が前記第１のトランジスタおよび前記第２のトラ
ンジスタのゲートに接続しそのゲートが第１の走査線に
接続する第３のトランジスタと、 そのソースまたはドレインのうち一端が前記第３のトラ
ンジスタのソースまたはドレインのうちの前記一端とは
異なる他端に接続しそのゲートが第２の走査線に接続し
そのソースまたはドレインのうちの他端がデータ線に接
続する第４のトランジスタと、 前記第２のトランジスタのソースまたはドレインのうち
の前記一端とは異なる他端と前記第４のトランジスタの
ソースまたはドレインのうちの前記一端との間に接続す
る抵抗素子とを含んで構成される電子回路の駆動方法で
あって、 前記第３のトランジスタおよび前記第４のトランジスタ
をオン状態として、前記データ線を通じて供給される電
流信号に対応する電荷を前記容量素子に蓄電し、 前記容量素子に蓄電された電荷により生じた電圧を前記
第２のトランジスタのゲートに印加してこれに対応する
電流を前記第１のトランジスタに供給することで前記電
流駆動素子に電流を供給すること、 を特徴とする電子回路の駆動方法。32. A first current driving element, a first transistor having one of its source or drain connected to the first current driving element and the other of its source or drain connected to a power supply line. A second transistor whose one end is connected to the power supply line and whose gate is connected to the gate of the first transistor, and one of its source or drain is connected to the power supply line, and the other end of which is the first transistor.
And a capacitor connected to the gate of the second transistor, and one end of the source or drain of the capacitor connected to the gates of the first transistor and the second transistor, and the gate connected to the first scanning line. A third transistor to be connected and one of its source or drain is connected to the other end of the source or drain of the third transistor, which is different from the one end, and its gate is connected to the second scanning line. A fourth transistor having the other end of the source or the drain connected to the data line, and a second end of the source or the drain of the second transistor different from the one end of the source or the drain of the fourth transistor. A method of driving an electronic circuit including a resistance element connected between the one end and The third transistor and the fourth transistor are turned on, charges corresponding to the current signal supplied through the data line are stored in the capacitance element, and a voltage generated by the charges stored in the capacitance element is stored. A method of driving an electronic circuit, comprising: supplying a current to the current driving element by applying a current corresponding to the gate to the gate of the second transistor and supplying the corresponding current to the first transistor.
たはドレインのうち一端が第１の電流駆動素子に接続し
そのソースまたはドレインのうち他端が電源線に接続す
る第１のトランジスタと、そのソースまたはドレインの
うち一端が電源線に接続しそのゲートが第１のトランジ
スタのゲートに接続する第２のトランジスタと、その一
端が前記電源線に接続しその他端が前記第１のトランジ
スタおよび前記第２のトランジスタのゲートに接続する
容量素子と、そのソースまたはドレインのうちの一端が
第１のトランジスタおよび第２のトランジスタのゲート
に接続しそのゲートが第１の走査線に接続する第３のト
ランジスタと、そのソースまたはドレインのうち一端が
前記第３のトランジスタのソースまたはドレインのうち
前記一端とは異なる他端に接続しそのゲートが第２の走
査線に接続しそのソースまたはドレインのうち他端がデ
ータ線に接続する第４のトランジスタと、その一端が前
記第４のトランジスタのソースまたはドレインのうちの
前記一端とは異なる他端に接続しその他端がデータ線に
接続する抵抗素子とを含んで構成される電子回路の駆動
方法であって、 前記第３のトランジスタおよび前記第４のトランジスタ
をオン状態として、前記データ線を通じて供給される電
流信号に対応する電荷を前記容量素子に蓄電し、 前記容量素子に蓄電された電荷により生じた電圧を前記
第２のトランジスタのゲートに印加してこれに対応する
電流を前記第１のトランジスタに通電することで電流駆
動素子に供給すること、 を特徴とする電子回路の駆動方法。33. A first current driving element, a first transistor having one of its source or drain connected to the first current driving element, and the other of its source or drain connected to a power line. A second transistor whose one end is connected to the power supply line and whose gate is connected to the gate of the first transistor; and a second transistor whose one end is connected to the power supply line and whose other end is the first transistor and the above-mentioned A capacitive element connected to the gate of the second transistor, and a third element in which one end of the source or the drain is connected to the gates of the first transistor and the second transistor and the gate is connected to the first scan line. One end of the transistor and its source or drain is different from the one end of the source or drain of the third transistor. A fourth transistor connected to the other end, the gate of which is connected to the second scanning line, and the other end of the source or drain of which is connected to the data line, and one end of which is the source or drain of the fourth transistor. A method for driving an electronic circuit, comprising: a resistance element connected to the other end different from the one end and connected to the data line at the other end, wherein the third transistor and the fourth transistor are turned on. As a state, a charge corresponding to a current signal supplied through the data line is stored in the capacitance element, and a voltage generated by the charge stored in the capacitance element is applied to the gate of the second transistor, A method of driving an electronic circuit, comprising supplying a corresponding current to the current driving element by energizing the first transistor.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001385173A JP2003186436A (en) | 2001-12-18 | 2001-12-18 | Electronic circuit and its driving method, electrooptical device, and electronic equipment |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001385173A JP2003186436A (en) | 2001-12-18 | 2001-12-18 | Electronic circuit and its driving method, electrooptical device, and electronic equipment |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003186436A true JP2003186436A (en) | 2003-07-04 |
Family
ID=27594700
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001385173A Withdrawn JP2003186436A (en) | 2001-12-18 | 2001-12-18 | Electronic circuit and its driving method, electrooptical device, and electronic equipment |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003186436A (en) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005141149A (en) * | 2003-11-10 | 2005-06-02 | Seiko Epson Corp | Electrooptical device and electronic apparatus |
| US7417607B2 (en) | 2003-08-21 | 2008-08-26 | Seiko Epson Corporation | Electro-optical device and electronic apparatus |
| CN100435191C (en) * | 2004-12-28 | 2008-11-19 | 精工爱普生株式会社 | Unit circuit, method of controlling unit circuit, electronic device, and electronic apparatus |
| JP2012203064A (en) * | 2011-03-24 | 2012-10-22 | Toshiba Corp | Display device |
| US8373696B2 (en) | 2003-08-29 | 2013-02-12 | Seiko Epson Corporation | Electro-optical device, method of driving the same, and electronic apparatus |
| US8823610B2 (en) | 2003-08-29 | 2014-09-02 | Seiko Espon Corporation | Electronic circuit, method of driving the same, electronic device, electro-optical device, electronic apparatus, and method of driving the electronic device |
-
2001
- 2001-12-18 JP JP2001385173A patent/JP2003186436A/en not_active Withdrawn
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7417607B2 (en) | 2003-08-21 | 2008-08-26 | Seiko Epson Corporation | Electro-optical device and electronic apparatus |
| US8373696B2 (en) | 2003-08-29 | 2013-02-12 | Seiko Epson Corporation | Electro-optical device, method of driving the same, and electronic apparatus |
| US8823610B2 (en) | 2003-08-29 | 2014-09-02 | Seiko Espon Corporation | Electronic circuit, method of driving the same, electronic device, electro-optical device, electronic apparatus, and method of driving the electronic device |
| JP2005141149A (en) * | 2003-11-10 | 2005-06-02 | Seiko Epson Corp | Electrooptical device and electronic apparatus |
| CN100435191C (en) * | 2004-12-28 | 2008-11-19 | 精工爱普生株式会社 | Unit circuit, method of controlling unit circuit, electronic device, and electronic apparatus |
| JP2012203064A (en) * | 2011-03-24 | 2012-10-22 | Toshiba Corp | Display device |
| US8872738B2 (en) | 2011-03-24 | 2014-10-28 | Kabushiki Kaisha Toshiba | Display device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7839364B2 (en) | Pixel circuit of organic light emitting display | |
| KR100476131B1 (en) | Unit circuit, electronic circuit, electronic device, electro optic device, driving method and electronic equipment | |
| JP3838063B2 (en) | Driving method of organic electroluminescence device | |
| EP1170718B1 (en) | Current sampling circuit for organic electroluminescent display | |
| US7551151B2 (en) | Electronic circuit, electroluminescent display device, electro-optical device, electronic apparatus, method of controlling the current supply to an organic electroluminescent pixel, and method for driving a circuit | |
| EP1170719B1 (en) | Current driven electrooptical device, e.g. organic electroluminescent display, with complementary driving transistors to counteract threshold voltage variations | |
| US10733933B2 (en) | Pixel driving circuit and driving method thereof, display panel and display device | |
| US7859491B2 (en) | Pixel circuit of organic light emitting display | |
| KR100627095B1 (en) | Pixel circuit, electro-optical device, and electronic apparatus | |
| KR20050121379A (en) | Display device and driving method thereof | |
| JP2003022049A (en) | Circuit, driver circuit, organic electroluminescent display device, electro-optical device, electronic apparatus, method of controlling current supply to organic electroluminescent pixel and method for driving circuit | |
| US7319446B2 (en) | Organic electroluminescent display device and driving method thereof | |
| KR20020025775A (en) | Method of driving electrooptic apparatus, electrooptic apparatus, and electronic equipment | |
| JP2003186436A (en) | Electronic circuit and its driving method, electrooptical device, and electronic equipment | |
| JP3849466B2 (en) | Drive circuit, electro-optical device, drive circuit drive method, organic electroluminescence device, and electronic apparatus | |
| JP4581893B2 (en) | Electronic device and electronic device | |
| JP4742726B2 (en) | Electronic device and electronic device | |
| JP2010122700A (en) | Electro-optical device and electronic equipment |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20050301 |