JP2003179777A - ビデオ信号検出回路 - Google Patents

ビデオ信号検出回路

Info

Publication number
JP2003179777A
JP2003179777A JP2001378264A JP2001378264A JP2003179777A JP 2003179777 A JP2003179777 A JP 2003179777A JP 2001378264 A JP2001378264 A JP 2001378264A JP 2001378264 A JP2001378264 A JP 2001378264A JP 2003179777 A JP2003179777 A JP 2003179777A
Authority
JP
Japan
Prior art keywords
signal
circuit
output
input
video signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001378264A
Other languages
English (en)
Other versions
JP3580792B2 (ja
Inventor
Yasunori Sato
泰則 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP2001378264A priority Critical patent/JP3580792B2/ja
Priority to US10/190,832 priority patent/US7009661B2/en
Publication of JP2003179777A publication Critical patent/JP2003179777A/ja
Application granted granted Critical
Publication of JP3580792B2 publication Critical patent/JP3580792B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00Details of television systems
    • H04N5/04Synchronising
    • H04N5/08Separation of synchronising signals from picture signals
    • H04N5/10Separation of line synchronising signal from frame synchronising signal or vice versa

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Synchronizing For Television (AREA)
  • Picture Signal Circuits (AREA)

Abstract

(57)【要約】 【課題】 1画面当りの画素数が規定値でないビデオ信
号が入力されても適切なタイミングで垂直同期信号を生
成可能なビデオ信号検出回路を提供。 【解決手段】 入力映像信号Yから垂直同期信号を検出
し、画素カウンタ20はこの垂直同期信号32で画素クロッ
クの計数を開始し、その計数値が所定数になるまで計数
する。この所定の数は、標準方式に規定されている1画
面の画素数に等しく設定されている。一方、比較回路30
は、検出した垂直同期信号32を計数値26と比較してその
差分34を差分レジスタ36へ出力する。差分レジスタ36と
平均回路42は、差分を入力映像信号Yのn画面について
平均し、その平均値24を加算回路22へ出力する。加算回
路22は、平均値24に応じて垂直同期信号32を遅進し、こ
うして調整された信号を垂直同期信号VDとして装置出力
14から出力する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、ビデオ復号器、と
くにビデオ信号における同期信号を検出するビデオ信号
検出回路に関するものである。
【0002】
【従来の技術】一般に、テレビジョン信号などのビデオ
信号を検出する回路には、たとえばNTSC (National Tel
evision System Committee)などの標準フォーマットの
ビデオ信号が入力されるとは限らず、標準方式以外のビ
デオ信号が入力されたり、ときには何の信号も入力され
ないこともある。これらの3つの状況のいずれにおいて
も、ビデオ信号検出回路は、垂直同期信号を適切に発生
する必要がある。
【0003】この問題は、特開平11-341304号公報に記
載のビデオ検出回路によって一部解決されている。同公
報に記載のビデオ検出回路は、ビデオ入力信号の3つの
モードを検出して、この入力信号に基づいて垂直同期信
号を形成する。標準のビデオ信号が入力される第1のモ
ードでは、走査線カウンタで垂直同期信号を復号する。
標準以外の信号が入力される第2のモードでは、走査線
カウンタを使用せず、垂直同期信号を検出して出力す
る。またビデオ入力信号が到来しない第3のモードで
は、垂直同期信号がフリーランニングモードで出力さ
れ、これによって空白のスクリーンを表示することがで
きる。
【0004】
【発明が解決しようとする課題】入力されるビデオ信号
が標準フォーマットまたはそれに近い信号であれば、水
平走査線の数はほとんど変化しない。また、標準フォー
マット以外のビデオ信号でも、水平走査線の数が正常に
計数されることはある。このような場合、上述の公報に
記載のビデオ検出回路は、第1のモード(標準モード)を
自動的に選択し、ビデオ信号を正常に復号する。こうし
て復号されたビデオ信号の表わす映像を映像モニタに表
示させて視認するには、さほど問題は生じないであろ
う。
【0005】しかし、表示される映像の品質は、場合に
よって劣化することがある。それは、水平走査線数が規
格通りであっても、水平走査線ごとの画素数が均一でな
いことがあるからである。具体的には、NTSC方式の規格
ITU601では、1走査線(ライン)当り858画素に定められ
ている。これがラインごとにずれて、たとえばあるライ
ンでは857画素に、また他のラインでは859画素になった
りすると、映像領域の端縁に凹凸が生じたり、絵柄の縦
の線がジグザグになったりして、映像品質が劣化するこ
とがある。
【0006】同公報に記載のビデオ検出回路では、入力
ビデオ信号が標準フォーマットの場合、走査線カウンタ
で水平走査線を計数して垂直同期信号を復号し出力す
る。しかし、上述のように1画面当りの走査線数が標準
値であっても1水平走査線当りの画素数が規定値でない
場合は、走査線カウンタの計数で生成した垂直同期信号
が、入力ビデオ信号に含まれる垂直同期信号と異なるタ
イミングで生成されることがある。したがって、ビデオ
信号の正しい復号が行なわれないことがある。
【0007】上述の公報に記載のビデオ検出回路は、始
動モードでは、無入力状態でのフリーラン機能がある。
しかし、フリーラン状態になっていても、たとえば入力
信号ケーブルが切断されていて実際に信号が入力されな
いのか、ビデオ信号が入力されているのにノイズが大き
くて復号できない状態なのかの判別がされない。
【0008】本発明はこのような従来技術の欠点を解消
し、入力されるビデオ信号の1画面当りの画素数が規定
値でない場合でも適切なタイミングで垂直同期信号を生
成できるビデオ信号検出回路を提供することを目的とす
る。
【0009】
【課題を解決するための手段】本発明によるビデオ信号
検出回路は、入力される映像信号から垂直同期信号を検
出する同期検出手段と、検出された垂直同期信号ごとに
起動されて画素クロックを計数し、その計数値が所定の
数に達すると第1の信号を出力する計数手段と、検出さ
れた垂直同期信号を第1の信号と比較してその差を表わ
す第2の信号を出力する比較手段と、第2の信号を映像
信号の複数の画面について平均し、その平均値を出力す
る平均手段と、この平均値によって前記検出された垂直
同期信号を調整し、その結果の信号を垂直同期信号とし
て出力する調整手段とを含み、前記所定の数は、1画面
に含まれる規定の画素の数に実質的に等しく設定されて
いる。
【0010】本発明によればまた、ビデオ信号検出回路
は、入力される映像信号から垂直同期信号および水平同
期信号を検出する同期検出手段と、検出された垂直同期
信号によって歩進を開始し、その歩進値を表わす第1の
信号を出力し、該歩進値が第1の所定の数に達すると歩
進を停止する第1の計数手段と、検出された垂直同期信
号に続く水平同期信号によって起動されて前記検出され
た水平同期信号を計数し、その計数値を第2の信号とし
て出力する第2の計数手段と、第2の信号を第1の信号
と比較してその差を表わす第3の信号を出力する第1の
比較手段と、検出された水平同期信号ごとに起動されて
画素クロックを計数し、その計数値が第2の所定の数に
達すると第4の信号を出力する第3の計数手段と、検出
された水平同期信号を第4の信号と比較してその差を表
わす第5の信号を出力する第2の比較手段と、第5の信
号を映像信号の複数のラインについて平均し、その平均
値を出力する平均手段と、平均値で前記検出された水平
同期信号を調整し、その結果の信号を水平同期信号とし
て出力する調整手段とを含み、第1の所定の数は1画面
に含まれる規定のラインの数に、また第2の所定の数は
1ラインに含まれる画素の数に、それぞれ実質的に等し
く設定されている。
【0011】
【発明の実施の形態】次に添付図面を参照して本発明に
よるビデオ信号検出回路の実施例を詳細に説明する。図
1を参照すると、実施例のビデオ信号検出回路10は、入
力端子12に到来する輝度信号Yから適切なタイミングで
垂直同期信号VDを生成し、出力端子14からこれを出力す
る回路である。入力端子12には、本実施例では、カラー
映像信号から色差信号が分離された輝度信号Yがディジ
タルデータの形で入力される。元のカラー映像信号は、
たとえばNTSC方式やPAL (Phase Alternation by Line)
方式などの標準フォーマットに従うものでよく、またそ
れ以外の方式のものであってもよい。また、2フィール
ドがインタリーブされて1フレームを形成するインタリ
ーブ方式であっても、または1フィールドで1フレーム
を形成する非インタリーブ方式であってもよい。出力端
子14には、たとえば映像モニタ装置などの利用装置(図
示せず)が接続される。
【0012】入力端子12は、同期検出回路16の入力に接
続されている。同期検出回路16は、輝度信号Yに含まれ
る垂直同期信号および水平同期信号を検出する回路であ
る。より具体的には、輝度信号Yが所定の期間以上にわ
たって所定の閾値以下のレベルを継続したことを検出し
て、輝度信号Yのその部分を垂直同期信号と判定する。
その判定結果は、出力端子32から垂直同期検出パルスの
形で出力され、この出力端子32は画素カウンタ20の入力
に接続されている。同期検出回路16はまた、輝度信号Y
から同様にして水平同期信号を検出し、これは、そのま
ま出力端子18から利用装置へ出力される。
【0013】画素カウンタ20は、入力32に入力される垂
直同期検出パルスに応動して自走の画素クロックの計数
を開始し、その計数値が所定の上限値に達すると、その
出力26から垂直同期パルスを生成するとともに自身を初
期状態にリセットする2進計数回路である。画素クロッ
クは、画素カウンタ20にて画素数をカウント可能とする
ように、入力輝度信号Yの画素レートと実質的に同じ周
波数を有したクロック信号である。また、所定の上限値
は、入力映像信号の標準フォーマットにおける1フィー
ルドまたは1フレーム、すなわち1画面の総画素数に等
しい値に設定されている。画素カウンタ20の出力26は比
較回路30の一方の入力に接続されている。以下の説明に
おいて、信号は、その現れる接続線の参照符号にて指定
する。
【0014】比較回路30は他方の入力が同期検出回路16
からの出力32に接続されている。比較回路30は、図1で
は単純な減算器の記号で示されているが、実際には、一
方の入力26に画素カウンタ20から入力される垂直同期パ
ルスと他方の入力32に同期検出回路16から到来する実際
の垂直同期検出パルスとの重複期間を検出し、これを画
素クロックの数で表わした数値をその出力34に生成する
機能を有する。したがってこの出力34は、実際の水平走
査線の画素数の規定値との差、すなわち1フィールドま
たは1フレームの画素数の標準値からの誤差を表わして
いる。この出力34は、非標準フラグとして利用される。
比較回路30の出力端子34はまた、差分レジスタ36の入力
にも接続されている。
【0015】差分レジスタ36は、比較回路30から与えら
れる差分値34を保持する一時記憶回路である。差分レジ
スタ36は、n(自然数)個の差分値をFIFO (First-In Fir
st-Out)動作で保持するレジスタ回路(図示せず)と、後
述する平均値を保持するレジスタ回路(これも図示せず)
とを含んでいる。それぞれのレジスタ回路は、現時点よ
りnフィールドまたはフレーム前までの期間に比較回路
30から供給された差分値を保持する。差分レジスタ36は
2つの出力38および40を有し、前者は平均回路42に、ま
た後者は選択回路28の制御入力に接続されている。
【0016】平均回路42は、演算結果を出力する出力端
子24を有し、この出力端子24は、一方では加算回路22の
一方の入力に接続され、また他方では差分レジスタ36の
入力34にも接続されている。平均回路42は、図1では単
純な総和回路の記号で示されているが、実際には、差分
レジスタ36から出力される現時点以前のnフィールドま
たはフレーム分の差分値を相互に加算する加算回路と、
n回の平均値を算出する割算回路(いずれも図示せず)と
を有している。この平均値が出力24から出力される。
【0017】加算回路22は、他方の入力に同期検出回路
16の出力32が接続されている。加算回路22は、同期検出
回路16から入力される垂直同期検出パルス32に平均回路
42から入力される平均値24を加算して、その結果を出力
48から出力する調整回路である。なお、本明細書におい
て、加算は、減算も含む広義に解釈するものとする。た
とえば加算回路22の場合、平均値24が正の値であれば加
算が、また負の値であれば減算が行なわれる。加算回路
22は、同図では単純な加算器の記号で示されているが、
この加減算は、実際には、平均値24に相当する期間だけ
垂直同期検出パルスを遅進させることによって行なわれ
る。加算回路22の出力48は、選択回路28の一方の入力に
接続されている。
【0018】選択回路28は、同期検出回路16の出力32に
接続された他方の入力を有し、制御入力40に与えられる
信号に応動して、2つの入力32および48のいずれかに与
えられる信号を装置出力14に択一的に出力する択一機能
を有する。より詳細には、選択回路28は、差分レジスタ
36からの出力40を監視し、これが「0」、またはそれを中
心とする所定の許容範囲内に含まれていれば、加算回路
22からの入力48を選択し、それ以外の場合は、同期検出
回路16からの直接の入力32を選択して、これを垂直同期
信号VDとしてその出力14に出力するように構成されてい
る。この所定の許容範囲とは、垂直同期パルスが標準の
垂直同期期間から大幅に変位して調整すべき期間が過大
にならない程度に設定されている。なお、後者、つまり
大幅に変位した場合でも、加算回路22からの出力48を垂
直同期信号VDとして利用するのであれば、選択回路28は
設けなくてよい。その場合は、加算回路22の出力48が直
接、装置出力14に接続される。
【0019】動作状態において、入力端子12に輝度信号
Yが到来して、そのレベルが所定の期間にわたって所定
の閾値以下を継続したことを同期検出回路16が検出する
と、同期検出回路16は、輝度信号Yのこの部分を垂直同
期信号と判定し、その出力端子32から垂直同期検出パル
スを画素カウンタ20へ出力する。画素カウンタ20は、こ
れに応動して画素クロックの計数を開始する。この計数
値が所定の上限値に達すると、画素カウンタ20は、その
出力26に垂直同期パルスを生成するとともに、自身を初
期状態にリセットし、再度、計数動作を開始する。
【0020】この間、同期検出回路16は継続的に、他の
出力18にも検出した水平同期信号HDを出力している。ま
た、垂直同期検出パルス32は比較回路30の他方の入力に
も入力され、比較回路30は、一方の入力26に画素カウン
タ20から入力される垂直同期パルスと他方の入力32に同
期検出回路16から到来する実際の垂直同期検出パルスと
の重複期間を検出する。この重複期間を画素クロック数
で表わした値は、比較回路30の出力34から差分レジスタ
36へ与えられる。この出力34はまた、実際の1フィール
ドまたは1フレームの画素数の標準値からの誤差を表わ
す非標準フラグとして利用装置へも出力される。この差
分値34は、勿論、正、負または「0」の値をとり、差分レ
ジスタ36に保持される。
【0021】差分レジスタ36はそこで、現時点よりnフ
ィールドまたはフレーム前までの期間に比較回路30から
供給された差分値をFIFO動作で保持している。平均回路
42は、差分レジスタ36に保持されているnフィールドま
たはフレーム分の差分値を相互に加算してn回分の平均
値を算出する。この算出された平均値は、正、負または
「0」の値をとり得るが、出力24から出力されて、一方で
は差分レジスタ36に一時蓄積されるとともに、他方では
加算回路22の一方の入力端子にも供給される。加算回路
22は、平均回路42から得られた平均値を同期検出回路16
からの垂直同期検出パルス32に加算(平均値が負なら減
算)し、その結果の値を出力48から選択回路28へ出力す
る。
【0022】ところで、選択回路28には、同期検出回路
16の出力32から垂直同期パルス18も供給されている。そ
こで、選択回路28は、制御入力40に与えられる信号に応
動して、2つの入力32および48のいずれかを択一的に装
置出力14に接続する。より詳細には、差分レジスタ36か
らの出力40が「0」、またはこれを含む所定の許容範囲内
に含まれていれば、加算回路22の出力48からの信号を出
力14に転送し、それ以外、つまり垂直同期パルスが標準
の垂直同期期間から大幅に変位して調整すべき期間が過
大であるときは、同期検出回路16からの入力48を選択し
て実際の垂直同期信号をその出力14に出力する。
【0023】より詳細には、入力12に到来する輝度信号
Yの1フィールド期間または1フレーム期間に含まれる
画素の総数が標準フォーマットで規定されるそれに等し
いか、または所定の許容範囲内に含まれる場合、つまり
画素カウンタ20に設定された所定の上限値に実質的に等
しい場合、差分レジスタ36および平均回路42による差分
平均値は実質的に「0」に等しい。選択回路28は、差分レ
ジスタ36に保持されている平均値が実質的に「0」である
ので、この状態を示す制御入力40に応動して、加算回路
22の出力48からの信号を装置出力14に接続する。こうし
て、加算回路22からの標準フォーマットに適合した垂直
同期信号が装置出力14から映像モニタ装置などの利用装
置(図示せず)へ出力される。なお、このような実質的な
標準状態の場合にも、同期検出回路16からの出力32を出
力14に接続するように選択回路28を構成してもよい。こ
の場合は、同期検出回路16で検出された実質的に標準フ
ォーマットの垂直同期信号が装置出力14から出力され
る。
【0024】さて、装置入力12の輝度信号Yの1フィー
ルド期間または1フレーム期間における総画素数が上述
の所定の許容範囲内に含まれない場合、すなわち総画素
数が画素カウンタ20に設定された所定の上限値に達しな
いか、またはこれを超えた場合、差分レジスタ36および
平均回路42による差分平均値は実質的に「0」でない正ま
たは負の有意の値をとる。この値は、平均回路42の出力
24から加算回路22の入力に与えられ、加算回路22は、同
期検出回路16から入力される垂直同期検出パルス32に平
均回路42から入力される平均値24を加算(平均値が負の
ときは減算)して出力48から出力する。これにより加算
回路22は、平均値24に相当する期間だけ垂直同期検出パ
ルス32を遅進させることになる。
【0025】この状態は、差分レジスタ36に保持されて
いる平均値が実質的に「0」でない有意の値をとっている
が調整可能の範囲内であることを意味している。そこで
選択回路28は、この状態に相当する制御入力40に応動し
て、加算回路22の出力48を出力14に接続する。こうして
装置出力14には、加算回路22で加算または減算された値
に対応する垂直同期信号VDが出力される。装置出力14に
接続されている利用装置では、映像信号の1フィールド
期間または1フレーム期間における総画素数が所定の許
容範囲内に含まれないときでも、適切なタイミングで垂
直同期信号VDが供給される。
【0026】選択回路28はまた、垂直同期パルスが標準
の垂直同期期間から大幅に変位して所定の許容範囲を逸
脱し、調整すべき期間が過大であるときは、本実施例で
は、差分レジスタ36のそのような出力40に応動して同期
検出回路16からの入力32を選択し、これを垂直同期信号
VDとしてその出力14に出力する。この場合も、比較回路
30の出力34からは、有意の非標準フラグが出力される。
【0027】こうして本実施例では、1フィールドまた
はフレームのライン数が規格を満たしているがそれに含
まれるがその数が規格と異なるような映像信号につい
て、垂直同期信号の周期の変動を調整して、適切な垂直
同期信号を生成することができる。
【0028】ここで、図2を参照すると、本発明による
ビデオ信号検出回路の他の実施例50は、水平走査線(ラ
イン)ごとに画素の個数を計数し、ライン当りの画素数
を所定の値に調整するとともに、1フレームまたは1フ
ィールド、すなわち1画面における水平走査線の本数も
計数して、標準方式の映像信号か否かに応じて適切な垂
直および水平同期信号を形成する機能を有する。以降の
図において、図1に示す要素と同様の要素は同じ参照符
号で示し、図1に示す実施例と相違する点に重点をおい
て説明し、冗長な説明は避ける。
【0029】同期検出回路16の水平同期検出パルス出力
18は水平同期カウンタ52に接続されている。水平同期カ
ウンタ52は、標準の1水平走査(1H)期間に対応して自走
で歩進し、その計数値を出力58から出力する2進計数回
路である。この歩進は、同期検出回路16の出力18から得
られる1フレームまたは1フィールドにおける最初の水
平同期信号に応動して開始する。水平同期カウンタ52
は、計数値が所定の上限値に達すると、自身を初期状態
にリセットする。この所定の上限値は、入力映像信号の
標準フォーマットにおける1フレームまたはフィールド
の水平走査線数に等しい値に設定される。この設定は、
入力72を介してフィールド判定回路70によって行なわれ
る。水平同期カウンタ52の出力58は比較回路62の一方の
入力に接続されている。
【0030】フィールド判定回路70は、同期検出回路16
の垂直同期検出パルス出力32および水平同期検出パルス
出力18によって、入力映像信号12がインタレース方式の
場合、現在のフィールドが奇/偶数番フィールドのいず
れであるかを判別する回路である。本実施例では、この
フィールド判定は、垂直同期信号の開始と水平同期信号
の開始に基づいて行なわれる。フィールド判定回路70
は、基本的には、入力32および18に垂直および水平同期
信号が同時に検出されると、奇数番フィールドと判定
し、両者の検出が互いに約1/2H期間ずれていれば、偶数
番フィールドと判定する。これについては後に詳述す
る。たとえば、判別したフィールドが奇数番フィールド
であった場合、フィールド判定回路70は、その出力72を
介して水平同期カウンタ52に上述の上限値として標準フ
ォーマットにおける1フィールドの水平走査線数に等し
い値を設定する。判別したフィールド偶数番フィールド
であると、水平同期カウンタ52には、第1番目の水平走
査線について標準フォーマットの1フィールドの水平走
査線数の1/2に等しい値が上述の上限値として設定さ
れ、第2番目以降の走査線については、標準フォーマッ
トのフィールド走査線数に等しい値が設定される。
【0031】さて、同期検出回路16の水平同期検出パル
ス出力18は、ラインカウンタ66の入力にも接続されてい
る。ラインカウンタ66は、実際の映像信号の水平同期検
出パルス18を計数し、その計数値を出力68から出力する
2進計数回路である。ラインカウンタ66は、同期検出回
路16の出力18から得られる1フレームまたは1フィール
ドにおける最初の水平同期信号に応動して計数を開始
し、次の垂直同期信号で初期状態にリセットされる。ラ
インカウンタ66の出力68は比較回路62の他方の入力と垂
直同期生成カウンタ80の1つの入力に接続されている。
【0032】比較回路62は、他方の入力68に得られるラ
インカウンタ66の計数値を一方の入力58に得られる水平
同期カウンタ52の計数値とを比較し、その差分を出力34
へ出力する減算回路である。この出力64は、標準のフィ
ールドまたはフレームか否かを表示する非標準フラグと
して利用され、垂直同期生成カウンタ80の入力に接続さ
れている。
【0033】同期検出回路16の水平同期検出パルス出力
18はまた、画素カウンタ56の入力にも接続されている。
画素カウンタ56は、図1に示す画素カウンタ20と若干相
違し、1水平走査線の標準の画素数を計数する計数回路
である。画素カウンタ56は、入力18に入力される水平同
期パルスに応動して自走の画素クロックの計数を開始
し、この計数値が所定の上限値に達すると、その出力26
から水平同期パルスを生成するとともに自身を初期状態
にリセットする2進計数回路である。この所定の上限値
は、入力映像信号の標準フォーマットにおける1水平走
査線の画素数に等しい値に設定されている。画素カウン
タ56の出力26は比較回路30の入力に接続されている。
【0034】比較回路30、差分レジスタ36、平均回路42
および加算回路22とこれらに関連する回路の構成は、図
1に示した実施例と同じでよい。ただし、比較回路30お
よび加算回路22に入力される信号は、1水平走査期間単
位の信号である点が図1に示した実施例と相違し、それ
らの関連回路もそれに応じて相違している。より詳細に
は、比較回路30の一方の入力26に入力される信号は、画
素カウンタ56で標準の1H期間周期で生成された水平同期
パルスであり、これに対応して他方の入力18に入力され
る信号は、実際の映像信号における水平同期パルスであ
る。したがって、比較回路30は、画素カウンタ56で生成
された標準の水平同期パルスからの実際の水平走査線の
長さのずれを1ライン単位で算出する。算出された差分
値は、その出力端子34から差分レジスタ36の入力に入力
される。比較回路30の出力34はまた、1ラインの画素数
が標準の画素数であるか否かを表示する非標準フラグと
して利用される。
【0035】差分レジスタ36も差分値を1ライン単位で
一時蓄積する。差分レジスタ36は、m(自然数)個の差分
値をFIFO動作で保持するレジスタ回路(図示せず)と、そ
れらの平均値を保持するレジスタ回路(これも図示せず)
とを含んでいる。つまり、これらの回路は、現時点より
mライン前までの期間に比較回路30から供給された差分
値を保持する。差分レジスタ36は、その単一の出力38が
平均回路42の入力に接続されている。
【0036】平均回路42は、図1に示す実施例と同様で
あるが、mライン分の差分値から平均値を算出する点が
相違する。平均回路42は、この演算結果、すなわちライ
ン間平均値を出力する出力端子24を有し、この出力端子
24は、一方では加算回路22の一方の入力に接続され、ま
た他方では差分レジスタ36の入力34にも帰還されてい
る。加算回路22の他方の入力には、同期信号検出回路16
から水平同期検出パルス18が入力される。
【0037】加算回路22は、これも1ライン単位で動作
する。このため加算回路22の他方の入力には、同期検出
回路16の出力18が接続されている。加算回路22は、同期
検出回路16から入力される水平同期検出パルス18に平均
回路42から入力される平均値24を加算して、その結果を
出力74から出力する加減算機能を有している。この加減
算も、実際には、平均値24に相当する期間だけ水平同期
検出パルス18を遅進させることによって行なわれる。加
算回路22の出力74は、選択回路76の1つの入力および垂
直同期生成カウンタ80の入力に接続されている。
【0038】垂直同期生成カウンタ80は、比較回路62の
出力64をその制御入力として受けて、ラインカウンタ66
の出力68および加算回路22の出力74のいずれかを選択
し、これによって垂直同期信号VDを生成する計数回路で
ある。より詳細には、垂直同期生成カウンタ80は、同期
検出回路16の垂直同期検出パルス出力32に応動して起動
される。比較回路62の出力64が「0」、またはそれを中心
とする所定の許容範囲内に含まれていれば、カウンタ80
は、加算回路22からの出力74を選択して、その調整され
た水平同期信号HDを計数する。その計数値が所定の数に
達すると、カウンタ80は、その出力14に垂直同期信号VD
を生成する。これに対して、比較回路62の出力64が所定
の許容範囲内に含まれない場合は、垂直同期生成カウン
タ80は、ラインカウンタ66の出力68を選択して、その計
数値を監視する。その計数値が初期状態にリセットされ
ると、垂直同期生成カウンタ80は、その出力14に垂直同
期信号VDを生成する。
【0039】ところで、この実施例のビデオ信号検出回
路50は、装置入力12に入力端子が接続されたレベル検出
回路86を有し、この回路86は、入力される輝度信号Yが
所定のレベル範囲を逸脱したか否かを検出する回路であ
る。このレベル範囲を画成する閾値は、正規の映像信号
ではあり得ないレベル範囲、たとえば断線などの原因に
より生ずる無入力信号状態や、雑音などの擾乱に起因す
る異常に高いレベルの状態を検出可能に設定される。そ
のような所定のレベル範囲の逸脱を検出したときは、そ
の出力78に有意の検出出力が出力される。この出力78
は、一方では自走カウンタ88の入力に接続されるととも
に、他方では選択回路76の他の制御入力にも接続されて
いる。
【0040】自走カウンタ88は、画素クロックに応動し
てラスタ信号を生成する回路であり、そのラスタ信号出
力82が選択回路76の1本の被選択入力に接続されてい
る。選択回路76は、制御入力端子78を有し、この制御入
力端子に与えられる制御信号に応動して2本の被選択入
力74および82を択一的に選択する回路である。選択回路
76は、レベル検出回路86からのレベル異常検出出力78を
監視し、これに応動して、被選択入力74および82のいず
れかを択一的に選択して装置出力90に接続する。装置出
力90に接続される利用装置としての画像表示装置(図示
せず)は、入力端子12に映像信号が入力されなかった
り、その入力レベルが非常に低いなどの場合、このラス
タ信号82によってその表示スクリーンにブルーバックな
どの絵柄のない画面を表示させることができる。
【0041】このような入力映像信号の所定のレベル範
囲の逸脱を検出する必要のない適用例では、レベル検出
回路86、自走カウンタ88および選択回路76を設けなくて
よい。その場合、比較回路22の出力74は、装置出力90に
直接、接続される。
【0042】また、水平同期カウンタ52で生成された同
期信号を利用できる場合は、自走カウンタ88を設けなく
てもよい。その場合、レベル検出回路86の出力78は選択
回路76にのみ接続され、図2に点線92で示すように、水
平同期カウンタ52の同期信号出力を選択回路76の1つの
被選択入力に接続するように構成される。このような構
成例では、選択回路76は、レベル検出回路86からの有意
のレベル異常検出出力78に応動して、水平同期カウンタ
52からの被選択入力92を選択して装置出力90に接続す
る。
【0043】さて、動作状態において、入力端子12に輝
度信号Yが到来すると、同期検出回路16は、輝度信号Yか
ら垂直同期信号および水平同期信号を検出し、一方の出
力端子32から垂直同期検出パルスをフィールド判定回路
70および垂直同期生成カウンタ80へ、また他方の出力端
子18から水平同期検出パルスをフィールド判定回路70、
水平同期カウンタ52、画素カウンタ56、ラインカウンタ
66および比較回路30へ出力する。
【0044】ここで図3を参照すると、フィールド判定
回路70は、その入力32および18に与えられる垂直および
水平同期信号に応動して起動される(ステップ101)。
ステップ102において、判定回路70の入力32および18に
垂直および水平同期信号が同時にそれぞれ検出される
と、基本的には奇数番フィールドと判定する。その場
合、前回の検出と同じ判定であれば(ステップ103)、
水平同期信号の計数値を調べ、これが値263に等しい
か、またはこれに近い値であれば(ステップ104)、偶
数フィールドであると判定する(ステップ105)。これ
は、垂直同期信号に対して最初の水平同期信号が約1/2H
期間ずれていることを意味する。ステップ104におい
て、値263付近でなければ、奇数番フィールドと判定す
る(ステップ109)。また、ステップ103において、前回
と同じ判定でなければ、やはり奇数番フィールドと判定
する(ステップ109)。水平同期信号の計数は、フィー
ルド判定回路70の内部で行なってもよいし、ラインカウ
ンタ66の計数値を判定回路70でモニタしてもよい。
【0045】ステップ102において、判定回路70の入力3
2および18にそれぞれ垂直および水平同期信号が同時に
検出されないときは、基本的には偶数番フィールドと判
定する。その場合は、ステップ107に移行し、前回の検
出と同じ判定であれば、水平同期信号の計数値を調べ、
これが値263に等しいか、またはこれに近い値であれば
(ステップ108)、偶数フィールドであると判定する
(ステップ105)。また、値263付近でなければ、奇数番
フィールドと判定する(ステップ109)。
【0046】こうして、入力映像信号12がインタレース
方式の場合、フィールド判定回路70は、同期検出回路16
の垂直同期検出パルス出力32および水平同期検出パルス
出力18によって現在のフィールドが奇/偶数番フィール
ドのいずれであるかを判別する。たとえば、判別したフ
ィールドが奇数番フィールドであった場合、次に到来す
るフィールドは偶数番フィールドであることが予想され
るので、判定回路70は、第1番目の水平走査線について
標準フォーマットの1フィールドの水平走査線数の1/2
に等しい値を水平同期カウンタ52にその計数上限値とし
てその出力72を介して設定し、第2番目以降の走査線に
ついては、標準フォーマットのフィールド走査線数に等
しい値を設定する。判別したフィールド偶数番フィール
ドであると、次に到来するフィールドは奇数番フィール
ドであることが予想されるので、フィールド判定回路70
は、水平同期カウンタ52に計数上限値として標準フォー
マットにおける1フィールドの水平走査線数に等しい値
を設定する。
【0047】そこで水平同期カウンタ52は、同期検出回
路16の出力18から得られる1フレームまたは1フィール
ドにおける最初の水平同期信号に応動して標準の1H期間
ごとの歩進を開始し、その計数値を出力58から出力す
る。水平同期カウンタ52は、計数値が上述の設定された
計数上限値に達すると、自身を初期状態にリセットす
る。水平同期カウンタ52のこの計数値出力58は比較回路
62の一方の入力に入力される。
【0048】画素カウンタ20も水平同期検出パルス18に
応動して画素クロックの計数を開始する。この計数値が
所定の上限値に達すると、画素カウンタ20は、その出力
26に水平同期パルスを生成する。これは、比較回路30に
入力される。画素カウンタ20自身は、初期状態にリセッ
トされ、再度、計数動作を開始する。
【0049】これとともに、ラインカウンタ66は、同期
検出回路16の出力18から得られる1フレームまたは1フ
ィールドにおける最初の水平同期信号に応動して計数を
開始する。ラインカウンタ66は、同期検出回路16の水平
同期検出出力18を受けて実際の映像信号の水平同期検出
パルス18を計数し、その計数値を出力68から比較回路62
の他方の入力と垂直同期生成カウンタ80の入力に出力す
る。ラインカウンタ66は、次の垂直同期検出パルス18で
初期状態にリセットされる。
【0050】そこで比較回路62は、入力68に得られるラ
インカウンタ66の計数値を入力58に得られる水平同期カ
ウンタ52の計数値とを比較し、その差分を出力64から垂
直同期生成カウンタ80に送る。この差分出力64は、値が
「0」またはそれを含む所定の許容範囲を示していれば、
入力映像信号12が標準のフィールドまたはフレームであ
ることを意味し、この許容範囲を逸脱していれば、非標
準フラグとして利用される。
【0051】もう一方の比較回路30の一方の入力26に
も、画素カウンタ56で標準の1H期間周期で生成された水
平同期パルスが入力されている。そこで比較回路30は、
画素カウンタ56で生成された標準の水平同期パルス26か
らの実際の水平同期検出パルス18すなわち実際の水平走
査線の長さのずれを算出する。算出された差分値34は、
差分レジスタ36に入力される。この差分出力34はまた、
値が「0」またはそれを含む所定の許容範囲を示していれ
ば、入力映像信号12の1ラインの画素数が標準の画素数
であることを意味し、この許容範囲を逸脱していれば、
非標準フラグとして利用される。
【0052】差分レジスタ36は、現時点よりmライン前
までの期間に比較回路30から供給された差分値34を保持
する。平均回路42は、差分レジスタ36に保持されている
mライン分の差分値から平均値を算出し、その演算結果
を加算回路22および差分レジスタ36へ出力する。加算回
路22の他方の入力には、同期信号検出回路16から水平同
期検出パルス18が入力される。そこで加算回路22は、同
期検出回路16から入力された水平同期検出パルス18に平
均回路42から入力された平均値24を加算して、その結果
を出力74から選択回路76および垂直同期生成カウンタ80
に出力する。これによって、水平同期検出パルス18が平
均値24に相当する期間だけ遅進される。
【0053】一方、垂直同期生成カウンタ80は、比較回
路62の出力64に応動してラインカウンタ66の出力68およ
び加算回路22の出力74のいずれかを選択する。垂直同期
生成カウンタ80は、同期検出回路16からの垂直同期検出
パルス32に応動して起動される。比較回路62の出力64が
「0」、またはそれを中心とする所定の許容範囲内に含ま
れていれば、すなわち1フィールドまたはフレームを形
成するラインの数が標準のライン数であれば、カウンタ
80は、加算回路22からの出力74を選択して、差分平均値
24で調整された水平同期信号HDを計数する。その計数値
が所定の数に達すると、カウンタ80は、その出力14に垂
直同期信号VDを生成する。
【0054】しかし、比較回路62の出力64が所定の許容
範囲内に含まれない場合、すなわち1フィールドまたは
フレームを形成するラインの数が標準のライン数でない
ときは、垂直同期生成カウンタ80は、ラインカウンタ66
の出力68を選択して、その計数値を監視する。その計数
値が初期状態にリセットされると、垂直同期生成カウン
タ80は、その出力14に垂直同期信号VDを生成する。
【0055】一方、レベル検出回路86は、装置入力12に
入力される輝度信号Yが所定のレベル範囲を逸脱したか
否かを監視している。レベル検出回路86は、信号無入力
や異常に高いレベルを検出しなければ、検出出力78を無
意状態に維持する。そこで選択回路76は、加算回路22か
らの水平同期信号出力74を選択して装置出力90に接続す
る。これによって、加算回路22で遅進の調整された水平
同期信号HDが装置出力90から出力される。
【0056】たとえば、断線などに起因する信号無入力
や、雑音などの擾乱に起因する異常に高いレベルを検出
すると、レベル検出回路86は、有意の検出出力78を出力
する。これに応動して自走カウンタ88は、画素クロック
を計数してラスタ信号を生成する。また選択回路76は、
レベル検出回路86からの有意のレベル異常検出出力78に
応動して、自走カウンタ88からの被選択入力82を選択し
て装置出力90に接続する。そこで、装置出力90に接続さ
れる画像表示装置(図示せず)は、このように入力端子
12に映像信号が入力されなかったり、その入力レベルが
非常に低いなどの場合、このラスタ信号82によってその
表示スクリーンにブルーバック画面を表示することがで
きる。つまり、本実施例では、無信号や雑音の場合を判
定してその切り分けが可能である。
【0057】こうして本実施例では、水平同期信号の数
が規格を満たしていて1ラインの画素数が規格と異なる
ような映像信号でも、適切な周期の垂直同期信号を生成
することができる。本実施例はまた、水平同期信号の数
を単純に計数して垂直同期信号を生成する場合とは異な
り、ラインごとの画素数の変動に応じて画素数を調整す
ることができる。
【0058】
【発明の効果】このように本発明によるビデオ信号検出
回路では、入力されるビデオ信号の1画面当りの画素数
が規定値でない場合でも適切なタイミングで垂直同期信
号を生成することができる。
【図面の簡単な説明】
【図1】本発明によるビデオ信号検出回路の実施例を示
す機能ブロック図である。
【図2】本発明によるビデオ信号検出回路の他の実施例
を示す機能ブロック図である。
【図3】図2に示すビデオ信号検出回路の実施例におけ
るフィールド判定回路の動作例を示すフロー図である。
【符号の説明】
10 ビデオ信号検出回路 16 同期検出回路 20、56 画素カウンタ 22 加算回路 28、76 選択回路 30、62 比較回路 36 差分レジスタ 42 平均回路 52 水平同期カウンタ 66 ラインカウンタ 70 フィールド判定回路 86 レベル検出回路

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】 入力される映像信号から垂直同期信号を
    検出する同期検出手段と、 該検出された垂直同期信号ごとに起動されて画素クロッ
    クを計数し、その計数値が所定の数に達すると第1の信
    号を出力する計数手段と、 前記検出された垂直同期信号を第1の信号と比較してそ
    の差を表わす第2の信号を出力する比較手段と、 第2の信号を前記映像信号の複数の画面について平均
    し、その平均値を出力する平均手段と、 該平均値によって前記検出された垂直同期信号を調整
    し、その結果の信号を垂直同期信号として出力する調整
    手段とを含み、 前記所定の数は、1画面に含まれる規定の画素の数に実
    質的に等しく設定されていることを特徴とするビデオ信
    号検出回路。
  2. 【請求項2】 入力される映像信号から垂直同期信号お
    よび水平同期信号を検出する同期検出手段と、 該検出された垂直同期信号によって歩進を開始し、その
    歩進値を表わす第1の信号を出力し、該歩進値が第1の
    所定の数に達すると歩進を停止する第1の計数手段と、 前記検出された垂直同期信号に続く水平同期信号によっ
    て起動されて前記検出された水平同期信号を計数し、そ
    の計数値を第2の信号として出力する第2の計数手段
    と、 第2の信号を第1の信号と比較してその差を表わす第3
    の信号を出力する第1の比較手段と、 前記検出された水平同期信号ごとに起動されて画素クロ
    ックを計数し、その計数値が第2の所定の数に達すると
    第4の信号を出力する第3の計数手段と、 前記検出された水平同期信号を第4の信号と比較してそ
    の差を表わす第5の信号を出力する第2の比較手段と、 第5の信号を前記映像信号の複数のラインについて平均
    し、その平均値を出力する平均手段と、 該平均値で前記検出された水平同期信号を調整し、その
    結果の信号を水平同期信号として出力する調整手段とを
    含み、 第1の所定の数は1画面に含まれる規定のラインの数
    に、また第2の所定の数は1ラインに含まれる画素の数
    に、それぞれ実質的に等しく設定されていることを特徴
    とするビデオ信号検出回路。
  3. 【請求項3】 請求項2に記載の回路において、該回路
    はさらに、 前記映像信号の入力レベルが第3の所定の範囲にあるか
    否かを検出するレベル検出手段と、 該レベル検出手段が第3の所定の範囲にないことを検出
    すると、ラスタ画面を形成する第6の信号を出力する手
    段とを含むことを特徴とするビデオ信号検出回路。
  4. 【請求項4】 請求項2に記載の回路において、該回路
    はさらに、 前記映像信号の入力レベルが第3の所定の範囲にあるか
    否かを検出するレベル検出手段と、 該レベル検出手段が第3の所定の範囲にないことを検出
    すると、第1の計数手段から出力される信号をラスタ画
    面を形成する第6の信号として出力する手段とを含むこ
    とを特徴とするビデオ信号検出回路。
JP2001378264A 2001-12-12 2001-12-12 ビデオ信号検出回路 Expired - Fee Related JP3580792B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2001378264A JP3580792B2 (ja) 2001-12-12 2001-12-12 ビデオ信号検出回路
US10/190,832 US7009661B2 (en) 2001-12-12 2002-07-09 Video signal detecting circuit for adjusting sync signals with a mean difference of the number of pixels from a standard

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001378264A JP3580792B2 (ja) 2001-12-12 2001-12-12 ビデオ信号検出回路

Publications (2)

Publication Number Publication Date
JP2003179777A true JP2003179777A (ja) 2003-06-27
JP3580792B2 JP3580792B2 (ja) 2004-10-27

Family

ID=19186032

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001378264A Expired - Fee Related JP3580792B2 (ja) 2001-12-12 2001-12-12 ビデオ信号検出回路

Country Status (2)

Country Link
US (1) US7009661B2 (ja)
JP (1) JP3580792B2 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7410663B2 (en) * 2002-08-07 2008-08-12 Kao Corporation Oil or fat composition
DE10339661B4 (de) * 2003-08-28 2006-07-27 Siemens Ag Verfahren und Anordnung zur Synchronisation eines Videoeingangs- mit einem Videoausgangssignal
EP1592245A1 (en) * 2004-04-27 2005-11-02 Matsushita Electric Industrial Co., Ltd. Adaptive generation of synchronization signals
US7239355B2 (en) * 2004-05-17 2007-07-03 Mstar Semiconductor, Inc. Method of frame synchronization when scaling video and video scaling apparatus thereof
TWI376939B (en) * 2007-02-16 2012-11-11 Realtek Semiconductor Corp Interlaced image processing method and apparatus
TWI402798B (zh) * 2009-04-29 2013-07-21 Chunghwa Picture Tubes Ltd 具省電功能之時序控制器
US8547481B2 (en) * 2010-12-20 2013-10-01 Texas Instruments Incorporated Apparatus and method for black bar detection in digital TVs and set-top boxes
CN102821227B (zh) * 2011-06-10 2017-03-15 上海华虹集成电路有限责任公司 一种视频信号奇偶场的判定方法
US10992843B2 (en) * 2017-08-28 2021-04-27 Novatek Microelectronics Corp. Video interface conversion apparatus and operation method thereof

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19544902A1 (de) * 1995-12-01 1997-06-05 Philips Patentverwaltung Schaltungsanordnung zum automatischen Erkennen der Zeilennorm eines Videosynchronsignals
KR100234312B1 (ko) * 1997-01-17 1999-12-15 윤종용 고정도 동기 신호 검출방법 및 장치
US6366327B1 (en) * 1997-12-22 2002-04-02 Texas Instruments Incorporated Vertical sync detection and output for video decoder
KR100268061B1 (ko) * 1998-08-20 2000-10-16 윤종용 비디오 포맷 모드 검출기
TW448686B (en) * 1998-09-14 2001-08-01 Sony Corp External synchronization system using composite synchronization signal, and camera system using the same
EP1047272A3 (en) * 1999-04-21 2008-07-30 Matsushita Electric Industrial Co., Ltd. Apparatus for identifying standard and non-standard video signals

Also Published As

Publication number Publication date
JP3580792B2 (ja) 2004-10-27
US7009661B2 (en) 2006-03-07
US20030107673A1 (en) 2003-06-12

Similar Documents

Publication Publication Date Title
JP4253327B2 (ja) 字幕検出装置及び字幕検出方法ならびにプルダウン信号検出装置
JP2005318610A (ja) シーケンス適合同期信号生成器
US20050001929A1 (en) Video signal converting apparatus and method
US5267035A (en) Motion detection for video including that obtained from film
JP4772562B2 (ja) プルダウン信号検出装置およびプルダウン信号検出方法並びに順次走査変換装置および順次走査変換方法
JP3580792B2 (ja) ビデオ信号検出回路
JPH0863124A (ja) 表示面焼付き防止回路
JP4074306B2 (ja) 2−2プルダウン信号検出装置及び2−2プルダウン信号検出方法
US7925106B2 (en) Apparatus and method for detecting motion in continuous images
EP0502693A2 (en) Television receiver for EDTV
JP4328276B2 (ja) インターレーススキャン方式ビデオ信号補償方法及び装置
JP4225930B2 (ja) 映像信号処理装置および映像信号処理方法
KR100277993B1 (ko) 디지털 텔레비젼 수신기의 동기신호 발생장치
JP4656759B2 (ja) 走査線変換装置
KR100745299B1 (ko) 디지털티브이의화면동기장치및방법
JP2004356828A (ja) 映像表示装置
JP2007235240A (ja) 映像信号処理装置
JP2000175159A (ja) 映像信号処理装置
JP3014791B2 (ja) 垂直同期信号正規化装置
KR100692541B1 (ko) 고화질 텔레비전의 외부입력 신호 처리 시스템
KR100767861B1 (ko) 영상표시 장치에서의 입력신호 처리 장치 및 방법
JP4380137B2 (ja) 映像の黒レベル再生方法及び黒レベル再生回路
JP3544342B2 (ja) 表示開始位置補正方法および画面表示制御装置
JP2006319744A (ja) プルダウン映像検出装置
JP2006229788A (ja) 映像・音声信号処理装置

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20031125

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040720

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080730

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080730

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090730

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090730

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100730

Year of fee payment: 6

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100730

Year of fee payment: 6

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100730

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110730

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120730

Year of fee payment: 8

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120730

Year of fee payment: 8

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120730

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130730

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees