JP3580792B2

JP3580792B2 - ビデオ信号検出回路

Info

Publication number: JP3580792B2
Application number: JP2001378264A
Authority: JP
Inventors: 泰則佐藤
Original assignee: Oki Electric Industry Co Ltd
Current assignee: Oki Electric Industry Co Ltd
Priority date: 2001-12-12
Filing date: 2001-12-12
Publication date: 2004-10-27
Anticipated expiration: 2021-12-12
Also published as: US7009661B2; JP2003179777A; US20030107673A1

Description

【０００１】
【発明の属する技術分野】
本発明は、ビデオ復号器、とくにビデオ信号における同期信号を検出するビデオ信号検出回路に関するものである。
【０００２】
【従来の技術】
一般に、テレビジョン信号などのビデオ信号を検出する回路には、たとえばＮＴＳＣ（ＮａｔｉｏｎａｌＴｅｌｅｖｉｓｉｏｎＳｙｓｔｅｍＣｏｍｍｉｔｔｅｅ）などの標準フォーマットのビデオ信号が入力されるとは限らず、標準方式以外のビデオ信号が入力されたり、ときには何の信号も入力されないこともある。これらの３つの状況のいずれにおいても、ビデオ信号検出回路は、垂直同期信号を適切に発生する必要がある。
【０００３】
この問題は、特開平１１−３４１３０４号公報に記載のビデオ検出回路によって一部解決されている。同公報に記載のビデオ検出回路は、ビデオ入力信号の３つのモードを検出して、この入力信号に基づいて垂直同期信号を形成する。標準のビデオ信号が入力される第１のモードでは、走査線カウンタで垂直同期信号を復号する。標準以外の信号が入力される第２のモードでは、走査線カウンタを使用せず、垂直同期信号を検出して出力する。またビデオ入力信号が到来しない第３のモードでは、垂直同期信号がフリーランニングモードで出力され、これによって空白のスクリーンを表示することができる。
【０００４】
【発明が解決しようとする課題】
入力されるビデオ信号が標準フォーマットまたはそれに近い信号であれば、水平走査線の数はほとんど変化しない。また、標準フォーマット以外のビデオ信号でも、水平走査線の数が正常に計数されることはある。このような場合、上述の公報に記載のビデオ検出回路は、第１のモード（標準モード）を自動的に選択し、ビデオ信号を正常に復号する。こうして復号されたビデオ信号の表わす映像を映像モニタに表示させて視認するには、さほど問題は生じないであろう。
【０００５】
しかし、表示される映像の品質は、場合によって劣化することがある。それは、水平走査線数が規格通りであっても、水平走査線ごとの画素数が均一でないことがあるからである。具体的には、ＮＴＳＣ方式の規格ＩＴＵ６０１では、１走査線（ライン）当り８５８画素に定められている。これがラインごとにずれて、たとえばあるラインでは８５７画素に、また他のラインでは８５９画素になったりすると、映像領域の端縁に凹凸が生じたり、絵柄の縦の線がジグザグになったりして、映像品質が劣化することがある。
【０００６】
同公報に記載のビデオ検出回路では、入力ビデオ信号が標準フォーマットの場合、走査線カウンタで水平走査線を計数して垂直同期信号を復号し出力する。しかし、上述のように１画面当りの走査線数が標準値であっても１水平走査線当りの画素数が規定値でない場合は、走査線カウンタの計数で生成した垂直同期信号が、入力ビデオ信号に含まれる垂直同期信号と異なるタイミングで生成されることがある。したがって、ビデオ信号の正しい復号が行なわれないことがある。
【０００７】
上述の公報に記載のビデオ検出回路は、始動モードでは、無入力状態でのフリーラン機能がある。しかし、フリーラン状態になっていても、たとえば入力信号ケーブルが切断されていて実際に信号が入力されないのか、ビデオ信号が入力されているのにノイズが大きくて復号できない状態なのかの判別がされない。
【０００８】
本発明はこのような従来技術の欠点を解消し、入力されるビデオ信号の１画面当りの画素数が規定値でない場合でも適切なタイミングで垂直同期信号を生成できるビデオ信号検出回路を提供することを目的とする。
【０００９】
【課題を解決するための手段】
本発明によるビデオ信号検出回路は、入力される映像信号から垂直同期信号を検出する同期検出手段と、検出された垂直同期信号ごとに起動されて画素クロックを計数し、その計数値が所定の数に達すると第１の信号を出力する計数手段と、検出された垂直同期信号を第１の信号と比較してその差を表わす第２の信号を出力する比較手段と、第２の信号を映像信号の複数の画面について平均し、その平均値を出力する平均手段と、この平均値によって前記検出された垂直同期信号を調整し、その結果の信号を垂直同期信号として出力する調整手段とを含み、前記所定の数は、１画面に含まれる規定の画素の数に実質的に等しく設定されている。
【００１０】
本発明によればまた、ビデオ信号検出回路は、入力される映像信号から垂直同期信号および水平同期信号を検出する同期検出手段と、検出された垂直同期信号によって歩進を開始し、その歩進値を表わす第１の信号を出力し、該歩進値が第１の所定の数に達すると歩進を停止する第１の計数手段と、検出された垂直同期信号に続く水平同期信号によって起動されて前記検出された水平同期信号を計数し、その計数値を第２の信号として出力する第２の計数手段と、第２の信号を第１の信号と比較してその差を表わす第３の信号を出力する第１の比較手段と、検出された水平同期信号ごとに起動されて画素クロックを計数し、その計数値が第２の所定の数に達すると第４の信号を出力する第３の計数手段と、検出された水平同期信号を第４の信号と比較してその差を表わす第５の信号を出力する第２の比較手段と、第５の信号を映像信号の複数のラインについて平均し、その平均値を出力する平均手段と、平均値で前記検出された水平同期信号を調整し、その結果の信号を水平同期信号として出力する調整手段とを含み、第１の所定の数は１画面に含まれる規定のラインの数に、また第２の所定の数は１ラインに含まれる画素の数に、それぞれ実質的に等しく設定されている。
【００１１】
【発明の実施の形態】
次に添付図面を参照して本発明によるビデオ信号検出回路の実施例を詳細に説明する。図１を参照すると、実施例のビデオ信号検出回路１０は、入力端子１２に到来する輝度信号Ｙから適切なタイミングで垂直同期信号ＶＤを生成し、出力端子１４からこれを出力する回路である。入力端子１２には、本実施例では、カラー映像信号から色差信号が分離された輝度信号Ｙがディジタルデータの形で入力される。元のカラー映像信号は、たとえばＮＴＳＣ方式やＰＡＬ（ＰｈａｓｅＡｌｔｅｒｎａｔｉｏｎｂｙＬｉｎｅ）方式などの標準フォーマットに従うものでよく、またそれ以外の方式のものであってもよい。また、２フィールドがインタリーブされて１フレームを形成するインタリーブ方式であっても、または１フィールドで１フレームを形成する非インタリーブ方式であってもよい。出力端子１４には、たとえば映像モニタ装置などの利用装置（図示せず）が接続される。
【００１２】
入力端子１２は、同期検出回路１６の入力に接続されている。同期検出回路１６は、輝度信号Ｙに含まれる垂直同期信号および水平同期信号を検出する回路である。より具体的には、輝度信号Ｙが所定の期間以上にわたって所定の閾値以下のレベルを継続したことを検出して、輝度信号Ｙのその部分を垂直同期信号と判定する。その判定結果は、出力端子３２から垂直同期検出パルスの形で出力され、この出力端子３２は画素カウンタ２０の入力に接続されている。同期検出回路１６はまた、輝度信号Ｙから同様にして水平同期信号を検出し、これは、そのまま出力端子１８から利用装置へ出力される。
【００１３】
画素カウンタ２０は、入力３２に入力される垂直同期検出パルスに応動して自走の画素クロックの計数を開始し、その計数値が所定の上限値に達すると、その出力２６から垂直同期パルスを生成するとともに自身を初期状態にリセットする２進計数回路である。画素クロックは、画素カウンタ２０にて画素数をカウント可能とするように、入力輝度信号Ｙの画素レートと実質的に同じ周波数を有したクロック信号である。また、所定の上限値は、入力映像信号の標準フォーマットにおける１フィールドまたは１フレーム、すなわち１画面の総画素数に等しい値に設定されている。画素カウンタ２０の出力２６は比較回路３０の一方の入力に接続されている。以下の説明において、信号は、その現れる接続線の参照符号にて指定する。
【００１４】
比較回路３０は他方の入力が同期検出回路１６からの出力３２に接続されている。比較回路３０は、図１では単純な減算器の記号で示されているが、実際には、一方の入力２６に画素カウンタ２０から入力される垂直同期パルスと他方の入力３２に同期検出回路１６から到来する実際の垂直同期検出パルスとの重複期間を検出し、これを画素クロックの数で表わした数値をその出力３４に生成する機能を有する。したがってこの出力３４は、実際の水平走査線の画素数の規定値との差、すなわち１フィールドまたは１フレームの画素数の標準値からの誤差を表わしている。この出力３４は、非標準フラグとして利用される。比較回路３０の出力端子３４はまた、差分レジスタ３６の入力にも接続されている。
【００１５】
差分レジスタ３６は、比較回路３０から与えられる差分値３４を保持する一時記憶回路である。差分レジスタ３６は、ｎ（自然数）個の差分値をＦＩＦＯ（Ｆｉｒｓｔ−ＩｎＦｉｒｓｔ−Ｏｕｔ）動作で保持するレジスタ回路（図示せず）と、後述する平均値を保持するレジスタ回路（これも図示せず）とを含んでいる。それぞれのレジスタ回路は、現時点よりｎフィールドまたはフレーム前までの期間に比較回路３０から供給された差分値を保持する。差分レジスタ３６は２つの出力３８および４０を有し、前者は平均回路４２に、また後者は選択回路２８の制御入力に接続されている。
【００１６】
平均回路４２は、演算結果を出力する出力端子２４を有し、この出力端子２４は、一方では加算回路２２の一方の入力に接続され、また他方では差分レジスタ３６の入力３４にも接続されている。平均回路４２は、図１では単純な総和回路の記号で示されているが、実際には、差分レジスタ３６から出力される現時点以前のｎフィールドまたはフレーム分の差分値を相互に加算する加算回路と、ｎ回の平均値を算出する割算回路（いずれも図示せず）とを有している。この平均値が出力２４から出力される。
【００１７】
加算回路２２は、他方の入力に同期検出回路１６の出力３２が接続されている。加算回路２２は、同期検出回路１６から入力される垂直同期検出パルス３２に平均回路４２から入力される平均値２４を加算して、その結果を出力４８から出力する調整回路である。なお、本明細書において、加算は、減算も含む広義に解釈するものとする。たとえば加算回路２２の場合、平均値２４が正の値であれば加算が、また負の値であれば減算が行なわれる。加算回路２２は、同図では単純な加算器の記号で示されているが、この加減算は、実際には、平均値２４に相当する期間だけ垂直同期検出パルスを遅進させることによって行なわれる。加算回路２２の出力４８は、選択回路２８の一方の入力に接続されている。
【００１８】
選択回路２８は、同期検出回路１６の出力３２に接続された他方の入力を有し、制御入力４０に与えられる信号に応動して、２つの入力３２および４８のいずれかに与えられる信号を装置出力１４に択一的に出力する択一機能を有する。より詳細には、選択回路２８は、差分レジスタ３６からの出力４０を監視し、これが「０」、またはそれを中心とする所定の許容範囲内に含まれていれば、加算回路２２からの入力４８を選択し、それ以外の場合は、同期検出回路１６からの直接の入力３２を選択して、これを垂直同期信号ＶＤとしてその出力１４に出力するように構成されている。この所定の許容範囲とは、垂直同期パルスが標準の垂直同期期間から大幅に変位して調整すべき期間が過大にならない程度に設定されている。なお、後者、つまり大幅に変位した場合でも、加算回路２２からの出力４８を垂直同期信号ＶＤとして利用するのであれば、選択回路２８は設けなくてよい。その場合は、加算回路２２の出力４８が直接、装置出力１４に接続される。
【００１９】
動作状態において、入力端子１２に輝度信号Ｙが到来して、そのレベルが所定の期間にわたって所定の閾値以下を継続したことを同期検出回路１６が検出すると、同期検出回路１６は、輝度信号Ｙのこの部分を垂直同期信号と判定し、その出力端子３２から垂直同期検出パルスを画素カウンタ２０へ出力する。画素カウンタ２０は、これに応動して画素クロックの計数を開始する。この計数値が所定の上限値に達すると、画素カウンタ２０は、その出力２６に垂直同期パルスを生成するとともに、自身を初期状態にリセットし、再度、計数動作を開始する。
【００２０】
この間、同期検出回路１６は継続的に、他の出力１８にも検出した水平同期信号ＨＤを出力している。また、垂直同期検出パルス３２は比較回路３０の他方の入力にも入力され、比較回路３０は、一方の入力２６に画素カウンタ２０から入力される垂直同期パルスと他方の入力３２に同期検出回路１６から到来する実際の垂直同期検出パルスとの重複期間を検出する。この重複期間を画素クロック数で表わした値は、比較回路３０の出力３４から差分レジスタ３６へ与えられる。この出力３４はまた、実際の１フィールドまたは１フレームの画素数の標準値からの誤差を表わす非標準フラグとして利用装置へも出力される。この差分値３４は、勿論、正、負または「０」の値をとり、差分レジスタ３６に保持される。
【００２１】
差分レジスタ３６はそこで、現時点よりｎフィールドまたはフレーム前までの期間に比較回路３０から供給された差分値をＦＩＦＯ動作で保持している。平均回路４２は、差分レジスタ３６に保持されているｎフィールドまたはフレーム分の差分値を相互に加算してｎ回分の平均値を算出する。この算出された平均値は、正、負または「０」の値をとり得るが、出力２４から出力されて、一方では差分レジスタ３６に一時蓄積されるとともに、他方では加算回路２２の一方の入力端子にも供給される。加算回路２２は、平均回路４２から得られた平均値を同期検出回路１６からの垂直同期検出パルス３２に加算（平均値が負なら減算）し、その結果の値を出力４８から選択回路２８へ出力する。
【００２２】
ところで、選択回路２８には、同期検出回路１６の出力３２から垂直同期パルス１８も供給されている。そこで、選択回路２８は、制御入力４０に与えられる信号に応動して、２つの入力３２および４８のいずれかを択一的に装置出力１４に接続する。より詳細には、差分レジスタ３６からの出力４０が「０」、またはこれを含む所定の許容範囲内に含まれていれば、加算回路２２の出力４８からの信号を出力１４に転送し、それ以外、つまり垂直同期パルスが標準の垂直同期期間から大幅に変位して調整すべき期間が過大であるときは、同期検出回路１６からの入力４８を選択して実際の垂直同期信号をその出力１４に出力する。
【００２３】
より詳細には、入力１２に到来する輝度信号Ｙの１フィールド期間または１フレーム期間に含まれる画素の総数が標準フォーマットで規定されるそれに等しいか、または所定の許容範囲内に含まれる場合、つまり画素カウンタ２０に設定された所定の上限値に実質的に等しい場合、差分レジスタ３６および平均回路４２による差分平均値は実質的に「０」に等しい。選択回路２８は、差分レジスタ３６に保持されている平均値が実質的に「０」であるので、この状態を示す制御入力４０に応動して、加算回路２２の出力４８からの信号を装置出力１４に接続する。こうして、加算回路２２からの標準フォーマットに適合した垂直同期信号が装置出力１４から映像モニタ装置などの利用装置（図示せず）へ出力される。なお、このような実質的な標準状態の場合にも、同期検出回路１６からの出力３２を出力１４に接続するように選択回路２８を構成してもよい。この場合は、同期検出回路１６で検出された実質的に標準フォーマットの垂直同期信号が装置出力１４から出力される。
【００２４】
さて、装置入力１２の輝度信号Ｙの１フィールド期間または１フレーム期間における総画素数が上述の所定の許容範囲内に含まれない場合、すなわち総画素数が画素カウンタ２０に設定された所定の上限値に達しないか、またはこれを超えた場合、差分レジスタ３６および平均回路４２による差分平均値は実質的に「０」でない正または負の有意の値をとる。この値は、平均回路４２の出力２４から加算回路２２の入力に与えられ、加算回路２２は、同期検出回路１６から入力される垂直同期検出パルス３２に平均回路４２から入力される平均値２４を加算（平均値が負のときは減算）して出力４８から出力する。これにより加算回路２２は、平均値２４に相当する期間だけ垂直同期検出パルス３２を遅進させることになる。
【００２５】
この状態は、差分レジスタ３６に保持されている平均値が実質的に「０」でない有意の値をとっているが調整可能の範囲内であることを意味している。そこで選択回路２８は、この状態に相当する制御入力４０に応動して、加算回路２２の出力４８を出力１４に接続する。こうして装置出力１４には、加算回路２２で加算または減算された値に対応する垂直同期信号ＶＤが出力される。装置出力１４に接続されている利用装置では、映像信号の１フィールド期間または１フレーム期間における総画素数が所定の許容範囲内に含まれないときでも、適切なタイミングで垂直同期信号ＶＤが供給される。
【００２６】
選択回路２８はまた、垂直同期パルスが標準の垂直同期期間から大幅に変位して所定の許容範囲を逸脱し、調整すべき期間が過大であるときは、本実施例では、差分レジスタ３６のそのような出力４０に応動して同期検出回路１６からの入力３２を選択し、これを垂直同期信号ＶＤとしてその出力１４に出力する。この場合も、比較回路３０の出力３４からは、有意の非標準フラグが出力される。
【００２７】
こうして本実施例では、１フィールドまたはフレームのライン数が規格を満たしているがそれに含まれるがその数が規格と異なるような映像信号について、垂直同期信号の周期の変動を調整して、適切な垂直同期信号を生成することができる。
【００２８】
ここで、図２を参照すると、本発明によるビデオ信号検出回路の他の実施例５０は、水平走査線（ライン）ごとに画素の個数を計数し、ライン当りの画素数を所定の値に調整するとともに、１フレームまたは１フィールド、すなわち１画面における水平走査線の本数も計数して、標準方式の映像信号か否かに応じて適切な垂直および水平同期信号を形成する機能を有する。以降の図において、図１に示す要素と同様の要素は同じ参照符号で示し、図１に示す実施例と相違する点に重点をおいて説明し、冗長な説明は避ける。
【００２９】
同期検出回路１６の水平同期検出パルス出力１８は水平同期カウンタ５２に接続されている。水平同期カウンタ５２は、標準の１水平走査（１Ｈ）期間に対応して自走で歩進し、その計数値を出力５８から出力する２進計数回路である。この歩進は、同期検出回路１６の出力１８から得られる１フレームまたは１フィールドにおける最初の水平同期信号に応動して開始する。水平同期カウンタ５２は、計数値が所定の上限値に達すると、自身を初期状態にリセットする。この所定の上限値は、入力映像信号の標準フォーマットにおける１フレームまたはフィールドの水平走査線数に等しい値に設定される。この設定は、入力７２を介してフィールド判定回路７０によって行なわれる。水平同期カウンタ５２の出力５８は比較回路６２の一方の入力に接続されている。
【００３０】
フィールド判定回路７０は、同期検出回路１６の垂直同期検出パルス出力３２および水平同期検出パルス出力１８によって、入力映像信号１２がインタレース方式の場合、現在のフィールドが奇／偶数番フィールドのいずれであるかを判別する回路である。本実施例では、このフィールド判定は、垂直同期信号の開始と水平同期信号の開始に基づいて行なわれる。フィールド判定回路７０は、基本的には、入力３２および１８に垂直および水平同期信号が同時に検出されると、奇数番フィールドと判定し、両者の検出が互いに約１／２Ｈ期間ずれていれば、偶数番フィールドと判定する。これについては後に詳述する。たとえば、判別したフィールドが奇数番フィールドであった場合、フィールド判定回路７０は、その出力７２を介して水平同期カウンタ５２に上述の上限値として標準フォーマットにおける１フィールドの水平走査線数に等しい値を設定する。判別したフィールド偶数番フィールドであると、水平同期カウンタ５２には、第１番目の水平走査線について標準フォーマットの１フィールドの水平走査線数の１／２に等しい値が上述の上限値として設定され、第２番目以降の走査線については、標準フォーマットのフィールド走査線数に等しい値が設定される。
【００３１】
さて、同期検出回路１６の水平同期検出パルス出力１８は、ラインカウンタ６６の入力にも接続されている。ラインカウンタ６６は、実際の映像信号の水平同期検出パルス１８を計数し、その計数値を出力６８から出力する２進計数回路である。ラインカウンタ６６は、同期検出回路１６の出力１８から得られる１フレームまたは１フィールドにおける最初の水平同期信号に応動して計数を開始し、次の垂直同期信号で初期状態にリセットされる。ラインカウンタ６６の出力６８は比較回路６２の他方の入力と垂直同期生成カウンタ８０の１つの入力に接続されている。
【００３２】
比較回路６２は、他方の入力６８に得られるラインカウンタ６６の計数値を一方の入力５８に得られる水平同期カウンタ５２の計数値とを比較し、その差分を出力３４へ出力する減算回路である。この出力６４は、標準のフィールドまたはフレームか否かを表示する非標準フラグとして利用され、垂直同期生成カウンタ８０の入力に接続されている。
【００３３】
同期検出回路１６の水平同期検出パルス出力１８はまた、画素カウンタ５６の入力にも接続されている。画素カウンタ５６は、図１に示す画素カウンタ２０と若干相違し、１水平走査線の標準の画素数を計数する計数回路である。画素カウンタ５６は、入力１８に入力される水平同期パルスに応動して自走の画素クロックの計数を開始し、この計数値が所定の上限値に達すると、その出力２６から水平同期パルスを生成するとともに自身を初期状態にリセットする２進計数回路である。この所定の上限値は、入力映像信号の標準フォーマットにおける１水平走査線の画素数に等しい値に設定されている。画素カウンタ５６の出力２６は比較回路３０の入力に接続されている。
【００３４】
比較回路３０、差分レジスタ３６、平均回路４２および加算回路２２とこれらに関連する回路の構成は、図１に示した実施例と同じでよい。ただし、比較回路３０および加算回路２２に入力される信号は、１水平走査期間単位の信号である点が図１に示した実施例と相違し、それらの関連回路もそれに応じて相違している。より詳細には、比較回路３０の一方の入力２６に入力される信号は、画素カウンタ５６で標準の１Ｈ期間周期で生成された水平同期パルスであり、これに対応して他方の入力１８に入力される信号は、実際の映像信号における水平同期パルスである。したがって、比較回路３０は、画素カウンタ５６で生成された標準の水平同期パルスからの実際の水平走査線の長さのずれを１ライン単位で算出する。算出された差分値は、その出力端子３４から差分レジスタ３６の入力に入力される。比較回路３０の出力３４はまた、１ラインの画素数が標準の画素数であるか否かを表示する非標準フラグとして利用される。
【００３５】
差分レジスタ３６も差分値を１ライン単位で一時蓄積する。差分レジスタ３６は、ｍ（自然数）個の差分値をＦＩＦＯ動作で保持するレジスタ回路（図示せず）と、それらの平均値を保持するレジスタ回路（これも図示せず）とを含んでいる。つまり、これらの回路は、現時点よりｍライン前までの期間に比較回路３０から供給された差分値を保持する。差分レジスタ３６は、その単一の出力３８が平均回路４２の入力に接続されている。
【００３６】
平均回路４２は、図１に示す実施例と同様であるが、ｍライン分の差分値から平均値を算出する点が相違する。平均回路４２は、この演算結果、すなわちライン間平均値を出力する出力端子２４を有し、この出力端子２４は、一方では加算回路２２の一方の入力に接続され、また他方では差分レジスタ３６の入力３４にも帰還されている。加算回路２２の他方の入力には、同期信号検出回路１６から水平同期検出パルス１８が入力される。
【００３７】
加算回路２２は、これも１ライン単位で動作する。このため加算回路２２の他方の入力には、同期検出回路１６の出力１８が接続されている。加算回路２２は、同期検出回路１６から入力される水平同期検出パルス１８に平均回路４２から入力される平均値２４を加算して、その結果を出力７４から出力する加減算機能を有している。この加減算も、実際には、平均値２４に相当する期間だけ水平同期検出パルス１８を遅進させることによって行なわれる。加算回路２２の出力７４は、選択回路７６の１つの入力および垂直同期生成カウンタ８０の入力に接続されている。
【００３８】
垂直同期生成カウンタ８０は、比較回路６２の出力６４をその制御入力として受けて、ラインカウンタ６６の出力６８および加算回路２２の出力７４のいずれかを選択し、これによって垂直同期信号ＶＤを生成する計数回路である。より詳細には、垂直同期生成カウンタ８０は、同期検出回路１６の垂直同期検出パルス出力３２に応動して起動される。比較回路６２の出力６４が「０」、またはそれを中心とする所定の許容範囲内に含まれていれば、カウンタ８０は、加算回路２２からの出力７４を選択して、その調整された水平同期信号ＨＤを計数する。その計数値が所定の数に達すると、カウンタ８０は、その出力１４に垂直同期信号ＶＤを生成する。これに対して、比較回路６２の出力６４が所定の許容範囲内に含まれない場合は、垂直同期生成カウンタ８０は、ラインカウンタ６６の出力６８を選択して、その計数値を監視する。その計数値が初期状態にリセットされると、垂直同期生成カウンタ８０は、その出力１４に垂直同期信号ＶＤを生成する。
【００３９】
ところで、この実施例のビデオ信号検出回路５０は、装置入力１２に入力端子が接続されたレベル検出回路８６を有し、この回路８６は、入力される輝度信号Ｙが所定のレベル範囲を逸脱したか否かを検出する回路である。このレベル範囲を画成する閾値は、正規の映像信号ではあり得ないレベル範囲、たとえば断線などの原因により生ずる無入力信号状態や、雑音などの擾乱に起因する異常に高いレベルの状態を検出可能に設定される。そのような所定のレベル範囲の逸脱を検出したときは、その出力７８に有意の検出出力が出力される。この出力７８は、一方では自走カウンタ８８の入力に接続されるとともに、他方では選択回路７６の他の制御入力にも接続されている。
【００４０】
自走カウンタ８８は、画素クロックに応動してラスタ信号を生成する回路であり、そのラスタ信号出力８２が選択回路７６の１本の被選択入力に接続されている。選択回路７６は、制御入力端子７８を有し、この制御入力端子に与えられる制御信号に応動して２本の被選択入力７４および８２を択一的に選択する回路である。選択回路７６は、レベル検出回路８６からのレベル異常検出出力７８を監視し、これに応動して、被選択入力７４および８２のいずれかを択一的に選択して装置出力９０に接続する。装置出力９０に接続される利用装置としての画像表示装置（図示せず）は、入力端子１２に映像信号が入力されなかったり、その入力レベルが非常に低いなどの場合、このラスタ信号８２によってその表示スクリーンにブルーバックなどの絵柄のない画面を表示させることができる。
【００４１】
このような入力映像信号の所定のレベル範囲の逸脱を検出する必要のない適用例では、レベル検出回路８６、自走カウンタ８８および選択回路７６を設けなくてよい。その場合、比較回路２２の出力７４は、装置出力９０に直接、接続される。
【００４２】
また、水平同期カウンタ５２で生成された同期信号を利用できる場合は、自走カウンタ８８を設けなくてもよい。その場合、レベル検出回路８６の出力７８は選択回路７６にのみ接続され、図２に点線９２で示すように、水平同期カウンタ５２の同期信号出力を選択回路７６の１つの被選択入力に接続するように構成される。このような構成例では、選択回路７６は、レベル検出回路８６からの有意のレベル異常検出出力７８に応動して、水平同期カウンタ５２からの被選択入力９２を選択して装置出力９０に接続する。
【００４３】
さて、動作状態において、入力端子１２に輝度信号Ｙが到来すると、同期検出回路１６は、輝度信号Ｙから垂直同期信号および水平同期信号を検出し、一方の出力端子３２から垂直同期検出パルスをフィールド判定回路７０および垂直同期生成カウンタ８０へ、また他方の出力端子１８から水平同期検出パルスをフィールド判定回路７０、水平同期カウンタ５２、画素カウンタ５６、ラインカウンタ６６および比較回路３０へ出力する。
【００４４】
ここで図３を参照すると、フィールド判定回路７０は、その入力３２および１８に与えられる垂直および水平同期信号に応動して起動される（ステップ１０１）。ステップ１０２において、判定回路７０の入力３２および１８に垂直および水平同期信号が同時にそれぞれ検出されると、基本的には奇数番フィールドと判定する。その場合、前回の検出と同じ判定であれば（ステップ１０３）、水平同期信号の計数値を調べ、これが値２６３に等しいか、またはこれに近い値であれば（ステップ１０４）、偶数フィールドであると判定する（ステップ１０５）。これは、垂直同期信号に対して最初の水平同期信号が約１／２Ｈ期間ずれていることを意味する。ステップ１０４において、値２６３付近でなければ、奇数番フィールドと判定する（ステップ１０９）。また、ステップ１０３において、前回と同じ判定でなければ、やはり奇数番フィールドと判定する（ステップ１０９）。水平同期信号の計数は、フィールド判定回路７０の内部で行なってもよいし、ラインカウンタ６６の計数値を判定回路７０でモニタしてもよい。
【００４５】
ステップ１０２において、判定回路７０の入力３２および１８にそれぞれ垂直および水平同期信号が同時に検出されないときは、基本的には偶数番フィールドと判定する。その場合は、ステップ１０７に移行し、前回の検出と同じ判定であれば、水平同期信号の計数値を調べ、これが値２６３に等しいか、またはこれに近い値であれば（ステップ１０８）、偶数フィールドであると判定する（ステップ１０５）。また、値２６３付近でなければ、奇数番フィールドと判定する（ステップ１０９）。
【００４６】
こうして、入力映像信号１２がインタレース方式の場合、フィールド判定回路７０は、同期検出回路１６の垂直同期検出パルス出力３２および水平同期検出パルス出力１８によって現在のフィールドが奇／偶数番フィールドのいずれであるかを判別する。たとえば、判別したフィールドが奇数番フィールドであった場合、次に到来するフィールドは偶数番フィールドであることが予想されるので、判定回路７０は、第１番目の水平走査線について標準フォーマットの１フィールドの水平走査線数の１／２に等しい値を水平同期カウンタ５２にその計数上限値としてその出力７２を介して設定し、第２番目以降の走査線については、標準フォーマットのフィールド走査線数に等しい値を設定する。判別したフィールド偶数番フィールドであると、次に到来するフィールドは奇数番フィールドであることが予想されるので、フィールド判定回路７０は、水平同期カウンタ５２に計数上限値として標準フォーマットにおける１フィールドの水平走査線数に等しい値を設定する。
【００４７】
そこで水平同期カウンタ５２は、同期検出回路１６の出力１８から得られる１フレームまたは１フィールドにおける最初の水平同期信号に応動して標準の１Ｈ期間ごとの歩進を開始し、その計数値を出力５８から出力する。水平同期カウンタ５２は、計数値が上述の設定された計数上限値に達すると、自身を初期状態にリセットする。水平同期カウンタ５２のこの計数値出力５８は比較回路６２の一方の入力に入力される。
【００４８】
画素カウンタ２０も水平同期検出パルス１８に応動して画素クロックの計数を開始する。この計数値が所定の上限値に達すると、画素カウンタ２０は、その出力２６に水平同期パルスを生成する。これは、比較回路３０に入力される。画素カウンタ２０自身は、初期状態にリセットされ、再度、計数動作を開始する。
【００４９】
これとともに、ラインカウンタ６６は、同期検出回路１６の出力１８から得られる１フレームまたは１フィールドにおける最初の水平同期信号に応動して計数を開始する。ラインカウンタ６６は、同期検出回路１６の水平同期検出出力１８を受けて実際の映像信号の水平同期検出パルス１８を計数し、その計数値を出力６８から比較回路６２の他方の入力と垂直同期生成カウンタ８０の入力に出力する。ラインカウンタ６６は、次の垂直同期検出パルス１８で初期状態にリセットされる。
【００５０】
そこで比較回路６２は、入力６８に得られるラインカウンタ６６の計数値を入力５８に得られる水平同期カウンタ５２の計数値とを比較し、その差分を出力６４から垂直同期生成カウンタ８０に送る。この差分出力６４は、値が「０」またはそれを含む所定の許容範囲を示していれば、入力映像信号１２が標準のフィールドまたはフレームであることを意味し、この許容範囲を逸脱していれば、非標準フラグとして利用される。
【００５１】
もう一方の比較回路３０の一方の入力２６にも、画素カウンタ５６で標準の１Ｈ期間周期で生成された水平同期パルスが入力されている。そこで比較回路３０は、画素カウンタ５６で生成された標準の水平同期パルス２６からの実際の水平同期検出パルス１８すなわち実際の水平走査線の長さのずれを算出する。算出された差分値３４は、差分レジスタ３６に入力される。この差分出力３４はまた、値が「０」またはそれを含む所定の許容範囲を示していれば、入力映像信号１２の１ラインの画素数が標準の画素数であることを意味し、この許容範囲を逸脱していれば、非標準フラグとして利用される。
【００５２】
差分レジスタ３６は、現時点よりｍライン前までの期間に比較回路３０から供給された差分値３４を保持する。平均回路４２は、差分レジスタ３６に保持されているｍライン分の差分値から平均値を算出し、その演算結果を加算回路２２および差分レジスタ３６へ出力する。加算回路２２の他方の入力には、同期信号検出回路１６から水平同期検出パルス１８が入力される。そこで加算回路２２は、同期検出回路１６から入力された水平同期検出パルス１８に平均回路４２から入力された平均値２４を加算して、その結果を出力７４から選択回路７６および垂直同期生成カウンタ８０に出力する。これによって、水平同期検出パルス１８が平均値２４に相当する期間だけ遅進される。
【００５３】
一方、垂直同期生成カウンタ８０は、比較回路６２の出力６４に応動してラインカウンタ６６の出力６８および加算回路２２の出力７４のいずれかを選択する。垂直同期生成カウンタ８０は、同期検出回路１６からの垂直同期検出パルス３２に応動して起動される。比較回路６２の出力６４が「０」、またはそれを中心とする所定の許容範囲内に含まれていれば、すなわち１フィールドまたはフレームを形成するラインの数が標準のライン数であれば、カウンタ８０は、加算回路２２からの出力７４を選択して、差分平均値２４で調整された水平同期信号ＨＤを計数する。その計数値が所定の数に達すると、カウンタ８０は、その出力１４に垂直同期信号ＶＤを生成する。
【００５４】
しかし、比較回路６２の出力６４が所定の許容範囲内に含まれない場合、すなわち１フィールドまたはフレームを形成するラインの数が標準のライン数でないときは、垂直同期生成カウンタ８０は、ラインカウンタ６６の出力６８を選択して、その計数値を監視する。その計数値が初期状態にリセットされると、垂直同期生成カウンタ８０は、その出力１４に垂直同期信号ＶＤを生成する。
【００５５】
一方、レベル検出回路８６は、装置入力１２に入力される輝度信号Ｙが所定のレベル範囲を逸脱したか否かを監視している。レベル検出回路８６は、信号無入力や異常に高いレベルを検出しなければ、検出出力７８を無意状態に維持する。そこで選択回路７６は、加算回路２２からの水平同期信号出力７４を選択して装置出力９０に接続する。これによって、加算回路２２で遅進の調整された水平同期信号ＨＤが装置出力９０から出力される。
【００５６】
たとえば、断線などに起因する信号無入力や、雑音などの擾乱に起因する異常に高いレベルを検出すると、レベル検出回路８６は、有意の検出出力７８を出力する。これに応動して自走カウンタ８８は、画素クロックを計数してラスタ信号を生成する。また選択回路７６は、レベル検出回路８６からの有意のレベル異常検出出力７８に応動して、自走カウンタ８８からの被選択入力８２を選択して装置出力９０に接続する。そこで、装置出力９０に接続される画像表示装置（図示せず）は、このように入力端子１２に映像信号が入力されなかったり、その入力レベルが非常に低いなどの場合、このラスタ信号８２によってその表示スクリーンにブルーバック画面を表示することができる。つまり、本実施例では、無信号や雑音の場合を判定してその切り分けが可能である。
【００５７】
こうして本実施例では、水平同期信号の数が規格を満たしていて１ラインの画素数が規格と異なるような映像信号でも、適切な周期の垂直同期信号を生成することができる。本実施例はまた、水平同期信号の数を単純に計数して垂直同期信号を生成する場合とは異なり、ラインごとの画素数の変動に応じて画素数を調整することができる。
【００５８】
【発明の効果】
このように本発明によるビデオ信号検出回路では、入力されるビデオ信号の１画面当りの画素数が規定値でない場合でも適切なタイミングで垂直同期信号を生成することができる。
【図面の簡単な説明】
【図１】本発明によるビデオ信号検出回路の実施例を示す機能ブロック図である。
【図２】本発明によるビデオ信号検出回路の他の実施例を示す機能ブロック図である。
【図３】図２に示すビデオ信号検出回路の実施例におけるフィールド判定回路の動作例を示すフロー図である。
【符号の説明】
１０ビデオ信号検出回路
１６同期検出回路
２０、５６画素カウンタ
２２加算回路
２８、７６選択回路
３０、６２比較回路
３６差分レジスタ
４２平均回路
５２水平同期カウンタ
６６ラインカウンタ
７０フィールド判定回路
８６レベル検出回路

Claims

入力される映像信号から垂直同期信号を検出する同期検出手段と、
該検出された垂直同期信号ごとに起動されて画素クロックを計数し、その計数値が所定の数に達すると第１の信号を出力する計数手段と、
前記検出された垂直同期信号を第１の信号と比較してその差を表わす第２の信号を出力する比較手段と、
第２の信号を前記映像信号の複数の画面について平均し、その平均値を出力する平均手段と、
該平均値によって前記検出された垂直同期信号を調整し、その結果の信号を垂直同期信号として出力する調整手段とを含み、
前記所定の数は、１画面に含まれる規定の画素の数に実質的に等しく設定されていることを特徴とするビデオ信号検出回路。
入力される映像信号から垂直同期信号および水平同期信号を検出する同期検出手段と、
該検出された垂直同期信号によって歩進を開始し、その歩進値を表わす第１の信号を出力し、該歩進値が第１の所定の数に達すると歩進を停止する第１の計数手段と、
前記検出された垂直同期信号に続く水平同期信号によって起動されて前記検出された水平同期信号を計数し、その計数値を第２の信号として出力する第２の計数手段と、
第２の信号を第１の信号と比較してその差を表わす第３の信号を出力する第１の比較手段と、
前記検出された水平同期信号ごとに起動されて画素クロックを計数し、その計数値が第２の所定の数に達すると第４の信号を出力する第３の計数手段と、
前記検出された水平同期信号を第４の信号と比較してその差を表わす第５の信号を出力する第２の比較手段と、
第５の信号を前記映像信号の複数のラインについて平均し、その平均値を出力する平均手段と、
該平均値で前記検出された水平同期信号を調整し、その結果の信号を水平同期信号として出力する調整手段と、
前記検出された垂直同期信号によって起動されて該調整手段から出力される水平同期信号を計数し、その計数値が第３の所定の数に達すると垂直同期信号を出力する第４の計数手段とを含み、
第１および第３の所定の数は１画面に含まれる規定のラインの数に、また第２の所定の数は１ラインに含まれる画素の数に、それぞれ実質的に等しく設定されていることを特徴とするビデオ信号検出回路。
請求項２に記載の回路において、該回路はさらに、
前記映像信号の入力レベルが所定の範囲にあるか否かを検出するレベル検出手段と、
該レベル検出手段が所定の範囲にないことを検出すると、ラスタ画面を形成する第６の信号を出力する手段とを含むことを特徴とするビデオ信号検出回路。
請求項２に記載の回路において、該回路はさらに、
前記映像信号の入力レベルが所定の範囲にあるか否かを検出するレベル検出手段と、
該レベル検出手段が所定の範囲にないことを検出すると、第１の計数手段から出力される信号をラスタ画面を形成する第６の信号として出力する手段とを含むことを特徴とするビデオ信号検出回路。