JP2003179069A - Thin film transistor, liquid crystal display device, organic electroluminescent element as well as substrate for display device and its manufacturing method - Google Patents
Thin film transistor, liquid crystal display device, organic electroluminescent element as well as substrate for display device and its manufacturing methodInfo
- Publication number
- JP2003179069A JP2003179069A JP2001378516A JP2001378516A JP2003179069A JP 2003179069 A JP2003179069 A JP 2003179069A JP 2001378516 A JP2001378516 A JP 2001378516A JP 2001378516 A JP2001378516 A JP 2001378516A JP 2003179069 A JP2003179069 A JP 2003179069A
- Authority
- JP
- Japan
- Prior art keywords
- film
- resist
- forming
- electrode
- metal film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 576
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 293
- 239000010409 thin film Substances 0.000 title claims abstract description 114
- 239000004973 liquid crystal related substance Substances 0.000 title claims abstract description 53
- 239000010408 film Substances 0.000 claims abstract description 2009
- 229910052751 metal Inorganic materials 0.000 claims abstract description 583
- 239000002184 metal Substances 0.000 claims abstract description 583
- 239000004065 semiconductor Substances 0.000 claims abstract description 303
- 238000000034 method Methods 0.000 claims abstract description 272
- 238000005530 etching Methods 0.000 claims description 317
- 230000001681 protective effect Effects 0.000 claims description 298
- 239000003990 capacitor Substances 0.000 claims description 148
- 238000003860 storage Methods 0.000 claims description 99
- 239000012535 impurity Substances 0.000 claims description 65
- 239000011159 matrix material Substances 0.000 claims description 60
- 239000010410 layer Substances 0.000 claims description 16
- 238000005401 electroluminescence Methods 0.000 claims description 14
- 230000003647 oxidation Effects 0.000 claims description 6
- 238000007254 oxidation reaction Methods 0.000 claims description 6
- 238000005468 ion implantation Methods 0.000 claims description 2
- 238000002048 anodisation reaction Methods 0.000 claims 1
- 238000000151 deposition Methods 0.000 claims 1
- 230000003247 decreasing effect Effects 0.000 abstract 1
- 230000000694 effects Effects 0.000 description 32
- 238000010586 diagram Methods 0.000 description 18
- 238000001312 dry etching Methods 0.000 description 17
- 238000002955 isolation Methods 0.000 description 7
- 238000004380 ashing Methods 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 6
- 238000000206 photolithography Methods 0.000 description 6
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 5
- 229910052760 oxygen Inorganic materials 0.000 description 5
- 239000001301 oxygen Substances 0.000 description 5
- 239000011521 glass Substances 0.000 description 4
- 238000009413 insulation Methods 0.000 description 4
- 230000001443 photoexcitation Effects 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- 229910021417 amorphous silicon Inorganic materials 0.000 description 3
- 239000012467 final product Substances 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- 229910052715 tantalum Inorganic materials 0.000 description 3
- 238000001039 wet etching Methods 0.000 description 3
- 229910000838 Al alloy Inorganic materials 0.000 description 2
- 229910001182 Mo alloy Inorganic materials 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 229920001609 Poly(3,4-ethylenedioxythiophene) Polymers 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 239000011575 calcium Substances 0.000 description 2
- 230000001678 irradiating effect Effects 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- 238000009751 slip forming Methods 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- OYPRJOBELJOOCE-UHFFFAOYSA-N Calcium Chemical compound [Ca] OYPRJOBELJOOCE-UHFFFAOYSA-N 0.000 description 1
- 102100032244 Dynein axonemal heavy chain 1 Human genes 0.000 description 1
- 101100321670 Fagopyrum esculentum FA18 gene Proteins 0.000 description 1
- 101001016198 Homo sapiens Dynein axonemal heavy chain 1 Proteins 0.000 description 1
- -1 M o Inorganic materials 0.000 description 1
- 229910001362 Ta alloys Inorganic materials 0.000 description 1
- NIXOWILDQLNWCW-UHFFFAOYSA-N acrylic acid group Chemical group C(C=C)(=O)O NIXOWILDQLNWCW-UHFFFAOYSA-N 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 238000007743 anodising Methods 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 229910052791 calcium Inorganic materials 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 229920001940 conductive polymer Polymers 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000000047 product Substances 0.000 description 1
- 238000000638 solvent extraction Methods 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、液晶表示装置や有
機エレクトロルミネッセンス素子（以下、有機ＥＬ素子
という）を用いた表示装置等に用いられる薄膜トランジ
スタ（以下、ＴＦＴ：Thin Film Transistor という）
ならびにＴＦＴを備えた表示装置用基板およびその製造
方法、さらにはこのような表示装置用基板を備えた液晶
表示装置および有機ＥＬ素子に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a thin film transistor (hereinafter referred to as TFT) used for a liquid crystal display device, a display device using an organic electroluminescence element (hereinafter referred to as an organic EL element), or the like.
The present invention also relates to a display device substrate including a TFT and a method for manufacturing the same, and a liquid crystal display device and an organic EL element including such a display device substrate.
【０００２】[0002]
【従来の技術】液晶表示装置は、薄型化・軽量化・省電
力化が可能であるという長所を有するため、ノート型パ
ソコンに利用されるだけでなく、各種のモニター、テレ
ビ、デジタルカメラ、携帯電話等において広く利用され
ている。2. Description of the Related Art A liquid crystal display device has advantages that it can be made thin, lightweight, and power saving. Therefore, it is not only used for a notebook computer, but also for various monitors, televisions, digital cameras, mobile phones. Widely used in telephones, etc.
【０００３】液晶表示装置は、構造の違いから、パッシ
ブマトリクス型とアクティブマトリクス型に分けられ
る。パッシブマトリクス型は、互いに交差したストライ
プ状の電極からなる単純な構造を有するため、製造コス
トの面では有利である。しかしながら、クロストークや
応答速度などの面でアクティブマトリクス型に比べて画
質が劣る。一方、アクティブマトリクス型は、画素ごと
にスイッチング素子が設けられているため、クロストー
クのほとんどない優れた画質を得ることが出来る。例え
ば、ＡＶ機器用の液晶表示装置では、高画質が要求され
るため、このようなアクティブマトリクス型のものが大
部分を占めている。しかしながら、アクティブマトリク
ス型は、構造が複雑なため、装置の製造コストが高くな
ってしまい、コストの面で不利となる。Liquid crystal display devices are classified into a passive matrix type and an active matrix type due to the difference in structure. The passive matrix type is advantageous in terms of manufacturing cost because it has a simple structure composed of striped electrodes intersecting with each other. However, the image quality is inferior to the active matrix type in terms of crosstalk and response speed. On the other hand, in the active matrix type, a switching element is provided for each pixel, so that excellent image quality with almost no crosstalk can be obtained. For example, a liquid crystal display device for AV equipment is required to have a high image quality, and thus such an active matrix type device occupies the majority. However, the active matrix type has a complicated structure, which increases the manufacturing cost of the device, which is disadvantageous in terms of cost.
【０００４】[0004]
【発明が解決しようとする課題】ところで、アクティブ
マトリクス型の液晶表示装置におけるスイッチング素子
としては、ＴＦＴが用いられている。ＴＦＴは複数の層
が積層されてなる多層構造を有しており、各層を形成す
るには、それぞれ成膜工程、フォト工程、エッチング工
程およびレジスト除去工程を行う必要がある。このた
め、ＴＦＴを形成するには、上記の一連の工程を何度か
繰り返すことにより複数の層を形成する必要があり、よ
って、ＴＦＴの製造工程は複雑となりコストがかかる。
なお、このようなＴＦＴの製造工程は、総称してアレイ
工程と呼ばれる。By the way, a TFT is used as a switching element in an active matrix type liquid crystal display device. The TFT has a multi-layer structure in which a plurality of layers are laminated, and in order to form each layer, it is necessary to perform a film forming process, a photo process, an etching process, and a resist removing process. Therefore, in order to form a TFT, it is necessary to form a plurality of layers by repeating the above-mentioned series of steps several times. Therefore, the manufacturing process of the TFT is complicated and costly.
The manufacturing process of such a TFT is generically called an array process.
【０００５】アレイ工程のコストが液晶表示装置の全製
造コストに対して占める割合は高く、特に、液晶表示装
置のサイズが大型になるほどアレイ工程のコストの割合
が高くなる。このため、テレビ等に用いられる大型の液
晶表示装置では、アレイ工程にかかるコストの削減が最
重要項目の１つとなっている。The cost of the array process is high in the total manufacturing cost of the liquid crystal display device, and in particular, the cost of the array process increases as the size of the liquid crystal display device increases. For this reason, in a large-sized liquid crystal display device used for a television or the like, reducing the cost for the array process is one of the most important items.
【０００６】ここで、特にアレイ工程のうち、レジスト
塗布工程、レジスト露光工程およびレジスト現像工程か
らなるフォト工程は、工程数が多く複雑であるため、ア
レイ工程全体のコストを押し上げる要因となっている。
それゆえ、液晶表示装置の製造コストの削減のために
は、アレイ工程中のフォト工程にかかるコストの削減が
望まれており、そのためにはアレイ工程におけるフォト
工程の工程数を減らすことが望まれる。Among the array processes, the photo process including the resist coating process, the resist exposing process and the resist developing process is particularly a large number of processes and is complicated, which is a factor of increasing the cost of the entire array process. .
Therefore, in order to reduce the manufacturing cost of the liquid crystal display device, it is desired to reduce the cost of the photo process in the array process, and for that purpose, it is desired to reduce the number of photo processes in the array process. .
【０００７】従来のＴＦＴの製造方法として、例えば特
開２００１−１２５１３４号には、図５９に示す構造を
有するＴＦＴを備えたアクティブマトリクス基板が開示
されている。以下に、このＴＦＴの製造方法について説
明する。As a conventional method of manufacturing a TFT, for example, Japanese Unexamined Patent Publication No. 2001-125134 discloses an active matrix substrate having a TFT having a structure shown in FIG. The manufacturing method of this TFT will be described below.
【０００８】図５９に示すＴＦＴの製造時においては、
まず、ガラス等の透明絶縁性基板７００の全面にＩＴＯ
からなる透明電極膜７０１とＡｌ等からなる第１の金属
膜７０２とをこの順に積層する。その後、第１のフォト
工程において、所定領域に第１のレジストを形成し、こ
の第１のレジストで覆われていない領域の透明電極膜７
０１および第１の金属膜７０２をエッチングして除去す
る。このようにして、透明電極膜７０１および第１の金
属膜７０２から構成されるゲート電極７０９を形成す
る。In manufacturing the TFT shown in FIG. 59,
First, ITO is formed on the entire surface of the transparent insulating substrate 700 such as glass.
A transparent electrode film 701 made of Al and a first metal film 702 made of Al or the like are laminated in this order. After that, in a first photo process, a first resist is formed in a predetermined region, and the transparent electrode film 7 in a region not covered with the first resist is formed.
01 and the first metal film 702 are removed by etching. In this way, the gate electrode 709 composed of the transparent electrode film 701 and the first metal film 702 is formed.
【０００９】次に、透明電極膜７０１および第１の金属
膜７０２が積層されたこの透明絶縁性基板７００の全面
にＳｉＮX等からなるゲート絶縁膜７０３およびａ−Ｓ
ｉからなる半導体膜７０４を連続的に成膜し、その後、
第２のフォト工程において、上記のゲート電極を覆うよ
うに第２のレジストを形成する。そして、この第２のレ
ジストで覆われていない領域のゲート絶縁膜７０３およ
び半導体膜７０４をエッチングして除去する。このよう
にして、ゲート電極７０９を覆うようにゲート絶縁膜７
０３および半導体膜７０４を形成する。Next, a gate insulating film 703 made of SiN x or the like and a-S are formed on the entire surface of the transparent insulating substrate 700 on which the transparent electrode film 701 and the first metal film 702 are laminated.
A semiconductor film 704 made of i is continuously formed, and thereafter,
In the second photo process, a second resist is formed so as to cover the gate electrode. Then, the gate insulating film 703 and the semiconductor film 704 in the region which is not covered with the second resist are etched and removed. In this way, the gate insulating film 7 is formed so as to cover the gate electrode 709.
03 and a semiconductor film 704 are formed.
【００１０】続いて、各膜７０１〜７０４が形成された
透明絶縁性基板７００の全面にＳｉＮX等からなるチャ
ネル保護膜７０５を成膜する。そして、第３のフォト工
程において第３のレジストを形成し、この第３のレジス
トを用いてエッチングを行いレジストで覆われていない
領域のチャネル保護膜７０５を除去する。それにより、
ゲート端子およびドレイン端子を形成するための開口部
７１０をチャネル保護膜７０５に形成する。Subsequently, a channel protective film 705 made of SiN x or the like is formed on the entire surface of the transparent insulating substrate 700 on which the films 701 to 704 are formed. Then, a third resist is formed in a third photo step, and etching is performed using this third resist to remove the channel protective film 705 in a region not covered with the resist. Thereby,
An opening 710 for forming a gate terminal and a drain terminal is formed in the channel protective film 705.
【００１１】その後、各膜７０１〜７０５が形成された
透明絶縁性基板７００の全面に不純物をドープしたｎ+
ａ−Ｓｉからなる半導体膜７０６を成膜するとともに、
Ａｌ等からなりソース電極およびドレイン電極となる第
２の金属膜７０７を成膜する。そして、第４のフォト工
程において第４のレジストを形成し、この第４のレジス
トを用いて不要な半導体膜７０６および第２の金属膜７
０７をエッチングして除去する。最後に酸化処理を行っ
て第２の金属膜７０７の表面に酸化膜７０８を形成す
る。After that, the entire surface of the transparent insulating substrate 700 having the films 701 to 705 formed thereon is doped with n +.
While forming the semiconductor film 706 made of a-Si,
A second metal film 707 made of Al or the like and serving as a source electrode and a drain electrode is formed. Then, a fourth resist is formed in a fourth photo process, and the unnecessary semiconductor film 706 and the second metal film 7 are formed using this fourth resist.
07 is removed by etching. Finally, an oxidation process is performed to form an oxide film 708 on the surface of the second metal film 707.
【００１２】以上のように、図５９に示すＴＦＴの製造
時には４回のフォト工程を行っているが、ＴＦＴをより
低コストで製造するためには、フォト工程の数をより少
なくすることが望ましい。As described above, the photo step is performed four times when manufacturing the TFT shown in FIG. 59. However, in order to manufacture the TFT at a lower cost, it is desirable to reduce the number of photo steps. .
【００１３】本発明は、上記のような課題を解決するた
めになされたもので、製造時におけるフォト工程の工程
数を減らすことにより製造コストを削減することが可能
なＴＦＴ、ならびにこのようなＴＦＴを備えた表示装置
用基板およびその製造方法、さらにはこのような表示装
置用基板を含んだ液晶表示装置および有機ＥＬ素子を提
供することを目的としている。The present invention has been made in order to solve the above problems, and it is possible to reduce the manufacturing cost by reducing the number of photo processes during manufacturing, and such a TFT. It is an object of the present invention to provide a display device substrate and a method for manufacturing the same, and a liquid crystal display device and an organic EL element including such a display device substrate.
【００１４】[0014]
【課題を解決するための手段】本発明に係る薄膜トラン
ジスタは、絶縁基板上に形成されたゲート電極と、前記
ゲート電極上に順に形成されたゲート絶縁膜および半導
体膜を含む半導体領域と、前記ゲート電極および前記半
導体領域を覆うように形成されたチャネル保護膜と、前
記半導体膜の上面から前記チャネル保護膜を上方に貫通
して延びるようにそれぞれ形成されたソース電極部およ
びドレイン電極部とを備えた薄膜トランジスタであっ
て、平面視において、前記半導体領域が前記ゲート電極
内に収まるように形成されたものである（請求項１）。A thin film transistor according to the present invention includes a gate electrode formed on an insulating substrate, a semiconductor region including a gate insulating film and a semiconductor film formed on the gate electrode in sequence, and the gate. A channel protection film formed so as to cover the electrode and the semiconductor region, and a source electrode part and a drain electrode part respectively formed so as to extend upward from the upper surface of the semiconductor film to penetrate the channel protection film. A thin film transistor, which is formed so that the semiconductor region fits inside the gate electrode in a plan view (claim 1).
【００１５】かかる構成を有する薄膜トランジスタで
は、前記半導体領域が前記ゲート電極内に収まるように
形成されているため、グレイトーン露光法を用いて合計
３回のフォト工程により製造することが可能である。よ
って、このようにフォト工程の数を減らすことが可能と
なった本発明の薄膜トランジスタにおいては、製造コス
トの低減化を図ることが可能となる。In the thin film transistor having such a structure, since the semiconductor region is formed so as to fit inside the gate electrode, it can be manufactured by a total of three photo processes using the gray tone exposure method. Therefore, in the thin film transistor of the present invention in which the number of photo processes can be reduced as described above, it is possible to reduce the manufacturing cost.
【００１６】また、上記の薄膜トランジスタの製造時に
は、グレイトーン露光法を用いることにより、２回のエ
ッチング工程において利用するレジストを１回のフォト
工程において形成することができるため、従来のように
各エッチング工程において用いるレジストをその都度形
成する場合に比べてレジストの位置合わせを精度良く行
うことができ、レジストの合わせずれを少なくすること
が可能となる。したがって、薄膜トランジスタを精度良
く製造することができ、歩留まりの向上を図ることが可
能となる。Further, when the above-mentioned thin film transistor is manufactured, by using the gray tone exposure method, the resist used in the two etching steps can be formed in one photo step. As compared with the case where the resist used in each step is formed each time, the resist alignment can be performed more accurately, and the misalignment of the resist can be reduced. Therefore, the thin film transistor can be manufactured with high accuracy, and the yield can be improved.
【００１７】さらに、上記の薄膜トランジスタでは、前
記ゲート電極内に前記半導体領域が収まるように形成さ
れているため、前記絶縁基板側から光が入射した際に前
記ゲート電極で光を遮断することができ、前記半導体領
域に光が直接照射されるのを防止することが可能とな
る。したがって、前記半導体領域に光が照射されること
により生じる光励起電流を低く抑えることが可能とな
り、その結果、薄膜トランジスタの特性の向上を図るこ
とが可能となる。Further, in the above-mentioned thin film transistor, since the semiconductor region is formed so as to fit inside the gate electrode, it is possible to block light at the gate electrode when light is incident from the insulating substrate side. It becomes possible to prevent the semiconductor region from being directly irradiated with light. Therefore, the photoexcitation current generated by irradiating the semiconductor region with light can be suppressed to a low level, and as a result, the characteristics of the thin film transistor can be improved.
【００１８】前記チャネル保護膜上に平坦化膜が形成さ
れ、前記ソース電極部および前記ドレイン電極部が前記
半導体膜の上面から前記チャネル保護膜と前記平坦化膜
とを上方に貫通して延びるようにそれぞれ形成されても
よい（請求項２）。A planarization film is formed on the channel protection film, and the source electrode portion and the drain electrode portion extend from the upper surface of the semiconductor film so as to extend upward through the channel protection film and the planarization film. It may be formed in each of the above (Claim 2).
【００１９】かかる構成を有する薄膜トランジスタを表
示装置用基板に用いた場合、画素領域の開口率の向上が
図られたＨＡ（High Aperture）構造を有する表示装置
用基板とすることが可能となる。このようなＨＡ構造の
表示装置用基板を液晶表示装置に適用することにより、
バックライトの光の利用率を向上させ液晶表示装置の輝
度を向上させることが可能となる。When the thin film transistor having such a structure is used as a display device substrate, it becomes possible to obtain a display device substrate having an HA (High Aperture) structure in which the aperture ratio of the pixel region is improved. By applying the display device substrate having such an HA structure to a liquid crystal display device,
It is possible to improve the light utilization rate of the backlight and improve the brightness of the liquid crystal display device.
【００２０】前記半導体領域上に不純物を含む半導体膜
とコンタクト金属膜とから構成されるソースコンタクト
端子およびドレインコンタクト端子が形成され、前記ソ
ースコンタクト端子とソース電極とにより前記ソース電
極部が構成されるとともに前記ドレインコンタクト端子
とドレイン電極とにより前記ドレイン電極部が構成さ
れ、前記ソースコンタクト端子およびドレインコンタク
ト端子を介して前記ソース電極およびドレイン電極が前
記半導体膜と接続されてもよい（請求項３）。A source contact terminal and a drain contact terminal composed of a semiconductor film containing impurities and a contact metal film are formed on the semiconductor region, and the source contact terminal and the source electrode form the source electrode portion. Also, the drain electrode portion may be configured by the drain contact terminal and the drain electrode, and the source electrode and the drain electrode may be connected to the semiconductor film via the source contact terminal and the drain contact terminal (claim 3). .
【００２１】かかる構成とすることにより、前述の効果
を有するチャネルエッチ型構造の薄膜トランジスタを実
現することが可能となる。With such a structure, it is possible to realize a thin film transistor having a channel-etch type structure having the above-mentioned effects.
【００２２】前記半導体領域は前記半導体膜上にさらに
バックチャネル保護膜を含みかつ前記バックチャネル保
護膜上に前記チャネル保護膜が形成され、前記チャネル
保護膜およびバックチャネル保護膜を除去して形成され
たソース開口部およびドレイン開口部の下部に位置する
前記半導体膜の領域に不純物がドーピングされ、前記ソ
ース開口部下部の前記ドーピング領域とソース電極とに
より前記ソース電極部が構成されるとともに前記ドレイ
ン開口部下部の前記ドーピング領域とドレイン電極とに
より前記ドレイン電極部が構成され、前記ソース開口部
下部および前記ドレイン電極下部の前記ドーピング領域
を介して前記ソース電極および前記ドレイン電極が前記
半導体膜と接続されてもよい（請求項４）。The semiconductor region further includes a back channel protective film on the semiconductor film, the channel protective film is formed on the back channel protective film, and is formed by removing the channel protective film and the back channel protective film. An impurity is doped in a region of the semiconductor film located under the source opening and the drain opening, and the source electrode section is formed by the doping region and the source electrode under the source opening and the drain opening is formed. The drain electrode portion is formed by the doping region and the drain electrode below the drain electrode, and the source electrode and the drain electrode are connected to the semiconductor film via the doping region below the source opening and the drain electrode. (Claim 4).
【００２３】かかる構成とすることにより、前述の効果
を有するチャネルプロテクト型構造の薄膜トランジスタ
を実現することが可能となる。With such a structure, it is possible to realize a thin film transistor having a channel protect type structure having the above-mentioned effects.
【００２４】本発明に係る表示装置用基板は、前述の請
求項１記載の薄膜トランジスタを備えた表示装置用基板
であって、画素電極が前記薄膜トランジスタのドレイン
電極に接続されるとともに容量部が前記画素電極に接続
されてなる単位画素を複数含み、前記複数の単位画素が
マトリクス状に配列された構成を有するものである（請
求項５）。A display device substrate according to the present invention is a display device substrate provided with the thin film transistor according to claim 1, wherein a pixel electrode is connected to a drain electrode of the thin film transistor and a capacitance portion is provided in the pixel. A plurality of unit pixels connected to the electrodes are included, and the plurality of unit pixels are arranged in a matrix (claim 5).
【００２５】かかる構成を有する表示装置用基板は、請
求項１で前述したように薄膜トランジスタの前記半導体
領域が前記ゲート電極内に収まるように形成されている
ため、グレイトーン露光法を用いて合計３回のフォト工
程により製造することが可能である。よって、このよう
にフォト工程の数を減らすことが可能となった本発明の
表示装置用基板においては、製造コストの低減化を図る
ことが可能となる。Since the display device substrate having such a structure is formed so that the semiconductor region of the thin film transistor fits within the gate electrode as described in claim 1, a total of 3 substrates are formed by the gray tone exposure method. It can be manufactured by one photo process. Therefore, in the display device substrate of the present invention in which the number of photo processes can be reduced as described above, it is possible to reduce the manufacturing cost.
【００２６】また、上記の表示装置用基板の製造時に
は、グレイトーン露光法を用いることにより、２回のエ
ッチング工程において利用するレジストを１回のフォト
工程において形成することができるため、従来のように
各エッチング工程において用いるレジストをその都度形
成する場合に比べてレジストの位置合わせを精度良く行
うことができ、レジストの合わせずれを少なくすること
が可能となる。したがって、上記の表示装置用基板は精
度良く製造することができ、歩留まりの向上が図られ
る。Further, when the above-mentioned display device substrate is manufactured, by using the gray tone exposure method, the resist used in the two etching steps can be formed in one photo step. In addition, as compared with the case where the resist used in each etching step is formed each time, the resist alignment can be performed more accurately, and the misalignment of the resist can be reduced. Therefore, the display device substrate can be manufactured with high precision, and the yield can be improved.
【００２７】さらに、上記の表示装置用基板に含まれる
薄膜トランジスタでは、請求項１において前述したよう
に前記半導体領域に光が照射されることにより生じる光
励起電流を防止することができるため、特性の向上を図
ることが可能となる。したがって、良好な特性を有する
薄膜トランジスタを備えた表示装置用基板を実現するこ
とが可能となる。Further, in the thin film transistor included in the display device substrate, as described above in claim 1, it is possible to prevent a photoexcitation current generated by irradiating the semiconductor region with light, so that the characteristics are improved. Can be achieved. Therefore, it is possible to realize a display device substrate including a thin film transistor having good characteristics.
【００２８】本発明に係る表示装置用基板は、前述の請
求項２記載の薄膜トランジスタを備えた表示装置用基板
であって、画素電極が前記薄膜トランジスタのドレイン
電極に接続されるとともに容量部が前記画素電極に接続
されてなる単位画素を複数含み、前記複数の単位画素が
マトリクス状に配列された構成を有するものである（請
求項６）。A display device substrate according to the present invention is a display device substrate comprising the thin film transistor according to claim 2, wherein a pixel electrode is connected to a drain electrode of the thin film transistor and a capacitance portion is provided in the pixel. A plurality of unit pixels connected to the electrodes are included, and the plurality of unit pixels are arranged in a matrix (claim 6).
【００２９】かかる構成を有する表示装置用基板では、
請求項５に記載の表示装置用基板において前述した効果
と同様の効果が得られる。また、この場合においては、
平坦化膜が形成されることにより画素領域の開口率が向
上したＨＡ構造となるため、この表示装置用基板を例え
ば液晶表示装置に適用した場合においては液晶表示装置
において輝度の向上を図ることが可能となる。In the display device substrate having the above structure,
With the display device substrate according to the fifth aspect, the same effects as the above-described effects can be obtained. Also, in this case,
Since the HA structure having an improved aperture ratio in the pixel region is formed by forming the flattening film, when the display device substrate is applied to, for example, a liquid crystal display device, it is possible to improve the brightness of the liquid crystal display device. It will be possible.
【００３０】前記容量部の容量が前記画素電極に接続さ
れた蓄積容量電極とゲート線との間に形成されてもよく
（請求項７）、前記容量部が前記画素電極と共通容量電
極とを含んで構成されてもよく（請求項８）、前記容量
部が蓄積容量電極を兼ねる画素電極とゲート線とを含ん
で構成されてもよい（請求項９）。The capacitance of the capacitance portion may be formed between a storage capacitance electrode connected to the pixel electrode and a gate line (claim 7), and the capacitance portion may connect the pixel electrode and the common capacitance electrode. It may be configured to include (claim 8), or the capacitance part may be configured to include a pixel electrode also serving as a storage capacitor electrode and a gate line (claim 9).
【００３１】本発明に係る表示装置用基板は、前述の請
求項３記載の薄膜トランジスタを備えた表示装置用基板
であって、画素電極が前記薄膜トランジスタのドレイン
電極に接続されるとともに、少なくともゲート金属膜と
ゲート絶縁膜と第１の半導体膜とチャネル保護膜と透明
電極膜とを含む容量部が前記画素電極に接続されてなる
単位画素を複数含み、前記複数の単位画素がマトリクス
状に配列された構成を有するものである（請求項１
０）。A display device substrate according to the present invention is a display device substrate including the thin film transistor according to claim 3, wherein the pixel electrode is connected to the drain electrode of the thin film transistor and at least the gate metal film is formed. And a plurality of unit pixels in which a capacitor portion including a gate insulating film, a first semiconductor film, a channel protective film, and a transparent electrode film is connected to the pixel electrode, and the plurality of unit pixels are arranged in a matrix. It has a structure (Claim 1)
0).
【００３２】かかる構成とすることにより、チャネルエ
ッチ型構造を有する薄膜トランジスタを備え、請求項５
において前述した効果と同様の効果を有する表示装置用
基板を実現することが可能となる。According to the above structure, a thin film transistor having a channel-etch type structure is provided.
In, it is possible to realize a display device substrate having the same effects as those described above.
【００３３】本発明に係る表示装置用基板は、前述の請
求項４記載の薄膜トランジスタを備えた表示装置用基板
であって、画素電極が前記薄膜トランジスタのドレイン
電極に接続されるとともに、少なくともゲート金属膜と
チャネル保護膜と透明電極膜とを含む容量部が前記画素
電極に接続されてなる単位画素を複数含み、前記複数の
単位画素がマトリクス状に配列された構成を有するもの
である（請求項１１）。A display device substrate according to the present invention is a display device substrate including the thin film transistor according to claim 4, wherein the pixel electrode is connected to the drain electrode of the thin film transistor and at least the gate metal film is formed. And a plurality of unit pixels in which a capacitor portion including a channel protection film and a transparent electrode film is connected to the pixel electrode, and the plurality of unit pixels are arranged in a matrix. ).
【００３４】かかる構成とすることにより、チャネルプ
ロテクト型構造を有する薄膜トランジスタを備え、請求
項５において前述した効果と同様の効果を有する表示装
置用基板を実現することが可能となる。With this structure, it is possible to realize a display device substrate having a thin film transistor having a channel protect type structure and having the same effect as that described in claim 5.
【００３５】本発明に係る液晶表示装置は、互いに対向
する薄膜トランジスタアレイ基板および対向基板と、前
記薄膜トランジスタアレイ基板と前記対向基板との間に
挟持される液晶層とを備えた液晶表示装置であって、前
記薄膜トランジスタアレイ基板が、請求項５，６，１
０，１１のいずれかに記載の表示装置用基板から構成さ
れるものである(請求項１２）。A liquid crystal display device according to the present invention comprises a thin film transistor array substrate and a counter substrate which face each other, and a liquid crystal layer sandwiched between the thin film transistor array substrate and the counter substrate. The thin film transistor array substrate comprises:
The display device substrate according to any one of 0 and 11 (claim 12).
【００３６】かかる構成の液晶表示装置においては、前
記薄膜トランジスタアレイ基板として用いられる表示装
置用基板において、前述の請求項５，６，１０，１１に
おいて述べた効果が得られる。したがって、この液晶表
示装置においては、薄膜トランジスタアレイ基板の製造
コストを低減化することにより装置全体の製造コストの
低減化を図ることが可能になるとともに、製造時におけ
る精度および歩留まりの向上を図ることが可能となる。In the liquid crystal display device having such a structure, the effects described in the above claims 5, 6, 10 and 11 can be obtained in the display device substrate used as the thin film transistor array substrate. Therefore, in this liquid crystal display device, by reducing the manufacturing cost of the thin film transistor array substrate, it is possible to reduce the manufacturing cost of the entire device, and at the same time, it is possible to improve the accuracy and the yield at the time of manufacturing. It will be possible.
【００３７】本発明に係る有機エレクトロルミネッセン
ス表示装置は、陽極となる透明電極膜を含む表示装置用
基板上に有機エレクトロルミネッセンス発光層と陰極と
が順次積層されてなる有機エレクトロルミネッセンス表
示装置であって、前記表示装置用基板が、請求項５，
６，１０，１１のいずれかに記載の表示装置用基板から
構成されるものである（請求項１３）。The organic electroluminescence display device according to the present invention is an organic electroluminescence display device in which an organic electroluminescence light emitting layer and a cathode are sequentially laminated on a display device substrate including a transparent electrode film serving as an anode. The substrate for display device according to claim 5,
The display device substrate according to any one of 6, 10, and 11 (claim 13).
【００３８】かかる構成の有機エレクトロルミネッセン
ス表示装置においては、前記表示装置用基板において、
前述の請求項５，６，１０，１１において述べた効果が
得られる。したがって、この有機エレクトロルミネッセ
ンス表示装置においては、表示装置用基板の製造コスト
を低減化することにより装置全体の製造コストの低減化
を図ることが可能になるとともに、製造時における精度
および歩留まりの向上を図ることが可能となる。In the organic electroluminescence display device having such a structure, in the display device substrate,
The effects described in claims 5, 6, 10 and 11 are obtained. Therefore, in this organic electroluminescence display device, it is possible to reduce the manufacturing cost of the entire device by reducing the manufacturing cost of the substrate for the display device, and at the same time, improve the accuracy and the yield at the time of manufacturing. It is possible to plan.
【００３９】本発明に係る表示装置用基板の製造方法
は、薄膜トランジスタを備えたアクティブマトリクス方
式の表示装置用基板の製造方法であって、絶縁基板上
に、第１の金属膜と、ゲート絶縁膜と、第１の半導体膜
と、不純物を含む第２の半導体膜と、コンタクト金属膜
とを順次成膜する工程と、透光部と半透光部と遮光部と
を有する第１のフォトマスクを用いてグレイトーン露光
を行い、所定のパターンを有し膜厚が部分的に異なる第
１のレジストを前記コンタクト金属膜上に形成する第１
のフォト工程と、前記第１のレジストを用いて第１のエ
ッチングを行い所定領域の前記コンタクト金属膜から第
１の金属膜までを除去してゲート電極も兼ねるゲート線
を形成する工程と、前記第１のレジストを加工して所定
領域の前記第１のレジストを除去するとともに前記所定
領域以外の前記第１のレジストのみを残す工程と、前記
残った第１のレジストを用いて第２のエッチングを行い
所定領域の前記コンタクト金属膜および前記第２の半導
体膜を除去して前記ゲート電極上にソースコンタクト端
子とドレインコンタクト端子を形成するとともに前記ゲ
ート線との間で容量部の容量を形成する蓄積容量電極を
形成する工程と、前記第１の金属膜、前記ゲート絶縁
膜、前記第１の半導体膜、前記第２の半導体膜、前記コ
ンタクト金属膜が形成された前記絶縁基板の表面全体に
チャネル保護膜を成膜する工程と、前記チャネル保護膜
上に、透光部と遮光部とを有する第２のフォトマスクを
用いて所定のパターンを有し均一な膜厚を有する第２の
レジストを形成する第２のフォト工程と、前記第２のレ
ジストを用いて第３のエッチングを行い所定領域のチャ
ネル保護膜を除去してソース開口部、ドレイン開口部お
よび蓄積容量電極開口部を形成するとともに所定領域の
チャネル保護膜、第１の半導体膜およびゲート絶縁膜を
除去して端子開口部を形成する工程と、前記チャネル保
護膜表面と、前記ソース開口部、前記ドレイン開口部お
よび前記蓄積容量電極開口部の内面と、前記端子開口部
の内面とに透明電極膜および第２の金属膜を順次成膜す
る工程と、透光部と半透光部と遮光部とを有する第３の
フォトマスクを用いてグレイトーン露光を行い、所定の
パターンを有し膜厚が部分的に異なる第３のレジストを
前記第２の金属膜上に形成する第３のフォト工程と、前
記第３のレジストを用いて第４のエッチングを行い所定
領域の前記透明電極膜および第２の金属膜を除去し、ソ
ース電極、ドレイン電極、ソース線および画素電極を形
成する工程と、前記第３のレジストを加工して所定領域
の前記第３のレジストを除去するとともに前記所定領域
以外の前記第３のレジストのみを残す工程と、前記残っ
た第３のレジストを用いて第５のエッチングを行い前記
画素電極上および前記端子開口部内の前記第２の金属膜
を除去する工程とを備えたものである（請求項１４）。A method of manufacturing a substrate for a display device according to the present invention is a method of manufacturing a substrate for a display device of an active matrix system provided with a thin film transistor, in which a first metal film and a gate insulating film are formed on an insulating substrate. A step of sequentially forming a first semiconductor film, a second semiconductor film containing impurities, and a contact metal film, and a first photomask having a light-transmitting portion, a semi-light-transmitting portion, and a light-shielding portion. To form a first resist having a predetermined pattern and partially different in film thickness on the contact metal film by performing gray tone exposure using
And a step of performing a first etching using the first resist to remove a portion of the contact metal film to the first metal film in a predetermined region to form a gate line which also serves as a gate electrode, A step of processing the first resist to remove the first resist in a predetermined region and leaving only the first resist other than the predetermined region; and a second etching using the remaining first resist. Then, the contact metal film and the second semiconductor film in a predetermined region are removed to form a source contact terminal and a drain contact terminal on the gate electrode and a capacitance of a capacitance portion is formed between the gate line and the gate line. Forming a storage capacitor electrode, and forming the first metal film, the gate insulating film, the first semiconductor film, the second semiconductor film, and the contact metal film. Forming a channel protective film on the entire surface of the insulating substrate, and forming a uniform pattern on the channel protective film by using a second photomask having a light transmitting portion and a light shielding portion. Second photo step of forming a second resist having a uniform film thickness, and third etching using the second resist to remove a channel protective film in a predetermined region to remove a source opening and a drain opening. And a step of forming a storage capacitor electrode opening and removing a channel protection film, a first semiconductor film and a gate insulating film in a predetermined region to form a terminal opening, the channel protection film surface, and the source opening. A step of sequentially forming a transparent electrode film and a second metal film on the inner surfaces of the drain opening and the storage capacitor electrode opening and on the inner surface of the terminal opening, a light transmitting portion and a semi-light transmitting portion. Shading part Gray-tone exposure is performed using a third photomask having a third photomask, and a third photostep of forming a third resist having a predetermined pattern and having a partially different film thickness on the second metal film. A step of performing a fourth etching using the third resist to remove the transparent electrode film and the second metal film in a predetermined region to form a source electrode, a drain electrode, a source line and a pixel electrode, A step of processing the third resist to remove the third resist in a predetermined region and leaving only the third resist other than the predetermined region; and a fifth etching using the remaining third resist. And removing the second metal film on the pixel electrode and inside the terminal opening (claim 14).
【００４０】かかる構成の製造方法によれば、グレイト
ーン露光を行うことにより、チャネルエッチ型構造を有
する薄膜トランジスタを備えるとともに容量部に蓄積容
量電極を備えた表示装置用基板を従来の回数よりも少な
く合計３回のフォト工程を行うことにより製造すること
が可能となる。したがって、この製造方法によれば、表
示装置用基板の製造コストの低減化を図ることが可能と
なる。According to the manufacturing method of such a structure, by performing the gray tone exposure, the number of display device substrates including the thin film transistor having the channel-etch type structure and the storage capacitor electrode in the capacitor portion can be reduced more than the conventional number. It is possible to manufacture by performing the photo process three times in total. Therefore, according to this manufacturing method, it is possible to reduce the manufacturing cost of the display device substrate.
【００４１】本発明に係る表示装置用基板の製造方法
は、薄膜トランジスタを備えたアクティブマトリクス方
式の表示装置用基板の製造方法であって、絶縁基板上
に、第１の金属膜と、ゲート絶縁膜と、第１の半導体膜
と、不純物を含む第２の半導体膜と、コンタクト金属膜
とを順次成膜する工程と、透光部と遮光部とを有する第
１のフォトマスクを用いて所定のパターンを有し均一な
膜厚を有する第１のレジストを前記コンタクト金属膜上
に形成する第１のフォト工程と、前記第１のレジストを
用いて第１のエッチングを行い所定領域の前記コンタク
ト金属膜から第１の金属膜までを除去してゲート電極も
兼ねるゲート線を形成する工程と、透光部と遮光部とを
有する第２のフォトマスクを用いて所定のパターンを有
し均一な膜厚を有する第２のレジストを前記コンタクト
金属膜上に形成する第２のフォト工程と、前記第２のレ
ジストを用いて第２のエッチングを行い所定領域の前記
コンタクト金属膜および前記第２の半導体膜を除去して
前記ゲート電極上にソースコンタクト端子とドレインコ
ンタクト端子を形成するとともに前記ゲート線との間で
容量部の容量を形成する蓄積容量電極を形成する工程
と、前記第１の金属膜、前記ゲート絶縁膜、前記第１の
半導体膜、前記第２の半導体膜、前記コンタクト金属膜
が形成された前記絶縁基板の表面全体にチャネル保護膜
を成膜する工程と、前記チャネル保護膜上に、透光部と
遮光部とを有する第３のフォトマスクを用いて所定のパ
ターンを有し均一な膜厚を有する第３のレジストを形成
する第３のフォト工程と、前記第３のレジストを用いて
第３のエッチングを行い所定領域のチャネル保護膜を除
去してソース開口部、ドレイン開口部および蓄積容量電
極開口部を形成するとともに所定領域のチャネル保護
膜、第１の半導体膜およびゲート絶縁膜を除去して端子
開口部を形成する工程と、前記チャネル保護膜表面と、
前記ソース開口部、前記ドレイン開口部および前記蓄積
容量開口部の内面と、前記ゲート端子開口部の内面とに
透明電極膜および第２の金属膜を順次成膜する工程と、
透光部と遮光部とを有する第４のフォトマスクを用いて
所定のパターンを有し均一な膜厚を有する第４のレジス
トを前記第２の金属膜上に形成する第４のフォト工程
と、前記第４のレジストを用いて第４のエッチングを行
い所定領域の前記透明電極膜および第２の金属膜を除去
し、ソース電極、ドレイン電極、ソース線および画素電
極を形成する工程と、透光部と遮光部とを有する第５の
フォトマスクを用いて所定のパターンを有し均一な膜厚
を有する第５のレジストを前記第２の金属膜上に形成す
る工程と、前記第５のレジストを用いて第５のエッチン
グを行い前記画素電極上および前記端子開口部内の前記
第２の金属膜を除去する工程とを備えたものである（請
求項１５）。A method of manufacturing a display device substrate according to the present invention is a method of manufacturing an active matrix type display device substrate provided with a thin film transistor, wherein a first metal film and a gate insulating film are formed on an insulating substrate. A step of sequentially forming a first semiconductor film, a second semiconductor film containing an impurity, and a contact metal film, and a predetermined photomask having a light-transmitting portion and a light-shielding portion. A first photo step of forming a first resist having a pattern and a uniform film thickness on the contact metal film; and a first etching using the first resist to perform a first etching on the contact metal in a predetermined region. A step of removing the film to the first metal film to form a gate line that also serves as a gate electrode, and a uniform film having a predetermined pattern using a second photomask having a light transmitting portion and a light shielding portion. Have thickness A second photo step of forming a second resist on the contact metal film, and a second etching using the second resist to remove the contact metal film and the second semiconductor film in a predetermined region. Forming a source contact terminal and a drain contact terminal on the gate electrode and forming a storage capacitor electrode that forms a capacitance of a capacitance portion with the gate line, the first metal film, the gate insulation Film, the first semiconductor film, the second semiconductor film, and a step of forming a channel protective film on the entire surface of the insulating substrate on which the contact metal film is formed; Photo step of forming a third resist having a predetermined pattern and a uniform film thickness by using a third photomask having a light-shielding portion and a third resist; To remove the channel protection film in a predetermined region to form a source opening, a drain opening and a storage capacitor electrode opening, and a channel protection film in the predetermined region, the first semiconductor film, and Removing the gate insulating film to form a terminal opening, the surface of the channel protective film,
A step of sequentially forming a transparent electrode film and a second metal film on the inner surfaces of the source opening, the drain opening, and the storage capacitor opening, and the inner surface of the gate terminal opening;
A fourth photo step of forming a fourth resist having a predetermined pattern and a uniform film thickness on the second metal film by using a fourth photomask having a light transmitting portion and a light shielding portion; A step of performing a fourth etching using the fourth resist to remove the transparent electrode film and the second metal film in a predetermined region to form a source electrode, a drain electrode, a source line and a pixel electrode; Forming a fifth resist having a predetermined pattern and a uniform film thickness on the second metal film using a fifth photomask having a light portion and a light shielding portion; And a step of performing a fifth etching using a resist to remove the second metal film on the pixel electrode and in the terminal opening (claim 15).
【００４２】かかる構成の製造方法によれば、チャネル
エッチ型構造を有する薄膜トランジスタを備えるととも
に容量部に蓄積容量電極を備えた表示装置用基板を、グ
レイトーン露光法を用いてフォト工程を行う場合よりも
容易な条件で製造することが可能である。According to the manufacturing method of such a structure, the display device substrate having the thin film transistor having the channel-etch type structure and the storage capacitor electrode in the capacitance portion is subjected to the photo process by using the gray tone exposure method. Can be manufactured under easy conditions.
【００４３】本発明に係る表示装置用基板の製造方法
は、薄膜トランジスタを備えたアクティブマトリクス方
式の表示装置用基板の製造方法であって、絶縁基板上
に、第１の金属膜と、ゲート絶縁膜と、第１の半導体膜
と、不純物を含む第２の半導体膜と、コンタクト金属膜
とを順次成膜する工程と、透光部と半透光部と遮光部と
を有する第１のフォトマスクを用いてグレイトーン露光
を行い、所定のパターンを有し膜厚が部分的に異なる第
１のレジストを前記コンタクト金属膜上に形成する第１
のフォト工程と、前記第１のレジストを用いて第１のエ
ッチングを行い所定領域の前記コンタクト金属膜から第
１の金属膜までを除去してゲート電極も兼ねるゲート線
を形成する工程と、前記第１のレジストを加工して所定
領域の前記第１のレジストを除去するとともに前記所定
領域以外の前記第１のレジストのみを残す工程と、前記
残った第１のレジストを用いて第２のエッチングを行い
所定領域の前記コンタクト金属膜および前記第２の半導
体膜を除去して前記ゲート電極上にソースコンタクト端
子とドレインコンタクト端子を形成するとともに前記ゲ
ート線との間で容量部の容量を形成する蓄積容量電極を
形成する工程と、前記第１の金属膜、前記ゲート絶縁
膜、前記第１の半導体膜、前記第２の半導体膜、前記コ
ンタクト金属膜が形成された前記絶縁基板の表面全体に
チャネル保護膜と平坦化膜とを順次成膜する工程と、前
記平坦化膜上に、透光部と遮光部とを有する第２のフォ
トマスクを用いて所定のパターンを有し均一な膜厚を有
する第２のレジストを形成する第２のフォト工程と、前
記第２のレジストを用いて第３のエッチングを行い所定
領域の平坦化膜およびチャネル保護膜を除去してソース
開口部、ドレイン開口部および蓄積容量電極開口部を形
成するとともに所定領域の平坦化膜、チャネル保護膜、
第１の半導体膜およびゲート絶縁膜を除去して端子開口
部を形成する工程と、前記平坦化膜表面と、前記ソース
開口部、前記ドレイン開口部および前記蓄積容量電極開
口部の内面と、前記端子開口部の内面とに透明電極膜お
よび第２の金属膜を順次成膜する工程と、透光部と半透
光部と遮光部とを有する第３のフォトマスクを用いてグ
レイトーン露光を行い、所定のパターンを有し膜厚が部
分的に異なる第３のレジストを前記第２の金属膜上に形
成する第３のフォト工程と、前記第３のレジストを用い
て第４のエッチングを行い所定領域の前記透明電極膜お
よび第２の金属膜を除去し、ソース電極、ドレイン電
極、ソース線および画素電極を形成する工程と、前記第
３のレジストを加工して所定領域の前記第３のレジスト
を除去するとともに所定領域の前記第３のレジストのみ
を残す工程と、前記残った第３のレジストを用いて第５
のエッチングを行い前記画素電極上および前記端子開口
部内の前記第２の金属膜を除去する工程とを備えたもの
である（請求項１６）。A method of manufacturing a display device substrate according to the present invention is a method of manufacturing an active matrix type display device substrate provided with a thin film transistor, wherein a first metal film and a gate insulating film are formed on an insulating substrate. A step of sequentially forming a first semiconductor film, a second semiconductor film containing impurities, and a contact metal film, and a first photomask having a light-transmitting portion, a semi-light-transmitting portion, and a light-shielding portion. To form a first resist having a predetermined pattern and partially different in film thickness on the contact metal film by performing gray tone exposure using
And a step of performing a first etching using the first resist to remove a portion of the contact metal film to the first metal film in a predetermined region to form a gate line which also serves as a gate electrode, A step of processing the first resist to remove the first resist in a predetermined region and leaving only the first resist other than the predetermined region; and a second etching using the remaining first resist. Then, the contact metal film and the second semiconductor film in a predetermined region are removed to form a source contact terminal and a drain contact terminal on the gate electrode and a capacitance of a capacitance portion is formed between the gate line and the gate line. Forming a storage capacitor electrode, and forming the first metal film, the gate insulating film, the first semiconductor film, the second semiconductor film, and the contact metal film. A step of sequentially forming a channel protection film and a planarization film on the entire surface of the insulating substrate, and a predetermined process using a second photomask having a light transmitting portion and a light shielding portion on the planarization film. A second photo step of forming a second resist having a uniform pattern and a uniform thickness, and performing a third etching using the second resist to form a planarization film and a channel protection film in a predetermined region. A source opening, a drain opening and a storage capacitor electrode opening are formed by removing them, and a flattening film, a channel protection film in a predetermined region,
Removing the first semiconductor film and the gate insulating film to form a terminal opening; the surface of the flattening film; inner surfaces of the source opening, the drain opening, and the storage capacitor electrode opening; Gray tone exposure is performed using a step of sequentially forming a transparent electrode film and a second metal film on the inner surface of the terminal opening, and a third photomask having a light transmitting portion, a semi-light transmitting portion, and a light shielding portion. A third photo step of forming a third resist having a predetermined pattern and having a partially different film thickness on the second metal film; and a fourth etching using the third resist. And removing the transparent electrode film and the second metal film in a predetermined region to form a source electrode, a drain electrode, a source line and a pixel electrode, and processing the third resist to perform the third region in a predetermined region. While removing the resist A step to leave only the third resist the constant region, the fifth using the third resist remaining the
Etching to remove the second metal film on the pixel electrode and in the terminal opening portion (claim 16).
【００４４】かかる構成の製造方法によれば、チャネル
エッチ型構造を有する薄膜トランジスタを備えるととも
に容量部に蓄積容量電極を備え、かつ、平坦化膜を形成
することにより画素領域の開口率が向上したＨＡ構造を
有する表示装置用基板を、グレイトーン露光法を用いる
ことにより従来の回数よりも少なく合計３回のフォト工
程を行うことにより製造することが可能となる。したが
って、この製造方法によれば、表示装置用基板の製造コ
ストの低減化を図ることが可能となる。According to the manufacturing method having such a structure, the thin film transistor having the channel-etch type structure is provided, the storage capacitor electrode is provided in the capacitor portion, and the flattening film is formed to improve the aperture ratio of the pixel region. The substrate for a display device having a structure can be manufactured by performing the photo process a total of three times less than the conventional number by using the gray tone exposure method. Therefore, according to this manufacturing method, it is possible to reduce the manufacturing cost of the display device substrate.
【００４５】本発明に係る表示装置用基板の製造方法
は、薄膜トランジスタを備えたアクティブマトリクス方
式の表示装置用基板の製造方法であって、絶縁基板上
に、第１の金属膜と、ゲート絶縁膜と、第１の半導体膜
と、不純物を含む第２の半導体膜と、コンタクト金属膜
とを順次成膜する工程と、透光部と遮光部とを有する第
１のフォトマスクを用いて所定のパターンを有し均一な
膜厚を有する第１のレジストを前記コンタクト金属膜上
に形成する第１のフォト工程と、前記第１のレジストを
用いて第１のエッチングを行い所定領域の前記コンタク
ト金属膜から第１の金属膜までを除去してゲート電極も
兼ねるゲート線を形成する工程と、透光部と遮光部とを
有する第２のフォトマスクを用いて所定のパターンを有
し均一な膜厚を有する第２のレジストを前記コンタクト
金属膜上に形成する第２のフォト工程と、前記第２のレ
ジストを用いて第２のエッチングを行い所定領域の前記
コンタクト金属膜および前記第２の半導体膜を除去して
前記ゲート電極上にソースコンタクト端子とドレインコ
ンタクト端子を形成するとともに前記ゲート線との間で
容量部の容量を形成する蓄積容量電極を形成する工程
と、前記第１の金属膜、ゲート絶縁膜、第１の半導体
膜、前記第２の半導体膜および前記コンタクト金属膜が
形成された前記絶縁基板の表面全体にチャネル保護膜と
平坦化膜とを順次成膜する工程と、前記平坦化膜上に、
透光部と遮光部とを有する第３のフォトマスクを用いて
所定のパターンを有し均一な膜厚を有する第３のレジス
トを形成する第３のフォト工程と、前記第３のレジスト
を用いて第３のエッチングを行い所定領域の平坦化膜お
よびチャネル保護膜を除去してソース開口部、ドレイン
開口部および蓄積容量電極開口部を形成するとともに所
定領域の平坦化膜、チャネル保護膜、第１の半導体膜お
よびゲート絶縁膜を除去して端子開口部を形成する工程
と、前記平坦化膜表面と、前記ソース開口部、前記ドレ
イン開口部および前記蓄積容量電極開口部の内面と、前
記端子開口部の内面とに透明電極膜および第２の金属膜
を順次成膜する工程と、透光部と遮光部とを有する第４
のフォトマスクを用いて所定のパターンを有し均一な膜
厚を有する第４のレジストを前記第２の金属膜上に形成
する第４のフォト工程と、前記第４のレジストを用いて
第４のエッチングを行い所定領域の前記透明電極膜およ
び第２の金属膜を除去し、ソース電極、ドレイン電極、
ソース線および画素電極を形成する工程と、透光部と遮
光部とを有する第５のフォトマスクを用いて所定のパタ
ーンを有し均一な膜厚を有する第５のレジストを前記第
２の金属膜上に形成する工程と、前記第５のレジストを
用いて第５のエッチングを行い前記画素電極上および前
記端子開口部内の前記第２の金属膜を除去する工程とを
備えたものである（請求項１７）。A method for manufacturing a display device substrate according to the present invention is a method for manufacturing an active matrix type display device substrate provided with a thin film transistor, wherein a first metal film and a gate insulating film are formed on an insulating substrate. A step of sequentially forming a first semiconductor film, a second semiconductor film containing an impurity, and a contact metal film, and a predetermined photomask having a light-transmitting portion and a light-shielding portion. A first photo step of forming a first resist having a pattern and having a uniform film thickness on the contact metal film; and a first etching using the first resist to perform the first etching on the contact metal A step of removing the film to the first metal film to form a gate line that also serves as a gate electrode, and a uniform film having a predetermined pattern using a second photomask having a light transmitting portion and a light shielding portion. Have thickness A second photo step of forming a second resist on the contact metal film, and a second etching using the second resist to remove the contact metal film and the second semiconductor film in a predetermined region. Forming a source contact terminal and a drain contact terminal on the gate electrode and forming a storage capacitor electrode for forming a capacitance of a capacitance portion between the gate line, and the first metal film, the gate insulating film A step of sequentially forming a channel protection film and a planarization film on the entire surface of the insulating substrate on which the first semiconductor film, the second semiconductor film and the contact metal film are formed; To
A third photo step of forming a third resist having a predetermined pattern and a uniform film thickness using a third photomask having a light transmitting portion and a light shielding portion, and using the third resist Third etching is performed to remove the flattening film and the channel protective film in a predetermined region to form a source opening, a drain opening and a storage capacitor electrode opening, and a flattening film, a channel protective film in the predetermined region, Forming a terminal opening by removing the semiconductor film and the gate insulating film of No. 1, a surface of the flattening film, inner surfaces of the source opening, the drain opening and the storage capacitor electrode opening, and the terminal A fourth step including a step of sequentially forming a transparent electrode film and a second metal film on the inner surface of the opening, and a light transmitting section and a light shielding section.
Fourth photo step of forming a fourth resist having a predetermined pattern and a uniform film thickness on the second metal film by using the photo mask of Is removed to remove the transparent electrode film and the second metal film in a predetermined region, and the source electrode, the drain electrode,
A step of forming a source line and a pixel electrode, and a fifth resist having a predetermined pattern and a uniform film thickness using a fifth photomask having a light-transmitting portion and a light-shielding portion are used as the second metal And a step of removing the second metal film on the pixel electrode and in the terminal opening by performing a fifth etching using the fifth resist. Claim 17).
【００４６】かかる構成の製造方法においては、チャネ
ルエッチ型構造を有する薄膜トランジスタを備えるとと
もに容量部に蓄積容量電極を備え、かつ、平坦化膜を形
成することにより画素領域の開口率の向上が図られたＨ
Ａ構造を有する表示装置用基板を、グレイトーン露光法
を用いてフォト工程を行う場合よりも容易な条件で製造
することが可能となる。In the manufacturing method having such a structure, the aperture ratio of the pixel region is improved by providing the thin film transistor having the channel etch type structure, providing the storage capacitor electrode in the capacitor portion, and forming the flattening film. H
It becomes possible to manufacture the display device substrate having the A structure under conditions easier than in the case where the photo step is performed using the gray tone exposure method.
【００４７】本発明に係る表示装置用基板の製造方法
は、薄膜トランジスタを備えたアクティブマトリクス方
式の表示装置用基板の製造方法であって、絶縁基板上
に、第１の金属膜と、ゲート絶縁膜と、第１の半導体膜
と、不純物を含む第２の半導体膜と、コンタクト金属膜
とを順次成膜する工程と、透光部と半透光部と遮光部と
を有する第１のフォトマスクを用いてグレイトーン露光
を行い、所定のパターンを有し膜厚が部分的に異なる第
１のレジストを前記コンタクト金属膜上に形成する第１
のフォト工程と、前記第１のレジストを用いて第１のエ
ッチングを行い所定領域の前記コンタクト金属膜から第
１の金属膜までを除去してゲート電極も兼ねるゲート線
を形成するとともに２本の前記ゲート線間に共通容量電
極を形成する工程と、前記第１のレジストを加工して所
定領域の前記第１のレジストを除去するとともに前記所
定領域以外の前記第１のレジストのみを残す工程と、前
記残った第１のレジストを用いて第２のエッチングを行
い所定領域の前記コンタクト金属膜および前記第２の半
導体膜を除去して前記ゲート電極上にソースコンタクト
端子とドレインコンタクト端子を形成する工程と、前記
第１の金属膜、前記ゲート絶縁膜、前記第１の半導体
膜、前記第２の半導体膜および前記コンタクト金属膜が
形成された前記絶縁基板の表面全体にチャネル保護膜を
成膜する工程と、前記チャネル保護膜上に、透光部と遮
光部とを有する第２のフォトマスクを用いて所定のパタ
ーンを有し均一な膜厚を有する第２のレジストを形成す
る第２のフォト工程と、前記第２のレジストを用いて第
３のエッチングを行い所定領域のチャネル保護膜を除去
してソース開口部、ドレイン開口部および共通容量電極
開口部を形成するとともに所定領域のチャネル保護膜、
第１の半導体膜およびゲート絶縁膜を除去して端子開口
部を形成する工程と、前記チャネル保護膜表面と、前記
ソース開口部、前記ドレイン開口部および前記共通容量
電極開口部の内面と、前記端子開口部の内面とに透明電
極膜および第２の金属膜を順次成膜する工程と、透光部
と半透光部と遮光部とを有する第３のフォトマスクを用
いてグレイトーン露光を行い、所定のパターンを有し膜
厚が部分的に異なる第３のレジストを前記第２の金属膜
上に形成する第３のフォト工程と、前記第３のレジスト
を用いて第４のエッチングを行い所定領域の前記透明電
極膜および第２の金属膜を除去し、ソース電極、ドレイ
ン電極、ソース線および画素電極を形成する工程と、前
記第３のレジストを加工して所定領域の前記第３のレジ
ストを除去するとともに所定領域の前記第３のレジスト
のみを残す工程と、前記残った第３のレジストを用いて
第５のエッチングを行い前記画素電極上および前記端子
開口部内の前記第２の金属膜を除去する工程とを備える
ものである（請求項１８）。A method for manufacturing a display device substrate according to the present invention is a method for manufacturing an active matrix type display device substrate provided with a thin film transistor, wherein a first metal film and a gate insulating film are formed on an insulating substrate. A step of sequentially forming a first semiconductor film, a second semiconductor film containing impurities, and a contact metal film, and a first photomask having a light-transmitting portion, a semi-light-transmitting portion, and a light-shielding portion. To form a first resist having a predetermined pattern and partially different in film thickness on the contact metal film by performing gray tone exposure using
And a photolithography step, and first etching is performed using the first resist to remove the contact metal film to the first metal film in a predetermined region to form a gate line that also serves as a gate electrode. Forming a common capacitor electrode between the gate lines; processing the first resist to remove the first resist in a predetermined region and leaving only the first resist outside the predetermined region. Second etching is performed using the remaining first resist to remove the contact metal film and the second semiconductor film in a predetermined region to form a source contact terminal and a drain contact terminal on the gate electrode. Process and the insulation in which the first metal film, the gate insulating film, the first semiconductor film, the second semiconductor film, and the contact metal film are formed. A step of forming a channel protective film on the entire surface of the plate, and a second photomask having a light transmitting portion and a light shielding portion is used on the channel protective film to form a uniform film having a predetermined pattern. A second photo step of forming a second resist which is provided, and a third etching using the second resist to remove a channel protective film in a predetermined region to remove a source opening, a drain opening and a common capacitance electrode. A channel protective film in a predetermined region while forming an opening,
A step of removing the first semiconductor film and the gate insulating film to form a terminal opening; a surface of the channel protection film; inner surfaces of the source opening, the drain opening and the common capacitance electrode opening; Gray tone exposure is performed using a step of sequentially forming a transparent electrode film and a second metal film on the inner surface of the terminal opening, and a third photomask having a light transmitting portion, a semi-light transmitting portion, and a light shielding portion. A third photo step of forming a third resist having a predetermined pattern and having a partially different film thickness on the second metal film; and a fourth etching using the third resist. And removing the transparent electrode film and the second metal film in a predetermined region to form a source electrode, a drain electrode, a source line and a pixel electrode, and processing the third resist to perform the third region in a predetermined region. When removing the resist A step of leaving only the third resist in a predetermined region, and a fifth etching is performed using the remaining third resist to remove the second metal film on the pixel electrode and in the terminal opening. And a step of performing (claim 18).
【００４８】かかる構成の製造方法によれば、チャネル
エッチ型構造を有する薄膜トランジスタを備えるととも
に共通容量電極を含む容量部を備えた薄膜トランジスタ
を、グレイトーン露光法を用いることにより従来の回数
よりも少なく合計３回のフォト工程を行うことにより製
造することが可能となる。したがって、この製造方法に
よれば、表示装置用基板の製造コストの低減化を図るこ
とが可能となる。According to the manufacturing method having such a structure, the number of thin film transistors provided with the thin film transistor having the channel-etch type structure and the capacitive portion including the common capacitive electrode is reduced by using the gray tone exposure method, which is less than the conventional number. It can be manufactured by performing the photo process three times. Therefore, according to this manufacturing method, it is possible to reduce the manufacturing cost of the display device substrate.
【００４９】本発明に係る表示装置用基板の製造方法
は、薄膜トランジスタを備えたアクティブマトリクス方
式の表示装置用基板の製造方法であって、絶縁基板上
に、第１の金属膜と、ゲート絶縁膜と、第１の半導体膜
と、不純物を含む第２の半導体膜と、コンタクト金属膜
とを順次成膜する工程と、透光部と遮光部とを有する第
１のフォトマスクを用いて所定のパターンを有し均一な
膜厚を有する第１のレジストを前記コンタクト金属膜上
に形成する第１のフォト工程と、前記第１のレジストを
用いて第１のエッチングを行い所定領域の前記コンタク
ト金属膜から第１の金属膜までを除去してゲート電極も
兼ねるゲート線を形成するとともに２本の前記ゲート線
間に共通容量電極を形成する工程と、透光部と遮光部と
を有する第２のフォトマスクを用いて所定のパターンを
有し均一な膜厚を有する第２のレジストを前記コンタク
ト金属膜上に形成する第２のフォト工程と、前記第２の
レジストを用いて第２のエッチングを行い所定領域の前
記コンタクト金属膜および前記第２の半導体膜を除去し
て前記ゲート電極上にソースコンタクト端子とドレイン
コンタクト端子を形成する工程と、前記第１の金属膜、
前記ゲート絶縁膜、前記第１の半導体膜、前記第２の半
導体膜および前記コンタクト金属膜が形成された前記絶
縁基板の表面全体にチャネル保護膜を成膜する工程と、
前記チャネル保護膜上に、透光部と遮光部とを有する第
３のフォトマスクを用いて所定のパターンを有し均一な
膜厚を有する第３のレジストを形成する第３のフォト工
程と、前記第３のレジストを用いて第３のエッチングを
行い所定領域のチャネル保護膜を除去してソース開口
部、ドレイン開口部および共通容量電極開口部を形成す
るとともに所定領域のチャネル保護膜、第１の半導体膜
およびゲート絶縁膜を除去して端子開口部を形成する工
程と、前記チャネル保護膜表面と、前記ソース開口部、
前記ドレイン開口部および前記共通容量電極開口部の内
面と、前記ゲート端子開口部の内面とに透明電極膜およ
び第２の金属膜を順次成膜する工程と、透光部と遮光部
とを有する第４のフォトマスクを用いて所定のパターン
を有し均一な膜厚を有する第４のレジストを前記第２の
金属膜上に形成する第４のフォト工程と、前記第４のレ
ジストを用いて第４のエッチングを行い所定領域の前記
透明電極膜および第２の金属膜を除去し、ソース電極、
ドレイン電極、ソース線および画素電極を形成する工程
と、透光部と遮光部とを有する第５のフォトマスクを用
いて所定のパターンを有し均一な膜厚を有する第５のレ
ジストを前記第２の金属膜上に形成する工程と、前記第
５のレジストを用いて第５のエッチングを行い前記画素
電極上および前記端子開口部内の前記第２の金属膜を除
去する工程とを備えるものである（請求項１９）。A method of manufacturing a substrate for a display device according to the present invention is a method of manufacturing a substrate for a display device of an active matrix system provided with a thin film transistor, in which a first metal film and a gate insulating film are formed on an insulating substrate. A step of sequentially forming a first semiconductor film, a second semiconductor film containing an impurity, and a contact metal film, and a predetermined photomask having a light-transmitting portion and a light-shielding portion. A first photo step of forming a first resist having a pattern and a uniform film thickness on the contact metal film; and a first etching using the first resist to perform a first etching on the contact metal in a predetermined region. A step of removing a portion from the film to the first metal film to form a gate line which also serves as a gate electrode and forming a common capacitance electrode between the two gate lines; and a second step having a light transmitting portion and a light shielding portion Photo of A second photo step of forming a second resist having a predetermined pattern and a uniform film thickness on the contact metal film using a mask, and performing a second etching using the second resist. Removing the contact metal film and the second semiconductor film in a predetermined region to form a source contact terminal and a drain contact terminal on the gate electrode, the first metal film,
Forming a channel protective film on the entire surface of the insulating substrate on which the gate insulating film, the first semiconductor film, the second semiconductor film and the contact metal film are formed;
A third photo step of forming a third resist having a predetermined pattern and a uniform film thickness on the channel protective film by using a third photo mask having a light transmitting portion and a light shielding portion; Third etching is performed using the third resist to remove the channel protective film in a predetermined region to form a source opening, a drain opening and a common capacitance electrode opening, and a channel protective film in a predetermined region, Forming a terminal opening by removing the semiconductor film and the gate insulating film, the surface of the channel protective film, the source opening,
A step of sequentially forming a transparent electrode film and a second metal film on the inner surfaces of the drain opening and the common capacitance electrode opening and on the inner surface of the gate terminal opening, and a light transmitting part and a light shielding part. A fourth photo step of forming a fourth resist having a predetermined pattern and a uniform film thickness on the second metal film by using a fourth photomask, and using the fourth resist Fourth etching is performed to remove the transparent electrode film and the second metal film in a predetermined region, and the source electrode,
A step of forming a drain electrode, a source line, and a pixel electrode, and a fifth photomask having a light-transmitting portion and a light-shielding portion is used to form a fifth resist having a predetermined pattern and a uniform film thickness. And a step of performing fifth etching using the fifth resist to remove the second metal film on the pixel electrode and in the terminal opening. There is (claim 19).
【００５０】かかる構成の製造方法によれば、チャネル
エッチ型構造を有する薄膜トランジスタを備えるととも
に共通容量電極を含む容量部を備えた表示装置用基板
を、グレイトーン露光法を用いてフォト工程を行う場合
よりも容易な条件で製造することが可能となる。According to the manufacturing method of the above structure, when the photolithography process is performed on the display device substrate including the thin film transistor having the channel-etch type structure and the capacitance portion including the common capacitance electrode by using the gray tone exposure method. It becomes possible to manufacture under easier conditions.
【００５１】本発明に係る表示装置用基板の製造方法
は、薄膜トランジスタを備えたアクティブマトリクス方
式の表示装置用基板の製造方法であって、絶縁基板上
に、第１の金属膜と、ゲート絶縁膜と、第１の半導体膜
と、不純物を含む第２の半導体膜と、コンタクト金属膜
とを順次成膜する工程と、透光部と半透光部と遮光部と
を有する第１のフォトマスクを用いてグレイトーン露光
を行い、所定のパターンを有し膜厚が部分的に異なる第
１のレジストを前記コンタクト金属膜上に形成する第１
のフォト工程と、前記第１のレジストを用いて第１のエ
ッチングを行い所定領域の前記コンタクト金属膜から第
１の金属膜までを除去してゲート電極も兼ねるゲート線
を形成するとともに２本の前記ゲート線間に共通容量電
極を形成する工程と、前記第１のレジストを加工して所
定領域の前記第１のレジストを除去するとともに前記所
定領域以外の前記第１のレジストのみを残す工程と、前
記残った第１のレジストを用いて第２のエッチングを行
い所定領域の前記コンタクト金属膜および前記第２の半
導体膜を除去して前記ゲート電極上にソースコンタクト
端子とドレインコンタクト端子を形成する工程と、前記
第１の金属膜、前記ゲート絶縁膜、前記第１の半導体
膜、前記第２の半導体膜および前記コンタクト金属膜が
形成された前記絶縁基板の表面全体にチャネル保護膜と
平坦化膜とを順次成膜する工程と、前記平坦化膜上に、
透光部と遮光部とを有する第２のフォトマスクを用いて
所定のパターンを有し均一な膜厚を有する第２のレジス
トを形成する第２のフォト工程と、前記第２のレジスト
を用いて第３のエッチングを行い所定領域の平坦化膜お
よびチャネル保護膜を除去してソース開口部、ドレイン
開口部および共通容量電極開口部を形成するとともに所
定領域の平坦化膜、チャネル保護膜、第１の半導体膜お
よびゲート絶縁膜を除去して端子開口部を形成する工程
と、前記平坦化膜表面と、前記ソース開口部、前記ドレ
イン開口部および前記共通容量電極開口部の内面と、前
記端子開口部の内面とに透明電極膜および第２の金属膜
を順次成膜する工程と、透光部と半透光部と遮光部とを
有する第３のフォトマスクを用いてグレイトーン露光を
行い、所定のパターンを有し膜厚が部分的に異なる第３
のレジストを前記第２の金属膜上に形成する第３のフォ
ト工程と、前記第３のレジストを用いて第４のエッチン
グを行い所定領域の前記透明電極膜および第２の金属膜
を除去し、ソース電極、ドレイン電極、ソース線および
画素電極を形成する工程と、前記第３のレジストを加工
して所定領域の前記第３のレジストを除去するとともに
所定領域の前記第３のレジストのみを残す工程と、前記
残った第３のレジストを用いて第５のエッチングを行い
前記画素電極上および前記端子開口部内の前記第２の金
属膜を除去する工程とを備えたものである（請求項２
０）。A method of manufacturing a display device substrate according to the present invention is a method of manufacturing an active matrix type display device substrate provided with a thin film transistor, in which a first metal film and a gate insulating film are formed on an insulating substrate. A step of sequentially forming a first semiconductor film, a second semiconductor film containing impurities, and a contact metal film, and a first photomask having a light-transmitting portion, a semi-light-transmitting portion, and a light-shielding portion. To form a first resist having a predetermined pattern and partially different in film thickness on the contact metal film by performing gray tone exposure using
And a photolithography step, and first etching is performed using the first resist to remove the contact metal film to the first metal film in a predetermined region to form a gate line that also serves as a gate electrode. Forming a common capacitor electrode between the gate lines; processing the first resist to remove the first resist in a predetermined region and leaving only the first resist outside the predetermined region. Second etching is performed using the remaining first resist to remove the contact metal film and the second semiconductor film in a predetermined region to form a source contact terminal and a drain contact terminal on the gate electrode. Process and the insulation in which the first metal film, the gate insulating film, the first semiconductor film, the second semiconductor film, and the contact metal film are formed. A step of sequentially forming the channel protective film and the planarizing film on the entire surface of the plate, the flattening film,
A second photo step of forming a second resist having a predetermined pattern and a uniform film thickness using a second photomask having a light transmitting portion and a light shielding portion, and using the second resist Third etching is performed to remove the flattening film and the channel protective film in the predetermined region to form the source opening, the drain opening and the common capacitor electrode opening, and the flattening film, the channel protective film in the predetermined region, Forming the terminal opening by removing the semiconductor film and the gate insulating film of No. 1, the flattening film surface, the inner surfaces of the source opening, the drain opening and the common capacitance electrode opening, and the terminal Gray tone exposure is performed using a step of sequentially forming a transparent electrode film and a second metal film on the inner surface of the opening, and a third photomask having a light-transmitting portion, a semi-light-transmitting portion, and a light-shielding portion. , Predetermined pattern The third film thickness have emissions differ partially
Third photo step of forming the resist on the second metal film, and a fourth etching is performed using the third resist to remove the transparent electrode film and the second metal film in a predetermined region. A step of forming a source electrode, a drain electrode, a source line and a pixel electrode, and processing the third resist to remove the third resist in a predetermined region and leave only the third resist in the predetermined region. And a step of performing a fifth etching using the remaining third resist to remove the second metal film on the pixel electrode and in the terminal opening (claim 2).
0).
【００５２】かかる構成の製造方法によれば、チャネル
エッチ型構造を有する薄膜トランジスタを備えるととも
に共通容量電極を含む容量部を備え、かつ、平坦化膜を
形成することにより画素領域の開口率の向上が図られた
ＨＡ構造を有する表示装置用基板を、グレイトーン露光
法を用いることにより従来の回数よりも少なく合計３回
のフォト工程を行うことにより製造することが可能とな
る。したがって、この製造方法によれば、表示装置用基
板の製造コストの低減化を図ることが可能となる。According to the manufacturing method of such a structure, the aperture ratio of the pixel region can be improved by providing the thin film transistor having the channel-etch type structure and the capacitance portion including the common capacitance electrode, and forming the flattening film. The substrate for a display device having the illustrated HA structure can be manufactured by performing the photo process a total of three times less than the conventional number by using the gray tone exposure method. Therefore, according to this manufacturing method, it is possible to reduce the manufacturing cost of the display device substrate.
【００５３】本発明に係る表示装置用基板の製造方法
は、薄膜トランジスタを備えたアクティブマトリクス方
式の表示装置用基板の製造方法であって、絶縁基板上
に、第１の金属膜と、ゲート絶縁膜と、第１の半導体膜
と、不純物を含む第２の半導体膜と、コンタクト金属膜
とを順次成膜する工程と、透光部と遮光部とを有する第
１のフォトマスクを用いて所定のパターンを有し均一な
膜厚を有する第１のレジストを前記コンタクト金属膜上
に形成する第１のフォト工程と、前記第１のレジストを
用いて第１のエッチングを行い所定領域の前記コンタク
ト金属膜から第１の金属膜までを除去してゲート電極も
兼ねるゲート線を形成するとともに２本の前記ゲート線
間に共通容量電極を形成する工程と、透光部と遮光部と
を有する第２のフォトマスクを用いて所定のパターンを
有し均一な膜厚を有する第２のレジストを前記コンタク
ト金属膜上に形成する第２のフォト工程と、前記第２の
レジストを用いて第２のエッチングを行い所定領域の前
記コンタクト金属膜および前記第２の半導体膜を除去し
て前記ゲート電極上にソースコンタクト端子とドレイン
コンタクト端子を形成する工程と、前記第１の金属膜、
ゲート絶縁膜、第１の半導体膜、前記第２の半導体膜お
よび前記コンタクト金属膜が形成された前記絶縁基板の
表面全体にチャネル保護膜と平坦化膜とを順次成膜する
工程と、前記平坦化膜上に、透光部と遮光部とを有する
第３のフォトマスクを用いて所定のパターンを有し均一
な膜厚を有する第３のレジストを形成する第３のフォト
工程と、前記第３のレジストを用いて第３のエッチング
を行い所定領域の平坦化膜およびチャネル保護膜を除去
してソース開口部、ドレイン開口部および共通容量電極
開口部を形成するとともに所定領域の平坦化膜、チャネ
ル保護膜、第１の半導体膜およびゲート絶縁膜を除去し
て端子開口部を形成する工程と、前記平坦化膜表面と、
前記ソース開口部、前記ドレイン開口部および前記共通
容量電極開口部の内面と、前記端子開口部の内面とに透
明電極膜および第２の金属膜を順次成膜する工程と、透
光部と遮光部とを有する第４のフォトマスクを用いて所
定のパターンを有し均一な膜厚を有する第４のレジスト
を前記第２の金属膜上に形成する第４のフォト工程と、
前記第４のレジストを用いて第４のエッチングを行い所
定領域の前記透明電極膜および第２の金属膜を除去し、
ソース電極、ドレイン電極、ソース線および画素電極を
形成する工程と、透光部と遮光部とを有する第５のフォ
トマスクを用いて所定のパターンを有し均一な膜厚を有
する第５のレジストを前記第２の金属膜上に形成する工
程と、前記第５のレジストを用いて第５のエッチングを
行い前記画素電極上および前記端子開口部内の前記第２
の金属膜を除去する工程とを備えたものである（請求項
２１）。A method of manufacturing a substrate for a display device according to the present invention is a method of manufacturing a substrate for a display device of an active matrix system provided with a thin film transistor, wherein a first metal film and a gate insulating film are formed on an insulating substrate. A step of sequentially forming a first semiconductor film, a second semiconductor film containing an impurity, and a contact metal film, and a predetermined photomask having a light-transmitting portion and a light-shielding portion. A first photo step of forming a first resist having a pattern and a uniform film thickness on the contact metal film; and a first etching using the first resist to perform a first etching on the contact metal in a predetermined region. A step of removing a portion from the film to the first metal film to form a gate line which also serves as a gate electrode and forming a common capacitance electrode between the two gate lines; and a second step having a light transmitting portion and a light shielding portion Photo of A second photo step of forming a second resist having a predetermined pattern and a uniform film thickness on the contact metal film using a mask, and performing a second etching using the second resist. Removing the contact metal film and the second semiconductor film in a predetermined region to form a source contact terminal and a drain contact terminal on the gate electrode, the first metal film,
A step of sequentially forming a channel protection film and a planarization film over the entire surface of the insulating substrate on which the gate insulating film, the first semiconductor film, the second semiconductor film and the contact metal film are formed; A third photo step of forming a third resist having a predetermined pattern and a uniform film thickness on the oxide film by using a third photo mask having a light transmitting portion and a light shielding portion; Third etching is performed using the resist of No. 3 to remove the flattening film and the channel protective film in a predetermined region to form a source opening, a drain opening and a common capacitance electrode opening, and a flattening film in a predetermined region, Removing the channel protective film, the first semiconductor film and the gate insulating film to form a terminal opening, and the surface of the planarizing film,
A step of sequentially forming a transparent electrode film and a second metal film on the inner surfaces of the source opening, the drain opening, and the common capacitance electrode opening, and the inner surface of the terminal opening; A fourth photomask for forming a fourth resist having a predetermined pattern and a uniform film thickness on the second metal film using a fourth photomask having
Fourth etching is performed using the fourth resist to remove the transparent electrode film and the second metal film in a predetermined region,
A step of forming a source electrode, a drain electrode, a source line, and a pixel electrode, and a fifth resist having a predetermined pattern and a uniform film thickness using a fifth photomask having a light transmitting portion and a light shielding portion. Is formed on the second metal film, and a fifth etching is performed using the fifth resist to form the second film on the pixel electrode and in the terminal opening.
And a step of removing the metal film of (2).
【００５４】かかる構成の製造方法によれば、チャネル
エッチ型構造を有する薄膜トランジスタを備えるととも
に共通容量電極を含む容量部を備え、かつ、平坦化膜を
形成することにより画素領域の開口率の向上が図られた
ＨＡ構造を有する表示装置用基板を、グレイトーン露光
法を用いてフォト工程を行う場合よりも容易な条件で製
造することが可能となる。According to the manufacturing method having such a structure, the aperture ratio of the pixel region can be improved by providing the thin film transistor having the channel-etch type structure and the capacitance portion including the common capacitance electrode, and forming the flattening film. It becomes possible to manufacture the substrate for a display device having the illustrated HA structure under easier conditions than in the case of performing the photo process using the gray tone exposure method.
【００５５】本発明に係る表示装置用基板の製造方法
は、薄膜トランジスタを備えたアクティブマトリクス方
式の表示装置用基板の製造方法であって、絶縁基板上
に、第１の金属膜と、ゲート絶縁膜と、第１の半導体膜
と、不純物を含む第２の半導体膜と、コンタクト金属膜
とを順次成膜する工程と、透光部と半透光部と遮光部と
を有する第１のフォトマスクを用いてグレイトーン露光
を行い、所定のパターンを有し膜厚が部分的に異なる第
１のレジストを前記コンタクト金属膜上に形成する第１
のフォト工程と、前記第１のレジストを用いて第１のエ
ッチングを行い所定領域の前記コンタクト金属膜から第
１の金属膜までを除去してゲート電極も兼ねるゲート線
を形成する工程と、前記第１のレジストを加工して所定
領域の前記第１のレジストを除去するとともに前記所定
領域以外の前記第１のレジストのみを残す工程と、前記
残った第１のレジストを用いて第２のエッチングを行い
所定領域の前記コンタクト金属膜および前記第２の半導
体膜を除去して前記ゲート電極上にソースコンタクト端
子とドレインコンタクト端子を形成する工程と、前記第
１の金属膜、前記ゲート絶縁膜、前記第１の半導体膜、
前記第２の半導体膜および前記コンタクト金属膜が形成
された前記絶縁基板の表面全体にチャネル保護膜を成膜
する工程と、前記チャネル保護膜上に、透光部と遮光部
とを有する第２のフォトマスクを用いて所定のパターン
を有し均一な膜厚を有する第２のレジストを形成する第
２のフォト工程と、前記第２のレジストを用いて第３の
エッチングを行い所定領域のチャネル保護膜を除去して
ソース開口部およびドレイン開口部を形成するとともに
所定領域のチャネル保護膜、第１の半導体膜およびゲー
ト絶縁膜を除去して端子開口部を形成する工程と、前記
チャネル保護膜表面と、前記ソース開口部および前記ド
レイン開口部の内面と、前記端子開口部の内面とに透明
電極膜および第２の金属膜を順次成膜する工程と、透光
部と半透光部と遮光部とを有する第３のフォトマスクを
用いてグレイトーン露光を行い、所定のパターンを有し
膜厚が部分的に異なる第３のレジストを前記第２の金属
膜上に形成する第３のフォト工程と、前記第３のレジス
トを用いて第４のエッチングを行い所定領域の前記透明
電極膜および第２の金属膜を除去し、ソース電極、ドレ
イン電極、ソース線、および蓄積容量電極を兼ねており
前記ゲート線との間で容量部の容量を形成する画素電極
を形成する工程と、前記第３のレジストを加工して所定
領域の前記第３のレジストを除去するとともに所定領域
の前記第３のレジストのみを残す工程と、前記残った第
３のレジストを用いて第５のエッチングを行い前記画素
電極上および前記端子開口部内の前記第２の金属膜を除
去する工程とを備えたものである（請求項２２）。A method of manufacturing a display device substrate according to the present invention is a method of manufacturing an active matrix type display device substrate provided with a thin film transistor, wherein a first metal film and a gate insulating film are formed on an insulating substrate. A step of sequentially forming a first semiconductor film, a second semiconductor film containing impurities, and a contact metal film, and a first photomask having a light-transmitting portion, a semi-light-transmitting portion, and a light-shielding portion. To form a first resist having a predetermined pattern and having a partially different film thickness on the contact metal film.
And a step of performing a first etching using the first resist to remove a portion of the contact metal film to the first metal film in a predetermined region to form a gate line which also serves as a gate electrode, A step of processing the first resist to remove the first resist in a predetermined region and leaving only the first resist other than the predetermined region; and a second etching using the remaining first resist. And removing the contact metal film and the second semiconductor film in a predetermined region to form a source contact terminal and a drain contact terminal on the gate electrode, the first metal film, the gate insulating film, The first semiconductor film,
A second step of forming a channel protective film on the entire surface of the insulating substrate on which the second semiconductor film and the contact metal film are formed; and a light transmitting portion and a light shielding portion on the channel protective film. Second photo step of forming a second resist having a predetermined pattern and a uniform film thickness using the photo mask of No. 3, and performing a third etching using the second resist to form a channel in a predetermined region. Removing the protective film to form a source opening and a drain opening and removing the channel protective film, the first semiconductor film and the gate insulating film in a predetermined region to form a terminal opening; and the channel protective film. A step of sequentially forming a transparent electrode film and a second metal film on the surface, the inner surfaces of the source opening and the drain opening, and the inner surface of the terminal opening; and a light transmitting portion and a semi-light transmitting portion. Occlusion Gray photoexposure is performed by using a third photomask having a portion and a third resist having a predetermined pattern and partially different in film thickness is formed on the second metal film. Step and fourth etching is performed by using the third resist to remove the transparent electrode film and the second metal film in a predetermined region, and also serve as a source electrode, a drain electrode, a source line, and a storage capacitor electrode. Forming a pixel electrode for forming a capacitance of a capacitance portion with the gate line; processing the third resist to remove the third resist in a predetermined region and the third region in the predetermined region; The step of leaving only the resist and the step of removing the second metal film on the pixel electrode and in the terminal opening by performing a fifth etching using the remaining third resist. is there( Motomeko 22).
【００５６】かかる構成の製造方法によれば、チャネル
エッチ型構造を有する薄膜トランジスタを備えるととも
に蓄積容量電極も兼ねる画素電極を含む容量部を備えた
表示装置用基板を、グレイトーン露光法を用いることに
より従来の回数よりも少なく合計３回のフォト工程を行
うことにより製造することが可能となる。したがって、
この製造方法によれば、表示装置用基板の製造コストの
低減化を図ることが可能となる。According to the manufacturing method of the above structure, the display device substrate including the thin film transistor having the channel-etch type structure and the capacitance portion including the pixel electrode also serving as the storage capacitance electrode is formed by using the gray tone exposure method. It is possible to manufacture by performing the photo process three times in total, which is less than the conventional number. Therefore,
According to this manufacturing method, it is possible to reduce the manufacturing cost of the display device substrate.
【００５７】本発明に係る表示装置用基板の製造方法
は、薄膜トランジスタを備えたアクティブマトリクス方
式の表示装置用基板の製造方法であって、絶縁基板上
に、第１の金属膜と、ゲート絶縁膜と、第１の半導体膜
と、不純物を含む第２の半導体膜と、コンタクト金属膜
とを順次成膜する工程と、透光部と遮光部とを有する第
１のフォトマスクを用いて所定のパターンを有し均一な
膜厚を有する第１のレジストを前記コンタクト金属膜上
に形成する第１のフォト工程と、前記第１のレジストを
用いて第１のエッチングを行い所定領域の前記コンタク
ト金属膜から第１の金属膜までを除去してゲート電極も
兼ねるゲート線を形成する工程と、透光部と遮光部とを
有する第２のフォトマスクを用いて所定のパターンを有
し均一な膜厚を有する第２のレジストを前記コンタクト
金属膜上に形成する第２のフォト工程と、前記第２のレ
ジストを用いて第２のエッチングを行い所定領域の前記
コンタクト金属膜および前記第２の半導体膜を除去して
前記ゲート電極上にソースコンタクト端子とドレインコ
ンタクト端子を形成する工程と、前記第１の金属膜、前
記ゲート絶縁膜、前記第１の半導体膜、前記第２の半導
体膜、前記コンタクト金属膜が形成された前記絶縁基板
の表面全体にチャネル保護膜を成膜する工程と、前記チ
ャネル保護膜上に、透光部と遮光部とを有する第３のフ
ォトマスクを用いて所定のパターンを有し均一な膜厚を
有する第３のレジストを形成する第３のフォト工程と、
前記第３のレジストを用いて第３のエッチングを行い所
定領域のチャネル保護膜を除去してソース開口部および
ドレイン開口部を形成するとともに所定領域のチャネル
保護膜、第１の半導体膜およびゲート絶縁膜を除去して
端子開口部を形成する工程と、前記チャネル保護膜表面
と、前記ソース開口部、前記ドレイン開口部の内面と、
前記端子開口部の内面とに透明電極膜および第２の金属
膜を順次成膜する工程と、透光部と遮光部とを有する第
４のフォトマスクを用いて所定のパターンを有し均一な
膜厚を有する第４のレジストを前記第２の金属膜上に形
成する第４のフォト工程と、前記第３のレジストを用い
て第４のエッチングを行い所定領域の前記透明電極膜お
よび第２の金属膜を除去し、ソース電極、ドレイン電
極、ソース線、および蓄積容量電極を兼ねており前記ゲ
ート線との間で容量部の容量を形成する画素電極を形成
する工程と、透光部と遮光部とを有する第５のフォトマ
スクを用いて所定のパターンを有し均一な膜厚を有する
第５のレジストを前記第２の金属膜上に形成する第５の
フォト工程と、前記第５のレジストを用いて第５のエッ
チングを行い前記画素電極上および前記端子開口部内の
前記第２の金属膜を除去する工程とを備えたものである
（請求項２３）。A method of manufacturing a display device substrate according to the present invention is a method of manufacturing an active matrix type display device substrate provided with a thin film transistor, wherein a first metal film and a gate insulating film are formed on an insulating substrate. A step of sequentially forming a first semiconductor film, a second semiconductor film containing an impurity, and a contact metal film, and a predetermined photomask having a light-transmitting portion and a light-shielding portion. A first photo step of forming a first resist having a pattern and a uniform film thickness on the contact metal film; and a first etching using the first resist to perform a first etching on the contact metal in a predetermined region. A step of removing the film to the first metal film to form a gate line that also serves as a gate electrode, and a uniform film having a predetermined pattern using a second photomask having a light transmitting portion and a light shielding portion. Have thickness A second photo step of forming a second resist on the contact metal film, and a second etching using the second resist to remove the contact metal film and the second semiconductor film in a predetermined region. Forming a source contact terminal and a drain contact terminal on the gate electrode, the first metal film, the gate insulating film, the first semiconductor film, the second semiconductor film, and the contact metal film. Forming a channel protective film on the entire surface of the formed insulating substrate; and forming a predetermined pattern on the channel protective film by using a third photomask having a light transmitting portion and a light shielding portion. A third photo step of forming a third resist having a uniform film thickness,
Third etching is performed using the third resist to remove the channel protective film in a predetermined region to form a source opening and a drain opening, and at the same time, a channel protective film in the predetermined region, a first semiconductor film, and a gate insulating film. A step of removing a film to form a terminal opening, a surface of the channel protective film, inner surfaces of the source opening and the drain opening,
A step of sequentially forming a transparent electrode film and a second metal film on the inner surface of the terminal opening, and a fourth photomask having a light transmitting portion and a light shielding portion are used to form a uniform pattern having a predetermined pattern. A fourth photo step of forming a fourth resist having a film thickness on the second metal film, and a fourth etching using the third resist to perform a fourth etching in a predetermined region of the transparent electrode film and the second electrode. Removing the metal film to form a pixel electrode that also serves as a source electrode, a drain electrode, a source line, and a storage capacitance electrode and forms a capacitance of the capacitance portion with the gate line; A fifth photo step of forming a fifth resist having a predetermined pattern and a uniform film thickness on the second metal film by using a fifth photomask having a light shielding part; Perform the fifth etching using the resist of Those having an electrode and on the step of removing the second metal film in said terminal aperture (claim 23).
【００５８】かかる構成の製造方法によれば、チャネル
エッチ型構造を有する薄膜トランジスタを備えるととも
に蓄積容量電極を兼ねる画素電極を含む容量部を備えた
表示装置用基板を、グレイトーン露光法を用いてフォト
工程を行う場合よりも容易な条件で製造することが可能
となる。According to the manufacturing method having such a structure, the display device substrate including the thin film transistor having the channel-etch type structure and the capacitance portion including the pixel electrode also serving as the storage capacitance electrode is photo-processed by using the gray tone exposure method. It is possible to manufacture under conditions that are easier than when performing the process.
【００５９】本発明に係る表示装置用基板の製造方法
は、薄膜トランジスタを備えたアクティブマトリクス方
式の表示装置用基板の製造方法であって、絶縁基板上
に、第１の金属膜と、ゲート絶縁膜と、第１の半導体膜
と、不純物を含む第２の半導体膜と、コンタクト金属膜
とを順次成膜する工程と、透光部と半透光部と遮光部と
を有する第１のフォトマスクを用いてグレイトーン露光
を行い、所定のパターンを有し膜厚が部分的に異なる第
１のレジストを前記コンタクト金属膜上に形成する第１
のフォト工程と、前記第１のレジストを用いて第１のエ
ッチングを行い所定領域の前記コンタクト金属膜から第
１の金属膜までを除去してゲート電極も兼ねるゲート線
を形成するとともに２本の前記ゲート線の間に共通容量
電極を形成する工程と、前記第１のレジストを加工して
所定領域の前記第１のレジストを除去するとともに前記
所定領域以外の前記第１のレジストのみを残す工程と、
前記残った第１のレジストを用いて第２のエッチングを
行い所定領域の前記コンタクト金属膜および前記第２の
半導体膜を除去して前記ゲート電極上にソースコンタク
ト端子とドレインコンタクト端子を形成する工程と、前
記第１の金属膜、前記ゲート絶縁膜、前記第１の半導体
膜、前記第２の半導体膜および前記コンタクト金属膜が
形成された前記絶縁基板の表面全体にチャネル保護膜を
成膜する工程と、前記チャネル保護膜上に、透光部と遮
光部とを有する第２のフォトマスクを用いて所定のパタ
ーンを有し均一な膜厚を有する第２のレジストを形成す
る第２のフォト工程と、前記第２のレジストを用いて第
３のエッチングを行い所定領域のチャネル保護膜を除去
してソース開口部およびドレイン開口部を形成するとと
もに所定領域のチャネル保護膜、第１の半導体膜および
ゲート絶縁膜を除去して端子開口部を形成する工程と、
前記チャネル保護膜表面と、前記ソース開口部および前
記ドレイン開口部の内面と、前記端子開口部の内面とに
透明電極膜および第２の金属膜を順次成膜する工程と、
透光部と半透光部と遮光部とを有する第３のフォトマス
クを用いてグレイトーン露光を行い、所定のパターンを
有し膜厚が部分的に異なる第３のレジストを前記第２の
金属膜上に形成する第３のフォト工程と、前記第３のレ
ジストを用いて第４のエッチングを行い所定領域の前記
透明電極膜および第２の金属膜を除去し、ソース電極、
ドレイン電極、ソース線、および画素電極を形成する工
程と、前記第３のレジストを加工して所定領域の前記第
３のレジストを除去するとともに所定領域の前記第３の
レジストのみを残す工程と、前記残った第３のレジスト
を用いて第５のエッチングを行い前記画素電極上および
前記端子開口部内の前記第２の金属膜を除去する工程と
を備えたものである（請求項２４）。A method of manufacturing a display device substrate according to the present invention is a method of manufacturing an active matrix type display device substrate provided with a thin film transistor, in which a first metal film and a gate insulating film are formed on an insulating substrate. A step of sequentially forming a first semiconductor film, a second semiconductor film containing impurities, and a contact metal film, and a first photomask having a light-transmitting portion, a semi-light-transmitting portion, and a light-shielding portion. To form a first resist having a predetermined pattern and partially different in film thickness on the contact metal film by performing gray tone exposure using
And the first etching using the first resist to remove a predetermined region from the contact metal film to the first metal film to form a gate line which also serves as a gate electrode, and Forming a common capacitance electrode between the gate lines; processing the first resist to remove the first resist in a predetermined region and leave only the first resist outside the predetermined region When,
Second etching using the remaining first resist to remove the contact metal film and the second semiconductor film in a predetermined region to form a source contact terminal and a drain contact terminal on the gate electrode. And forming a channel protective film on the entire surface of the insulating substrate on which the first metal film, the gate insulating film, the first semiconductor film, the second semiconductor film and the contact metal film are formed. Second step of forming a second resist having a predetermined pattern and a uniform film thickness on the channel protective film by using a second photomask having a light transmitting portion and a light shielding portion Third step is performed by using the second resist to remove the channel protection film in a predetermined region to form a source opening and a drain opening, and a predetermined region Forming a terminal opening by removing channel protective film, a first semiconductor film and the gate insulating film,
A step of sequentially forming a transparent electrode film and a second metal film on the surface of the channel protective film, the inner surfaces of the source opening and the drain opening, and the inner surface of the terminal opening;
Gray tone exposure is performed using a third photomask having a light-transmitting portion, a semi-light-transmitting portion, and a light-shielding portion, and a third resist having a predetermined pattern and having a partially different film thickness is used as the second A third photo step of forming on the metal film, a fourth etching using the third resist to remove the transparent electrode film and the second metal film in a predetermined region, and a source electrode,
Forming a drain electrode, a source line, and a pixel electrode; processing the third resist to remove the third resist in a predetermined region and leave only the third resist in a predetermined region; And a step of performing a fifth etching using the remaining third resist to remove the second metal film on the pixel electrode and in the terminal opening (claim 24).
【００６０】かかる構成の製造方法によれば、チャネル
エッチ型構造を有する薄膜トランジスタを備えるととも
に共通容量電極を含む容量部を備えた表示装置用基板
を、グレイトーン露光法を用いることにより従来の回数
よりも少なく合計３回のフォト工程を行うことにより製
造することが可能となる。したがって、この製造方法に
よれば、表示装置用基板の製造コストの低減化を図るこ
とが可能となる。According to the manufacturing method of the above structure, the display device substrate including the thin film transistor having the channel-etch type structure and the capacitance portion including the common capacitance electrode is formed by using the gray tone exposure method, so that It can be manufactured by performing the photo process three times in total. Therefore, according to this manufacturing method, it is possible to reduce the manufacturing cost of the display device substrate.
【００６１】本発明に係る表示装置用基板の製造方法
は、薄膜トランジスタを備えたアクティブマトリクス方
式の表示装置用基板の製造方法であって、絶縁基板上
に、第１の金属膜と、ゲート絶縁膜と、第１の半導体膜
と、不純物を含む第２の半導体膜と、コンタクト金属膜
とを順次成膜する工程と、透光部と遮光部とを有する第
１のフォトマスクを用いて所定のパターンを有し均一な
膜厚を有する第１のレジストを前記コンタクト金属膜上
に形成する第１のフォト工程と、前記第１のレジストを
用いて第１のエッチングを行い所定領域の前記コンタク
ト金属膜から第１の金属膜までを除去してゲート電極も
兼ねるゲート線を形成するとともに２本の前記ゲート線
間に共通容量電極を形成する工程と、透光部と遮光部と
を有する第２のフォトマスクを用いて所定のパターンを
有し均一な膜厚を有する第２のレジストを前記コンタク
ト金属膜上に形成する第２のフォト工程と、前記第２の
レジストを用いて第２のエッチングを行い所定領域の前
記コンタクト金属膜および前記第２の半導体膜を除去し
て前記ゲート電極上にソースコンタクト端子とドレイン
コンタクト端子を形成する工程と、前記第１の金属膜、
前記ゲート絶縁膜、前記第１の半導体膜、前記第２の半
導体膜および前記コンタクト金属膜が形成された前記絶
縁基板の表面全体にチャネル保護膜を成膜する工程と、
前記チャネル保護膜上に、透光部と遮光部とを有する第
３のフォトマスクを用いて所定のパターンを有し均一な
膜厚を有する第３のレジストを形成する第３のフォト工
程と、前記第３のレジストを用いて第３のエッチングを
行い所定領域のチャネル保護膜を除去してソース開口部
およびドレイン開口部を形成するとともに所定領域のチ
ャネル保護膜、第１の半導体膜およびゲート絶縁膜を除
去して端子開口部を形成する工程と、前記チャネル保護
膜表面と、前記ソース開口部および前記ドレイン開口部
の内面と、前記端子開口部の内面とに透明電極膜および
第２の金属膜を順次成膜する工程と、透光部と遮光部と
を有する第４のフォトマスクを用いて所定のパターンを
有し均一な膜厚を有する第４のレジストを前記第２の金
属膜上に形成する第４のフォト工程と、前記第３のレジ
ストを用いて第４のエッチングを行い所定領域の前記透
明電極膜および第２の金属膜を除去し、ソース電極、ド
レイン電極、ソース線、および画素電極を形成する工程
と、透光部と遮光部とを有する第５のフォトマスクを用
いて所定のパターンを有し均一な膜厚を有する第５のレ
ジストを前記第２の金属膜上に形成する第５のフォト工
程と、前記第５のレジストを用いて第５のエッチングを
行い前記画素電極上および前記端子開口部内の前記第２
の金属膜を除去する工程とを備えたものである（請求項
２５）。A method for manufacturing a display device substrate according to the present invention is a method for manufacturing an active matrix type display device substrate provided with a thin film transistor, wherein a first metal film and a gate insulating film are formed on an insulating substrate. A step of sequentially forming a first semiconductor film, a second semiconductor film containing an impurity, and a contact metal film, and a predetermined photomask having a light-transmitting portion and a light-shielding portion. A first photo step of forming a first resist having a pattern and a uniform film thickness on the contact metal film; and a first etching using the first resist to perform a first etching on the contact metal in a predetermined region. A step of removing a portion from the film to the first metal film to form a gate line which also serves as a gate electrode and forming a common capacitance electrode between the two gate lines; and a second step having a light transmitting portion and a light shielding portion Photo of A second photo step of forming a second resist having a predetermined pattern and a uniform film thickness on the contact metal film using a mask, and performing a second etching using the second resist. Removing the contact metal film and the second semiconductor film in a predetermined region to form a source contact terminal and a drain contact terminal on the gate electrode, the first metal film,
Forming a channel protective film on the entire surface of the insulating substrate on which the gate insulating film, the first semiconductor film, the second semiconductor film and the contact metal film are formed;
A third photo step of forming a third resist having a predetermined pattern and a uniform film thickness on the channel protective film by using a third photo mask having a light transmitting portion and a light shielding portion; Third etching is performed using the third resist to remove the channel protective film in a predetermined region to form a source opening and a drain opening, and at the same time, a channel protective film in the predetermined region, a first semiconductor film, and a gate insulating film. A step of removing the film to form a terminal opening; a transparent electrode film and a second metal on the surface of the channel protective film, the inner surfaces of the source opening and the drain opening, and the inner surface of the terminal opening. On the second metal film, a fourth resist having a predetermined pattern and a uniform film thickness is formed by using a fourth photomask having a step of sequentially forming films and a light transmitting portion and a light shielding portion. To form 4 photo step and the fourth etching using the third resist to remove the transparent electrode film and the second metal film in a predetermined region to remove the source electrode, the drain electrode, the source line, and the pixel electrode. A step of forming and forming a fifth resist having a predetermined pattern and a uniform film thickness on the second metal film by using a fifth photomask having a light transmitting portion and a light shielding portion. 5 photo step and the fifth etching using the fifth resist to perform the second etching on the pixel electrodes and in the terminal openings.
And a step of removing the metal film.
【００６２】かかる構成の製造方法によれば、チャネル
エッチ型構造を有する薄膜トランジスタを備えるととも
に共通容量電極を含む容量部を備えた表示装置用基板
を、グレイトーン露光法を用いてフォト工程を行う場合
よりも容易な条件で製造することが可能となる。According to the manufacturing method of such a structure, when the display device substrate including the thin film transistor having the channel-etch type structure and the capacitance portion including the common capacitance electrode is subjected to the photo process using the gray tone exposure method. It becomes possible to manufacture under easier conditions.
【００６３】本発明に係る表示装置用基板の製造方法
は、薄膜トランジスタを備えたアクティブマトリクス方
式の表示装置用基板の製造方法であって、絶縁基板上
に、第１の金属膜と、ゲート絶縁膜と、半導体膜と、バ
ックチャネル保護膜とを順次成膜する工程と、透光部と
半透光部と遮光部とを有する第１のフォトマスクを用い
てグレイトーン露光を行い、所定のパターンを有し膜厚
が部分的に異なる第１のレジストを前記バックチャネル
保護膜上に形成する第１のフォト工程と、前記第１のレ
ジストを用いて第１のエッチングを行い所定領域の前記
バックチャネル保護膜から第１の金属膜までを除去して
ゲート電極も兼ねるゲート線を形成する工程と、前記第
１のレジストを加工して所定領域の前記第１のレジスト
を除去するとともに前記所定領域以外の前記第１のレジ
ストのみを残す工程と、前記残った第１のレジストを用
いて第２のエッチングを行い所定領域の前記バックチャ
ネル保護膜からゲート絶縁膜までを除去する工程と、前
記第１の金属膜、前記ゲート絶縁膜、前記半導体膜およ
び前記バックチャネル保護膜が形成された前記絶縁基板
の表面全体にチャネル保護膜を形成する工程と、前記チ
ャネル保護膜上に、透光部と遮光部とを有する第２のフ
ォトマスクを用いて所定のパターンを有し均一な膜厚を
有する第２のレジストを形成する第２のフォト工程と、
前記第２のレジストを用いて第３のエッチングを行い所
定領域のチャネル保護膜およびバックチャネル保護膜を
除去してソース開口部およびドレイン開口部を形成する
とともに所定領域のチャネル保護膜を除去して端子開口
部を形成する工程と、前記半導体膜のうち前記ソース開
口部下部および前記ドレイン開口部下部の領域に不純物
をドーピングする工程と、前記チャネル保護膜表面と、
前記ソース開口部およびドレイン開口部の内面と、前記
端子開口部の内面とに透明電極膜および第２の金属膜を
順次成膜する工程と、透光部と半透光部と遮光部とを有
する第３のフォトマスクを用いてグレイトーン露光を行
い、所定パターンを有し膜厚が部分的に異なる第３のレ
ジストを前記第２の金属膜上に形成する第３のフォト工
程と、前記第３のレジストを用いて第４のエッチングを
行い所定領域の前記透明電極膜および第２の金属膜を除
去し、ソース電極、ドレイン電極、ソース線、および蓄
積容量電極を兼ねており前記ゲート線との間で容量部の
容量を形成する画素電極を形成する工程と、前記第３の
レジストを加工して所定領域の前記第３のレジストを除
去するとともに前記所定領域以外の前記第３のレジスト
のみを残す工程と、前記残った第３のレジストを用いて
第５のエッチングを行い前記画素電極上および前記端子
開口部内の前記第２の金属膜を除去する工程とを備えた
ものである（請求項２６）。A method of manufacturing a display device substrate according to the present invention is a method of manufacturing an active matrix type display device substrate provided with a thin film transistor, wherein a first metal film and a gate insulating film are formed on an insulating substrate. A step of sequentially forming a semiconductor film and a back channel protective film, and graytone exposure is performed using a first photomask having a light-transmitting portion, a semi-light-transmitting portion, and a light-shielding portion to form a predetermined pattern. A first photo step of forming a first resist having a partially different film thickness on the back channel protection film, and performing a first etching using the first resist to perform the back etching in a predetermined region. Removing the channel protection film to the first metal film to form a gate line that also serves as a gate electrode, and processing the first resist to remove the first resist in a predetermined region and A step of leaving only the first resist other than a predetermined region, and a step of performing a second etching using the remaining first resist to remove a predetermined region from the back channel protective film to the gate insulating film, Forming a channel protective film over the entire surface of the insulating substrate on which the first metal film, the gate insulating film, the semiconductor film and the back channel protective film are formed; and transmitting light onto the channel protective film. Photolithography step of forming a second resist having a predetermined pattern and a uniform film thickness using a second photomask having a mask portion and a light shielding portion,
Third etching is performed using the second resist to remove the channel protective film and the back channel protective film in a predetermined region to form a source opening and a drain opening and remove the channel protective film in a predetermined region. A step of forming a terminal opening, a step of doping an impurity into a region of the semiconductor film below the source opening and a portion below the drain opening, and a surface of the channel protective film,
A step of sequentially forming a transparent electrode film and a second metal film on the inner surfaces of the source opening and the drain opening and the inner surface of the terminal opening; and a light transmitting portion, a semi-light transmitting portion, and a light shielding portion. A third photo step of performing gray tone exposure using the third photo mask having the third photo mask, and forming a third resist having a predetermined pattern and having a partially different film thickness on the second metal film; Fourth etching is performed using a third resist to remove the transparent electrode film and the second metal film in a predetermined region, and the gate line serves as a source electrode, a drain electrode, a source line, and a storage capacitor electrode. And a step of forming a pixel electrode for forming a capacitance of a capacitance portion between the third resist and the third resist by processing the third resist to remove the third resist in a predetermined region and the third resist in a region other than the predetermined region. With the process of leaving only Is obtained by a step of removing the second metal layer of the remaining third resist using the fifth said pixel electrode by etching of and within the terminal opening (claim 26).
【００６４】かかる構成の製造方法によれば、チャネル
プロテクト型構造を有する薄膜トランジスタを備えると
ともに蓄積容量電極を兼ねる画素電極を含む容量部を備
えた表示装置用基板を、グレイトーン露光法を用いるこ
とにより従来の回数よりも少なく合計３回のフォト工程
を行うことにより製造することが可能となる。したがっ
て、この製造方法によれば、表示装置用基板の製造コス
トの低減化を図ることが可能となる。According to the manufacturing method of the above structure, the display device substrate including the thin film transistor having the channel protect type structure and the capacitance portion including the pixel electrode also serving as the storage capacitance electrode is formed by using the gray tone exposure method. It becomes possible to manufacture by performing the photo process three times in total, which is less than the conventional number. Therefore, according to this manufacturing method, it is possible to reduce the manufacturing cost of the display device substrate.
【００６５】本発明に係る表示装置用基板の製造方法
は、薄膜トランジスタを備えたアクティブマトリクス方
式の表示装置用基板の製造方法であって、絶縁基板上
に、第１の金属膜と、ゲート絶縁膜と、半導体膜と、バ
ックチャネル保護膜とを順次成膜する工程と、透光部と
遮光部とを有する第１のフォトマスクを用いて所定のパ
ターンを有し均一な膜厚を有する第１のレジストを前記
バックチャネル保護膜上に形成する第１のフォト工程
と、前記第１のレジストを用いて第１のエッチングを行
い所定領域の前記バックチャネル保護膜から第１の金属
膜までを除去してゲート電極も兼ねるゲート線を形成す
る工程と、透光部と遮光部とを有する第２のフォトマス
クを用いて所定のパターンを有し均一な膜厚を有する第
２のレジストを前記バックチャネル保護膜上に形成する
第２のフォト工程と、前記第２のレジストを用いて第２
のエッチングを行い所定領域の前記バックチャネル保護
膜からゲート絶縁膜までを除去する工程と、前記第１の
金属膜、前記ゲート絶縁膜、前記半導体膜および前記バ
ックチャネル保護膜が形成された前記絶縁基板の表面全
体にチャネル保護膜を形成する工程と、前記チャネル保
護膜上に、透光部と遮光部とを有する第３のフォトマス
クを用いて所定のパターンを有し均一な膜厚を有する第
２のレジストを形成する第３のフォト工程と、前記第３
のレジストを用いて第３のエッチングを行い所定領域の
チャネル保護膜およびバックチャネル保護膜を除去して
ソース開口部およびドレイン開口部を形成するとともに
所定領域のチャネル保護膜を除去して端子開口部を形成
する工程と、前記半導体膜のうち前記ソース開口部下部
および前記ドレイン開口部下部の領域に不純物をドーピ
ングする工程と、前記チャネル保護膜表面と、前記ソー
ス開口部および前記ドレイン開口部の内面と、前記端子
開口部の内面とに透明電極膜および第２の金属膜を順次
成膜する工程と、透光部と遮光部とを有する第４のフォ
トマスクを用いて所定のパターンを有し均一な膜厚を有
する第４のレジストを前記第２の金属膜上に形成する第
４のフォト工程と、前記第４のレジストを用いて第４の
エッチングを行い所定領域の前記透明電極膜および第２
の金属膜を除去し、ソース電極、ドレイン電極、ソース
線、および蓄積容量電極を兼ねており前記ゲート電極と
の間で容量部の容量を形成する画素電極を形成する工程
と、透光部と遮光部とを有する第５のフォトマスクを用
いて所定のパターンを有し均一な膜厚を有する第５のレ
ジストを前記第２の金属膜上に形成する工程と、前記第
５のレジストを用いて第５のエッチングを行い前記画素
電極上および前記端子開口部内の前記第２の金属膜を除
去する工程とを備えたものである（請求項２７）。A method of manufacturing a display device substrate according to the present invention is a method of manufacturing an active matrix type display device substrate having thin film transistors, in which a first metal film and a gate insulating film are formed on an insulating substrate. A step of sequentially forming a semiconductor film and a back channel protective film, and a first photomask having a light-transmitting portion and a light-shielding portion, which has a predetermined pattern and has a uniform film thickness. First photo step of forming the resist on the back channel protective film and first etching using the first resist to remove a predetermined region from the back channel protective film to the first metal film. Forming a gate line that also serves as a gate electrode, and using a second photomask having a light-transmitting portion and a light-shielding portion, a second resist having a predetermined pattern and having a uniform film thickness is formed on the second resist. The used second photo process of forming on the channel protection film, the second resist 2
And removing from the back channel protective film to the gate insulating film in a predetermined region, and the insulating film on which the first metal film, the gate insulating film, the semiconductor film and the back channel protective film are formed. Forming a channel protective film over the entire surface of the substrate, and forming a predetermined pattern on the channel protective film by using a third photomask having a light-transmitting portion and a light-shielding portion and having a uniform film thickness. A third photo step of forming a second resist, and the third photo step
The third etching is performed by using the above resist to remove the channel protection film and the back channel protection film in a predetermined region to form the source opening and the drain opening, and the channel protection film in the predetermined region is removed to remove the terminal opening. A step of forming an impurity in a region of the semiconductor film below the source opening and the drain opening, a surface of the channel protective film, and inner surfaces of the source opening and the drain opening. A step of sequentially forming a transparent electrode film and a second metal film on the inner surface of the terminal opening, and a predetermined pattern using a fourth photomask having a light transmitting portion and a light shielding portion. A fourth photo step of forming a fourth resist having a uniform film thickness on the second metal film, and a fourth etching using the fourth resist. The transparent electrode of the constant region layer and a second
Removing the metal film to form a pixel electrode that also functions as a source electrode, a drain electrode, a source line, and a storage capacitor electrode and forms a capacitance of the capacitance portion with the gate electrode; Forming a fifth resist having a predetermined pattern and a uniform film thickness on the second metal film by using a fifth photomask having a light-shielding portion; and using the fifth resist And performing a fifth etching to remove the second metal film on the pixel electrode and in the terminal opening. (Claim 27)
【００６６】かかる構成の製造方法によれば、チャネル
プロテクト型構造を有する薄膜トランジスタを備えると
ともに蓄積容量電極を兼ねる画素電極を含む容量部を備
えた表示装置用基板を、グレイトーン露光法を用いてフ
ォト工程を行う場合よりも容易な条件で製造することが
可能となる。According to the manufacturing method of the above structure, the display device substrate including the thin film transistor having the channel protect type structure and the capacitor portion including the pixel electrode also serving as the storage capacitor electrode is photo-processed by the gray tone exposure method. It is possible to manufacture under conditions that are easier than when performing the process.
【００６７】本発明に係る表示装置用基板の製造方法
は、薄膜トランジスタを備えたアクティブマトリクス方
式の表示装置用基板の製造方法であって、絶縁基板上
に、第１の金属膜と、ゲート絶縁膜と、半導体膜と、バ
ックチャネル保護膜とを順次成膜する工程と、透光部と
半透光部と遮光部とを有する第１のフォトマスクを用い
てグレイトーン露光を行い、膜厚が部分的に異なる第１
のレジストを前記バックチャネル保護膜上に形成する第
１のフォト工程と、前記第１のレジストを用いて第１の
エッチングを行い所定領域の前記バックチャネル保護膜
から第１の金属膜までを除去してゲート電極も兼ねるゲ
ート線を形成する工程と、前記第１のレジストを加工し
て所定領域の前記第１のレジストを除去するとともに前
記所定領域以外の前記第１のレジストのみを残す工程
と、前記残った第１のレジストを用いて第２のエッチン
グを行い所定領域の前記バックチャネル保護膜からゲー
ト絶縁膜までを除去する工程と、前記第１の金属膜、前
記ゲート絶縁膜、前記半導体膜および前記バックチャネ
ル保護膜が形成された前記絶縁基板の表面全体にチャネ
ル保護膜および平坦化膜を順次成膜する工程と、前記平
坦化膜上に、透光部と遮光部とを有する第２のフォトマ
スクを用いて所定のパターンを有し均一な膜厚を有する
第２のレジストを形成する第２のフォト工程と、前記第
２のレジストを用いて第３のエッチングを行い所定領域
のチャネル保護膜およびバックチャネル保護膜を除去し
てソース開口部およびドレイン開口部を形成するととも
に所定領域のチャネル保護膜を除去して端子開口部を形
成する工程と、前記半導体膜のうち前記ソース開口部下
部および前記ドレイン開口部下部の領域に不純物をドー
ピングする工程と、前記平坦化膜表面と、前記ソース開
口部およびドレイン開口部の内面と、前記端子開口部の
内面に透明電極膜および第２の金属膜を順次成膜する工
程と、透光部と半透光部と遮光部とを有する第３のフォ
トマスクを用いてグレイトーン露光を行い、所定のパタ
ーンを有し膜厚が部分的に異なる第３のレジストを前記
第２の金属膜上に形成する第３のフォト工程と、前記第
３のレジストを用いて第４のエッチングを行い所定領域
の前記透明電極膜および第２の金属膜を除去し、ソース
電極、ドレイン電極、ソース線、および蓄積容量電極を
兼ねており前記ゲート線との間で容量部の容量を形成す
る画素電極を形成する工程と、前記第３のレジストを加
工して所定領域の前記第３のレジストを除去するととも
に前記所定領域以外の前記第３のレジストのみを残す工
程と、前記残った第３のレジストを用いて第５のエッチ
ングを行い前記画素電極上および前記端子開口部内の前
記第２の金属膜を除去する工程とを備えたものである
（請求項２８）。A method of manufacturing a display device substrate according to the present invention is a method of manufacturing an active matrix type display device substrate including thin film transistors, in which a first metal film and a gate insulating film are formed on an insulating substrate. And a step of sequentially forming a semiconductor film and a back channel protective film, and graytone exposure is performed using a first photomask having a light-transmitting portion, a semi-light-transmitting portion, and a light-shielding portion to obtain a film thickness of Partially different first
First photo step of forming the resist on the back channel protective film and first etching using the first resist to remove a predetermined region from the back channel protective film to the first metal film. And forming a gate line which also serves as a gate electrode, and a step of processing the first resist to remove the first resist in a predetermined region and leaving only the first resist other than the predetermined region. A step of performing a second etching using the remaining first resist to remove a predetermined region from the back channel protective film to the gate insulating film, the first metal film, the gate insulating film, and the semiconductor A step of sequentially forming a channel protective film and a planarizing film on the entire surface of the insulating substrate on which the film and the back channel protective film are formed; and a transparent portion on the planarizing film. A second photo step of forming a second resist having a predetermined pattern and a uniform film thickness by using a second photomask having a light shielding part; and a third photo step using the second resist. Etching to remove the channel protective film and the back channel protective film in a predetermined region to form a source opening and a drain opening, and remove the channel protective film in a predetermined region to form a terminal opening; A step of doping impurities into regions of the film below the source opening and the drain opening; the planarization film surface; inner surfaces of the source opening and drain opening; and an inner surface of the terminal opening. Gray tone exposure is performed using a step of sequentially forming a transparent electrode film and a second metal film, and a third photomask having a light-transmitting portion, a semi-light-transmitting portion, and a light-shielding portion. A third photo step of forming a third resist having a predetermined pattern and having a partially different film thickness on the second metal film; and a fourth etching using the third resist. A pixel that removes the transparent electrode film and the second metal film in a predetermined region and serves as a source electrode, a drain electrode, a source line, and a storage capacitor electrode and forms a capacitance of a capacitance portion with the gate line. Forming an electrode; processing the third resist to remove the third resist in a predetermined region and leaving only the third resist in a region other than the predetermined region; and the remaining third And a step of performing a fifth etching using a resist to remove the second metal film on the pixel electrode and in the terminal opening (claim 28).
【００６８】かかる構成の製造方法においては、チャネ
ルプロテクト型構造を有する薄膜トランジスタを備える
とともに蓄積容量電極を兼ねる画素電極を含む容量部を
備え、かつ、平坦化膜を形成することにより画素領域の
開口率の向上が図られたＨＡ構造を有する表示装置用基
板を、グレイトーン露光法を用いることにより従来の回
数よりも少なく合計３回のフォト工程を行うことにより
製造することが可能となる。したがって、この製造方法
によれば、表示装置用基板の製造コストの低減化を図る
ことが可能となる。In the manufacturing method having such a structure, the aperture ratio of the pixel region is provided by providing the thin film transistor having the channel protect type structure, the capacitor portion including the pixel electrode also serving as the storage capacitor electrode, and forming the planarizing film. By using the gray tone exposure method, it is possible to manufacture a display device substrate having an HA structure, in which the number of times is improved, by performing a total of three photo processes less than the conventional number. Therefore, according to this manufacturing method, it is possible to reduce the manufacturing cost of the display device substrate.
【００６９】本発明に係る表示装置用基板の製造方法
は、薄膜トランジスタを備えたアクティブマトリクス方
式の表示装置用基板の製造方法であって、絶縁基板上
に、第１の金属膜と、ゲート絶縁膜と、半導体膜と、バ
ックチャネル保護膜とを順次成膜する工程と、透光部と
遮光部とを有する第１のフォトマスクを用いて所定のパ
ターンを有し均一な膜厚を有する第１のレジストを前記
バックチャネル保護膜上に形成する第１のフォト工程
と、前記第１のレジストを用いて第１のエッチングを行
い所定領域の前記バックチャネル保護膜から第１の金属
膜までを除去してゲート電極も兼ねるゲート線を形成す
る工程と、透光部と遮光部とを有する第２のフォトマス
クを用いて所定のパターンを有し均一な膜厚を有する第
２のレジストを前記バックチャネル保護膜上に形成する
第２のフォト工程と、前記第２のレジストを用いて第２
のエッチングを行い所定領域の前記バックチャネル保護
膜からゲート絶縁膜までを除去する工程と、前記第１の
金属膜、前記ゲート絶縁膜、前記半導体膜および前記バ
ックチャネル保護膜が形成された前記絶縁基板の表面全
体にチャネル保護膜および平坦化膜を順次成膜する工程
と、前記平坦化膜上に、透光部と遮光部とを有する第３
のフォトマスクを用いて所定のパターンを有し均一な膜
厚を有する第３のレジストを形成する第３のフォト工程
と、前記第３のレジストを用いて第３のエッチングを行
い所定領域の平坦化膜、チャネル保護膜およびバックチ
ャネル保護膜を除去してソース開口部およびドレイン開
口部を形成するとともに所定領域の平坦化膜およびチャ
ネル保護膜を除去して端子開口部を形成する工程と、前
記半導体膜のうち前記ソース開口部下部および前記ドレ
イン開口部下部の領域に不純物をドーピングする工程
と、前記平坦化膜表面と、前記ソース開口部および前記
ドレイン開口部の内面と、前記端子開口部の内面とに透
明電極膜および第２の金属膜を順次成膜する工程と、透
光部と遮光部とを有する第４のフォトマスクを用いて所
定のパターンを有し均一な膜厚を有する第４のレジスト
を前記第２の金属膜上に形成する第４のフォト工程と、
前記第４のレジストを用いて第４のエッチングを行い所
定領域の前記透明電極膜および第２の金属膜を除去し、
ソース電極、ドレイン電極、ソース線、および蓄積容量
電極を兼ねており前記ゲート線との間で容量部の容量を
形成する画素電極を形成する工程と、透光部と遮光部と
を有する第５のフォトマスクを用いて所定のパターンを
有し均一な膜厚を有する第５のレジストを前記第２の金
属膜上に形成する工程と、前記第５のレジストを用いて
第５のエッチングを行い前記画素電極上および前記端子
開口部内の前記第２の金属膜を除去する工程とを備えた
ものである（請求項２９）。A method of manufacturing a display device substrate according to the present invention is a method of manufacturing an active matrix type display device substrate provided with a thin film transistor, wherein a first metal film and a gate insulating film are formed on an insulating substrate. A step of sequentially forming a semiconductor film and a back channel protective film, and a first photomask having a light-transmitting portion and a light-shielding portion, which has a predetermined pattern and has a uniform film thickness. First photo step of forming the resist on the back channel protective film and first etching using the first resist to remove a predetermined region from the back channel protective film to the first metal film. Forming a gate line that also serves as a gate electrode, and using a second photomask having a light-transmitting portion and a light-shielding portion, a second resist having a predetermined pattern and having a uniform film thickness is formed on the second resist. The used second photo process of forming on the channel protection film, the second resist 2
And removing from the back channel protective film to the gate insulating film in a predetermined region, and the insulating film on which the first metal film, the gate insulating film, the semiconductor film and the back channel protective film are formed. A step of sequentially forming a channel protective film and a planarizing film over the entire surface of the substrate; and a third step of providing a transparent portion and a light shielding portion on the planarizing film.
And a third photo step of forming a third resist having a predetermined pattern and a uniform film thickness by using the photo mask described above, and performing a third etching using the third resist to flatten a predetermined region. Removing the oxide film, the channel protective film and the back channel protective film to form the source opening and the drain opening, and removing the flattening film and the channel protective film in a predetermined region to form the terminal opening; A step of doping an impurity into a region of the semiconductor film below the source opening and the drain opening; a surface of the flattening film; inner surfaces of the source opening and the drain opening; and a terminal opening. A step of sequentially forming a transparent electrode film and a second metal film on the inner surface, and a predetermined pattern using a fourth photomask having a light transmitting portion and a light shielding portion A fourth photolithography process of forming a fourth resist having one thickness on said second metal film,
Fourth etching is performed using the fourth resist to remove the transparent electrode film and the second metal film in a predetermined region,
A fifth step including a step of forming a pixel electrode which also functions as a source electrode, a drain electrode, a source line, and a storage capacitance electrode and forms a capacitance of a capacitance portion with the gate line; and a light transmitting portion and a light shielding portion. Forming a fifth resist having a predetermined pattern and a uniform film thickness on the second metal film by using the photomask described above, and performing a fifth etching using the fifth resist. And a step of removing the second metal film on the pixel electrode and in the terminal opening (claim 29).
【００７０】かかる構成の製造方法によれば、チャネル
プロテクト型構造を有する薄膜トランジスタを備えると
ともに蓄積容量電極を兼ねる画素電極を含む容量部を備
え、かつ、平坦化膜を形成することにより画素領域の開
口率の向上が図られたＨＡ構造を有する表示装置用基板
を、グレイトーン露光法を用いてフォト工程を行う場合
よりも容易な条件で製造することが可能となる。According to the manufacturing method having such a configuration, the thin film transistor having the channel protect type structure is provided, the capacitor portion including the pixel electrode also serving as the storage capacitor electrode is provided, and the flattening film is formed to open the pixel region. It is possible to manufacture a display device substrate having an HA structure with an improved efficiency under conditions that are easier than in the case of performing a photo process using a gray tone exposure method.
【００７１】本発明に係る表示装置用基板の製造方法
は、薄膜トランジスタを備えたアクティブマトリクス方
式の表示装置用基板の製造方法であって、絶縁基板上
に、第１の金属膜と、ゲート絶縁膜と、半導体膜と、バ
ックチャネル保護膜とを順次成膜する工程と、透光部と
半透光部と遮光部とを有する第１のフォトマスクを用い
てグレイトーン露光を行い、膜厚が部分的に異なる第１
のレジストを前記バックチャネル保護膜上に形成する第
１のフォト工程と、前記第１のレジストを用いて第１の
エッチングを行い所定領域の前記バックチャネル保護膜
から第１の金属膜までを除去してゲート電極も兼ねるゲ
ート線を形成するとともに２本の前記ゲート線間に共通
容量電極を形成する工程と、前記第１のレジストを加工
して所定領域の前記第１のレジストを除去するとともに
前記所定領域以外の前記第１のレジストのみを残す工程
と、前記残った第１のレジストを用いて第２のエッチン
グを行い所定領域の前記バックチャネル保護膜からゲー
ト絶縁膜までを除去する工程と、前記第１の金属膜、前
記ゲート絶縁膜、前記半導体膜および前記バックチャネ
ル保護膜が形成された前記絶縁基板の表面全体にチャネ
ル保護膜を成膜する工程と、前記チャネル保護膜上に、
透光部と遮光部とを有する第２のフォトマスクを用いて
所定のパターンを有し均一な膜厚を有する第２のレジス
トを形成する第２のフォト工程と、前記第２のレジスト
を用いて第３のエッチングを行い所定領域のチャネル保
護膜およびバックチャネル保護膜を除去してソース開口
部およびドレイン開口部を形成するとともに所定領域の
チャネル保護膜を除去して端子開口部を形成する工程
と、前記半導体膜のうち前記ソース開口部下部および前
記ドレイン開口部下部の領域に不純物をドーピングする
工程と、前記チャネル保護膜表面と、前記ソース開口部
および前記ドレイン開口部の内面と、前記端子開口部の
内面とに透明電極膜および第２の金属膜を順次成膜する
工程と、透光部と半透光部と遮光部とを有する第３のフ
ォトマスクを用いてグレイトーン露光を行い、所定のパ
ターンを有し膜厚が部分的に異なる第３のレジストを前
記第２の金属膜上に形成する第３のフォト工程と、前記
第３のレジストを用いて第４のエッチングを行い所定領
域の前記透明電極膜および第２の金属膜を除去し、ソー
ス電極、ドレイン電極、ソース線、および蓄積容量電極
を兼ねており前記ゲート線との間で容量部の容量を形成
する画素電極を形成する工程と、前記第３のレジストを
加工して所定領域の前記第３のレジストを除去するとと
もに前記所定領域以外の前記第３のレジストのみを残す
工程と、前記残った第３のレジストを用いて第５のエッ
チングを行い前記画素電極上および前記端子開口部内の
前記第２の金属膜を除去する工程とを備えたものである
（請求項３０）。A method of manufacturing a display device substrate according to the present invention is a method of manufacturing an active matrix type display device substrate provided with a thin film transistor, wherein a first metal film and a gate insulating film are formed on an insulating substrate. And a step of sequentially forming a semiconductor film and a back channel protective film, and graytone exposure is performed using a first photomask having a light-transmitting portion, a semi-light-transmitting portion, and a light-shielding portion to obtain a film thickness of Partially different first
First photo step of forming the resist on the back channel protective film and first etching using the first resist to remove a predetermined region from the back channel protective film to the first metal film. And forming a gate line that also serves as a gate electrode and forming a common capacitance electrode between the two gate lines; and processing the first resist to remove the first resist in a predetermined region. A step of leaving only the first resist other than the predetermined region; and a step of performing a second etching using the remaining first resist to remove a predetermined region from the back channel protective film to the gate insulating film. Forming a channel protective film on the entire surface of the insulating substrate on which the first metal film, the gate insulating film, the semiconductor film and the back channel protective film are formed. A step, the channel protective film,
A second photo step of forming a second resist having a predetermined pattern and a uniform film thickness using a second photomask having a light transmitting portion and a light shielding portion, and using the second resist Third etching is performed to remove the channel protective film and the back channel protective film in the predetermined region to form the source opening and the drain opening, and the channel protective film in the predetermined region is removed to form the terminal opening. A step of doping an impurity into a region of the semiconductor film below the source opening and the drain opening, a surface of the channel protective film, inner surfaces of the source opening and the drain opening, and the terminal. Using a step of sequentially forming a transparent electrode film and a second metal film on the inner surface of the opening, and a third photomask having a light-transmitting portion, a semi-light-transmitting portion, and a light-shielding portion. Raytone exposure is performed to form a third resist having a predetermined pattern and partially different in film thickness on the second metal film, and a fourth photo step using the third resist. Is removed to remove the transparent electrode film and the second metal film in a predetermined region, and also serves as a source electrode, a drain electrode, a source line, and a storage capacitor electrode, and the capacitance of the capacitance portion is formed between the gate line and the gate electrode. Forming a pixel electrode to be formed; processing the third resist to remove the third resist in a predetermined region and leaving only the third resist in a region other than the predetermined region; And a step of performing a fifth etching using a third resist to remove the second metal film on the pixel electrode and in the terminal opening (claim 30).
【００７２】かかる構成の製造方法によれば、チャネル
プロテクト型構造を有する薄膜トランジスタを備えると
ともに共通容量電極と蓄積容量を兼ねる画素電極とを含
む容量部を備えた表示装置用基板を、グレイトーン露光
法を用いることにより従来の回数よりも少なく合計３回
のフォト工程を行うことにより製造することが可能とな
る。したがって、この製造方法によれば、表示装置用基
板の製造コストの低減化を図ることが可能となる。According to the manufacturing method of the above structure, the display device substrate including the thin film transistor having the channel protect type structure and the capacitance portion including the common capacitance electrode and the pixel electrode also serving as the storage capacitance is subjected to the gray tone exposure method. By using, it becomes possible to manufacture by performing the photo process a total of three times less than the conventional number. Therefore, according to this manufacturing method, it is possible to reduce the manufacturing cost of the display device substrate.
【００７３】本発明に係る表示装置用基板の製造方法
は、薄膜トランジスタを備えたアクティブマトリクス方
式の表示装置用基板の製造方法であって、絶縁基板上
に、第１の金属膜と、ゲート絶縁膜と、半導体膜と、バ
ックチャネル保護膜とを順次成膜する工程と、透光部と
遮光部とを有する第１のフォトマスクを用いて所定のパ
ターンを有し均一な膜厚を有する第１のレジストを前記
バックチャネル保護膜上に形成する第１のフォト工程
と、前記第１のレジストを用いて第１のエッチングを行
い所定領域の前記バックチャネル保護膜から第１の金属
膜までを除去してゲート電極も兼ねるゲート線を形成す
るとともに２本の前記ゲート線間に共通容量電極を形成
する工程と、透光部と遮光部とを有する第２のフォトマ
スクを用いて所定のパターンを有し均一な膜厚を有する
第２のレジストを前記バックチャネル保護膜上に形成す
る第２のフォト工程と、前記第２のレジストを用いて第
２のエッチングを行い所定領域の前記バックチャネル保
護膜からゲート絶縁膜までを除去する工程と、前記第１
の金属膜、前記ゲート絶縁膜、前記半導体膜および前記
バックチャネル保護膜が形成された前記絶縁基板の表面
全体にチャネル保護膜を成膜する工程と、前記チャネル
保護膜上に、透光部と遮光部とを有する第３のフォトマ
スクを用いて所定のパターンを有し均一な膜厚を有する
第３のレジストを形成する第３のフォト工程と、前記第
３のレジストを用いて第３のエッチングを行い所定領域
の前記チャネル保護膜およびバックチャネル保護膜を除
去してソース開口部およびドレイン開口部を形成すると
ともに所定領域の前記チャネル保護膜を除去して端子開
口部を形成する工程と、前記半導体膜のうち前記ソース
開口部下部および前記ドレイン開口部下部の領域に不純
物をドーピングする工程と、前記チャネル保護膜表面
と、前記ソース開口部および前記ドレイン開口部の内面
と、前記端子開口部の内面とに透明電極膜および第２の
金属膜を順次成膜する工程と、透光部と遮光部とを有す
る第４のフォトマスクを用いて所定のパターンを有し均
一な膜厚を有する第４のレジストを前記第２の金属膜上
に形成する第４のフォト工程と、前記第４のレジストを
用いて第４のエッチングを行い所定領域の前記透明電極
膜および第２の金属膜を除去し、ソース電極、ドレイン
電極、ソース線、および蓄積容量電極を兼ねており前記
ゲート線との間で容量部の容量を形成する画素電極を形
成する工程と、透光部と遮光部とを有する第５のフォト
マスクを用いて所定のパターンを有し均一な膜厚を有す
る第５のレジストを前記第２の金属膜上に形成する工程
と、前記第５のレジストを用いて第５のエッチングを行
い前記画素電極上および前記端子開口部内の前記第２の
金属膜を除去する工程とを備えたものである（請求項３
１）。A method of manufacturing a substrate for a display device according to the present invention is a method of manufacturing a substrate for a display device of an active matrix system provided with a thin film transistor, in which a first metal film and a gate insulating film are formed on an insulating substrate. A step of sequentially forming a semiconductor film and a back channel protective film, and a first photomask having a light-transmitting portion and a light-shielding portion, which has a predetermined pattern and has a uniform film thickness. First photo step of forming the resist on the back channel protective film and first etching using the first resist to remove a predetermined region from the back channel protective film to the first metal film. Forming a gate line which also serves as a gate electrode and forming a common capacitance electrode between the two gate lines, and a predetermined pattern using a second photomask having a light transmitting portion and a light shielding portion. A second photo step of forming a second resist having a uniform thickness on the back channel protective film, and performing a second etching using the second resist to perform the back etching in a predetermined region. A step of removing from the channel protective film to the gate insulating film;
Forming a channel protective film over the entire surface of the insulating substrate on which the metal film, the gate insulating film, the semiconductor film, and the back channel protective film are formed; and a translucent portion on the channel protective film. A third photo step of forming a third resist having a predetermined pattern and a uniform film thickness by using a third photo mask having a light shielding portion, and a third photo step using the third resist. Etching to remove the channel protective film and the back channel protective film in a predetermined region to form a source opening and a drain opening, and remove the channel protective film in a predetermined region to form a terminal opening; A step of doping impurities into the regions of the semiconductor film below the source opening and the drain opening; the surface of the channel protective film; and the source opening. And a step of sequentially forming a transparent electrode film and a second metal film on the inner surface of the drain opening and the inner surface of the terminal opening, and using a fourth photomask having a light transmitting portion and a light shielding portion. A fourth photo step of forming a fourth resist having a predetermined pattern and a uniform film thickness on the second metal film, and performing a fourth etching using the fourth resist to perform a predetermined etching. The transparent electrode film and the second metal film in the region are removed, and a pixel electrode that also serves as a source electrode, a drain electrode, a source line, and a storage capacitor electrode and forms a capacitance of a capacitance portion with the gate line is formed. Forming step, and forming a fifth resist having a predetermined pattern and a uniform film thickness on the second metal film by using a fifth photomask having a light transmitting part and a light shielding part. And using the fifth resist, It is obtained by a step of removing the second metal film on the pixel electrode by etching and within the terminal opening (claim 3
1).
【００７４】かかる構成の製造方法によれば、チャネル
プロテクト型構造を有する薄膜トランジスタを備えると
ともに共通容量電極と蓄積容量電極を兼ねる画素電極と
を含む容量部を備えた表示装置用基板を、グレイトーン
露光法を用いてフォト工程を行う場合よりも容易な条件
で製造することが可能となる。According to the manufacturing method having such a structure, the display device substrate including the thin film transistor having the channel protect type structure and the capacitance portion including the common capacitance electrode and the pixel electrode also serving as the storage capacitance electrode is subjected to gray tone exposure. It becomes possible to manufacture under the conditions easier than the case where the photo process is performed using the method.
【００７５】本発明に係る表示装置用基板の製造方法
は、薄膜トランジスタを備えたアクティブマトリクス方
式の表示装置用基板の製造方法であって、絶縁基板上
に、第１の金属膜と、ゲート絶縁膜と、半導体膜と、バ
ックチャネル保護膜とを順次成膜する工程と、透光部と
半透光部と遮光部とを有する第１のフォトマスクを用い
てグレイトーン露光を行い、膜厚が部分的に異なる第１
のレジストを前記バックチャネル保護膜上に形成する第
１のフォト工程と、前記第１のレジストを用いて第１の
エッチングを行い所定領域の前記バックチャネル保護膜
から第１の金属膜までを除去してゲート電極も兼ねるゲ
ート線を形成するとともに２本の前記ゲート線間に共通
容量電極を形成する工程と、前記第１のレジストを加工
して所定領域の前記第１のレジストを除去するとともに
前記所定領域以外の前記第１のレジストのみを残す工程
と、前記残った第１のレジストを用いて第２のエッチン
グを行い所定領域の前記バックチャネル保護膜からゲー
ト絶縁膜までを除去する工程と、前記第１の金属膜、前
記ゲート絶縁膜、前記半導体膜および前記バックチャネ
ル保護膜が形成された前記絶縁基板の表面全体にチャネ
ル保護膜および平坦化膜を順次成膜する工程と、前記平
坦化膜上に、透光部と遮光部とを有する第２のフォトマ
スクを用いて所定のパターンを有し均一な膜厚を有する
第２のレジストを形成する第２のフォト工程と、前記第
２のレジストを用いて第３のエッチングを行い所定領域
のチャネル保護膜およびバックチャネル保護膜を除去し
てソース開口部およびドレイン開口部を形成するととも
に所定領域のチャネル保護膜を除去して端子開口部を形
成する工程と、前記半導体膜のうち前記ソース開口部下
部および前記ドレイン開口部下部の領域に不純物をドー
ピングする工程と、前記平坦化膜表面と、前記ソース開
口部および前記ドレイン開口部の内面と、前記端子開口
部の内面とに透明電極膜および第２の金属膜を順次成膜
する工程と、透光部と半透光部と遮光部とを有する第３
のフォトマスクを用いてグレイトーン露光を行い、所定
のパターンを有し膜厚が部分的に異なる第３のレジスト
を前記第２の金属膜上に形成する第３のフォト工程と、
前記第３のレジストを用いて第４のエッチングを行い所
定領域の前記透明電極膜および第２の金属膜を除去し、
ソース電極、ドレイン電極、ソース線、および蓄積容量
電極を兼ねており前記ゲート線との間で容量部の容量を
形成する画素電極を形成する工程と、前記第３のレジス
トを加工して所定領域の前記第３のレジストを除去する
とともに前記所定領域以外の前記第３のレジストのみを
残す工程と、前記残った第３のレジストを用いて第５の
エッチングを行い前記画素電極上および前記端子開口部
内の前記第２の金属膜を除去する工程とを備えたもので
ある（請求項３２）。A method of manufacturing a substrate for a display device according to the present invention is a method of manufacturing a substrate for a display device of an active matrix system having a thin film transistor, in which a first metal film and a gate insulating film are formed on an insulating substrate. And a step of sequentially forming a semiconductor film and a back channel protective film, and graytone exposure is performed using a first photomask having a light-transmitting portion, a semi-light-transmitting portion, and a light-shielding portion to obtain a film thickness of Partially different first
First photo step of forming the resist on the back channel protective film and first etching using the first resist to remove a predetermined region from the back channel protective film to the first metal film. And forming a gate line that also serves as a gate electrode and forming a common capacitance electrode between the two gate lines; and processing the first resist to remove the first resist in a predetermined region. A step of leaving only the first resist other than the predetermined region; and a step of performing a second etching using the remaining first resist to remove a predetermined region from the back channel protective film to the gate insulating film. , The first metal film, the gate insulating film, the semiconductor film, and the back channel protective film are formed on the entire surface of the insulating substrate. A step of sequentially forming a film for forming a film, and a second resist having a predetermined pattern and a uniform film thickness on the flattening film by using a second photomask having a light transmitting part and a light shielding part. And a second photo step of forming the second resist, and third etching using the second resist to remove the channel protective film and the back channel protective film in a predetermined region to form a source opening and a drain opening. Removing a channel protection film in a predetermined region to form a terminal opening; doping a region of the semiconductor film under the source opening and under the drain opening with impurities; and planarizing film surface. A step of sequentially forming a transparent electrode film and a second metal film on the inner surfaces of the source opening and the drain opening and the inner surface of the terminal opening, and the transparent portion and the semi-transparent portion. Third and a part
Gray-tone exposure is performed using the photomask of, and a third photo step of forming a third resist having a predetermined pattern and partially different in film thickness on the second metal film;
Fourth etching is performed using the third resist to remove the transparent electrode film and the second metal film in a predetermined region,
A step of forming a pixel electrode which also functions as a source electrode, a drain electrode, a source line, and a storage capacitor electrode and forms a capacitance of a capacitance portion with the gate line; Removing the third resist and leaving only the third resist other than the predetermined region, and performing the fifth etching using the remaining third resist on the pixel electrode and the terminal opening. And a step of removing the second metal film in the portion (claim 32).
【００７６】かかる構成の製造方法によれば、チャネル
プロテクト型構造を有する薄膜トランジスタを備えると
ともに共通容量電極と蓄積容量電極を兼ねる画素電極と
を含む容量部を備え、かつ、平坦化膜を形成することに
より画素領域の開口率の向上が図られたＨＡ構造を有す
る表示装置用基板を、グレイトーン露光法を用いること
により従来の回数よりも少なく合計３回のフォト工程を
行うことにより製造することが可能となる。したがっ
て、この製造方法によれば、表示装置用基板の製造コス
トの低減化を図ることが可能となる。According to the manufacturing method having such a structure, the thin film transistor having the channel protect type structure is provided, the capacitor portion including the common capacitor electrode and the pixel electrode also serving as the storage capacitor electrode is provided, and the flattening film is formed. By using the graytone exposure method, a display device substrate having an HA structure in which the aperture ratio of the pixel region is improved can be manufactured by performing a total of three photo processes less than the conventional number. It will be possible. Therefore, according to this manufacturing method, it is possible to reduce the manufacturing cost of the display device substrate.
【００７７】本発明に係る表示装置用基板の製造方法
は、薄膜トランジスタを備えたアクティブマトリクス方
式の表示装置用基板の製造方法であって、絶縁基板上
に、第１の金属膜と、ゲート絶縁膜と、半導体膜と、バ
ックチャネル保護膜とを順次成膜する工程と、透光部と
遮光部とを有する第１のフォトマスクを用いて所定のパ
ターンを有し均一な膜厚を有する第１のレジストを前記
バックチャネル保護膜上に形成する第１のフォト工程
と、前記第１のレジストを用いて第１のエッチングを行
い所定領域の前記バックチャネル保護膜から第１の金属
膜までを除去してゲート電極も兼ねるゲート線を形成す
るとともに２本の前記ゲート線間に共通容量電極を形成
する工程と、透光部と遮光部とを有する第２のフォトマ
スクを用いて所定のパターンを有し均一な膜厚を有する
第２のレジストを前記バックチャネル保護膜上に形成す
る第２のフォト工程と、前記第２のレジストを用いて第
２のエッチングを行い所定領域の前記バックチャネル保
護膜からゲート絶縁膜までを除去する工程と、前記第１
の金属膜、前記ゲート絶縁膜、前記半導体膜および前記
バックチャネル保護膜が形成された前記絶縁基板の表面
全体にチャネル保護膜および平坦化膜を順次成膜する工
程と、前記平坦化膜上に、透光部と遮光部とを有する第
３のフォトマスクを用いて所定のパターンを有し均一な
膜厚を有する第３のレジストを形成する第３のフォト工
程と、前記第３のレジストを用いて第３のエッチングを
行い所定領域の平坦化膜、チャネル保護膜およびバック
チャネル保護膜を除去してソース開口部およびドレイン
開口部を形成するとともに所定領域の平坦化膜およびチ
ャネル保護膜を除去して端子開口部を形成する工程と、
前記半導体膜のうち前記ソース開口部下部および前記ド
レイン開口部下部の領域に不純物をドーピングする工程
と、前記平坦化膜表面と、前記ソース開口部およびドレ
イン開口部の内面と、前記端子開口部の内面とに透明電
極膜および第２の金属膜を順次成膜する工程と、透光部
と遮光部とを有する第４のフォトマスクを用いて所定の
パターンを有し均一な膜厚を有する第４のレジストを前
記第２の金属膜上に形成する第４のフォト工程と、前記
第４のレジストを用いて第４のエッチングを行い所定領
域の前記透明電極膜および第２の金属膜を除去し、ソー
ス電極、ドレイン電極、ソース線、および蓄積容量電極
を兼ねており前記ゲート線との間で容量部の容量を形成
する画素電極を形成する工程と、透光部と遮光部とを有
する第５のフォトマスクを用いて所定のパターンを有し
均一な膜厚を有する第５のレジストを前記第２の金属膜
上に形成する工程と、前記第５のレジストを用いて第５
のエッチングを行い前記画素電極上および前記端子開口
部内の前記第２の金属膜を除去する工程とを備えたもの
である（請求項３３）。A method of manufacturing a substrate for a display device according to the present invention is a method of manufacturing a substrate for a display device of an active matrix system having a thin film transistor, in which a first metal film and a gate insulating film are formed on an insulating substrate. A step of sequentially forming a semiconductor film and a back channel protective film, and a first photomask having a light-transmitting portion and a light-shielding portion, which has a predetermined pattern and has a uniform film thickness. First photo step of forming the resist on the back channel protective film and first etching using the first resist to remove a predetermined region from the back channel protective film to the first metal film. Forming a gate line which also serves as a gate electrode and forming a common capacitance electrode between the two gate lines, and a predetermined pattern using a second photomask having a light transmitting portion and a light shielding portion. A second photo step of forming a second resist having a uniform thickness on the back channel protective film, and performing a second etching using the second resist to perform the back etching in a predetermined region. A step of removing from the channel protective film to the gate insulating film;
Of a metal film, the gate insulating film, the semiconductor film, and the back channel protective film, a channel protective film and a planarizing film are sequentially formed on the entire surface of the insulating substrate, and the planarizing film is formed on the planarizing film. A third photo step of forming a third resist having a predetermined pattern and a uniform film thickness using a third photomask having a light transmitting portion and a light shielding portion, and the third resist Third etching is performed using the flattening film, the channel protective film and the back channel protective film in a predetermined region to form a source opening and a drain opening, and the flattening film and the channel protective film in a predetermined region are removed. And forming a terminal opening,
A step of doping an impurity into a region of the semiconductor film below the source opening and the drain opening; a surface of the flattening film; inner surfaces of the source opening and the drain opening; and a terminal opening. A step of sequentially forming a transparent electrode film and a second metal film on the inner surface, and a fourth photomask having a light transmitting portion and a light shielding portion are used to form a predetermined pattern and have a uniform film thickness. Fourth photo step of forming the fourth resist on the second metal film, and fourth etching is performed using the fourth resist to remove the transparent electrode film and the second metal film in a predetermined region. And a step of forming a pixel electrode which also functions as a source electrode, a drain electrode, a source line, and a storage capacitance electrode and forms a capacitance of the capacitance portion with the gate line, and a light transmitting portion and a light shielding portion. Fifth photo Forming a fifth resist having a uniform thickness has a predetermined pattern using the disk on the second metal film, the using the fifth resist 5
And removing the second metal film on the pixel electrode and in the terminal opening portion (claim 33).
【００７８】かかる構成の製造方法によれば、チャネル
プロテクト型構造を有する薄膜トランジスタを備えると
ともに共通容量電極と蓄積容量電極を兼ねる画素電極と
を含む容量部を備え、かつ、平坦化膜を形成することに
より画素領域の開口率の向上が図れたＨＡ構造を有する
表示装置用基板を、グレイトーン露光法を用いてフォト
工程を行う場合よりも容易な条件で製造することが可能
となる。According to the manufacturing method having such a structure, the thin film transistor having the channel protect type structure is provided, the capacitance portion including the common capacitance electrode and the pixel electrode also serving as the storage capacitance electrode is provided, and the flattening film is formed. This makes it possible to manufacture a display device substrate having an HA structure in which the aperture ratio of the pixel region is improved under easier conditions than in the case where a photo process is performed using a gray tone exposure method.
【００７９】前記半導体膜の前記ソース開口部下部およ
び前記ドレイン開口部下部の領域に不純物をドーピング
する工程において、イオン注入により前記領域に自己整
合的に不純物をドーピングしても良く（請求項３４）、
あるいは、プラズマドーピングにより前記領域に自己整
合的に不純物をドーピングしても良い（請求項３５）。In the step of doping the region under the source opening and under the drain opening of the semiconductor film with the impurity, the region may be doped with the impurity in a self-aligned manner (claim 34). ,
Alternatively, the region may be doped with impurities in a self-aligned manner by plasma doping (claim 35).
【００８０】また、本発明に係る表示装置用基板の製造
方法は、プラズマ酸化により少なくとも第２の金属膜の
表面に酸化膜を形成する工程をさらに備えても良く（請
求項３６）、あるいは、陽極酸化により少なくとも第２
の金属膜の表面に酸化膜を形成する工程をさらに備えて
も良い（請求項３７）。The method for manufacturing a display device substrate according to the present invention may further include a step of forming an oxide film on at least the surface of the second metal film by plasma oxidation (claim 36). At least a second by anodic oxidation
The method may further include the step of forming an oxide film on the surface of the metal film.
【００８１】[0081]
【発明の実施の形態】以下、本発明の実施の形態を図面
を参照しながら説明する。
（実施の形態１）本発明の実施の形態１に係る表示装置
用基板においては、基板上にソース線とゲート線とが互
いに直交するように形成され、このソース線とゲート線
とでマトリクス状に区画された領域が１つの画素を構成
している。表示装置用基板には複数のソース線とゲート
線とが形成されており、これらに区画されて複数の画素
が形成されている。以下においては、表示装置用基板に
形成された複数の画素のうちの１つの画素を抜き出して
説明する。BEST MODE FOR CARRYING OUT THE INVENTION Embodiments of the present invention will be described below with reference to the drawings. (Embodiment 1) In a substrate for a display device according to Embodiment 1 of the present invention, a source line and a gate line are formed on the substrate so as to be orthogonal to each other, and the source line and the gate line form a matrix. The area divided into 1 constitutes one pixel. A plurality of source lines and a plurality of gate lines are formed on the display device substrate, and a plurality of pixels are formed by being partitioned by these. In the following, one pixel out of the plurality of pixels formed on the display device substrate will be extracted and described.
【００８２】図１は本発明の実施の形態１に係る表示装
置用基板の構成を説明するための模式図であり、図１
（ａ）は表示装置用基板の模式的な平面図を示してお
り、図１(ｂ)は図１（ａ）中のＡ−Ａ’線、Ｂ−Ｂ’
線、Ｃ−Ｃ’線およびＤ−Ｄ’線における部分拡大断面
図を示している。なお、図１（ｂ）において、Ａ−Ａ’
線断面はＴＦＴ部、画素部および容量部の断面を示して
おり、Ｂ−Ｂ’線断面はゲート端子部の断面を示してお
り、Ｃ−Ｃ’線断面はソース端子部の断面を示してお
り、Ｄ−Ｄ’線断面はゲート・ソース接続部の断面を示
している。FIG. 1 is a schematic diagram for explaining the structure of the display device substrate according to the first embodiment of the present invention.
FIG. 1A is a schematic plan view of a display device substrate, and FIG. 1B is a line AA ′ and BB ′ in FIG.
The partial expanded sectional view in the line, CC 'line, and DD' line is shown. In addition, in FIG. 1B, AA ′
The line cross section shows the cross section of the TFT section, the pixel section and the capacitor section, the BB 'line cross section shows the cross section of the gate terminal section, and the CC cross section shows the cross section of the source terminal section. And the DD ′ line cross section shows the cross section of the gate / source connection portion.
【００８３】図１（ａ）に示すように、平面視におい
て、本実施の形態の表示装置用基板は、基板１上に、ゲ
ート端子部１２４に接続されたゲート線１２５とソース
端子部１２６に接続されたソース線１２７とが互いに直
交するように形成されており、ゲート端子部１２４とソ
ース端子部１２６とが接続されてゲート・ソース接続部
１２８が形成されている。ゲート線１２５とソース線１
２７とで区画された画素領域１１５には画素電極１３０
が形成されており、また、ゲート線１２５上に重なるよ
うに画素電極１３０の突出部１３０ａとして蓄積容量電
極１３１が形成されている。また、画素領域１１５には
スイッチング素子として後述する構成を有するチャネル
エッチ型構造のＴＦＴ１２９が配設されており、ＴＦＴ
１２９のドレイン電極に画素電極１３０が接続されると
ともにＴＦＴ１２９のソース電極にソース線１２７が接
続されている。As shown in FIG. 1A, in a plan view, the display device substrate of the present embodiment has a gate line 125 connected to a gate terminal portion 124 and a source terminal portion 126 on the substrate 1. The connected source lines 127 are formed so as to be orthogonal to each other, and the gate terminal portion 124 and the source terminal portion 126 are connected to form a gate-source connecting portion 128. Gate line 125 and source line 1
A pixel electrode 130 is formed in the pixel area 115 partitioned by 27.
And a storage capacitor electrode 131 is formed as a projecting portion 130a of the pixel electrode 130 so as to overlap with the gate line 125. In addition, a TFT 129 having a channel-etch type structure having a configuration described later is provided as a switching element in the pixel region 115.
The pixel electrode 130 is connected to the drain electrode of 129, and the source line 127 is connected to the source electrode of the TFT 129.
【００８４】図１（ｂ）に示すように、断面視におい
て、画素領域１１５のＴＦＴ１２９が形成された領域
（これをＴＦＴ部という）では、基板１上にゲート電極
となる第１の金属膜２、ゲート絶縁膜３および第１の半
導体膜４が順次積層されている。この場合、各膜２〜４
は同じ大きさに形成されている。この各膜２〜４は、開
口部１１６を２カ所に有するチャネル保護膜７で覆われ
ている。チャネル保護膜７の開口部１１６内には不純物
を含む第２の半導体膜５およびコンタクト金属膜６が順
次積層されており、この第２の半導体膜５およびコンタ
クト金属膜６によりソースコンタクト端子およびドレイ
ンコンタクト端子が構成されている。そしてこの開口部
１１６を覆うように透明電極膜１４が形成され、さらに
その上に第２の金属膜１５が積層されてソース電極およ
びドレイン電極が形成されている。第２の金属膜１５上
には酸化膜１６が形成されている。このように、この場
合においては、前述のソースコンタクト端子およびドレ
インコンタクト端子を介してソース電極およびドレイン
電極がそれぞれ第１の半導体膜４に接続されており、ソ
ースコンタクト端子およびソース電極によりソース電極
部が構成されるとともにドレインコンタクト端子および
ドレイン電極によりドレイン電極部が構成されている。As shown in FIG. 1B, in a cross-sectional view, in the region of the pixel region 115 where the TFT 129 is formed (this is referred to as a TFT portion), the first metal film 2 to be a gate electrode is formed on the substrate 1. , The gate insulating film 3 and the first semiconductor film 4 are sequentially stacked. In this case, each film 2-4
Are formed to have the same size. Each of the films 2 to 4 is covered with a channel protection film 7 having openings 116 at two positions. A second semiconductor film 5 containing an impurity and a contact metal film 6 are sequentially stacked in the opening 116 of the channel protection film 7, and the second semiconductor film 5 and the contact metal film 6 form a source contact terminal and a drain. Contact terminals are configured. Then, the transparent electrode film 14 is formed so as to cover the opening 116, and the second metal film 15 is further laminated thereon to form the source electrode and the drain electrode. An oxide film 16 is formed on the second metal film 15. As described above, in this case, the source electrode and the drain electrode are connected to the first semiconductor film 4 through the source contact terminal and the drain contact terminal, respectively, and the source electrode portion is connected by the source contact terminal and the source electrode. And the drain electrode portion is composed of the drain contact terminal and the drain electrode.
【００８５】また、画素領域１１５の画素部は、基板１
上に、チャネル保護膜７と、画素電極１３０となる透明
電極膜１４とが順次積層された構成を有する。The pixel portion of the pixel region 115 is the substrate 1
The channel protection film 7 and the transparent electrode film 14 to be the pixel electrode 130 are sequentially stacked on top of each other.
【００８６】また、画素領域１１５の容量部において
は、基板１上にゲート線１２５となる第１の金属膜２、
ゲート絶縁膜３、第１の半導体膜４、不純物を含む第２
の半導体膜５およびコンタクト金属膜６が順次積層され
ている。この各膜２〜６は開口部１１６を有するチャネ
ル保護膜７で覆われており、チャネル保護膜７表面およ
び開口部１１６内はさらに画素電極１３０の突出部１３
０ａである透明電極膜１４で覆われている。この透明電
極１４は蓄積容量電極１３１に導通している。このよう
な構成を有する容量部においては、第１の半導体膜４、
不純物を含む第２の半導体膜５およびコンタクト金属膜
６から構成される蓄積容量電極１３１とゲート線１２５
とがゲート絶縁膜３を介して対向することにより、蓄積
容量電極１３１およびゲート電極１２５の間に容量が形
成される。In the capacitor portion of the pixel region 115, the first metal film 2 to be the gate line 125 is formed on the substrate 1.
The gate insulating film 3, the first semiconductor film 4, and the second impurity-containing second film
The semiconductor film 5 and the contact metal film 6 are sequentially laminated. Each of the films 2 to 6 is covered with a channel protection film 7 having an opening 116, and the surface of the channel protection film 7 and the inside of the opening 116 are further covered with the protrusion 13 of the pixel electrode 130.
It is covered with the transparent electrode film 14 which is 0a. The transparent electrode 14 is electrically connected to the storage capacitor electrode 131. In the capacitor portion having such a configuration, the first semiconductor film 4,
The storage capacitor electrode 131 formed of the second semiconductor film 5 containing impurities and the contact metal film 6 and the gate line 125.
When and are opposed to each other via the gate insulating film 3, a capacitance is formed between the storage capacitance electrode 131 and the gate electrode 125.
【００８７】一方、ゲート端子部１２４では、基板１上
に第１の金属膜２が形成されており、この膜２は開口部
１１６を有するゲート絶縁膜３、半導体膜４およびチャ
ネル保護膜７で覆われており、開口部１１６内には透明
電極膜１４が形成されている。On the other hand, in the gate terminal portion 124, the first metal film 2 is formed on the substrate 1, and this film 2 is the gate insulating film 3, the semiconductor film 4, and the channel protective film 7 having the opening 116. The transparent electrode film 14 is covered and is formed in the opening 116.
【００８８】また、ソース端子部１２６では、基板１上
にチャネル保護膜７および透明電極膜１４が形成されて
いる。In the source terminal portion 126, the channel protection film 7 and the transparent electrode film 14 are formed on the substrate 1.
【００８９】また、ゲート・ソース接続部１２８では、
ゲート端子部１２４と同様、基板１上に第１の金属膜２
が形成されている。この膜２は開口部１１６を有するゲ
ート絶縁膜３、半導体膜４およびチャネル保護膜７で覆
われており、開口部１１６内は透明電極膜１４および第
２の金属膜１５で順次覆われている。第２の金属膜１５
の表面には酸化膜１６が形成されている。In the gate / source connection section 128,
Like the gate terminal portion 124, the first metal film 2 is formed on the substrate 1.
Are formed. The film 2 is covered with the gate insulating film 3, the semiconductor film 4, and the channel protective film 7 having the opening 116, and the inside of the opening 116 is sequentially covered with the transparent electrode film 14 and the second metal film 15. . Second metal film 15
An oxide film 16 is formed on the surface of the.
【００９０】なお、ゲート・ソース接続部１２８は、後
述の表示装置用基板の製造方法において詳細に説明する
ように、表示装置用基板の歩留まりを向上させるために
製造過程において形成されるものであり、最終的な製品
となる表示装置用基板ではこのゲート・ソース接続部は
切断して除去され、ゲート線１２５とソース線１２７が
それぞれ独立した構成となる。The gate / source connection portion 128 is formed in the manufacturing process in order to improve the yield of the display device substrate, as will be described in detail in the display device substrate manufacturing method described later. In the display device substrate that is the final product, the gate / source connection portion is cut and removed, and the gate line 125 and the source line 127 are independent from each other.
【００９１】基板１は透明なガラス等から構成され絶縁
性である。また、第１の金属膜２としては、プラズマ酸
化および陽極酸化が可能なＡｌ、Ａｌ合金、Ｔａ、Ｔａ
合金、あるいは陽極酸化が可能なＭｏ、Ｍｏ合金などか
ら構成される単層膜や、これらの単層膜を組み合わせて
なる積層膜が用いられる。また、ゲート絶縁膜３は窒化
ケイ素から構成される。また、第１の半導体膜４は水素
化アモルファスシリコンから構成される。また、不純物
を含む第２の半導体膜５はリンがドープされた水素化ア
モルファスシリコンから構成される。また、コンタクト
金属膜６としてはＡｌ、Ａｌ合金、Ｔａ、Ｔａ合金、Ｍ
ｏ、Ｍｏ合金、Ｔｉ、Ｃｒ等 が用いられる。また、チ
ャネル保護膜７は窒化ケイ素からなる。また、透明電極
膜１４はＩＴＯ（インジウム・スズ酸化物）からなる。
また、第２の金属膜１５としては、前述の第１の金属膜
２の材料と同様の材料が用いられる。The substrate 1 is made of transparent glass or the like and has an insulating property. The first metal film 2 is made of Al, Al alloy, Ta, Ta that can be plasma-oxidized and anodized.
A single-layer film made of an alloy, Mo or Mo alloy capable of anodizing, or a laminated film formed by combining these single-layer films is used. The gate insulating film 3 is composed of silicon nitride. The first semiconductor film 4 is composed of hydrogenated amorphous silicon. The second semiconductor film 5 containing impurities is composed of hydrogenated amorphous silicon doped with phosphorus. Further, as the contact metal film 6, Al, Al alloy, Ta, Ta alloy, M
o, Mo alloy, Ti, Cr and the like are used. The channel protection film 7 is made of silicon nitride. The transparent electrode film 14 is made of ITO (indium tin oxide).
Further, as the second metal film 15, the same material as the material of the first metal film 2 described above is used.
【００９２】以上のような構成を有する本実施の形態の
表示装置用基板においては、ゲート絶縁膜３および第１
の半導体膜４が、ゲート電極となる第１の金属膜２と同
じ大きさで形成されているため、製造時において後述す
るようにグレイトーン露光法を用いたフォト工程を行う
ことが可能となり、その結果、合計３回のフォト工程に
より表示装置用基板を製造することが可能となる。した
がって、このような表示装置用基板では、製造時におい
て、アレイ工程におけるフォト工程の工程数を削減する
ことが可能となり、よって、表示装置用基板の製造コス
トを削減することが可能となる。In the display device substrate of the present embodiment having the above structure, the gate insulating film 3 and the first
Since the semiconductor film 4 is formed to have the same size as the first metal film 2 to be the gate electrode, it is possible to perform a photo process using a gray tone exposure method at the time of manufacturing, as described later. As a result, it becomes possible to manufacture a display device substrate by a total of three photo processes. Therefore, in such a display device substrate, it is possible to reduce the number of photo processes in the array process during manufacturing, and thus it is possible to reduce the manufacturing cost of the display device substrate.
【００９３】また、本実施の形態の表示装置用基板に用
いられるＴＦＴ１２９では、光を遮断する第１の金属膜
２からなるゲート電極がゲート絶縁膜３および半導体膜
４と同じ大きさで形成されており、図５９の従来例のよ
うＴＦＴのゲート電極５０９がゲート絶縁膜７０３およ
び半導体膜７０４で覆われていない。このため、本実施
の形態のＴＦＴ１２９においては以下のような効果が得
られる。すなわち、従来例のＴＦＴにおいては、基板７
００側から光が入射した際にゲート電極７０９で光を遮
断することができずゲート絶縁膜７０３および半導体膜
７０４に光が照射されるため、ＴＦＴがオフの状態にお
いても光励起電流が流れてしまい不具合が生じるが、ゲ
ート電極（ＴＦＴ部の第１の金属膜２）がゲート絶縁膜
３および半導体膜４で覆われていない本実施の形態のＴ
ＦＴ１２９においては、ゲート電極により光を遮断する
ことができるためゲート絶縁膜３や半導体膜４に直接光
が照射されることはなく、よって、前述のような光励起
電流を低く抑えることが可能となる。したがって、本実
施の形態のＴＦＴ１２０においては特性の向上が図られ
る。In the TFT 129 used for the display device substrate of this embodiment, the gate electrode made of the first metal film 2 for blocking light is formed in the same size as the gate insulating film 3 and the semiconductor film 4. The gate electrode 509 of the TFT is not covered with the gate insulating film 703 and the semiconductor film 704 as in the conventional example of FIG. Therefore, the following effects are obtained in the TFT 129 of this embodiment. That is, in the conventional TFT, the substrate 7
When the light enters from the 00 side, the gate electrode 709 cannot block the light and the gate insulating film 703 and the semiconductor film 704 are irradiated with the light, so that a photoexcitation current flows even when the TFT is off. Although a defect occurs, the gate electrode (first metal film 2 of the TFT portion) is not covered with the gate insulating film 3 and the semiconductor film 4 in the present embodiment.
In the FT129, since light can be blocked by the gate electrode, the gate insulating film 3 and the semiconductor film 4 are not directly irradiated with light, and thus the photoexcitation current as described above can be suppressed low. . Therefore, the characteristics of the TFT 120 of this embodiment can be improved.
【００９４】本実施の形態の表示装置用基板の製造方法
について図２〜図６を参照しながら説明する。図２
（ａ）〜図６（ａ）は表示装置用基板の製造工程を模式
的に示す平面図である。また、図２（ｂ）〜図６（ｂ）
は表示装置用基板の製造工程を模式的に示す部分拡大断
面図であり、それぞれ図２（ａ）〜図６(ａ）中のＡ−
Ａ’線、Ｂ−Ｂ’線、Ｃ−Ｃ’線およびＤ−Ｄ’線にお
ける断面を示している。A method of manufacturing the display device substrate of this embodiment will be described with reference to FIGS. Figure 2
6A to 6A are plan views schematically showing the manufacturing process of the display device substrate. 2 (b) to 6 (b)
FIG. 3A is a partially enlarged cross-sectional view schematically showing the manufacturing process of the display device substrate, and is taken along line A- in FIG. 2A to FIG.
The cross section at the A ′ line, the BB ′ line, the CC ′ line, and the DD ′ line is shown.
【００９５】表示装置用基板の製造時には、まず、基板
１の全面に、第１の金属膜２、ゲート絶縁膜３、第１の
半導体膜４、不純物を含む第２の半導体膜５およびコン
タクト金属膜６をスパッタ法とＰＣＶＤ法（プラズマ化
学気相成長法）により順次成膜する。なお、３〜５は、
ＰＣＶＤ成膜装置の同一成膜室において真空状態を保持
したまま連続して成膜するのが望ましい。When manufacturing a substrate for a display device, first, a first metal film 2, a gate insulating film 3, a first semiconductor film 4, a second semiconductor film 5 containing impurities and a contact metal are formed on the entire surface of the substrate 1. The film 6 is sequentially formed by the sputtering method and the PCVD method (plasma chemical vapor deposition method). In addition, 3-5 is
It is desirable to continuously perform film formation while maintaining a vacuum state in the same film formation chamber of the PCVD film formation apparatus.
【００９６】次に、以下の方法に従って第１のフォト工
程を行う。第１のフォト工程においては、まず各膜２〜
６が形成された基板１の表面全体にレジストを塗布し
（レジスト塗布工程）、続いて、あらかじめ目的のパタ
ーンが書き込まれたマスクをレジストの上に重ねてその
上から光を照射してレジスト露光を行う（レジスト露光
工程）。その後、レジストを現像液に浸して現像を行う
（レジスト現像工程）。Next, the first photo step is performed according to the following method. In the first photo step, first, each film 2
A resist is applied to the entire surface of the substrate 1 on which 6 is formed (resist applying step), and subsequently, a mask in which a target pattern is written in advance is superposed on the resist, and light is irradiated from above to expose the resist. (Resist exposure step). After that, the resist is dipped in a developing solution and developed (resist developing step).
【００９７】ここで、本実施の形態の第１のフォト工程
においては、現像後に膜厚の異なる２種類のレジストを
作製するために、通常のレジスト露光工程のように露光
量を未露光および露光の２種類に調整するのではなく、
露光量を適切に調整して半露光状態を実現し、未露光、
半露光および露光の３種類の露光状態を実現する。この
ように未露光、半露光および露光の３状態とする露光方
法は、グレイトーン露光法と呼ばれる。Here, in the first photo step of this embodiment, in order to prepare two kinds of resists having different film thicknesses after development, the exposure amount is unexposed and exposed as in the usual resist exposure step. Instead of adjusting to two types of
Adjusting the exposure amount appropriately to achieve a half-exposure state, unexposed,
Achieves three types of exposure states: half exposure and exposure. An exposure method in which there are three states of unexposed, half-exposed and exposed is called a gray tone exposure method.
【００９８】グレイトーン露光法における半露光状態
は、露光機の解像限界より細かい線群や点群のパターン
を前述のマスク上に形成することにより実現できる。露
光機の解像限界よりも細かいパターンをマスク上に形成
すると、パターンが細かすぎるためにこれを解像するこ
とができなくなり、パターンがぼやける。このようにぼ
やけた状態を利用することにより、半露光状態を実現す
ることが可能となる。このような半露光状態において
は、マスクに形成するパターンにおける露光光透過部と
露光光遮光部の面積比を調整することにより露光量を制
御することができる。The semi-exposure state in the gray tone exposure method can be realized by forming a pattern of a line group or a point group finer than the resolution limit of the exposure machine on the above-mentioned mask. If a pattern finer than the resolution limit of the exposure machine is formed on the mask, the pattern cannot be resolved because the pattern is too fine, and the pattern becomes blurred. By utilizing such a blurred state, it is possible to realize the half-exposure state. In such a semi-exposure state, the exposure amount can be controlled by adjusting the area ratio of the exposure light transmitting portion and the exposure light shielding portion in the pattern formed on the mask.
【００９９】レジスト露光工程における露光状態を未露
光および露光の２種類の状態とする通常のフォト工程に
おいては、ポジレジストを用いた場合に、レジスト現像
工程において露光部のレジストがエッチングされて完全
に除去され、未露光部のレジストのみが残る。したがっ
て、この場合においては１種類の膜厚のレジストが形成
される。In a normal photo step in which the exposure state in the resist exposure step is set to two states, unexposed and exposed, when a positive resist is used, the resist in the exposed portion is completely etched by etching in the resist developing step. It is removed, leaving only the resist in the unexposed areas. Therefore, in this case, a resist having one film thickness is formed.
【０１００】これに対して、露光状態を未露光、半露光
および露光の３種類の状態とするグレイトーン露光法を
用いたフォト工程においては、ポジレジストを用いた場
合に、レジスト現像工程において未露光部ではレジスト
がエッチングされずに残り、半露光部および露光部では
レジストがエッチングされる。ここで、この場合におい
ては、半露光部のレジストのエッチングレートが露光部
のレジストのエッチングレートよりも小さいため、露光
部のレジストがエッチングにより完全に除去されても半
露光部のレジストが完全に除去されることはない。この
ため、半露光部のレジストは、エッチングされずに残っ
た未露光部のレジストよりも薄い膜厚で残る。したがっ
て、グレイトーン露光法により、未露光部に膜厚の厚い
レジストが形成されるとともに半露光部に膜厚の薄いレ
ジストが形成され、２種類の膜厚のレジストを一度の工
程で同時に形成することが可能となる。On the other hand, in the photo process using the gray tone exposure method in which the exposure state is set to three states of unexposed, semi-exposed and exposed, when the positive resist is used, the undeveloped state in the resist developing step is not used. The resist remains unetched in the exposed portion, and the resist is etched in the semi-exposed portion and the exposed portion. Here, in this case, since the etching rate of the resist in the semi-exposed area is smaller than the etching rate of the resist in the exposed area, even if the resist in the exposed area is completely removed by etching, the resist in the semi-exposed area is completely removed. It will not be removed. Therefore, the resist in the semi-exposed portion remains thinner than the resist in the unexposed portion left unetched. Therefore, by the gray tone exposure method, a resist having a large film thickness is formed in an unexposed portion and a resist having a small film thickness is formed in a semi-exposed portion, so that resists of two types of film thickness are simultaneously formed in one step. It becomes possible.
【０１０１】以上のような第１のフォト工程により、図
２（ｂ）に示すように、ＴＦＴ部のコンタクト金属膜６
上に、平坦な膜厚の薄い部分２０ａから膜厚の厚い部分
２０ｂがストライプ状に２本突出した形状を有するレジ
スト２０を形成するとともに、容量部のコンタクト金属
膜６上に膜厚の厚いレジスト２１を形成する。さらに、
ゲート端子部およびゲート・ソース接続部のコンタクト
金属膜６上に膜厚の薄いレジスト２２，２３をそれぞれ
形成する。そして、これらのレジスト２０〜２３を用い
て第１のエッチング工程を行い、レジスト２０〜２３で
覆われていない領域のコンタクト金属膜６から第１の金
属膜２までをエッチングして除去する。それにより、図
２（ａ）に示すように、ゲート端子部１２４に接続され
ゲート電極１２０も兼ねるゲート線１２５を形成する。
なお、このような第１のエッチング工程は望ましくはド
ライエッチング装置で一括して行う。By the first photo process as described above, as shown in FIG. 2B, the contact metal film 6 of the TFT portion is formed.
A resist 20 having a shape in which two flat portions 20a having a thin film thickness and two portions 20b having a large film thickness are projected in a stripe shape is formed on the upper portion, and a thick resist is formed on the contact metal film 6 of the capacitor portion. 21 is formed. further,
Thin resists 22 and 23 are formed on the contact metal film 6 in the gate terminal portion and the gate / source connection portion, respectively. Then, a first etching step is performed using these resists 20 to 23, and the contact metal film 6 to the first metal film 2 in the region not covered with the resists 20 to 23 are etched and removed. As a result, as shown in FIG. 2A, a gate line 125 connected to the gate terminal portion 124 and also serving as the gate electrode 120 is formed.
In addition, it is desirable that the first etching process as described above be collectively performed by a dry etching apparatus.
【０１０２】上記の第１のエッチング工程終了後、酸素
プラズマ中におけるレジストアッシング等により、膜厚
の薄いレジストの膜厚分だけレジスト２０〜２３を削
る。それにより、膜厚の薄いレジストを除去するととも
に膜厚の厚いレジストの膜厚を小さくする。このように
して、図３（ｂ）に示すように、ＴＦＴ部に２本のスト
ライプ状のレジスト２０’を残すとともに容量部にレジ
スト２１’を残し、それ以外のレジストを除去する。そ
して、このレジスト２０’，２１’を用いて第２のエッ
チング工程を行い、レジスト２０’，２１で覆われてい
ない領域のコンタクト金属膜６から第２の半導体膜５ま
でをエッチングして除去する。それにより、図３（ａ）
に示すように、ゲート電極１２０上に第２の半導体膜５
とコンタクト金属膜６とが順次積層されてストライプ状
に突出してなるソースコンタクト端子１２１およびドレ
インコンタクト端子１２２を形成するとともに、ゲート
線１２５上にゲート絶縁膜３を介して蓄積容量電極１３
１を形成する。また、ゲート端子部およびゲート・ソー
ス接続部においてコンタクト金属膜６および第２の金属
膜５を除去する。なお、このような第２のエッチング工
程は、望ましくはドライエッチング装置で一括して行な
う。上記の第２のエッチング工程の後、レジスト２
０’，２１’を剥離して除去する（レジスト剥離工
程）。After the completion of the first etching step, the resists 20 to 23 are removed by the resist ashing in oxygen plasma or the like by the thickness of the thin resist. Thereby, the thin resist is removed and the thick resist is thinned. Thus, as shown in FIG. 3B, the two stripe-shaped resists 20 'are left in the TFT part, the resist 21' is left in the capacitor part, and the other resists are removed. Then, a second etching step is performed using the resists 20 'and 21', and the contact metal film 6 to the second semiconductor film 5 in the region not covered with the resists 20 'and 21 are etched and removed. . As a result, FIG. 3 (a)
, The second semiconductor film 5 is formed on the gate electrode 120.
And the contact metal film 6 are sequentially stacked to form a source contact terminal 121 and a drain contact terminal 122 which are projected in a stripe shape, and the storage capacitor electrode 13 is formed on the gate line 125 via the gate insulating film 3.
1 is formed. Further, the contact metal film 6 and the second metal film 5 are removed in the gate terminal portion and the gate / source connection portion. It should be noted that such a second etching step is desirably performed collectively by a dry etching apparatus. After the second etching step described above, the resist 2
0'and 21 'are stripped and removed (resist stripping step).
【０１０３】このように、本実施の形態においては、第
１のフォト工程においてグレイトーン露光法により膜厚
の異なる２種類のレジスト２０〜２３を形成し、このレ
ジスト２０〜２３のうちアッシング工程を経て残ったレ
ジスト２０’，２１’を第２のエッチング工程において
利用することができる。このため、第２のエッチング工
程において利用するレジストを新たに形成する必要がな
く、よって、新たにフォト工程を行う必要がなくなりフ
ォト工程の数を減らすことが可能となる。As described above, in the present embodiment, two types of resists 20 to 23 having different film thicknesses are formed by the gray tone exposure method in the first photo process, and the ashing process of the resists 20 to 23 is performed. The resists 20 'and 21' remaining after the process can be used in the second etching step. Therefore, it is not necessary to newly form a resist used in the second etching step, and thus it is not necessary to perform a new photo step, and the number of photo steps can be reduced.
【０１０４】上記の第２のエッチング工程終了後、各膜
２〜６が形成されてなる基板１の表面全体にチャネル保
護膜７をＰＣＶＤ成膜装置を用いて成膜する。このよう
にして形成されたチャネル保護膜７は、ゲート線１２５
の絶縁も兼ねる。After the completion of the second etching step, the channel protection film 7 is formed on the entire surface of the substrate 1 on which the films 2 to 6 are formed by using the PCVD film forming apparatus. The channel protective film 7 formed in this manner is formed on the gate line 125.
Also serves as insulation.
【０１０５】次に、第２のフォト工程を行う。この第２
のフォト工程においては、前述の第１のフォト工程のグ
レイトーン露光法とは異なる通常の露光法、すなわち露
光および未露光の２つの露光状態を用いて均一な膜厚の
レジストを形成する方法を用いる。それにより、ＴＦＴ
部のソース開口部形成領域およびドレイン開口部形成領
域、容量部の蓄積容量電極開口部形成領域、ゲート端子
部のゲート端子開口部形成領域、およびゲート・ソース
接続部のゲート・ソース接続開口部形成領域に開口部を
有し均一な膜厚を有するレジストをチャネル保護膜７上
に形成する。Next, a second photo process is performed. This second
In the photo step, a normal exposure method different from the gray tone exposure method of the first photo step, that is, a method of forming a resist having a uniform film thickness by using two exposure states of exposed and unexposed is used. To use. Thereby, TFT
Opening area for forming source opening and drain opening area, forming area for storage capacitor electrode opening area for capacitor, forming gate terminal opening area for gate terminal area, and forming gate-source connection opening area for gate-source connection area A resist having an opening in the region and having a uniform film thickness is formed on the channel protective film 7.
【０１０６】そして、このレジストを用いて、図４
（ｂ）に示すように第３のエッチング工程を行う。第３
のエッチング工程により、ＴＦＴ部および容量部ではレ
ジストの開口部内のチャネル保護膜７が除去されてソー
ス開口部８、ドレイン開口部９および蓄積容量電極開口
部１０が形成される。また、ゲート端子部ではレジスト
の開口部内のチャネル保護膜７からゲート絶縁膜３まで
が除去されてゲート開口部１１が形成される。また、ゲ
ート・ソース接続部ではレジストの開口部内のチャネル
保護膜７からゲート絶縁膜３までが除去されてゲート・
ソース接続開口部１２が形成される。また、図４（ａ）
に示すように半導体分離部１３が形成される。このよう
な第３のエッチング工程終了後、レジストを剥離して除
去する。なお、このような第３のエッチング工程はドラ
イエッチング装置を用いて行う。Then, using this resist, as shown in FIG.
A third etching step is performed as shown in (b). Third
By the etching process of, the channel protective film 7 in the opening of the resist is removed in the TFT section and the capacitor section, and the source opening 8, the drain opening 9 and the storage capacitor electrode opening 10 are formed. In the gate terminal portion, the gate opening 11 is formed by removing the channel protective film 7 to the gate insulating film 3 in the opening of the resist. In the gate / source connection portion, the channel protective film 7 to the gate insulating film 3 in the opening of the resist are removed to remove the gate / source.
The source connection opening 12 is formed. In addition, FIG.
The semiconductor isolation portion 13 is formed as shown in FIG. After the completion of the third etching step, the resist is peeled off and removed. Note that such a third etching step is performed using a dry etching device.
【０１０７】続いて、各膜２〜７が形成された基板１の
表面全体にスパッタ装置を用いて透明電極膜１４および
第２の金属膜１５を成膜する。Subsequently, the transparent electrode film 14 and the second metal film 15 are formed on the entire surface of the substrate 1 on which the films 2 to 7 are formed by using a sputtering device.
【０１０８】次に、第３のフォト工程を行う。第３のフ
ォト工程では、第１のフォト工程と同様、２種類の膜厚
のレジストを形成するためにグレイトーン露光法を用い
る。それにより、図５（ｂ）に示すように、開口部１１
６を有する膜厚の厚い部分２４ａをＴＦＴ部の第２の金
属膜１５上に有するとともにこの部分と連続して膜厚の
薄い部分２４ｂを画素部および容量部の第２の金属膜１
５上に有するレジスト２４を形成し、また、ゲート端子
部の第２の金属膜１５上に膜厚の薄いレジスト２６を形
成するとともに、ソース端子部の第２の金属膜１５上に
膜厚の厚い部分２７ａと膜厚の薄い部分２７ｂとを有す
るレジスト２７を形成し、さらに、ゲート・ソース接続
部の第２の金属膜１５上に膜厚の厚いレジスト２８を形
成する。Next, a third photo step is performed. In the third photo step, as in the first photo step, the gray tone exposure method is used to form resists of two types of film thickness. As a result, as shown in FIG.
6 has a thick portion 24a having a thickness of 6 on the second metal film 15 of the TFT portion, and a thin portion 24b having a thin thickness which is continuous with this portion has the second metal film 1 of the pixel portion and the capacitor portion.
5 is formed, a resist 26 having a small film thickness is formed on the second metal film 15 in the gate terminal portion, and a film having a film thickness is formed on the second metal film 15 in the source terminal portion. A resist 27 having a thick portion 27a and a thin portion 27b is formed, and a thick resist 28 is further formed on the second metal film 15 at the gate / source connection portion.
【０１０９】そして、これらのレジスト２４，２６〜２
８を用いて第４のエッチング工程を行う。第４のエッチ
ング工程においては、ＴＦＴ部、画素部、容量部、ゲー
ト端子部、ソース端子部およびゲート・ソース接続部に
おいて、レジスト２４，２６〜２８で覆われていない領
域の透明電極膜１４および第２の金属膜１５を除去す
る。それにより、図５（ａ）に示すように、透明電極膜
１４からなる画素電極１３０、画素電極１３０の突出部
１３０ａの透明電極膜１４で覆われこの透明電極膜１４
と導通した蓄積容量電極１３１、ソース端子部１２６に
接続されたソース線１２７およびゲート・ソース接続部
１２８を形成する。このような第４のエッチング工程
は、ドライエッチング装置を用いて行うのが好ましい
が、第２の金属膜１５のエッチングをドライエッチング
装置を用いて行いかつ透明電極膜１４のエッチングをウ
エットエッチング装置を用いて行ってもよい。Then, these resists 24, 26-2
8 is used to perform a fourth etching step. In the fourth etching step, in the TFT portion, the pixel portion, the capacitor portion, the gate terminal portion, the source terminal portion, and the gate-source connecting portion, the transparent electrode film 14 in the regions not covered with the resists 24 and 26 to 28 and The second metal film 15 is removed. As a result, as shown in FIG. 5A, the pixel electrode 130 formed of the transparent electrode film 14 and the transparent electrode film 14 of the protrusion 130 a of the pixel electrode 130 are covered with the transparent electrode film 14.
A storage capacitor electrode 131 electrically connected to the source line portion 127, a source line 127 connected to the source terminal portion 126, and a gate / source connecting portion 128 are formed. The fourth etching step as described above is preferably performed using a dry etching apparatus, but the second metal film 15 is etched using a dry etching apparatus and the transparent electrode film 14 is etched using a wet etching apparatus. You may use it.
【０１１０】上記の第４のエッチング工程終了後、図６
（ｂ）に示すように、前述と同様にして酸素プラズマに
おけるレジストアッシング等により、膜厚の薄いレジス
トの膜厚分だけレジスト２４，２６〜２８を削る。それ
により、開口部１１６を有するレジスト２４’をＴＦＴ
部に残すとともに、ソース端子部１２６のレジスト２
７’およびゲート・ソース接続部１２８のレジスト２
８’を残し、それ以外のレジストを除去する。そして、
このように残ったレジスト２４’，２７’，２８’を用
いて第５のエッチング工程を行い、レジスト２４’，２
７’，２８’で覆われていない領域の第２の金属膜１５
をエッチングして除去する。この第５のエッチング工程
は望ましくはドライエッチング装置を用いて行う。第５
のエッチング工程終了後、レジスト２４’，２７’，２
８’を剥離して除去する。そして、第２の金属膜１５の
表面および半導体分離部１３の第１の金属膜２の表面に
プラズマ酸化等で酸化膜１６を形成する。After completion of the fourth etching step described above, FIG.
As shown in (b), the resists 24, 26 to 28 are removed by the resist ashing in oxygen plasma or the like in the same manner as described above by the thickness of the thin resist. As a result, the resist 24 'having the opening 116 is formed on the TFT.
Part 2 and the resist 2 of the source terminal part 126
Resist 2 of 7'and gate-source connection 128
8'is left, and the other resist is removed. And
A fifth etching step is performed using the resists 24 ', 27', 28 'remaining in this way, and the resists 24', 2 '
Second metal film 15 in a region not covered with 7 ', 28'
Are removed by etching. This fifth etching step is preferably performed using a dry etching device. Fifth
After completion of the etching process of, the resists 24 ', 27', 2
8'is peeled off and removed. Then, an oxide film 16 is formed on the surface of the second metal film 15 and the surface of the first metal film 2 of the semiconductor isolation portion 13 by plasma oxidation or the like.
【０１１１】以上の方法により、図１に示す表示装置用
基板が製造される。By the above method, the display device substrate shown in FIG. 1 is manufactured.
【０１１２】なお、表示装置用基板の製造時において
は、大きなアレイ基板上に表示装置用基板を複数枚作製
し、最終的にこれらを個々の基板に分割して最終製品と
する。大きなアレイ基板上に複数の表示装置用基板を作
製する際には、静電気の逃げ道を作って製品の表示装置
用基板の歩留りを上げるために、個々の表示装置用基板
においてゲート線とソース線とを接続した状態、すなわ
ちゲート・ソース接続部１２８を設けた状態で作製する
が、個々の基板に分割する際にはゲート・ソース接続部
１２８を切断して除去する。したがって、最終製品とな
った個々の表示装置用基板では、ゲート線とソース線と
が各々独立した状態となる。At the time of manufacturing the display device substrate, a plurality of display device substrates are produced on a large array substrate, and finally these are divided into individual substrates to obtain the final product. When manufacturing multiple display device substrates on a large array substrate, in order to create an escape route for static electricity and increase the yield of product display device substrates, gate lines and source lines are used in each display device substrate. Are connected to each other, that is, the gate / source connection portion 128 is provided, but the gate / source connection portion 128 is cut and removed when divided into individual substrates. Therefore, in each display device substrate that is the final product, the gate line and the source line are independent of each other.
【０１１３】以上のように、本実施の形態の表示装置用
基板の製造方法によれば、第１のフォト工程および第３
のフォト工程においてグレイトーン露光法を用いるた
め、図５９の従来例においては４回のフォト工程が必要
であったところを３回のフォト工程で作製することが可
能となる。このように本実施の形態の方法によれば、フ
ォト工程の回数を従来よりも減らすことが可能となるた
め、表示装置用基板の製造にかかるコストを削減するこ
とが可能となる。As described above, according to the method of manufacturing the display device substrate of the present embodiment, the first photo process and the third photo process are performed.
Since the gray-tone exposure method is used in the photo step, it is possible to manufacture it by three photo steps, which is required in the conventional example of FIG. 59, which requires four photo steps. As described above, according to the method of the present embodiment, it is possible to reduce the number of photo processes as compared with the related art, and thus it is possible to reduce the cost for manufacturing the display device substrate.
【０１１４】また、本実施の形態の方法においては、グ
レイトーン露光法を用いることにより、２度のエッチン
グ工程において用いるレジストを１度のフォト工程にお
いて形成することができるため、従来のように各エッチ
ング工程において用いるレジストをその都度フォト工程
を行って形成する場合に比べて、レジストの位置あわせ
を精度よく行うことができ、レジストのあわせずれを少
なくすることが可能となる。
（実施の形態２）本発明の実施の形態２に係る表示装置
用基板の製造方法について図７〜図１１を参照しながら
説明する。図７（ａ）〜図１１（ａ）は、表示装置用基
板の製造工程を模式的に示す平面図である。また、図７
（ｂ）〜図１１（ｂ）は、表示装置用基板の製造工程を
模式的に示す部分拡大断面図であり、それぞれ図７
（ａ）〜図１１（ａ）中のＡ−Ａ’線、Ｂ−Ｂ’線、Ｃ
−Ｃ’線およびＤ−Ｄ’線における断面を示している。
なお、図７（ａ），（ｂ）〜図１１（ａ），（ｂ）にお
いて、図２（ａ），（ｂ）〜図６（ａ），（ｂ）と同一
の符号は、同一または相当する部分を示す。Further, in the method of the present embodiment, by using the gray tone exposure method, the resist used in the two etching steps can be formed in one photo step, so that each method is different from the conventional one. As compared with the case where the resist used in the etching step is formed by performing the photo step each time, the resist can be aligned more accurately and the misalignment of the resist can be reduced. (Embodiment 2) A method of manufacturing a display device substrate according to Embodiment 2 of the present invention will be described with reference to FIGS. FIG. 7A to FIG. 11A are plan views schematically showing the manufacturing process of the display device substrate. Also, FIG.
11B to 11B are partially enlarged cross-sectional views schematically showing the manufacturing process of the display device substrate, and FIG.
(A) -A 'line in FIG. 11 (a), BB' line, C
The cross section at the -C 'line and the DD' line is shown.
7 (a), (b) to FIG. 11 (a), (b), the same reference numerals as those in FIGS. 2 (a), (b) to 6 (a), (b) indicate the same or The corresponding part is shown.
【０１１５】本実施の形態の製造方法は、実施の形態１
で第１および第３のフォト工程においてグレイトーン露
光法を用いることにより製造工程上合計３回のフォト工
程で表示装置用基板を製造したところを、通常の露光方
法、すなわち露光および未露光の２種類の露光状態を用
いて均一な１種類の膜厚のレジストを形成する方法によ
り合計５回のフォト工程で表示装置用基板を製造する点
を除いて、実施の形態１の製造方法と同様である。The manufacturing method of this embodiment is the same as that of the first embodiment.
In the first and third photo processes, the gray-tone exposure method is used to manufacture the display device substrate by a total of three photo processes in the manufacturing process. Similar to the manufacturing method of the first embodiment, except that a substrate for a display device is manufactured by a total of five photo processes by a method of forming a resist having a uniform film thickness of one kind using different kinds of exposure states. is there.
【０１１６】すなわち、本実施の形態においては、図７
（ａ），（ｂ）に示すように、第１のフォト工程におい
て、通常の露光方法により均一な膜厚のレジスト６０〜
６３をそれぞれＴＦＴ部、容量部、ゲート端子部および
ゲート・ソース接続部のコンタクト金属膜６上に形成す
る。そして、レジスト６０〜６３で覆われていない領域
のコンタクト金属膜６から第１の金属膜２までを第１の
エッチング工程を行って除去した後、レジスト６０〜６
３を剥離して除去する。That is, in the present embodiment, FIG.
As shown in (a) and (b), in the first photo step, a resist 60-having a uniform film thickness is formed by an ordinary exposure method.
63 are formed on the contact metal film 6 of the TFT part, the capacitor part, the gate terminal part, and the gate / source connecting part, respectively. Then, after the contact metal film 6 to the first metal film 2 in the region not covered with the resists 60 to 63 are removed by performing the first etching process, the resists 60 to 6 are removed.
3 is peeled off and removed.
【０１１７】次に、通常の露光法を用いて第２のフォト
工程を行い、図８（ａ），（ｂ）に示すように、２本の
ストライプ状で均一な膜厚を有するレジスト６０ａをＴ
ＦＴ部に形成するとともに容量部に均一な膜厚を有する
レジスト６１ａを形成する。そして、このレジスト６０
ａ，６１ａを用いて第２のエッチング工程を行う。それ
により、レジスト６０ａ，６１ａで覆われていない領域
のコンタクト金属膜６から不純物を含む第２の半導体膜
５までを除去し、実施の形態１の図３において前述した
ようにＴＦＴ部にソースコンタクト端子１２１およびド
レインコンタクト端子１２２を形成するとともに、容量
部に蓄積容量電極１３１を形成する。第２のエッチング
工程の後、レジスト６０ａ、６１ａを剥離して除去す
る。Next, a second photo step is performed using a normal exposure method to form a resist 60a having two stripes and a uniform film thickness, as shown in FIGS. 8 (a) and 8 (b). T
A resist 61a having a uniform film thickness is formed on the capacitor portion while being formed on the FT portion. And this resist 60
A second etching step is performed using a and 61a. As a result, the contact metal film 6 in the region not covered with the resists 60a and 61a to the second semiconductor film 5 containing impurities are removed, and the source contact is made to the TFT portion as described in the first embodiment with reference to FIG. The terminal 121 and the drain contact terminal 122 are formed, and the storage capacitor electrode 131 is formed in the capacitor portion. After the second etching step, the resists 60a and 61a are peeled off and removed.
【０１１８】続いて、通常の露光方法を用いて第３のフ
ォト工程を行うとともに、ここで形成したレジストを用
いて第３のエッチング工程を行う。本実施の形態の第３
のフォト工程は、実施の形態１の図４において説明した
第２のフォト工程と同様である。それにより、図９
（ｂ）に示すように、ＴＦＴ部および容量部において所
定領域の保護膜７を除去してソース開口部８、ドレイン
開口部９および蓄積容量電極開口部１０を形成する。ま
た、ゲート端子部およびゲート・ソース接続部において
所定領域の保護膜７、第１の半導体膜４およびゲート絶
縁膜３を除去してゲート開口部１１およびゲート・ソー
ス接続開口部１２を形成する。また、図９(ａ）に示す
ように、半導体分離部１３を形成する。Subsequently, the third photolithography process is performed by using the ordinary exposure method, and the third etching process is performed by using the resist formed here. Third of the present embodiment
The photo process of is the same as the second photo process described in FIG. 4 of the first embodiment. As a result, FIG.
As shown in (b), the protective film 7 in a predetermined region in the TFT section and the capacitor section is removed to form a source opening 8, a drain opening 9 and a storage capacitor electrode opening 10. Further, the protective film 7, the first semiconductor film 4 and the gate insulating film 3 in a predetermined region are removed in the gate terminal portion and the gate / source connecting portion to form the gate opening 11 and the gate / source connecting opening 12. Further, as shown in FIG. 9A, the semiconductor isolation portion 13 is formed.
【０１１９】次に、通常の露光方法を用いて第４のフォ
ト工程を行い、図１０（ｂ）に示すように、ＴＦＴ部に
開口部１１６を有する均一な膜厚のレジスト６４をＴＦ
Ｔ部、画素部および容量部の第２の金属膜１５上に渡っ
て形成するとともに、ゲート端子部６５、ソース端子部
６６およびゲート・ソース接続部６７に均一な膜厚のレ
ジスト６５〜６７をそれぞれ形成する。そして、これら
のレジスト６４〜６７を用いて第４のエッチング工程を
行い、レジスト６４〜６７が形成されていない領域の透
明電極膜１４および第２の金属膜１５を除去する。それ
により、実施の形態１の図５の場合と同様に、図１０
（ａ）に示すようにソース電極およびドレイン電極を形
成してＴＦＴ１２９を形成するとともに、ソース端子部
１２６に接続されたソース線１２７、ゲート・ソース接
続部１２８および画素電極１３０を形成する。その後、
レジスト６４〜６７を剥離して除去する。Next, a fourth photo step is performed by using a normal exposure method, and as shown in FIG. 10B, the resist 64 having an opening 116 in the TFT portion and having a uniform film thickness is formed into TF.
The resists 65 to 67 having a uniform film thickness are formed on the second metal film 15 of the T portion, the pixel portion, and the capacitance portion, and the gate terminal portion 65, the source terminal portion 66, and the gate-source connecting portion 67 have uniform thickness. Form each. Then, a fourth etching step is performed using these resists 64 to 67 to remove the transparent electrode film 14 and the second metal film 15 in the regions where the resists 64 to 67 are not formed. As a result, as in the case of FIG. 5 of the first embodiment, FIG.
As shown in (a), the source electrode and the drain electrode are formed to form the TFT 129, and the source line 127 connected to the source terminal portion 126, the gate / source connection portion 128, and the pixel electrode 130 are formed. afterwards,
The resists 64 to 67 are peeled off and removed.
【０１２０】さらに、通常の露光方法を用いて第５のフ
ォト工程を行い、図１１（ｂ）に示すように、開口部１
１６を有する均一な膜厚のレジスト６８をＴＦＴ部の第
２の金属膜１５上に形成するとともに、ソース端子部１
２７およびゲート・ソース接続部１２８の第２の金属膜
１５上に均一な膜厚のレジスト６９，７０をれぞれ形成
する。そして、これらのレジスト６８〜７０を用いて第
５のエッチング工程を行い、レジスト６８〜７０で覆わ
れていない領域の第２の金属膜１５を除去する。その
後、レジスト６８〜７０を剥離して除去する。Further, the fifth photo step is performed by using the usual exposure method, and as shown in FIG.
A resist 68 having a uniform film thickness having 16 is formed on the second metal film 15 of the TFT portion, and the source terminal portion 1 is formed.
Resists 69 and 70 having a uniform film thickness are formed on the second metal film 15 of the gate 27 and the gate / source connection portion 128, respectively. Then, a fifth etching step is performed using these resists 68 to 70 to remove the second metal film 15 in the region not covered with the resists 68 to 70. Then, the resists 68 to 70 are peeled off and removed.
【０１２１】以上のように、本実施の形態の方法によれ
ば、実施の形態１の表示装置用基板を製造することが可
能となる。As described above, according to the method of the present embodiment, it is possible to manufacture the display device substrate of the first embodiment.
【０１２２】本実施の形態の方法においては、表示装置
用基板を通常の露光方法を用いたフォト工程を５回行っ
て製造するため、グレイトーン露光法を用いて３回のフ
ォト工程により表示装置用基板を製造する実施の形態２
の方法に比べてフォト工程の工程数が増える。しかしな
がら、グレイトーン露光法を用いる場合には、レジスト
の材料が限定される、レジスト形成に用いるマスクが高
価である、膜厚の厚いレジストおよび小さなレジストを
共に用いてエッチングを行う場合に膜厚の薄いレジスト
が除去されないようにするためエッチング条件が厳しく
なる等の点が挙げられることから、通常の露光法を用い
る本実施の形態の方法では、グレイトーン露光を用いる
方法に比べて容易な条件で表示装置用基板を製造するこ
とが可能であるという利点を有する。
（実施の形態３）図１２は本発明の実施の形態３に係る
表示装置用基板の構成を説明するための模式図であり、
図１２（ａ）は表示装置用基板の模式的な平面図を示し
ており、図１２（ｂ）は図１２（ａ）のＡ−Ａ’線、Ｂ
−Ｂ’線、Ｃ−Ｃ’線およびＤ−Ｄ’線における模式的
な部分拡大断面図を示している。なお、図１２（ａ），
（ｂ）において、図１（ａ），（ｂ）と同一の符号は同
一または相当する部分を示す。In the method of the present embodiment, since the display device substrate is manufactured by performing the photo process using the normal exposure method 5 times, the display device substrate is manufactured by the photo process 3 times using the gray tone exposure method. Embodiment 2 for manufacturing a circuit board
The number of photo processes is increased as compared with the above method. However, when the gray-tone exposure method is used, the resist material is limited, the mask used for resist formation is expensive, and when the etching is performed using both a thick resist and a small resist, the film thickness Since the etching conditions are stricter in order to prevent the thin resist from being removed, the method of the present embodiment using the normal exposure method is easier than the method using gray tone exposure. It has an advantage that a substrate for a display device can be manufactured. (Embodiment 3) FIG. 12 is a schematic diagram for explaining the structure of a display device substrate according to Embodiment 3 of the present invention.
FIG. 12A shows a schematic plan view of a display device substrate, and FIG. 12B shows a line AA ′, B of FIG. 12A.
The schematic partial expanded sectional view in the -B 'line, the CC' line, and the DD 'line is shown. In addition, FIG.
In FIG. 1B, the same reference numerals as those in FIGS. 1A and 1B indicate the same or corresponding portions.
【０１２３】図１２（ａ）に示すように、平面視におい
て、本実施の形態の表示装置用基板は、画素領域１１５
に形成される画素電極１３０がゲート線１２５上に広い
範囲に渡って形成されており、画素電極１３０の面積が
図１の実施の形態１の表示装置用基板の画素電極１３０
に比べて大きい点を除いて実施の形態１と同様の構成を
有する。このように本実施の形態の表示装置において画
素電極１３０の面積を大きくすることができるのは、以
下の断面視において説明するように平坦化膜１７が形成
されるためである。As shown in FIG. 12A, in a plan view, the display device substrate of the present embodiment has a pixel region 115.
The pixel electrode 130 formed on the gate line 125 is formed over a wide range, and the area of the pixel electrode 130 is the pixel electrode 130 of the display device substrate of the first embodiment shown in FIG.
It has the same configuration as that of the first embodiment except that it is larger than the first embodiment. In this way, the area of the pixel electrode 130 can be increased in the display device of the present embodiment because the planarizing film 17 is formed as described in the following cross-sectional view.
【０１２４】図１２（ｂ）に示すように、本実施の形態
の表示装置用基板のＴＦＴ部は、チャネル保護膜７上に
平坦化膜１７が積層された点を除いて実施の形態１のＴ
ＦＴ部と同様の構造を有する。また、画素部において
は、基板１上にチャネル保護膜７、平坦化膜１７および
画素電極１３０となる透明電極膜７が順次積層されてい
る。また、容量部においては、平坦化膜１７を介してチ
ャネル保護膜７上に透明電極膜１４が形成された点を除
いて実施の形態１の容量部と同様の構造を有する。な
お、実施の形態１の容量部においては画素電極１３０の
突出部１３０ａに蓄積容量電極１３１が形成される構成
であったが、本実施の形態においては画素電極１３０は
突出部１３０ａを有しておらず、ゲート線１２５上に広
範囲に渡って形成された画素電極１３０の一部に蓄積容
量電極１３１が形成されている。また、ゲート端子部１
２４およびゲート・ソース接続部１２８は、チャネル保
護膜７上に平坦化膜１７が形成された点を除いて実施の
形態１と同様の構造を有しており、また、ソース端子部
１２６は実施の形態１と同様の構造を有している。な
お、このような平坦化膜１７はアクリル等の有機膜から
構成されている。As shown in FIG. 12B, the TFT portion of the display device substrate of the present embodiment is the same as that of the first embodiment except that the planarization film 17 is laminated on the channel protection film 7. T
It has the same structure as the FT section. Further, in the pixel portion, the channel protection film 7, the flattening film 17, and the transparent electrode film 7 to be the pixel electrode 130 are sequentially laminated on the substrate 1. Further, the capacitance portion has the same structure as that of the capacitance portion of the first embodiment except that the transparent electrode film 14 is formed on the channel protection film 7 via the flattening film 17. Although the storage capacitor electrode 131 is formed on the protruding portion 130a of the pixel electrode 130 in the capacitor portion of the first embodiment, the pixel electrode 130 has the protruding portion 130a in the present embodiment. However, the storage capacitor electrode 131 is formed on a part of the pixel electrode 130 formed over the gate line 125 over a wide range. Also, the gate terminal portion 1
24 and the gate / source connection portion 128 have the same structure as that of the first embodiment except that the planarization film 17 is formed on the channel protection film 7, and the source terminal portion 126 is formed. It has the same structure as the first embodiment. The flattening film 17 is formed of an organic film such as acrylic.
【０１２５】本実施の形態の表示装置用基板は、ＴＦＴ
部において、ゲート絶縁膜３および第１の半導体膜４が
ゲート電極となる第１の金属膜２と同じ大きさに形成さ
れているため、実施の形態１において前述した効果と同
様の効果が得られる。The display device substrate of this embodiment is a TFT.
In this portion, the gate insulating film 3 and the first semiconductor film 4 are formed to have the same size as the first metal film 2 serving as the gate electrode. Therefore, the same effects as the effects described above in the first embodiment can be obtained. To be
【０１２６】また、平坦化膜１７が形成された本実施の
形態の表示装置用基板は、画素領域１１５の開口率が向
上したＨＡ（High Aperture)構造を有する。したがっ
て、本実施の形態の表示装置用基板を例えば液晶表示装
置に適用した場合には、液晶表示装置において輝度の向
上を図ることが可能となる。以下に、ＨＡ構造の有効性
について詳細に説明する。Further, the display device substrate of the present embodiment in which the flattening film 17 is formed has an HA (High Aperture) structure in which the aperture ratio of the pixel region 115 is improved. Therefore, when the display device substrate according to the present embodiment is applied to, for example, a liquid crystal display device, it is possible to improve the brightness of the liquid crystal display device. The effectiveness of the HA structure will be described in detail below.
【０１２７】液晶表示装置の画質の重要な要素の１つに
輝度がある。液晶表示装置の輝度を向上させるために
は、バックライトの輝度を向上させることが最も簡単で
直接的な方法であるが、この場合には消費電力やコスト
が増大するという問題がある。このため、液晶表示装置
の輝度を向上させるためにはバックライトの光の利用率
を向上させることが重要となる。光の利用率を向上させ
る手段の１つとしては、画素領域１１５の開口率の向上
が挙げられる。ここで、ＨＡ構造では、画素電極が厚い
平坦化膜の上に形成されているため、画素電極とゲート
線間に形成される容量が小さくなる。このため、画素電
極とゲート線が重なりを持つことが許され、この重なり
合う分だけ画素電極の面積を大きく取ることができる。
それゆえ、画素の開口率を向上させることができ、その
結果、バックライトの光の利用率を向上させることが可
能となる。Luminance is one of the important factors for the image quality of a liquid crystal display device. In order to improve the brightness of the liquid crystal display device, improving the brightness of the backlight is the simplest and direct method, but in this case, there is a problem that power consumption and cost increase. Therefore, in order to improve the brightness of the liquid crystal display device, it is important to improve the light utilization rate of the backlight. One of means for improving the light utilization rate is to improve the aperture ratio of the pixel region 115. Here, in the HA structure, since the pixel electrode is formed on the thick flattening film, the capacitance formed between the pixel electrode and the gate line becomes small. For this reason, the pixel electrode and the gate line are allowed to overlap with each other, and the area of the pixel electrode can be increased correspondingly to the overlap.
Therefore, the aperture ratio of the pixel can be improved, and as a result, the light utilization ratio of the backlight can be improved.
【０１２８】次に、本実施の形態に係る表示装置用基板
の製造方法を図１３〜図１７を参照しながら説明する。
図１３（ａ）〜図１７（ａ）は、表示装置用基板の製造
工程を模式的に示す平面図である。また、図１３（ｂ）
〜図１７（ｂ）は、表示装置用基板の製造工程を模式的
に示す部分拡大断面図であり、それぞれ図１３(ａ）〜
図１７（ａ）中のＡ−Ａ’線、Ｂ−Ｂ’線、Ｃ−Ｃ’線
およびＤ−Ｄ’線における断面を示している。なお、図
１３（ａ），（ｂ）〜図１７（ａ），（ｂ）において、
図２（ａ），（ｂ）〜図７（ａ），（ｂ）と同一の符号
は同一または相当する部分を示す。Next, a method of manufacturing the display device substrate according to the present embodiment will be described with reference to FIGS.
FIG. 13A to FIG. 17A are plan views schematically showing the manufacturing process of the display device substrate. Also, FIG. 13 (b)
17 (b) is a partially enlarged cross-sectional view schematically showing the manufacturing process of the display device substrate, and FIG. 13 (a)-
It has shown the cross section in the AA 'line, BB' line, CC 'line, and DD' line in FIG. 17 (a). In addition, in FIG. 13 (a), (b) -FIG. 17 (a), (b),
The same reference numerals as those in FIGS. 2A and 2B to FIGS. 7A and 7B indicate the same or corresponding portions.
【０１２９】本実施の形態の表示装置用基板の製造方法
は、平坦化膜を形成しこの平坦化膜上に画素電極を形成
する点のみが実施の形態２の製造方法と異なる。以下、
本実施の形態の表示装置用基板の製造方法について説明
する。The manufacturing method of the display device substrate of the present embodiment is different from the manufacturing method of the second embodiment only in that a flattening film is formed and a pixel electrode is formed on the flattening film. Less than,
A method for manufacturing the display device substrate of the present embodiment will be described.
【０１３０】本実施の形態の製造方法における図１３
（ａ），（ｂ）〜図１４（ａ），(ｂ）の工程は、実施
の形態１の図２（ａ），（ｂ）〜図３（ａ），（ｂ）の
工程と同様である。FIG. 13 in the manufacturing method of the present embodiment.
The steps of (a), (b) to FIG. 14 (a), (b) are the same as the steps of FIG. 2 (a), (b) to FIG. 3 (a), (b) of the first embodiment. is there.
【０１３１】本実施の形態の製造方法においては、図１
４（ａ），（ｂ）に示す工程を終えた後、各膜２〜６が
形成された基板１の表面全体にチャネル保護膜７と平坦
化膜１７とを順次成膜する。この場合、平坦化膜１７は
スピンコート法等により成膜する。このようにしてチャ
ネル保護膜７および平坦化膜１７を形成した後、第２の
フォト工程において、ソース端子部に開口部が形成され
た点を除いて実施の形態１の図４で前述したレジストと
同様のパターンを有するレジストを平坦化膜１７上に形
成し、これを用いて第３のエッチング工程を行う。それ
により、図１５（ｂ）に示すように、ＴＦＴ部において
所定領域の平坦化膜１７およびチャネル保護膜７を除去
してソース開口部８およびドレイン開口部９を形成する
とともに、容量部において所定領域の平坦化膜１７およ
びチャネル保護膜７を除去して蓄積容量電極開口部１０
を形成する。また、ゲート端子部１２４において所定領
域の平坦化膜１７、チャネル保護膜７、第１の半導体層
４およびゲート絶縁膜３を除去してゲート開口部１１を
形成するとともに、ソース端子部においては全面に形成
された平坦化膜１７およびチャネル保護膜７を除去す
る。また、ゲート・ソース接続部において所定領域の平
坦化膜１７、チャネル保護膜７、および第１の半導体層
４およびゲート絶縁膜３を除去してゲート・ソース接続
開口部１２を形成するとともに、図１５（ａ）に示すよ
うに、半導体分離部１３を形成する。これらのエッチン
グはドライエッチング装置を用いて行う。この第３のエ
ッチングの後、レジストを剥離して除去する。In the manufacturing method of the present embodiment, as shown in FIG.
After finishing the steps shown in FIGS. 4A and 4B, the channel protection film 7 and the planarization film 17 are sequentially formed on the entire surface of the substrate 1 on which the films 2 to 6 are formed. In this case, the flattening film 17 is formed by spin coating or the like. After the channel protection film 7 and the planarization film 17 are formed in this manner, the resist described above with reference to FIG. 4 of the first embodiment except that the opening is formed in the source terminal portion in the second photo process. A resist having the same pattern as the above is formed on the flattening film 17, and the third etching process is performed using the resist. Thereby, as shown in FIG. 15B, the flattening film 17 and the channel protection film 7 in the predetermined region are removed in the TFT part to form the source opening 8 and the drain opening 9, and at the same time in the capacitor part. By removing the planarization film 17 and the channel protection film 7 in the region, the storage capacitor electrode opening 10 is formed.
To form. Further, the gate opening portion 11 is formed by removing the flattening film 17, the channel protection film 7, the first semiconductor layer 4 and the gate insulating film 3 in a predetermined region in the gate terminal portion 124, and the entire surface of the source terminal portion. The flattening film 17 and the channel protection film 7 formed in the above are removed. Further, the gate-source connection opening 12 is formed by removing the flattening film 17, the channel protection film 7, the first semiconductor layer 4 and the gate insulating film 3 in a predetermined region in the gate-source connection part, and As shown in FIG. 15A, the semiconductor isolation portion 13 is formed. These etchings are performed using a dry etching device. After this third etching, the resist is peeled off and removed.
【０１３２】次に、各膜２〜７，１７が形成された基板
１の表面全体に透明電極１４および第２の金属膜１５を
順次成膜し、その後、グレイトーン露光法を用いて第３
のフォト工程を行う。それにより、図１６（ｂ）に示す
ように、ＴＦＴ部の第２の金属膜１５上に膜厚の厚い部
分３３ａと開口部１１６とを有しかつ残りのＴＦＴ部、
画素部および容量部の第２の金属膜１５上に膜厚の薄い
部分３３ｂを有するレジスト３３を形成する。また、ゲ
ート端子部の第２の金属膜１５上に膜厚の薄いレジスト
３４を形成するとともに、ソース端子部には膜厚の厚い
部分３５ａと膜厚の薄い部分３５ｂとを有するレジスト
３５を形成する。さらに、ゲート・ソース接続部の第２
の金属膜１５上には膜厚の厚いレジスト３６を形成す
る。Next, the transparent electrode 14 and the second metal film 15 are sequentially formed on the entire surface of the substrate 1 on which the films 2 to 7 and 17 have been formed, and then the third electrode is formed by a gray tone exposure method.
The photo process is performed. As a result, as shown in FIG. 16B, a portion 33a having a large film thickness and an opening 116 are formed on the second metal film 15 of the TFT portion and the remaining TFT portion,
A resist 33 having a thin portion 33b is formed on the second metal film 15 in the pixel portion and the capacitor portion. Further, a thin resist 34 is formed on the second metal film 15 in the gate terminal portion, and a resist 35 having a thick portion 35a and a thin portion 35b is formed in the source terminal portion. To do. In addition, the second gate-source connection
A thick resist 36 is formed on the metal film 15.
【０１３３】そして、これらのレジスト３３〜３６を用
いて、実施の形態１の図５の場合と同様に第４のエッチ
ング工程を行い、ＴＦＴ部、画素部、容量部、ゲート端
子部、ソース端子部およびゲート・ソース接続部におい
てレジスト３３〜３６で覆われていない領域の透明電極
膜１４および第２の金属膜１５を除去する。それによ
り、図１６（ａ）に示すように、ＴＦＴ部においてソー
ス電極およびドレイン電極を形成してＴＦＴ１２９を形
成するとともに、ソース端子部１２６に接続されたソー
ス線１２７、ゲート・ソース接続部１２８、画素電極１
３０および画素電極１３０を構成する透明電極膜１４で
覆われた蓄積容量電極１３１を形成する。Then, using these resists 33 to 36, a fourth etching step is performed in the same manner as in the case of FIG. 5 of the first embodiment, and the TFT portion, the pixel portion, the capacitor portion, the gate terminal portion, the source terminal The transparent electrode film 14 and the second metal film 15 in the regions not covered with the resists 33 to 36 in the gate portion and the gate / source connection portion are removed. Thereby, as shown in FIG. 16A, the source electrode and the drain electrode are formed in the TFT portion to form the TFT 129, and the source line 127 connected to the source terminal portion 126, the gate-source connecting portion 128, Pixel electrode 1
30 and the storage capacitor electrode 131 covered with the transparent electrode film 14 forming the pixel electrode 130 is formed.
【０１３４】上記の第４のエッチング工程終了後、図１
７（ｂ）に示すように、実施の形態１の図６の場合と同
様にして膜厚の薄いレジストの膜厚分だけレジスト３３
〜３６を削る。それにより、レジスト３３’をＴＦＴ部
に残すとともに、ソース端子部にレジスト３５’を、ま
た、ゲート・ソース接続部にレジスト３６’を残し、そ
れ以外のレジストを除去する。そして、残ったレジスト
３３’，３５’，３６’を用いて実施の形態１の図７の
場合と同様に第５のエッチング工程を行い、レジスト３
３’，３５’，３６’で覆われていない領域の第２の金
属膜１５をエッチングして除去する。そして、第５のエ
ッチング工程終了後、レジスト３３’，３５’，３６’
を剥離して除去する。After completion of the fourth etching step described above, FIG.
As shown in FIG. 7 (b), as in the case of FIG. 6 of the first embodiment, the resist 33 corresponding to the thin film thickness of the resist is formed.
Cut ~ 36. As a result, the resist 33 'is left in the TFT portion, the resist 35' is left in the source terminal portion, the resist 36 'is left in the gate / source connection portion, and the other resists are removed. Then, using the remaining resists 33 ', 35', 36 ', a fifth etching step is performed in the same manner as in the case of FIG.
The second metal film 15 in the regions not covered with 3 ', 35' and 36 'is etched and removed. Then, after completion of the fifth etching step, the resists 33 ', 35', 36 '
Peel off and remove.
【０１３５】以上のようにして、図１２の表示装置用基
板が製造される。As described above, the display device substrate of FIG. 12 is manufactured.
【０１３６】このような本実施の形態の製造方法によれ
ば、実施の形態１において前述した効果と同様の効果が
得られ、さらに、平坦化膜１７を形成することにより、
画素領域１１５の開口率が向上したＨＡ（High Apertur
e）構造を有する表示装置用基板を製造することが可能
となる。
（実施の形態４）本発明の実施の形態４に係る表示装置
用基板の製造方法について図１８〜図２２を参照しなが
ら説明する。図１８（ａ）〜図２２（ａ）は、表示装置
用基板の製造工程を模式的に示す平面図である。また、
図１８（ｂ）〜図２２（ｂ）は、表示装置用基板の製造
工程を模式的に示す部分拡大断面図であり、それぞれ図
１８（ａ）〜図２２（ａ）中のＡ−Ａ’線、Ｂ−Ｂ’
線、Ｃ−Ｃ’線およびＤ−Ｄ’線における断面を示して
いる。なお、図１８（ａ），（ｂ）〜図２２（ａ），
（ｂ）において、図１３（ａ），（ｂ）〜図１７
（ａ），（ｂ）と同一の符号は、同一または相当する部
分を示す。According to the manufacturing method of the present embodiment as described above, the same effects as those described in the first embodiment can be obtained, and by further forming the planarizing film 17,
HA (High Apertur) with an improved aperture ratio in the pixel region 115
e) It becomes possible to manufacture a display device substrate having a structure. (Embodiment 4) A method of manufacturing a display device substrate according to Embodiment 4 of the present invention will be described with reference to FIGS. 18A to 22A are plan views schematically showing the manufacturing process of the display device substrate. Also,
18B to 22B are partially enlarged cross-sectional views schematically showing the manufacturing process of the display device substrate, and are taken along line AA ′ in FIGS. 18A to 22A, respectively. Line, BB '
The cross section at the line, the CC ′ line, and the DD ′ line is shown. 18 (a), (b) to FIG. 22 (a),
In FIG. 13B, FIGS. 13A and 13B to FIG.
The same reference numerals as those in (a) and (b) indicate the same or corresponding portions.
【０１３７】本実施の形態の製造方法においては、実施
の形態３で第１および第３のフォト工程においてグレイ
トーン露光法を用いることにより製造上合計３回のフォ
ト工程で表示装置用基板を製造したところを、均一な膜
厚のレジストを形成する通常の露光方法により合計５回
のフォト工程で表示装置用基板を製造する点を除いて、
実施の形態３の方法と同様である。In the manufacturing method of the present embodiment, the gray-tone exposure method is used in the first and third photo steps in the third embodiment to manufacture the display device substrate by a total of three photo steps. Except that the display device substrate is manufactured by a total of 5 photo processes by a normal exposure method for forming a resist having a uniform film thickness.
This is similar to the method of the third embodiment.
【０１３８】すなわち、本実施の形態においては、図１
８（ｂ）に示すように、第１のフォト工程において、通
常の露光方法により均一な膜厚のレジスト７１〜７４を
ＴＦＴ部、容量部、ゲート端子部およびゲート・ソース
接続部のコンタクト金属膜６上にそれぞれ形成する。そ
して、第１のエッチング工程を行い、レジスト７１〜７
４で覆われていない領域のコンタクト金属膜６から第１
の金属膜２までをエッチングにより除去する。その後、
レジスト７１〜７４を剥離して除去する。That is, in the present embodiment, FIG.
As shown in FIG. 8B, in the first photo step, the resists 71 to 74 having a uniform film thickness are formed in the contact metal film of the TFT part, the capacitor part, the gate terminal part, and the gate / source connecting part by a normal exposure method. 6 are formed respectively. Then, the first etching process is performed to form the resists 71 to 7
The contact metal film 6 in the region not covered by
The metal film 2 up to is removed by etching. afterwards,
The resists 71 to 74 are peeled off and removed.
【０１３９】次に、通常の露光方法を用いて第２のフォ
ト工程を行い、図１９（ｂ）に示すように、２本のスト
ライプ状で均一な膜厚を有するレジスト７１ａをＴＦＴ
部のコンタクト金属膜６上に形成するとともに容量部の
コンタクト金属膜６上に均一な膜厚を有するレジスト７
２ａを形成する。そして、このレジスト７１ａ，７２ａ
を用いて第２のエッチング工程を行う。それにより、レ
ジスト７１ａ，７２ａで覆われていない領域のコンタク
ト金属膜６から第２の半導体膜５までを除去する。その
後、レジスト７１ａ，７２ａを剥離して除去する。Next, a second photo step is performed by using a normal exposure method, and as shown in FIG. 19B, two striped resists 71a having a uniform film thickness are formed on the TFT.
7 formed on the contact metal film 6 of the capacitor part and having a uniform film thickness on the contact metal film 6 of the capacitor part
2a is formed. Then, the resists 71a, 72a
Is used to perform the second etching step. Thereby, the contact metal film 6 to the second semiconductor film 5 in the region not covered with the resists 71a and 72a are removed. After that, the resists 71a and 72a are peeled off and removed.
【０１４０】続いて、各膜２〜７が形成された基板１の
表面全体にチャネル保護膜７および平坦化膜１７をこの
順で成膜し、その後、通常の露光方法を用いて第３のフ
ォト工程を行って平坦化膜１７上にレジストを形成す
る。そして、このレジストを用いて第３のエッチング工
程を行う。本実施の形態の第３のフォト工程は、実施の
形態３の図１５（ｂ）において説明した第２のフォト工
程と同様である。それにより、図２０（ｂ）に示すよう
に、ＴＦＴ部および容量部において所定領域の平坦化膜
１７およびチャネル保護膜７を除去してソース開口部
８、ドレイン開口部９および蓄積容量電極開口部１０を
形成する。また、ゲート端子部およびゲート・ソース接
続部において所定領域の平坦化膜１７、チャネル保護膜
７、第１の半導体膜４およびゲート絶縁膜３を除去して
ゲート開口部１１およびゲート・ソース接続開口部１２
を形成するとともに、図２０（ａ）に示すように半導体
分離部１３を形成する。Then, a channel protection film 7 and a planarization film 17 are formed in this order on the entire surface of the substrate 1 on which the films 2 to 7 are formed, and then a third exposure method is used to form a third film. A photo process is performed to form a resist on the flattening film 17. Then, a third etching step is performed using this resist. The third photo step of this embodiment is similar to the second photo step described in Embodiment 3 with reference to FIG. As a result, as shown in FIG. 20B, the flattening film 17 and the channel protective film 7 in a predetermined region in the TFT portion and the capacitance portion are removed to remove the source opening 8, the drain opening 9 and the storage capacitance electrode opening. Form 10. Further, in the gate terminal portion and the gate / source connection portion, the flattening film 17, the channel protection film 7, the first semiconductor film 4 and the gate insulating film 3 in a predetermined region are removed to remove the gate opening 11 and the gate / source connection opening. Part 12
And the semiconductor isolation portion 13 is formed as shown in FIG.
【０１４１】次に、各膜２〜７，１７が形成された基板
１の表面全体に透明電極膜１４および第２の金属膜１５
をこの順で成膜し、その後、通常の露光方法を用いて第
４のフォト工程を行う。それにより、図２１（ｂ）に示
すように、ＴＦＴ部に開口部１１６を有し均一な膜厚を
有するレジスト７５をＴＦＴ部、画素部および容量部の
第２の金属膜１５上に渡って形成するとともに、ゲート
端子部１２４、ソース端子部１２６およびゲート・ソー
ス接続部１２８の第２の金属膜１５上に均一な膜厚を有
するレジスト７６〜７８をそれぞれ形成する。そして、
これらのレジスト７５〜７８を用いて第４のエッチング
工程を行い、レジスト７５〜７８で覆われていない領域
の透明電極膜１４および第２の金属膜１５を除去する。
その後、レジスト７５〜７８を剥離して除去する。それ
により、図２１（ａ）に示すように、ＴＦＴ部において
ソース電極およびドレイン電極を形成してＴＦＴ１２９
を形成するとともに、ソース端子部１２６に接続された
ソース線１２７、ゲート・ソース接続部１２８、画素電
極１３０および画素電極１３０を構成する透明電極膜１
４で覆われた蓄積容量電極１３１を形成する。Next, the transparent electrode film 14 and the second metal film 15 are formed on the entire surface of the substrate 1 on which the films 2 to 7 and 17 are formed.
Are formed in this order, and then a fourth photo step is performed using a normal exposure method. As a result, as shown in FIG. 21B, a resist 75 having an opening 116 in the TFT section and having a uniform film thickness is spread over the second metal film 15 in the TFT section, the pixel section and the capacitor section. Along with the formation, resists 76 to 78 having a uniform film thickness are formed on the second metal film 15 of the gate terminal portion 124, the source terminal portion 126 and the gate / source connecting portion 128, respectively. And
A fourth etching step is performed using these resists 75 to 78 to remove the transparent electrode film 14 and the second metal film 15 in the regions not covered with the resists 75 to 78.
After that, the resists 75 to 78 are peeled off and removed. As a result, as shown in FIG. 21A, the source electrode and the drain electrode are formed in the TFT portion to form the TFT 129.
And the transparent electrode film 1 forming the source line 127 connected to the source terminal portion 126, the gate / source connection portion 128, the pixel electrode 130, and the pixel electrode 130.
The storage capacitor electrode 131 covered with 4 is formed.
【０１４２】さらに、通常の露光方法を用いて第５のフ
ォト工程を行い、図２２（ｂ）に示すように、均一な膜
厚を有するレジスト７９をＴＦＴ部の第２の金属膜１５
上に形成するとともに、ソース端子部１２６およびゲー
ト・ソース接続部１２８の第２の金属膜１５上に均一な
膜厚を有するレジスト８０，８１をそれぞれ形成する。
そして、これらのレジスト７９〜８１を用いて第５のエ
ッチング工程を行い、レジスト７９〜８１で覆われてい
ない領域の第２の金属膜１５を除去する。その後、レジ
スト７９〜８１を剥離して除去する。Further, a fifth photo step is performed by using a normal exposure method, and as shown in FIG. 22B, a resist 79 having a uniform film thickness is applied to the second metal film 15 in the TFT portion.
The resists 80 and 81 having a uniform film thickness are formed on the second metal film 15 of the source terminal portion 126 and the gate / source connection portion 128, respectively.
Then, a fifth etching step is performed using these resists 79 to 81 to remove the second metal film 15 in the region not covered with the resists 79 to 81. After that, the resists 79 to 81 are peeled off and removed.
【０１４３】以上のようにして、実施の形態３の表示装
置用基板が製造される。このような本実施の形態の製造
方法によれば、実施の形態３において前述した効果と同
様の効果が得られ、さらに、平坦化膜１７を形成するこ
とにより画素領域１１５の開口率が向上したＨＡ構造を
有する表示装置用基板を製造することが可能となる。
（実施の形態５）図２３は本発明の実施の形態５に係る
表示装置用基板の構成を説明するための模式図であり、
図２３（ａ）は実施の形態７に係る表示装置用基板の模
式的な平面図を示しており、図２３（ｂ）は図２３
（ａ）のＡ−Ａ''線、Ｂ−Ｂ’線、Ｃ−Ｃ’線およびＤ
−Ｄ’線における部分拡大断面図を示している。なお、
図２３（ａ），（ｂ）において図１（ａ），（ｂ）と同
一の符号は同一または相当する部分を示す。As described above, the display device substrate of the third embodiment is manufactured. According to the manufacturing method of the present embodiment as described above, the same effects as those described above in the third embodiment are obtained, and further, the aperture ratio of the pixel region 115 is improved by forming the planarization film 17. It is possible to manufacture a display device substrate having an HA structure. (Fifth Embodiment) FIG. 23 is a schematic diagram for explaining the structure of a display device substrate according to a fifth embodiment of the present invention.
23A is a schematic plan view of the display device substrate according to the seventh embodiment, and FIG.
(A) AA ″ line, BB ′ line, CC ′ line and D
The partial expanded sectional view in the -D 'line is shown. In addition,
23A and 23B, the same reference numerals as those in FIGS. 1A and 1B indicate the same or corresponding portions.
【０１４４】本実施の形態の表示装置用基板は、以下の
点を除いて、図１の実施の形態１の表示装置用基板と同
様の構造を有している。すなわち、実施の形態１の表示
装置においては、図１（ａ）に示すように、ゲート線１
２５上に重なるように蓄積容量電極１３１が形成されこ
の蓄積容量電極１３１とゲート線１２５との間に容量部
の容量が形成されているが、本実施の形態の表示装置用
基板では、図２３(ａ）に示すように、ゲート線１２５
上に蓄積容量電極１３１が設けられる代わりにゲート線
１２５間に平行に共通容量電極１３２が形成され、この
共通容量電極１３２と画素電極１３０との間に容量部の
容量が形成されている。The display device substrate of the present embodiment has the same structure as the display device substrate of the first embodiment shown in FIG. 1 except for the following points. That is, in the display device according to the first embodiment, as shown in FIG.
25, the storage capacitor electrode 131 is formed so as to overlap with the capacitor 25, and the capacitance of the capacitor portion is formed between the storage capacitor electrode 131 and the gate line 125. However, in the display device substrate of the present embodiment, FIG. As shown in (a), the gate line 125
Instead of providing the storage capacitance electrode 131 on the top, a common capacitance electrode 132 is formed in parallel between the gate lines 125, and the capacitance of the capacitance portion is formed between the common capacitance electrode 132 and the pixel electrode 130.
【０１４５】図２３（ｂ）に示すように、容量部は、実
施の形態１の容量部と同様の構造を有しており、基板１
上に共通容量電極１３２としての第１の金属膜２、ゲー
ト絶縁膜３、第１の半導体膜４、不純物を含む第２の半
導体膜５およびコンタクト金属膜６が順に積層され、開
口部１１６を有するチャネル保護膜７がこの各膜２〜６
を覆うように形成されるとともにチャネル保護膜７表面
および開口部１１６内を覆うように画素電極１３０たる
透明電極膜１４が形成されている。このような構成の容
量部においては、透明電極膜１４からなる画素電極１３
０と共通容量電極１３２との間に容量が形成される。As shown in FIG. 23B, the capacitor portion has the same structure as the capacitor portion of the first embodiment, and the substrate 1
A first metal film 2, a gate insulating film 3, a first semiconductor film 4, a second semiconductor film 5 containing impurities, and a contact metal film 6 as a common capacitance electrode 132 are sequentially stacked on the opening 116, and an opening 116 is formed. The channel protection film 7 has the films 2 to 6
The transparent electrode film 14 serving as the pixel electrode 130 is formed so as to cover the surface of the channel protection film 7 and the inside of the opening 116. In the capacitor portion having such a configuration, the pixel electrode 13 formed of the transparent electrode film 14 is used.
A capacitance is formed between 0 and the common capacitance electrode 132.
【０１４６】以上のような構成を有する本実施の形態の
表示装置用基板においては、実施の形態１の表示装置用
基板において前述した効果と同様の効果が得られる。In the display device substrate of the present embodiment having the above-described structure, the same effects as those described above with the display device substrate of the first embodiment can be obtained.
【０１４７】また、このような本実施の形態の表示装置
用基板は、以下の点を除いて、実施の形態１の表示装置
用基板の製造方法と同様の方法により製造される。すな
わち、実施の形態１の表示装置用基板の製造方法におい
ては、ゲート線１２５上の所定領域に各膜２〜６を順次
積層し、これを開口部１１６を有するチャネル保護膜７
と透明電極膜１４で覆うことにより、ゲート線１２５と
蓄積容量電極１３１とから構成される容量部を形成する
が、本実施の形態の表示装置用基板の製造方法において
は、２つのゲート線１２５の間に共通容量電極１３２た
る第１の金属膜２と各膜３〜６を順次積層し、これを開
口部１１６を有するチャネル保護膜７と画素電極１３０
たる透明電極膜１４で覆うことにより容量部を形成す
る。
（実施の形態６）図２４は本発明の実施の形態６に係る
表示装置用基板の構成を説明するための模式図であり、
図２４（ａ）は実施の形態６に係る表示装置用基板の模
式的な平面図を示しており、図２４（ｂ）は図２４
（ａ）のＡ−Ａ''線、Ｂ−Ｂ’線、Ｃ−Ｃ’線およびＤ
−Ｄ’線における部分拡大断面図を示している。Further, the display device substrate of the present embodiment as described above is manufactured by the same method as the method of manufacturing the display device substrate of the first embodiment, except for the following points. That is, in the method for manufacturing a display device substrate according to the first embodiment, each of the films 2 to 6 is sequentially laminated in a predetermined region on the gate line 125, and the film 2 to 6 is formed to have the opening 116.
And a transparent electrode film 14 to cover the gate line 125 and the storage capacitor electrode 131 to form a capacitor portion. In the method for manufacturing a display device substrate of the present embodiment, two gate lines 125 are formed. The first metal film 2 serving as the common capacitance electrode 132 and the films 3 to 6 are sequentially stacked between them, and the first metal film 2 and the films 3 to 6 are sequentially stacked.
The capacitive portion is formed by covering with the barrel transparent electrode film 14. (Sixth Embodiment) FIG. 24 is a schematic view for explaining the structure of a display device substrate according to a sixth embodiment of the present invention.
24A is a schematic plan view of the display device substrate according to the sixth embodiment, and FIG.
(A) AA ″ line, BB ′ line, CC ′ line and D
The partial expanded sectional view in the -D 'line is shown.
【０１４８】本実施の形態の表示装置用基板は、平坦化
膜１７が形成されてＨＡ構造を有するようになった点を
除いて、図２３の実施の形態５の表示装置用基板と同様
の構造を有している。具体的には、図２４（ｂ）に示す
ように、本実施の形態の表示装置用基板では、ＴＦＴ部
においてチャネル保護膜７上に平坦化膜１７が積層され
ている。また、画素部においては平坦化膜１７を介して
チャネル保護膜７上に画素電極１３０たる透明電極膜１
４が形成されている。また、画素電極１３０と共通電極
１３２とから構成される容量部においては平坦化膜１７
を介してチャネル保護膜７上に画素電極１３０たる透明
電極膜１４が形成されている。また、ゲート端子部１２
４およびゲート・ソース接続部１２８では平坦化膜１７
を介してチャネル保護膜７上に透明電極膜１４が形成さ
れている。The display device substrate of this embodiment is the same as the display device substrate of the fifth embodiment shown in FIG. 23, except that the flattening film 17 is formed to have the HA structure. It has a structure. Specifically, as shown in FIG. 24B, in the display device substrate of the present embodiment, the planarization film 17 is laminated on the channel protection film 7 in the TFT section. Further, in the pixel portion, the transparent electrode film 1 serving as the pixel electrode 130 is formed on the channel protection film 7 through the flattening film 17.
4 are formed. In addition, in the capacitor portion including the pixel electrode 130 and the common electrode 132, the flattening film 17 is formed.
The transparent electrode film 14 serving as the pixel electrode 130 is formed on the channel protection film 7 via. In addition, the gate terminal portion 12
4 and the gate-source connection portion 128, the flattening film 17
The transparent electrode film 14 is formed on the channel protection film 7 via the.
【０１４９】以上のような構成を有する本実施の形態の
表示装置用基板においては、実施の形態５の表示装置用
基板において前述した効果と同様の効果が得られる。さ
らに、本実施の形態の表示装置においては、平坦化膜１
７が形成されることにより画素領域１１５の開口率が向
上したＨＡ構造となるため、実施の形態３の表示装置用
基板において前述した効果と同様の効果が得られる。In the display device substrate of the present embodiment having the above-mentioned structure, the same effects as those described above in the display device substrate of the fifth embodiment can be obtained. Furthermore, in the display device of the present embodiment, the flattening film 1
Since the HA structure having the aperture ratio of the pixel region 115 improved by forming 7 is obtained, the same effects as those described above can be obtained in the display device substrate of the third embodiment.
【０１５０】上記のような本実施の形態の表示装置用基
板は、平坦化膜１７を形成する点を除いて、実施の形態
５の表示装置用基板の製造方法と同様の方法により製造
される。平坦化膜１７を形成する場合の製造方法の詳細
については、実施の形態３および実施の形態４において
前述した通りである。
（実施の形態７）図２５は本発明の実施の形態７に係る
表示装置用基板の構成を説明するための模式図であり、
図２５（ａ）は実施の形態７に係る表示装置用基板の模
式的な平面図を示しており、図２５（ｂ）は図２５
（ａ）のＡ−Ａ’線、Ｂ−Ｂ’線、Ｃ−Ｃ’線およびＤ
−Ｄ’線における模式的な部分拡大断面図を示してい
る。なお、図２５（ａ），（ｂ）において図１（ａ），
（ｂ）と同一の符号は同一または相当する部分を示す。The display device substrate of the present embodiment as described above is manufactured by the same method as the method of manufacturing the display device substrate of the fifth embodiment except that the flattening film 17 is formed. . The details of the manufacturing method for forming the flattening film 17 are as described above in the third and fourth embodiments. (Embodiment 7) FIG. 25 is a schematic diagram for explaining the configuration of a display device substrate according to Embodiment 7 of the present invention.
25A is a schematic plan view of the display device substrate according to the seventh embodiment, and FIG.
(A) AA 'line, BB' line, CC 'line and D
The schematic partially expanded sectional view in the -D 'line is shown. Note that in FIGS. 25 (a) and 25 (b), as shown in FIG.
The same reference numerals as those in (b) indicate the same or corresponding portions.
【０１５１】本実施の形態の表示装置用基板は、画素電
極１３０の突出部１３０ａが蓄積容量電極を兼ねてお
り、容量部においては、ゲート絶縁膜３、第１の半導体
膜４およびチャネル保護膜７から構成される絶縁領域
（なお、第１の半導体膜４は絶縁性ではないがこの場合
には絶縁領域に含める）を介して対向する画素電極１３
０の突出部１３０ａとゲート線１２５との間に容量が形
成される点を除いて実施の形態１の表示装置用基板と同
様の構成を有している。したがって、図２５（ａ）に示
すように、本実施の形態の表示装置用基板の平面視にお
ける構成は、蓄積容量電極１３１を画素電極１３０の突
出部１３０ａが兼ねる点を除いて図１（ａ）に示す実施
の形態１の表示装置用基板の平面視の構成と同様であ
る。In the display device substrate of the present embodiment, the projecting portion 130a of the pixel electrode 130 also serves as a storage capacitor electrode, and in the capacitor portion, the gate insulating film 3, the first semiconductor film 4 and the channel protective film are formed. The pixel electrodes 13 facing each other through an insulating region composed of 7 (the first semiconductor film 4 is not insulating but is included in the insulating region in this case).
It has the same configuration as the display device substrate of the first embodiment except that a capacitance is formed between the zero protrusion 130a and the gate line 125. Therefore, as shown in FIG. 25A, the configuration of the substrate for a display device of the present embodiment in plan view is the same as that of FIG. 1A except that the protruding portion 130 a of the pixel electrode 130 also serves as the storage capacitor electrode 131. ) Is the same as the configuration of the substrate for a display device of the first embodiment shown in FIG.
【０１５２】一方、図２５（ｂ）に示す断面視におい
て、本実施の形態の表示装置用基板の容量部は、第１の
半導体膜４、第２の半導体膜５およびコンタクト金属膜
６から構成される蓄積容量電極１３１を含む第１の実施
の形態の表示装置用基板の容量部とは異なった構造を有
する。すなわち、本実施の形態における容量部は、基板
１上に、容量部の一方の電極としての第１の金属膜２
と、絶縁領域としてのゲート絶縁膜３および第１の半導
体膜４が順に積層されるとともに、この各膜２〜４を覆
うようにチャネル保護膜７が形成されさらにその上に蓄
積容量電極１３１の代わりに画素電極１３０たる透明電
極膜１４が形成されている。On the other hand, in the cross-sectional view shown in FIG. 25B, the capacitance portion of the display device substrate of the present embodiment is composed of the first semiconductor film 4, the second semiconductor film 5 and the contact metal film 6. The storage capacitor electrode 131 has a structure different from that of the capacitor portion of the display device substrate according to the first embodiment. That is, the capacitor portion in the present embodiment has the first metal film 2 as one electrode of the capacitor portion on the substrate 1.
Then, the gate insulating film 3 as the insulating region and the first semiconductor film 4 are sequentially laminated, and the channel protective film 7 is formed so as to cover the films 2 to 4, and the storage capacitor electrode 131 of the storage capacitor electrode 131 is further formed thereon. Instead, the transparent electrode film 14 serving as the pixel electrode 130 is formed.
【０１５３】以上のような構成を有する本実施の形態の
表示装置用基板においては、実施の形態１の表示装置用
基板において前述した効果と同様の効果が得られる。In the display device substrate of the present embodiment having the above-described structure, the same effects as those described above in the display device substrate of the first embodiment can be obtained.
【０１５４】また、このような本実施の形態の表示装置
用基板は、以下の点を除いて、実施の形態１または実施
の形態２における表示装置用基板の製造方法と同様の方
法により製造される。Further, such a display device substrate of the present embodiment is manufactured by the same method as the display device substrate manufacturing method of the first or second embodiment except for the following points. It
【０１５５】すなわち、本実施の形態の表示装置用基板
の製造方法においては、実施の形態１および実施の形態
２の図３および図８に示す工程において、容量部にレジ
スト２１’，６１ａを形成せずにこの部分のエッチング
を行いコンタクト金属膜６および第２の金属膜５を除去
する。そして、実施の形態１および実施の形態２の図４
および図９に示す工程において、容量部の第１の半導体
膜４の全面にチャネル保護膜７を形成する。That is, in the method for manufacturing a substrate for a display device of the present embodiment, in the steps shown in FIGS. 3 and 8 of the first and second embodiments, the resists 21 'and 61a are formed in the capacitor portion. Without doing this, the contact metal film 6 and the second metal film 5 are removed by etching this portion. Then, FIG. 4 of the first and second embodiments.
In the step shown in FIG. 9 and FIG. 9, the channel protective film 7 is formed on the entire surface of the first semiconductor film 4 in the capacitor portion.
【０１５６】なお、本実施の形態のように画素電極が蓄
積容量電極を兼ねる場合の他の実施の形態として、実施
の形態４の表示装置用基板のようにチャネル保護膜７と
透明電極膜１４との間に平坦化膜１７が形成された構成
も可能である。As another embodiment in which the pixel electrode also serves as the storage capacitor electrode as in the present embodiment, the channel protective film 7 and the transparent electrode film 14 as in the display device substrate of the fourth embodiment. A configuration in which the flattening film 17 is formed between and is also possible.
【０１５７】（実施の形態８）図２６は本発明の実施の
形態８に係る表示装置用基板の構成を説明するための模
式図であり、図２６（ａ）は実施の形態８に係る表示装
置用基板の模式的な平面図を示しており、図２６（ｂ）
は図２６（ａ）のＡ−Ａ''線、Ｂ−Ｂ’線、Ｃ−Ｃ’線
およびＤ−Ｄ’線における模式的な部分拡大断面図を示
している。なお、図２６（ａ），（ｂ）において図１
（ａ），（ｂ）と同一の符号は同一または相当する部分
を示す。(Embodiment 8) FIG. 26 is a schematic view for explaining the structure of a display device substrate according to Embodiment 8 of the present invention, and FIG. 26 (a) shows a display according to Embodiment 8. FIG. 26B shows a schematic plan view of the device substrate, and FIG.
FIG. 26A is a schematic partially enlarged cross-sectional view taken along line AA ″, line BB ′, line CC ′ and line DD ′ of FIG. In addition, in FIG. 26 (a) and FIG.
The same reference numerals as those in (a) and (b) indicate the same or corresponding portions.
【０１５８】図２６（ａ）に示すように、本実施の形態
の表示装置用基板は、実施の形態５の表示装置のように
ゲート線１２５間に平行に共通容量電極１３２が形成さ
れ共通容量電極１３２と画素電極１３０との間に容量が
形成される。As shown in FIG. 26A, in the display device substrate of the present embodiment, the common capacitance electrode 132 is formed in parallel between the gate lines 125 as in the display device of the fifth embodiment, and the common capacitance is formed. A capacitance is formed between the electrode 132 and the pixel electrode 130.
【０１５９】このような本実施の形態の表示装置用基板
の平面視における構成は、図２６（ａ）に示すように、
図２３（ａ）に示す実施の形態５の表示装置用基板と同
様の構成となる。一方、図２６（ｂ）に示すように、断
面視において本実施の形態の表示装置用基板と実施の形
態５の表示装置用基板とでは、容量部の共通容量電極１
３２の構成が異なる点を除いて、同様の構成を有する。As shown in FIG. 26A, the structure of the display device substrate of this embodiment in plan view is as follows.
It has the same structure as the display device substrate of the fifth embodiment shown in FIG. On the other hand, as shown in FIG. 26B, the cross-sectional view shows that the display device substrate according to the present embodiment and the display device substrate according to the fifth embodiment have the common capacitance electrode 1 of the capacitance portion.
It has the same configuration except that the configuration of 32 is different.
【０１６０】以上のような構成を有する本実施の形態の
表示装置用基板においては、実施の形態１の表示装置用
基板において前述した効果と同様の効果が得られる。ま
た、このような本実施の形態の表示装置用基板は、共通
容量電極１３２の形成方法が異なる点を除いて前述の実
施の形態５の表示装置用基板の製造方法と同様の方法に
より製造される。
（実施の形態９）図２７は本発明の実施の形態９に係る
表示装置用基板の構成を説明するための模式図であり、
図２７（ａ）は表示装置用基板の模式的な平面図を示し
ており、図２７（ｂ)は図２７（ａ）中のＡ−Ａ’線、
Ｂ−Ｂ’線、Ｃ−Ｃ’線およびＤ−Ｄ’線における部分
拡大断面図を示している。In the display device substrate of the present embodiment having the above-mentioned structure, the same effects as those described above in the display device substrate of the first embodiment can be obtained. Further, such a display device substrate of the present embodiment is manufactured by the same method as the display device substrate manufacturing method of the fifth embodiment, except that the method of forming the common capacitance electrode 132 is different. It (Ninth Embodiment) FIG. 27 is a schematic diagram for explaining the structure of a display device substrate according to a ninth embodiment of the present invention.
FIG. 27A shows a schematic plan view of the display device substrate, and FIG. 27B shows a line AA ′ in FIG.
The partial expanded sectional view in the BB 'line, the CC' line, and the DD 'line is shown.
【０１６１】図２７（ａ）に示すように、平面視におい
て本実施の形態の表示装置用基板は、画素電極１３０の
突出部１３０ａがゲート電極１２５上に形成されており
画素電極１３０が蓄積容量電極を兼ねる点を除いて、図
１の実施の形態１の表示装置用基板と同様の構成を有す
る。また、図２７（ｂ）に示すように、断面視において
本実施の形態の表示装置用基板は、画素領域１１５の画
素部とソース端子部１２７とが実施の形態１と同様の構
造を有しており、それ以外の部分は実施の形態１と異な
り以下のような構造を有している。As shown in FIG. 27A, in a plan view, in the display device substrate of the present embodiment, the projecting portion 130a of the pixel electrode 130 is formed on the gate electrode 125, and the pixel electrode 130 has a storage capacitance. Except that it also serves as an electrode, it has the same configuration as the display device substrate of the first embodiment shown in FIG. Further, as shown in FIG. 27B, in a cross-sectional view, in the display device substrate of the present embodiment, the pixel portion of the pixel region 115 and the source terminal portion 127 have the same structure as that of the first embodiment. Other than that, unlike the first embodiment, it has the following structure.
【０１６２】画素領域１１５のＴＦＴ部においては、基
板１上にゲート電極１２０となる第１の金属膜２と、ゲ
ート絶縁膜３と、半導体膜４ａとバックチャネル保護膜
１８とがこの順に積層されている。バックチャネル保護
膜１８は窒化ケイ素から構成される。この場合、ゲート
絶縁膜３、半導体膜４ａおよびバックチャネル保護膜１
８は第１の金属膜２よりも小さな大きさに形成されてい
る。バックチャネル保護膜１８には２カ所に開口部が形
成されており、この開口部下部の半導体膜４ａの領域５
ａには不純物がドーピングされている。また、各膜２，
３，４ａ，１８は、バックチャネル保護膜１８の開口部
と同じ位置に開口部を有するチャネル保護膜７で覆われ
ている。この開口部内および開口部を覆うように透明電
極膜１４および第２の金属膜１５が順次積層されてソー
ス電極およびドレイン電極が形成されており、第２の金
属膜１５上には酸化膜１６が形成されている。このよう
な構成のＴＦＴにおいては、半導体膜４ａ内の不純物が
ドーピングされた領域５ａを介してソース電極およびド
レイン電極がそれぞれ半導体膜４ａに接続されている。
すなわち、ソース電極、ドレイン電極および半導体膜４
ａ内の不純物がドーピングされた領域５ａによりソース
電極部およびドレイン電極部が形成されている。In the TFT portion of the pixel region 115, the first metal film 2 to be the gate electrode 120, the gate insulating film 3, the semiconductor film 4a and the back channel protective film 18 are laminated in this order on the substrate 1. ing. The back channel protective film 18 is made of silicon nitride. In this case, the gate insulating film 3, the semiconductor film 4a, and the back channel protective film 1
8 is formed to have a size smaller than that of the first metal film 2. Openings are formed at two locations in the back channel protective film 18, and the region 5 of the semiconductor film 4a below the openings is formed.
Impurities are doped in a. In addition, each film 2,
3, 4a and 18 are covered with a channel protective film 7 having an opening at the same position as the opening of the back channel protective film 18. A transparent electrode film 14 and a second metal film 15 are sequentially laminated so as to cover the inside of the opening and the opening to form a source electrode and a drain electrode, and an oxide film 16 is formed on the second metal film 15. Has been formed. In the TFT having such a configuration, the source electrode and the drain electrode are respectively connected to the semiconductor film 4a via the impurity-doped region 5a in the semiconductor film 4a.
That is, the source electrode, the drain electrode and the semiconductor film 4
A source electrode portion and a drain electrode portion are formed by the impurity-doped region 5a in a.
【０１６３】以上のように、本実施の形態の表示装置用
基板は、バックチャネル保護膜１８が形成されたチャネ
ルプロテクト型構造を有するＴＦＴを備えている。As described above, the display device substrate of this embodiment is provided with the TFT having the channel protect type structure in which the back channel protective film 18 is formed.
【０１６４】また、画素領域１１５の容量部では、基板
１上に形成されたゲート線１２５たる第１の金属膜２を
覆うようにチャネル保護膜７が形成され、このチャネル
保護膜７上に画素電極１３０たる透明電極膜１４が形成
されている。このように、本実施の形態の表示装置用基
板の容量部においては、蓄積容量電極も兼ねる画素電極
１３０の突出部１３０ａとゲート線１２５との間に容量
が形成される。In the capacitor portion of the pixel region 115, the channel protection film 7 is formed so as to cover the first metal film 2 which is the gate line 125 formed on the substrate 1, and the pixel protection film 7 is formed on the channel protection film 7. The transparent electrode film 14 which is the electrode 130 is formed. As described above, in the capacitor portion of the display device substrate of this embodiment, a capacitor is formed between the projecting portion 130a of the pixel electrode 130 that also serves as the storage capacitor electrode and the gate line 125.
【０１６５】一方、ゲート端子部１２４では、基板１上
に第１の金属膜２と開口部を有するチャネル保護膜７と
が順に形成されており、チャネル保護膜７の開口部内に
は透明電極膜１４が形成されている。On the other hand, in the gate terminal portion 124, the first metal film 2 and the channel protective film 7 having the opening are sequentially formed on the substrate 1, and the transparent electrode film is formed in the opening of the channel protective film 7. 14 is formed.
【０１６６】また、ゲート・ソース接続部１２８では、
基板１上に第１の金属膜２が形成されており、開口部を
有するチャネル保護膜７がこの第１の金属膜２を覆って
いる。チャネル保護膜７上および開口部内には透明電極
膜１４および第２の金属膜１５がこの順に積層されてお
り、第２の金属膜１５上には酸化膜１６が形成されてい
る。In the gate / source connection section 128,
A first metal film 2 is formed on a substrate 1, and a channel protective film 7 having an opening covers the first metal film 2. A transparent electrode film 14 and a second metal film 15 are laminated in this order on the channel protective film 7 and in the opening, and an oxide film 16 is formed on the second metal film 15.
【０１６７】以上のような構成を有する本実施の形態の
表示装置用基板においては、ゲート絶縁膜３と不純物を
含む領域５ａを含む半導体膜４ａが、ゲート電極１２０
となる第１の金属膜２よりも小さな大きさで形成されて
いるため、実施の形態１の表示装置用基板において前述
した効果と同様の効果を得ることが可能である。In the substrate for a display device of the present embodiment having the above-described structure, the gate insulating film 3 and the semiconductor film 4a including the region 5a containing impurities are formed into the gate electrode 120.
Since it is formed with a size smaller than that of the first metal film 2 that becomes, it is possible to obtain the same effects as those described above in the display device substrate of the first embodiment.
【０１６８】次に、本実施の形態に係る表示装置用基板
の製造方法について図２８〜図３３を参照しながら説明
する。図２８（ａ）〜３３（ａ）は、表示装置用基板の
製造工程を模式的に示す平面図である。また、図２８
（ｂ）〜図３３（ｂ）は、表示装置用基板の製造工程を
模式的に示す部分拡大断面図であり、それぞれ図２８
（ａ）〜図３３（ａ）中のＡ−Ａ’線、Ｂ−Ｂ’線、Ｃ
−Ｃ’線およびＤ−Ｄ’線における断面を示している。
なお、図２８（ａ），（ｂ）〜図３３（ａ），（ｂ）に
おいて、図２（ａ），（ｂ）〜図６（ａ），（ｂ）と同
一の符号は同一または相当する部分を示す。Next, a method of manufacturing the display device substrate according to the present embodiment will be described with reference to FIGS. 28 to 33. 28A to 33A are plan views schematically showing the manufacturing process of the display device substrate. In addition, FIG.
(B) -FIG.33 (b) are the partial expanded sectional views which show typically the manufacturing process of the board | substrate for display devices, and are each FIG.
(A) -A 'line in FIG. 33 (a), BB' line, C
The cross section at the -C 'line and the DD' line is shown.
28 (a), (b) to FIG. 33 (a), (b), the same reference numerals as those in FIGS. 2 (a), (b) to 6 (a), (b) are the same or equivalent. Indicates the part to be done.
【０１６９】本実施の形態においては、まず、実施の形
態１の場合と同様に基板１の表面全体に第１の金属膜
２、ゲート絶縁膜３および第１の半導体膜４ａをこの順
で成膜し、その後、さらに第１の半導体膜４ａ上にバッ
クチャネル保護膜１８を成膜する。このバックチャネル
保護膜１８はＰＣＶＤ成膜装置を用いて第１の半導体膜
４ａの成膜後に連続して成膜する。In the present embodiment, first, as in the case of the first embodiment, first metal film 2, gate insulating film 3 and first semiconductor film 4a are formed in this order on the entire surface of substrate 1. After the film is formed, a back channel protective film 18 is further formed on the first semiconductor film 4a. The back channel protective film 18 is continuously formed using the PCVD film forming apparatus after the first semiconductor film 4a is formed.
【０１７０】次に、グレイトーン露光法を用いて第１の
フォト工程を行い、図２８（ｂ）に示すように、ＴＦＴ
部のバックチャネル保護膜１８上に、膜厚の厚い部分４
０ａと膜厚の薄い部分４０ｂとを有するレジスト４０を
形成し、また、容量部のバックチャネル保護膜１８上に
膜厚の薄いレジスト４１を形成する。さらに、ゲート端
子部１２４のバックチャネル保護膜１８上に膜厚の薄い
レジスト４２を形成するとともに、ゲート線・ソース線
接続部のバックチャネル保護膜１８上に膜厚の薄いレジ
スト４３を形成する。そして、これらのレジスト４０〜
４３を用いて第１のエッチング工程を行い、レジスト４
０〜４３で覆われていない領域のバックチャネル保護膜
１８から第１の金属膜２までをエッチングして除去す
る。それにより、図２８（ａ）に示すように、ゲート端
子部１２４に接続されゲート電極１２０も兼ねるゲート
線１２５を形成する。なお、このような第１のエッチン
グ工程は望ましくはドライエッチング装置で一括して行
う。Next, a first photo step is performed by using the gray tone exposure method, and as shown in FIG.
On the back channel protective film 18 of the
A resist 40 having 0a and a thin portion 40b is formed, and a thin resist 41 is formed on the back channel protective film 18 of the capacitor portion. Further, a thin resist 42 is formed on the back channel protective film 18 of the gate terminal portion 124, and a thin resist 43 is formed on the back channel protective film 18 of the gate line / source line connecting portion. And these resists 40-
43 is used to perform the first etching process, and the resist 4
The back channel protective film 18 to the first metal film 2 in the region not covered with 0 to 43 are etched and removed. As a result, as shown in FIG. 28A, a gate line 125 connected to the gate terminal portion 124 and also serving as the gate electrode 120 is formed. In addition, it is desirable that the first etching process as described above be collectively performed by a dry etching apparatus.
【０１７１】上記の第１のエッチング工程終了後、酸素
プラズマ中におけるレジストアッシング等により、膜厚
の薄いレジストの膜厚分だけレジスト４０〜４３を削
る。それにより、図２９（ｂ）に示すように、ＴＦＴ部
にレジスト４０’を残しそれ以外のレジストを除去す
る。そして、このレジスト４０’を用いて第２のエッチ
ング工程を行い、レジスト４０’で覆われていない領域
のバックチャネル保護膜１８からゲート絶縁膜３までを
エッチングして除去する。それにより、ゲート絶縁膜
３，半導体膜４ａおよびバックチャネル保護膜１８を含
む半導体領域１３５をゲート電極１２０上に形成する。
なお、このような第２のエッチング工程は、望ましくは
ドライエッチング装置で一括して行う。上記の第２のエ
ッチング工程終了後、レジスト４０’を剥離して除去す
る。After the above first etching step is completed, the resists 40 to 43 are removed by resist ashing in oxygen plasma or the like by the thickness of the thin resist. As a result, as shown in FIG. 29B, the resist 40 'is left in the TFT portion and the other resists are removed. Then, a second etching step is performed using this resist 40 ', and the back channel protective film 18 to the gate insulating film 3 in the region not covered with the resist 40' are etched and removed. Thereby, the semiconductor region 135 including the gate insulating film 3, the semiconductor film 4a, and the back channel protective film 18 is formed on the gate electrode 120.
It should be noted that such a second etching step is desirably performed collectively by a dry etching apparatus. After the completion of the second etching step, the resist 40 'is peeled off and removed.
【０１７２】続いて、各膜２〜４ａ，１８が形成された
基板１の表面全体にチャネル保護膜７を成膜する。その
後、通常の露光方法を用いて第２のフォト工程を行い、
ＴＦＴ部のソース開口部形成領域およびドレイン開口部
形成領域、ゲート端子部のゲート開口部形成領域、およ
びゲート・ソース接続部のゲート・ソース接続開口部形
成領域に開口部を有する均一な膜厚のレジストをチャネ
ル保護膜７上に形成する。Then, a channel protective film 7 is formed on the entire surface of the substrate 1 on which the films 2 to 4a and 18 are formed. After that, a second photo step is performed using a normal exposure method,
A source opening forming region and a drain opening forming region of the TFT portion, a gate opening forming region of the gate terminal portion, and a gate-source connecting opening forming region of the gate-source connecting portion have openings and have uniform film thickness. A resist is formed on the channel protective film 7.
【０１７３】そして、このレジストを用いて第３のエッ
チング工程を行い、図３０（ｂ）に示すように、ＴＦＴ
部ではレジスト（図示せず）の開口部内のチャネル保護
膜７およびバックチャネル保護膜１８を除去してソース
開口部８およびドレイン開口部９を形成する。また、ゲ
ート端子部ではレジストの開口部内のチャネル保護膜７
を除去してゲート開口部１１を形成する。また、ゲート
・ソース接続部ではレジストの開口部内のチャネル保護
膜７を除去してゲート・ソース接続開口部１２を形成す
る。なお、このような第３のエッチング工程はドライエ
ッチング装置を用いて行う。Then, a third etching step is carried out using this resist, and as shown in FIG.
In the portion, the channel protective film 7 and the back channel protective film 18 in the opening of the resist (not shown) are removed to form the source opening 8 and the drain opening 9. Further, in the gate terminal portion, the channel protective film 7 in the opening of the resist is formed.
Are removed to form the gate opening 11. At the gate / source connection, the channel protection film 7 in the opening of the resist is removed to form the gate / source connection opening 12. Note that such a third etching step is performed using a dry etching device.
【０１７４】次に、図３１（ｂ）に示すように、ＴＦＴ
部のソース開口部８およびドレイン開口部９の下部の第
１の半導体膜４の領域５ａにプラズマドーピング法やイ
オン注入法により不純物としてリンをドーピングし、こ
の領域５ａの半導体膜４ａを自己整合的に改質して不純
物を含む領域５ａとする。その後、レジスト（図示せ
ず）を剥離して除去する。Next, as shown in FIG. 31B, the TFT
Of the first semiconductor film 4 below the source opening 8 and the drain opening 9 of the above portion is doped with phosphorus as an impurity by a plasma doping method or an ion implantation method, and the semiconductor film 4a in this area 5a is self-aligned. To be a region 5a containing impurities. Then, the resist (not shown) is peeled off and removed.
【０１７５】続いて、各膜２，３，４ａ，１８が形成さ
れた基板１の表面全体に透明電極膜１４および第２の金
属膜１５をこの順で成膜する。その後、グレイトーン露
光法を用いた第３のフォト工程を行い、図３２（ｂ）に
示すように、開口部１１６を有する膜厚の厚い部分４４
ａをＴＦＴ部の第２の金属膜１５上に有するとともにこ
の部分と連続して膜厚の薄い部分４４ｂを画素部および
容量部の第２の金属膜１５上に有するレジスト４４を形
成する。また、ゲート端子部の第２の金属膜１５上に膜
厚の薄いレジスト４５を形成するとともに、ソース端子
部には膜厚の厚い部分４６ａと膜厚の薄い部分４６ｂと
から構成されるレジスト４６を形成する。さらに、ゲー
ト・ソース接続部の第２の金属膜１５上に膜厚の厚いレ
ジスト４７を形成する。Subsequently, the transparent electrode film 14 and the second metal film 15 are formed in this order on the entire surface of the substrate 1 on which the films 2, 3, 4a and 18 are formed. After that, a third photo step using a gray tone exposure method is performed, and as shown in FIG. 32B, a thick portion 44 having an opening 116.
A resist 44 is formed which has a on the second metal film 15 of the TFT portion and has a thin portion 44b continuous with this portion on the second metal film 15 of the pixel portion and the capacitor portion. In addition, a thin resist 45 is formed on the second metal film 15 of the gate terminal portion, and a resist 46 including a thick portion 46a and a thin portion 46b is formed in the source terminal portion. To form. Further, a thick resist 47 is formed on the second metal film 15 in the gate / source connection portion.
【０１７６】そして、これらのレジスト４４〜４７を用
いて、第４のエッチング工程を行う。第４のエッチング
工程においては、ＴＦＴ部、画素部、容量部、ゲート端
子部、ソース端子部およびゲート・ソース接続部におい
て、レジスト４４〜４７で覆われていない領域の透明電
極膜１４および第２の金属膜１５を除去する。それによ
り、図３２（ａ）に示すように、ＴＦＴ部においてソー
ス電極およびドレイン電極を形成してＴＦＴ１２９を形
成するとともに、ソース端子部１２６に接続されたソー
ス線１２７、ゲート・ソース接続部１２８、および、突
出部１３０ａを有しこの部分が蓄積容量電極も兼ねる画
素電極１３０を形成する。このような第４のエッチング
工程は、ドライエッチング装置を用いて行うのが好まし
いが、第２の金属膜１５のエッチングをドライエッチン
グ装置を用いて行いかつ透明電極膜１４のエッチングを
ウエットエッチング装置を用いて行ってもよい。Then, a fourth etching step is carried out using these resists 44 to 47. In the fourth etching step, in the TFT portion, the pixel portion, the capacitor portion, the gate terminal portion, the source terminal portion and the gate-source connecting portion, the transparent electrode film 14 and the second portion in the region not covered with the resists 44 to 47 are formed. The metal film 15 is removed. Thereby, as shown in FIG. 32A, the source electrode and the drain electrode are formed in the TFT portion to form the TFT 129, and the source line 127 connected to the source terminal portion 126, the gate-source connecting portion 128, Further, the pixel electrode 130 which has the protruding portion 130a and also serves as the storage capacitor electrode is formed. The fourth etching step as described above is preferably performed using a dry etching apparatus, but the second metal film 15 is etched using a dry etching apparatus and the transparent electrode film 14 is etched using a wet etching apparatus. You may use it.
【０１７７】上記の第４のエッチング工程終了後、酸素
プラズマにおけるレジストアッシング等により、膜厚の
薄いレジストの膜厚分だけレジスト４４〜４７を削る。
それにより、図３３（ｂ）に示すように、開口部１１６
を有するレジスト４４’をＴＦＴ部に残すとともに、ソ
ース端子部にレジスト４６’を、また、ゲート・ソース
接続部にレジスト４７’を残し、それ以外のレジストを
除去する。そして、この残ったレジスト４４’，４
６’，４７’を用いて第５のエッチング工程を行い、レ
ジスト４４’，４６’，４７’で覆われていない領域の
第２の金属膜１５をエッチングして除去する。この第５
のエッチング工程はドライエッチング装置を用いて行
う。After the fourth etching step is finished, the resists 44 to 47 are removed by the resist ashing in oxygen plasma or the like by the thickness of the thin resist.
Thereby, as shown in FIG. 33B, the opening 116
While leaving the resist 44 'having the resist in the TFT portion, the resist 46' is left in the source terminal portion, the resist 47 'is left in the gate / source connecting portion, and the other resists are removed. Then, the remaining resists 44 ', 4
A fifth etching step is performed using 6'and 47 ', and the second metal film 15 in the regions not covered with the resists 44', 46 'and 47' is etched and removed. This fifth
The etching step is performed using a dry etching device.
【０１７８】第５のエッチング工程終了後、レジスト４
４’，４６’，４７’を剥離して除去する。そして、第
２の金属膜１５の表面および半導体分離部１３の第１の
金属膜２の表面にプラズマ酸化等により酸化膜１６を形
成する。After completion of the fifth etching step, the resist 4
4 ', 46', 47 'are peeled off and removed. Then, an oxide film 16 is formed on the surface of the second metal film 15 and the surface of the first metal film 2 of the semiconductor isolation portion 13 by plasma oxidation or the like.
【０１７９】以上のようにして、図２７に示す表示装置
用基板が製造される。As described above, the display device substrate shown in FIG. 27 is manufactured.
【０１８０】なお、本実施の形態の表示装置用基板の製
造時においても、第１の実施の形態の表示装置用基板の
製造時と同様、大きなアレイ基板上に表示装置用基板を
複数枚作製し、最終的にこれらを個々の基板に分割す
る。この分割の際にはゲート・ソース接続部１２８を切
断して除去する。Even when the display device substrate of this embodiment is manufactured, a plurality of display device substrates are manufactured on a large array substrate as in the case of manufacturing the display device substrate of the first embodiment. Finally, these are divided into individual substrates. At the time of this division, the gate / source connection portion 128 is cut and removed.
【０１８１】以上のように、本実施の形態の表示装置用
基板の製造方法によれば、第１のフォト工程および第３
のフォト工程においてグレイトーン露光法を用いるた
め、３回のフォト工程のみで表示装置用基板を製造する
ことができる。このため、本実施の形態においては、実
施の形態１と同様の効果が得られる。
（実施の形態１０）本発明の実施の形態１０に係る表示
装置用基板の製造方法について図３４〜図３９を参照し
ながら説明する。図３４（ａ）〜図３９（ａ）は、表示
装置用基板の製造工程を模式的に示す平面図である。ま
た、図３４（ｂ）〜図３９（ｂ）は、表示装置用基板の
製造工程を模式的に示す部分拡大断面図であり、それぞ
れ図３３４（ａ）〜図３９（ａ）中のＡ−Ａ’線、Ｂ−
Ｂ’線、Ｃ−Ｃ’線およびＤ−Ｄ’線における断面を示
している。なお、図３４（ａ），（ｂ）〜図３９
（ａ），(ｂ）において、図２８（ａ），（ｂ）〜図３
３（ａ），（ｂ）と同一の符号は、同一または相当する
部分を示す。As described above, according to the method of manufacturing the display device substrate of the present embodiment, the first photo process and the third photo process are performed.
Since the gray-tone exposure method is used in the photo step, the display device substrate can be manufactured by only three photo steps. Therefore, in the present embodiment, the same effect as in the first embodiment can be obtained. (Embodiment 10) A method of manufacturing a display device substrate according to Embodiment 10 of the present invention will be described with reference to FIGS. 34 to 39. 34A to 39A are plan views schematically showing the manufacturing process of the display device substrate. In addition, FIGS. 34B to 39B are partially enlarged cross-sectional views schematically showing the manufacturing process of the display device substrate, and are taken along line A- in FIGS. 334A to 39A, respectively. A'line, B-
The cross sections at the B ′ line, the C-C ′ line, and the D-D ′ line are shown. Note that FIGS. 34A and 34B to FIG.
28 (a), (b) to FIG.
The same reference numerals as those in 3 (a) and 3 (b) indicate the same or corresponding portions.
【０１８２】本実施の形態の製造方法は、実施の形態９
で第１および第３のフォト工程においてグレイトーン露
光法を用いることにより製造工程上合計３回のフォト工
程で表示装置用基板を製造したところを、通常の露光方
法すなわち露光および未露光の２種類の露光状態を用い
て均一な膜厚のレジストを形成する方法を用いることに
より合計５回のフォト工程で表示装置用基板を製造する
点を除いて、実施の形態９の方法と同様である。The manufacturing method of the present embodiment is the same as that of the ninth embodiment.
In the first and third photo steps, the gray-tone exposure method is used to manufacture the display device substrate by a total of three photo steps in the manufacturing process. The method is the same as the method of the ninth embodiment, except that the substrate for a display device is manufactured by a total of five photo processes by using the method of forming a resist having a uniform film thickness using the exposure state.
【０１８３】すなわち、本実施の形態においては、図３
４（ｂ）に示すように、第１のフォト工程において、通
常の露光方法により均一な膜厚のレジスト８４〜８７を
ＴＦＴ部、容量部、ゲート端子部およびゲート・ソース
接続部のバックチャネル保護膜１８上にそれぞれ形成す
る。そして、第１のエッチング工程において、レジスト
８４〜８７で覆われていない領域すなわち画素部および
ソース端子部のバックチャネル保護膜１８から第１の金
属膜２までをエッチングにより除去し、その後、レジス
ト８４〜８７を剥離して除去する。それにより、図３４
（ａ）に示すように、ゲート端子部１２４に接続されゲ
ート電極１２０も兼ねるゲート線１２５を形成する。That is, in the present embodiment, FIG.
As shown in FIG. 4 (b), in the first photo step, the resists 84 to 87 having a uniform film thickness are protected by the normal exposure method to protect the TFT section, the capacitor section, the gate terminal section, and the gate-source connecting section from the back channel. Each is formed on the film 18. Then, in the first etching step, the regions not covered with the resists 84 to 87, that is, the back channel protective film 18 in the pixel portion and the source terminal portion to the first metal film 2 are removed by etching, and then the resist 84 is removed. ~ 87 is peeled off and removed. As a result, FIG.
As shown in (a), a gate line 125 connected to the gate terminal portion 124 and also serving as the gate electrode 120 is formed.
【０１８４】次に、通常の露光方法を用いて第２のフォ
ト工程を行い、図３５（ｂ）に示すように、均一な膜厚
を有するレジスト８８をＴＦＴ部に形成する。そして、
このレジスト８８を用いて第２のエッチング工程を行
う。それにより、ＴＦＴ部においてレジスト８８で覆わ
れていない領域のバックチャネル保護膜１８からゲート
絶縁膜３までを除去してゲート電極１２０上に半導体領
域１３５を形成するとともに、容量部、ゲート端子部お
よびゲート・ソース接続部においてバックチャネル保護
膜１８からゲート絶縁膜３までを除去する。Then, a second photo step is performed by using a normal exposure method to form a resist 88 having a uniform film thickness on the TFT portion as shown in FIG. 35 (b). And
A second etching step is performed using this resist 88. As a result, the semiconductor layer 135 is formed on the gate electrode 120 by removing from the back channel protective film 18 to the gate insulating film 3 in the area not covered with the resist 88 in the TFT portion, and the capacitor portion, the gate terminal portion, and The back channel protective film 18 to the gate insulating film 3 are removed at the gate / source connection portion.
【０１８５】続いて、実施の形態９と同様の方法により
チャネル保護膜７を形成した後、第３のフォト工程を行
う。本実施の形態の第３のフォト工程は、実施の形態９
の図３０において説明した第２のフォト工程と同様の方
法により行う。そして、図３６（ｂ）に示すように、こ
こで形成したレジスト（図示せず）を用いて第３のエッ
チング工程を行う。それにより、ＴＦＴ部において所定
領域の保護膜７およびバックチャネル保護膜１８を除去
してソース開口部８およびドレイン開口部９を形成し、
また、ゲート端子部およびゲート・ソース接続部におい
て所定領域のチャネル保護膜７を除去してゲート開口部
１１およびゲート・ソース接続開口部１２を形成する。Subsequently, after forming the channel protection film 7 by the same method as in Embodiment 9, the third photo process is performed. The third photo step of this embodiment is the same as that of Embodiment 9.
30 is performed by the same method as the second photo step described in FIG. Then, as shown in FIG. 36B, a third etching step is performed using the resist (not shown) formed here. As a result, the protective film 7 and the back channel protective film 18 in the predetermined region are removed in the TFT section to form the source opening 8 and the drain opening 9,
Further, the channel protection film 7 in a predetermined region is removed in the gate terminal portion and the gate / source connection portion to form the gate opening 11 and the gate / source connection opening 12.
【０１８６】そして、図３７（ｂ）に示すように、実施
の形態９の図３１において前述した方法と同様の方法に
より、ソース開口部８およびドレイン開口部９の下部に
位置する第１の半導体膜４ａの領域５ａを自己整合的に
改質して不純物を含む半導体領域５ａとする。Then, as shown in FIG. 37 (b), the first semiconductor located under the source opening 8 and the drain opening 9 is formed by the same method as that described in FIG. 31 of the ninth embodiment. The region 5a of the film 4a is reformed in a self-aligned manner to be a semiconductor region 5a containing impurities.
【０１８７】続いて、実施の形態９において前述した方
法により透明電極膜１４および第２の金属膜１５をこの
順で成膜する。そして、通常の露光方法を用いた第４の
フォト工程を行い、図３８（ｂ）に示すようにＴＦＴ部
に開口部１１６を有し均一な膜厚を有するレジスト８９
をＴＦＴ部、画素部および容量部に渡って第２の金属膜
１５上に形成するとともに、ゲート端子部、ソース端子
部およびゲート・ソース接続部に均一な膜厚を有するレ
ジスト９０〜９２をそれぞれ形成する。そして、これら
のレジスト８９〜９２を用いて第４のエッチング工程を
行い、レジスト８９〜９２で覆われていない領域の透明
電極膜１４および第２の金属膜１５を除去する。その
後、レジスト８９〜９２を剥離して除去する。それによ
り、図３８（ａ）に示すように、ＴＦＴ部においてソー
ス電極およびドレイン電極を形成してＴＦＴ１２９を形
成するとともに、ソース端子部１２６に接続されたソー
ス線１２７、ゲート・ソース接続部１２８、および突出
部１３０ａが蓄積容量電極を兼ねる画素電極１３０を形
成する。Subsequently, the transparent electrode film 14 and the second metal film 15 are formed in this order by the method described in the ninth embodiment. Then, a fourth photo step using a normal exposure method is performed, and as shown in FIG. 38B, a resist 89 having an opening 116 in the TFT section and having a uniform film thickness.
Is formed on the second metal film 15 over the TFT part, the pixel part and the capacitor part, and resists 90 to 92 having a uniform film thickness are respectively formed on the gate terminal part, the source terminal part and the gate-source connecting part. Form. Then, a fourth etching step is performed using these resists 89 to 92 to remove the transparent electrode film 14 and the second metal film 15 in the regions not covered with the resists 89 to 92. After that, the resists 89 to 92 are peeled off and removed. As a result, as shown in FIG. 38A, the source electrode and the drain electrode are formed in the TFT portion to form the TFT 129, and the source line 127 connected to the source terminal portion 126, the gate-source connecting portion 128, And the protrusion 130a forms the pixel electrode 130 which also serves as the storage capacitor electrode.
【０１８８】さらに、通常の露光方法を用いて第５のフ
ォト工程を行い、図３９（ｂ）に示すように、開口部１
１６を有し均一な膜厚を有するレジスト９３をＴＦＴ部
の第２の金属膜１５上に形成するとともに、ソース端子
部１２６およびゲート・ソース接続部１２８の第２の金
属膜１５上に均一な膜厚を有するレジスト９４，９５を
それぞれ形成する。そして、これらのレジスト９３〜９
５を用いて、レジスト９３〜９５で覆われていない領域
の第２の金属膜１５を除去する。Further, a fifth photo step is performed by using a normal exposure method, and as shown in FIG.
16 and a resist 93 having a uniform film thickness are formed on the second metal film 15 of the TFT section, and at the same time, on the second metal film 15 of the source terminal section 126 and the gate / source connecting section 128. Resists 94 and 95 having a film thickness are formed respectively. And these resists 93 to 9
5 is used to remove the second metal film 15 in the region not covered with the resists 93 to 95.
【０１８９】以上のように、本実施の形態の方法によれ
ば、実施の形態９の表示装置用基板を製造することが可
能となる。このような本実施の形態においては、実施の
形態２において前述した効果と同様の効果が得られる。
（実施の形態１１）図４０は本発明の実施の形態１１に
係る表示装置用基板の構成を説明するための模式図であ
り、図４０（ａ）は表示装置用基板の模式的な平面図を
示しており、図４０（ｂ）は図４０（ａ）のＡ−Ａ’
線、Ｂ−Ｂ’線、Ｃ−Ｃ’線およびＤ−Ｄ’線における
部分拡大断面図を示している。なお、図４０（ａ），
（ｂ）において、図２７（ａ），（ｂ）と同一の符号は
同一または相当する部分を示す。As described above, according to the method of the present embodiment, it is possible to manufacture the display device substrate of the ninth embodiment. In this embodiment as described above, the same effects as those described above in the second embodiment can be obtained. (Embodiment 11) FIG. 40 is a schematic diagram for explaining the structure of a display device substrate according to an eleventh embodiment of the present invention, and FIG. 40 (a) is a schematic plan view of the display device substrate. 40 (b), and FIG. 40 (b) is AA ′ of FIG. 40 (a).
The partial expanded sectional view in the line, BB 'line, CC' line, and DD 'line is shown. Note that FIG.
In FIG. 27B, the same symbols as those in FIGS. 27A and 27B indicate the same or corresponding portions.
【０１９０】図４０（ａ）に示すように、平面視におい
て、本実施の形態の表示装置用基板は、画素領域１１５
において、突出部１３０ａが形成される代わりにゲート
線１２５の広い範囲に渡って蓄積容量電極も兼ねる画素
電極１３０が形成されており、よって、画素電極１３０
の面積が図２７の実施の形態９の表示装置用基板の画素
電極１３０に比べて大きい点を除いて、実施の形態９と
同様の構成を有する。このように本実施の形態の表示装
置において画素電極１３０の面積を大きくすることがで
きるのは、以下の断面視において説明するように平坦化
膜１７が形成されるためである。As shown in FIG. 40A, in a plan view, the display device substrate of the present embodiment has a pixel region 115.
In place of forming the protrusion 130 a, the pixel electrode 130 that also serves as a storage capacitor electrode is formed over a wide range of the gate line 125, and thus the pixel electrode 130 is formed.
27 has the same configuration as that of the ninth embodiment except that the area is larger than that of the pixel electrode 130 of the display device substrate of the ninth embodiment in FIG. In this way, the area of the pixel electrode 130 can be increased in the display device of the present embodiment because the planarizing film 17 is formed as described in the following cross-sectional view.
【０１９１】図４０（ｂ）に示すように、本実施の形態
の表示装置用基板のＴＦＴ部は、チャネル保護膜７上に
平坦化膜１７が積層された点を除いて、図２７（ｂ）に
示す実施の形態９のＴＦＴ部と同様の構造を有する。ま
た、画素部においては、基板１上にチャネル保護膜７、
平坦化膜１７および画素電極たる透明電極膜７が順次積
層されている。また、容量部においては、平坦化膜１７
を介してチャネル保護膜７上に蓄積容量電極も兼ねる画
素電極１３０たる透明電極膜１４が形成された点を除い
て実施の形態９の容量部と同様の構造を有する。ゲート
端子部１２４およびゲート・ソース接続部１２８は、チ
ャネル保護膜７上に平坦化膜１７が形成された点を除い
て実施の形態９と同様の構造を有しており、また、ソー
ス端子部１２６は実施の形態９と同様の構造を有してい
る。As shown in FIG. 40 (b), the TFT portion of the display device substrate of the present embodiment is different from that shown in FIG. 27 (b) except that the planarizing film 17 is laminated on the channel protective film 7. ) Has the same structure as the TFT section of the ninth embodiment shown in FIG. In the pixel portion, the channel protection film 7 is formed on the substrate 1.
The flattening film 17 and the transparent electrode film 7 serving as a pixel electrode are sequentially stacked. Further, in the capacitor portion, the flattening film 17
It has the same structure as the capacitance section of the ninth embodiment except that the transparent electrode film 14 serving as the pixel electrode 130 also serving as the storage capacitance electrode is formed on the channel protection film 7 via the. The gate terminal portion 124 and the gate / source connection portion 128 have the same structure as that of the ninth embodiment except that the planarization film 17 is formed on the channel protection film 7, and the source terminal portion is also formed. 126 has the same structure as in the ninth embodiment.
【０１９２】以上のような構成を有する本実施の形態の
表示装置用基板では、ＴＦＴ部において、ゲート絶縁膜
３および半導体領域４ａおよびバックチャネル保護膜１
８が、ゲート電極１２０となる第１の金属膜２よりも小
さな大きさで形成されるため、実施の形態１において前
述した効果と同様の効果が得られる。In the display device substrate of the present embodiment having the above-described structure, the gate insulating film 3, the semiconductor region 4a and the back channel protective film 1 are formed in the TFT portion.
Since 8 is formed with a size smaller than that of the first metal film 2 to be the gate electrode 120, the same effects as those described above in the first embodiment can be obtained.
【０１９３】また、本実施の形態の表示装置用基板は、
平坦化膜１７を形成することにより画素領域１１５の開
口率が向上したＨＡ（High Aperture)構造となるため、
実施の形態３において前述した効果と同様の効果が得ら
れる。Further, the display device substrate of this embodiment is
By forming the flattening film 17, an HA (High Aperture) structure in which the aperture ratio of the pixel region 115 is improved is obtained.
The same effects as the effects described above in the third embodiment can be obtained.
【０１９４】次に、本実施の形態に係る表示装置用基板
の製造方法を図４１〜図４６を参照しながら説明する。
図４１（ａ）〜図４６（ａ）は、表示装置用基板の製造
工程を模式的に示す平面図である。また、図４１（ｂ）
〜図４６（ｂ）は、表示装置用基板の製造工程を模式的
に示す部分拡大断面図であり、それぞれ図４１（ａ）〜
図４６（ａ）中のＡ−Ａ’線、Ｂ−Ｂ’線、Ｃ−Ｃ’線
およびＤ−Ｄ’線における断面を示している。なお、図
４１（ａ），（ｂ）〜図４６（ａ），（ｂ）において、
図２８（ａ），（ｂ）〜図３３（ａ），（ｂ）と同一の
符号は同一または相当する部分を示す。Next, a method of manufacturing the display device substrate according to the present embodiment will be described with reference to FIGS.
41 (a) to 46 (a) are plan views schematically showing the manufacturing process of the display device substrate. Also, FIG. 41 (b)
~ Fig. 46 (b) is a partially enlarged cross-sectional view schematically showing the manufacturing process of the display device substrate, and Fig. 41 (a) ~.
46A shows a cross section taken along the line AA ′, the line BB ′, the line CC ′, and the line DD ′ in FIG. 41 (a) and (b) to FIGS. 46 (a) and (b),
28 (a), (b) to FIG. 33 (a), (b), the same reference numerals indicate the same or corresponding portions.
【０１９５】本実施の形態の表示装置用基板の製造方法
は、平坦化膜を形成しこの平坦化膜上に画素電極を形成
する点のみが実施の形態９の製造方法と異なる。以下、
本実施の形態の表示装置用基板の製造方法について説明
する。The manufacturing method of the display device substrate of the present embodiment is different from the manufacturing method of the ninth embodiment only in that a flattening film is formed and a pixel electrode is formed on the flattening film. Less than,
A method for manufacturing the display device substrate of the present embodiment will be described.
【０１９６】本実施の形態の製造方法における図４１
（ａ），（ｂ）〜図４２（ａ），(ｂ）の工程は、実施
の形態１２の図２８（ａ），（ｂ）〜図２９（ａ），
（ｂ）の工程と同様である。FIG. 41 in the manufacturing method of the present embodiment.
The steps of (a), (b) to FIG. 42 (a), (b) are the same as those of FIG. 28 (a), (b) to FIG.
This is the same as the step (b).
【０１９７】本実施の形態の製造方法においては、図４
２（ａ），（ｂ）に示す工程を終えた後、各膜２〜４
ａ，１８が形成された基板１の表面全体にチャネル保護
膜７と平坦化膜１７とをこの順で成膜する。平坦化膜１
７の成膜方法は実施の形態３で前述した通りである。こ
のようにしてチャネル保護膜７および平坦化膜１７を形
成した後、ソース端子部に開口部が形成された点を除い
て実施の形態９の図３０で前述したレジストと同様のパ
ターンを有するレジストを第２のフォト工程において平
坦化膜１７上に形成し、これを用いて第３のエッチング
工程を行う。それにより、図４３（ａ)，（ｂ）に示す
ように、ＴＦＴ部において所定領域の平坦化膜１７およ
びチャネル保護膜７を除去してソース開口部８およびド
レイン開口部９を形成し、また、ゲート端子部において
所定領域の平坦化膜１７およびチャネル保護膜７を除去
してゲート開口部１１を形成するとともに、ソース端子
部において全面の平坦化膜１７およびチャネル保護膜７
を除去する。また、ゲート・ソース接続部において所定
領域の平坦化膜１７およびチャネル保護膜７を除去して
ゲート・ソース接続開口部１２を形成する。これらのエ
ッチングはドライエッチング装置を用いて行う。In the manufacturing method of the present embodiment, as shown in FIG.
2 (a), (b) after finishing the process, each film 2-4
The channel protection film 7 and the planarization film 17 are formed in this order on the entire surface of the substrate 1 on which a and 18 are formed. Flattening film 1
The film forming method of No. 7 is as described above in the third embodiment. After forming the channel protective film 7 and the flattening film 17 in this way, a resist having the same pattern as the resist described in FIG. 30 of the ninth embodiment except that an opening is formed in the source terminal portion. Are formed on the flattening film 17 in the second photo process, and the third etching process is performed using the film. Thereby, as shown in FIGS. 43A and 43B, the flattening film 17 and the channel protective film 7 in a predetermined region are removed in the TFT part to form the source opening 8 and the drain opening 9, and , The gate opening 11 is formed by removing the flattening film 17 and the channel protective film 7 in a predetermined region in the gate terminal portion, and the flattening film 17 and the channel protective film 7 are entirely formed in the source terminal portion.
To remove. Further, the flattening film 17 and the channel protection film 7 in a predetermined region in the gate / source connection portion are removed to form the gate / source connection opening 12. These etchings are performed using a dry etching device.
【０１９８】次に、図４４（ｂ）に示すように、実施の
形態９の図３１において前述した方法と同様の方法によ
り、ＴＦＴ部のソース開口部８およびドレイン開口部９
の下部の第１の半導体膜４ａの領域５ａを自己整合的に
改質して不純物を含む半導体領域５ａとする。その後、
レジスト（図示せず）を剥離して除去する。Next, as shown in FIG. 44B, the source opening 8 and the drain opening 9 of the TFT section are formed by the same method as that described in FIG. 31 of the ninth embodiment.
The region 5a of the first semiconductor film 4a underneath is reformed in a self-aligned manner to be a semiconductor region 5a containing impurities. afterwards,
The resist (not shown) is peeled off and removed.
【０１９９】次に、各膜２，３，４ａ，７，１７，１８
が形成された基板１の表面全体に透明電極１４および第
２の金属膜１５をこの順で成膜し、その後、グレイトー
ン露光を用いた第３のフォト工程を行う。それにより、
図４５（ｂ）に示すように、ＴＦＴ部の第２の金属膜１
５上に開口部と膜厚の厚い部分４８ａとを有しかつ残り
のＴＦＴ部から画素部および容量部にかけて第２の金属
膜１５上に膜厚の薄い部分４８ｂを有するレジスト４８
を形成する。また、ゲート端子部の第２の金属膜１５上
に膜厚の薄いレジスト４９を形成する。また、ソース端
子部の第２の金属膜１５上に、膜厚の厚い部分５０ａと
膜厚の薄い部分５０ｂとから構成されるレジスト５０を
形成する。さらに、ゲート・ソース接続部の第２の金属
膜１５上に膜厚の厚いレジスト５１を形成する。Next, each film 2, 3, 4a, 7, 17, 18
The transparent electrode 14 and the second metal film 15 are formed in this order on the entire surface of the substrate 1 on which the film has been formed, and then a third photo step using gray tone exposure is performed. Thereby,
As shown in FIG. 45B, the second metal film 1 of the TFT section
A resist 48 having an opening and a thick portion 48a on the second metal film 5 and a thin portion 48b on the second metal film 15 from the remaining TFT portion to the pixel portion and the capacitance portion.
To form. Further, a thin resist 49 is formed on the second metal film 15 in the gate terminal portion. Further, a resist 50 including a thick portion 50a and a thin portion 50b is formed on the second metal film 15 of the source terminal portion. Further, a thick resist 51 is formed on the second metal film 15 in the gate / source connection portion.
【０２００】そして、これらのレジスト４８〜５１を用
いて第４のエッチング工程を行う。第４のエッチング工
程においては、ＴＦＴ部、画素部、容量部、ゲート端子
部、ソース端子部およびゲート・ソース接続部におい
て、レジスト４８〜５１で覆われていない領域の透明電
極膜１４および第２の金属膜１５を除去する。それによ
り、図４５（ａ）に示すように、ＴＦＴ部においてソー
ス電極およびドレイン電極を形成してＴＦＴ１２９を形
成するとともに、ソース端子部１２６に接続されたソー
ス線１２７、ゲート・ソース接続部１２８および蓄積容
量電極も兼ねる画素電極１３０を形成する。このような
第４のエッチング工程は、ドライエッチング装置を用い
て行うのが好ましいが、第２の金属膜１５のエッチング
をドライエッチング装置を用いて行い、透明電極膜１４
のエッチングをウエットエッチング装置を用いて行って
もよい。Then, a fourth etching step is performed using these resists 48 to 51. In the fourth etching step, in the TFT part, the pixel part, the capacitor part, the gate terminal part, the source terminal part and the gate-source connecting part, the transparent electrode film 14 and the second part in the region not covered with the resists 48 to 51 are formed. The metal film 15 is removed. Thereby, as shown in FIG. 45A, the source electrode and the drain electrode are formed in the TFT portion to form the TFT 129, and the source line 127 connected to the source terminal portion 126, the gate-source connecting portion 128, and A pixel electrode 130 that also serves as a storage capacitor electrode is formed. The fourth etching step as described above is preferably performed by using a dry etching apparatus, but the second metal film 15 is etched by using a dry etching apparatus, and the transparent electrode film 14 is formed.
Etching may be performed using a wet etching device.
【０２０１】上記の第４のエッチング工程終了後、酸素
プラズマにおけるレジストアッシング等により、膜厚の
薄いレジストの膜厚分だけレジスト４８〜５１を削る。
それにより、図４６（ｂ）に示すように、レジスト４
８’をＴＦＴ部に残すとともにソース端子部１２６にレ
ジスト５０’およびゲート・ソース接続部１２８にレジ
スト５１’をそれぞれ残し、それ以外のレジストを除去
する。そして、この残ったレジスト４８’，５０’，５
１’を用いて第５のエッチング工程を行い、レジスト４
８’，５０’，５１’で覆われていない領域の第２の金
属膜１５をエッチングして除去する。この第５のエッチ
ング工程はドライエッチング装置を用いて行う。第５の
エッチング工程終了後、レジスト４８’，５０’，５
１’を剥離して除去する。After the above fourth etching step is completed, the resists 48 to 51 are removed by resist ashing in oxygen plasma or the like by the thickness of the thin resist.
As a result, as shown in FIG.
8'is left in the TFT portion, the resist 50 'is left in the source terminal portion 126, the resist 51' is left in the gate / source connecting portion 128, and the other resists are removed. Then, the remaining resists 48 ', 50', 5
1 ′ is used to perform the fifth etching step, and the resist 4
The second metal film 15 in the regions not covered with 8 ', 50', 51 'is etched and removed. This fifth etching step is performed using a dry etching device. After completion of the fifth etching step, resists 48 ', 50', 5
1'is peeled and removed.
【０２０２】以上のようにして、本実施の形態の方法に
よれば、図４０の表示装置用基板が製造される。As described above, according to the method of the present embodiment, the display device substrate shown in FIG. 40 is manufactured.
【０２０３】このような本実施の形態の製造方法によれ
ば、実施の形態９の表示装置用基板の製造方法において
前述した効果が得られるとともに、平坦化膜１７を形成
することにより画素領域１１５の開口率が向上したＨＡ
（High Aperture）構造を有する表示装置用基板を製造
することが可能となるため実施の形態３において前述し
た効果と同様の効果が得られる。
（実施の形態１２）本発明の実施の形態１２に係る表示
装置用基板の製造方法について図４７〜図５２を参照し
ながら説明する。図４７（ａ）〜図５２（ａ）は、表示
装置用基板の製造工程を模式的に示す平面図である。ま
た、図４７(ｂ）〜図５２（ｂ）は、表示装置用基板の
製造工程を模式的に示す部分拡大断面図であり、それぞ
れ図４７（ａ）〜図５２（ａ）中のＡ−Ａ’線、Ｂ−
Ｂ’線、Ｃ−Ｃ’線およびＤ−Ｄ’線における断面を示
している。なお、図４７（ａ），（ｂ）〜図５２
（ａ），（ｂ）において、図４１（ａ），（ｂ）〜図４
６（ａ），（ｂ）と同一の符号は、同一または相当する
部分を示す。According to the manufacturing method of the present embodiment as described above, the above-described effect is obtained in the manufacturing method of the display device substrate of the ninth embodiment, and the pixel region 115 is formed by forming the flattening film 17. HA with improved aperture ratio
Since it becomes possible to manufacture a display device substrate having a (High Aperture) structure, the same effects as the effects described above in the third embodiment can be obtained. (Embodiment 12) A method for manufacturing a display device substrate according to Embodiment 12 of the present invention will be described with reference to FIGS. 47 to 52. 47 (a) to 52 (a) are plan views schematically showing the manufacturing process of the display device substrate. 47 (b) to FIG. 52 (b) are partially enlarged cross-sectional views schematically showing the manufacturing process of the display device substrate, taken along line A- in FIG. 47 (a) to FIG. 52 (a), respectively. A'line, B-
The cross sections at the B ′ line, the C-C ′ line, and the D-D ′ line are shown. Note that FIGS. 47A and 47B to FIG.
41 (a) and 41 (b) to FIG.
The same reference numerals as 6 (a) and 6 (b) indicate the same or corresponding portions.
【０２０４】本実施の形態の方法は、実施の形態１１で
第１および第３のフォト工程においてグレイトーン露光
法を用いることにより製造工程上合計３回のフォト工程
で表示装置用基板を製造したところを、通常の露光方法
により均一な膜厚のレジストを形成する方法を用いて合
計５回のフォト工程で表示装置用基板を製造する点を除
いて、実施の形態１１の方法と同様である。According to the method of the present embodiment, the gray-tone exposure method is used in the first and third photo steps in the eleventh embodiment to manufacture the display device substrate by a total of three photo steps in the manufacturing process. However, it is the same as the method of the eleventh embodiment except that the substrate for a display device is manufactured by a total of five photo processes using a method of forming a resist having a uniform film thickness by an ordinary exposure method. .
【０２０５】すなわち、本実施の形態においては、図４
７（ｂ）に示すように、第１のフォト工程において、通
常の露光方法により均一な膜厚のレジスト８４〜８７を
ＴＦＴ部、容量部、ゲート端子部およびゲート・ソース
接続部のバックチャネル保護膜１８上にそれぞれ形成す
る。そして、第１のエッチング工程において、レジスト
８４〜８７で覆われていない領域のバックチャネル保護
膜１８から第１の金属膜２までをエッチングにより除去
し、その後、レジスト８４〜８７を剥離して除去する。
それにより、図４７（ａ）に示すように、ゲート端子部
１２４に接続されたゲート電極１２０も兼ねるゲート線
１２５を形成する。That is, in the present embodiment, FIG.
As shown in FIG. 7 (b), in the first photo step, the resists 84 to 87 having a uniform film thickness are protected by the normal exposure method to protect the TFT section, the capacitor section, the gate terminal section, and the gate-source connecting section from the back channel. Each is formed on the film 18. Then, in the first etching step, the back channel protective film 18 to the first metal film 2 in the region not covered with the resists 84 to 87 are removed by etching, and then the resists 84 to 87 are peeled and removed. To do.
Thereby, as shown in FIG. 47A, a gate line 125 which also serves as the gate electrode 120 connected to the gate terminal portion 124 is formed.
【０２０６】次に、通常の露光方法を用いて第２のフォ
ト工程を行い、図４８（ｂ）に示すように、ＴＦＴ部の
バックチャネル保護膜１８上に均一な膜厚を有するレジ
スト８８を形成する。そして、このレジスト８８を用い
て第２のエッチング工程を行う。それにより、図４８
（ａ）に示すように、ＴＦＴ部においてレジスト８８で
覆われていない領域のバックチャネル保護膜１８からゲ
ート絶縁膜３までを除去して半導体領域１３５を形成す
るとともに、容量部、ゲート端子部およびゲート・ソー
ス接続部においてバックチャネル保護膜１８からゲート
絶縁膜２までを除去する。このようなエッチングの後、
レジスト８８を剥離して除去する。Then, a second photo step is performed using a normal exposure method to form a resist 88 having a uniform film thickness on the back channel protective film 18 in the TFT portion, as shown in FIG. 48 (b). Form. Then, a second etching step is performed using this resist 88. As a result, FIG.
As shown in (a), the semiconductor region 135 is formed by removing the back channel protective film 18 to the gate insulating film 3 in the region not covered with the resist 88 in the TFT part, and at the same time, the capacitor part, the gate terminal part, and The back channel protective film 18 to the gate insulating film 2 are removed at the gate / source connection portion. After such etching,
The resist 88 is peeled off and removed.
【０２０７】続いて、実施の形態１１と同様の方法によ
り各膜２〜４ａ，１８が形成された基板１の表面全体に
チャネル保護膜７および平坦化膜１７をこの順で成膜
し、その後、通常の露光方法を用いた第３のフォト工程
を行う。本実施の形態の第３のフォト工程は、実施の形
態１１の図３６において前述した第２のフォト工程と同
様であり、ここで形成したレジストを用いて第３のエッ
チング工程を行う。それにより、図４９（ａ），（ｂ）
に示すように、ＴＦＴ部において所定領域の平坦化膜１
７、チャネル保護膜７およびバックチャネル保護膜１８
を除去し、ソース開口部８およびドレイン開口部９を形
成する。また、ゲート端子部およびゲート・ソース接続
部においては所定領域の平坦化膜１７およびチャネル保
護膜７を除去し、ゲート開口部１１およびゲート・ソー
ス接続開口部１２をそれぞれ形成する。また、ソース端
子部においては全面に形成されたチャネル保護膜７およ
び平坦化膜１７を除去する。Then, a channel protective film 7 and a planarizing film 17 are formed in this order on the entire surface of the substrate 1 on which the films 2 to 4a and 18 have been formed by the same method as in the eleventh embodiment, and thereafter. Then, a third photo step is performed using a normal exposure method. The third photo step of this embodiment is similar to the second photo step described above with reference to FIG. 36 of the eleventh embodiment, and the resist formed here is used to perform the third etching step. Thereby, FIG. 49 (a), (b)
As shown in FIG.
7, channel protective film 7 and back channel protective film 18
Are removed to form the source opening 8 and the drain opening 9. Further, in the gate terminal portion and the gate / source connection portion, the flattening film 17 and the channel protection film 7 in a predetermined region are removed, and the gate opening 11 and the gate / source connection opening 12 are formed, respectively. Further, the channel protection film 7 and the planarization film 17 formed on the entire surface of the source terminal portion are removed.
【０２０８】そして、図５０（ｂ）に示すように、実施
の形態１１の図４４において前述した方法と同様の方法
により、ソース開口部８およびドレイン開口部９の下部
に位置する第１の半導体膜４ａの領域５ａを自己整合的
に改質して不純物を含む半導体領域５ａとする。Then, as shown in FIG. 50B, the first semiconductor located below the source opening 8 and the drain opening 9 is formed by the same method as that described in FIG. 44 of the eleventh embodiment. The region 5a of the film 4a is reformed in a self-aligned manner to be a semiconductor region 5a containing impurities.
【０２０９】次に、各膜２，３，４ａ，７，１７，１８
が形成された基板１の表面全体に透明電極膜１４および
第２の金属膜１５をこの順で成膜する。その後、通常の
露光方法を用いて第４のフォト工程を行い、図５１
（ｂ）に示すように、ＴＦＴ部に開口部を有し均一な膜
厚を有するレジスト９６をＴＦＴ部、画素部および容量
部の第２の金属膜１５上に渡って形成するとともに、ゲ
ート端子部、ソース端子部およびゲート・ソース接続部
に均一な膜厚を有するレジスト９７〜９９をそれぞれ形
成する。そして、これらのレジスト９６〜９９を用いて
第４のエッチング工程を行い、レジスト９６〜９９で覆
われていない領域の透明電極膜１４および第２の金属膜
１５を除去する。その後、レジスト９６〜９９を剥離し
て除去する。それにより、図５１（ａ）に示すように、
ＴＦＴ部にソース電極およびドレイン電極を形成してＴ
ＦＴ１２９を形成するとともに、ソース端子部１２６に
接続されたソース線１２７、ゲート・ソース接続部１２
８、および蓄積容量電極も兼ねる画素電極１３０を形成
する。Next, each film 2, 3, 4a, 7, 17, 18
The transparent electrode film 14 and the second metal film 15 are formed in this order on the entire surface of the substrate 1 on which the film has been formed. After that, a fourth photo step is performed using a normal exposure method, and the fourth photo step shown in FIG.
As shown in (b), a resist 96 having an opening in the TFT portion and having a uniform film thickness is formed over the second metal film 15 of the TFT portion, the pixel portion and the capacitor portion, and the gate terminal is formed. Parts, a source terminal part, and a gate / source connection part are formed with resists 97 to 99 having a uniform film thickness, respectively. Then, a fourth etching step is performed using these resists 96 to 99 to remove the transparent electrode film 14 and the second metal film 15 in the regions not covered with the resists 96 to 99. After that, the resists 96 to 99 are peeled off and removed. As a result, as shown in FIG.
A source electrode and a drain electrode are formed on the TFT portion to form T
The FT 129 is formed, and the source line 127 connected to the source terminal portion 126 and the gate / source connecting portion 12 are formed.
8 and the pixel electrode 130 also serving as the storage capacitor electrode is formed.
【０２１０】さらに、通常の露光方法を用いて第５のフ
ォト工程を行い、図５２（ｂ）に示すように、均一な膜
厚を有するレジスト１００をＴＦＴ部の第２の金属膜１
５上に形成するとともに、ソース端子部１２６およびゲ
ート・ソース接続部１２８の第２の金属膜１５上に均一
な膜厚を有するレジスト１０１，１０２をそれぞれ形成
する。そして、これらのレジスト１００〜１０２を用い
て第５のエッチング工程を行い、レジスト１００〜１０
２で覆われていない領域の第２の金属膜１５を除去す
る。Further, a fifth photo step is performed by using a normal exposure method, and as shown in FIG. 52B, a resist 100 having a uniform film thickness is formed on the second metal film 1 of the TFT portion.
5 and the resists 101 and 102 having a uniform film thickness are formed on the second metal film 15 of the source terminal portion 126 and the gate / source connecting portion 128, respectively. Then, a fifth etching step is performed using these resists 100 to 102, and the resists 100 to 10
The second metal film 15 in the area not covered with 2 is removed.
【０２１１】以上のように、本実施の形態の方法によれ
ば、図４０に示す表示装置用基板を製造することができ
る。このような本実施の形態においては、実施の形態４
において前述した効果と同様の効果が得られる。
（実施の形態１３）図５３は本発明の実施の形態１３に
係る表示装置用基板の構成を説明するための模式図であ
り、図５３（ａ）は実施の形態１３に係る表示装置用基
板の模式的な平面図を示しており、図５３（ｂ）は図５
３（ａ）のＡ−Ａ''線、Ｂ−Ｂ’線、Ｃ−Ｃ’線および
Ｄ−Ｄ’線における模式的な部分拡大断面図を示してい
る。なお、図５３（ａ），（ｂ）において図２７
（ａ），（ｂ）と同一の符号は同一または相当する部分
を示す。As described above, according to the method of this embodiment, the display device substrate shown in FIG. 40 can be manufactured. In the present embodiment as described above, the fourth embodiment
The same effect as described above can be obtained. (Embodiment 13) FIG. 53 is a schematic view for explaining the structure of a display device substrate according to a thirteenth embodiment of the present invention, and FIG. 53 (a) is a display device substrate according to the thirteenth embodiment. FIG. 53 (b) is a schematic plan view of FIG.
3A is a schematic partially enlarged cross-sectional view taken along line AA ″, line BB ′, line CC ′ and line DD ′ of FIG. Note that in FIGS. 53 (a) and 53 (b), FIG.
The same reference numerals as those in (a) and (b) indicate the same or corresponding portions.
【０２１２】本実施の形態の表示装置用基板は、以下の
点を除いて、図２７の実施の形態９の表示装置用基板と
同様の構造を有している。すなわち、本実施の形態の表
示装置用基板では、図５３（ａ）に示すように、２つの
ゲート線１２５間に平行に共通容量電極１３２ａが形成
されている。すなわち、本実施の形態の表示装置用基板
の容量部は共通容量電極１３２ａと画素電極１３０との
間に容量が形成される。The display device substrate of the present embodiment has the same structure as the display device substrate of the ninth embodiment shown in FIG. 27 except for the following points. That is, in the display device substrate of the present embodiment, as shown in FIG. 53A, the common capacitance electrode 132a is formed in parallel between the two gate lines 125. That is, in the capacitor portion of the display device substrate of this embodiment, a capacitor is formed between the common capacitor electrode 132 a and the pixel electrode 130.
【０２１３】図５３（ｂ）に示すように、容量部におい
ては、絶縁領域たるチャネル保護膜７を介して対向する
共通容量電極１３２ａたる第１の金属膜２と画素電極１
３０たる透明電極膜１４との間に容量が形成される。As shown in FIG. 53B, in the capacitance portion, the first metal film 2 which is the common capacitance electrode 132a and the pixel electrode 1 which are opposed to each other through the channel protection film 7 which is an insulating region.
A capacitance is formed between the transparent electrode film 14 and the transparent electrode film 14.
【０２１４】以上のような構成を有する本実施の形態の
表示装置用基板においては、実施の形態９の表示装置用
基板において前述した効果と同様の効果が得られる。ま
た、このような本実施の形態の表示装置用基板は、以下
の点を除いて、実施の形態９または実施の形態１０にお
ける表示装置用基板の製造方法と同様の方法により製造
される。In the display device substrate of the present embodiment having the above-described structure, the same effects as the effects described above in the display device substrate of the ninth embodiment can be obtained. Further, such a display device substrate of the present embodiment is manufactured by the same method as the method for manufacturing the display device substrate of the ninth or tenth embodiment, except for the following points.
【０２１５】すなわち、本実施の形態の表示装置用基板
の製造時には、容量部において、実施の形態９および実
施の形態１０の場合と同様に基板１上に第１の金属膜
２、絶縁膜３、半導体膜４ａおよびバックチャネル保護
膜１８を順次積層し、バックチャネル保護膜１８からゲ
ート絶縁膜３までをエッチングして除去した後に残った
第１の金属膜２上にチャネル保護膜７および画素電極１
３０たる透明電極膜１４を順に形成する。それにより、
画素電極１３０を形成するとともに共通容量電極１３２
ａを形成する。
（実施の形態１４）図５４は本発明の実施の形態１４に
係る表示装置用基板の構成を説明するための模式図であ
り、図５４（ａ）は実施の形態１４に係る表示装置用基
板の模式的な平面図を示しており、図５４（ｂ）は図５
４（ａ）のＡ−Ａ''線、Ｂ−Ｂ’線、Ｃ−Ｃ’線および
Ｄ−Ｄ’線における模式的な部分拡大断面図を示してい
る。That is, when the display device substrate of this embodiment is manufactured, the first metal film 2 and the insulating film 3 are formed on the substrate 1 in the capacitor portion in the same manner as in the ninth and tenth embodiments. , The semiconductor film 4a and the back channel protection film 18 are sequentially stacked, and the channel protection film 7 and the pixel electrode are formed on the first metal film 2 left after the back channel protection film 18 to the gate insulating film 3 are removed by etching. 1
The transparent electrode film 14 which is 30 is sequentially formed. Thereby,
The pixel electrode 130 is formed and the common capacitance electrode 132 is formed.
a is formed. (Embodiment 14) FIG. 54 is a schematic diagram for explaining the structure of a display device substrate according to a fourteenth embodiment of the present invention, and FIG. 54 (a) is a display device substrate according to the fourteenth embodiment. FIG. 54 (b) is a schematic plan view of FIG.
4A is a schematic partially enlarged cross-sectional view taken along line AA ″, line BB ′, line CC ′ and line DD ′ of FIG.
【０２１６】本実施の形態の表示装置用基板は、平坦化
膜１７が形成されることによりＨＡ構造を有し、したが
って、画素電極とゲート電極とが重なりを有するように
なった点を除いて、図５３の実施の形態１３の表示装置
用基板と同様の構造を有する。断面視において、本実施
の形態の表示装置用基板と実施の形態１７の表示装置用
基板とでは、以下の点が異なる。The display device substrate of the present embodiment has the HA structure due to the formation of the flattening film 17, and therefore, except that the pixel electrode and the gate electrode overlap each other. 53 has a structure similar to that of the display device substrate of the thirteenth embodiment shown in FIG. In sectional view, the display device substrate of the present embodiment and the display device substrate of the seventeenth embodiment are different in the following points.
【０２１７】すなわち、図５４（ｂ）に示すように、本
実施の形態の表示装置用基板のＴＦＴ部は、チャネル保
護膜７上に平坦化膜１７が積層されている。また、画素
部においては平坦化膜１７を介してチャネル保護膜７上
に画素電極１３０たる透明電極膜１４が形成されてい
る。また、共通容量電極１３２ａを含む容量部において
は、平坦化膜１７を介してチャネル保護膜７上に画素電
極１３０たる透明電極膜１４が形成されており、ゲート
・ソース接続部では平坦化膜１７を介してチャネル保護
膜７上に第２の金属膜１５が形成されている。That is, as shown in FIG. 54B, in the TFT portion of the display device substrate of the present embodiment, the planarization film 17 is laminated on the channel protection film 7. Further, in the pixel portion, the transparent electrode film 14 serving as the pixel electrode 130 is formed on the channel protection film 7 with the flattening film 17 interposed therebetween. Further, in the capacitance portion including the common capacitance electrode 132a, the transparent electrode film 14 which is the pixel electrode 130 is formed on the channel protection film 7 via the flattening film 17, and the flattening film 17 is formed in the gate / source connection portion. The second metal film 15 is formed on the channel protection film 7 via the.
【０２１８】以上のような構成を有する本実施の形態の
表示装置用基板においては、実施の形態１３の表示装置
用基板において前述した効果と同様の効果が得られる。
さらに、本実施の形態の表示装置においては、平坦化膜
１７が形成されることにより画素領域１１５の開口率が
向上したＨＡ構造となるため、実施の形態３において前
述した効果と同様の効果が得られる。In the display device substrate of the present embodiment having the above-described structure, the same effects as those described above with the display device substrate of the thirteenth embodiment can be obtained.
Further, in the display device of the present embodiment, since the flattening film 17 is formed to form the HA structure in which the aperture ratio of the pixel region 115 is improved, the same effect as that described in the third embodiment can be obtained. can get.
【０２１９】以上のような本実施の形態の表示装置用基
板は、平坦化膜１７を形成する点を除いて、実施の形態
１３の表示装置用基板の製造方法と同様の方法により製
造される。なお、平坦化膜１７を形成する場合の製造方
法の詳細については、実施の形態１１および実施の形態
１２において前述した通りである。
（実施の形態１５）図５５は本発明の実施の形態１５に
係る液晶表示装置の構成を示すブロック図であり、図５
６は図５５の液晶表示装置の構造を模式的に示す部分断
面図である。The display device substrate of the present embodiment as described above is manufactured by the same method as the method for manufacturing the display device substrate of the thirteenth embodiment, except that the flattening film 17 is formed. . The details of the manufacturing method for forming the flattening film 17 are as described above in the eleventh and twelfth embodiments. (Fifteenth Embodiment) FIG. 55 is a block diagram showing the configuration of a liquid crystal display device according to a fifteenth embodiment of the present invention.
6 is a partial cross-sectional view schematically showing the structure of the liquid crystal display device of FIG.
【０２２０】図５５において、液晶表示装置２００は、
液晶パネル２０１とこれを駆動するためのソースドライ
バ１５０Ａとゲートドライバ１５０Ｂとを備えている。
液晶パネル２０１には、複数のゲート線４１０と複数の
ソース線４２０とが互いに直交するように配設され、ゲ
ート線４１０とソース線４２０とでマトリクス状に区画
されるようにして画素２０２が形成されている。各画素
２０２にはＴＦＴからなるスイッチングトランジスタ５
００が配設されている。スイッチングトランジスタ５０
０は、ゲート電極がゲート線４１０に接続され、ソース
電極がソース線４２０に接続され、ドレイン電極が画素
電極（図示せず）に接続されている。このドレインは、
等価回路上、画素電極と対向電極２４０との間に形成さ
れた液晶容量２９０により対向電極２４０に接続されて
いる。そして、ゲート線４１０およびソース線４２０は
それぞゲートドライバ１５０Ａおよびソースドライバ１
５０Ｂに接続されている。このような液晶表示装置２０
０には、実施の形態１，３，５〜９，１１，１３，１４
のいずれかの表示装置用基板が用いられている。In FIG. 55, the liquid crystal display device 200 is
The liquid crystal panel 201 includes a source driver 150A and a gate driver 150B for driving the liquid crystal panel 201.
In the liquid crystal panel 201, a plurality of gate lines 410 and a plurality of source lines 420 are arranged so as to be orthogonal to each other, and the pixels 202 are formed by partitioning the gate lines 410 and the source lines 420 in a matrix. Has been done. Each pixel 202 has a switching transistor 5 including a TFT.
00 is provided. Switching transistor 50
In 0, the gate electrode is connected to the gate line 410, the source electrode is connected to the source line 420, and the drain electrode is connected to the pixel electrode (not shown). This drain is
On the equivalent circuit, the liquid crystal capacitor 290 formed between the pixel electrode and the counter electrode 240 is connected to the counter electrode 240. The gate line 410 and the source line 420 are the gate driver 150A and the source driver 1, respectively.
It is connected to 50B. Such a liquid crystal display device 20
0, Embodiments 1, 3, 5-9, 11, 13, 14
One of the display device substrates is used.
【０２２１】本実施の形態においては、具体的に、液晶
表示素装置２００が実施の形態３の表示装置用基板、す
なわちチャネルエッチ型構造のＴＦＴを備えかつ平坦化
膜が形成されてＨＡ構造を有する表示装置用基板から構
成される場合について説明する。したがって、本実施の
形態の液晶表示装置２００の構造を示す図５６におい
て、図１２と同一符号は、同一または相当する部分を示
す。In the present embodiment, specifically, the liquid crystal display device 200 is provided with a substrate for a display device according to the third embodiment, that is, a TFT having a channel-etch type structure and a flattening film is formed to form an HA structure. A case in which the display device substrate is included will be described. Therefore, in FIG. 56 showing the structure of the liquid crystal display device 200 of the present embodiment, the same reference numerals as those in FIG. 12 indicate the same or corresponding portions.
【０２２２】図５６に示すように、液晶パネル２０１
は、互いに対向する対向基板５１０およびアレイ基板５
１１と、両基板５１０，５１１の間に挟持された液晶層
５０３と、両基板５１０，５１１の外側にそれぞれ配設
された偏光板５０２，５０７とを有する。また、アレイ
基板５１１側には、液晶パネル２０１に光を供給するバ
ックライト５０１が配設されている。As shown in FIG. 56, the liquid crystal panel 201
Is a counter substrate 510 and an array substrate 5 facing each other.
11, a liquid crystal layer 503 sandwiched between the substrates 510 and 511, and polarizing plates 502 and 507 disposed outside the substrates 510 and 511, respectively. A backlight 501 that supplies light to the liquid crystal panel 201 is arranged on the array substrate 511 side.
【０２２３】対向基板５１０は、ガラス基板５０６の内
面にカラーフィルタ５０５、透明電極膜５０４および配
向膜（図示せず）がこの順に積層されて構成されてい
る。一方、アレイ基板５１１としては実施の形態４の表
示装置用基板が用いられている。アレイ基板５１１の液
晶パネル２０１を構成する領域では、基板１の内面にゲ
ート線４１０（図５６には示さず）、ソース線４２０
（図５６には示さず）、スイッチングトランジスタ５０
０、透明電極１４からなる画素電極がそれぞれ形成さ
れ、これらを覆うように配向膜（図示せず）が形成され
ている。そして、アレイ基板５１１には、ゲートドライ
バ１５０Ａおよびソースドライバ１５０Ｂが接続されて
いる。The counter substrate 510 is formed by stacking a color filter 505, a transparent electrode film 504 and an alignment film (not shown) on the inner surface of a glass substrate 506 in this order. On the other hand, as the array substrate 511, the display device substrate of the fourth embodiment is used. In a region of the array substrate 511 which constitutes the liquid crystal panel 201, a gate line 410 (not shown in FIG. 56) and a source line 420 are formed on the inner surface of the substrate 1.
(Not shown in FIG. 56), switching transistor 50
0 and a transparent electrode 14 are formed as pixel electrodes, and an alignment film (not shown) is formed so as to cover these pixel electrodes. A gate driver 150A and a source driver 150B are connected to the array substrate 511.
【０２２４】このように構成された液晶表示装置２００
では、ゲート線４１０を通じてゲートドライバ１５０Ａ
から入力されるゲート信号に応じて各画素２０２のスイ
ッチングトランジスタ５００が順次オンし、このオン時
にソース線４２０を通じてソースドライバ１５０Ｂから
画像信号（ソース信号）が順次各画素２０２に書き込ま
れる。それにより、液晶層５０３の液晶分子が画像信号
に応じて変調され、表示画面に前記画像信号に応じた画
像が表示される。
（実施の形態１６）図５７は、本発明の実施の形態１６
に係る有機エレクトロルミネッセンス表示装置（以下、
有機ＥＬ表示装置という）の構成を示すブロック図であ
り、図５８は、図５７の有機ＥＬ表示装置の構造を模式
的に示す部分断面図である。[0224] The liquid crystal display device 200 configured as described above.
Then, through the gate line 410, the gate driver 150A
The switching transistor 500 of each pixel 202 is sequentially turned on according to a gate signal input from the pixel driver 202, and at this time, an image signal (source signal) is sequentially written to each pixel 202 from the source driver 150B through the source line 420. Thereby, the liquid crystal molecules of the liquid crystal layer 503 are modulated according to the image signal, and an image according to the image signal is displayed on the display screen. (Embodiment 16) FIG. 57 shows Embodiment 16 of the present invention.
Organic electroluminescence display device according to (hereinafter,
FIG. 58 is a partial cross-sectional view schematically showing the structure of the organic EL display device shown in FIG. 57.
【０２２５】図５７において、有機ＥＬ表示装置３００
は、エレクトロルミネッセンス表示部（以下、ＥＬ表示
部という）３０１とこれを駆動するためのＣＭＯＳ駆動
回路１６０Ａ，１６０Ｂとを備えている。ＥＬ表示部３
０１には、複数のゲート線４１０と複数のソース線４２
０および電流供給線４７０の対とが互いに直交するよう
に配設され、前記ゲート線４１０とソース線４２０およ
び電流供給線４７０の対とでマトリクス状に区画される
ようにして画素３０２が形成されている。このような有
機ＥＬ表示装置３００に用いられる表示装置用基板に
は、ＴＦＴがスイッチングトランジスタ５００および駆
動用トランジスタ４６０として配設されている。スイッ
チングトランジスタ５００は、ゲートがゲート線４１０
に接続され、一方の主端子がソース線４２０に接続さ
れ、他方の主端子がコンデンサを介して電流供給線４７
０に接続されている。駆動用トランジスタ４６０は、ゲ
ートがスイッチングトランジスタ５００の上記他方の主
端子に接続され、一方の主端子が電流供給線４７０に接
続され、他方の主端子がエレクトロルミネッセンスセル
（以下、ＥＬセルという）４８０に接続されている。In FIG. 57, the organic EL display device 300 is shown.
Includes an electroluminescence display section (hereinafter referred to as an EL display section) 301 and CMOS drive circuits 160A and 160B for driving the same. EL display unit 3
01 includes a plurality of gate lines 410 and a plurality of source lines 42.
0 and the pair of current supply lines 470 are arranged so as to be orthogonal to each other, and the pixel 302 is formed such that the gate line 410 and the pair of the source line 420 and the current supply line 470 are partitioned in a matrix. ing. TFTs are provided as the switching transistor 500 and the driving transistor 460 on the display device substrate used in the organic EL display device 300. The gate of the switching transistor 500 is the gate line 410.
, One of the main terminals is connected to the source line 420, and the other main terminal is connected via the capacitor to the current supply line 47.
It is connected to 0. The gate of the driving transistor 460 is connected to the other main terminal of the switching transistor 500, one main terminal is connected to the current supply line 470, and the other main terminal is an electroluminescence cell (hereinafter referred to as EL cell) 480. It is connected to the.
【０２２６】有機ＥＬ表示装置３００に用いられる表示
装置用基板は、電流供給線４７０とこれに接続されるコ
ンデンサおよび駆動用トランジスタ４６０が形成される
点を除いて、実施の形態１，３，５〜９，１１，１３，
１４のいずれかの表示装置用基板と同様の構造を有して
いる。したがって、有機ＥＬ表示装置３００に用いられ
る表示装置用基板は、電流供給線４７０とこれに接続さ
れるコンデンサおよび駆動用トランジスタ４６０が形成
される点を除いて、実施の形態１，３，５〜９，１１，
１３，１４のいずれかの表示装置用基板の製造方法と同
様の方法により製造される。The display device substrate used in the organic EL display device 300 is the same as in the first, third, and fifth embodiments except that the current supply line 470, the capacitor connected to the current supply line 470, and the driving transistor 460 are formed. ~ 9,11,13,
14 has the same structure as that of the display device substrate. Therefore, the display device substrate used in the organic EL display device 300 is the same as in the first, third, and fifth embodiments except that the current supply line 470, the capacitor connected to the current supply line 470, and the driving transistor 460 are formed. 9, 11,
It is manufactured by the same method as the method for manufacturing the display device substrate of any one of 13 and 14.
【０２２７】本実施の形態においては、具体的に、有機
ＥＬ表示装置３００が、電流供給線４７０とこれに接続
されるコンデンサおよび駆動用トランジスタ４６０が形
成される点を除いて実施の形態３の表示装置用基板と同
様の構造を有する表示装置用基板、すなわちチャネルエ
ッチ型構造のＴＦＴを含みかつ平坦化膜が形成されてＨ
Ａ構造を有する表示装置用基板から構成される場合につ
いて説明する。このような本実施の形態において用いら
れる表示装置用基板の断面視は、実施の形態３の表示装
置用基板の断面視と同様であり、したがって、本実施の
形態の有機ＥＬ表示装置の構造を示す図５８において、
図１２と同一符号は同一または相当する部分を示す。In this embodiment, specifically, the organic EL display device 300 of the third embodiment is different from that of the third embodiment except that the current supply line 470, the capacitor connected to the current supply line 470, and the driving transistor 460 are formed. A display device substrate having a structure similar to that of the display device substrate, that is, including a TFT having a channel-etch type structure and having a planarization film formed thereon, H
A case where the display device substrate having the A structure is used will be described. The cross-sectional view of the display device substrate used in this embodiment is the same as the cross-sectional view of the display device substrate of the third embodiment. Therefore, the structure of the organic EL display device of the present embodiment is As shown in FIG.
The same reference numerals as those in FIG. 12 indicate the same or corresponding portions.
【０２２８】図５８に示すように、有機ＥＬ表示装置３
００は、断面視において実施の形態３の表示装置用基板
と同様の構造を有する表示装置用基板により構成される
ＴＦＴアレイ基板６００を有しており、このＴＦＴアレ
イ基板６００にはＣＭＯＳ駆動回路１６０Ａ，１６０Ｂ
が接続されている。ＥＬ表示部３０１においては、画素
３０２毎に駆動用トランジスタ４６０およびスイッチン
グトランジスタ５００を構成する各ＴＦＴが形成されて
いる（なお、図５８には駆動用トランジスタ４６０のみ
を示す）。As shown in FIG. 58, the organic EL display device 3
00 has a TFT array substrate 600 constituted by a display device substrate having a structure similar to that of the display device substrate of the third embodiment in a cross-sectional view. The TFT array substrate 600 has a CMOS drive circuit 160A. , 160B
Are connected. In the EL display unit 301, the driving transistor 460 and the TFTs constituting the switching transistor 500 are formed for each pixel 302 (note that only the driving transistor 460 is shown in FIG. 58).
【０２２９】また、ＴＦＴアレイ基板６００の透明電極
膜１４上には、例えばポリエチレンジオキシチオフェン
（ＰＥＤＴ）からなる導電性高分子膜６０１、実際に発
光する例えばポリジアルキルフルオレン誘導体膜６０２
およびカルシウムＣａ膜からなる陰極６０３がこの順で
積層されている。そして、これらがＥＬセル４８０を構
成している。これにより、駆動用トランジスタ４６０お
よびスイッチングトランジスタ５００がエレクトロルミ
ネッセンスセル４８０と一体的に形成されている。On the transparent electrode film 14 of the TFT array substrate 600, a conductive polymer film 601 made of, for example, polyethylenedioxythiophene (PEDT), a polydialkylfluorene derivative film 602 that actually emits light, for example.
A cathode 603 made of a calcium Ca film is laminated in this order. Then, these form the EL cell 480. As a result, the driving transistor 460 and the switching transistor 500 are formed integrally with the electroluminescence cell 480.
【０２３０】このように構成された有機ＥＬ表示装置３
００では、ＣＭＯＳ駆動回路１６０Ａが、走査線４１０
にパルス信号を出力すると、スイッチングトランジスタ
５００がオンする。一方、このパルス信号の出力にタイ
ミングをあわせてＣＭＯＳ駆動回路１６０Ｂが信号線４
２０に表示信号を出力する。すると、駆動用トランジス
タ４６０がオン状態となるとともにその表示信号に応じ
た電流が電流供給線４７０から流れてＥＬセル４８０が
発光する。[0230] The organic EL display device 3 thus configured
00, the CMOS drive circuit 160A causes the scan line 410
When the pulse signal is output to the switching transistor 500, the switching transistor 500 is turned on. On the other hand, the CMOS drive circuit 160B causes the signal line 4 to synchronize with the output of this pulse signal.
The display signal is output to 20. Then, the driving transistor 460 is turned on, and a current corresponding to the display signal flows from the current supply line 470 to cause the EL cell 480 to emit light.
【０２３１】[0231]
【発明の効果】本発明は、以上に説明したような形態で
実施され、製造時におけるフォト工程の工程数を減らす
ことにより製造コストを削減することが可能なＴＦＴ、
ならびにこのようなＴＦＴを備えた表示装置用基板およ
びその製造方法、さらにはこのような表示装置用基板を
含んだ液晶表示装置および有機ＥＬ素子を提供すること
ができるという効果を奏する。The present invention is implemented in the form as described above, and the manufacturing cost can be reduced by reducing the number of photo processes during manufacturing.
Further, it is possible to provide a substrate for a display device including such a TFT and a method for manufacturing the same, and a liquid crystal display device and an organic EL element including such a substrate for a display device.
【図１】本発明の第１の実施の形態に係る表示装置用基
板の構成を説明するための模式的な図であって、（ａ）
は平面図、（ｂ）は断面図である。FIG. 1 is a schematic diagram for explaining a configuration of a display device substrate according to a first embodiment of the present invention, in which FIG.
Is a plan view and (b) is a sectional view.
【図２】図１の表示装置用基板の製造方法を説明するた
めの模式的な図であって、(ａ）は平面図、（ｂ）は断
面図である。2A and 2B are schematic views for explaining a method of manufacturing the display device substrate of FIG. 1, in which FIG. 2A is a plan view and FIG. 2B is a cross-sectional view.
【図３】図１の表示装置用基板の製造方法を説明するた
めの模式的な図であって、(ａ）は平面図、（ｂ）は断
面図である。3A and 3B are schematic views for explaining the method for manufacturing the display device substrate of FIG. 1, in which FIG. 3A is a plan view and FIG. 3B is a sectional view.
【図４】図１の表示装置用基板の製造方法を説明するた
めの模式的な図であって、(ａ）は平面図、（ｂ）は断
面図である。4A and 4B are schematic views for explaining the method for manufacturing the display device substrate of FIG. 1, in which FIG. 4A is a plan view and FIG. 4B is a sectional view.
【図５】図１の表示装置用基板の製造方法を説明するた
めの模式的な図であって、(ａ）は平面図、（ｂ）は断
面図である。5A and 5B are schematic views for explaining the method for manufacturing the display device substrate of FIG. 1, in which FIG. 5A is a plan view and FIG. 5B is a sectional view.
【図６】図１の表示装置用基板の製造方法を説明するた
めの模式的な図であって、(ａ）は平面図、（ｂ）は断
面図である。6A and 6B are schematic views for explaining the method for manufacturing the display device substrate of FIG. 1, in which FIG. 6A is a plan view and FIG. 6B is a sectional view.
【図７】本発明の第２の実施の形態に係る表示装置用基
板の製造方法を説明するための模式的な図であって、
(ａ）は平面図、（ｂ）は断面図である。FIG. 7 is a schematic view for explaining the manufacturing method of the display device substrate according to the second embodiment of the present invention,
(a) is a plan view and (b) is a sectional view.
【図８】本発明の第２の実施の形態に係る表示装置用基
板の製造方法を説明するための模式的な図であって、
(ａ）は平面図、（ｂ）は断面図である。FIG. 8 is a schematic view for explaining the manufacturing method of the display device substrate according to the second embodiment of the present invention,
(a) is a plan view and (b) is a sectional view.
【図９】本発明の第２の実施の形態に係る表示装置用基
板の製造方法を説明するための模式的な図であって、
(ａ）は平面図、（ｂ）は断面図である。FIG. 9 is a schematic view for explaining the manufacturing method of the display device substrate according to the second embodiment of the present invention,
(a) is a plan view and (b) is a sectional view.
【図１０】本発明の第２の実施の形態に係る表示装置用
基板の製造方法を説明するための模式的な図であって、
(ａ）は平面図、（ｂ）は断面図である。FIG. 10 is a schematic view for explaining the manufacturing method of the display device substrate according to the second embodiment of the present invention,
(a) is a plan view and (b) is a sectional view.
【図１１】本発明の第２の実施の形態に係る表示装置用
基板の製造方法を説明するための模式的な図であって、
(ａ）は平面図、（ｂ）は断面図である。FIG. 11 is a schematic view for explaining the manufacturing method of the display device substrate according to the second embodiment of the present invention,
(a) is a plan view and (b) is a sectional view.
【図１２】本発明の第３の実施の形態に係る表示装置用
基板の構成を説明するための模式的な図であって、
(ａ）は平面図、（ｂ）は断面図である。FIG. 12 is a schematic diagram for explaining a configuration of a display device substrate according to a third embodiment of the present invention,
(a) is a plan view and (b) is a sectional view.
【図１３】図１２の表示装置用基板の製造方法を説明す
るための模式的な図であって、(ａ）は平面図、（ｂ）
は断面図である。13A and 13B are schematic views for explaining the method for manufacturing the display device substrate of FIG. 12, where FIG. 13A is a plan view and FIG.
Is a sectional view.
【図１４】図１２の表示装置用基板の製造方法を説明す
るための模式的な図であって、(ａ）は平面図、（ｂ）
は断面図である。14A and 14B are schematic views for explaining the method for manufacturing the display device substrate of FIG. 12, in which FIG. 14A is a plan view and FIG.
Is a sectional view.
【図１５】図１２の表示装置用基板の製造方法を説明す
るための模式的な図であって、(ａ）は平面図、（ｂ）
は断面図である。15A and 15B are schematic views for explaining the method for manufacturing the display device substrate of FIG. 12, in which FIG. 15A is a plan view and FIG.
Is a sectional view.
【図１６】図１２の表示装置用基板の製造方法を説明す
るための模式的な図であって、(ａ）は平面図、（ｂ）
は断面図である。16A and 16B are schematic views for explaining the method of manufacturing the display device substrate of FIG. 12, in which FIG. 16A is a plan view and FIG.
Is a sectional view.
【図１７】図１２の表示装置用基板の製造方法を説明す
るための模式的な図であって、(ａ）は平面図、（ｂ）
は断面図である。17A and 17B are schematic views for explaining the method for manufacturing the display device substrate of FIG. 12, in which FIG. 17A is a plan view and FIG.
Is a sectional view.
【図１８】本発明の第４の実施の形態に係る表示装置用
基板の製造方法を説明するための模式的な図であって、
(ａ）は平面図、（ｂ）は断面図である。FIG. 18 is a schematic view for explaining the manufacturing method of the display device substrate according to the fourth embodiment of the present invention,
(a) is a plan view and (b) is a sectional view.
【図１９】本発明の第４の実施の形態に係る表示装置用
基板の製造方法を説明するための模式的な図であって、
(ａ）は平面図、（ｂ）は断面図である。FIG. 19 is a schematic view for explaining the manufacturing method of the display device substrate according to the fourth embodiment of the present invention,
(a) is a plan view and (b) is a sectional view.
【図２０】本発明の第４の実施の形態に係る表示装置用
基板の製造方法を説明するための模式的な図であって、
(ａ）は平面図、（ｂ）は断面図である。FIG. 20 is a schematic view for explaining the manufacturing method of the display device substrate according to the fourth embodiment of the present invention,
(a) is a plan view and (b) is a sectional view.
【図２１】本発明の第４の実施の形態に係る表示装置用
基板の製造方法を説明するための模式的な図であって、
(ａ）は平面図、（ｂ）は断面図である。FIG. 21 is a schematic view for explaining the manufacturing method of the display device substrate according to the fourth embodiment of the present invention,
(a) is a plan view and (b) is a sectional view.
【図２２】本発明の第４の実施の形態に係る表示装置用
基板の製造方法を説明するための模式的な図であって、
(ａ）は平面図、（ｂ）は断面図である。FIG. 22 is a schematic view for explaining the manufacturing method of the display device substrate according to the fourth embodiment of the present invention,
(a) is a plan view and (b) is a sectional view.
【図２３】本発明の第５の実施の形態に係る表示装置用
基板の構成を説明するための模式的な図であって、
(ａ）は平面図、（ｂ）は断面図である。FIG. 23 is a schematic diagram for explaining the configuration of the display device substrate according to the fifth embodiment of the present invention,
(a) is a plan view and (b) is a sectional view.
【図２４】本発明の第６の実施の形態に係る表示装置用
基板の構成を説明するための模式的な図であって、
(ａ）は平面図、（ｂ）は断面図である。FIG. 24 is a schematic view for explaining the configuration of a display device substrate according to a sixth embodiment of the present invention,
(a) is a plan view and (b) is a sectional view.
【図２５】本発明の第７の実施の形態に係る表示装置用
基板の構成を説明するための模式的な図であって、
(ａ）は平面図、（ｂ）は断面図である。FIG. 25 is a schematic view for explaining the configuration of the display device substrate according to the seventh embodiment of the present invention,
(a) is a plan view and (b) is a sectional view.
【図２６】本発明の第８の実施の形態に係る表示装置用
基板の構成を説明するための模式的な図であって、
(ａ）は平面図、（ｂ）は断面図である。FIG. 26 is a schematic view for explaining the configuration of the display device substrate according to the eighth embodiment of the present invention,
(a) is a plan view and (b) is a sectional view.
【図２７】本発明の第９の実施の形態に係る表示装置用
基板の構成を説明するための模式的な図であって、
(ａ）は平面図、（ｂ）は断面図である。FIG. 27 is a schematic diagram for explaining the configuration of the display device substrate according to the ninth embodiment of the present invention,
(a) is a plan view and (b) is a sectional view.
【図２８】図２７の表示装置用基板の製造方法を説明す
るための模式的な図であって、(ａ）は平面図、（ｂ）
は断面図である。28A and 28B are schematic diagrams for explaining the method for manufacturing the display device substrate of FIG. 27, in which FIG. 28A is a plan view and FIG.
Is a sectional view.
【図２９】図２７の表示装置用基板の製造方法を説明す
るための模式的な図であって、(ａ）は平面図、（ｂ）
は断面図である。29A and 29B are schematic views for explaining the method for manufacturing the display device substrate of FIG. 27, in which FIG. 29A is a plan view and FIG.
Is a sectional view.
【図３０】図２７の表示装置用基板の製造方法を説明す
るための模式的な図であって、(ａ）は平面図、（ｂ）
は断面図である。30A and 30B are schematic views for explaining the method for manufacturing the display device substrate of FIG. 27, in which FIG. 30A is a plan view and FIG.
Is a sectional view.
【図３１】図２７の表示装置用基板の製造方法を説明す
るための模式的な図であって、(ａ）は平面図、（ｂ）
は断面図である。31A and 31B are schematic views for explaining the method for manufacturing the display device substrate of FIG. 27, in which FIG. 31A is a plan view and FIG.
Is a sectional view.
【図３２】図２７の表示装置用基板の製造方法を説明す
るための模式的な図であって、(ａ）は平面図、（ｂ）
は断面図である。32A and 32B are schematic views for explaining the method for manufacturing the display device substrate of FIG. 27, in which FIG. 32A is a plan view and FIG.
Is a sectional view.
【図３３】図２７の表示装置用基板の製造方法を説明す
るための模式的な図であって、(ａ）は平面図、（ｂ）
は断面図である。FIG. 33 is a schematic view for explaining the method for manufacturing the display device substrate of FIG. 27, in which (a) is a plan view and (b) is a plan view.
Is a sectional view.
【図３４】本発明の第１０の実施の形態に係る表示装置
用基板の製造方法を説明するための模式的な図であっ
て、(ａ）は平面図、（ｂ）は断面図である。FIG. 34 is a schematic view for explaining the manufacturing method of the display device substrate according to the tenth embodiment of the present invention, in which (a) is a plan view and (b) is a cross-sectional view. .
【図３５】本発明の第１０の実施の形態に係る表示装置
用基板の製造方法を説明するための模式的な図であっ
て、(ａ）は平面図、（ｂ）は断面図である。FIG. 35 is a schematic view for explaining the manufacturing method of the display device substrate according to the tenth embodiment of the present invention, in which (a) is a plan view and (b) is a cross-sectional view. .
【図３６】本発明の第１０の実施の形態に係る表示装置
用基板の製造方法を説明するための模式的な図であっ
て、(ａ）は平面図、（ｂ）は断面図である。FIG. 36 is a schematic view for explaining the manufacturing method of the display device substrate according to the tenth embodiment of the present invention, in which (a) is a plan view and (b) is a cross-sectional view. .
【図３７】本発明の第１０の実施の形態に係る表示装置
用基板の製造方法を説明するための模式的な図であっ
て、(ａ）は平面図、（ｂ）は断面図である。FIG. 37 is a schematic view for explaining the manufacturing method of the display device substrate according to the tenth embodiment of the present invention, in which (a) is a plan view and (b) is a cross-sectional view. .
【図３８】本発明の第１０の実施の形態に係る表示装置
用基板の製造方法を説明するための模式的な図であっ
て、(ａ）は平面図、（ｂ）は断面図である。38A and 38B are schematic views for explaining the method of manufacturing the display device substrate according to the tenth embodiment of the present invention, in which FIG. 38A is a plan view and FIG. 38B is a sectional view. .
【図３９】本発明の第１０の実施の形態に係る表示装置
用基板の製造方法を説明するための模式的な図であっ
て、(ａ）は平面図、（ｂ）は断面図である。FIG. 39 is a schematic view for explaining the manufacturing method of the display device substrate according to the tenth embodiment of the present invention, in which (a) is a plan view and (b) is a cross-sectional view. .
【図４０】本発明の第１１の実施の形態に係る表示装置
用基板の構成を説明するための模式的な図であって、
(ａ）は平面図、（ｂ）は断面図である。FIG. 40 is a schematic view for explaining the structure of the display device substrate according to the eleventh embodiment of the present invention,
(a) is a plan view and (b) is a sectional view.
【図４１】図４０の表示装置用基板の製造方法を説明す
るための模式的な図であって、(ａ）は平面図、（ｂ）
は断面図である。41 (a) and 41 (b) are schematic views for explaining the method for manufacturing the display device substrate of FIG. 40, in which (a) is a plan view and (b) is a plan view.
Is a sectional view.
【図４２】図４０表示装置用基板の製造方法を説明する
ための模式的な図であって、(ａ）は平面図、（ｂ）は
断面図である。FIG. 42 is a schematic view for explaining the method for manufacturing the substrate for the display device, in which (a) is a plan view and (b) is a cross-sectional view.
【図４３】図４０の表示装置用基板の製造方法を説明す
るための模式的な図であって、(ａ）は平面図、（ｂ）
は断面図である。43A and 43B are schematic views for explaining the method for manufacturing the display device substrate of FIG. 40, in which FIG. 43A is a plan view and FIG.
Is a sectional view.
【図４４】図４０の表示装置用基板の製造方法を説明す
るための模式的な図であって、(ａ）は平面図、（ｂ）
は断面図である。44A and 44B are schematic views for explaining the method for manufacturing the display device substrate of FIG. 40, in which FIG. 44A is a plan view and FIG.
Is a sectional view.
【図４５】図４０の表示装置用基板の製造方法を説明す
るための模式的な図であって、(ａ）は平面図、（ｂ）
は断面図である。45A and 45B are schematic views for explaining the method for manufacturing the display device substrate of FIG. 40, in which FIG. 45A is a plan view and FIG.
Is a sectional view.
【図４６】図４０の表示装置用基板の製造方法を説明す
るための模式的な図であって、(ａ）は平面図、（ｂ）
は断面図である。46A and 46B are schematic diagrams for explaining the method for manufacturing the display device substrate of FIG. 40, in which FIG. 46A is a plan view and FIG.
Is a sectional view.
【図４７】本発明の第１２の実施の形態に係る表示装置
用基板の製造方法を説明するための模式的な図であっ
て、(ａ）は平面図、（ｂ）は断面図である。47A and 47B are schematic views for explaining the method for manufacturing the display device substrate according to the twelfth embodiment of the invention, in which FIG. 47A is a plan view and FIG. .
【図４８】本発明の第１２の実施の形態に係る表示装置
用基板の製造方法を説明するための模式的な図であっ
て、(ａ）は平面図、（ｂ）は断面図である。FIG. 48 is a schematic view for explaining the manufacturing method of the display device substrate according to the twelfth embodiment of the present invention, in which (a) is a plan view and (b) is a cross-sectional view. .
【図４９】本発明の第１２の実施の形態に係る表示装置
用基板の製造方法を説明するための模式的な図であっ
て、(ａ）は平面図、（ｂ）は断面図である。FIG. 49 is a schematic diagram for explaining the manufacturing method of the display device substrate according to the twelfth embodiment of the present invention, in which (a) is a plan view and (b) is a cross-sectional view. .
【図５０】本発明の第１２の実施の形態に係る表示装置
用基板の製造方法を説明するための模式的な図であっ
て、(ａ）は平面図、（ｂ）は断面図である。FIG. 50 is a schematic view for explaining the manufacturing method of the display device substrate according to the twelfth embodiment of the present invention, in which (a) is a plan view and (b) is a cross-sectional view. .
【図５１】本発明の第１２の実施の形態に係る表示装置
用基板の製造方法を説明するための模式的な図であっ
て、(ａ）は平面図、（ｂ）は断面図である。FIG. 51 is a schematic view for explaining the manufacturing method of the display device substrate according to the twelfth embodiment of the present invention, in which (a) is a plan view and (b) is a cross-sectional view. .
【図５２】本発明の第１２の実施の形態に係る表示装置
用基板の製造方法を説明するための模式的な図であっ
て、(ａ）は平面図、（ｂ）は断面図である。52A and 52B are schematic views for explaining the method for manufacturing the display device substrate according to the twelfth embodiment of the invention, in which FIG. 52A is a plan view and FIG. 52B is a cross-sectional view. .
【図５３】本発明の第１３の実施の形態に係る表示装置
用基板の構成を説明するための模式的な図であって、
(ａ）は平面図、（ｂ）は断面図である。FIG. 53 is a schematic view for explaining the structure of the display device substrate according to the thirteenth embodiment of the present invention,
(a) is a plan view and (b) is a sectional view.
【図５４】本発明の第１４の実施の形態に係る表示装置
用基板の構成を説明するための模式的な図であって、
(ａ）は平面図、（ｂ）は断面図である。FIG. 54 is a schematic diagram for explaining the configuration of the display device substrate according to the fourteenth embodiment of the present invention,
(a) is a plan view and (b) is a sectional view.
【図５５】本発明の第１５の実施の形態に係る液晶表示
装置の構成を示すブロック図である。FIG. 55 is a block diagram showing a configuration of a liquid crystal display device according to a fifteenth embodiment of the present invention.
【図５６】図５５の液晶表示装置の構造を示す部分断面
図である。56 is a partial cross-sectional view showing the structure of the liquid crystal display device of FIG. 55.
【図５７】本発明の第１６の実施の形態に係る有機エレ
クトロルミネッセンス表示装置の構成を示すブロック図
である。FIG. 57 is a block diagram showing a configuration of an organic electroluminescent display device according to a sixteenth embodiment of the present invention.
【図５８】図５７の有機エレクトロルミネッセンス表示
装置の構造を示す部分断面図である。58 is a partial cross-sectional view showing the structure of the organic electroluminescence display device of FIG. 57.
【図５９】従来の薄膜トランジスタの例を模式的に示す
断面図である。FIG. 59 is a cross-sectional view schematically showing an example of a conventional thin film transistor.
１ 基板
２ 第１の金属膜
３ ゲート絶縁膜
４ 半導体膜
５ 不純物を含む半導体膜
６ コンタクト金属膜
７ チャネル保護膜
８ ソース開口部
９ ドレイン開口部
１０ 蓄積容量開口部
１１ ゲート端子開口部
１２ ゲート・ソース接続開口部
１３ 半導体分離部
１４ 透明電極膜
１５ 第２の金属膜
１６ 酸化膜
１７ 平坦化膜
１８ バックチャネル保護膜
２０〜２４，２６〜２８，３３〜３６，４０〜５１，６
０〜８１，８４〜１０２ レジスト
１３０ 画素電極
１３１ 蓄積容量電極
１３２ 共通容量電極
１５０Ａ，１５０Ｂ，１６０Ａ，１６０Ｂ ＣＭＯＳ駆
動回路
２００ 液晶表示装置
２０１ 液晶パネル
２０２，３０２ 画素
２８０ 蓄積容量
２９０ 液晶容量
３００ 有機ＥＬ表示装置
３０１ ＥＬ表示部
４１０ 走査線
４２０ 信号線
４７０ 電流供給線
４８０ ＥＬセル
５００ スイッチングトランジスタ
５０１ バックライト
５０２ 偏光板
５０３ 液晶層
５０４ 透明電極膜
５０５ カラーフィルタ
５０６ ガラス基板
５０７ 偏光板
５１０ 対向基板
５１１ アレイ基板
６００ ＴＦＴアレイ基板1 substrate 2 first metal film 3 gate insulating film 4 semiconductor film 5 semiconductor film containing impurities 6 contact metal film 7 channel protective film 8 source opening 9 drain opening 10 storage capacitor opening 11 gate terminal opening 12 gate Source connection opening 13 Semiconductor isolation part 14 Transparent electrode film 15 Second metal film 16 Oxide film 17 Flattening film 18 Back channel protective film 20-24, 26-28, 33-36, 40-51, 6
0 to 81, 84 to 102 Resist 130 Pixel electrode 131 Storage capacitor electrode 132 Common capacitance electrode 150A, 150B, 160A, 160B CMOS drive circuit 200 Liquid crystal display device 201 Liquid crystal panel 202, 302 Pixel 280 Storage capacitor 290 Liquid crystal capacitor 300 Organic EL display Device 301 EL display unit 410 Scanning line 420 Signal line 470 Current supply line 480 EL cell 500 Switching transistor 501 Backlight 502 Polarizing plate 503 Liquid crystal layer 504 Transparent electrode film 505 Color filter 506 Glass substrate 507 Polarizing plate 510 Opposing substrate 511 Array substrate 600 TFT array substrate
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｇ０９Ｆ 9/35 Ｈ０５Ｂ 33/14 Ａ Ｈ０１Ｌ 29/786 Ｈ０１Ｌ 29/78 ６２７Ｃ Ｈ０５Ｂ 33/14 ６１２Ｄ ６１６Ｊ Ｆターム(参考） 2H088 EA22 EA25 FA18 FA24 HA01 HA02 HA04 MA20 2H092 JA24 JA29 JA34 JA37 JB58 JB61 NA21 NA25 NA27 NA29 PA01 RA10 3K007 AB18 DB03 GA00 5C094 AA42 AA43 AA44 AA48 BA03 BA27 BA43 CA19 DA14 EA04 EA07 5F110 AA16 BB02 CC07 CC08 DD02 EE03 EE04 EE06 EE25 EE44 FF03 FF30 GG02 GG15 GG45 HJ01 HJ13 HJ18 HK03 HK04 HK06 HK09 HK16 HK21 HK25 HK35 HK42 HL03 HL04 HL06 HL07 HL11 HL12 HM02 HM05 NN02 NN03 NN12 NN22 NN24 NN27 NN35 NN36 NN37 NN38 NN44 NN45 NN46 NN47 NN54 NN73 QQ02 QQ09 QQ19 ─────────────────────────────────────────────────── ─── Continuation of front page (51) Int.Cl. 7 Identification code FI theme code (reference) G09F 9/35 H05B 33/14 A H01L 29/786 H01L 29/78 627C H05B 33/14 612D 616J F term ( reference) 2H088 EA22 EA25 FA18 FA24 HA01 HA02 HA04 MA20 2H092 JA24 JA29 JA34 JA37 JB58 JB61 NA21 NA25 NA27 NA29 PA01 RA10 3K007 AB18 DB03 GA00 5C094 AA42 AA43 AA44 AA48 BA03 BA27 BA43 CA19 DA14 EA04 EA07 5F110 AA16 BB02 CC07 CC08 DD02 EE03 EE04 EE06 EE25 EE44 FF03 FF30 GG02 GG15 GG45 HJ01 HJ13 HJ18 HK03 HK04 HK06 HK09 HK16 HK21 HK25 HK35 HK42 HL03 HL04 HL06 HL07 HL11 HL12 HM02 HM05 NN02 NN03 NN12 NN22 NN24 NN27 NN35 NN36 NN37 NN38 NN44 NN45 NN46 NN47 NN54 NN73 QQ02 QQ09 QQ19
Claims (37)
前記ゲート電極上に順に形成されたゲート絶縁膜および
半導体膜を含む半導体領域と、前記ゲート電極および前
記半導体領域を覆うように形成されたチャネル保護膜
と、前記半導体膜の上面から前記チャネル保護膜を上方
に貫通して延びるようにそれぞれ形成されたソース電極
部およびドレイン電極部とを備えた薄膜トランジスタに
おいて、 平面視において、前記半導体領域が前記ゲート電極内に
収まるように形成されたことを特徴とする薄膜トランジ
スタ。1. A gate electrode formed on an insulating substrate,
A semiconductor region including a gate insulating film and a semiconductor film sequentially formed on the gate electrode, a channel protective film formed so as to cover the gate electrode and the semiconductor region, and the channel protective film from an upper surface of the semiconductor film. In a thin film transistor including a source electrode portion and a drain electrode portion formed so as to extend through the above, respectively, in a plan view, the semiconductor region is formed so as to fit within the gate electrode. Thin film transistor.
され、前記ソース電極部および前記ドレイン電極部が前
記半導体膜の上面から前記チャネル保護膜と前記平坦化
膜とを上方に貫通して延びるようにそれぞれ形成された
請求項１記載の薄膜トランジスタ。2. A planarization film is formed on the channel protection film, and the source electrode portion and the drain electrode portion penetrate the channel protection film and the planarization film upward from the upper surface of the semiconductor film. The thin film transistor according to claim 1, wherein each thin film transistor is formed to extend.
膜とコンタクト金属膜とから構成されるソースコンタク
ト端子およびドレインコンタクト端子が形成され、前記
ソースコンタクト端子とソース電極とにより前記ソース
電極部が構成されるとともに前記ドレインコンタクト端
子とドレイン電極とにより前記ドレイン電極部が構成さ
れ、前記ソースコンタクト端子およびドレインコンタク
ト端子を介して前記ソース電極およびドレイン電極が前
記半導体膜と接続された請求項１記載の薄膜トランジス
タ。3. A source contact terminal and a drain contact terminal composed of a semiconductor film containing impurities and a contact metal film are formed on the semiconductor region, and the source contact terminal and the source electrode constitute the source electrode section. The drain electrode portion is constituted by the drain contact terminal and the drain electrode, and the source electrode and the drain electrode are connected to the semiconductor film through the source contact terminal and the drain contact terminal. Thin film transistor.
にバックチャネル保護膜を含みかつ前記バックチャネル
保護膜上に前記チャネル保護膜が形成され、前記チャネ
ル保護膜およびバックチャネル保護膜を除去して形成さ
れたソース開口部およびドレイン開口部の下部に位置す
る前記半導体膜の領域に不純物がドーピングされ、前記
ソース開口部下部の前記ドーピング領域とソース電極と
により前記ソース電極部が構成されるとともに前記ドレ
イン開口部下部の前記ドーピング領域とドレイン電極と
により前記ドレイン電極部が構成され、前記ソース開口
部下部および前記ドレイン電極下部の前記ドーピング領
域を介して前記ソース電極および前記ドレイン電極が前
記半導体膜と接続された請求項１記載の薄膜トランジス
タ。4. The semiconductor region further includes a back channel protective film on the semiconductor film, the channel protective film is formed on the back channel protective film, and the channel protective film and the back channel protective film are removed. Impurities are doped into the region of the semiconductor film located below the formed source opening and drain opening, and the source electrode section is formed by the doping region and the source electrode below the source opening. The drain electrode portion is constituted by the doping region under the drain opening and the drain electrode, and the source electrode and the drain electrode are formed by the semiconductor film through the doping region under the source opening and the drain electrode. The thin film transistor according to claim 1, which is connected.
た表示装置用基板であって、 前記表示装置用基板は、画素電極が前記薄膜トランジス
タのドレイン電極に接続されるとともに容量部が前記画
素電極に接続されてなる単位画素を複数含み、前記複数
の単位画素がマトリクス状に配列された構成を有するこ
とを特徴とする表示装置用基板。5. A display device substrate comprising the thin film transistor according to claim 1, wherein a pixel electrode of the display device substrate is connected to a drain electrode of the thin film transistor and a capacitance portion is connected to the pixel electrode. A substrate for a display device, comprising a plurality of unit pixels formed by the above, and having a configuration in which the plurality of unit pixels are arranged in a matrix.
た表示装置用基板であって、 前記表示装置用基板は、画素電極が前記薄膜トランジス
タのドレイン電極に接続されるとともに容量部が前記画
素電極に接続されてなる単位画素を複数含み、前記複数
の単位画素がマトリクス状に配列された構成を有するこ
とを特徴とする表示装置用基板。6. A display device substrate comprising the thin film transistor according to claim 2, wherein the display device substrate has a pixel electrode connected to a drain electrode of the thin film transistor and a capacitance portion connected to the pixel electrode. A substrate for a display device, comprising a plurality of unit pixels formed by the above, and having a configuration in which the plurality of unit pixels are arranged in a matrix.
された蓄積容量電極とゲート線との間に形成された請求
項５記載の表示装置用基板。7. The display device substrate according to claim 5, wherein the capacitance of the capacitance portion is formed between a storage capacitance electrode connected to the pixel electrode and a gate line.
極とを含んで構成された請求項５記載の表示装置用基
板。8. The display device substrate according to claim 5, wherein the capacitance portion includes the pixel electrode and a common capacitance electrode.
電極とゲート線とを含んで構成された請求項５記載の表
示装置用基板。9. The substrate for a display device according to claim 5, wherein the capacitance portion includes a pixel electrode that also serves as a storage capacitance electrode and a gate line.
えた表示装置用基板であって、 前記表示装置用基板は、画素電極が前記薄膜トランジス
タのドレイン電極に接続されるとともに、少なくともゲ
ート金属膜とゲート絶縁膜と第１の半導体膜とチャネル
保護膜と透明電極膜とを含む容量部が前記画素電極に接
続されてなる単位画素を複数含み、前記複数の単位画素
がマトリクス状に配列された構成を有することを特徴と
する表示装置用基板。10. A display device substrate comprising the thin film transistor according to claim 3, wherein the display device substrate has a pixel electrode connected to a drain electrode of the thin film transistor, and at least a gate metal film and a gate insulating film. A plurality of unit pixels, each of which has a capacitor portion including a film, a first semiconductor film, a channel protection film, and a transparent electrode film, connected to the pixel electrode, and the plurality of unit pixels are arranged in a matrix. A substrate for a display device characterized by the above.
えた表示装置用基板であって、 前記表示装置用基板は、画素電極が前記薄膜トランジス
タのドレイン電極に接続されるとともに、少なくともゲ
ート金属膜とチャネル保護膜と透明電極膜とを含む容量
部が前記画素電極に接続されてなる単位画素を複数含
み、前記複数の単位画素がマトリクス状に配列された構
成を有することを特徴とする表示装置用基板。11. A display device substrate comprising the thin film transistor according to claim 4, wherein the display device substrate has a pixel electrode connected to a drain electrode of the thin film transistor, and at least a gate metal film and a channel protection film. A substrate for a display device, comprising a plurality of unit pixels in which a capacitor portion including a film and a transparent electrode film is connected to the pixel electrode, and the plurality of unit pixels are arranged in a matrix.
イ基板および対向基板と、前記薄膜トランジスタアレイ
基板と前記対向基板との間に挟持される液晶層とを備え
た液晶表示装置において、 前記薄膜トランジスタアレイ基板が、請求項５，６，１
０，１１のいずれかに記載の表示装置用基板から構成さ
れることを特徴とする液晶表示装置。12. A liquid crystal display device comprising a thin film transistor array substrate and a counter substrate facing each other, and a liquid crystal layer sandwiched between the thin film transistor array substrate and the counter substrate, wherein the thin film transistor array substrate is 5, 6, 1
A liquid crystal display device comprising the display device substrate according to any one of 0 and 11.
用基板上に有機エレクトロルミネッセンス発光層と陰極
とが順次積層されてなる有機エレクトロルミネッセンス
表示装置において、 前記表示装置用基板が、請求項５，６，１０，１１のい
ずれかに記載の表示装置用基板から構成されることを特
徴とする有機エレクトロルミネッセンス表示装置。13. An organic electroluminescence display device comprising an organic electroluminescence light-emitting layer and a cathode, which are sequentially laminated on a display device substrate including a transparent electrode film serving as an anode, wherein the display device substrate comprises: An organic electroluminescence display device comprising the display device substrate according to any one of 1, 6, 10 and 11.
マトリクス方式の表示装置用基板の製造方法において、 絶縁基板上に、第１の金属膜と、ゲート絶縁膜と、第１
の半導体膜と、不純物を含む第２の半導体膜と、コンタ
クト金属膜とを順次成膜する工程と、 透光部と半透光部と遮光部とを有する第１のフォトマス
クを用いてグレイトーン露光を行い、所定のパターンを
有し膜厚が部分的に異なる第１のレジストを前記コンタ
クト金属膜上に形成する第１のフォト工程と、 前記第１のレジストを用いて第１のエッチングを行い所
定領域の前記コンタクト金属膜から第１の金属膜までを
除去してゲート電極も兼ねるゲート線を形成する工程
と、 前記第１のレジストを加工して所定領域の前記第１のレ
ジストを除去するとともに前記所定領域以外の前記第１
のレジストのみを残す工程と、 前記残った第１のレジストを用いて第２のエッチングを
行い所定領域の前記コンタクト金属膜および前記第２の
半導体膜を除去して前記ゲート電極上にソースコンタク
ト端子とドレインコンタクト端子を形成するとともに前
記ゲート線との間で容量部の容量を形成する蓄積容量電
極を形成する工程と、 前記第１の金属膜、前記ゲート絶縁膜、前記第１の半導
体膜、前記第２の半導体膜、前記コンタクト金属膜が形
成された前記絶縁基板の表面全体にチャネル保護膜を成
膜する工程と、 前記チャネル保護膜上に、透光部と遮光部とを有する第
２のフォトマスクを用いて所定のパターンを有し均一な
膜厚を有する第２のレジストを形成する第２のフォト工
程と、 前記第２のレジストを用いて第３のエッチングを行い所
定領域のチャネル保護膜を除去してソース開口部、ドレ
イン開口部および蓄積容量電極開口部を形成するととも
に所定領域のチャネル保護膜、第１の半導体膜およびゲ
ート絶縁膜を除去して端子開口部を形成する工程と、 前記チャネル保護膜表面と、前記ソース開口部、前記ド
レイン開口部および前記蓄積容量電極開口部の内面と、
前記端子開口部の内面とに透明電極膜および第２の金属
膜を順次成膜する工程と、 透光部と半透光部と遮光部とを有する第３のフォトマス
クを用いてグレイトーン露光を行い、所定のパターンを
有し膜厚が部分的に異なる第３のレジストを前記第２の
金属膜上に形成する第３のフォト工程と、 前記第３のレジストを用いて第４のエッチングを行い所
定領域の前記透明電極膜および第２の金属膜を除去し、
ソース電極、ドレイン電極、ソース線および画素電極を
形成する工程と、 前記第３のレジストを加工して所定領域の前記第３のレ
ジストを除去するとともに前記所定領域以外の前記第３
のレジストのみを残す工程と、 前記残った第３のレジストを用いて第５のエッチングを
行い前記画素電極上および前記端子開口部内の前記第２
の金属膜を除去する工程とを備えることを特徴とする表
示装置用基板の製造方法。14. A method of manufacturing an active matrix display device substrate including a thin film transistor, comprising: a first metal film, a gate insulating film, and a first insulating film on an insulating substrate.
The step of sequentially forming the semiconductor film, the second semiconductor film containing impurities, and the contact metal film, and using the first photomask having the light-transmitting portion, the semi-light-transmitting portion, and the light-shielding portion, A first photo step of performing a tone exposure to form a first resist having a predetermined pattern and having a partially different film thickness on the contact metal film; and a first etching using the first resist. And removing the contact metal film to the first metal film in a predetermined region to form a gate line that also serves as a gate electrode, and processing the first resist to remove the first resist in the predetermined region. The first portion other than the predetermined area is removed.
The step of leaving only the resist, and second etching using the remaining first resist to remove the contact metal film and the second semiconductor film in a predetermined region to form a source contact terminal on the gate electrode. Forming a drain contact terminal and forming a storage capacitor electrode that forms a capacitance of a capacitance portion with the gate line, the first metal film, the gate insulating film, the first semiconductor film, A step of forming a channel protection film on the entire surface of the insulating substrate on which the second semiconductor film and the contact metal film are formed; and a second step having a light transmitting portion and a light shielding portion on the channel protection film. Performing a second photo step of forming a second resist having a predetermined pattern and a uniform film thickness using the photo mask of 1., and performing a third etching using the second resist. The source opening, the drain opening and the storage capacitor electrode opening are formed by removing the channel protection film in a predetermined area and the terminal opening is formed by removing the channel protection film, the first semiconductor film and the gate insulating film in the predetermined area. A step of forming a portion, the channel protective film surface, inner surfaces of the source opening, the drain opening, and the storage capacitor electrode opening,
Gray-tone exposure using a step of sequentially forming a transparent electrode film and a second metal film on the inner surface of the terminal opening, and a third photomask having a light-transmitting portion, a semi-light-transmitting portion, and a light-shielding portion. And a third photo step of forming a third resist having a predetermined pattern and having a partially different film thickness on the second metal film; and a fourth etching using the third resist. To remove the transparent electrode film and the second metal film in a predetermined area,
A step of forming a source electrode, a drain electrode, a source line and a pixel electrode; and processing the third resist to remove the third resist in a predetermined region and the third region other than the predetermined region.
The step of leaving only the resist, and performing the fifth etching using the remaining third resist, the second etching on the pixel electrode and in the terminal opening.
And a step of removing the metal film, the method for manufacturing a substrate for a display device.
マトリクス方式の表示装置用基板の製造方法において、 絶縁基板上に、第１の金属膜と、ゲート絶縁膜と、第１
の半導体膜と、不純物を含む第２の半導体膜と、コンタ
クト金属膜とを順次成膜する工程と、 透光部と遮光部とを有する第１のフォトマスクを用いて
所定のパターンを有し均一な膜厚を有する第１のレジス
トを前記コンタクト金属膜上に形成する第１のフォト工
程と、 前記第１のレジストを用いて第１のエッチングを行い所
定領域の前記コンタクト金属膜から第１の金属膜までを
除去してゲート電極も兼ねるゲート線を形成する工程
と、 透光部と遮光部とを有する第２のフォトマスクを用いて
所定のパターンを有し均一な膜厚を有する第２のレジス
トを前記コンタクト金属膜上に形成する第２のフォト工
程と、 前記第２のレジストを用いて第２のエッチングを行い所
定領域の前記コンタクト金属膜および前記第２の半導体
膜を除去して前記ゲート電極上にソースコンタクト端子
とドレインコンタクト端子を形成するとともに前記ゲー
ト線との間で容量部の容量を形成する蓄積容量電極を形
成する工程と、 前記第１の金属膜、前記ゲート絶縁膜、前記第１の半導
体膜、前記第２の半導体膜、前記コンタクト金属膜が形
成された前記絶縁基板の表面全体にチャネル保護膜を成
膜する工程と、 前記チャネル保護膜上に、透光部と遮光部とを有する第
３のフォトマスクを用いて所定のパターンを有し均一な
膜厚を有する第３のレジストを形成する第３のフォト工
程と、 前記第３のレジストを用いて第３のエッチングを行い所
定領域のチャネル保護膜を除去してソース開口部、ドレ
イン開口部および蓄積容量電極開口部を形成するととも
に所定領域のチャネル保護膜、第１の半導体膜およびゲ
ート絶縁膜を除去して端子開口部を形成する工程と、 前記チャネル保護膜表面と、前記ソース開口部、前記ド
レイン開口部および前記蓄積容量開口部の内面と、前記
ゲート端子開口部の内面とに透明電極膜および第２の金
属膜を順次成膜する工程と、 透光部と遮光部とを有する第４のフォトマスクを用いて
所定のパターンを有し均一な膜厚を有する第４のレジス
トを前記第２の金属膜上に形成する第４のフォト工程
と、 前記第４のレジストを用いて第４のエッチングを行い所
定領域の前記透明電極膜および第２の金属膜を除去し、
ソース電極、ドレイン電極、ソース線および画素電極を
形成する工程と、 透光部と遮光部とを有する第５のフォトマスクを用いて
所定のパターンを有し均一な膜厚を有する第５のレジス
トを前記第２の金属膜上に形成する工程と、 前記第５のレジストを用いて第５のエッチングを行い前
記画素電極上および前記端子開口部内の前記第２の金属
膜を除去する工程とを備えることを特徴とする表示装置
用基板の製造方法。15. A method of manufacturing an active matrix type display device substrate including a thin film transistor, comprising: a first metal film, a gate insulating film, and a first insulating film on an insulating substrate.
Of the semiconductor film, the second semiconductor film containing impurities, and the contact metal film are sequentially formed, and a predetermined pattern is formed by using the first photomask having the light transmitting portion and the light shielding portion. A first photo step of forming a first resist having a uniform film thickness on the contact metal film; and a first etching using the first resist to perform a first etching from the contact metal film in a predetermined region. A step of removing the metal film up to and forming a gate line which also serves as a gate electrode, and a second photomask having a light-transmitting portion and a light-shielding portion is used to form a predetermined pattern having a uniform film thickness. A second photo step of forming a second resist on the contact metal film, and a second etching using the second resist to remove the contact metal film and the second semiconductor film in a predetermined region. The above Forming a source contact terminal and a drain contact terminal on the gate electrode and forming a storage capacitor electrode that forms a capacitance of a capacitance portion between the gate line, and the first metal film, the gate insulating film, Forming a channel protective film over the entire surface of the insulating substrate on which the first semiconductor film, the second semiconductor film, and the contact metal film are formed; and a translucent portion on the channel protective film. A third photo step of forming a third resist having a predetermined pattern and a uniform film thickness by using a third photomask having a light shielding part; and a third photo step using the third resist. Etching is performed to remove the channel protective film in the predetermined region to form the source opening, the drain opening and the storage capacitor electrode opening, and the channel protective film in the predetermined region, the first semiconductor film and the first semiconductor film are formed. A step of removing a gate insulating film to form a terminal opening; a surface of the channel protective film; inner surfaces of the source opening, the drain opening and the storage capacitor opening; and an inner surface of the gate terminal opening. A step of sequentially forming a transparent electrode film and a second metal film on the substrate, and a fourth photomask having a light transmitting portion and a light shielding portion is used to form a fourth film having a predetermined pattern and a uniform film thickness. A fourth photo step of forming a resist on the second metal film, and a fourth etching using the fourth resist to remove the transparent electrode film and the second metal film in a predetermined region,
A step of forming a source electrode, a drain electrode, a source line and a pixel electrode, and a fifth resist having a predetermined pattern and a uniform film thickness using a fifth photomask having a light transmitting portion and a light shielding portion. Is formed on the second metal film, and a step of performing a fifth etching using the fifth resist to remove the second metal film on the pixel electrode and in the terminal opening is performed. A method of manufacturing a substrate for a display device, comprising:
マトリクス方式の表示装置用基板の製造方法において、 絶縁基板上に、第１の金属膜と、ゲート絶縁膜と、第１
の半導体膜と、不純物を含む第２の半導体膜と、コンタ
クト金属膜とを順次成膜する工程と、 透光部と半透光部と遮光部とを有する第１のフォトマス
クを用いてグレイトーン露光を行い、所定のパターンを
有し膜厚が部分的に異なる第１のレジストを前記コンタ
クト金属膜上に形成する第１のフォト工程と、 前記第１のレジストを用いて第１のエッチングを行い所
定領域の前記コンタクト金属膜から第１の金属膜までを
除去してゲート電極も兼ねるゲート線を形成する工程
と、 前記第１のレジストを加工して所定領域の前記第１のレ
ジストを除去するとともに前記所定領域以外の前記第１
のレジストのみを残す工程と、 前記残った第１のレジストを用いて第２のエッチングを
行い所定領域の前記コンタクト金属膜および前記第２の
半導体膜を除去して前記ゲート電極上にソースコンタク
ト端子とドレインコンタクト端子を形成するとともに前
記ゲート線との間で容量部の容量を形成する蓄積容量電
極を形成する工程と、 前記第１の金属膜、前記ゲート絶縁膜、前記第１の半導
体膜、前記第２の半導体膜、前記コンタクト金属膜が形
成された前記絶縁基板の表面全体にチャネル保護膜と平
坦化膜とを順次成膜する工程と、 前記平坦化膜上に、透光部と遮光部とを有する第２のフ
ォトマスクを用いて所定のパターンを有し均一な膜厚を
有する第２のレジストを形成する第２のフォト工程と、 前記第２のレジストを用いて第３のエッチングを行い所
定領域の平坦化膜およびチャネル保護膜を除去してソー
ス開口部、ドレイン開口部および蓄積容量電極開口部を
形成するとともに所定領域の平坦化膜、チャネル保護
膜、第１の半導体膜およびゲート絶縁膜を除去して端子
開口部を形成する工程と、 前記平坦化膜表面と、前記ソース開口部、前記ドレイン
開口部および前記蓄積容量電極開口部の内面と、前記端
子開口部の内面とに透明電極膜および第２の金属膜を順
次成膜する工程と、 透光部と半透光部と遮光部とを有する第３のフォトマス
クを用いてグレイトーン露光を行い、所定のパターンを
有し膜厚が部分的に異なる第３のレジストを前記第２の
金属膜上に形成する第３のフォト工程と、 前記第３のレジストを用いて第４のエッチングを行い所
定領域の前記透明電極膜および第２の金属膜を除去し、
ソース電極、ドレイン電極、ソース線および画素電極を
形成する工程と、 前記第３のレジストを加工して所定領域の前記第３のレ
ジストを除去するとともに所定領域の前記第３のレジス
トのみを残す工程と、 前記残った第３のレジストを用いて第５のエッチングを
行い前記画素電極上および前記端子開口部内の前記第２
の金属膜を除去する工程とを備えることを特徴とする表
示装置用基板の製造方法。16. A method for manufacturing an active matrix display device substrate including a thin film transistor, comprising: a first metal film, a gate insulating film, and a first insulating film on the insulating substrate.
The step of sequentially forming the semiconductor film, the second semiconductor film containing impurities, and the contact metal film, and using the first photomask having the light-transmitting portion, the semi-light-transmitting portion, and the light-shielding portion, A first photo step of performing a tone exposure to form a first resist having a predetermined pattern and having a partially different film thickness on the contact metal film; and a first etching using the first resist. And removing the contact metal film to the first metal film in a predetermined region to form a gate line that also serves as a gate electrode, and processing the first resist to remove the first resist in the predetermined region. The first portion other than the predetermined area is removed.
The step of leaving only the resist, and second etching using the remaining first resist to remove the contact metal film and the second semiconductor film in a predetermined region to form a source contact terminal on the gate electrode. Forming a drain contact terminal and forming a storage capacitor electrode that forms a capacitance of a capacitance portion with the gate line, the first metal film, the gate insulating film, the first semiconductor film, A step of sequentially forming a channel protection film and a flattening film over the entire surface of the insulating substrate on which the second semiconductor film and the contact metal film are formed; and a light transmitting portion and a light shield on the flattening film. A second photo step of forming a second resist having a predetermined pattern and a uniform film thickness by using a second photo mask having a portion, and a third etch using the second resist. Etching is performed to remove the flattening film and the channel protective film in a predetermined region to form a source opening, a drain opening and a storage capacitor electrode opening, and a flattening film, a channel protective film, and a first semiconductor film in the predetermined region. And a step of removing the gate insulating film to form a terminal opening, the flattening film surface, inner surfaces of the source opening, the drain opening and the storage capacitor electrode opening, and an inner surface of the terminal opening. And a step of sequentially forming a transparent electrode film and a second metal film on the substrate, and graytone exposure is performed using a third photomask having a light-transmitting portion, a semi-light-transmitting portion, and a light-shielding portion to obtain a predetermined pattern. A third photo step of forming a third resist having a partially different film thickness on the second metal film, and performing a fourth etching using the third resist to perform a fourth etching in a predetermined region. Transparent electrode film Preliminary second metal film is removed,
A step of forming a source electrode, a drain electrode, a source line and a pixel electrode, and a step of processing the third resist to remove the third resist in a predetermined area and leave only the third resist in a predetermined area. And a fifth etching is performed using the remaining third resist to perform the second etching on the pixel electrode and in the terminal opening.
And a step of removing the metal film, the method for manufacturing a substrate for a display device.
マトリクス方式の表示装置用基板の製造方法において、 絶縁基板上に、第１の金属膜と、ゲート絶縁膜と、第１
の半導体膜と、不純物を含む第２の半導体膜と、コンタ
クト金属膜とを順次成膜する工程と、 透光部と遮光部とを有する第１のフォトマスクを用いて
所定のパターンを有し均一な膜厚を有する第１のレジス
トを前記コンタクト金属膜上に形成する第１のフォト工
程と、 前記第１のレジストを用いて第１のエッチングを行い所
定領域の前記コンタクト金属膜から第１の金属膜までを
除去してゲート電極も兼ねるゲート線を形成する工程
と、 透光部と遮光部とを有する第２のフォトマスクを用いて
所定のパターンを有し均一な膜厚を有する第２のレジス
トを前記コンタクト金属膜上に形成する第２のフォト工
程と、 前記第２のレジストを用いて第２のエッチングを行い所
定領域の前記コンタクト金属膜および前記第２の半導体
膜を除去して前記ゲート電極上にソースコンタクト端子
とドレインコンタクト端子を形成するとともに前記ゲー
ト線との間で容量部の容量を形成する蓄積容量電極を形
成する工程と、 前記第１の金属膜、ゲート絶縁膜、第１の半導体膜、前
記第２の半導体膜および前記コンタクト金属膜が形成さ
れた前記絶縁基板の表面全体にチャネル保護膜と平坦化
膜とを順次成膜する工程と、 前記平坦化膜上に、透光部と遮光部とを有する第３のフ
ォトマスクを用いて所定のパターンを有し均一な膜厚を
有する第３のレジストを形成する第３のフォト工程と、 前記第３のレジストを用いて第３のエッチングを行い所
定領域の平坦化膜およびチャネル保護膜を除去してソー
ス開口部、ドレイン開口部および蓄積容量電極開口部を
形成するとともに所定領域の平坦化膜、チャネル保護
膜、第１の半導体膜およびゲート絶縁膜を除去して端子
開口部を形成する工程と、 前記平坦化膜表面と、前記ソース開口部、前記ドレイン
開口部および前記蓄積容量電極開口部の内面と、前記端
子開口部の内面とに透明電極膜および第２の金属膜を順
次成膜する工程と、 透光部と遮光部とを有する第４のフォトマスクを用いて
所定のパターンを有し均一な膜厚を有する第４のレジス
トを前記第２の金属膜上に形成する第４のフォト工程
と、 前記第４のレジストを用いて第４のエッチングを行い所
定領域の前記透明電極膜および第２の金属膜を除去し、
ソース電極、ドレイン電極、ソース線および画素電極を
形成する工程と、 透光部と遮光部とを有する第５のフォトマスクを用いて
所定のパターンを有し均一な膜厚を有する第５のレジス
トを前記第２の金属膜上に形成する工程と、 前記第５のレジストを用いて第５のエッチングを行い前
記画素電極上および前記端子開口部内の前記第２の金属
膜を除去する工程とを備えることを特徴とする表示装置
用基板の製造方法。17. A method of manufacturing an active matrix type display device substrate including a thin film transistor, comprising: a first metal film, a gate insulating film, and a first insulating film on the insulating substrate.
Of the semiconductor film, the second semiconductor film containing impurities, and the contact metal film are sequentially formed, and a predetermined pattern is formed by using the first photomask having the light transmitting portion and the light shielding portion. A first photo step of forming a first resist having a uniform film thickness on the contact metal film; and a first etching using the first resist to perform a first etching from the contact metal film in a predetermined region. A step of removing the metal film up to and forming a gate line which also serves as a gate electrode, and a second photomask having a light-transmitting portion and a light-shielding portion is used to form a predetermined pattern having a uniform film thickness. A second photo step of forming a second resist on the contact metal film, and a second etching using the second resist to remove the contact metal film and the second semiconductor film in a predetermined region. The above Forming a source contact terminal and a drain contact terminal on the gate electrode and forming a storage capacitor electrode that forms a capacitance of a capacitance portion between the gate line and the first metal film, the gate insulating film, A step of sequentially forming a channel protection film and a planarization film over the entire surface of the insulating substrate on which the first semiconductor film, the second semiconductor film, and the contact metal film are formed; A third photo step of forming a third resist having a predetermined pattern and a uniform film thickness using a third photo mask having a light transmitting portion and a light shielding portion, and using the third resist Third etching is performed to remove the flattening film and the channel protective film in the predetermined region to form the source opening, the drain opening and the storage capacitor electrode opening, and the flattening film in the predetermined region A step of removing the protective film, the first semiconductor film and the gate insulating film to form a terminal opening; and the flattening film surface, the source opening, the drain opening and the storage capacitor electrode opening. A step of sequentially forming a transparent electrode film and a second metal film on the inner surface and the inner surface of the terminal opening portion is used, and a predetermined pattern is formed by using a fourth photomask having a light transmitting portion and a light shielding portion. And a fourth photo step of forming a fourth resist having a uniform film thickness on the second metal film, and a fourth etching using the fourth resist to perform the transparent electrode film in a predetermined region. And removing the second metal film,
A step of forming a source electrode, a drain electrode, a source line and a pixel electrode, and a fifth resist having a predetermined pattern and a uniform film thickness using a fifth photomask having a light transmitting portion and a light shielding portion. Is formed on the second metal film, and a step of performing a fifth etching using the fifth resist to remove the second metal film on the pixel electrode and in the terminal opening is performed. A method of manufacturing a substrate for a display device, comprising:
マトリクス方式の表示装置用基板の製造方法において、 絶縁基板上に、第１の金属膜と、ゲート絶縁膜と、第１
の半導体膜と、不純物を含む第２の半導体膜と、コンタ
クト金属膜とを順次成膜する工程と、 透光部と半透光部と遮光部とを有する第１のフォトマス
クを用いてグレイトーン露光を行い、所定のパターンを
有し膜厚が部分的に異なる第１のレジストを前記コンタ
クト金属膜上に形成する第１のフォト工程と、 前記第１のレジストを用いて第１のエッチングを行い所
定領域の前記コンタクト金属膜から第１の金属膜までを
除去してゲート電極も兼ねるゲート線を形成するととも
に２本の前記ゲート線間に共通容量電極を形成する工程
と、 前記第１のレジストを加工して所定領域の前記第１のレ
ジストを除去するとともに前記所定領域以外の前記第１
のレジストのみを残す工程と、 前記残った第１のレジストを用いて第２のエッチングを
行い所定領域の前記コンタクト金属膜および前記第２の
半導体膜を除去して前記ゲート電極上にソースコンタク
ト端子とドレインコンタクト端子を形成する工程と、 前記第１の金属膜、前記ゲート絶縁膜、前記第１の半導
体膜、前記第２の半導体膜および前記コンタクト金属膜
が形成された前記絶縁基板の表面全体にチャネル保護膜
を成膜する工程と、 前記チャネル保護膜上に、透光部と遮光部とを有する第
２のフォトマスクを用いて所定のパターンを有し均一な
膜厚を有する第２のレジストを形成する第２のフォト工
程と、 前記第２のレジストを用いて第３のエッチングを行い所
定領域のチャネル保護膜を除去してソース開口部、ドレ
イン開口部および共通容量電極開口部を形成するととも
に所定領域のチャネル保護膜、第１の半導体膜およびゲ
ート絶縁膜を除去して端子開口部を形成する工程と、 前記チャネル保護膜表面と、前記ソース開口部、前記ド
レイン開口部および前記共通容量電極開口部の内面と、
前記端子開口部の内面とに透明電極膜および第２の金属
膜を順次成膜する工程と、 透光部と半透光部と遮光部とを有する第３のフォトマス
クを用いてグレイトーン露光を行い、所定のパターンを
有し膜厚が部分的に異なる第３のレジストを前記第２の
金属膜上に形成する第３のフォト工程と、 前記第３のレジストを用いて第４のエッチングを行い所
定領域の前記透明電極膜および第２の金属膜を除去し、
ソース電極、ドレイン電極、ソース線および画素電極を
形成する工程と、 前記第３のレジストを加工して所定領域の前記第３のレ
ジストを除去するとともに所定領域の前記第３のレジス
トのみを残す工程と、 前記残った第３のレジストを用いて第５のエッチングを
行い前記画素電極上および前記端子開口部内の前記第２
の金属膜を除去する工程とを備えることを特徴とする表
示装置用基板の製造方法。18. A method of manufacturing an active matrix type display device substrate including a thin film transistor, comprising: a first metal film, a gate insulating film, and a first insulating film on the insulating substrate.
The step of sequentially forming the semiconductor film, the second semiconductor film containing impurities, and the contact metal film, and using the first photomask having the light-transmitting portion, the semi-light-transmitting portion, and the light-shielding portion, A first photo step of performing a tone exposure to form a first resist having a predetermined pattern and having a partially different film thickness on the contact metal film; and a first etching using the first resist. And removing the contact metal film to the first metal film in a predetermined region to form a gate line which also serves as a gate electrode and a common capacitance electrode between the two gate lines. Is processed to remove the first resist in a predetermined region and to remove the first resist in a region other than the predetermined region.
The step of leaving only the resist, and second etching using the remaining first resist to remove the contact metal film and the second semiconductor film in a predetermined region to form a source contact terminal on the gate electrode. And a step of forming a drain contact terminal, and the entire surface of the insulating substrate on which the first metal film, the gate insulating film, the first semiconductor film, the second semiconductor film, and the contact metal film are formed. Forming a channel protective film on the channel protective film, and using a second photomask having a light-transmitting portion and a light-shielding portion on the channel protective film, a second pattern having a predetermined pattern and a uniform film thickness is formed. A second photo step of forming a resist, and a third etching using the second resist to remove a channel protection film in a predetermined region to remove a source opening, a drain opening, and a drain opening. And forming a common capacitance electrode opening and removing a channel protection film, a first semiconductor film and a gate insulating film in a predetermined region to form a terminal opening, the channel protection film surface, and the source opening. An inner surface of the drain opening and the common capacitance electrode opening,
Gray-tone exposure using a step of sequentially forming a transparent electrode film and a second metal film on the inner surface of the terminal opening, and a third photomask having a light-transmitting portion, a semi-light-transmitting portion, and a light-shielding portion. And a third photo step of forming a third resist having a predetermined pattern and having a partially different film thickness on the second metal film; and a fourth etching using the third resist. To remove the transparent electrode film and the second metal film in a predetermined area,
A step of forming a source electrode, a drain electrode, a source line and a pixel electrode, and a step of processing the third resist to remove the third resist in a predetermined area and leave only the third resist in a predetermined area. And a fifth etching is performed using the remaining third resist to perform the second etching on the pixel electrode and in the terminal opening.
And a step of removing the metal film, the method for manufacturing a substrate for a display device.
マトリクス方式の表示装置用基板の製造方法において、 絶縁基板上に、第１の金属膜と、ゲート絶縁膜と、第１
の半導体膜と、不純物を含む第２の半導体膜と、コンタ
クト金属膜とを順次成膜する工程と、 透光部と遮光部とを有する第１のフォトマスクを用いて
所定のパターンを有し均一な膜厚を有する第１のレジス
トを前記コンタクト金属膜上に形成する第１のフォト工
程と、 前記第１のレジストを用いて第１のエッチングを行い所
定領域の前記コンタクト金属膜から第１の金属膜までを
除去してゲート電極も兼ねるゲート線を形成するととも
に２本の前記ゲート線間に共通容量電極を形成する工程
と、 透光部と遮光部とを有する第２のフォトマスクを用いて
所定のパターンを有し均一な膜厚を有する第２のレジス
トを前記コンタクト金属膜上に形成する第２のフォト工
程と、 前記第２のレジストを用いて第２のエッチングを行い所
定領域の前記コンタクト金属膜および前記第２の半導体
膜を除去して前記ゲート電極上にソースコンタクト端子
とドレインコンタクト端子を形成する工程と、 前記第１の金属膜、前記ゲート絶縁膜、前記第１の半導
体膜、前記第２の半導体膜および前記コンタクト金属膜
が形成された前記絶縁基板の表面全体にチャネル保護膜
を成膜する工程と、 前記チャネル保護膜上に、透光部と遮光部とを有する第
３のフォトマスクを用いて所定のパターンを有し均一な
膜厚を有する第３のレジストを形成する第３のフォト工
程と、 前記第３のレジストを用いて第３のエッチングを行い所
定領域のチャネル保護膜を除去してソース開口部、ドレ
イン開口部および共通容量電極開口部を形成するととも
に所定領域のチャネル保護膜、第１の半導体膜およびゲ
ート絶縁膜を除去して端子開口部を形成する工程と、 前記チャネル保護膜表面と、前記ソース開口部、前記ド
レイン開口部および前記共通容量電極開口部の内面と、
前記端子開口部の内面とに透明電極膜および第２の金属
膜を順次成膜する工程と、 透光部と遮光部とを有する第４のフォトマスクを用いて
所定のパターンを有し均一な膜厚を有する第４のレジス
トを前記第２の金属膜上に形成する第４のフォト工程
と、 前記第４のレジストを用いて第４のエッチングを行い所
定領域の前記透明電極膜および第２の金属膜を除去し、
ソース電極、ドレイン電極、ソース線および画素電極を
形成する工程と、 透光部と遮光部とを有する第５のフォトマスクを用いて
所定のパターンを有し均一な膜厚を有する第５のレジス
トを前記第２の金属膜上に形成する工程と、 前記第５のレジストを用いて第５のエッチングを行い前
記画素電極上および前記端子開口部内の前記第２の金属
膜を除去する工程とを備えることを特徴とする表示装置
用基板の製造方法。19. A method for manufacturing an active matrix type display device substrate including a thin film transistor, comprising: a first metal film, a gate insulating film, and a first insulating film on the insulating substrate.
Of the semiconductor film, the second semiconductor film containing impurities, and the contact metal film are sequentially formed, and a predetermined pattern is formed by using the first photomask having the light transmitting portion and the light shielding portion. A first photo step of forming a first resist having a uniform film thickness on the contact metal film; and a first etching using the first resist to perform a first etching from the contact metal film in a predetermined region. A step of removing the metal film up to and forming a gate line also serving as a gate electrode and forming a common capacitance electrode between the two gate lines; and a second photomask having a light transmitting portion and a light shielding portion. A second photo step of forming a second resist having a predetermined pattern and a uniform film thickness on the contact metal film by using the second resist, and performing a second etching using the second resist in a predetermined region. Of the above Removing the contact metal film and the second semiconductor film to form a source contact terminal and a drain contact terminal on the gate electrode, the first metal film, the gate insulating film, and the first semiconductor film. A step of forming a channel protective film on the entire surface of the insulating substrate on which the second semiconductor film and the contact metal film are formed; and a step of forming a transparent portion and a light shielding portion on the channel protective film. A third photo step of forming a third resist having a predetermined pattern and a uniform film thickness by using the photo mask of No. 3, and a third etching using the third resist to perform a third etching of a predetermined region. The channel protective film is removed to form a source opening, a drain opening and a common capacitance electrode opening, and a channel protective film, a first semiconductor film and a gate insulating film in a predetermined region are removed. Forming a terminal opening and removed by, said channel protection film surface, an inner surface of said source opening, the drain opening and the common capacitor electrode opening,
A step of sequentially forming a transparent electrode film and a second metal film on the inner surface of the terminal opening, and a fourth photomask having a light transmitting portion and a light shielding portion are used to form a uniform pattern having a predetermined pattern. A fourth photo step of forming a fourth resist having a film thickness on the second metal film; and a fourth etching using the fourth resist to perform a fourth etching in a predetermined region of the transparent electrode film and the second electrode. Remove the metal film of
A step of forming a source electrode, a drain electrode, a source line and a pixel electrode, and a fifth resist having a predetermined pattern and a uniform film thickness using a fifth photomask having a light transmitting portion and a light shielding portion. Is formed on the second metal film, and a step of performing a fifth etching using the fifth resist to remove the second metal film on the pixel electrode and in the terminal opening is performed. A method of manufacturing a substrate for a display device, comprising:
マトリクス方式の表示装置用基板の製造方法において、 絶縁基板上に、第１の金属膜と、ゲート絶縁膜と、第１
の半導体膜と、不純物を含む第２の半導体膜と、コンタ
クト金属膜とを順次成膜する工程と、 透光部と半透光部と遮光部とを有する第１のフォトマス
クを用いてグレイトーン露光を行い、所定のパターンを
有し膜厚が部分的に異なる第１のレジストを前記コンタ
クト金属膜上に形成する第１のフォト工程と、 前記第１のレジストを用いて第１のエッチングを行い所
定領域の前記コンタクト金属膜から第１の金属膜までを
除去してゲート電極も兼ねるゲート線を形成するととも
に２本の前記ゲート線間に共通容量電極を形成する工程
と、 前記第１のレジストを加工して所定領域の前記第１のレ
ジストを除去するとともに前記所定領域以外の前記第１
のレジストのみを残す工程と、 前記残った第１のレジストを用いて第２のエッチングを
行い所定領域の前記コンタクト金属膜および前記第２の
半導体膜を除去して前記ゲート電極上にソースコンタク
ト端子とドレインコンタクト端子を形成する工程と、 前記第１の金属膜、前記ゲート絶縁膜、前記第１の半導
体膜、前記第２の半導体膜および前記コンタクト金属膜
が形成された前記絶縁基板の表面全体にチャネル保護膜
と平坦化膜とを順次成膜する工程と、 前記平坦化膜上に、透光部と遮光部とを有する第２のフ
ォトマスクを用いて所定のパターンを有し均一な膜厚を
有する第２のレジストを形成する第２のフォト工程と、 前記第２のレジストを用いて第３のエッチングを行い所
定領域の平坦化膜およびチャネル保護膜を除去してソー
ス開口部、ドレイン開口部および共通容量電極開口部を
形成するとともに所定領域の平坦化膜、チャネル保護
膜、第１の半導体膜およびゲート絶縁膜を除去して端子
開口部を形成する工程と、 前記平坦化膜表面と、前記ソース開口部、前記ドレイン
開口部および前記共通容量電極開口部の内面と、前記端
子開口部の内面に透明電極膜および第２の金属膜を順次
成膜する工程と、 透光部と半透光部と遮光部とを有する第３のフォトマス
クを用いてグレイトーン露光を行い、所定のパターンを
有し膜厚が部分的に異なる第３のレジストを前記第２の
金属膜上に形成する第３のフォト工程と、 前記第３のレジストを用いて第４のエッチングを行い所
定領域の前記透明電極膜および第２の金属膜を除去し、
ソース電極、ドレイン電極、ソース線および画素電極を
形成する工程と、 前記第３のレジストを加工して所定領域の前記第３のレ
ジストを除去するとともに所定領域の前記第３のレジス
トのみを残す工程と、 前記残った第３のレジストを用いて第５のエッチングを
行い前記画素電極上および前記端子開口部内の前記第２
の金属膜を除去する工程とを備えることを特徴とする表
示装置用基板の製造方法。20. A method of manufacturing an active matrix type display device substrate including a thin film transistor, comprising: a first metal film, a gate insulating film, and a first insulating film on an insulating substrate.
The step of sequentially forming the semiconductor film, the second semiconductor film containing impurities, and the contact metal film, and using the first photomask having the light-transmitting portion, the semi-light-transmitting portion, and the light-shielding portion, A first photo step of performing a tone exposure to form a first resist having a predetermined pattern and having a partially different film thickness on the contact metal film; and a first etching using the first resist. And removing the contact metal film to the first metal film in a predetermined region to form a gate line which also serves as a gate electrode and a common capacitance electrode between the two gate lines. Is processed to remove the first resist in a predetermined region and to remove the first resist in a region other than the predetermined region.
The step of leaving only the resist, and second etching using the remaining first resist to remove the contact metal film and the second semiconductor film in a predetermined region to form a source contact terminal on the gate electrode. And a step of forming a drain contact terminal, and the entire surface of the insulating substrate on which the first metal film, the gate insulating film, the first semiconductor film, the second semiconductor film, and the contact metal film are formed. A step of sequentially forming a channel protective film and a flattening film on the flattening film, and a uniform film having a predetermined pattern on the flattening film by using a second photomask having a light transmitting portion and a light shielding portion. A second photo step of forming a second resist having a thickness, and a third etching using the second resist to remove a flattening film and a channel protection film in a predetermined region to open a source. Forming a terminal opening by forming a mouth, a drain opening and a common capacitance electrode opening, and removing a planarization film, a channel protection film, a first semiconductor film and a gate insulating film in a predetermined region; A step of sequentially forming a transparent electrode film and a second metal film on the surface of the planarizing film, the inner surfaces of the source opening, the drain opening and the common capacitance electrode opening, and the inner surface of the terminal opening; Gray tone exposure is performed using a third photomask having a light-transmitting portion, a semi-light-transmitting portion, and a light-shielding portion, and a third resist having a predetermined pattern and having a partially different film thickness is used as the second resist. A third photo step of forming on the metal film, and a fourth etching using the third resist to remove the transparent electrode film and the second metal film in a predetermined region,
A step of forming a source electrode, a drain electrode, a source line and a pixel electrode, and a step of processing the third resist to remove the third resist in a predetermined area and leave only the third resist in a predetermined area. And a fifth etching is performed using the remaining third resist to perform the second etching on the pixel electrode and in the terminal opening.
And a step of removing the metal film, the method for manufacturing a substrate for a display device.
マトリクス方式の表示装置用基板の製造方法において、 絶縁基板上に、第１の金属膜と、ゲート絶縁膜と、第１
の半導体膜と、不純物を含む第２の半導体膜と、コンタ
クト金属膜とを順次成膜する工程と、 透光部と遮光部とを有する第１のフォトマスクを用いて
所定のパターンを有し均一な膜厚を有する第１のレジス
トを前記コンタクト金属膜上に形成する第１のフォト工
程と、 前記第１のレジストを用いて第１のエッチングを行い所
定領域の前記コンタクト金属膜から第１の金属膜までを
除去してゲート電極も兼ねるゲート線を形成するととも
に２本の前記ゲート線間に共通容量電極を形成する工程
と、 透光部と遮光部とを有する第２のフォトマスクを用いて
所定のパターンを有し均一な膜厚を有する第２のレジス
トを前記コンタクト金属膜上に形成する第２のフォト工
程と、 前記第２のレジストを用いて第２のエッチングを行い所
定領域の前記コンタクト金属膜および前記第２の半導体
膜を除去して前記ゲート電極上にソースコンタクト端子
とドレインコンタクト端子を形成する工程と、 前記第１の金属膜、ゲート絶縁膜、第１の半導体膜、前
記第２の半導体膜および前記コンタクト金属膜が形成さ
れた前記絶縁基板の表面全体にチャネル保護膜と平坦化
膜とを順次成膜する工程と、 前記平坦化膜上に、透光部と遮光部とを有する第３のフ
ォトマスクを用いて所定のパターンを有し均一な膜厚を
有する第３のレジストを形成する第３のフォト工程と、 前記第３のレジストを用いて第３のエッチングを行い所
定領域の平坦化膜およびチャネル保護膜を除去してソー
ス開口部、ドレイン開口部および共通容量電極開口部を
形成するとともに所定領域の平坦化膜、チャネル保護
膜、第１の半導体膜およびゲート絶縁膜を除去して端子
開口部を形成する工程と、 前記平坦化膜表面と、前記ソース開口部、前記ドレイン
開口部および前記共通容量電極開口部の内面と、前記端
子開口部の内面とに透明電極膜および第２の金属膜を順
次成膜する工程と、 透光部と遮光部とを有する第４のフォトマスクを用いて
所定のパターンを有し均一な膜厚を有する第４のレジス
トを前記第２の金属膜上に形成する第４のフォト工程
と、 前記第４のレジストを用いて第４のエッチングを行い所
定領域の前記透明電極膜および第２の金属膜を除去し、
ソース電極、ドレイン電極、ソース線および画素電極を
形成する工程と、 透光部と遮光部とを有する第５のフォトマスクを用いて
所定のパターンを有し均一な膜厚を有する第５のレジス
トを前記第２の金属膜上に形成する工程と、 前記第５のレジストを用いて第５のエッチングを行い前
記画素電極上および前記端子開口部内の前記第２の金属
膜を除去する工程とを備えることを特徴とする表示装置
用基板の製造方法。21. A method of manufacturing an active matrix type display device substrate including a thin film transistor, comprising: a first metal film, a gate insulating film, and a first insulating film on an insulating substrate.
Of the semiconductor film, the second semiconductor film containing impurities, and the contact metal film are sequentially formed, and a predetermined pattern is formed by using the first photomask having the light transmitting portion and the light shielding portion. A first photo step of forming a first resist having a uniform film thickness on the contact metal film; and a first etching using the first resist to perform a first etching from the contact metal film in a predetermined region. A step of removing the metal film up to and forming a gate line also serving as a gate electrode and forming a common capacitance electrode between the two gate lines; and a second photomask having a light transmitting portion and a light shielding portion. A second photo step of forming a second resist having a predetermined pattern and a uniform film thickness on the contact metal film by using the second resist, and performing a second etching using the second resist in a predetermined region. Of the above Removing the contact metal film and the second semiconductor film to form a source contact terminal and a drain contact terminal on the gate electrode; the first metal film, the gate insulating film, the first semiconductor film, A step of sequentially forming a channel protective film and a planarizing film over the entire surface of the insulating substrate on which the second semiconductor film and the contact metal film are formed; and a light transmitting portion and a light shielding portion on the planarizing film. A third photo step of forming a third resist having a predetermined pattern and a uniform film thickness by using a third photo mask having a third etching mask, and a third etching step using the third resist. Then, the flattening film and the channel protective film in the predetermined region are removed to form the source opening, the drain opening and the common capacitance electrode opening, and the flattening film, the channel protective film and the first half of the predetermined region are formed. A step of removing the body film and the gate insulating film to form a terminal opening; a surface of the flattening film; inner surfaces of the source opening, the drain opening and the common capacitance electrode opening; and the terminal opening. A step of sequentially forming a transparent electrode film and a second metal film on the inner surface of the film, and a fourth photomask having a light transmitting portion and a light shielding portion are used to form a predetermined pattern and have a uniform film thickness. A fourth photo step of forming a fourth resist on the second metal film, and a fourth etching using the fourth resist to form the transparent electrode film and the second metal film in a predetermined region. Removed,
A step of forming a source electrode, a drain electrode, a source line and a pixel electrode, and a fifth resist having a predetermined pattern and a uniform film thickness using a fifth photomask having a light transmitting portion and a light shielding portion. Is formed on the second metal film, and a step of performing a fifth etching using the fifth resist to remove the second metal film on the pixel electrode and in the terminal opening is performed. A method of manufacturing a substrate for a display device, comprising:
マトリクス方式の表示装置用基板の製造方法において、 絶縁基板上に、第１の金属膜と、ゲート絶縁膜と、第１
の半導体膜と、不純物を含む第２の半導体膜と、コンタ
クト金属膜とを順次成膜する工程と、 透光部と半透光部と遮光部とを有する第１のフォトマス
クを用いてグレイトーン露光を行い、所定のパターンを
有し膜厚が部分的に異なる第１のレジストを前記コンタ
クト金属膜上に形成する第１のフォト工程と、 前記第１のレジストを用いて第１のエッチングを行い所
定領域の前記コンタクト金属膜から第１の金属膜までを
除去してゲート電極も兼ねるゲート線を形成する工程
と、 前記第１のレジストを加工して所定領域の前記第１のレ
ジストを除去するとともに前記所定領域以外の前記第１
のレジストのみを残す工程と、 前記残った第１のレジストを用いて第２のエッチングを
行い所定領域の前記コンタクト金属膜および前記第２の
半導体膜を除去して前記ゲート電極上にソースコンタク
ト端子とドレインコンタクト端子を形成する工程と、 前記第１の金属膜、前記ゲート絶縁膜、前記第１の半導
体膜、前記第２の半導体膜および前記コンタクト金属膜
が形成された前記絶縁基板の表面全体にチャネル保護膜
を成膜する工程と、 前記チャネル保護膜上に、透光部と遮光部とを有する第
２のフォトマスクを用いて所定のパターンを有し均一な
膜厚を有する第２のレジストを形成する第２のフォト工
程と、 前記第２のレジストを用いて第３のエッチングを行い所
定領域のチャネル保護膜を除去してソース開口部および
ドレイン開口部を形成するとともに所定領域のチャネル
保護膜、第１の半導体膜およびゲート絶縁膜を除去して
端子開口部を形成する工程と、 前記チャネル保護膜表面と、前記ソース開口部および前
記ドレイン開口部の内面と、前記端子開口部の内面とに
透明電極膜および第２の金属膜を順次成膜する工程と、 透光部と半透光部と遮光部とを有する第３のフォトマス
クを用いてグレイトーン露光を行い、所定のパターンを
有し膜厚が部分的に異なる第３のレジストを前記第２の
金属膜上に形成する第３のフォト工程と、 前記第３のレジストを用いて第４のエッチングを行い所
定領域の前記透明電極膜および第２の金属膜を除去し、
ソース電極、ドレイン電極、ソース線、および蓄積容量
電極を兼ねており前記ゲート線との間で容量部の容量を
形成する画素電極を形成する工程と、 前記第３のレジストを加工して所定領域の前記第３のレ
ジストを除去するとともに所定領域の前記第３のレジス
トのみを残す工程と、 前記残った第３のレジストを用いて第５のエッチングを
行い前記画素電極上および前記端子開口部内の前記第２
の金属膜を除去する工程とを備えることを特徴とする表
示装置用基板の製造方法。22. A method of manufacturing an active matrix type display device substrate including a thin film transistor, comprising: a first metal film, a gate insulating film, and a first insulating film on the insulating substrate.
The step of sequentially forming the semiconductor film, the second semiconductor film containing impurities, and the contact metal film, and using the first photomask having the light-transmitting portion, the semi-light-transmitting portion, and the light-shielding portion, A first photo step of performing a tone exposure to form a first resist having a predetermined pattern and having a partially different film thickness on the contact metal film; and a first etching using the first resist. And removing the contact metal film to the first metal film in a predetermined region to form a gate line that also serves as a gate electrode, and processing the first resist to remove the first resist in the predetermined region. The first portion other than the predetermined area is removed.
The step of leaving only the resist, and second etching using the remaining first resist to remove the contact metal film and the second semiconductor film in a predetermined region to form a source contact terminal on the gate electrode. And a step of forming a drain contact terminal, and the entire surface of the insulating substrate on which the first metal film, the gate insulating film, the first semiconductor film, the second semiconductor film, and the contact metal film are formed. Forming a channel protective film on the channel protective film, and using a second photomask having a light-transmitting portion and a light-shielding portion on the channel protective film, a second pattern having a predetermined pattern and a uniform film thickness is formed. Second photo step of forming a resist, and third etching using the second resist to remove a channel protective film in a predetermined region to remove a source opening and a drain opening. Forming a terminal opening by removing the channel protection film, the first semiconductor film and the gate insulating film in a predetermined region, and forming the terminal opening, the channel protection film surface, the source opening and the drain opening. Using a step of sequentially forming a transparent electrode film and a second metal film on the inner surface and on the inner surface of the terminal opening, and using a third photomask having a light-transmitting portion, a semi-light-transmitting portion, and a light-shielding portion. A third photo step of performing a gray tone exposure to form a third resist having a predetermined pattern and having a partially different film thickness on the second metal film; and a third photo step using the third resist. 4 to remove the transparent electrode film and the second metal film in a predetermined area,
Forming a pixel electrode that also serves as a source electrode, a drain electrode, a source line, and a storage capacitance electrode and forms a capacitance of a capacitance portion with the gate line; and processing the third resist to form a predetermined region. Of removing the third resist and leaving only the third resist in a predetermined region, and performing a fifth etching using the remaining third resist on the pixel electrode and in the terminal opening. The second
And a step of removing the metal film, the method for manufacturing a substrate for a display device.
マトリクス方式の表示装置用基板の製造方法において、 絶縁基板上に、第１の金属膜と、ゲート絶縁膜と、第１
の半導体膜と、不純物を含む第２の半導体膜と、コンタ
クト金属膜とを順次成膜する工程と、 透光部と遮光部とを有する第１のフォトマスクを用いて
所定のパターンを有し均一な膜厚を有する第１のレジス
トを前記コンタクト金属膜上に形成する第１のフォト工
程と、 前記第１のレジストを用いて第１のエッチングを行い所
定領域の前記コンタクト金属膜から第１の金属膜までを
除去してゲート電極も兼ねるゲート線を形成する工程
と、 透光部と遮光部とを有する第２のフォトマスクを用いて
所定のパターンを有し均一な膜厚を有する第２のレジス
トを前記コンタクト金属膜上に形成する第２のフォト工
程と、 前記第２のレジストを用いて第２のエッチングを行い所
定領域の前記コンタクト金属膜および前記第２の半導体
膜を除去して前記ゲート電極上にソースコンタクト端子
とドレインコンタクト端子を形成する工程と、 前記第１の金属膜、前記ゲート絶縁膜、前記第１の半導
体膜、前記第２の半導体膜、前記コンタクト金属膜が形
成された前記絶縁基板の表面全体にチャネル保護膜を成
膜する工程と、 前記チャネル保護膜上に、透光部と遮光部とを有する第
３のフォトマスクを用いて所定のパターンを有し均一な
膜厚を有する第３のレジストを形成する第３のフォト工
程と、 前記第３のレジストを用いて第３のエッチングを行い所
定領域のチャネル保護膜を除去してソース開口部および
ドレイン開口部を形成するとともに所定領域のチャネル
保護膜、第１の半導体膜およびゲート絶縁膜を除去して
端子開口部を形成する工程と、 前記チャネル保護膜表面と、前記ソース開口部、前記ド
レイン開口部の内面と、前記端子開口部の内面とに透明
電極膜および第２の金属膜を順次成膜する工程と、 透光部と遮光部とを有する第４のフォトマスクを用いて
所定のパターンを有し均一な膜厚を有する第４のレジス
トを前記第２の金属膜上に形成する第４のフォト工程
と、 前記第３のレジストを用いて第４のエッチングを行い所
定領域の前記透明電極膜および第２の金属膜を除去し、
ソース電極、ドレイン電極、ソース線、および蓄積容量
電極を兼ねており前記ゲート線との間で容量部の容量を
形成する画素電極を形成する工程と、 透光部と遮光部とを有する第５のフォトマスクを用いて
所定のパターンを有し均一な膜厚を有する第５のレジス
トを前記第２の金属膜上に形成する第５のフォト工程
と、 前記第５のレジストを用いて第５のエッチングを行い前
記画素電極上および前記端子開口部内の前記第２の金属
膜を除去する工程とを備えることを特徴とする表示装置
用基板の製造方法。23. A method of manufacturing an active matrix type display device substrate including a thin film transistor, comprising: a first metal film, a gate insulating film, and a first insulating film on the insulating substrate.
Of the semiconductor film, the second semiconductor film containing impurities, and the contact metal film are sequentially formed, and a predetermined pattern is formed by using the first photomask having the light transmitting portion and the light shielding portion. A first photo step of forming a first resist having a uniform film thickness on the contact metal film; and a first etching using the first resist to perform a first etching from the contact metal film in a predetermined region. A step of removing the metal film up to and forming a gate line which also serves as a gate electrode, and a second photomask having a light-transmitting portion and a light-shielding portion is used to form a predetermined pattern having a uniform film thickness. A second photo step of forming a second resist on the contact metal film, and a second etching using the second resist to remove the contact metal film and the second semiconductor film in a predetermined region. The above Forming a source contact terminal and a drain contact terminal on a gate electrode; and forming the first metal film, the gate insulating film, the first semiconductor film, the second semiconductor film, and the contact metal film. And a step of forming a channel protective film on the entire surface of the insulating substrate, and using a third photomask having a light-transmitting portion and a light-shielding portion on the channel protective film, a predetermined pattern is formed and a uniform pattern A third photo step of forming a third resist having a film thickness, and a third etching using the third resist to remove a channel protective film in a predetermined region to form a source opening and a drain opening. Forming and forming a terminal opening by removing the channel protective film, the first semiconductor film and the gate insulating film in a predetermined region, the channel protective film surface, and the source opening Part, a step of sequentially forming a transparent electrode film and a second metal film on the inner surface of the drain opening and the inner surface of the terminal opening, and a fourth photomask having a light transmitting part and a light shielding part. A fourth photo step of forming a fourth resist having a predetermined pattern and a uniform film thickness on the second metal film by using the third resist, and performing a fourth etching using the third resist. Removing the transparent electrode film and the second metal film in a predetermined region,
A step of forming a pixel electrode which also functions as a source electrode, a drain electrode, a source line, and a storage capacitance electrode and forms a capacitance of the capacitance portion with the gate line; and a fifth step having a light transmitting portion and a light shielding portion Fifth photo step of forming a fifth resist having a predetermined pattern and a uniform film thickness on the second metal film by using the photo mask of No. 5, and using the fifth resist by the fifth photo step. And removing the second metal film on the pixel electrode and in the terminal opening, the method for manufacturing a substrate for a display device.
マトリクス方式の表示装置用基板の製造方法において、 絶縁基板上に、第１の金属膜と、ゲート絶縁膜と、第１
の半導体膜と、不純物を含む第２の半導体膜と、コンタ
クト金属膜とを順次成膜する工程と、 透光部と半透光部と遮光部とを有する第１のフォトマス
クを用いてグレイトーン露光を行い、所定のパターンを
有し膜厚が部分的に異なる第１のレジストを前記コンタ
クト金属膜上に形成する第１のフォト工程と、 前記第１のレジストを用いて第１のエッチングを行い所
定領域の前記コンタクト金属膜から第１の金属膜までを
除去してゲート電極も兼ねるゲート線を形成するととも
に２本の前記ゲート線の間に共通容量電極を形成する工
程と、 前記第１のレジストを加工して所定領域の前記第１のレ
ジストを除去するとともに前記所定領域以外の前記第１
のレジストのみを残す工程と、 前記残った第１のレジストを用いて第２のエッチングを
行い所定領域の前記コンタクト金属膜および前記第２の
半導体膜を除去して前記ゲート電極上にソースコンタク
ト端子とドレインコンタクト端子を形成する工程と、 前記第１の金属膜、前記ゲート絶縁膜、前記第１の半導
体膜、前記第２の半導体膜および前記コンタクト金属膜
が形成された前記絶縁基板の表面全体にチャネル保護膜
を成膜する工程と、 前記チャネル保護膜上に、透光部と遮光部とを有する第
２のフォトマスクを用いて所定のパターンを有し均一な
膜厚を有する第２のレジストを形成する第２のフォト工
程と、 前記第２のレジストを用いて第３のエッチングを行い所
定領域のチャネル保護膜を除去してソース開口部および
ドレイン開口部を形成するとともに所定領域のチャネル
保護膜、第１の半導体膜およびゲート絶縁膜を除去して
端子開口部を形成する工程と、 前記チャネル保護膜表面と、前記ソース開口部および前
記ドレイン開口部の内面と、前記端子開口部の内面とに
透明電極膜および第２の金属膜を順次成膜する工程と、 透光部と半透光部と遮光部とを有する第３のフォトマス
クを用いてグレイトーン露光を行い、所定のパターンを
有し膜厚が部分的に異なる第３のレジストを前記第２の
金属膜上に形成する第３のフォト工程と、 前記第３のレジストを用いて第４のエッチングを行い所
定領域の前記透明電極膜および第２の金属膜を除去し、
ソース電極、ドレイン電極、ソース線、および画素電極
を形成する工程と、 前記第３のレジストを加工して所定領域の前記第３のレ
ジストを除去するとともに所定領域の前記第３のレジス
トのみを残す工程と、 前記残った第３のレジストを用いて第５のエッチングを
行い前記画素電極上および前記端子開口部内の前記第２
の金属膜を除去する工程とを備えることを特徴とする表
示装置用基板の製造方法。24. A method of manufacturing an active matrix type display device substrate including a thin film transistor, comprising: a first metal film, a gate insulating film, and a first insulating film on an insulating substrate.
The step of sequentially forming the semiconductor film, the second semiconductor film containing impurities, and the contact metal film, and using the first photomask having the light-transmitting portion, the semi-light-transmitting portion, and the light-shielding portion, A first photo step of performing a tone exposure to form a first resist having a predetermined pattern and having a partially different film thickness on the contact metal film; and a first etching using the first resist. And removing a portion of the contact metal film to the first metal film in a predetermined region to form a gate line that also serves as a gate electrode, and forming a common capacitance electrode between the two gate lines. The first resist is processed to remove the first resist in a predetermined area, and the first resist in the area other than the predetermined area is removed.
The step of leaving only the resist, and second etching using the remaining first resist to remove the contact metal film and the second semiconductor film in a predetermined region to form a source contact terminal on the gate electrode. And a step of forming a drain contact terminal, and the entire surface of the insulating substrate on which the first metal film, the gate insulating film, the first semiconductor film, the second semiconductor film, and the contact metal film are formed. Forming a channel protective film on the channel protective film, and using a second photomask having a light-transmitting portion and a light-shielding portion on the channel protective film, a second pattern having a predetermined pattern and a uniform film thickness is formed. Second photo step of forming a resist, and third etching using the second resist to remove a channel protective film in a predetermined region to remove a source opening and a drain opening. Forming a terminal opening by removing the channel protection film, the first semiconductor film and the gate insulating film in a predetermined region, and forming the terminal opening, the channel protection film surface, the source opening and the drain opening. Using a step of sequentially forming a transparent electrode film and a second metal film on the inner surface and on the inner surface of the terminal opening, and using a third photomask having a light-transmitting portion, a semi-light-transmitting portion, and a light-shielding portion. A third photo step of performing a gray tone exposure to form a third resist having a predetermined pattern and having a partially different film thickness on the second metal film; and a third photo step using the third resist. 4 to remove the transparent electrode film and the second metal film in a predetermined area,
Forming a source electrode, a drain electrode, a source line, and a pixel electrode; and processing the third resist to remove the third resist in a predetermined region and leave only the third resist in a predetermined region. And a second etching is performed on the pixel electrode and in the terminal opening by performing a fifth etching using the remaining third resist.
And a step of removing the metal film, the method for manufacturing a substrate for a display device.
マトリクス方式の表示装置用基板の製造方法において、 絶縁基板上に、第１の金属膜と、ゲート絶縁膜と、第１
の半導体膜と、不純物を含む第２の半導体膜と、コンタ
クト金属膜とを順次成膜する工程と、 透光部と遮光部とを有する第１のフォトマスクを用いて
所定のパターンを有し均一な膜厚を有する第１のレジス
トを前記コンタクト金属膜上に形成する第１のフォト工
程と、 前記第１のレジストを用いて第１のエッチングを行い所
定領域の前記コンタクト金属膜から第１の金属膜までを
除去してゲート電極も兼ねるゲート線を形成するととも
に２本の前記ゲート線の間に共通容量電極を形成する工
程と、 透光部と遮光部とを有する第２のフォトマスクを用いて
所定のパターンを有し均一な膜厚を有する第２のレジス
トを前記コンタクト金属膜上に形成する第２のフォト工
程と、 前記第２のレジストを用いて第２のエッチングを行い所
定領域の前記コンタクト金属膜および前記第２の半導体
膜を除去して前記ゲート電極上にソースコンタクト端子
とドレインコンタクト端子を形成する工程と、 前記第１の金属膜、前記ゲート絶縁膜、前記第１の半導
体膜、前記第２の半導体膜および前記コンタクト金属膜
が形成された前記絶縁基板の表面全体にチャネル保護膜
を成膜する工程と、 前記チャネル保護膜上に、透光部と遮光部とを有する第
３のフォトマスクを用いて所定のパターンを有し均一な
膜厚を有する第３のレジストを形成する第３のフォト工
程と、 前記第３のレジストを用いて第３のエッチングを行い所
定領域のチャネル保護膜を除去してソース開口部および
ドレイン開口部を形成するとともに所定領域のチャネル
保護膜、第１の半導体膜およびゲート絶縁膜を除去して
端子開口部を形成する工程と、 前記チャネル保護膜表面と、前記ソース開口部および前
記ドレイン開口部の内面と、前記端子開口部の内面とに
透明電極膜および第２の金属膜を順次成膜する工程と、 透光部と遮光部とを有する第４のフォトマスクを用いて
所定のパターンを有し均一な膜厚を有する第４のレジス
トを前記第２の金属膜上に形成する第４のフォト工程
と、 前記第３のレジストを用いて第４のエッチングを行い所
定領域の前記透明電極膜および第２の金属膜を除去し、
ソース電極、ドレイン電極、ソース線、および画素電極
を形成する工程と、 透光部と遮光部とを有する第５のフォトマスクを用いて
所定のパターンを有し均一な膜厚を有する第５のレジス
トを前記第２の金属膜上に形成する第５のフォト工程
と、 前記第５のレジストを用いて第５のエッチングを行い前
記画素電極上および前記端子開口部内の前記第２の金属
膜を除去する工程とを備えることを特徴とする表示装置
用基板の製造方法。25. A method of manufacturing an active matrix display device substrate including a thin film transistor, comprising: a first metal film, a gate insulating film, and a first insulating film on the insulating substrate.
Of the semiconductor film, the second semiconductor film containing impurities, and the contact metal film are sequentially formed, and a predetermined pattern is formed by using the first photomask having the light transmitting portion and the light shielding portion. A first photo step of forming a first resist having a uniform film thickness on the contact metal film; and a first etching using the first resist to perform a first etching from the contact metal film in a predetermined region. Second photomask having a light-transmitting portion and a light-shielding portion, forming a gate line which also functions as a gate electrode by removing even the metal film and forming a common capacitance electrode between the two gate lines. A second photo step of forming a second resist having a predetermined pattern and a uniform film thickness on the contact metal film by using, and performing a second etching using the second resist. Of the area Removing the contact metal film and the second semiconductor film to form a source contact terminal and a drain contact terminal on the gate electrode, the first metal film, the gate insulating film, and the first semiconductor film A step of forming a channel protective film on the entire surface of the insulating substrate on which the second semiconductor film and the contact metal film are formed; and a step of forming a transparent portion and a light shielding portion on the channel protective film. A third photo step of forming a third resist having a predetermined pattern and a uniform film thickness by using the photo mask of No. 3, and a third etching using the third resist to perform a third etching of a predetermined region. The channel protective film is removed to form the source opening and the drain opening, and the channel protective film, the first semiconductor film, and the gate insulating film in a predetermined area are removed to remove the terminal opening. A step of forming, a step of sequentially forming a transparent electrode film and a second metal film on the surface of the channel protective film, the inner surfaces of the source opening and the drain opening, and the inner surface of the terminal opening, A fourth photo step of forming a fourth resist having a predetermined pattern and a uniform film thickness on the second metal film by using a fourth photomask having a light transmitting portion and a light shielding portion; A fourth etching is performed using the third resist to remove the transparent electrode film and the second metal film in a predetermined region,
A step of forming a source electrode, a drain electrode, a source line, and a pixel electrode, and a fifth photomask having a light-transmitting portion and a light-shielding portion is used to form a fifth pattern having a predetermined pattern and a uniform film thickness. A fifth photo step of forming a resist on the second metal film, and a fifth etching using the fifth resist to form the second metal film on the pixel electrode and in the terminal opening. And a step of removing the substrate for a display device.
マトリクス方式の表示装置用基板の製造方法において、 絶縁基板上に、第１の金属膜と、ゲート絶縁膜と、半導
体膜と、バックチャネル保護膜とを順次成膜する工程
と、 透光部と半透光部と遮光部とを有する第１のフォトマス
クを用いてグレイトーン露光を行い、所定のパターンを
有し膜厚が部分的に異なる第１のレジストを前記バック
チャネル保護膜上に形成する第１のフォト工程と、 前記第１のレジストを用いて第１のエッチングを行い所
定領域の前記バックチャネル保護膜から第１の金属膜ま
でを除去してゲート電極も兼ねるゲート線を形成する工
程と、 前記第１のレジストを加工して所定領域の前記第１のレ
ジストを除去するとともに前記所定領域以外の前記第１
のレジストのみを残す工程と、 前記残った第１のレジストを用いて第２のエッチングを
行い所定領域の前記バックチャネル保護膜からゲート絶
縁膜までを除去する工程と、 前記第１の金属膜、前記ゲート絶縁膜、前記半導体膜お
よび前記バックチャネル保護膜が形成された前記絶縁基
板の表面全体にチャネル保護膜を形成する工程と、 前記チャネル保護膜上に、透光部と遮光部とを有する第
２のフォトマスクを用いて所定のパターンを有し均一な
膜厚を有する第２のレジストを形成する第２のフォト工
程と、 前記第２のレジストを用いて第３のエッチングを行い所
定領域のチャネル保護膜およびバックチャネル保護膜を
除去してソース開口部およびドレイン開口部を形成する
とともに所定領域のチャネル保護膜を除去して端子開口
部を形成する工程と、 前記半導体膜のうち前記ソース開口部下部および前記ド
レイン開口部下部の領域に不純物をドーピングする工程
と、 前記チャネル保護膜表面と、前記ソース開口部および前
記ドレイン開口部の内面と、前記端子開口部の内面とに
透明電極膜および第２の金属膜を順次成膜する工程と、 透光部と半透光部と遮光部とを有する第３のフォトマス
クを用いてグレイトーン露光を行い、所定パターンを有
し膜厚が部分的に異なる第３のレジストを前記第２の金
属膜上に形成する第３のフォト工程と、 前記第３のレジストを用いて第４のエッチングを行い所
定領域の前記透明電極膜および第２の金属膜を除去し、
ソース電極、ドレイン電極、ソース線、および蓄積容量
電極を兼ねており前記ゲート線との間で容量部の容量を
形成する画素電極を形成する工程と、 前記第３のレジストを加工して所定領域の前記第３のレ
ジストを除去するとともに前記所定領域以外の前記第３
のレジストのみを残す工程と、 前記残った第３のレジストを用いて第５のエッチングを
行い前記画素電極上および前記端子開口部内の前記第２
の金属膜を除去する工程とを備えることを特徴とする表
示装置用基板の製造方法。26. A method of manufacturing an active matrix type display device substrate having a thin film transistor, wherein a first metal film, a gate insulating film, a semiconductor film, and a back channel protective film are sequentially formed on an insulating substrate. A gray-tone exposure is performed using a first photomask having a light-transmitting portion, a semi-light-transmitting portion, and a light-shielding portion, and a first pattern having a predetermined pattern and a partially different film thickness is formed. A first photo step of forming a resist on the back channel protective film; and a first etching using the first resist to remove a predetermined region from the back channel protective film to the first metal film. Forming a gate line that also serves as a gate electrode, and processing the first resist to remove the first resist in a predetermined region and to remove the first resist in a region other than the predetermined region.
The step of leaving only the resist, and the step of performing second etching using the remaining first resist to remove a predetermined region from the back channel protective film to the gate insulating film, the first metal film, A step of forming a channel protective film on the entire surface of the insulating substrate on which the gate insulating film, the semiconductor film, and the back channel protective film are formed; and a transparent portion and a light shielding portion on the channel protective film. A second photo step of forming a second resist having a predetermined pattern and a uniform film thickness by using a second photo mask; and a third etching using the second resist to perform a predetermined region Of the channel protection film and the back channel protection film to form a source opening and a drain opening, and a channel protection film in a predetermined region is removed to form a terminal opening. A step of doping an impurity into a region below the source opening and below the drain opening of the semiconductor film, a surface of the channel protective film, and inner surfaces of the source opening and the drain opening, Gray-tone exposure using a step of sequentially forming a transparent electrode film and a second metal film on the inner surface of the terminal opening, and a third photomask having a light-transmitting portion, a semi-light-transmitting portion, and a light-shielding portion. And performing a third photo step of forming a third resist having a predetermined pattern and having a partially different film thickness on the second metal film, and performing a fourth etching using the third resist. And removing the transparent electrode film and the second metal film in a predetermined area,
Forming a pixel electrode that also serves as a source electrode, a drain electrode, a source line, and a storage capacitance electrode and forms a capacitance of a capacitance portion with the gate line; and processing the third resist to form a predetermined region. And removing the third resist of the third region except the predetermined region.
The step of leaving only the resist, and performing the fifth etching using the remaining third resist, the second etching on the pixel electrode and in the terminal opening.
And a step of removing the metal film, the method for manufacturing a substrate for a display device.
マトリクス方式の表示装置用基板の製造方法において、 絶縁基板上に、第１の金属膜と、ゲート絶縁膜と、半導
体膜と、バックチャネル保護膜とを順次成膜する工程
と、 透光部と遮光部とを有する第１のフォトマスクを用いて
所定のパターンを有し均一な膜厚を有する第１のレジス
トを前記バックチャネル保護膜上に形成する第１のフォ
ト工程と、 前記第１のレジストを用いて第１のエッチングを行い所
定領域の前記バックチャネル保護膜から第１の金属膜ま
でを除去してゲート電極も兼ねるゲート線を形成する工
程と、 透光部と遮光部とを有する第２のフォトマスクを用いて
所定のパターンを有し均一な膜厚を有する第２のレジス
トを前記バックチャネル保護膜上に形成する第２のフォ
ト工程と、 前記第２のレジストを用いて第２のエッチングを行い所
定領域の前記バックチャネル保護膜からゲート絶縁膜ま
でを除去する工程と、 前記第１の金属膜、前記ゲート絶縁膜、前記半導体膜お
よび前記バックチャネル保護膜が形成された前記絶縁基
板の表面全体にチャネル保護膜を形成する工程と、 前記チャネル保護膜上に、透光部と遮光部とを有する第
３のフォトマスクを用いて所定のパターンを有し均一な
膜厚を有する第２のレジストを形成する第３のフォト工
程と、 前記第３のレジストを用いて第３のエッチングを行い所
定領域のチャネル保護膜およびバックチャネル保護膜を
除去してソース開口部およびドレイン開口部を形成する
とともに所定領域のチャネル保護膜を除去して端子開口
部を形成する工程と、 前記半導体膜のうち前記ソース開口部下部および前記ド
レイン開口部下部の領域に不純物をドーピングする工程
と、 前記チャネル保護膜表面と、前記ソース開口部および前
記ドレイン開口部の内面と、前記端子開口部の内面とに
透明電極膜および第２の金属膜を順次成膜する工程と、 透光部と遮光部とを有する第４のフォトマスクを用いて
所定のパターンを有し均一な膜厚を有する第４のレジス
トを前記第２の金属膜上に形成する第４のフォト工程
と、 前記第４のレジストを用いて第４のエッチングを行い所
定領域の前記透明電極膜および第２の金属膜を除去し、
ソース電極、ドレイン電極、ソース線、および蓄積容量
電極を兼ねており前記ゲート電極との間で容量部の容量
を形成する画素電極を形成する工程と、 透光部と遮光部とを有する第５のフォトマスクを用いて
所定のパターンを有し均一な膜厚を有する第５のレジス
トを前記第２の金属膜上に形成する工程と、 前記第５のレジストを用いて第５のエッチングを行い前
記画素電極上および前記端子開口部内の前記第２の金属
膜を除去する工程とを備えることを特徴とする表示装置
用基板の製造方法。27. A method of manufacturing an active matrix type display device substrate having a thin film transistor, wherein a first metal film, a gate insulating film, a semiconductor film, and a back channel protective film are sequentially formed on an insulating substrate. A step of forming a film, and forming a first resist having a predetermined pattern and a uniform film thickness on the back channel protective film by using a first photomask having a light transmitting part and a light shielding part. 1) a photo step, and a step of performing a first etching using the first resist to remove a predetermined region from the back channel protective film to the first metal film to form a gate line which also serves as a gate electrode. A second resist having a predetermined pattern and a uniform film thickness is formed on the back channel protective film by using a second photomask having a light transmitting portion and a light shielding portion. And a step of performing a second etching using the second resist to remove a predetermined region from the back channel protective film to the gate insulating film, the first metal film, the gate insulating film, A step of forming a channel protective film on the entire surface of the insulating substrate on which the semiconductor film and the back channel protective film are formed; and a third photomask having a light transmitting portion and a light shielding portion on the channel protective film. A third photo step of forming a second resist having a predetermined pattern and a uniform film thickness by using, and performing a third etching using the third resist, and a channel protection film in a predetermined region and Removing the back channel protective film to form a source opening and a drain opening and removing the channel protective film in a predetermined region to form a terminal opening; Doping a region of the film below the source opening and the drain opening with an impurity; the surface of the channel protective film; the inner surfaces of the source opening and the drain opening; and the inner surface of the terminal opening. And a step of sequentially forming a transparent electrode film and a second metal film on the substrate, and a fourth photomask having a light-transmitting portion and a light-shielding portion, which has a predetermined pattern and has a uniform film thickness. Forming a resist on the second metal film, and performing a fourth etching using the fourth resist to remove the transparent electrode film and the second metal film in a predetermined region. ,
A step of forming a pixel electrode which also functions as a source electrode, a drain electrode, a source line, and a storage capacitor electrode and forms a capacitance of the capacitance portion with the gate electrode; and a fifth step having a light transmitting portion and a light shielding portion Forming a fifth resist having a predetermined pattern and a uniform film thickness on the second metal film by using the photomask described in 1. above, and performing a fifth etching using the fifth resist. A step of removing the second metal film on the pixel electrode and in the terminal opening, the method for manufacturing a substrate for a display device.
マトリクス方式の表示装置用基板の製造方法において、 絶縁基板上に、第１の金属膜と、ゲート絶縁膜と、半導
体膜と、バックチャネル保護膜とを順次成膜する工程
と、 透光部と半透光部と遮光部とを有する第１のフォトマス
クを用いてグレイトーン露光を行い、膜厚が部分的に異
なる第１のレジストを前記バックチャネル保護膜上に形
成する第１のフォト工程と、 前記第１のレジストを用いて第１のエッチングを行い所
定領域の前記バックチャネル保護膜から第１の金属膜ま
でを除去してゲート電極も兼ねるゲート線を形成する工
程と、 前記第１のレジストを加工して所定領域の前記第１のレ
ジストを除去するとともに前記所定領域以外の前記第１
のレジストのみを残す工程と、 前記残った第１のレジストを用いて第２のエッチングを
行い所定領域の前記バックチャネル保護膜からゲート絶
縁膜までを除去する工程と、 前記第１の金属膜、前記ゲート絶縁膜、前記半導体膜お
よび前記バックチャネル保護膜が形成された前記絶縁基
板の表面全体にチャネル保護膜および平坦化膜を順次成
膜する工程と、 前記平坦化膜上に、透光部と遮光部とを有する第２のフ
ォトマスクを用いて所定のパターンを有し均一な膜厚を
有する第２のレジストを形成する第２のフォト工程と、 前記第２のレジストを用いて第３のエッチングを行い所
定領域のチャネル保護膜およびバックチャネル保護膜を
除去してソース開口部およびドレイン開口部を形成する
とともに所定領域のチャネル保護膜を除去して端子開口
部を形成する工程と、 前記半導体膜のうち前記ソース開口部下部および前記ド
レイン開口部下部の領域に不純物をドーピングする工程
と、 前記平坦化膜表面と、前記ソース開口部およびドレイン
開口部の内面と、前記端子開口部の内面に透明電極膜お
よび第２の金属膜を順次成膜する工程と、 透光部と半透光部と遮光部とを有する第３のフォトマス
クを用いてグレイトーン露光を行い、所定のパターンを
有し膜厚が部分的に異なる第３のレジストを前記第２の
金属膜上に形成する第３のフォト工程と、 前記第３のレジストを用いて第４のエッチングを行い所
定領域の前記透明電極膜および第２の金属膜を除去し、
ソース電極、ドレイン電極、ソース線、および蓄積容量
電極を兼ねており前記ゲート線との間で容量部の容量を
形成する画素電極を形成する工程と、 前記第３のレジストを加工して所定領域の前記第３のレ
ジストを除去するとともに前記所定領域以外の前記第３
のレジストのみを残す工程と、 前記残った第３のレジストを用いて第５のエッチングを
行い前記画素電極上および前記端子開口部内の前記第２
の金属膜を除去する工程とを備えることを特徴とする表
示装置用基板の製造方法。28. A method of manufacturing an active matrix type display device substrate having a thin film transistor, wherein a first metal film, a gate insulating film, a semiconductor film, and a back channel protective film are sequentially formed on an insulating substrate. Gray-tone exposure is performed by using a first photomask having a light-transmitting portion, a semi-light-transmitting portion, and a light-shielding portion, and a first resist having a partially different film thickness is used as the back channel protection. A first photo step of forming on the film, and a gate which doubles as a gate electrode by removing a portion of the back channel protective film from the first metal film in a predetermined region by performing a first etching using the first resist Forming a line, and processing the first resist to remove the first resist in a predetermined region and to remove the first resist in a region other than the predetermined region.
The step of leaving only the resist, and the step of performing second etching using the remaining first resist to remove a predetermined region from the back channel protective film to the gate insulating film, the first metal film, A step of sequentially forming a channel protective film and a planarizing film over the entire surface of the insulating substrate on which the gate insulating film, the semiconductor film, and the back channel protective film are formed; and a light transmitting portion on the planarizing film. A second photo step of forming a second resist having a predetermined pattern and a uniform film thickness using a second photo mask having a light shielding part and a third photo mask using the second resist. By etching to remove the channel protection film and the back channel protection film in a predetermined region to form a source opening and a drain opening and remove the channel protection film in a predetermined region to remove the terminal. A step of forming an opening; a step of doping an impurity into a region of the semiconductor film below the source opening and the drain opening; a surface of the planarization film; and a portion of the source opening and the drain opening. A step of sequentially depositing a transparent electrode film and a second metal film on the inner surface and on the inner surface of the terminal opening; A third photo step of performing a tone exposure to form a third resist having a predetermined pattern and having a partially different film thickness on the second metal film; and a fourth photo step using the third resist. To remove the transparent electrode film and the second metal film in a predetermined area,
Forming a pixel electrode that also serves as a source electrode, a drain electrode, a source line, and a storage capacitance electrode and forms a capacitance of a capacitance portion with the gate line; and processing the third resist to form a predetermined region. And removing the third resist of the third region except the predetermined region.
The step of leaving only the resist, and performing the fifth etching using the remaining third resist, the second etching on the pixel electrode and in the terminal opening.
And a step of removing the metal film, the method for manufacturing a substrate for a display device.
マトリクス方式の表示装置用基板の製造方法において、 絶縁基板上に、第１の金属膜と、ゲート絶縁膜と、半導
体膜と、バックチャネル保護膜とを順次成膜する工程
と、 透光部と遮光部とを有する第１のフォトマスクを用いて
所定のパターンを有し均一な膜厚を有する第１のレジス
トを前記バックチャネル保護膜上に形成する第１のフォ
ト工程と、 前記第１のレジストを用いて第１のエッチングを行い所
定領域の前記バックチャネル保護膜から第１の金属膜ま
でを除去してゲート電極も兼ねるゲート線を形成する工
程と、 透光部と遮光部とを有する第２のフォトマスクを用いて
所定のパターンを有し均一な膜厚を有する第２のレジス
トを前記バックチャネル保護膜上に形成する第２のフォ
ト工程と、 前記第２のレジストを用いて第２のエッチングを行い所
定領域の前記バックチャネル保護膜からゲート絶縁膜ま
でを除去する工程と、 前記第１の金属膜、前記ゲート絶縁膜、前記半導体膜お
よび前記バックチャネル保護膜が形成された前記絶縁基
板の表面全体にチャネル保護膜および平坦化膜を順次成
膜する工程と、 前記平坦化膜上に、透光部と遮光部とを有する第３のフ
ォトマスクを用いて所定のパターンを有し均一な膜厚を
有する第３のレジストを形成する第３のフォト工程と、 前記第３のレジストを用いて第３のエッチングを行い所
定領域の平坦化膜、チャネル保護膜およびバックチャネ
ル保護膜を除去してソース開口部およびドレイン開口部
を形成するとともに所定領域の平坦化膜およびチャネル
保護膜を除去して端子開口部を形成する工程と、 前記半導体膜のうち前記ソース開口部下部および前記ド
レイン開口部下部の領域に不純物をドーピングする工程
と、 前記平坦化膜表面と、前記ソース開口部および前記ドレ
イン開口部の内面と、前記端子開口部の内面とに透明電
極膜および第２の金属膜を順次成膜する工程と、 透光部と遮光部とを有する第４のフォトマスクを用いて
所定のパターンを有し均一な膜厚を有する第４のレジス
トを前記第２の金属膜上に形成する第４のフォト工程
と、 前記第４のレジストを用いて第４のエッチングを行い所
定領域の前記透明電極膜および第２の金属膜を除去し、
ソース電極、ドレイン電極、ソース線、および蓄積容量
電極を兼ねており前記ゲート線との間で容量部の容量を
形成する画素電極を形成する工程と、 透光部と遮光部とを有する第５のフォトマスクを用いて
所定のパターンを有し均一な膜厚を有する第５のレジス
トを前記第２の金属膜上に形成する工程と、 前記第５のレジストを用いて第５のエッチングを行い前
記画素電極上および前記端子開口部内の前記第２の金属
膜を除去する工程とを備えることを特徴とする表示装置
用基板の製造方法。29. A method of manufacturing an active matrix type display device substrate having a thin film transistor, wherein a first metal film, a gate insulating film, a semiconductor film, and a back channel protective film are sequentially formed on an insulating substrate. A step of forming a film, and forming a first resist having a predetermined pattern and a uniform film thickness on the back channel protective film by using a first photomask having a light transmitting part and a light shielding part. 1) a photo step, and a step of performing a first etching using the first resist to remove a predetermined region from the back channel protective film to the first metal film to form a gate line which also serves as a gate electrode. A second resist having a predetermined pattern and a uniform film thickness is formed on the back channel protective film by using a second photomask having a light transmitting portion and a light shielding portion. And a step of performing a second etching using the second resist to remove a predetermined region from the back channel protective film to the gate insulating film, the first metal film, the gate insulating film, A step of sequentially forming a channel protective film and a flattening film over the entire surface of the insulating substrate on which the semiconductor film and the back channel protective film are formed; and a light transmitting portion and a light shielding portion on the flattening film. A third photo step of forming a third resist having a predetermined pattern and a uniform film thickness by using the third photo mask having the third photo mask; and performing a third etching using the third resist to perform the predetermined etching. The flattening film, the channel protective film, and the back channel protective film in the region are removed to form the source opening and the drain opening, and the flattening film and the channel protective film in the predetermined region are removed. A step of forming a child opening; a step of doping an impurity into a region of the semiconductor film below the source opening and the drain opening; a surface of the flattening film; the source opening and the drain opening; A step of sequentially forming a transparent electrode film and a second metal film on the inner surface of the portion and the inner surface of the terminal opening, and a predetermined pattern using a fourth photomask having a light transmitting portion and a light shielding portion. And a fourth photo step of forming a fourth resist having a uniform film thickness on the second metal film, and performing a fourth etching using the fourth resist to perform the transparent operation in a predetermined region. Removing the electrode film and the second metal film,
A step of forming a pixel electrode which also functions as a source electrode, a drain electrode, a source line, and a storage capacitance electrode and forms a capacitance of the capacitance portion with the gate line; Forming a fifth resist having a predetermined pattern and a uniform film thickness on the second metal film by using the photomask described in 1. above, and performing a fifth etching using the fifth resist. A step of removing the second metal film on the pixel electrode and in the terminal opening, the method for manufacturing a substrate for a display device.
マトリクス方式の表示装置用基板の製造方法において、 絶縁基板上に、第１の金属膜と、ゲート絶縁膜と、半導
体膜と、バックチャネル保護膜とを順次成膜する工程
と、 透光部と半透光部と遮光部とを有する第１のフォトマス
クを用いてグレイトーン露光を行い、膜厚が部分的に異
なる第１のレジストを前記バックチャネル保護膜上に形
成する第１のフォト工程と、 前記第１のレジストを用いて第１のエッチングを行い所
定領域の前記バックチャネル保護膜から第１の金属膜ま
でを除去してゲート電極も兼ねるゲート線を形成すると
ともに２本の前記ゲート線との間に共通容量電極を形成
する工程と、 前記第１のレジストを加工して所定領域の前記第１のレ
ジストを除去するとともに前記所定領域以外の前記第１
のレジストのみを残す工程と、 前記残った第１のレジストを用いて第２のエッチングを
行い所定領域の前記バックチャネル保護膜からゲート絶
縁膜までを除去する工程と、 前記第１の金属膜、前記ゲート絶縁膜、前記半導体膜お
よび前記バックチャネル保護膜が形成された前記絶縁基
板の表面全体にチャネル保護膜を成膜する工程と、 前記チャネル保護膜上に、透光部と遮光部とを有する第
２のフォトマスクを用いて所定のパターンを有し均一な
膜厚を有する第２のレジストを形成する第２のフォト工
程と、 前記第２のレジストを用いて第３のエッチングを行い所
定領域のチャネル保護膜およびバックチャネル保護膜を
除去してソース開口部およびドレイン開口部を形成する
とともに所定領域のチャネル保護膜を除去して端子開口
部を形成する工程と、 前記半導体膜のうち前記ソース開口部下部および前記ド
レイン開口部下部の領域に不純物をドーピングする工程
と、 前記チャネル保護膜表面と、前記ソース開口部および前
記ドレイン開口部の内面と、前記端子開口部の内面とに
透明電極膜および第２の金属膜を順次成膜する工程と、 透光部と半透光部と遮光部とを有する第３のフォトマス
クを用いてグレイトーン露光を行い、所定のパターンを
有し膜厚が部分的に異なる第３のレジストを前記第２の
金属膜上に形成する第３のフォト工程と、 前記第３のレジストを用いて第４のエッチングを行い所
定領域の前記透明電極膜および第２の金属膜を除去し、
ソース電極、ドレイン電極、ソース線、および蓄積容量
電極を兼ねており前記ゲート電極との間で容量部の容量
を形成する画素電極を形成する工程と、 前記第３のレジストを加工して所定領域の前記第３のレ
ジストを除去するとともに前記所定領域以外の前記第３
のレジストのみを残す工程と、 前記残った第３のレジストを用いて第５のエッチングを
行い前記画素電極上および前記端子開口部内の前記第２
の金属膜を除去する工程とを備えることを特徴とする表
示装置用基板の製造方法。30. A method of manufacturing an active matrix type display device substrate having a thin film transistor, wherein a first metal film, a gate insulating film, a semiconductor film, and a back channel protective film are sequentially formed on an insulating substrate. Gray-tone exposure is performed by using a first photomask having a light-transmitting portion, a semi-light-transmitting portion, and a light-shielding portion, and a first resist having a partially different film thickness is used as the back channel protection. A first photo step of forming on the film, and a gate which doubles as a gate electrode by removing a portion of the back channel protective film from the first metal film in a predetermined region by performing a first etching using the first resist Forming a line and forming a common capacitance electrode between the two gate lines, and processing the first resist to remove the first resist in a predetermined region. The non-serial predetermined region first
The step of leaving only the resist, and the step of performing second etching using the remaining first resist to remove a predetermined region from the back channel protective film to the gate insulating film, the first metal film, A step of forming a channel protective film on the entire surface of the insulating substrate on which the gate insulating film, the semiconductor film and the back channel protective film are formed; and a light transmitting portion and a light shielding portion on the channel protective film. A second photo step of forming a second resist having a predetermined pattern and a uniform film thickness by using the second photo mask having the second photo mask; and performing a third etching using the second resist to perform the predetermined etching. The channel protective film and the back channel protective film in the region are removed to form the source opening and the drain opening, and the channel protective film in the predetermined region is removed to form the terminal opening. A step of doping an impurity into a region below the source opening and below the drain opening of the semiconductor film, a surface of the channel protective film, and inner surfaces of the source opening and the drain opening, Gray-tone exposure using a step of sequentially forming a transparent electrode film and a second metal film on the inner surface of the terminal opening, and a third photomask having a light-transmitting portion, a semi-light-transmitting portion, and a light-shielding portion. And a third photo step of forming a third resist having a predetermined pattern and having a partially different film thickness on the second metal film; and a fourth etching using the third resist. To remove the transparent electrode film and the second metal film in a predetermined area,
Forming a pixel electrode that also serves as a source electrode, a drain electrode, a source line, and a storage capacitance electrode and forms a capacitance of a capacitance portion with the gate electrode; and processing the third resist to form a predetermined region. And removing the third resist of the third region except the predetermined region.
The step of leaving only the resist, and performing the fifth etching using the remaining third resist, the second etching on the pixel electrode and in the terminal opening.
And a step of removing the metal film, the method for manufacturing a substrate for a display device.
マトリクス方式の表示装置用基板の製造方法において、 絶縁基板上に、第１の金属膜と、ゲート絶縁膜と、半導
体膜と、バックチャネル保護膜とを順次成膜する工程
と、 透光部と遮光部とを有する第１のフォトマスクを用いて
所定のパターンを有し均一な膜厚を有する第１のレジス
トを前記バックチャネル保護膜上に形成する第１のフォ
ト工程と、 前記第１のレジストを用いて第１のエッチングを行い所
定領域の前記バックチャネル保護膜から第１の金属膜ま
でを除去してゲート電極も兼ねるゲート線を形成すると
ともに２本の前記ゲート線間に共通容量電極を形成する
工程と、 透光部と遮光部とを有する第２のフォトマスクを用いて
所定のパターンを有し均一な膜厚を有する第２のレジス
トを前記バックチャネル保護膜上に形成する第２のフォ
ト工程と、 前記第２のレジストを用いて第２のエッチングを行い所
定領域の前記バックチャネル保護膜からゲート絶縁膜ま
でを除去する工程と、 前記第１の金属膜、前記ゲート絶縁膜、前記半導体膜お
よび前記バックチャネル保護膜が形成された前記絶縁基
板の表面全体にチャネル保護膜を成膜する工程と、 前記チャネル保護膜上に、透光部と遮光部とを有する第
３のフォトマスクを用いて所定のパターンを有し均一な
膜厚を有する第３のレジストを形成する第３のフォト工
程と、 前記第３のレジストを用いて第３のエッチングを行い所
定領域の前記チャネル保護膜およびバックチャネル保護
膜を除去してソース開口部およびドレイン開口部を形成
するとともに所定領域の前記チャネル保護膜を除去して
端子開口部を形成する工程と、 前記半導体膜のうち前記ソース開口部下部および前記ド
レイン開口部下部の領域に不純物をドーピングする工程
と、 前記チャネル保護膜表面と、前記ソース開口部および前
記ドレイン開口部の内面と、前記端子開口部の内面とに
透明電極膜および第２の金属膜を順次成膜する工程と、 透光部と遮光部とを有する第４のフォトマスクを用いて
所定のパターンを有し均一な膜厚を有する第４のレジス
トを前記第２の金属膜上に形成する第４のフォト工程
と、 前記第４のレジストを用いて第４のエッチングを行い所
定領域の前記透明電極膜および第２の金属膜を除去し、
ソース電極、ドレイン電極、ソース線、および蓄積容量
電極を兼ねており前記ゲート線との間で容量部の容量を
形成する画素電極を形成する工程と、 透光部と遮光部とを有する第５のフォトマスクを用いて
所定のパターンを有し均一な膜厚を有する第５のレジス
トを前記第２の金属膜上に形成する工程と、 前記第５のレジストを用いて第５のエッチングを行い前
記画素電極上および前記端子開口部内の前記第２の金属
膜を除去する工程とを備えることを特徴とする表示装置
用基板の製造方法。31. A method of manufacturing an active matrix type display device substrate having a thin film transistor, wherein a first metal film, a gate insulating film, a semiconductor film, and a back channel protective film are sequentially formed on an insulating substrate. A step of forming a film, and forming a first resist having a predetermined pattern and a uniform film thickness on the back channel protective film by using a first photomask having a light transmitting part and a light shielding part. In the first photo step, first etching is performed using the first resist to remove a predetermined region from the back channel protective film to the first metal film to form a gate line which also functions as a gate electrode. A step of forming a common capacitance electrode between the gate lines of the book, and a second photomask having a predetermined pattern and a uniform film thickness using a second photomask having a light transmitting portion and a light shielding portion. A second photo step of forming a resist on the back channel protective film, and a step of performing second etching using the second resist to remove a predetermined region from the back channel protective film to the gate insulating film. A step of forming a channel protective film on the entire surface of the insulating substrate on which the first metal film, the gate insulating film, the semiconductor film and the back channel protective film are formed, and on the channel protective film, A third photo step of forming a third resist having a predetermined pattern and a uniform film thickness using a third photo mask having a light transmitting portion and a light shielding portion, and using the third resist Third etching is performed to remove the channel protection film and the back channel protection film in a predetermined region to form a source opening and a drain opening, and at the same time in a predetermined region. Removing the channel protective film to form a terminal opening; doping the region of the semiconductor film under the source opening and under the drain opening with impurities; the channel protective film surface; A step of sequentially forming a transparent electrode film and a second metal film on the inner surfaces of the source opening and the drain opening and the inner surface of the terminal opening, and a fourth photo having a light transmitting portion and a light shielding portion. A fourth photo step of forming a fourth resist having a predetermined pattern and a uniform film thickness on the second metal film using a mask; and a fourth etching step using the fourth resist. To remove the transparent electrode film and the second metal film in a predetermined area,
A step of forming a pixel electrode which also functions as a source electrode, a drain electrode, a source line, and a storage capacitance electrode and forms a capacitance of the capacitance portion with the gate line; and a fifth step having a light transmitting portion and a light shielding portion Forming a fifth resist having a predetermined pattern and a uniform film thickness on the second metal film by using the photomask described in 1. above, and performing a fifth etching using the fifth resist. A step of removing the second metal film on the pixel electrode and in the terminal opening, the method for manufacturing a substrate for a display device.
マトリクス方式の表示装置用基板の製造方法において、 絶縁基板上に、第１の金属膜と、ゲート絶縁膜と、半導
体膜と、バックチャネル保護膜とを順次成膜する工程
と、 透光部と半透光部と遮光部とを有する第１のフォトマス
クを用いてグレイトーン露光を行い、膜厚が部分的に異
なる第１のレジストを前記バックチャネル保護膜上に形
成する第１のフォト工程と、 前記第１のレジストを用いて第１のエッチングを行い所
定領域の前記バックチャネル保護膜から第１の金属膜ま
でを除去してゲート電極も兼ねるゲート線を形成すると
ともに２本の前記ゲート線間に共通容量電極を形成する
工程と、 前記第１のレジストを加工して所定領域の前記第１のレ
ジストを除去するとともに前記所定領域以外の前記第１
のレジストのみを残す工程と、 前記残った第１のレジストを用いて第２のエッチングを
行い所定領域の前記バックチャネル保護膜からゲート絶
縁膜までを除去する工程と、 前記第１の金属膜、前記ゲート絶縁膜、前記半導体膜お
よび前記バックチャネル保護膜が形成された前記絶縁基
板の表面全体にチャネル保護膜および平坦化膜を順次成
膜する工程と、 前記平坦化膜上に、透光部と遮光部とを有する第２のフ
ォトマスクを用いて所定のパターンを有し均一な膜厚を
有する第２のレジストを形成する第２のフォト工程と、 前記第２のレジストを用いて第３のエッチングを行い所
定領域のチャネル保護膜およびバックチャネル保護膜を
除去してソース開口部およびドレイン開口部を形成する
とともに所定領域のチャネル保護膜を除去して端子開口
部を形成する工程と、 前記半導体膜のうち前記ソース開口部下部および前記ド
レイン開口部下部の領域に不純物をドーピングする工程
と、 前記平坦化膜表面と、前記ソース開口部および前記ドレ
イン開口部の内面と、前記端子開口部の内面とに透明電
極膜および第２の金属膜を順次成膜する工程と、 透光部と半透光部と遮光部とを有する第３のフォトマス
クを用いてグレイトーン露光を行い、所定のパターンを
有し膜厚が部分的に異なる第３のレジストを前記第２の
金属膜上に形成する第３のフォト工程と、 前記第３のレジストを用いて第４のエッチングを行い所
定領域の前記透明電極膜および第２の金属膜を除去し、
ソース電極、ドレイン電極、ソース線、および蓄積容量
電極を兼ねており前記ゲート電極との間で容量部の容量
を形成する画素電極を形成する工程と、 前記第３のレジストを加工して所定領域の前記第３のレ
ジストを除去するとともに前記所定領域以外の前記第３
のレジストのみを残す工程と、 前記残った第３のレジストを用いて第５のエッチングを
行い前記画素電極上および前記端子開口部内の前記第２
の金属膜を除去する工程とを備えることを特徴とする表
示装置用基板の製造方法。32. A method of manufacturing an active matrix type display device substrate having a thin film transistor, wherein a first metal film, a gate insulating film, a semiconductor film, and a back channel protective film are sequentially formed on an insulating substrate. Gray-tone exposure is performed by using a first photomask having a light-transmitting portion, a semi-light-transmitting portion, and a light-shielding portion, and a first resist having a partially different film thickness is used as the back channel protection. A first photo step of forming on the film, and a gate which doubles as a gate electrode by removing a portion of the back channel protective film from the first metal film in a predetermined region by performing a first etching using the first resist Forming a line and forming a common capacitance electrode between the two gate lines; processing the first resist to remove the first resist in a predetermined region; and The non-constant region first
The step of leaving only the resist, and the step of performing second etching using the remaining first resist to remove a predetermined region from the back channel protective film to the gate insulating film, the first metal film, A step of sequentially forming a channel protective film and a planarizing film over the entire surface of the insulating substrate on which the gate insulating film, the semiconductor film, and the back channel protective film are formed; and a light transmitting portion on the planarizing film. A second photo step of forming a second resist having a predetermined pattern and a uniform film thickness using a second photo mask having a light shielding part and a third photo mask using the second resist. By etching to remove the channel protection film and the back channel protection film in a predetermined region to form a source opening and a drain opening and remove the channel protection film in a predetermined region to remove the terminal. Forming an opening; doping an impurity into a region of the semiconductor film below the source opening and below the drain opening; the flattening film surface; the source opening and the drain opening; A step of sequentially forming a transparent electrode film and a second metal film on the inner surface of the substrate and the inner surface of the terminal opening, and a third photomask having a light transmitting portion, a semi-light transmitting portion, and a light shielding portion is used. A third photo step of forming a third resist having a predetermined pattern and having a partially different film thickness on the second metal film by performing gray tone exposure using the third resist; A fourth etching is performed to remove the transparent electrode film and the second metal film in a predetermined area,
Forming a pixel electrode that also serves as a source electrode, a drain electrode, a source line, and a storage capacitance electrode and forms a capacitance of a capacitance portion with the gate electrode; and processing the third resist to form a predetermined region. And removing the third resist of the third region except the predetermined region.
The step of leaving only the resist, and performing the fifth etching using the remaining third resist, the second etching on the pixel electrode and in the terminal opening.
And a step of removing the metal film, the method for manufacturing a substrate for a display device.
マトリクス方式の表示装置用基板の製造方法において、 絶縁基板上に、第１の金属膜と、ゲート絶縁膜と、半導
体膜と、バックチャネル保護膜とを順次成膜する工程
と、 透光部と遮光部とを有する第１のフォトマスクを用いて
所定のパターンを有し均一な膜厚を有する第１のレジス
トを前記バックチャネル保護膜上に形成する第１のフォ
ト工程と、 前記第１のレジストを用いて第１のエッチングを行い所
定領域の前記バックチャネル保護膜から第１の金属膜ま
でを除去してゲート電極も兼ねるゲート線を形成すると
ともに２本の前記ゲート電極間に共通容量電極を形成す
る工程と、 透光部と遮光部とを有する第２のフォトマスクを用いて
所定のパターンを有し均一な膜厚を有する第２のレジス
トを前記バックチャネル保護膜上に形成する第２のフォ
ト工程と、 前記第２のレジストを用いて第２のエッチングを行い所
定領域の前記バックチャネル保護膜からゲート絶縁膜ま
でを除去する工程と、 前記第１の金属膜、前記ゲート絶縁膜、前記半導体膜お
よび前記バックチャネル保護膜が形成された前記絶縁基
板の表面全体にチャネル保護膜および平坦化膜を順次成
膜する工程と、 前記平坦化膜上に、透光部と遮光部とを有する第３のフ
ォトマスクを用いて所定のパターンを有し均一な膜厚を
有する第３のレジストを形成する第３のフォト工程と、 前記第３のレジストを用いて第３のエッチングを行い所
定領域の平坦化膜、チャネル保護膜およびバックチャネ
ル保護膜を除去してソース開口部およびドレイン開口部
を形成するとともに所定領域の平坦化膜およびチャネル
保護膜を除去して端子開口部を形成する工程と、 前記半導体膜のうち前記ソース開口部下部および前記ド
レイン開口部下部の領域に不純物をドーピングする工程
と、 前記平坦化膜表面と、前記ソース開口部および前記ドレ
イン開口部の内面と、前記端子開口部の内面とに透明電
極膜および第２の金属膜を順次成膜する工程と、 透光部と遮光部とを有する第４のフォトマスクを用いて
所定のパターンを有し均一な膜厚を有する第４のレジス
トを前記第２の金属膜上に形成する第４のフォト工程
と、 前記第４のレジストを用いて第４のエッチングを行い所
定領域の前記透明電極膜および第２の金属膜を除去し、
ソース電極、ドレイン電極、ソース線、および蓄積容量
電極を兼ねており前記ゲート電極との間で容量部の容量
を形成する画素電極を形成する工程と、 透光部と遮光部とを有する第５のフォトマスクを用いて
所定のパターンを有し均一な膜厚を有する第５のレジス
トを前記第２の金属膜上に形成する工程と、 前記第５のレジストを用いて第５のエッチングを行い前
記画素電極上および前記端子開口部内の前記第２の金属
膜を除去する工程とを備えることを特徴とする表示装置
用基板の製造方法。33. A method of manufacturing an active matrix display device substrate having a thin film transistor, wherein a first metal film, a gate insulating film, a semiconductor film, and a back channel protective film are sequentially formed on an insulating substrate. A step of forming a film, and forming a first resist having a predetermined pattern and a uniform film thickness on the back channel protective film by using a first photomask having a light transmitting part and a light shielding part. In the first photo step, first etching is performed using the first resist to remove a predetermined region from the back channel protective film to the first metal film to form a gate line which also functions as a gate electrode. A step of forming a common capacitance electrode between the gate electrodes of a book; and a second photomask having a predetermined pattern and a uniform film thickness using a second photomask having a light transmitting portion and a light shielding portion. A second photo step of forming a resist on the back channel protective film; and a step of performing a second etching using the second resist to remove a predetermined region from the back channel protective film to the gate insulating film. A step of sequentially forming a channel protective film and a planarizing film over the entire surface of the insulating substrate on which the first metal film, the gate insulating film, the semiconductor film, and the back channel protective film are formed; A third photo step of forming a third resist having a predetermined pattern and a uniform film thickness on the oxide film by using a third photo mask having a light transmitting part and a light shielding part; Third etching is performed using the resist of No. 3 to remove the flattening film, the channel protective film and the back channel protective film in predetermined regions to form the source opening and the drain opening. A step of removing the flattening film and the channel protective film in a predetermined region to form a terminal opening, and a step of doping an impurity into a region of the semiconductor film below the source opening and the drain opening. A step of sequentially forming a transparent electrode film and a second metal film on the surface of the flattening film, the inner surfaces of the source opening and the drain opening, and the inner surface of the terminal opening; A fourth photo step of forming a fourth resist having a predetermined pattern and a uniform film thickness on the second metal film by using a fourth photomask having a light shielding part; Fourth etching is performed using the resist of to remove the transparent electrode film and the second metal film in a predetermined region,
A step of forming a pixel electrode which also functions as a source electrode, a drain electrode, a source line, and a storage capacitor electrode and forms a capacitance of the capacitance portion with the gate electrode; and a fifth step having a light transmitting portion and a light shielding portion Forming a fifth resist having a predetermined pattern and a uniform film thickness on the second metal film by using the photomask described in 1. above, and performing a fifth etching using the fifth resist. A step of removing the second metal film on the pixel electrode and in the terminal opening, the method for manufacturing a substrate for a display device.
およびドレイン開口部下部の領域に不純物をドーピング
する工程において、イオン注入により前記領域に自己整
合的に不純物をドーピングする請求項２６〜３３のいず
れかに記載の表示装置用基板の製造方法。34. In the step of doping an impurity into the region below the source opening and below the drain opening of the semiconductor film, the region is doped with the impurity in a self-aligned manner by ion implantation. A method for manufacturing a substrate for a display device according to item 1.
およびドレイン開口部下部の領域に不純物をドープする
工程において、プラズマドーピングにより前記領域に自
己整合的に不純物をドーピングする請求項２６〜３３の
いずれかに記載の表示装置用基板の製造方法。35. An impurity is self-alignedly doped into the region by plasma doping in the step of doping the region under the source opening and under the drain opening of the semiconductor film. A method for manufacturing a substrate for a display device according to item 1.
金属膜の表面に酸化膜を形成する工程をさらに備える請
求項１４〜３３のいずれかに記載の表示装置用基板の製
造方法。36. The method of manufacturing a substrate for a display device according to claim 14, further comprising the step of forming an oxide film on at least the surface of the second metal film by plasma oxidation.
膜の表面に酸化膜を形成する工程をさらに備える請求項
１４〜３３のいずれかに記載の表示装置用基板の製造方
法。37. The method for manufacturing a display device substrate according to claim 14, further comprising the step of forming an oxide film on at least the surface of the second metal film by anodization.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001378516A JP2003179069A (en) | 2001-12-12 | 2001-12-12 | Thin film transistor, liquid crystal display device, organic electroluminescent element as well as substrate for display device and its manufacturing method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001378516A JP2003179069A (en) | 2001-12-12 | 2001-12-12 | Thin film transistor, liquid crystal display device, organic electroluminescent element as well as substrate for display device and its manufacturing method |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003179069A true JP2003179069A (en) | 2003-06-27 |
Family
ID=19186214
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001378516A Pending JP2003179069A (en) | 2001-12-12 | 2001-12-12 | Thin film transistor, liquid crystal display device, organic electroluminescent element as well as substrate for display device and its manufacturing method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003179069A (en) |
Cited By (50)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006083319A (en) * | 2004-09-17 | 2006-03-30 | Toray Ind Inc | Coating composition and display device using the same |
| JP2006191014A (en) * | 2004-12-30 | 2006-07-20 | Lg Phillips Lcd Co Ltd | Thin film transistor array substrate and its manufacturing method |
| JP2006191015A (en) * | 2004-12-30 | 2006-07-20 | Lg Phillips Lcd Co Ltd | Thin film transistor array substrate and its manufacturing method |
| JP2006191016A (en) * | 2004-12-30 | 2006-07-20 | Lg Philips Lcd Co Ltd | Thin film transistor array substrate and its manufacturing method |
| JP2007157916A (en) * | 2005-12-02 | 2007-06-21 | Idemitsu Kosan Co Ltd | Tft board, and manufacturing method therefor |
| WO2007088722A1 (en) * | 2006-01-31 | 2007-08-09 | Idemitsu Kosan Co., Ltd. | Tft substrate, reflective tft substrate and method for manufacturing such substrates |
| JP2007235102A (en) * | 2006-01-31 | 2007-09-13 | Idemitsu Kosan Co Ltd | Tft substrate and manufacturing method thereof |
| JP2007258675A (en) * | 2006-02-21 | 2007-10-04 | Idemitsu Kosan Co Ltd | Tft substrate, reflective tft substrate, and method of manufacturing same |
| JP2008175930A (en) * | 2007-01-17 | 2008-07-31 | Hitachi Displays Ltd | Display device and method for manufacturing display device |
| JP2009124121A (en) * | 2007-10-23 | 2009-06-04 | Semiconductor Energy Lab Co Ltd | Semiconductor device and manufacturing method thereof |
| JP2009158941A (en) * | 2007-12-03 | 2009-07-16 | Semiconductor Energy Lab Co Ltd | Manufacturing method of thin film transistor and manufacturing method of display device |
| WO2009107686A1 (en) * | 2008-02-27 | 2009-09-03 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device and manufacturing method thereof, and electronic device |
| JP2009231828A (en) * | 2008-02-26 | 2009-10-08 | Semiconductor Energy Lab Co Ltd | Method for manufacturing display device |
| JP2009239272A (en) * | 2008-03-05 | 2009-10-15 | Semiconductor Energy Lab Co Ltd | Method for manufacturing el display device |
| JP2009239276A (en) * | 2008-03-07 | 2009-10-15 | Semiconductor Energy Lab Co Ltd | Thin-film transistor and manufacturing method thereof, and display device and manufacturing method thereof |
| JP2009246352A (en) * | 2008-03-11 | 2009-10-22 | Semiconductor Energy Lab Co Ltd | Method for manufacturing thin film transistor, and method for manufacturing display device |
| JP2010028103A (en) * | 2008-06-17 | 2010-02-04 | Semiconductor Energy Lab Co Ltd | Thin film transistor, method of manufacturing the same, display device, and method of manufacturing the device |
| JP2010199570A (en) * | 2009-01-28 | 2010-09-09 | Semiconductor Energy Lab Co Ltd | Manufacturing method of thin film transistor, and manufacturing method of display |
| JP2010251733A (en) * | 2009-03-26 | 2010-11-04 | Semiconductor Energy Lab Co Ltd | Methods for manufacturing thin film transistor and display device |
| JP2011054949A (en) * | 2009-08-07 | 2011-03-17 | Semiconductor Energy Lab Co Ltd | Semiconductor device and method for manufacturing semiconductor device |
| US7985605B2 (en) | 2008-04-17 | 2011-07-26 | Semiconductor Energy Laboratory Co., Ltd. | Light-emitting device and manufacturing method thereof |
| US7989275B2 (en) | 2008-03-10 | 2011-08-02 | Semiconductor Energy Laboratory Co., Ltd. | Thin film transistor, manufacturing method thereof, display device, and manufacturing method thereof |
| US7989234B2 (en) | 2009-02-16 | 2011-08-02 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing thin film transistor and method for manufacturing display device |
| JP2011155303A (en) * | 2006-04-21 | 2011-08-11 | Beijing Boe Optoelectronics Technology Co Ltd | Tft-lcd array substrate and method of manufacturing the same |
| WO2011132376A1 (en) * | 2010-04-21 | 2011-10-27 | シャープ株式会社 | Thin-film transistor substrate |
| KR20120026996A (en) | 2010-09-10 | 2012-03-20 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | Transistor, liquid crystal display device, and manufacturing method thereof |
| US8143170B2 (en) | 2009-02-13 | 2012-03-27 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method of semiconductor device |
| WO2012046658A1 (en) * | 2010-10-07 | 2012-04-12 | シャープ株式会社 | Semiconductor device, display device, and method for manufacturing semiconductor device and display device |
| WO2012060362A1 (en) * | 2010-11-04 | 2012-05-10 | シャープ株式会社 | Semiconductor device, display device, and production method for semiconductor device and display device |
| KR20120060745A (en) | 2010-12-01 | 2012-06-12 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | Semiconductor device and manufacturing method thereof |
| US8202769B2 (en) | 2009-03-11 | 2012-06-19 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| KR20120065249A (en) * | 2010-12-10 | 2012-06-20 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | Display device and method for manufacturing the same |
| CN102629576A (en) * | 2011-09-26 | 2012-08-08 | 京东方科技集团股份有限公司 | Array substrate and method for manufacturing the same |
| JP2012164976A (en) * | 2011-01-21 | 2012-08-30 | Semiconductor Energy Lab Co Ltd | Semiconductor device and manufacturing method for the same |
| JP2012203121A (en) * | 2011-03-24 | 2012-10-22 | Sony Corp | Display device, method of manufacturing display device, and electronic device |
| JP2013051421A (en) * | 2009-12-09 | 2013-03-14 | Sharp Corp | Semiconductor device |
| KR20130058626A (en) | 2011-11-25 | 2013-06-04 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | Semiconductor device and manufacturing method thereof |
| JP2013122580A (en) * | 2011-11-11 | 2013-06-20 | Semiconductor Energy Lab Co Ltd | Liquid crystal display unit, el display unit, and manufacture method thereof |
| US8546161B2 (en) | 2010-09-13 | 2013-10-01 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method of thin film transistor and liquid crystal display device |
| US8558960B2 (en) | 2010-09-13 | 2013-10-15 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device and method for manufacturing the same |
| US8603841B2 (en) | 2010-08-27 | 2013-12-10 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing methods of semiconductor device and light-emitting display device |
| US8610120B2 (en) | 2010-09-15 | 2013-12-17 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device and manufacturing method thereof |
| US8628987B2 (en) | 2010-08-27 | 2014-01-14 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing methods of thin film transistor, liquid crystal display device, and semiconductor device |
| US8647919B2 (en) | 2010-09-13 | 2014-02-11 | Semiconductor Energy Laboratory Co., Ltd. | Light-emitting display device and method for manufacturing the same |
| WO2014038501A1 (en) * | 2012-09-07 | 2014-03-13 | シャープ株式会社 | Active matrix substrate and production method |
| US8884284B2 (en) | 2011-12-23 | 2014-11-11 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| JP2015079968A (en) * | 2007-12-21 | 2015-04-23 | 株式会社半導体エネルギー研究所 | Display device |
| CN104617103A (en) * | 2009-08-07 | 2015-05-13 | 株式会社半导体能源研究所 | Semiconductor device and manufacturing method thereof |
| US9142568B2 (en) | 2010-09-10 | 2015-09-22 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing light-emitting display device |
| JP2016111034A (en) * | 2014-12-02 | 2016-06-20 | 三菱電機株式会社 | Thin film transistor substrate, manufacturing method of the same and liquid display device |
-
2001
- 2001-12-12 JP JP2001378516A patent/JP2003179069A/en active Pending
Cited By (117)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006083319A (en) * | 2004-09-17 | 2006-03-30 | Toray Ind Inc | Coating composition and display device using the same |
| JP2006191014A (en) * | 2004-12-30 | 2006-07-20 | Lg Phillips Lcd Co Ltd | Thin film transistor array substrate and its manufacturing method |
| JP2006191015A (en) * | 2004-12-30 | 2006-07-20 | Lg Phillips Lcd Co Ltd | Thin film transistor array substrate and its manufacturing method |
| JP2006191016A (en) * | 2004-12-30 | 2006-07-20 | Lg Philips Lcd Co Ltd | Thin film transistor array substrate and its manufacturing method |
| US9035312B2 (en) | 2004-12-30 | 2015-05-19 | Lg Display Co., Ltd. | TFT array substrate and fabrication method thereof |
| JP2007157916A (en) * | 2005-12-02 | 2007-06-21 | Idemitsu Kosan Co Ltd | Tft board, and manufacturing method therefor |
| WO2007088722A1 (en) * | 2006-01-31 | 2007-08-09 | Idemitsu Kosan Co., Ltd. | Tft substrate, reflective tft substrate and method for manufacturing such substrates |
| JP2007235102A (en) * | 2006-01-31 | 2007-09-13 | Idemitsu Kosan Co Ltd | Tft substrate and manufacturing method thereof |
| JP2007258675A (en) * | 2006-02-21 | 2007-10-04 | Idemitsu Kosan Co Ltd | Tft substrate, reflective tft substrate, and method of manufacturing same |
| US8642404B2 (en) | 2006-04-21 | 2014-02-04 | Beijing Boe Optoelectronics Technology Co., Ltd | Thin film transistor liquid crystal display array substrate and manufacturing method thereof |
| JP2011155303A (en) * | 2006-04-21 | 2011-08-11 | Beijing Boe Optoelectronics Technology Co Ltd | Tft-lcd array substrate and method of manufacturing the same |
| JP2008175930A (en) * | 2007-01-17 | 2008-07-31 | Hitachi Displays Ltd | Display device and method for manufacturing display device |
| JP2009124121A (en) * | 2007-10-23 | 2009-06-04 | Semiconductor Energy Lab Co Ltd | Semiconductor device and manufacturing method thereof |
| US9006050B2 (en) | 2007-10-23 | 2015-04-14 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing semiconductor device |
| JP2009158941A (en) * | 2007-12-03 | 2009-07-16 | Semiconductor Energy Lab Co Ltd | Manufacturing method of thin film transistor and manufacturing method of display device |
| US7993991B2 (en) | 2007-12-03 | 2011-08-09 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method of thin film transistor and manufacturing method of display device |
| JP2015079968A (en) * | 2007-12-21 | 2015-04-23 | 株式会社半導体エネルギー研究所 | Display device |
| US8035107B2 (en) | 2008-02-26 | 2011-10-11 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing display device |
| US8901561B2 (en) | 2008-02-26 | 2014-12-02 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing display device |
| JP2009231828A (en) * | 2008-02-26 | 2009-10-08 | Semiconductor Energy Lab Co Ltd | Method for manufacturing display device |
| WO2009107686A1 (en) * | 2008-02-27 | 2009-09-03 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device and manufacturing method thereof, and electronic device |
| US8361820B2 (en) | 2008-02-27 | 2013-01-29 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method of a liquid crystal display device |
| TWI483049B (en) * | 2008-02-27 | 2015-05-01 | Semiconductor Energy Lab | Liquid crystal display device and manufacturing method thereof, and electronic device |
| US8049221B2 (en) | 2008-02-27 | 2011-11-01 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device |
| US8101442B2 (en) | 2008-03-05 | 2012-01-24 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing EL display device |
| JP2022058527A (en) * | 2008-03-05 | 2022-04-12 | 株式会社半導体エネルギー研究所 | Manufacturing method for el display device |
| TWI486096B (en) * | 2008-03-05 | 2015-05-21 | Semiconductor Energy Lab | Method for manufacturing el display device |
| JP2016048378A (en) * | 2008-03-05 | 2016-04-07 | 株式会社半導体エネルギー研究所 | Display device |
| JP2016212435A (en) * | 2008-03-05 | 2016-12-15 | 株式会社半導体エネルギー研究所 | Display device, display module, and electronic appliance |
| JP2009239272A (en) * | 2008-03-05 | 2009-10-15 | Semiconductor Energy Lab Co Ltd | Method for manufacturing el display device |
| JP7225441B2 (en) | 2008-03-05 | 2023-02-20 | 株式会社半導体エネルギー研究所 | Manufacturing method of EL display device |
| JP2009239276A (en) * | 2008-03-07 | 2009-10-15 | Semiconductor Energy Lab Co Ltd | Thin-film transistor and manufacturing method thereof, and display device and manufacturing method thereof |
| US8278662B2 (en) | 2008-03-07 | 2012-10-02 | Semiconductor Energy Laboratory Co., Ltd. | Thin film transistor, manufacturing method thereof, display device, and manufacturing method thereof |
| US7749820B2 (en) | 2008-03-07 | 2010-07-06 | Semiconductor Energy Laboratory Co., Ltd. | Thin film transistor, manufacturing method thereof, display device, and manufacturing method thereof |
| KR101404425B1 (en) | 2008-03-07 | 2014-06-10 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | Thin film transistor, manufacturing method thereof, display device, and manufacturing method thereof |
| US7989275B2 (en) | 2008-03-10 | 2011-08-02 | Semiconductor Energy Laboratory Co., Ltd. | Thin film transistor, manufacturing method thereof, display device, and manufacturing method thereof |
| JP2009246352A (en) * | 2008-03-11 | 2009-10-22 | Semiconductor Energy Lab Co Ltd | Method for manufacturing thin film transistor, and method for manufacturing display device |
| US7883943B2 (en) | 2008-03-11 | 2011-02-08 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing thin film transistor and method for manufacturing display device |
| TWI500089B (en) * | 2008-04-17 | 2015-09-11 | Semiconductor Energy Lab | Light-emitting device and manufacturing method thereof |
| US7985605B2 (en) | 2008-04-17 | 2011-07-26 | Semiconductor Energy Laboratory Co., Ltd. | Light-emitting device and manufacturing method thereof |
| US8148723B2 (en) | 2008-04-17 | 2012-04-03 | Semiconductor Energy Laboratory Co., Ltd. | Light-emitting device and manufacturing method thereof |
| JP2010028103A (en) * | 2008-06-17 | 2010-02-04 | Semiconductor Energy Lab Co Ltd | Thin film transistor, method of manufacturing the same, display device, and method of manufacturing the device |
| US7790483B2 (en) | 2008-06-17 | 2010-09-07 | Semiconductor Energy Laboratory Co., Ltd. | Thin film transistor and manufacturing method thereof, and display device and manufacturing method thereof |
| US8207026B2 (en) | 2009-01-28 | 2012-06-26 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method of thin film transistor and manufacturing method of display device |
| JP2010199570A (en) * | 2009-01-28 | 2010-09-09 | Semiconductor Energy Lab Co Ltd | Manufacturing method of thin film transistor, and manufacturing method of display |
| US8143170B2 (en) | 2009-02-13 | 2012-03-27 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method of semiconductor device |
| US8709836B2 (en) | 2009-02-16 | 2014-04-29 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing thin film transistor and method for manufacturing display device |
| US7989234B2 (en) | 2009-02-16 | 2011-08-02 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing thin film transistor and method for manufacturing display device |
| US8202769B2 (en) | 2009-03-11 | 2012-06-19 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| US8441051B2 (en) | 2009-03-11 | 2013-05-14 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| JP2010251733A (en) * | 2009-03-26 | 2010-11-04 | Semiconductor Energy Lab Co Ltd | Methods for manufacturing thin film transistor and display device |
| US8372700B2 (en) | 2009-03-26 | 2013-02-12 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing thin film transistor |
| US9202851B2 (en) | 2009-08-07 | 2015-12-01 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing semiconductor device |
| JP2011054949A (en) * | 2009-08-07 | 2011-03-17 | Semiconductor Energy Lab Co Ltd | Semiconductor device and method for manufacturing semiconductor device |
| CN104617103A (en) * | 2009-08-07 | 2015-05-13 | 株式会社半导体能源研究所 | Semiconductor device and manufacturing method thereof |
| JP2015109476A (en) * | 2009-08-07 | 2015-06-11 | 株式会社半導体エネルギー研究所 | Semiconductor device |
| CN104617103B (en) * | 2009-08-07 | 2018-04-10 | 株式会社半导体能源研究所 | Liquid crystal display device and semiconductor device |
| US10243005B2 (en) | 2009-08-07 | 2019-03-26 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| JP2013051421A (en) * | 2009-12-09 | 2013-03-14 | Sharp Corp | Semiconductor device |
| US8685803B2 (en) | 2009-12-09 | 2014-04-01 | Sharp Kabushiki Kaisha | Semiconductor device and method for producing same |
| US8791463B2 (en) | 2010-04-21 | 2014-07-29 | Sharp Kabushiki Kaisha | Thin-film transistor substrate |
| WO2011132376A1 (en) * | 2010-04-21 | 2011-10-27 | シャープ株式会社 | Thin-film transistor substrate |
| US8603841B2 (en) | 2010-08-27 | 2013-12-10 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing methods of semiconductor device and light-emitting display device |
| US8628987B2 (en) | 2010-08-27 | 2014-01-14 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing methods of thin film transistor, liquid crystal display device, and semiconductor device |
| US9240425B2 (en) | 2010-09-10 | 2016-01-19 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing light-emitting display device |
| KR20220098328A (en) | 2010-09-10 | 2022-07-12 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | Transistor, liquid crystal display device, and manufacturing method thereof |
| US10170500B2 (en) | 2010-09-10 | 2019-01-01 | Semiconductor Energy Laboratory Co., Ltd. | Transistor, liquid crystal display device, and manufacturing method thereof |
| KR20190062345A (en) | 2010-09-10 | 2019-06-05 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | Transistor, liquid crystal display device, and manufacturing method thereof |
| KR20200034980A (en) | 2010-09-10 | 2020-04-01 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | Transistor, liquid crystal display device, and manufacturing method thereof |
| US9490350B2 (en) | 2010-09-10 | 2016-11-08 | Semiconductor Energy Laboratory Co., Ltd. | Transistor, liquid crystal display device, and manufacturing method thereof |
| US8797487B2 (en) | 2010-09-10 | 2014-08-05 | Semiconductor Energy Laboratory Co., Ltd. | Transistor, liquid crystal display device, and manufacturing method thereof |
| KR20230150907A (en) | 2010-09-10 | 2023-10-31 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | Semiconductor device |
| KR20210064136A (en) | 2010-09-10 | 2021-06-02 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | Transistor, liquid crystal display device, and manufacturing method thereof |
| US9142568B2 (en) | 2010-09-10 | 2015-09-22 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing light-emitting display device |
| US11043509B2 (en) | 2010-09-10 | 2021-06-22 | Semiconductor Energy Laboratory Co., Ltd. | Transistor, liquid crystal display device, and manufacturing method thereof |
| KR20120026996A (en) | 2010-09-10 | 2012-03-20 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | Transistor, liquid crystal display device, and manufacturing method thereof |
| KR20210158365A (en) | 2010-09-10 | 2021-12-30 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | Transistor, liquid crystal display device, and manufacturing method thereof |
| US11024655B2 (en) | 2010-09-13 | 2021-06-01 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device and method for manufacturing the same |
| US10522572B2 (en) | 2010-09-13 | 2019-12-31 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device and method for manufacturing the same |
| US9917112B2 (en) | 2010-09-13 | 2018-03-13 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device and method for manufacturing the same |
| US8647919B2 (en) | 2010-09-13 | 2014-02-11 | Semiconductor Energy Laboratory Co., Ltd. | Light-emitting display device and method for manufacturing the same |
| US9305944B2 (en) | 2010-09-13 | 2016-04-05 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device and method for manufacturing the same |
| US11417688B2 (en) | 2010-09-13 | 2022-08-16 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device and method for manufacturing the same |
| US8912544B2 (en) | 2010-09-13 | 2014-12-16 | Semiconductor Energy Laboratory Co., Ltd. | Light-emitting display device and method for manufacturing the same |
| US8546161B2 (en) | 2010-09-13 | 2013-10-01 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method of thin film transistor and liquid crystal display device |
| US11682678B2 (en) | 2010-09-13 | 2023-06-20 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device and method for manufacturing the same |
| US8558960B2 (en) | 2010-09-13 | 2013-10-15 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device and method for manufacturing the same |
| US8610120B2 (en) | 2010-09-15 | 2013-12-17 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device and manufacturing method thereof |
| US9087752B2 (en) | 2010-10-07 | 2015-07-21 | Sharp Kabushiki Kaisha | Semiconductor device, display device, and method for manufacturing semiconductor device and display device |
| JP5275521B2 (en) * | 2010-10-07 | 2013-08-28 | シャープ株式会社 | Semiconductor device, display device, and semiconductor device and display device manufacturing method |
| KR20130139935A (en) * | 2010-10-07 | 2013-12-23 | 샤프 가부시키가이샤 | Semiconductor device, display device, and method for manufacturing semiconductor device and display device |
| WO2012046658A1 (en) * | 2010-10-07 | 2012-04-12 | シャープ株式会社 | Semiconductor device, display device, and method for manufacturing semiconductor device and display device |
| CN103155153A (en) * | 2010-10-07 | 2013-06-12 | 夏普株式会社 | Semiconductor device, display device, and method for manufacturing semiconductor device and display device |
| KR101640293B1 (en) * | 2010-10-07 | 2016-07-15 | 샤프 가부시키가이샤 | Semiconductor device, display device, and method for manufacturing semiconductor device and display device |
| CN103201843A (en) * | 2010-11-04 | 2013-07-10 | 夏普株式会社 | Semiconductor device, display device, and production method for semiconductor device and display device |
| JP5275523B2 (en) * | 2010-11-04 | 2013-08-28 | シャープ株式会社 | Display device, semiconductor device, and display device manufacturing method |
| KR101563409B1 (en) * | 2010-11-04 | 2015-10-26 | 샤프 가부시키가이샤 | Semiconductor device, display device, and production method for semiconductor device and display device |
| WO2012060362A1 (en) * | 2010-11-04 | 2012-05-10 | シャープ株式会社 | Semiconductor device, display device, and production method for semiconductor device and display device |
| US8461630B2 (en) | 2010-12-01 | 2013-06-11 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| KR20120060745A (en) | 2010-12-01 | 2012-06-12 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | Semiconductor device and manufacturing method thereof |
| JP2012138574A (en) * | 2010-12-10 | 2012-07-19 | Semiconductor Energy Lab Co Ltd | Display device and manufacturing method of the same |
| KR20120065249A (en) * | 2010-12-10 | 2012-06-20 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | Display device and method for manufacturing the same |
| JP2012164976A (en) * | 2011-01-21 | 2012-08-30 | Semiconductor Energy Lab Co Ltd | Semiconductor device and manufacturing method for the same |
| US9666689B2 (en) | 2011-01-21 | 2017-05-30 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
| JP2012203121A (en) * | 2011-03-24 | 2012-10-22 | Sony Corp | Display device, method of manufacturing display device, and electronic device |
| US9324741B2 (en) | 2011-03-24 | 2016-04-26 | Joled Inc. | Display device, manufacturing method of display device and electronic equipment |
| CN102629576A (en) * | 2011-09-26 | 2012-08-08 | 京东方科技集团股份有限公司 | Array substrate and method for manufacturing the same |
| US9178046B2 (en) | 2011-09-26 | 2015-11-03 | Boe Technology Group Co., Ltd. | Array substrate and manufacturing method thereof |
| JP2013122580A (en) * | 2011-11-11 | 2013-06-20 | Semiconductor Energy Lab Co Ltd | Liquid crystal display unit, el display unit, and manufacture method thereof |
| US9576982B2 (en) | 2011-11-11 | 2017-02-21 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device, EL display device, and manufacturing method thereof |
| US9991293B2 (en) | 2011-11-25 | 2018-06-05 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| KR20130058626A (en) | 2011-11-25 | 2013-06-04 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | Semiconductor device and manufacturing method thereof |
| US8829528B2 (en) | 2011-11-25 | 2014-09-09 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device including groove portion extending beyond pixel electrode |
| US9923000B2 (en) | 2011-12-23 | 2018-03-20 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| US8884284B2 (en) | 2011-12-23 | 2014-11-11 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| WO2014038501A1 (en) * | 2012-09-07 | 2014-03-13 | シャープ株式会社 | Active matrix substrate and production method |
| JP2016111034A (en) * | 2014-12-02 | 2016-06-20 | 三菱電機株式会社 | Thin film transistor substrate, manufacturing method of the same and liquid display device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2003179069A (en) | Thin film transistor, liquid crystal display device, organic electroluminescent element as well as substrate for display device and its manufacturing method | |
| US11121198B2 (en) | Organic light emitting display device having auxiliary connection electrode and method of manufacturing the same | |
| US7787168B2 (en) | Display device and method for fabricating the same | |
| US5852481A (en) | Liquid crystal display with two gate electrodes each having a non-anodizing and one anodizing metallic layer and method of fabricating | |
| KR101130202B1 (en) | TFT-LCD array substrate and manufacturing method thereof | |
| JP6342132B2 (en) | Array substrate, display panel, and array substrate manufacturing method | |
| US8482710B2 (en) | Liquid crystal display and fabrication method thereof | |
| CN109300840B (en) | Display substrate, manufacturing method thereof and display device | |
| US7973466B2 (en) | Organic electroluminescent display device with light-shielding means and method of fabricating the same | |
| KR101563518B1 (en) | Thin film transistor and manufacturing method thereof and display device and manufacturing method thereof | |
| US8045077B2 (en) | Liquid crystal display device and fabrication method thereof | |
| US7727789B2 (en) | Array substrate for liquid crystal display and method for fabricating the same | |
| US11233106B2 (en) | Array substrate, display apparatus, and method of fabricating array substrate | |
| US6500702B2 (en) | Method for manufacturing thin film transistor liquid crystal display | |
| KR101013715B1 (en) | Liquid crystal display device and method of fabricating the same | |
| CN101409262B (en) | Pixel structure manufacturing method | |
| US11442319B2 (en) | Display substrate, display apparatus, and method of fabricating display substrate | |
| KR101856209B1 (en) | Tft of liquid crystal display device and method of fabricating the same | |
| KR101206286B1 (en) | Method of fabricating liquid crystal display device | |
| US6844901B2 (en) | Liquid crystal display device and method of manufacturing the same | |
| KR20080056569A (en) | Liquid crystal display device and method of fabricating the same | |
| KR19980072231A (en) | Method of manufacturing thin film transistor | |
| JPH05134271A (en) | Liquid crystal display device | |
| JPH11305249A (en) | Manufacture of matrix formed on substrate and matrix of this kind | |
| JPH0229632A (en) | Active matrix type liquid crystal display device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20040511 |