KR19980072231A - Method of manufacturing thin film transistor - Google Patents

Abstract

본 발명에 의한 박막트랜지스터 제조방법은, 게이트 전극이 구비되어 있는 기판 상에 게이트 절연층과 반도체층을 형성하는 공정과, 상기 반도체층의 표면이 소정 부분이 노출되도록, 상기 반도체층 상에 칼라필터 재질의 에치스토퍼층을 형성하는 공정과, 상기 에치스토퍼층을 포함한 반도체층 상의 소정 부분에 n⁺비정질 실리콘층을 형성하는 공정과, 상기 n⁺비정질 실리콘층을 마스크로하여 상기 게이트 절연막의 표면이 소정 부분 노출되도록, 그 하부의 반도체층을 식각하는 공정과, 상기 n⁺비정질 실리콘층을 포함한 게이트 절연막 상에 금속배선층을 형성하는 공정과, 상기 금속 배선층을 선택 식각하여 소오스/드레인 전극을 형성하는 공정 및, 상기 소오스/드레인 전극을 마스크로 상기 n⁺비정질 실리콘층을 식각하여 채널을 형성하는 공정으로 이루어져, 백 노광시 블랙매트릭스나 소오스/드레인 전극에 광이 반사되어지더라도, 이를 에치스토퍼층을 이용하여 차폐시킬 수 있게 되어 박막트랜지스터에서의 누설전류 발생을 최소화할 수 있게 된다.The method of manufacturing a thin film transistor according to the present invention comprises the steps of forming a gate insulating layer and a semiconductor layer on a substrate having a gate electrode, and a color filter on the semiconductor layer such that a predetermined portion of the surface of the semiconductor layer is exposed. Forming an etch stopper layer of a material; forming an n ⁺ amorphous silicon layer in a predetermined portion on the semiconductor layer including the etch stopper layer ^; and using the n ⁺ amorphous silicon layer as a mask. Etching the lower semiconductor layer so as to expose a predetermined portion, forming a metal wiring layer on the gate insulating film including the n ⁺ amorphous silicon layer, and selectively etching the metal wiring layer to form source / drain electrodes step and a step of forming a channel by etching the n ⁺ amorphous silicon layer for the source / drain electrodes as a mask. As made, even if the light is reflected on the black matrix or the source / drain electrodes during the back exposure, it is possible this can be shielded by the etch stopper layer is possible to minimize the leakage current of the thin film transistor.

Description

박막트랜지스터 제조방법Method of manufacturing thin film transistor

본 발명은 액정표시장치(liquid crystal display device:이하, LCD 장치라 한다)등의 액티브소자로 이용되는 박막트랜지스터(thin film transistor) 제조방법에 관한 것으로, 보다 상세하게는 에치스토퍼층(보호용 절연층)을 칼라필터 재질의 물질로 형성하여, 광 유도 누설전류(photo-induced leakage)를 최소화할 수 있도록 한 바텀(bottom) 게이트형 박막트랜지스터 제조방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a thin film transistor used as an active element such as a liquid crystal display device (hereinafter referred to as an LCD device), and more particularly, to an etch stopper layer (protective insulating layer). The present invention relates to a bottom gate type thin film transistor manufacturing method of forming a material of a color filter material to minimize photo-induced leakage.

근래에 고품위 TV(high definition TV:이하, HDTV라 한다) 등의 새로운 첨단 영상기기가 개발됨에 따라 평판표시기에 대한 요구가 대두되고 있다. LCD는 평판표시기의 대표적인 기술로써 ELD(electro luminescence display), VFD(vacuum fluorescence display), PDP(plasma display panel) 등이 해결하지 못한 칼라화, 저전력, 그리고 고속화등의 문제를 가지고 있지 않다. 이 LCD는 크게 수동형과 능동형의 두가지 형태로 나누어지는데, 능동형 LCD는 각 화소 하나 하나를 박막트랜지스터와 같은 능동소자가 제어하도록 되어 있어 속도, 시야각, 그리고 대조비(contrast)에 있어서, 수동형 LCD보다 훨씬 뛰어나 100만 화소 이상의 해상도를 필요로 하는 HDTV에 가장 적합한 표시기로 사용되고 있다. 이에 따라, 박막트랜지스터의 중요성이 부각되면서 이에 대한 연구개발이 심화되고 있다.Recently, with the development of new high-tech video devices such as high definition TVs (hereinafter referred to as HDTVs), there is a demand for flat panel displays. LCD is a representative technology of flat panel display, and it does not have problems such as colorization, low power, and high speed that ELD (electro luminescence display), VFD (vacuum fluorescence display), PDP (plasma display panel) cannot solve. The LCD is divided into two types, passive and active. The active LCD is controlled by an active element such as a thin film transistor to control each pixel one by one, which is far superior to the passive LCD in speed, field of view, and contrast. It is used as the best indicator for HDTV that requires a resolution of 1 million pixels or more. Accordingly, the importance of the thin film transistor is increasing, and the research and development thereof is intensifying.

현재 LCD 등에서 화소전극의 선택적 구동을 위해 전기적 스위칭 소자로 사용되는 박막트랜지스터에 대한 연구개발은, 수율향상 및 생산성 개선에 의한 제조 코스트의 절감에 촛점을 맞추어, 트랜지스터의 구조 개선, 비정질 또는 다결정 실리콘의 특성 향상, 전극의 오옴성 접촉저항 그리고 단선/단락 방지 등에 집중되고 있다. 이중, 비정질 실리콘 박막트랜지스터의 기술은 대면적, 저가격, 양산성을 이유로 더 많은 연구가 이루어지고 있다.Currently, research and development on thin film transistors, which are used as electrical switching elements for selective driving of pixel electrodes in LCDs, focus on reducing the manufacturing cost by improving yield and improving productivity, thereby improving transistor structure, amorphous or polycrystalline silicon. The focus is on improving the properties, ohmic contact resistance of electrodes, and preventing disconnection / short circuits. Among these, the technology of amorphous silicon thin film transistor is being studied more because of large area, low cost and mass production.

현재 제조라인에서 사용되는 비정질 박막트랜지스터는 게이트의 구조에 따라 크게 두종류로 나누어진다. 그 하나는, 역 스태거형이라고도 불리우는 바텀 게이트형이며 다른 하나는, 정 스테거형이라고도 불리우는 탑 게이트형이다.Amorphous thin film transistors used in the current manufacturing line is largely divided into two types depending on the structure of the gate. One is a bottom gate type, also called an inverse stagger type, and the other is a top gate type, also called a forward stagger type.

기판 상에 게이트 전극을 먼저 형성하는 것을 바텀 게이트형이라 부르며, 주종을 이루고 있다. 한편, 탑 게이트형은 최초에 박막트랜지스터의 소스/드레인 전극을 형성하는 것으로, 현실적으로 누설전류가 크고 양산성이 결여되는 등의 이유로 많이 사용되지 않고 있다.Forming a gate electrode first on a substrate is called a bottom gate type and forms a main species. On the other hand, the top gate type first forms the source / drain electrodes of the thin film transistor, and in reality, it is not used much because of the large leakage current and lack of mass productivity.

상기 바텀 게이트형은 다시 두 종류로 구분된다. 그중 하나는 에치백(etch-back) 타입이며, 다른 하나는 에치스토퍼(etch-stopper) 타입이다. 여기서는 일 예로서, 에치스토퍼형을 중심으로 살펴본다.The bottom gate type is divided into two types. One is of etch-back type and the other is of etch-stopper type. Here, as an example, a look at the etch stopper type.

일반적으로 에치스토퍼형의 박막트랜지스터는 게이트 전극 위에 게이트 절연층, 반도체층(예컨대, a-Si:H층), 절연막인 에치스토퍼층(예컨대, SiN_X층), n⁺비정질실리콘층(n+ a-Si:H층), 소오스 /드레인 전극이 연속적으로 적층된 구조를 갖는다.In general, an etch stopper type thin film transistor includes a gate insulating layer, a semiconductor layer (for example, a-Si: H layer), an etch stopper layer (for example, a SiN _X layer), and an n ⁺ amorphous silicon layer (n + a). -Si: H layer), and a source / drain electrode is continuously stacked.

상기 에치스토퍼 타입의 박막트랜지스터를 사용할 경우에는 반도체층의 손상을 방지하기 위한 목적으로 형성시킨 에치스토퍼층으로 인해 첫째, 식각 공정으로부터 반도체층을 보호할 수 있어 반도체층의 두께를 최소화할 수 있게 되므로 온/오프 전류 값(on/off current value) 특성을 향상시킬 수 있고 둘째, 게이트 전극과 소오스/드레인 전극이 크로스(cross)되는 부분의 패러시티 커패시턴스(paracity capacitance)의 값을 줄일 수 있다는 등의 장점을 가져, 에치백 타입의 박막트랜지스터를 사용할 경우에 비하여 박막트랜지스터의 특성을 향상시킬 수 있다는 이점을 갖는다.In the case of using the etch stopper type thin film transistor, the etch stopper layer formed for the purpose of preventing damage to the semiconductor layer is, firstly, it is possible to protect the semiconductor layer from the etching process to minimize the thickness of the semiconductor layer. On / off current value characteristics can be improved, and second, the value of the parasitic capacitance of the portion where the gate electrode and the source / drain electrode cross is reduced. This has the advantage that the characteristics of the thin film transistor can be improved compared to the case of using the etchback type thin film transistor.

그러나, 상기 박막트랜지스터는 반도체층으로 사용되는 a-Si:H층이 광 전자(photo carrier) 형성이 쉬운 물질이라 구동시 백 노광(back-light exposure)에 의해 누설전류가 발생하는 단점이 발생된다. 실제 사용되는 백-라이트는 박막트랜지스터 셀의 하부에 위치하므로, 게이트 전극의 차폐 효과가 이 효과를 크게 감소시키기는 하나, 게이트 전극이 차폐하지 못한 광은 상판의 블랙매트릭스에 반사되거나 또는 소오스/드레인 전극에 반사되어져 박막트랜지스터의 채널(channel)부에 직접 조사되므로 광전류를 증가시키게 되어 소자의 신뢰성을 저하시키는 주요 요인으로 작용하게 된다. 이와 같은 현상을 줄이기 위하여 박막트랜지스터의 채널부에 광차단층(light-sheilding layer)을 증착해 주는 기술이 제시된 바 있다. 그러나, 상기 기술의 경우는 막질 증착 공정을 1회 더 실시해 주어야 하므로 공정 단가가 그 만큼 높아지게 되는 단점을 갖는다.However, since the a-Si: H layer, which is used as a semiconductor layer, is a material easily forming a photo carrier, the thin film transistor has a disadvantage in that leakage current is generated by back-light exposure during driving. . Since the actual back-light is located under the thin film transistor cell, the shielding effect of the gate electrode greatly reduces this effect, but the light that is not shielded by the gate electrode is reflected by the black matrix of the top plate or source / drain. As it is reflected by the electrode and directly irradiated to the channel part of the thin film transistor, the photocurrent is increased to act as a major factor to reduce the reliability of the device. In order to reduce such a phenomenon, a technique of depositing a light-sheilding layer on a channel portion of a thin film transistor has been proposed. However, the above technique has a disadvantage in that the cost of the process increases as the film deposition process needs to be performed once more.

이에 본 발명은 상기와 같은 단점을 개선하기 위하여 창안된 것으로, 박막트랜지스터 제조시 에치스토퍼층을 칼라필터 재질의 물질로 형성시켜 주므로써, 에치스토퍼층이 반도체층 보호 및 광 차단 역할을 동시에 수행할 수 있도록 하여, 광전류를 감소시킬 수 있도록 한 박막트랜지스터 제조방법을 제공함에 그 목적이 있다.Accordingly, the present invention was devised to improve the above-mentioned disadvantages, and by forming the etch stopper layer with a material of a color filter material in the manufacture of a thin film transistor, the etch stopper layer can simultaneously serve as a semiconductor layer protection and light blocking. It is an object of the present invention to provide a thin film transistor manufacturing method capable of reducing the photocurrent.

도 1은 본 발명에 의해 제조된 바텀 게이트형의 박막트랜지스터 구조를 도시한 단면도.1 is a cross-sectional view showing a bottom gate type thin film transistor structure manufactured by the present invention.

상기와 같은 목적을 달성하기 위하여 본 발명에서는, 게이트 전극이 구비되어 있는 기판 상에 게이트 절연층과 반도체층을 형성하는 공정과, 상기 반도체층의 표면이 소정 부분이 노출되도록, 상기 반도체층 상에 칼라필터 재질의 에치스토퍼층을 형성하는 공정과, 상기 에치스토퍼층을 포함한 반도체층 상의 소정 부분에 n⁺비정질 실리콘층을 형성하는 공정과, 상기 n⁺비정질 실리콘층을 마스크로하여 상기 게이트 절연막의 표면이 소정 부분 노출되도록, 그 하부의 반도체층을 식각하는 공정과, 상기 n⁺비정질 실리콘층을 포함한 게이트 절연막 상에 금속배선층을 형성하는 공정과, 상기 금속 배선층을 선택 식각하여 소오스/드레인 전극을 형성하는 공정 및, 상기 소오스/드레인 전극을 마스크로 상기 n⁺비정질 실리콘층을 식각하여 채널을 형성하는 공정으로 이루어진 것을 특징으로 하는 박막트랜지스터 제조방법에 제공된다.In order to achieve the above object, in the present invention, a process of forming a gate insulating layer and a semiconductor layer on a substrate provided with a gate electrode, and a predetermined portion of the surface of the semiconductor layer is exposed on the semiconductor layer Forming an etch stopper layer of a color filter material, forming an n ⁺ amorphous silicon layer in a predetermined portion on the semiconductor layer including the etch stopper layer, and using the n ⁺ amorphous silicon layer as a mask. Etching the lower semiconductor layer to expose a predetermined portion of the surface, forming a metal wiring layer on the gate insulating film including the n ⁺ amorphous silicon layer, and selectively etching the metal wiring layer to form a source / drain electrode. Forming the channel by etching the n ⁺ amorphous silicon layer using the source / drain electrode as a mask; Is provided in the thin film transistor manufacturing method, characterized in that consisting of a process.

상기 공정 결과, 블랙매트릭스나 소오스/드레인 전극에서 반사된 광을 에치스토퍼층을 이용하여 차폐할 수 있게 된다.As a result of the above process, it is possible to shield the light reflected from the black matrix or the source / drain electrodes using the etch stopper layer.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예에 대해 상세히 설명한다.Hereinafter, with reference to the accompanying drawings will be described in detail a preferred embodiment of the present invention.

본 발명은 박막트랜지스터 제조시, 블랙매트릭스의 반사광중 적외선은 차단시키고 자외선 영역의 빛만을 통과시키는 물질(예컨대, 칼라필터 재질의 물질)을 이용하여 에치스토퍼층을 형성시켜 주므로써, 반사광으로 인해 유도되는 박막트랜지스터 채널에서의 누설전류 발생을 최소화하는데 주안점을 둔 기술로서, 이를 도 1에 제시된 단면도를 참조하여 간략하게 살펴보면 다음과 같다. 이와 같이 적외선을 차단시키는 물질을 사용하는 것은 여기된 광 전자의 형성을 막기 위함이다.In the present invention, when the thin film transistor is manufactured, an etch stopper layer is formed by using a material (for example, a material of a color filter material) that blocks infrared light and passes only light in the ultraviolet region of the black matrix, thereby inducing due to the reflected light. As a technique focused on minimizing leakage current in the thin film transistor channel, the following description will be briefly described with reference to the cross-sectional view shown in FIG. 1. The use of such a material that blocks infrared rays is to prevent the formation of excited photoelectrons.

제 1 단계로서, 유리기판(10) 상에 마스크를 이용하여 게이트 전극(12)을 형성한 후, 상기 게이트 전극(12)을 포함한 기판(10) 전면에 액티브층으로서, 게이트 절연층(예컨대, SiNx층)(14), 반도체층(예컨대, a-Si:H층)(16), 에치스토퍼층(18)을 순차적으로 증착한다. 이때, 상기 에치 스토퍼층(18)은 누설전류를 방지하기 위하여 칼라필터 재질의 물질을 이용하여 형성해 주는데, 바람직하게는 블루(blue) 레지스트가 사용된다.As a first step, after the gate electrode 12 is formed on the glass substrate 10 using a mask, a gate insulating layer (eg, an active layer) is formed on the entire surface of the substrate 10 including the gate electrode 12. SiNx layer) 14, semiconductor layer (e.g., a-Si: H layer) 16, and etch stopper layer 18 are sequentially deposited. In this case, the etch stopper layer 18 is formed using a material of a color filter material to prevent leakage current, and preferably a blue resist is used.

제 2 단계로서, 상기 게이트 전극(12) 위의 에치스토퍼층(18) 상에만 소정의 감광막 패턴을 형성하고, 이를 마스크로 사용하여 에치스토퍼층(18)을 패터닝한다.As a second step, a predetermined photoresist pattern is formed only on the etch stopper layer 18 on the gate electrode 12, and the etch stopper layer 18 is patterned using this as a mask.

제 3 단계로서, 기판 전면을 HF 용액으로 세정하고, 패터닝된 상기 에치 스토퍼층(18)을 포함한 반도체층(16) 상에 오믹접촉을 위한 n⁺비정질 실리콘층(예컨대, n+ a-Si:H층)(20)을 증착한 다음, 상기 n+ 비정질 실리콘층(20) 상에 마스크를 이용한 광식각 공정으로 감광막 패턴을 형성한다. 이어, 상기 감광막 패턴을 마스크로 사용하여 상기 n+ 비정질 실리콘층(20)을 식각한 다음, 패터닝된 상기 n+ 비정질 실리콘(20)을 마스크로하여 그 하부의 반도체층(16)을 식각하여 상기 게이트 절연막(14)의 표면이 소정 부분 노출되도록 한다.As a third step, the entire surface of the substrate is cleaned with an HF solution, and an n ⁺ amorphous silicon layer (eg, n + a-Si: H) for ohmic contact is formed on the semiconductor layer 16 including the patterned etch stopper layer 18. Layer) 20, and then a photoresist pattern is formed on the n + amorphous silicon layer 20 by a photoetch process using a mask. Subsequently, the n + amorphous silicon layer 20 is etched using the photoresist pattern as a mask, and then the semiconductor layer 16 below is etched using the patterned n + amorphous silicon 20 as a mask. The surface of 14 is exposed to a predetermined portion.

제 4 단계로서, 상기 n+ 비정질 실리콘층(20)을 포함한 게이트 절연막(14) 전면에 금속배선층(예컨대, Al층)을 증착하고, 상기 금속배선층 상에 마스크를 이용한 사진식각공정으로 감광막 패턴을 형성한다. 이어, 상기 감광막 패턴을 마스크로 사용하여 금속배선층을 식각하여 소오스/드레인 전극(22)을 형성한 뒤, 상기 감광막 패턴을 제거하고, 채널 부위 즉, 소오스/드레인(22) 사이의 n⁺비정질 실리콘층(20)을 반응성이온식각법(RIE)을 이용하여 제거하므로써, 하나의 박막트랜지스터의 제조를 완료한다.As a fourth step, a metal wiring layer (eg, an Al layer) is deposited on the entire surface of the gate insulating layer 14 including the n + amorphous silicon layer 20, and a photoresist pattern is formed on the metal wiring layer by a photolithography process using a mask. do. Subsequently, the metal wiring layer is etched using the photoresist pattern as a mask to form a source / drain electrode 22, and then the photoresist pattern is removed, and n ⁺ amorphous silicon between the channel portions, that is, the source / drain 22, is removed. The layer 20 is removed using reactive ion etching (RIE) to complete the manufacture of one thin film transistor.

상술한 바와 같이 본 발명에 의하면, 에치스토퍼층을 기존의 절연막 대신 칼라필터 재질의 물질을 이용하여 형성시켜 주므로써, 백 노광시 게이트 전극에 의해 차폐되지 못한 광이 상판의 블랙매트릭스나 소오스/드레인 전극에 반사되어지더라도, 이를 에치스토퍼층을 이용하여 차폐시킬 수 있게 되어 박막트랜지스터에서의 누설전류 발생을 줄일 수 있게 된다.As described above, according to the present invention, since the etch stopper layer is formed using a material of a color filter material instead of a conventional insulating film, light that is not shielded by the gate electrode during the back exposure is prevented by the black matrix or source / drain of the upper plate. Even if reflected on the electrode, it can be shielded using the etch stopper layer, thereby reducing the occurrence of leakage current in the thin film transistor.

Claims (2)

게이트 전극이 구비되어 있는 기판 상에 게이트 절연층과 반도체층을 형성하는 공정과, 상기 반도체층의 표면이 소정 부분이 노출되도록, 상기 반도체층 상에 칼라필터 재질의 에치스토퍼층을 형성하는 공정과, 상기 에치스토퍼층을 포함한 반도체층 상의 소정 부분에 n⁺비정질 실리콘층을 형성하는 공정과, 상기 n⁺비정질 실리콘층을 마스크로하여 상기 게이트 절연막의 표면이 소정 부분 노출되도록, 그 하부의 반도체층을 식각하는 공정과, 상기 n⁺비정질 실리콘층을 포함한 게이트 절연막 상에 금속배선층을 형성하는 공정과, 상기 금속 배선층을 선택 식각하여 소오스/드레인 전극을 형성하는 공정 및, 상기 소오스/드레인 전극을 마스크로 상기 n⁺비정질 실리콘층을 식각하여 채널을 형성하는 공정으로 이루어진 것을 특징으로 하는 박막트랜지스터 제조방법.Forming a gate insulating layer and a semiconductor layer on a substrate having a gate electrode, forming a etch stopper layer of a color filter material on the semiconductor layer so that a predetermined portion of the surface of the semiconductor layer is exposed; And forming an n ⁺ amorphous silicon layer on a predetermined portion on the semiconductor layer including the etch stopper layer, and using the n ⁺ amorphous silicon layer as a mask to expose a predetermined portion of the surface of the gate insulating film. Etching a layer, forming a metal wiring layer on the gate insulating film including the n ⁺ amorphous silicon layer, selectively etching the metal wiring layer to form a source / drain electrode, and masking the source / drain electrode transfection of a thin film which is characterized by being a step of forming a channel by etching the n ⁺ amorphous silicon layer Cluster method. 제 1항에 있어서, 상기 에치스토퍼층은 블루레지스트를 이용하여 형성하는 것을 특징으로 하는 박막트랜지스터 제조방법.The method of claim 1, wherein the etch stopper layer is formed using a blue resist.