JP2003173168A - 表示駆動回路、電気光学装置及び表示駆動方法 - Google Patents
表示駆動回路、電気光学装置及び表示駆動方法Info
- Publication number
- JP2003173168A JP2003173168A JP2001371470A JP2001371470A JP2003173168A JP 2003173168 A JP2003173168 A JP 2003173168A JP 2001371470 A JP2001371470 A JP 2001371470A JP 2001371470 A JP2001371470 A JP 2001371470A JP 2003173168 A JP2003173168 A JP 2003173168A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- pattern
- scan
- display
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3685—Details of drivers for data electrodes
- G09G3/3692—Details of drivers for data electrodes suitable for passive matrices only
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0202—Addressing of scan or signal lines
- G09G2310/0205—Simultaneous scanning of several lines in flat panels
- G09G2310/0208—Simultaneous scanning of several lines in flat panels using active addressing
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0209—Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/2007—Display of intermediate tones
- G09G3/2014—Display of intermediate tones by modulation of the duration of a single pulse during which the logic level remains constant
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal Display Device Control (AREA)
- Liquid Crystal (AREA)
Abstract
ベル数を削減する簡素な構成で、コントラスト比の劣化
を抑えることができる表示駆動回路、電気光学装置及び
表示駆動方法を提供する。 【解決手段】 ROM300、302、304、306
には、3ライン分の表示パターンに対応した階調データ
の第1〜第4ビット(1L1b〜3L1b、1L2b〜
3L2b、1L3b〜3L3b、1L4b〜3L4b)
が供給される。ROM300、302、304、306
は、走査パターンと仮想電極のダミーの走査パターンと
の組み合わせにより規定される直交関数を用いて、階調
データの第1〜第4ビットにより特定される表示パター
ンとこれに対応したダミーの表示パターンとに対して行
った4ライン同時選択のMLS演算結果を、フィールド
信号f1〜f4に基づき、デコード出力する。
Description
気光学装置及び表示駆動方法に関する。
リックス型の液晶パネルを有する電気光学装置では、複
数の走査電極を同時選択するマルチライン駆動法(ML
S)により応答速度の向上と高コントラスト化が実現さ
れている。MLSにより階調表示を行う場合、例えばフ
レーム間引き法(Frame Rate Control:以下、FRCと
略す。)やパルス幅変調法(Pulse Width Modulation:
以下、PWMと略す。)が行われる。
RCではフリッカが目立つという問題がある。このた
め、FRCで階調表示を行う場合、フレーム周波数を高
くする必要がある。また、近年の液晶パネルに対する動
画表示のニーズの高まりにより、高速応答の液晶材を用
いる必要が生じている。高速応答の液晶材を用いると、
液晶のオン・オフの切り替えが高速になって動画表示に
適している反面、その切り替えがより一層目立ち易くな
る。したがって、さらにフレーム周波数を高くしなけれ
ばならず、消費電力の増大を招く。
カの問題が生じない。ところが、PWMでは、クロスト
ークの影響が問題となる。すなわち、MLSによる駆動
を行う場合、実効値が液晶層に印加されることになる
が、信号電極の電圧レベルの変化が走査電極の電圧レベ
ルを変動させ、その結果実効値が低下し、コントラスト
を劣化させる。このクロストークの影響は、信号電極に
印加される電圧の駆動波形を工夫することで低減するこ
とができる。例えば、駆動波形をラインやフレームごと
にシフト(右寄せや左寄せ)させることで、実効値を変
化させることなくクロストークの影響を低減することが
できる。また、例えば駆動波形の変化点を減らすこと
で、信号電極の電圧レベル変化に起因した走査電極の電
圧レベル変動を減少させ、クロストークの影響を低減す
ることができる。
の場合、信号電極に印加される電圧の駆動波形は、例え
ば図18に示すように電圧レベル数が「5」(2Vx、
Vx、0、−Vx、−2Vx)となり、非常に複雑な波
形となる。すなわち、駆動波形をシフト処理する回路が
複雑化し、電圧レベルの変化点(C1〜C7)が多くな
ってしまう。電圧レベル数を削減することで、駆動波形
を単純化するとともに電圧変化点を少なくすることがで
きるが、電圧レベル数を削減することは、コントラスト
比を劣化させることになる。例えば、3ライン同時選択
によるMLSの場合、電圧レベル数が「4」となるが、
4ライン同時選択によるMLSに比べてコントラスト比
が悪くなってしまう。
て、電圧レベル数の削減を実現する駆動方法として、仮
想電極を用いたものが提案されている(例えば特開平1
0−301545号公報)。しかしながら、この技術で
は、階調データから仮想データを発生するためのMLS
演算を行う複雑な演算回路が必要となり、回路規模の増
大を招くという問題がある。
てなされたものであり、その目的とするところは、ML
Sによる表示駆動を行う場合に、電圧レベル数を削減す
る簡素な構成で、コントラスト比の劣化を抑えることが
できる表示駆動回路、電気光学装置及び表示駆動方法を
提供することにある。
に本発明は、3本の走査電極を同時選択するマルチライ
ン駆動法により、走査電極及び信号電極を有する電気光
学装置を駆動する表示駆動回路であって、同時選択され
る3本の走査電極の走査パターンに対応するm(mは、
自然数)ビットの第1〜第3の階調データのビット単位
に設けられ、前記第1〜第3の階調データの各ビットと
フィールド信号とに基づいてデコード出力信号を出力す
る第1〜第mのデコード回路と、前記第1〜第mのデコ
ード回路によって出力されたデコード出力信号に基づい
て信号電極を駆動する信号電極駆動回路とを含み、前記
第1〜第mのデコード回路は、同時選択される3本の走
査電極のフィールドごとの走査パターンと該走査パター
ンに対応する仮想走査電極の走査パターンとを規定する
直交関数に基づいて、表示パターンと該表示パターンに
対応するダミーパターンとに対して行った所与の演算の
結果を用いて、前記フィールド信号に対応したデコード
出力信号を出力することを特徴とする。
回路が、mビットの階調データのビット単位に設けられ
る。そして、同時選択される3本の走査電極に対応した
第1〜第3の階調データの各ビットがそれぞれ、第1〜
第mのデコード回路に入力される。すなわち、第k(1
≦k≦m、kは自然数)のデコード回路には、第1〜第
3の階調データの第kビット目がそれぞれ入力される。
(同時選択される3本の走査電極のフィールドごとの走
査パターンと該走査パターンに対応する仮想走査電極の
走査パターンとにより規定される)に基づいて、表示パ
ターンと該表示パターンとに対応するダミーパターンと
に対して行った所与の演算の結果を用いて、フィールド
信号に対応したデコード出力信号を出力する。
Sにおいて、仮想電極の走査パターンとダミーパターン
とを用いて、電圧レベル数を「2」とすることができ、
信号電極の電圧レベルの変化点を減らして単純な駆動波
形を生成し、非常に簡素な構成でMLSを実現できる。
さらに、第1〜第mのデコード回路により、3ライン同
時選択のMLSにおいて、4ライン同時選択のMLS演
算結果を用いて信号電極を駆動することができるので、
同時選択本数の削減によるコントラスト低下を抑えるこ
とができる。さらにまた、同時選択される走査電極の走
査パターンに対応するダミーの走査パターンと、表示パ
ターンに対応するダミーパターンとを演算により求める
必要がないので、構成の簡素化を図ることができる。
かじめ直交関数を用いてフィールド毎にMLS演算の結
果を求めておき、ROMに記憶させたり、組み合わせ回
路で論理回路を組むことにより、フィールドに応じたデ
コード出力信号を出力させるようにしてもよい。
ーンは、例えば表示パターンとダミーパターンの各要素
の表示オン若しくは表示オフの数が、偶数(0を含む)
個になるように決めることができる。
回路によって出力されたmビットのデコード出力信号を
パルス幅変調するパルス幅変調信号変換回路を含み、前
記信号電極駆動回路は、前記パルス幅変調信号変換回路
によってパルス幅変調された信号に基づき、信号電極を
駆動することができる。
変化点が減少して駆動波形が単純化しているため、パル
ス幅変調に伴うクロストークの影響を軽減することがで
きる。したがって、MLSで階調表示を行う場合に、F
RCを用いることなく、PWMにより、低消費、かつ高
コントラストな階調表現を実現させることができるよう
になる。
するマルチライン駆動法により、走査電極及び信号電極
を有する電気光学装置を駆動する表示駆動回路であっ
て、同時選択される3本の走査電極の走査パターンに対
応するm(mは自然数)ビットの第1〜第3の階調デー
タを(m+p)(pは自然数)ビットの第1〜第3の変
換階調データに変換する階調データ変換回路と、第1〜
第3の変換階調データのビット単位に設けられ、前記第
1〜第3の変換階調データの各ビットとフィールド信号
とに基づいてデコード出力信号を出力する第1〜第(m
+p)のデコード回路と、前記第1〜第(m+p)のデ
コード回路によって出力されたデコード出力信号に基づ
いて信号電極を駆動する信号電極駆動回路とを含み、前
記第1〜第(m+p)のデコード回路は、同時選択され
る3本の走査電極のフィールドごとの走査パターンと該
走査パターンに対応する仮想走査電極の走査パターンと
を規定する直交関数に基づいて、表示パターンと該表示
パターンに対応するダミーパターンとに対して行った所
与の演算の結果を用いて、前記フィールド信号に対応し
たデコード出力信号を出力する。
を(m+p)ビットの階調データに変換する階調データ
変換回路が設けられる。そして、該階調データ変換回路
によってビット数が変換された階調データが、第1〜第
(m+p)のデコード回路に入力される。第1〜第(m
+p)のデコード回路は、(m+p)ビットの階調デー
タのビット単位に設けられる。そして、同時選択される
3本の走査電極に対応した第1〜第3の階調データの各
ビットがそれぞれ、第1〜第(m+p)のデコード回路
に入力される。すなわち、第j(1≦j≦(m+p)、
jは自然数)のデコード回路には、第1〜第3の階調デ
ータの第jビット目がそれぞれ入力される。
交関数(同時選択される3本の走査電極のフィールドご
との走査パターンと該走査パターンに対応する仮想走査
電極の走査パターンとにより規定される)に基づいて、
表示パターンと該表示パターンとに対応するダミーパタ
ーンとに対して行った所与の演算の結果を用いて、フィ
ールド信号に対応したデコード出力信号を出力する。
ってビット数を変換することができるので、階調表現を
より細かく設定することができる。また、階調データ変
換回路によって、例えば特定の階調データを補正階調デ
ータに切り替えて出力させることで、表示パネルの観者
の眼の特性に応じた階調表現が可能となる。
て、仮想電極の走査パターンとダミーパターンとを用い
て、電圧レベル数を削減することができ、非常に簡素な
構成でMLSを実現できる。さらにまた、第1〜第(m
+p)のデコード回路により、3ライン同時選択のML
Sにおいて、これよりコントラストの向上を図ることが
できる同時選択数のMLS演算結果を用いて信号電極を
駆動することができるので、コントラスト低下を抑える
ことができる。さらにまた、同時選択される走査電極の
走査パターンに対応するダミーの走査パターンと、表示
パターンに対応するダミーパターンとを演算により求め
る必要がないので、構成の簡素化を図ることができる。
えばあらかじめ直交関数を用いてフィールド毎にMLS
演算の結果を求めておき、ROMに記憶させたり、組み
合わせ回路で論理回路を組むことにより、フィールドに
応じたデコード出力信号を出力させるようにしてもよ
い。
ーンは、例えば表示パターンとダミーパターンの各要素
の表示オン若しくは表示オフの数が、偶数(0を含む)
個になるように決めることができる。
デコード回路によって出力された(m+p)ビットのデ
コード出力信号をパルス幅変調するパルス幅変調信号変
換回路を含み、前記信号電極駆動回路は、前記パルス幅
変調信号変換回路によってパルス幅変調された信号に基
づき、信号電極を駆動することができる。
変化点が減少して駆動波形が単純化しているため、パル
ス幅変調に伴うクロストークの影響を軽減することがで
きる。したがって、MLSで階調表示を行う場合に、F
RCを用いることなく、PWMにより、低消費、かつ高
コントラストな階調表現を実現させることができるよう
になる。しかも、階調データのビット数が変換されるた
め、任意に調整可能な階調特性を実現することができ
る。
するマルチライン駆動法により駆動される電気光学装置
であって、互いに交差する複数の走査電極及び複数の信
号電極により特定される画素と、信号電極を駆動する上
記いずれか記載の表示駆動回路と、走査電極を駆動する
走査ドライバとを含むことを特徴としている。
抑え、電圧レベル数の削減による簡素な構成の電気光学
装置を提供することができる。
するマルチライン駆動法により駆動される電気光学装置
であって、互いに交差する複数の走査電極及び複数の信
号電極により特定される画素を有する表示パネルと、信
号電極を駆動する上記いずれか記載の表示駆動回路と、
走査電極を駆動する走査ドライバとを含むことを特徴と
している。
抑え、電圧レベル数の削減による簡素な構成の電気光学
装置を提供することができる。
するマルチライン駆動法により、走査電極及び信号電極
を有する電気光学装置を駆動する表示駆動方法であっ
て、同時選択される3本の走査電極の走査パターンに対
応するm(mは自然数)ビットの第1〜第3の階調デー
タのビット単位に、前記第1〜第3の階調データの各ビ
ットとフィールド信号とに基づいてデコード出力信号を
出力し、前記デコード出力信号に基づいて信号電極を駆
動し、前記デコード出力信号は、同時選択される3本の
走査電極のフィールドごとの走査パターンと該走査パタ
ーンに対応する仮想走査電極の走査パターンとを規定す
る直交関数に基づいて、表示パターンと該表示パターン
に対応するダミーパターンとに対して行った所与の演算
の結果を用いて、前記フィールド信号に対応して出力さ
れることを特徴とする。
走査電極に対応した第1〜第3の階調データのビット単
位に、直交関数(同時選択される3本の走査電極のフィ
ールドごとの走査パターンと該走査パターンに対応する
仮想走査電極の走査パターンとにより規定される)に基
づいて、表示パターンと該表示パターンとに対応するダ
ミーパターンとに対して行った所与の演算の結果を用い
て、フィールド信号に対応したデコード出力信号を出力
し、該デコード出力信号に基づいて信号電極を駆動す
る。
Sにおいて、仮想電極の走査パターンとダミーパターン
とを用いて、電圧レベル数を「2」とすることができ、
信号電極の電圧レベルの変化点を減らして単純な駆動波
形を生成し、非常に簡素な構成でMLSを実現できる。
さらに、3ライン同時選択のMLSにおいて、階調デー
タのビット単位に、4ライン同時選択のMLS演算結果
を用いてデコード出力信号を出力させ、該デコード出力
信号に基づき信号電極を駆動することができるので、同
時選択本数の削減によるコントラスト低下を抑えること
ができる。さらにまた、同時選択される走査電極の走査
パターンに対応するダミーの走査パターンと、表示パタ
ーンに対応するダミーパターンとを演算により求める必
要がないので、構成の簡素化を図ることができる。
ンは、例えば表示パターンとダミーパターンの各要素の
表示オン若しくは表示オフの数が、偶数(0を含む)個
になるように決めることができる。
するマルチライン駆動法により、走査電極及び信号電極
を有する電気光学装置を駆動する表示駆動方法であっ
て、同時選択される3本の走査電極の走査パターンに対
応するm(mは自然数)ビットの第1〜第3の階調デー
タを、(m+p)(pは自然数)ビットの第1〜第3の
変換階調データに変換し、前記第1〜第3の変換諧調デ
ータのビット単位に、第1〜第3の変換階調データの各
ビットとフィールド信号とに基づいてデコード出力信号
を出力し、前記デコード出力信号に基づいて信号電極を
駆動し、前記デコード出力信号は、同時選択される3本
の走査電極のフィールドごとの走査パターンと該走査パ
ターンに対応する仮想走査電極の走査パターンとを規定
する直交関数に基づいて、表示パターンと該表示パター
ンに対応するダミーパターンとに対して行った所与の演
算の結果を用いて、前記フィールド信号に対応して出力
されることを特徴とする。
走査電極の走査パターンに対応したmビットの階調デー
タを(m+p)ビットの階調データに変換した後、(m
+p)ビットの階調データのビット単位に、直交関数
(同時選択される3本の走査電極のフィールドごとの走
査パターンと該走査パターンに対応する仮想走査電極の
走査パターンとにより規定される)に基づいて、表示パ
ターンと該表示パターンとに対応するダミーパターンと
に対して行った所与の演算の結果を用いて、フィールド
信号に対応したデコード出力信号を出力する。
変換することができるので、階調表現をより細かく設定
することができる。また、例えば特定の階調データを補
正階調データに切り替えて出力させることで、表示パネ
ルの観者の眼の特性に応じた階調表現が可能となる。
て、仮想電極の走査パターンとダミーパターンとを用い
て、電圧レベル数を削減することができ、非常に簡素な
構成でMLSを実現できる。さらにまた、3ライン同時
選択のMLSにおいて、これよりコントラストの向上を
図ることができる同時選択数のMLS演算結果を用いて
信号電極を駆動することができるので、コントラスト低
下を抑えることができる。
ーンは、例えば表示パターンとダミーパターンの各要素
の表示オン若しくは表示オフの数が、偶数(0を含む)
個になるように決めることができる。
ルス幅変調した信号に基づき、信号電極を駆動すること
ができる。
変化点が減少して駆動波形が単純化しているため、パル
ス幅変調に伴うクロストークの影響を軽減することがで
きる。したがって、MLSで階調表示を行う場合に、F
RCを用いることなく、PWMにより、低消費、かつ高
コントラストな階調表現を実現させることができるよう
になる。しかも、階調データのビット数が変換されるた
め、任意に調整可能な階調特性を実現することができ
る。
ように構成することもできる。
を同時選択するマルチライン駆動法により、走査電極及
び信号電極を有する電気光学装置を駆動する表示駆動回
路であって、同時選択されるn本の走査電極の走査パタ
ーンに対応するm(mは自然数)ビットの第1〜第nの
階調データのビット単位に設けられ、前記第1〜第nの
階調データの各ビットとフィールド信号とに基づいてデ
コード出力信号を出力する第1〜第mのデコード回路
と、前記第1〜第mのデコード回路によって出力された
デコード出力信号に基づいて信号電極を駆動する信号電
極駆動回路とを含み、前記第1〜第mのデコード回路
は、同時選択されるn本の走査電極のフィールドごとの
走査パターンと該走査パターンに対応する仮想走査電極
の走査パターンとを規定する直交関数に基づいて、表示
パターンと該表示パターンに対応するダミーパターンと
に対して行った所与の演算の結果を用いて、前記フィー
ルド信号に対応したデコード出力信号を出力する。
mビットの階調データのビット単位に設けられる。そし
て、同時選択されるn本の走査電極に対応した第1〜第
nの階調データの各ビットがそれぞれ、第1〜第mのデ
コード回路に入力される。すなわち、第k(1≦k≦
m、kは自然数)のデコード回路には、第1〜第nの階
調データの第kビット目がそれぞれ入力される。
(同時選択されるn本の走査電極のフィールドごとの走
査パターンと該走査パターンに対応する仮想走査電極の
走査パターンとにより規定される)に基づいて、表示パ
ターンと該表示パターンとに対応するダミーパターンと
に対して行った所与の演算の結果を用いて、フィールド
信号に対応したデコード出力信号を出力する。
Sにおいて、仮想電極の走査パターンとダミーパターン
とを用いて、電圧レベル数を削減することができ、非常
に簡素な構成でMLSを実現できる。さらに、第1〜第
mのデコード回路により、nライン同時選択のMLSに
おいて、これよりコントラストの向上を図ることができ
る同時選択数のMLS演算結果を用いて信号電極を駆動
することができるので、コントラスト低下を抑えること
ができる。さらにまた、同時選択される走査電極の走査
パターンに対応するダミーの走査パターンと、表示パタ
ーンに対応するダミーパターンとを演算により求める必
要がないので、構成の簡素化を図ることができる。
かじめ直交関数を用いてフィールド毎にMLS演算の結
果を求めておき、ROMに記憶させたり、組み合わせ回
路で論理回路を組むことにより、フィールドに応じたデ
コード出力信号を出力させるようにしてもよい。
ーンは、例えば表示パターンとダミーパターンの各要素
の表示オン若しくは表示オフの数が、偶数(0を含む)
個になるように決めることができる。
のように行うことができる。
を同時選択するマルチライン駆動法により、走査電極及
び信号電極を有する電気光学装置を駆動する表示駆動方
法であって、同時選択されるn本の走査電極の走査パタ
ーンに対応するm(mは自然数)ビットの第1〜第nの
階調データのビット単位に、前記第1〜第nの階調デー
タの各ビットとフィールド信号とに基づいてデコード出
力信号を出力し、前記デコード出力信号に基づいて信号
電極を駆動し、前記デコード出力信号は、同時選択され
るn本の走査電極のフィールドごとの走査パターンと該
走査パターンに対応する仮想走査電極の走査パターンと
を規定する直交関数に基づいて、表示パターンと該表示
パターンに対応するダミーパターンとに対して行った所
与の演算の結果を用いて、前記フィールド信号に対応し
て出力される。
に対応した第1〜第nの階調データのビット単位に、直
交関数(同時選択されるn本の走査電極のフィールドご
との走査パターンと該走査パターンに対応する仮想走査
電極の走査パターンとにより規定される)に基づいて、
表示パターンと該表示パターンとに対応するダミーパタ
ーンとに対して行った所与の演算の結果を用いて、フィ
ールド信号に対応したデコード出力信号を出力し、該デ
コード出力信号に基づいて信号電極を駆動する。
Sにおいて、仮想電極の走査パターンとダミーパターン
とを用いて、電圧レベル数を削減することができ、信号
電極の電圧レベルの変化点を減らして単純な駆動波形を
生成し、非常に簡素な構成でMLSを実現できる。さら
に、nライン同時選択のMLSにおいて、階調データの
ビット単位に、これよりコントラストが向上する同時選
択数のMLS演算結果を用いてデコード出力信号を出力
させ、該デコード出力信号に基づき信号電極を駆動する
ことができるので、同時選択本数の削減によるコントラ
スト低下を抑えることができる。さらにまた、同時選択
される走査電極の走査パターンに対応するダミーの走査
パターンと、表示パターンに対応するダミーパターンと
を演算により求める必要がないので、構成の簡素化を図
ることができる。
ンは、例えば表示パターンとダミーパターンの各要素の
表示オン若しくは表示オフの数が、偶数(0を含む)個
になるように決めることができる。
について図面を用いて詳細に説明する。
請求の範囲に記載された本発明の内容を不当に限定する
ものではない。また本実施形態で説明される構成の全て
が本発明の必須構成要件であるとは限らない。
を示す。
には、表示パネル)202を含む。
を駆動する信号ドライバ(セグメントドライバ)204
を含むことができる。さらに電気光学装置200は、液
晶パネル202を駆動する走査ドライバ(コモンドライ
バ)206を含むことができる。
おり、画素は複数の走査電極及び複数の信号電極を用い
て特定される。画素に対応した領域には、電気光学素子
が設けられている。液晶パネル202は、電圧印加によ
って光学特性が変化する液晶その他の電気光学素子を用
いたものであればよい。液晶パネル202としては、例
えば単純マトリクスパネルにより構成することができ
る。この場合、信号(セグメント)電極(第1の電極)
が形成された第1基板と、走査(コモン)電極(第2の
電極)が形成された第2基板との間に、液晶が封入され
る。第1基板では、方向Xに複数の信号電極が配列され
る。第2基板では、方向Yに複数の走査電極が配列され
る。複数の信号電極は、信号ドライバ204により駆動
される。複数の走査電極は、走査ドライバ206により
駆動される。
板上に実装し、該ガラス基板上に信号ドライバ204及
び走査ドライバ206を設けるようにしてもよい。
4及び走査ドライバ206に電圧を供給する電源回路2
08を含むことができる。なお、電源回路208は、電
気光学装置200の外部に設けてもよいし、信号ドライ
バ204又は走査ドライバ206に内蔵させるようにし
てもよい。
時選択するマルチライン駆動法(MLS)により表示駆
動される。同時選択数がm(mは自然数で、例えばm=
4)の場合、走査ドライバは、m本単位に走査電極を走
査し、信号ドライバはn(nは自然数で、例えばm=4
のときn=4)本単位の表示パターンに基づくセグメン
ト波形(信号電極駆動波形、SEG波形)の電圧を信号
電極に出力する。このセグメント波形は、走査電極の走
査パターンに対応した直交関数を用いて、表示パターン
に対して行列演算を行ったMLS演算結果により特定さ
れる。
合、走査電極の駆動に必要な電圧レベル数は「3」で、
信号電極の駆動に必要な電圧レベル数は(m+1)であ
る。この場合、電源回路により、走査電極の駆動に必要
な3値の電圧レベルと、信号電極の駆動に必要な(m+
1)値の電圧レベルとが生成され、それぞれ走査ドライ
バ及び信号ドライバに供給されることになる。本実施形
態では、信号ドライバにおいて電圧レベル数をできるだ
け少なくするため、仮想電極の概念を用いて、3ライン
同時選択のMLSを2値の電圧レベルで駆動し、かつ4
ライン同時選択のMLSと同等のコントラストを実現す
る。より具体的には、本実施形態における信号ドライバ
では、同時選択する3ラインの走査電極の走査パターン
に対応した仮想電極のダミーの走査パターンと、該走査
パターンに基づく表示パターンに対応したダミーの表示
パターン(ダミーパターン)とにより、4ライン同時選
択のMLSと同様の演算を行った演算結果のうち3ライ
ン分について信号電極に出力する。
選択のMLS演算をその都度行うことなく、あらかじめ
求めておいたMLS演算結果からデコード出力させるこ
とで、回路構成を大幅に簡素化させることができること
を特徴とする。より具体的には、同時選択される走査電
極3ライン分の走査パターンと該走査パターンに対応す
るダミーの走査パターンとの組み合わせにより規定され
る直交関数を用いて、3ライン分の表示パターンと該表
示パターンに対応するダミーの表示パターンとに対して
予めMLS演算を行っておく。そして、このMLS演算
結果を、フィールド信号に応じてデコード出力させるデ
コード回路を設ける。このようにすれば、デコード回路
を、階調データのビットごとに設けることができ、従来
のような複雑なMLS演算回路が不要となる。
パターンと、該走査パターンに対応した3ライン分の表
示パターンにより4ライン同時選択MLSのMLS演算
結果をデコード出力するMLSデコーダ(広義には、デ
コード回路)について説明する。このMLSデコーダ
は、表示駆動回路に含まれる。
部を示す。
動する信号ドライバとして機能するものとし、1信号電
極(セグメント)単位の構成を示している。また階調デ
ータのビット数mが「4」(24=16階調)であるも
のとする。
とに設けられた1又は複数の読み出し専用回路(Read O
nly Memory:以下、ROMと略す。)により構成するこ
とができ、4ビットの階調データの場合4つのROMに
より構成することができる。
に、MLSデコーダとしてのROM(広義には、第1〜
第4(m)のデコード回路)300、302、304、
306を含む。ROM300、302、304、306
は、同時選択される3ラインの走査電極の走査パターン
に対応した表示パターンがビット単位で供給されてい
る。したがって、第k(1≦k≦m、kは自然数)のデ
コード回路は、同時選択される3ライン分の走査電極の
走査パターンに対応した階調データの第kビットが、3
ライン分入力される。より具体的には、4ビットの階調
データが第1〜第4ビットからなるものとすると、RO
M300には、3ライン分の表示パターンに対応した階
調データの第1ビット(1L1b〜3L1bの計3ビッ
ト)が供給されている。ROM302には、3ライン分
の表示パターンに対応した階調データの第2ビット(1
L2b〜3L2bの計3ビット)が供給されている。R
OM304には、3ライン分の表示パターンに対応した
階調データの第3ビット(1L3b〜3L3bの計3ビ
ット)が供給されている。ROM306には、3ライン
分の表示パターンに対応した階調データの第4ビット
(1L4b〜3L4bの計3ビット)が供給されてい
る。ROM300、302、304、306は、フィー
ルド信号f1〜f4に応じて、フィールド単位で求めら
れたMLS演算結果を用いて、2値化された信号(デコ
ード出力信号)を出力する。
の走査パターンに対応した各信号電極の階調データを保
持する第1〜第3のラインメモリ310、312、31
4を含むことができる。この場合、第1のラインメモリ
310は、保持する第1の階調データの各ビットをRO
M300、302、304、306に供給する。同様
に、第2及び第3のラインメモリ312、314は、そ
れぞれ保持する第2及び第3の階調データの各ビットを
ROM300、302、304、306に供給する。な
お、表示駆動回路が、階調データを記憶する表示データ
RAMを内蔵する場合、該表示データRAMにより第1
〜第3のラインメモリ310、312、314と同様の
機能をもたせることができる。
304、306からビット単位で出力されたデコード結
果を保持する第4のラインメモリ316を含むことがで
きる。
らデコード出力されたMLS演算結果は、パルス幅変調
が行われて信号電極に出力される。図2では、ROM3
00、302、304、306からデコード出力された
MLS演算結果を、第4のラインメモリ316で一旦ラ
ッチした後、一致検出回路(広義には、パルス幅変調
(PWM)信号変換回路)318によりパルス幅変調を
行う。
クロックによりカウントアップされるカウント値と、デ
コード出力されたMLS演算結果との一致検出結果に基
づいて一致検出結果の信号レベルを変化させてPWM信
号として出力する。
信号電極駆動回路(図示せず)により、信号電極に出力
される。
回路としてのROMを設けるだけでよいので、階調デー
タが3ビットの場合には図3に示す構成となり、本実施
形態により開示される技術的な範囲が階調データのビッ
ト数に限定されるものではない。
れるMLSデコーダについて、具体的に説明する。
走査パターンについて、ダミーの走査電極(仮想電極)
の概念を採用し、4ライン分の走査電極の走査パターン
による4ライン同時選択のMLS演算結果を用いて信号
電極に出力する。
ンの一例を示す。
される走査パターンを、コモン波形(走査電極駆動波
形、COM波形)として、フィールド毎に示している。
走査ドライバは、フィールドごとに、センター電圧レベ
ルVCを基準に同一振幅(=Vy)で極性が異なる電圧
レベルV3(=VC+Vy)、MV3(=VC−Vy)
のいずれかを走査電極に出力する。
ベルMV3を「−1」とする。同時選択される各走査電
極について1f(フィールド)〜3fのいずれかで「−
1」となっている場合、ダミーの走査電極(ダミーライ
ン)には4fで「−1」となるように走査パターンを規
定する。
ビットのフィールド設定信号F1、F2で表される4状
態に対応したフィールド信号f1〜f4に基づき、各走
査電極に「1」に対応した電圧レベルV3又は「−1」
に対応した電圧レベルMV3を供給することで、図4に
示す各走査パターンを走査電極に出力することができ
る。
される走査パターンは、各ラインにおける1f〜4fの
走査パターンを各行の要素とすることで、図4に示すよ
うに4次の直交関数として表すことができる。この直交
関数は、フィールド毎に、同時選択される3本の走査電
極の走査パターン370と、該走査パターン370に対
応する仮想走査電極(ダミーライン)の走査パターン3
72とにより規定される。これにより、第4行には、ダ
ミーの走査電極の走査パターン374が表される。な
お、走査電極の同時選択数がn本の場合も同様に直交関
数を表すことができる。
イン同時選択のMLSの場合のセグメント波形を考え
る。
(H)に、4ライン同時選択のMLSを行う場合のセグ
メント波形を模式的に示す。
全表示パターンについて、それぞれセグメント波形を示
している。
信号電極の駆動に必要な電圧レベル数が「5」となる。
各フィールドの電圧レベルを、「−2」、「−1」、
「0」、「1」、「2」で表し、各電圧レベルをV2、
V1、VC、MV1、MV2とする。ここで、走査ドラ
イバと共用可能な共通電圧レベルVCを「0」、電圧レ
ベルV2を「2」、電圧レベルV1を「1」、電圧レベ
ルMV1を「−1」、電圧レベルMV2を「−2」とす
る。また、5値の電圧レベルV2、V1、VC、MV
1、MV2は、以下の関係式が成り立つものとする。
及び各フィールドごとに、液晶層へ印加される電圧を示
す。液晶層へ印加される電圧は、走査電極の電圧レベル
と信号電極の電圧レベルとの差である。したがって、例
えば図6(D)に示す表示パターン(0,0,1,1)
の場合、1ライン目の1fにおいて、図4に示すように
走査電極は電圧レベルV3、当該信号電極は電圧レベル
MV1であるため、液晶層への印加電圧は(V3−MV
1)(=VC+Vy−(VC−Vx)=Vy+Vx)と
なる。同様に、1ライン目の2fにおいて、走査電極は
電圧レベルV3、当該信号電極は電圧レベルV1である
ため、同様に液晶層への印加電圧はVy−Vxとなる。
また、例えば図7(F)に示す表示パターン(1,1,
0,1)の場合、1ライン目の1fにおいて、液晶層へ
の印加電圧はVCとなる。また1ライン目の2fにおい
て、液晶層への印加電圧はVy+2Vxとなる。
慮した液晶層への印加電圧の実効値に対応した評価値を
示す。この評価値は、各ラインについて、各フィールド
の印加電圧を2乗したものの合計である。結果的に、評
価値はVoff2若しくはVon2で表される2値である
ことがわかる。
(A)〜(H)に示す各表示パターンに着目すると、表
示パターンの1ライン〜3ラインが同じパターンのもの
が2つずつある。例えば図6(A)に示す表示パターン
と、図6(B)に示す表示パターンとは、1ライン〜3
ラインが同じである。さらに、図6(C)と図6
(D)、図6(E)と図6(F)、・・・、図7(A)
と図7(B)、・・・、図7(G)と図7(H)も同様
である。例えば図6(A)と図6(B)とを比較する
と、その評価値は1ライン〜3ラインが同じで、4ライ
ンのみが異なる。これは、図6(C)と図6(D)、図
6(E)と図6(F)、・・・、図7(A)と図7
(B)、・・・、図7(G)と図7(H)も同様であ
る。
が電圧レベルV1、MV1の2値のみを用いるものが1
つずつある。したがって、これらを選択すると、表示パ
ターン(0,0,0,0)(図6(A))、(0,0,
1,1)(図6(D))、(0,1,0,1)(図6
(F))、(0,1,1,0)(図6(G))、(1,
0,0,1)(図7(B))、(1,0,1,0)(図
7(C))、(1,1,0,0)(図7(E))、
(1,1,1,1)(図7(H))の計8パターンとな
る。したがって、これら8パターンにより、1ライン〜
3ラインについて4ライン同時選択のMLSと同等のコ
ントラストを実現し、かつ各表示パターンに対応したセ
グメント波形の電圧レベルを2値で表現することができ
ることになる。
時選択のMLSによるセグメント波形を模式的に示す。
び図7(A)〜(H)の中から、上述したように選び出
されたセグメント波形である。
なセグメント波形を出力させる場合、まず1ライン〜3
ラインの表示パターンに対し、これに対応する4ライン
の表示パターンをダミーの表示パターン(ダミーパター
ン)として決める。例えば図8(A)〜(H)では、各
ラインの表示パターンの「1」の数が偶数個(0個、2
個、4個)のいずれかになるようにダミーパターンを選
択すればよい。
して、図4に示す直交関数を用いた4ライン同時選択の
MLSと同様のMLS演算を行うことにより、図8
(A)〜(H)に示すように電圧レベルが2値化された
セグメント波形に対応したMLS演算結果を得ることが
できる。したがって、得られたMLS演算結果を用い
て、フィールドごとに電圧レベルV1又はMV1を出力
することで、電圧レベル数が「2」で、かつ4ライン同
時選択のMLSと同等のコントラストを実現することが
できる。
とMLS演算結果との関係を示す。
1」、オフを「1」に対応付けている。ダミーパターン
は、「1」又は「−1」の個数が偶数(0,2,4)個
になるように、「1」又は「−1」のいずれかを選択し
ている。
計8パターンのみで、4ライン同時選択のMLSによる
各表示パターンを網羅することができる。したがって、
図9に示す各表示パターンについてMLS演算を行う
と、4ライン同時選択のMLS演算結果を得ることがで
きる。例えば、表示パターン400について、該表示パ
ターン400に対応するダミーパターン402として、
表示パターン400及びダミーパターン402の各要素
の「1」又は「−1」の個数が偶数(0,2,4)個に
なるように、「−1」が選ばれる。そして、表示パター
ン400及びダミーパターン402に対し、図4に示す
直交関数に基づいて行列演算(MLS演算、所与の演
算)を行うとMLS演算結果(所与の演算の結果)40
4が得られる。ここで、MLS演算結果404は、4ラ
イン同時選択のMLS演算結果であり、しかもフィール
ドごとに「2」又は「−2」が得られる。「2」を電圧
レベルV1、「−2」を電圧レベルMV1に対応付ける
ことで、図8(B)に示すセグメント波形を表現するこ
とができる。
するMLSデコーダについては、以下に示す真理値表を
得ることができる。
ーダの真理値表の一例を示す。
て、「1」はオン、「0」はオフに対応する。デコード
出力OUTは、「H」のとき電圧レベルV1、「L」の
とき電圧レベルMV1となる。1fは、フィールド信号
f1が論理レベル「H」となることにより規定される。
2fは、フィールド信号f2が論理レベル「H」となる
ことにより規定される。3fは、フィールド信号f3が
論理レベル「H」となることにより規定される。4f
は、フィールド信号f4が論理レベル「H」となること
により規定される。
極に対応する1ライン目の表示パターンを示す。D2
は、同時選択される3ラインの走査電極に対応する2ラ
イン目の表示パターンを示す。D3は、同時選択される
3ラインの走査電極に対応する3ライン目の表示パター
ンを示す。
ド機能を実現することができる。例えばフィールド信号
f1が「H」の場合、表示パターンD1〜D3が(1,
0,0)のとき、図9において表示パターン(オン(−
1)、オフ(1)、オフ(1))に対応する「オン(−
1)」のダミーパターン410を用いて、図4に示す直
交関数によるMLS演算結果412を得る。したがっ
て、1fにおいては、図9に示す電圧レベル「−2」に
対応する電圧レベルMV1を出力するように、デコード
出力OUTに論理レベル「L」を出力する。
コード機能を有するデコード回路を設けることで、階調
表示を実現することができる。本実施形態では、ROM
300、302、304、306は、それぞれ上述の真
理値表にしたがってデコード出力する。
査電極の走査パターンと3ラインの信号電極の表示パタ
ーンとに基づいて、4ライン同時選択のMLS演算結果
からフィールドに対応したデコード出力信号を出力する
デコード回路を、ビット単位で設けるようにしている。
したがって、仮想電極に対応したダミーの表示パターン
等を生成することなく、3ライン同時選択のMLSが可
能となる。また3ライン同時選択のMLSにおいて、信
号電極の駆動に必要な電圧レベルを2値化することがで
き、かつ4ライン同時選択のMLSと同等のコントラス
トを実現することができる。さらにMLS演算自体を行
う必要がないので、構成を非常に簡素化することができ
る。
OM300、302、304、306からデコード出力
されたMLS演算結果を、第4のラインメモリ316で
一旦ラッチした後、パルス幅変調して信号電極に出力す
る。
S演算結果の信号を、一致検出回路318を用いてパル
ス幅変調する。一致検出回路318は、デコード出力さ
れたMLS演算結果の信号と、パルス幅刻み用のクロッ
クによりカウントアップされるカウント値との一致検出
結果に基づいて、パルス幅を変化させる。MLS演算結
果の信号は、PWM変化点設定信号として一致検出回路
318に供給される。
例を示す。
クロックGCPによりカウントアップされるカウント値
の各ビットCA0〜CA3(CA0がLSB)と、ML
S演算結果の各ビットG1〜G4とが入力され、一致検
出結果に基づいてPWM信号が変化する。
電圧レベルVCCが接続されるp型MOSトランジスタ
(広義には、スイッチ素子)500を含む。p型MOS
トランジスタ500は、ゲート電極にプリチャージ信号
としてのリセット信号GRESが印加(供給)され、ド
レイン端子に出力ノードNDが接続される。なお、リセ
ット信号GRESは、例えば一水平走査期間に対応して
変化するラッチパルスLPを用いることができる。
電圧レベルGNDが接続されるn型MOSトランジスタ
502を含む。n型MOSトランジスタ502は、ゲー
ト電極にリセット信号GRESが印加され、ドレイン端
子にノードND1が接続される。
直列接続された第1〜第4のn型MOSトランジスタ
(Trn1〜Trn4)と、直列接続された第5〜第8
のn型MOSトランジスタ(Trn5〜Trn8)とが
挿入されている。Trn1のドレイン端子及びソース端
子は、Trn5のドレイン端子及びソース端子に接続さ
れる。Trn2のドレイン端子及びソース端子は、Tr
n6のドレイン端子及びソース端子に接続される。Tr
n3のドレイン端子及びソース端子は、Trn7のドレ
イン端子及びソース端子に接続される。Trn4のドレ
イン端子及びソース端子は、Trn8のドレイン端子及
びソース端子に接続される。
ウント値の各ビットCA0〜CA3の信号が印加され
る。Trn5〜Trn8のゲート電極には、MLS演算
結果(広義には、デコード出力信号)の各ビットG1〜
G4が反転されて印加される。
接続される。ラッチ回路504は、出力ノードNDの論
理レベルに対応したPWM信号を出力する。
グチャートの一例を示す。
ド周期で論理レベル「L」に変化するパルスである。リ
セット信号GRESの論理レベルが「L」のとき、p型
MOSトランジスタ500を介して、出力ノードNDが
電源電圧レベルVCCとなって、ラッチ回路504で出
力ノードNDの論理レベルが保持される。このとき、P
WM信号の論理レベルが「H」となる。また、n型MO
Sトランジスタ502は、オフとなる。なお、図示しな
いカウンタは、リセット信号GRESにより、出力ノー
ドNDがプリチャージされる期間に、リセットされてカ
ウント値が「0」になるものとする。このカウンタは、
クロックGCPに同期して、4ビットのカウンタがカウ
ントアップする。そのカウント値は、CA0〜CA3の
各信号としてTrn1〜Trn4のゲート電極に印加さ
れる。
「H」となると、p型MOSトランジスタ500がオフ
となり、n型MOSトランジスタ502がオンとなる。
したがって、ノードND1が接地電圧レベルとなる。一
方、出力ノードNDは、論理レベル「H」の状態が保持
されている。
か一方がオン、かつTrn2とTrn6のいずれか一方
がオン、かつTrn3とTrn7のいずれか一方がオ
ン、かつTrn4とTrn8のいずれか一方がオンのと
き、出力ノードNDとノードND1とが電気的に接続さ
れることになる。
1,G2,G3,G4)=(0,0,0,1))の場
合、Trn5〜Trn7がオンとなって、Trn8のみ
がオフとなる。カウント値の各ビットCA0〜CA3に
ついて、LSB側がCA0であるとすると、カウント値
が「1」のとき(T1)、ビットCA1が「1」となる
ため、Trn1のみがオン、Trn2〜Trn4がオフ
となる。カウント値が「2」になると(T2)、ビット
CA2のみが「1」となるため、Trn2のみがオン、
Trn1、Trn3、Trn4がオフとなる。このよう
にしてカウントアップされたビットCA3が「1」にな
ったとき(T3)に初めて、Trn4がオンとなるた
め、出力ノードNDとノードND1とが電気的に接続さ
れる。すなわち、クロックGCPが8個目で、出力ノー
ドNDとノードND1とが電気的に接続される。これに
より、出力ノードNDは接地電圧レベルとなり、PWM
信号が変化して論理レベル「L」となる(T4)。これ
以降、カウントアップが続いても、出力ノードNDがプ
リチャージされるまで、ラッチ回路504によりその状
態が保持される。
示駆動回路における16階調表示をPWMで実現する場
合のセグメント波形例を示す。
オフを「0」として表す。また、セグメント波形につい
ては、「1」をV1、「−1」をMV1として表す。
については、1fにおいてMLS演算結果が(1,1,
−1,−1)(=12)となったときは、12区分目で
PWM信号の論理レベルが「L」に変化することを示し
ている。また、図13(E)において、4fにおいてM
LS演算結果が(−1,−1,1,1)(=3)のと
き、3区分目でPWM信号の論理レベルが「L」に変化
することを示している。
ータの各ビットとカウンタアップされるカウント値の一
致検出を行う。ここで一致検出は、両者の各ビットの一
致を検出するのみならず、両者の各ビットが相補的な状
態であるか否かを検出するようにしてもよく、一致検出
回路318の構成は図11に示したものに限定されるも
のではない。
レベルが2値化されるので、セグメント波形の右寄せや
左寄せといったシフトなどを容易に実現でき、液晶にD
C成分が印加されることによる劣化を防ぎ、かつクロス
トークの影響を容易に低減することができるようにな
る。
表示駆動回路の詳細な構成例について説明する。
路の詳細な構成例を示す。
学装置200の信号ドライバ204として適用すること
ができる。ここでは、説明を簡略化するために、出力1
ビット分に対応するブロック図のみを示す。
分の階調データを記憶するRAM602を含む。
む。ラッチ604は、階調データをRAM602に書き
込むためのデータ取り込み回路としての機能とラインラ
ッチとしての機能を有する。ラッチ604は、階調デー
タ取り込み用のクロックCK、階調データであるDAT
A、ラッチパルスLPが入力される。
によってラッチ604から出力される階調データの書き
込み制御や、デコード回路への読み出し制御が行われ
る。
は、デコード回路608に供給される。デコード回路6
08は、例えば図2に示した回路を採用することができ
る。この場合、デコード回路608は、第1〜第4のラ
インメモリLM1〜LM4と、階調データのビット単位
に設けられ図10に示す真理値表にしたがってデコード
出力するROM1〜ROM4とを含む。デコード回路6
08は、デコード制御回路610によってデコード制御
される。より具体的には、デコード制御回路610は、
フィールド表示タイミングに応じて、図2に示すフィー
ルド信号を供給する。
〜第3のラインメモリLM1〜LM3の機能を、RAM
602に行わせることで、第1〜第3のラインメモリL
M1〜LM3は不要とすることができる。また、第4の
ラインメモリLM4についても、PWM変調時の各ビッ
ト遅延が無視できる場合には、不要とすることができ
る。ただし、PWM変調時の各ビット遅延が無視できな
い場合には、カウントアップされるカウント値と比較さ
れることで規定されるパルス幅の一致検出が本来のタイ
ミングと合わない場合があるため、第4のラインメモリ
LM4でデコード出力をラッチして各ビット間の遅延を
揃えるようにすることが望ましい。
路610とは、タイミング発生回路612によって制御
される。タイミング発生回路612は、クロックCKと
リセット信号RESにより、階調データの書き込み制御
や読み出し制御に必要なタイミング、表示タイミングに
対応したフィールド信号f1〜f4(又はフィールド設
定信号F1、F2)によりRAM602から読み出され
た階調データのデコード制御タイミングを規定する。
WM信号変換回路614に供給される。PWM信号変換
回路614は、図11に示す一致検出回路を採用するこ
とができる。PWM信号変換回路614は、PWM制御
回路616により制御される。PWM制御回路616
は、パルス幅刻み用のクロックGCPを用いて、カウン
タのカウント値CA0〜CA3を生成し、例えば水平走
査周期に対応したラッチパルスLPをリセット信号GR
ESとして、上述の一致検出制御を行う。
(A)〜(F)に示すセグメント波形のPWM信号を生
成することができる。
ス幅刻み用クロックGCPにより均等な幅で刻まれたパ
ルス信号となる。
の光透過率と、PWMのパルス幅との関係の一例を示
す。
号のパルス幅を示す。パルス幅が大きいほど、該液晶層
への印加電圧(実効値)が大きくなる。
5」に対応する印加電圧から、パルス幅「15/15」
に対応する印加電圧にかけて、その範囲の中心値付近に
おいて最も変化率が大きく、両端部において変化率が小
さいという特性を有している。したがって、パルス幅
「1/15」だけ異なるパルス幅「7/15」とパルス
幅「8/15」における光透過率の変化Δt0は、同じ
パルス幅「1/15」だけ異なる例えばパルス幅「0/
15」とパルス幅「1/15」における光透過率の変化
Δt1より大きい。このことは、液晶パネルの観者の眼
にとって最適な階調表示を行うための調整が困難である
ことを意味する。
の刻み幅をより細かく(例えば31等分)して、各所に
おける光透過率の変化の差をできるだけ小さくする。ま
た本変形例では、上述のmビット(例えば4ビット)の
階調データを(m+p)(pは自然数)ビット(例えば
5ビット)の階調データに変換する。その際、特定の階
調データを検出して、観者の眼に最適な光透過率となる
ように補正した階調データに変換する。
4ビットの階調データを、パルス幅「0/31」に対応
する5ビットの階調データに変換したり、パルス幅「1
/15」に対応する4ビットの階調データをパルス幅
「6/31」に対応する5ビットの階調データに変換し
たりする。このようにビット数を変えて任意の階調デー
タに変換することができるので、光透過率の変化の差
(Δt2、Δt3)を小さくして、最適な階調表現を行
うことができるようになる。PWMの刻み幅を細かくす
ると、パルス幅変調対象の階調データのビット数を増加
させることになるが、本変形例によれば、回路規模の増
加を抑え、観者の眼にとって最適な光透過率が容易に得
られるようになる。
ダを含む表示駆動回路の構成の要部を示す。
デコードされるm(図2ではm=4)ビットの階調デー
タを、例えば(m+p)ビットの階調データに変換する
階調データ変換回路702を含む。上述のMLSデコー
ダは、階調データのビット単位にデコード回路を含むよ
うに構成されるため、この階調データ変換回路によって
変換された階調データの増加ビット数分(pビット分)
だけ、同様の構成のデコード回路を設けるだけでよい。
タを5(p=1)ビットの階調データに変換する場合に
ついて説明する。
図2に示す表示駆動回路とほぼ同様の構成で実現するこ
とができるが、以下の点で異なる。
4、706、708、710が5ビット幅になる点であ
る。第1〜第3のラインメモリ704、706、708
には、階調データ変換回路702によって5ビット幅に
変換された階調データが保持される。
12を含む点である。これにより、5ビットの階調デー
タについてMLS演算結果をデコード出力させることが
できる。5ビットのMLS演算結果は、第4のラインメ
モリ710にラッチされる。ROM712は、ROM3
00、302、304、306と同様の構成である。
ットの階調データをパルス幅変調する点である。PWM
信号変換回路714は、図11に示す一致検出回路を採
用することができる。その場合、出力ノードNDとノー
ドND1との間に直列接続されるn型MOSトランジス
タが5個ずつとなって、それぞれ5ビットのカウント値
と5ビットの階調データが供給される。
する表示データRAMを内蔵する場合、該表示データR
AMにより第1〜第3のラインメモリ704、706、
708と同様の機能をもたせることができる。
成の概要を示す。
検出回路720、階調データ発生回路722を含む。
最適化するための補正対象の4ビット(mビット)の階
調データを検出する。階調データ発生回路722は、階
調データ検出回路720によって検出された補正対象の
階調データに代えて、あらかじめ表示特性の評価結果を
反映させた5ビット((m+p)ビット)の階調データ
を発生する。
2,g3,g4)が入力されたとき、階調データ検出回
路720は、ある特定の階調データ(GG1,GG2,
GG3,GG4)であるか否かを検出する。そして、そ
の検出結果に応じて、複数の5ビットの階調データ(n
g11,ng21,ng31,ng41,ng51)〜(n
g1X,ng2X,ng3X,ng4X,ng5X)のいず
れか1つを、5ビットの変換階調データ(ng1,ng
2,ng3,ng4,ng5)として出力させる。例え
ばパルス幅が「7/15」となる特定の階調データが検
出されたときは、階調特性を補正するようにパルス幅が
「13/31」となる5ビットの階調データを出力し、
該特定の階調データが検出されなかったときは、パルス
幅が「14/31」となる5ビットの階調データを出力
する。
路702は、組み合わせ回路で実現することができる。
て階調データのビット数を増やすことで、観者の眼にと
って最適な階調表示を非常に簡素な構成で実現すること
ができる。
回路に適用する場合、階調データ変換回路をラッチ60
4とRAM602の間に設けるようにしてもよいし、図
16に示した構成をデコード回路608の部分に設ける
ようにしてもよい。RAM602から読み出された階調
データのビット数を階調データ変換回路により増加させ
る場合、RAM602の容量を増加させずに済む。
は、図1に示す電気光学装置の信号ドライバとして採用
することができる。
のに限らず、種々の変形実施が可能である。
機器としては、低消費電力化の要求の強い機器、例えば
上述した携帯電話の他、ページャ、時計、PDAなどが
好適である。ただし、この他に、液晶テレビ、ビューフ
ァインダ型、モニタ直視型のビデオテープレコーダ、カ
ーナビゲーション装置、電卓、ワードプロセッサ、ワー
クステーション、テレビ電話、POS端末、タッチパネ
ルを供えた機器等にも適用可能である。
イン同時選択のMLSについて説明したが、同時選択ラ
イン数に限定されるものではない。
に4ビットの階調データを例に説明したが、階調ビット
数に限定されるものではない。さらに、本変形例では、
追加ビット数を1ビットとしたが、追加ビット数に限定
されるものではない。
を示すブロック図である。
を含む表示駆動回路の構成の要部を示すブロック図であ
る。
を含む表示駆動回路の構成の要部を示すブロック図であ
る。
す波形図である。
である。
LSを行う場合のセグメント波形、液晶層への印加電圧
及び評価値を示す説明図である。
LSを行う場合のセグメント波形、液晶層への印加電圧
及び評価値を示す説明図である。
ライン同時選択のMLSを行う場合のセグメント波形、
液晶層への印加電圧及び評価値を示す説明図である。
結果との関係を示す説明図である。
表の一例を示す説明図である。
ングチャートである。
駆動回路における16階調表示をPWMで実現する場合
のセグメント波形例を示す波形図である。
成例を示すブロック図である。
と、PWMのパルス幅との関係の一例を示す説明図であ
る。
駆動回路の構成の要部を示すブロック図である。
の概要を示すブロック図である。
ト波形の一例を示す波形図である。
路) 310、350、704 第1のラインメモリ 312、352、706 第2のラインメモリ 314、354、708 第3のラインメモリ 316、356、710 第4のラインメモリ 318、358、614、714 一致検出回路(PW
M信号変換回路) 500 p型MOSトランジスタ 502 n型MOSトランジスタ 504 ラッチ回路 600、700 表示駆動回路(信号ドライバ) 602 RAM(メモリ) 604 ラッチ 606 アドレス制御回路 608 デコード回路 610 デコード制御回路 612 タイミング発生回路 616 PWM制御回路 702 階調データ変換回路 720 階調データ検出回路 722 階調データ発生回路
Claims (9)
- 【請求項1】 3本の走査電極を同時選択するマルチラ
イン駆動法により、走査電極及び信号電極を有する電気
光学装置を駆動する表示駆動回路であって、 同時選択される3本の走査電極の走査パターンに対応す
るm(mは、自然数)ビットの第1〜第3の階調データ
のビット単位に設けられ、前記第1〜第3の階調データ
の各ビットとフィールド信号とに基づいてデコード出力
信号を出力する第1〜第mのデコード回路と、 前記第1〜第mのデコード回路によって出力されたデコ
ード出力信号に基づいて信号電極を駆動する信号電極駆
動回路と、 を含み、 前記第1〜第mのデコード回路は、 同時選択される3本の走査電極のフィールドごとの走査
パターンと該走査パターンに対応する仮想走査電極の走
査パターンとを規定する直交関数に基づいて、表示パタ
ーンと該表示パターンに対応するダミーパターンとに対
して行った所与の演算の結果を用いて、前記フィールド
信号に対応したデコード出力信号を出力することを特徴
とする表示駆動回路。 - 【請求項2】 請求項1において、 前記第1〜第mのデコード回路によって出力されたmビ
ットのデコード出力信号をパルス幅変調するパルス幅変
調信号変換回路を含み、 前記信号電極駆動回路は、 前記パルス幅変調信号変換回路によってパルス幅変調さ
れた信号に基づき、信号電極を駆動することを特徴とす
る表示駆動回路。 - 【請求項3】 3本の走査電極を同時選択するマルチラ
イン駆動法により、走査電極及び信号電極を有する電気
光学装置を駆動する表示駆動回路であって、 同時選択される3本の走査電極の走査パターンに対応す
るm(mは自然数)ビットの第1〜第3の階調データを
(m+p)(pは自然数)ビットの第1〜第3の変換階
調データに変換する階調データ変換回路と、 第1〜第3の変換階調データのビット単位に設けられ、
前記第1〜第3の変換階調データの各ビットとフィール
ド信号とに基づいてデコード出力信号を出力する第1〜
第(m+p)のデコード回路と、 前記第1〜第(m+p)のデコード回路によって出力さ
れたデコード出力信号に基づいて信号電極を駆動する信
号電極駆動回路と、 を含み、 前記第1〜第(m+p)のデコード回路は、 同時選択される3本の走査電極のフィールドごとの走査
パターンと該走査パターンに対応する仮想走査電極の走
査パターンとを規定する直交関数に基づいて、表示パタ
ーンと該表示パターンに対応するダミーパターンとに対
して行った所与の演算の結果を用いて、前記フィールド
信号に対応したデコード出力信号を出力することを特徴
とする表示駆動回路。 - 【請求項4】 請求項3において、 前記第1〜第(m+p)のデコード回路によって出力さ
れた(m+p)ビットのデコード出力信号をパルス幅変
調するパルス幅変調信号変換回路を含み、 前記信号電極駆動回路は、 前記パルス幅変調信号変換回路によってパルス幅変調さ
れた信号に基づき、信号電極を駆動することを特徴とす
る表示駆動回路。 - 【請求項5】 3本の走査電極を同時選択するマルチラ
イン駆動法により駆動される電気光学装置であって、 互いに交差する複数の走査電極及び複数の信号電極によ
り特定される画素と、 信号電極を駆動する請求項1乃至4のいずれか記載の表
示駆動回路と、 走査電極を駆動する走査ドライバと、 を含むことを特徴とする電気光学装置。 - 【請求項6】 3本の走査電極を同時選択するマルチラ
イン駆動法により駆動される電気光学装置であって、 互いに交差する複数の走査電極及び複数の信号電極によ
り特定される画素を有する表示パネルと、 信号電極を駆動する請求項1乃至4のいずれか記載の表
示駆動回路と、 走査電極を駆動する走査ドライバと、 を含むことを特徴とする電気光学装置。 - 【請求項7】 3本の走査電極を同時選択するマルチラ
イン駆動法により、走査電極及び信号電極を有する電気
光学装置を駆動する表示駆動方法であって、 同時選択される3本の走査電極の走査パターンに対応す
るm(mは自然数)ビットの第1〜第3の階調データの
ビット単位に、前記第1〜第3の階調データの各ビット
とフィールド信号とに基づいてデコード出力信号を出力
し、 前記デコード出力信号に基づいて信号電極を駆動し、 前記デコード出力信号は、 同時選択される3本の走査電極のフィールドごとの走査
パターンと該走査パターンに対応する仮想走査電極の走
査パターンとを規定する直交関数に基づいて、表示パタ
ーンと該表示パターンに対応するダミーパターンとに対
して行った所与の演算の結果を用いて、前記フィールド
信号に対応して出力されることを特徴とする表示駆動方
法。 - 【請求項8】 3本の走査電極を同時選択するマルチラ
イン駆動法により、走査電極及び信号電極を有する電気
光学装置を駆動する表示駆動方法であって、 同時選択される3本の走査電極の走査パターンに対応す
るm(mは自然数)ビットの第1〜第3の階調データ
を、(m+p)(pは自然数)ビットの第1〜第3の変
換階調データに変換し、 前記第1〜第3の変換諧調データのビット単位に、第1
〜第3の変換階調データの各ビットとフィールド信号と
に基づいてデコード出力信号を出力し、 前記デコード出力信号に基づいて信号電極を駆動し、 前記デコード出力信号は、 同時選択される3本の走査電極のフィールドごとの走査
パターンと該走査パターンに対応する仮想走査電極の走
査パターンとを規定する直交関数に基づいて、表示パタ
ーンと該表示パターンに対応するダミーパターンとに対
して行った所与の演算の結果を用いて、前記フィールド
信号に対応して出力されることを特徴とする表示駆動方
法。 - 【請求項9】 請求項7又は8において、 前記デコード出力信号をパルス幅変調した信号に基づ
き、信号電極を駆動することを特徴とする表示駆動方
法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001371470A JP3622722B2 (ja) | 2001-12-05 | 2001-12-05 | 表示駆動回路、電気光学装置及び表示駆動方法 |
US10/306,810 US6967634B2 (en) | 2001-12-05 | 2002-11-27 | Display driver circuit, electro-optical device, and display drive method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001371470A JP3622722B2 (ja) | 2001-12-05 | 2001-12-05 | 表示駆動回路、電気光学装置及び表示駆動方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003173168A true JP2003173168A (ja) | 2003-06-20 |
JP3622722B2 JP3622722B2 (ja) | 2005-02-23 |
Family
ID=19180507
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001371470A Expired - Fee Related JP3622722B2 (ja) | 2001-12-05 | 2001-12-05 | 表示駆動回路、電気光学装置及び表示駆動方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US6967634B2 (ja) |
JP (1) | JP3622722B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4764272B2 (ja) * | 2006-06-30 | 2011-08-31 | 川崎マイクロエレクトロニクス株式会社 | 単純マトリクス液晶の駆動方法、液晶ドライバおよび液晶表示装置 |
US8736544B2 (en) * | 2008-11-26 | 2014-05-27 | Sharp Kabushiki Kaisha | Liquid crystal display device, liquid crystal display device drive method, and television receiver |
Family Cites Families (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6350807U (ja) * | 1986-09-24 | 1988-04-06 | ||
US5501679A (en) * | 1989-11-17 | 1996-03-26 | Minnesota Mining And Manufacturing Company | Elastomeric laminates with microtextured skin layers |
US5344691A (en) * | 1990-03-30 | 1994-09-06 | Minnesota Mining And Manufacturing Company | Spatially modified elastic laminates |
JP3391330B2 (ja) | 1992-03-05 | 2003-03-31 | セイコーエプソン株式会社 | 液晶装置の駆動方法、液晶表示装置及び駆動回路 |
US5376430A (en) * | 1992-06-19 | 1994-12-27 | Minnesota Mining And Manufacturing Company | Elastic film laminate |
JPH0695078A (ja) | 1992-09-11 | 1994-04-08 | Toshiba Corp | 液晶表示装置 |
DE4243012C2 (de) * | 1992-12-18 | 1997-09-11 | Corovin Gmbh | Mehrschichtiges elastisches Flächengebilde sowie Verfahren zur Herstellung eines mehrschichtigen elastischen Flächengebildes |
US5691043A (en) * | 1994-07-15 | 1997-11-25 | Mobil Oil Corporation | Uniaxially shrinkable biaxially oriented polypropylene film and its method of preparation |
JP3539385B2 (ja) | 1994-11-17 | 2004-07-07 | セイコーエプソン株式会社 | 表示装置および電子機器 |
JPH08160390A (ja) * | 1994-12-09 | 1996-06-21 | Asahi Glass Co Ltd | 画像表示装置を駆動する方法 |
JPH0980380A (ja) | 1995-09-11 | 1997-03-28 | Sanyo Electric Co Ltd | 液晶表示装置 |
JP4095128B2 (ja) | 1996-11-14 | 2008-06-04 | セイコーエプソン株式会社 | 液晶表示装置 |
JP3503463B2 (ja) * | 1997-02-27 | 2004-03-08 | セイコーエプソン株式会社 | セグメントドライバ |
JPH11149278A (ja) | 1997-11-18 | 1999-06-02 | Seiko Epson Corp | 液晶駆動装置及び信号電極駆動回路 |
JPH11258575A (ja) | 1998-03-14 | 1999-09-24 | Asahi Glass Co Ltd | 液晶表示装置の駆動方法および駆動装置 |
JP3778244B2 (ja) | 1999-03-11 | 2006-05-24 | オプトレックス株式会社 | 液晶表示装置の駆動方法および駆動装置 |
-
2001
- 2001-12-05 JP JP2001371470A patent/JP3622722B2/ja not_active Expired - Fee Related
-
2002
- 2002-11-27 US US10/306,810 patent/US6967634B2/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
US20030151583A1 (en) | 2003-08-14 |
US6967634B2 (en) | 2005-11-22 |
JP3622722B2 (ja) | 2005-02-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
USRE39366E1 (en) | Liquid crystal driver and liquid crystal display device using the same | |
US7463234B2 (en) | Liquid crystal display and data latch circuit | |
US6980203B2 (en) | Display driver circuit, electro-optical device, and display drive method | |
KR100430453B1 (ko) | 화상 디스플레이 유닛 구동용 구동 회로 | |
WO2001052229A1 (fr) | Appareil d'affichage a matrice active et procede de commande correspondant | |
KR100496370B1 (ko) | 액정 구동 장치 | |
US6028588A (en) | Multicolor display control method for liquid crystal display | |
JP3836721B2 (ja) | 表示装置、情報処理装置、表示方法、プログラム、及び記録媒体 | |
US6975336B2 (en) | Liquid crystal device and electro-optical device, driving circuit and drive method therefor, and electronic apparatus | |
US20070080915A1 (en) | Display driver, electro-optical device, electronic instrument, and drive method | |
US5673061A (en) | Driving circuit for display apparatus | |
WO2000002185A1 (fr) | Circuit de commande de cristaux liquides, procede de commande de cristaux liquides et affichage a cristaux liquides | |
CN100570457C (zh) | 栅极驱动器、光电装置、电子设备以及驱动方法 | |
JP2001337657A (ja) | 液晶表示装置 | |
JP3622722B2 (ja) | 表示駆動回路、電気光学装置及び表示駆動方法 | |
JP3977498B2 (ja) | 液晶セルの駆動回路 | |
US6879312B2 (en) | Display driver circuit, electro-optical device, and display drive method | |
JP2003150121A (ja) | パルス幅変調信号生成回路、データライン駆動回路、電気光学装置及び電子機器 | |
JP2501462B2 (ja) | 液晶階調表示を行なう装置 | |
JPH06161391A (ja) | 液晶駆動回路 | |
JP2001236044A (ja) | 表示装置および電子機器 | |
JPH04237090A (ja) | フラットディスプレイの階調駆動回路 | |
JPH10301542A (ja) | 表示装置 | |
JP2001228837A (ja) | 表示装置および電子機器 | |
JP2001236046A (ja) | 表示装置、表示装置の駆動方法および電子機器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040705 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040803 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041004 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20041102 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041115 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 3622722 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081203 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091203 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101203 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101203 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111203 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111203 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121203 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121203 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131203 Year of fee payment: 9 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |