JP2003158511A - クロック同期はずれ検出回路及びそれを用いた光受信装置 - Google Patents
クロック同期はずれ検出回路及びそれを用いた光受信装置Info
- Publication number
- JP2003158511A JP2003158511A JP2001355446A JP2001355446A JP2003158511A JP 2003158511 A JP2003158511 A JP 2003158511A JP 2001355446 A JP2001355446 A JP 2001355446A JP 2001355446 A JP2001355446 A JP 2001355446A JP 2003158511 A JP2003158511 A JP 2003158511A
- Authority
- JP
- Japan
- Prior art keywords
- clock
- detection circuit
- counter
- signal
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D13/00—Circuits for comparing the phase or frequency of two mutually-independent oscillations
- H03D13/003—Circuits for comparing the phase or frequency of two mutually-independent oscillations in which both oscillations are converted by logic means into pulses which are applied to filtering or integrating means
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Optical Communication System (AREA)
Abstract
(57)【要約】
【課題】 データ信号にジッタが存在しても、クロック
信号のデータに対する同期はずれを確実に検出し得る同
期はずれ検出回路を得る。 【解決手段】 クロック信号を遅延回路１にて９０度遅
延させたクロック信号を、ＦＦ２のデータ入力（Ｄ）と
して、このクロック信号をデータの変化点で読込む。こ
のＦＦ２の反転出力とデータ信号との論理積をＡＮＤ回
路３で得る。そして、この論理積出力をカウンタ回路４
でカウントし、このカウンタ回路４の出力によりクロッ
クのデータに対する同期はずれを検出する。すなわち、
データ信号に同期したクロックを９０°遅延させてデー
タ信号の変化点を読込み、この読込み結果とデータ信号
との論理積で得られるパルス（同期はずれパルス）また
はパルスの立上がりをカウントして、この値が一定値以
上になるとクロック同期はずれ検出アラームを発出する
よう構成する。よって、同期はずれを確実に検出でき
る。
信号のデータに対する同期はずれを確実に検出し得る同
期はずれ検出回路を得る。 【解決手段】 クロック信号を遅延回路１にて９０度遅
延させたクロック信号を、ＦＦ２のデータ入力（Ｄ）と
して、このクロック信号をデータの変化点で読込む。こ
のＦＦ２の反転出力とデータ信号との論理積をＡＮＤ回
路３で得る。そして、この論理積出力をカウンタ回路４
でカウントし、このカウンタ回路４の出力によりクロッ
クのデータに対する同期はずれを検出する。すなわち、
データ信号に同期したクロックを９０°遅延させてデー
タ信号の変化点を読込み、この読込み結果とデータ信号
との論理積で得られるパルス（同期はずれパルス）また
はパルスの立上がりをカウントして、この値が一定値以
上になるとクロック同期はずれ検出アラームを発出する
よう構成する。よって、同期はずれを確実に検出でき
る。
Description
【０００１】
【発明の属する技術分野】本発明はクロック同期はずれ
検出回路及びそれを用いた光受信装置に関し、特に光受
信装置においてデータ信号に対するクロック信号の同期
はずれ状態を検出するためのクロック同期はずれ検出回
路及びそれを用いた光受信装置に関するものである。
検出回路及びそれを用いた光受信装置に関し、特に光受
信装置においてデータ信号に対するクロック信号の同期
はずれ状態を検出するためのクロック同期はずれ検出回
路及びそれを用いた光受信装置に関するものである。
【０００２】
【従来の技術】光受信装置へのデータ信号断やＳ／Ｎ劣
化時に、アラームを発出することは、伝送路品質を保持
するのに必須の機能である。データ信号断やＳ／Ｎ劣化
を検出するのに一般におこなわれる方法の一つとして、
クロック再生をおこなうＰＬＬ（Phase Locked Loop ）
回路の電圧制御発振器の周波数制御電圧を用いる方法が
ある。すなわち、データ断やＳ／Ｎ劣化時には、ＰＬＬ
回路がロック状態から大きくはずれ、結果として、電圧
制御発振器の周波数制御電圧がロック状態の電圧から大
きずれるので、この周波数制御電圧が所定値ずれたとき
に、アラームを発出する方法である。
化時に、アラームを発出することは、伝送路品質を保持
するのに必須の機能である。データ信号断やＳ／Ｎ劣化
を検出するのに一般におこなわれる方法の一つとして、
クロック再生をおこなうＰＬＬ（Phase Locked Loop ）
回路の電圧制御発振器の周波数制御電圧を用いる方法が
ある。すなわち、データ断やＳ／Ｎ劣化時には、ＰＬＬ
回路がロック状態から大きくはずれ、結果として、電圧
制御発振器の周波数制御電圧がロック状態の電圧から大
きずれるので、この周波数制御電圧が所定値ずれたとき
に、アラームを発出する方法である。
【０００３】
【発明が解決しようとする課題】光受信装置へのデータ
信号のＳ／Ｎが劣化すると、データ信号のジッタ（デー
タ信号本来の周波数近傍で、データ１ビット毎に周波数
が変動すること）が増えてランダムノイズに近づくの
で、ＰＬＬ回路の電圧制御発振器をロック状態に引き込
むよう周波数制御電圧が大きく変動する。
信号のＳ／Ｎが劣化すると、データ信号のジッタ（デー
タ信号本来の周波数近傍で、データ１ビット毎に周波数
が変動すること）が増えてランダムノイズに近づくの
で、ＰＬＬ回路の電圧制御発振器をロック状態に引き込
むよう周波数制御電圧が大きく変動する。
【０００４】一方、所定の伝送路品質が保たれている場
合でも、実際には、データ信号に多少ジッタが存在して
おり、この場合でもＰＬＬ回路の電圧制御発振器をロッ
ク状態に引き込むよう周波数制御電圧が変動している。
したがって、従来のように電圧制御発振器の周波数制御
電圧を用いる方法では、正常時とアラーム時の判定のた
めのしきい値の設定が困難であり、Ｓ／Ｎ劣化やデータ
信号断のときに確実にアラームを発出することが不可能
となる。
合でも、実際には、データ信号に多少ジッタが存在して
おり、この場合でもＰＬＬ回路の電圧制御発振器をロッ
ク状態に引き込むよう周波数制御電圧が変動している。
したがって、従来のように電圧制御発振器の周波数制御
電圧を用いる方法では、正常時とアラーム時の判定のた
めのしきい値の設定が困難であり、Ｓ／Ｎ劣化やデータ
信号断のときに確実にアラームを発出することが不可能
となる。
【０００５】本発明の目的は、データ信号にジッタが存
在していても、クロック信号のデータに対する同期はず
れを確実に検出することが可能なクロック同期はずれ検
出回路を提供することである。
在していても、クロック信号のデータに対する同期はず
れを確実に検出することが可能なクロック同期はずれ検
出回路を提供することである。
【０００６】
【課題を解決するための手段】本発明によれば、クロッ
ク信号をデータ信号の変化点で読込む読込み手段と、こ
の読込み手段の読込み結果と前記データ信号との論理演
算をなす論理演算手段と、この論理演算出力を計数する
カウンタ手段とを含み、このカウンタ手段のカウント結
果により前記クロックの前記データに対する同期はずれ
を検出するようにしたことを特徴とするクロック同期は
ずれ検出回路が得られる。
ク信号をデータ信号の変化点で読込む読込み手段と、こ
の読込み手段の読込み結果と前記データ信号との論理演
算をなす論理演算手段と、この論理演算出力を計数する
カウンタ手段とを含み、このカウンタ手段のカウント結
果により前記クロックの前記データに対する同期はずれ
を検出するようにしたことを特徴とするクロック同期は
ずれ検出回路が得られる。
【０００７】また、本発明によれば、クロック信号をデ
ータ信号の変化点で読込む読込み手段と、この読込み手
段の読込み結果を計数するカウンタ手段とを含み、この
カウンタ手段のカウント結果により前記クロックの前記
データに対する同期はずれを検出するようにしたことを
特徴とするクロック同期はずれ検出回路が得られる。
ータ信号の変化点で読込む読込み手段と、この読込み手
段の読込み結果を計数するカウンタ手段とを含み、この
カウンタ手段のカウント結果により前記クロックの前記
データに対する同期はずれを検出するようにしたことを
特徴とするクロック同期はずれ検出回路が得られる。
【０００８】更に、本発明によれば、これらクロック同
期はずれ検出回路を含むことを特徴とるす光受信装置が
得られる。
期はずれ検出回路を含むことを特徴とるす光受信装置が
得られる。
【０００９】本発明の作用を述べる。クロック信号を遅
延回路にて９０度遅延させたクロック信号を、フリップ
フロップのデータ入力（Ｄ）として、このクロック信号
をデータの変化点で読込む。このフリップフロップの反
転出力とデータ信号との論理積をＡＮＤ回路で得る。そ
して、この論理積出力をカウンタ回路でカウントし、こ
のカウンタ回路の出力によりクロックのデータに対する
同期はずれを検出する。すなわち、データ信号に同期し
たクロックを９０°遅延させてデータ信号の変化点（立
上がりまたは立下がり）を読込み、この読込み結果とデ
ータ信号との論理積で得られるパルス（同期はずれパル
ス）またはパルスの立上がりをカウントして、この値が
一定値以上になるとクロック同期はずれ検出アラームを
発出するよう構成する。よって、同期はずれを確実に検
出できる。
延回路にて９０度遅延させたクロック信号を、フリップ
フロップのデータ入力（Ｄ）として、このクロック信号
をデータの変化点で読込む。このフリップフロップの反
転出力とデータ信号との論理積をＡＮＤ回路で得る。そ
して、この論理積出力をカウンタ回路でカウントし、こ
のカウンタ回路の出力によりクロックのデータに対する
同期はずれを検出する。すなわち、データ信号に同期し
たクロックを９０°遅延させてデータ信号の変化点（立
上がりまたは立下がり）を読込み、この読込み結果とデ
ータ信号との論理積で得られるパルス（同期はずれパル
ス）またはパルスの立上がりをカウントして、この値が
一定値以上になるとクロック同期はずれ検出アラームを
発出するよう構成する。よって、同期はずれを確実に検
出できる。
【００１０】
【発明の実施の形態】以下に、図面を参照しつつ本発明
の実施例を説明する。図１は本発明の実施例を示す回路
図である。図１において、本実施例は、入力データ信号
に同期したクロック信号（ＣＬＫ）を９０°遅延させる
遅延回路１と、この遅延回路１の出力をデータ入力
（Ｄ）とし、データ信号をクロック入力（Ｃ）とするＤ
フリップフロップ２と、このＤフリップフロップ２の反
転出力とデータ信号との論理積を演算するＡＮＤ回路３
と、このＡＮＤ回路３からの出力パルスを計数し、この
計数したパルスの数が一定値以上になると、クロック同
期はずれ検出アラームを発出するカウンタ回路４とから
構成されている。
の実施例を説明する。図１は本発明の実施例を示す回路
図である。図１において、本実施例は、入力データ信号
に同期したクロック信号（ＣＬＫ）を９０°遅延させる
遅延回路１と、この遅延回路１の出力をデータ入力
（Ｄ）とし、データ信号をクロック入力（Ｃ）とするＤ
フリップフロップ２と、このＤフリップフロップ２の反
転出力とデータ信号との論理積を演算するＡＮＤ回路３
と、このＡＮＤ回路３からの出力パルスを計数し、この
計数したパルスの数が一定値以上になると、クロック同
期はずれ検出アラームを発出するカウンタ回路４とから
構成されている。
【００１１】図２〜図４を用いて図１に示した実施例の
回路の動作説明をおこなう。図２は正常時すなわち周波
数同期時の動作波形例を示す図である。データ信号に同
期したクロック信号（ＣＬＫ）を、遅延回路１により９
０°遅延したクロック信号をＣＬＫ９０とする。なお、
この遅延回路１はクロック信号を正確に９０度遅延する
必要はなく、約９０度遅延させるものであれば良い。そ
の理由は、フリップフロップ２においては、データ信号
の変化点でクロック信号を読込むのであるから、正常時
において、データ信号の変化点がクロックパルスのハイ
レベルの中間点にくるような位相関係であればよいから
である。
回路の動作説明をおこなう。図２は正常時すなわち周波
数同期時の動作波形例を示す図である。データ信号に同
期したクロック信号（ＣＬＫ）を、遅延回路１により９
０°遅延したクロック信号をＣＬＫ９０とする。なお、
この遅延回路１はクロック信号を正確に９０度遅延する
必要はなく、約９０度遅延させるものであれば良い。そ
の理由は、フリップフロップ２においては、データ信号
の変化点でクロック信号を読込むのであるから、正常時
において、データ信号の変化点がクロックパルスのハイ
レベルの中間点にくるような位相関係であればよいから
である。
【００１２】周波数同期時は、ＣＬＫの立下がりは、常
にデータ信号のクロスポイントに一致している。このと
き、フリップフロップ２は常にＣＬＫ９０のハイレベル
を読込むため、フリップフロップ２の反転出力は常にロ
ウレベルＶＬとなる。従って、ＡＮＤ回路３の出力は、
常にロウレベルＶＬとなる。このときカウンタ回路４は
カウントするパルスの入力が無いので、クロック同期は
ずれ検出アラームを発出しない。
にデータ信号のクロスポイントに一致している。このと
き、フリップフロップ２は常にＣＬＫ９０のハイレベル
を読込むため、フリップフロップ２の反転出力は常にロ
ウレベルＶＬとなる。従って、ＡＮＤ回路３の出力は、
常にロウレベルＶＬとなる。このときカウンタ回路４は
カウントするパルスの入力が無いので、クロック同期は
ずれ検出アラームを発出しない。
【００１３】図３は周波数同期はずれ時の動作波形例を
示す図である。データ信号とクロック信号とが同期して
いないときは、データ信号とＣＬＫの周波数がずれてい
るので、フリップフロップ２がＣＬＫ９０を読込む位置
が毎回ずれていくことになる。すなわち、ＣＬＫ９０の
ハイレベルを読込む間は、フリップフロップ２の反転出
力はＶＬとなり、ＣＬＫ９０のロウレベルを読込む間
は、フリップフロップ２の反転出力はＶＨとなる。従っ
て、フリップフロップ２の出力がＶＨとなる間だけ、Ａ
ＮＤ回路３の出力にデータ信号が出力される。
示す図である。データ信号とクロック信号とが同期して
いないときは、データ信号とＣＬＫの周波数がずれてい
るので、フリップフロップ２がＣＬＫ９０を読込む位置
が毎回ずれていくことになる。すなわち、ＣＬＫ９０の
ハイレベルを読込む間は、フリップフロップ２の反転出
力はＶＬとなり、ＣＬＫ９０のロウレベルを読込む間
は、フリップフロップ２の反転出力はＶＨとなる。従っ
て、フリップフロップ２の出力がＶＨとなる間だけ、Ａ
ＮＤ回路３の出力にデータ信号が出力される。
【００１４】図４はデータ信号のＳ／Ｎ劣化時の動作波
形例を示す図である。データ信号のＳ／Ｎ劣化はデータ
信号のクロスポイントのジッタ増加として現れる。この
場合、データ信号に同期しているものの、クロスポイン
ト位置の時間軸方向の分布に依存する確率でＣＬＫ９０
のロウレベルＶＬを読込むことになる。このため、フリ
ップフロップ２の出力がＶＨなる間だけ、クロスポイン
ト位置の時間軸方向の分布に依存する確率で、ＡＮＤ回
路３の出力にデータ信号が出力される。
形例を示す図である。データ信号のＳ／Ｎ劣化はデータ
信号のクロスポイントのジッタ増加として現れる。この
場合、データ信号に同期しているものの、クロスポイン
ト位置の時間軸方向の分布に依存する確率でＣＬＫ９０
のロウレベルＶＬを読込むことになる。このため、フリ
ップフロップ２の出力がＶＨなる間だけ、クロスポイン
ト位置の時間軸方向の分布に依存する確率で、ＡＮＤ回
路３の出力にデータ信号が出力される。
【００１５】本実施例では、周波数同期時はＣＬＫの立
下がりが、データ信号のクロスポイントに一致している
が、ＣＬＫの立上がりが、データ信号のクロスポイント
に一致していてもよい。
下がりが、データ信号のクロスポイントに一致している
が、ＣＬＫの立上がりが、データ信号のクロスポイント
に一致していてもよい。
【００１６】図１に示したカウンタ回路４の具体的構成
例を図５に示す。カウンタ４１は、同期はずれパルス、
または同期はずれパルスの立ち上がりの数をあらかじめ
決められた時間内にカウントし、同期はずれパルス、ま
たは同期はずれパルスの立ち上がりの数があらかじめ決
められた数以上になると、「１」を出力するものであ
る。
例を図５に示す。カウンタ４１は、同期はずれパルス、
または同期はずれパルスの立ち上がりの数をあらかじめ
決められた時間内にカウントし、同期はずれパルス、ま
たは同期はずれパルスの立ち上がりの数があらかじめ決
められた数以上になると、「１」を出力するものであ
る。
【００１７】Ｄフリップフロップ４２は、カウンタ４１
からの「１」出力がある毎に、データ端子Ｄの「１」を
読込んでＤフリップフロップ４３のデータ端子Ｄに
「１」を出力するものである。Ｄフリップフロップ４３
は、リセットパルスを受ける毎に、Ｄフリップフロップ
４２の出力を読込んで出力する。同期はずれパルス、ま
たは同期はずれパルスの立ち上がりがある一定値以上あ
る場合には、Ｄフリップフロップ４２の出力が「１」と
なり、アラームとして「１」を出力する。
からの「１」出力がある毎に、データ端子Ｄの「１」を
読込んでＤフリップフロップ４３のデータ端子Ｄに
「１」を出力するものである。Ｄフリップフロップ４３
は、リセットパルスを受ける毎に、Ｄフリップフロップ
４２の出力を読込んで出力する。同期はずれパルス、ま
たは同期はずれパルスの立ち上がりがある一定値以上あ
る場合には、Ｄフリップフロップ４２の出力が「１」と
なり、アラームとして「１」を出力する。
【００１８】遅延素子４４は、Ｄフリップフロップ４３
がＤフリップフロップ４２の出力を読込んだ直後に、カ
ウンタ４１とＤフリップフロップ４２とをリセットする
という順序関係を確実にするために挿入されているもの
である。なお、回路設計上、読込みとリセットとの順序
関係が確実に行なわれるならば、特になくてもよいもの
である。
がＤフリップフロップ４２の出力を読込んだ直後に、カ
ウンタ４１とＤフリップフロップ４２とをリセットする
という順序関係を確実にするために挿入されているもの
である。なお、回路設計上、読込みとリセットとの順序
関係が確実に行なわれるならば、特になくてもよいもの
である。
【００１９】図６及び図７を参照して図５のカウンタ回
路４の動作を説明する。ＡＮＤ回路３からの同期はずれ
パルス、または同期はずれパルスの立ち上がりは、カウ
ンタ回路４内のカウンタ４１に入力される。カウンタ４
１は、同期はずれパルス、または同期はずれパルスの立
ち上がりの数を、あらかじめ決められた一定時間内カウ
ントし、同期はずれパルス、または同期はずれパルスの
立ち上がりの数があらかじめ決められた数以上になる
と、「１」を出力する。このあらかじめ決められた一定
時間は、データ信号の周期よりも大であることは当然で
ある。
路４の動作を説明する。ＡＮＤ回路３からの同期はずれ
パルス、または同期はずれパルスの立ち上がりは、カウ
ンタ回路４内のカウンタ４１に入力される。カウンタ４
１は、同期はずれパルス、または同期はずれパルスの立
ち上がりの数を、あらかじめ決められた一定時間内カウ
ントし、同期はずれパルス、または同期はずれパルスの
立ち上がりの数があらかじめ決められた数以上になる
と、「１」を出力する。このあらかじめ決められた一定
時間は、データ信号の周期よりも大であることは当然で
ある。
【００２０】図６の時刻Ｔ２において、カウンタ４１は
リセットパルスによりリセットされて同期はずれパル
ス、または同期はずれパルスの立ち上がりの数のカウン
トを開始する。あらかじめ決められた数に達すると、
「１」を出力する。Ｄフリップフロップ４２はカウンタ
４１からの「１」データ出力の立ち上がりで、データ端
子Ｄの「１」を読込んでその値を出力し、次のリセット
パルスが来るまで「１」を保持する。すなわち、あらか
じめ決められた時間（本実施例では、リセットパルスの
間隔）以内における同期はずれパルス、または同期はず
れパルスの立ち上がり数があらかじめ決められた数以上
存在する場合は、Ｄフリップフロップ４２の出力は
「１」となる。
リセットパルスによりリセットされて同期はずれパル
ス、または同期はずれパルスの立ち上がりの数のカウン
トを開始する。あらかじめ決められた数に達すると、
「１」を出力する。Ｄフリップフロップ４２はカウンタ
４１からの「１」データ出力の立ち上がりで、データ端
子Ｄの「１」を読込んでその値を出力し、次のリセット
パルスが来るまで「１」を保持する。すなわち、あらか
じめ決められた時間（本実施例では、リセットパルスの
間隔）以内における同期はずれパルス、または同期はず
れパルスの立ち上がり数があらかじめ決められた数以上
存在する場合は、Ｄフリップフロップ４２の出力は
「１」となる。
【００２１】Ｄフリップフロップ４３は、リセットパル
スの周期でＤフリップフロップ４２の出力を読出し、こ
のとき、Ｄフリップフロップ４２の出力が「１」であれ
ば、アラームを発出する。
スの周期でＤフリップフロップ４２の出力を読出し、こ
のとき、Ｄフリップフロップ４２の出力が「１」であれ
ば、アラームを発出する。
【００２２】図６を用いてアラームの発出／解除を詳細
に説明する。時刻Ｔ１において、カウンタ４１の出力は
リセットパルスでリセットされると同時に、同期はずれ
パルス、または同期はずれパルスの立ち上がりのカウン
トを開始する。しかし、時刻Ｔ１から時刻Ｔ２の間は、
この間の同期はずれパルス、または同期はずれパルスの
立ち上がりがないため、カウンタ４１の出力およびＤフ
リップフロップ４２の出力は「０」のままであり、時刻
Ｔ２において、Ｄフリップフロップ４３はＤフリップフ
ロップ４２の出力「０」を読込んでアラームを発出しな
い。
に説明する。時刻Ｔ１において、カウンタ４１の出力は
リセットパルスでリセットされると同時に、同期はずれ
パルス、または同期はずれパルスの立ち上がりのカウン
トを開始する。しかし、時刻Ｔ１から時刻Ｔ２の間は、
この間の同期はずれパルス、または同期はずれパルスの
立ち上がりがないため、カウンタ４１の出力およびＤフ
リップフロップ４２の出力は「０」のままであり、時刻
Ｔ２において、Ｄフリップフロップ４３はＤフリップフ
ロップ４２の出力「０」を読込んでアラームを発出しな
い。
【００２３】時刻Ｔ２において、カウンタ４１の出力は
リセットパルスでリセットされると同時に、同期はずれ
パルス、または同期はずれパルスの立ち上がりのカウン
トを開始する。あらかじめ決められた「１」データの数
に達すると「１」を出力する。Ｄフリップフロップ４２
は、カウンタ４１の出力が「０」から「１」への変化点
でデータ端子の「１」を読込んで、時刻Ｔ３のリセット
パルスが来るまで「１」出力を保持する。時刻Ｔ３で
は、Ｄフリップフロップ４３は、時刻Ｔ３直前のＤフリ
ップフロップ４２の出力「１」を読込んで、その出力は
「１」となり、アラームが発出される。
リセットパルスでリセットされると同時に、同期はずれ
パルス、または同期はずれパルスの立ち上がりのカウン
トを開始する。あらかじめ決められた「１」データの数
に達すると「１」を出力する。Ｄフリップフロップ４２
は、カウンタ４１の出力が「０」から「１」への変化点
でデータ端子の「１」を読込んで、時刻Ｔ３のリセット
パルスが来るまで「１」出力を保持する。時刻Ｔ３で
は、Ｄフリップフロップ４３は、時刻Ｔ３直前のＤフリ
ップフロップ４２の出力「１」を読込んで、その出力は
「１」となり、アラームが発出される。
【００２４】時刻Ｔ３から時刻Ｔ４の間では、同期はず
れパルス、または同期はずれパルスの立ち上がりがない
ので、カウンタ４１の出力およびＤフリップフロップ４
２の出力はともに「０」となる。時刻Ｔ４において、Ｄ
フリップフロップ４３はＤフリップフロップ４２の出力
「０」を読込んで「０」を出力し、アラームは解除され
る。
れパルス、または同期はずれパルスの立ち上がりがない
ので、カウンタ４１の出力およびＤフリップフロップ４
２の出力はともに「０」となる。時刻Ｔ４において、Ｄ
フリップフロップ４３はＤフリップフロップ４２の出力
「０」を読込んで「０」を出力し、アラームは解除され
る。
【００２５】時刻Ｔ５から時刻Ｔ６の間は、同期はずれ
パルス、または同期はずれパルスの立ち上がりがわずか
にあるが、所定の数に満たないため、カウンタ４１の出
力およびはＤフリップフロップ４２の出力は「０」のま
まであり、時刻Ｔ６においてもＤフリップフロップ４３
は、Ｄフリップフロップ４２の出力「０」を読込んでア
ラームを発出しない。この状態は、データ信号のジッタ
によりクロスポイント位置が時間軸方向にある確率で分
布するために現れる同期はずれパルス、または同期はず
れパルスの立ち上がりであり、真に同期はずれを起こし
ているわけではないので、アラームを発出してはならな
い。
パルス、または同期はずれパルスの立ち上がりがわずか
にあるが、所定の数に満たないため、カウンタ４１の出
力およびはＤフリップフロップ４２の出力は「０」のま
まであり、時刻Ｔ６においてもＤフリップフロップ４３
は、Ｄフリップフロップ４２の出力「０」を読込んでア
ラームを発出しない。この状態は、データ信号のジッタ
によりクロスポイント位置が時間軸方向にある確率で分
布するために現れる同期はずれパルス、または同期はず
れパルスの立ち上がりであり、真に同期はずれを起こし
ているわけではないので、アラームを発出してはならな
い。
【００２６】図７（Ａ）は図１の実施例のカウンタ回路
４の他の構成を示す図である。カウンタ５１はＡＮＤ回
路３からの同期はずれパルス、または同期はずれパルス
の立ち上がりの数をタイマ５２で定められる一定時間カ
ウントする。一定時間経過後はリセットされ、再びタイ
マ５２で定められる一定時間カウントを始める。
４の他の構成を示す図である。カウンタ５１はＡＮＤ回
路３からの同期はずれパルス、または同期はずれパルス
の立ち上がりの数をタイマ５２で定められる一定時間カ
ウントする。一定時間経過後はリセットされ、再びタイ
マ５２で定められる一定時間カウントを始める。
【００２７】タイマ５２はカウンタ５１のカウント時間
を与え、設定された時間経過後カウンタ５１をリセット
する。比較器５３はカウンタ５１でカウントした同期は
ずれパルス、または同期はずれパルスの立ち上がりの数
が、あらかじめ決められた数以上の場合、アラームを発
出する。
を与え、設定された時間経過後カウンタ５１をリセット
する。比較器５３はカウンタ５１でカウントした同期は
ずれパルス、または同期はずれパルスの立ち上がりの数
が、あらかじめ決められた数以上の場合、アラームを発
出する。
【００２８】図７（Ｂ）を用いてこのカウンタ回路４の
動作を説明する。ＡＮＤ回路３からの同期はずれパル
ス、または同期はずれパルスの立ち上がりはカウンタ回
路４に入力される。カウンタ回路４のカウンタ５１は、
時刻Ｔ１から同期はずれパルス、または同期はずれパル
スの立ち上がりの数をカウント開始し、時刻Ｔ２でカウ
ントを終了し、カウント結果を比較器４３に出力する。
動作を説明する。ＡＮＤ回路３からの同期はずれパル
ス、または同期はずれパルスの立ち上がりはカウンタ回
路４に入力される。カウンタ回路４のカウンタ５１は、
時刻Ｔ１から同期はずれパルス、または同期はずれパル
スの立ち上がりの数をカウント開始し、時刻Ｔ２でカウ
ントを終了し、カウント結果を比較器４３に出力する。
【００２９】比較器４３では、カウンタ５１がカウント
した同期はずれパルス、または同期はずれパルスの立ち
上がりの数をあらかじめ決められた設定値と比較して、
設定値以上ならばアラームを発出する。時刻Ｔ２におい
て、タイマ５２はカウンタ５１をリセットし、カウンタ
５１は再び同期はずれパルス、または同期はずれパルス
の立ち上がりの数をカウントし始める。
した同期はずれパルス、または同期はずれパルスの立ち
上がりの数をあらかじめ決められた設定値と比較して、
設定値以上ならばアラームを発出する。時刻Ｔ２におい
て、タイマ５２はカウンタ５１をリセットし、カウンタ
５１は再び同期はずれパルス、または同期はずれパルス
の立ち上がりの数をカウントし始める。
【００３０】時刻Ｔ２から、カウンタ５１は同期はずれ
パルス、または同期はずれパルスの立ち上がりの数をカ
ウントし、時刻Ｔ３に比較器５３に出力する。時刻Ｔ２
から時刻Ｔ３の間に、カウンタ５１がカウントした同期
はずれパルス、または同期はずれパルスの立ち上がりの
数は、比較器５３の設定値以上となってアラームを発出
する。
パルス、または同期はずれパルスの立ち上がりの数をカ
ウントし、時刻Ｔ３に比較器５３に出力する。時刻Ｔ２
から時刻Ｔ３の間に、カウンタ５１がカウントした同期
はずれパルス、または同期はずれパルスの立ち上がりの
数は、比較器５３の設定値以上となってアラームを発出
する。
【００３１】ここで、ＷＤＭ方式等の光通信システムに
用いられる光受信装置において、伝送路品質を保持する
ために種々の規定がＩＴＵ（International Telecommun
ication Union ）で定められている。この様な光通信シ
ステムでは、データ信号の同一符号の連続（符号「１」
または「０」が連続すること）する許容ビット数の最大
値は、ＩＴＵの規定によれば、７２ビットと定められて
いる。この様に同符号連続のビット数が大なる場合に
は、図１に示した構成に代えて、図８に示す構成が考え
られる。すなわち、図８においては、図１に示したＡＮ
Ｄ回路３を省略して、フリップフロップ２の反転出力を
直接カウンタ回路４へ入力し、このフリップフロップ２
の反転出力をカウンタ回路４にてカウントする構成であ
る。
用いられる光受信装置において、伝送路品質を保持する
ために種々の規定がＩＴＵ（International Telecommun
ication Union ）で定められている。この様な光通信シ
ステムでは、データ信号の同一符号の連続（符号「１」
または「０」が連続すること）する許容ビット数の最大
値は、ＩＴＵの規定によれば、７２ビットと定められて
いる。この様に同符号連続のビット数が大なる場合に
は、図１に示した構成に代えて、図８に示す構成が考え
られる。すなわち、図８においては、図１に示したＡＮ
Ｄ回路３を省略して、フリップフロップ２の反転出力を
直接カウンタ回路４へ入力し、このフリップフロップ２
の反転出力をカウンタ回路４にてカウントする構成であ
る。
【００３２】図９は図８の構成の動作例を示す波形図で
ある。データ信号として、同符号連続が多ビットであ
り、この場合、カウンタ回路４のカウント周期を、許容
ビット数の最大値（７２ビット）よりも、極めて大に設
定しておけば、図９のフリップフロップ２の反転出力を
カウンタ回路４で直接カウントして、このカウント値を
所定基準値と比較することで、アラーム発出が可能とな
ることは明白である。
ある。データ信号として、同符号連続が多ビットであ
り、この場合、カウンタ回路４のカウント周期を、許容
ビット数の最大値（７２ビット）よりも、極めて大に設
定しておけば、図９のフリップフロップ２の反転出力を
カウンタ回路４で直接カウントして、このカウント値を
所定基準値と比較することで、アラーム発出が可能とな
ることは明白である。
【００３３】以上述べた各実施例のクロック同期はずれ
検出回路は、上述した光受信装置に使用すると効果的で
あり、論理回路構成であるので、ＩＣ（ＬＳＩ）化が容
易に可能となり、光受信装置のＬＳＩ化に好適となるも
のである。
検出回路は、上述した光受信装置に使用すると効果的で
あり、論理回路構成であるので、ＩＣ（ＬＳＩ）化が容
易に可能となり、光受信装置のＬＳＩ化に好適となるも
のである。
【００３４】
【発明の効果】以上のべたように、本発明によれば、デ
ータ信号に同期したクロックを９０°遅延させ、この遅
延クロックをデータ信号の変化点（立ち上がりまたは、
立ち下がり）で読込み、この読込み結果とデータ信号と
の論理積で得られるパルス（同期はずれパルス）、また
はパルスの立ち上がりをカウントして、この値が一定値
以上になるとクロック同期はずれ検出アラームを発出す
るようにしたので、同期はずれを確実に検出できるとい
う効果がある。
ータ信号に同期したクロックを９０°遅延させ、この遅
延クロックをデータ信号の変化点（立ち上がりまたは、
立ち下がり）で読込み、この読込み結果とデータ信号と
の論理積で得られるパルス（同期はずれパルス）、また
はパルスの立ち上がりをカウントして、この値が一定値
以上になるとクロック同期はずれ検出アラームを発出す
るようにしたので、同期はずれを確実に検出できるとい
う効果がある。
【００３５】また、９０°遅延させたクロックをデータ
信号の変化点（立ち下がりまたは、立ち上がり）で読み
込むため、データ信号のジッタ幅がクロックのハイレベ
ルの幅以内であればアラームを発出する事がない、すな
わちデータにジッタが存在する場合でも誤動作がないと
いう効果もある。
信号の変化点（立ち下がりまたは、立ち上がり）で読み
込むため、データ信号のジッタ幅がクロックのハイレベ
ルの幅以内であればアラームを発出する事がない、すな
わちデータにジッタが存在する場合でも誤動作がないと
いう効果もある。
【００３６】更に、カウンタは論理回路で構成されるの
で、アラーム発出のしきい値となる同期はずれパルスの
数を容易に決めることができ、データのジッタ等ノイズ
に強い。また、カウント時間を容易に設定できるので、
アラーム発出時間設定の自由度が大きい。
で、アラーム発出のしきい値となる同期はずれパルスの
数を容易に決めることができ、データのジッタ等ノイズ
に強い。また、カウント時間を容易に設定できるので、
アラーム発出時間設定の自由度が大きい。
【図１】本発明の一実施例の構成を示す図である。
【図２】図１の回路の正常時の動作を示すタイミングチ
ャートである。
ャートである。
【図３】図１の回路の周波数同期はずれ時の動作を示す
タイミングチャートである。
タイミングチャートである。
【図４】図１の回路のＳ／Ｎ劣化時の動作を示すタイミ
ングチャートである。
ングチャートである。
【図５】図１の回路のカウンタ回路４の一例を示す図で
ある。
ある。
【図６】図５のカウンタ回路の動作を示すタイミングチ
ャートである。
ャートである。
【図７】（Ａ）は図１の回路のカウンタ回路４の他の例
を示す図、（Ｂ）はその動作を示すタイミングチャート
である。
を示す図、（Ｂ）はその動作を示すタイミングチャート
である。
【図８】本発明の他の実施例の構成を示す回路図であ
る。
る。
【図９】図８の回路の動作を示す波形図である。
１ 遅延回路
２ フリップフロップ
３ ＡＮＤ回路
４ カウンタ回路
フロントページの続き
(51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考）
Ｈ０４Ｂ 10/26
10/28
(72)発明者 立山 哲夫
東京都港区芝五丁目７番１号 日本電気株
式会社内
(72)発明者 木村 円
宮城県黒川郡大和町吉岡字雷神２番地 宮
城日本電気株式会社内
Ｆターム(参考） 5K002 AA03 DA05 EA05
5K047 AA11 BB02 GG24 KK04 KK12
KK17 MM28 MM36 MM53 MM56
Claims (16)
- 【請求項１】 クロック信号をデータ信号の変化点で読
込む読込み手段と、この読込み手段の読込み結果と前記
データ信号との論理演算をなす論理演算手段と、この論
理演算出力を計数するカウンタ手段とを含み、このカウ
ンタ手段のカウント結果により前記クロックの前記デー
タに対する同期はずれを検出するようにしたことを特徴
とするクロック同期はずれ検出回路。 - 【請求項２】 前記クロック信号を約９０度遅延する遅
延器を更に含み、前記読込み手段はこの遅延クロック信
号を読込むようにしたことを特徴とする請求項１記載の
クロック同期はずれ検出回路。 - 【請求項３】 前記読込み手段は、前記遅延器による遅
延クロック信号をデター入力とし前記データ信号をクロ
ック入力とするフリップフロップであることを特徴とす
る請求項２記載のクロック同期はずれ検出回路。 - 【請求項４】 前記論理演算手段は、前記フリップフロ
ップの反転出力と前記データ信号との論理積を出力する
論理積回路であることを特徴とする請求項３記載のクロ
ック同期はずれ検出回路。 - 【請求項５】 前記カウンタ手段は、一定時間毎に前記
論理演算出力を計数して計数値が所定値に達した時に同
期はずれを示す検出信号を生成するよう構成されている
ことを特徴とする請求項１〜４いずれか記載のクロック
同期はずれ検出回路。 - 【請求項６】 クロック信号をデータ信号の変化点で読
込む読込み手段と、この読込み手段の読込み結果を計数
するカウンタ手段とを含み、このカウンタ手段のカウン
ト結果により前記クロックの前記データに対する同期は
ずれを検出するようにしたことを特徴とするクロック同
期はずれ検出回路。 - 【請求項７】 前記クロック信号を約９０度遅延する遅
延器を更に含み、前記読込み手段はこの遅延クロック信
号を読込むようにしたことを特徴とする請求項６記載の
クロック同期はずれ検出回路。 - 【請求項８】 前記読込み手段は、前記遅延器による遅
延クロック信号をデター入力とし前記データ信号をクロ
ック入力とするフリップフロップであることを特徴とす
る請求項７記載のクロック同期はずれ検出回路。 - 【請求項９】 前記カウンタ手段は、一定時間毎に前記
読込み手段の出力を計数して計数値が所定値に達した時
に同期はずれを示す検出信号を生成するよう構成されて
いることを特徴とする請求項６〜８いずれか記載のクロ
ック同期はずれ検出回路。 - 【請求項１０】 前記カウンタ手段は、入力を一定時間
毎にカウントするカウンタと、このカウンタ値と前記所
定値とを比較する比較手段とを含み、この比較結果を同
期はずれ検出信号としたことを特徴とする請求項１〜９
いずれか記載のクロック同期はずれ検出回路。 - 【請求項１１】 前記カウンタを前記一定時間毎にリセ
ットするための手段を、更に含むことを特徴とする請求
項１０記載のクロック同期はずれ検出回路。 - 【請求項１２】 前記カウンタ手段は、入力を一定時間
毎にカウントして前記所定値に達した時に出力レベルが
遷移するカウンタと、前記カウンタの出力レベル遷移タ
イミングで所定レベルを取り込んで前記一定時間保持す
る第一のフリップフロップと、この第一のフリップフロ
ップの保持レベルを前記一定時間毎に取り込んで保持す
る第二のフリップフロップとを含み、この第二のフリッ
プフロップの保持出力を同期はずれ検出信号としたこと
を特徴とする請求項１〜９いずれか記載のクロック同期
はずれ検出回路。 - 【請求項１３】 前記カウンタと前記第一のフリップフ
ロップを前記一定時間毎にリセットするリセットパルス
を生成する手段を、更に含むことを特徴とする請求項１
２記載のクロック同期はずれ検出回路。 - 【請求項１４】 前記リセットパルスは、前記第二のフ
リップフロップのデータ取り込みタイミングパルスとし
ても使用されることを特徴とする請求項１３記載のクロ
ック同期はずれ検出回路。 - 【請求項１５】 前記データ取り込みタイミングパルス
を所定時間遅延して前記リセットパルスとして出力する
遅延手段を、更に含むことを特徴とする請求項１４記載
のクロック同期はずれ検出回路。 - 【請求項１６】 請求項〜１５いずれか記載のクロック
同期はずれ検出回路を含むことを特徴とする光受信装
置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001355446A JP3637014B2 (ja) | 2001-11-21 | 2001-11-21 | クロック同期はずれ検出回路及びそれを用いた光受信装置 |
| US10/300,526 US6891402B2 (en) | 2001-11-21 | 2002-11-21 | Clock's out-of-synchronism state detection circuit and optical receiving device using the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001355446A JP3637014B2 (ja) | 2001-11-21 | 2001-11-21 | クロック同期はずれ検出回路及びそれを用いた光受信装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003158511A true JP2003158511A (ja) | 2003-05-30 |
| JP3637014B2 JP3637014B2 (ja) | 2005-04-06 |
Family
ID=19167143
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001355446A Expired - Lifetime JP3637014B2 (ja) | 2001-11-21 | 2001-11-21 | クロック同期はずれ検出回路及びそれを用いた光受信装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6891402B2 (ja) |
| JP (1) | JP3637014B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007036712A (ja) * | 2005-07-27 | 2007-02-08 | Mitsubishi Electric Corp | 通信システムおよび通信方法ならびにその親局装置および子局装置 |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100468983C (zh) * | 2003-07-29 | 2009-03-11 | 鸿富锦精密工业（深圳）有限公司 | 改善信号传输过程中波形失真的***及方法 |
| TWI239141B (en) * | 2003-08-01 | 2005-09-01 | Hon Hai Prec Ind Co Ltd | System and method for improving waveform distortion in transferring signals |
| JP4452306B2 (ja) * | 2007-12-26 | 2010-04-21 | シャープ株式会社 | パルス信号遅延回路及びｌｅｄ駆動回路 |
| CN103384165B (zh) * | 2012-11-15 | 2016-06-01 | 上海斐讯数据通信技术有限公司 | 长发光检测电路 |
| JP2019192130A (ja) * | 2018-04-27 | 2019-10-31 | 株式会社メガチップス | クロック判定装置およびクロック判定方法 |
| CN117608909B (zh) * | 2024-01-22 | 2024-05-21 | 南京国兆光电科技有限公司 | 一种mipi数据线冲突逻辑检测电路 |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3781695A (en) * | 1972-05-04 | 1973-12-25 | Westinghouse Electric Corp | Digital phase-locked-loop |
| JPS6098727A (ja) | 1983-11-04 | 1985-06-01 | Mitsubishi Electric Corp | 同期はずれ検出回路 |
| JPS6387039A (ja) | 1986-09-30 | 1988-04-18 | Pioneer Electronic Corp | デイジタルｐｌｌ回路のロツク検出回路 |
| US4813005A (en) | 1987-06-24 | 1989-03-14 | Hewlett-Packard Company | Device for synchronizing the output pulses of a circuit with an input clock |
| JP2617575B2 (ja) | 1989-06-15 | 1997-06-04 | 富士通株式会社 | データ速度変換回路 |
| JPH0624356B2 (ja) * | 1989-12-21 | 1994-03-30 | 株式会社東芝 | データ転送方式 |
| JP2776334B2 (ja) | 1995-10-19 | 1998-07-16 | 日本電気株式会社 | 位相同期回路 |
| JP2970845B2 (ja) * | 1997-09-03 | 1999-11-02 | 日本電気株式会社 | ディジタルｄｌｌ回路 |
| JP2000278124A (ja) | 1999-03-26 | 2000-10-06 | Sanyo Electric Co Ltd | Ｐｌｌ回路 |
| JP3437802B2 (ja) * | 1999-08-10 | 2003-08-18 | 株式会社 沖マイクロデザイン | クロック制御回路とこれを用いた誤り訂正回路 |
| TW439363B (en) * | 2000-01-26 | 2001-06-07 | Via Tech Inc | Delay device using a phase lock circuit for calibrating and its calibrating method |
| JP2002124937A (ja) | 2000-10-16 | 2002-04-26 | Nec Corp | 同期はずれ検出回路 |
| JP3630092B2 (ja) | 2000-10-19 | 2005-03-16 | 日本電気株式会社 | 位相周波数比較回路 |
-
2001
- 2001-11-21 JP JP2001355446A patent/JP3637014B2/ja not_active Expired - Lifetime
-
2002
- 2002-11-21 US US10/300,526 patent/US6891402B2/en not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007036712A (ja) * | 2005-07-27 | 2007-02-08 | Mitsubishi Electric Corp | 通信システムおよび通信方法ならびにその親局装置および子局装置 |
| JP4723940B2 (ja) * | 2005-07-27 | 2011-07-13 | 三菱電機株式会社 | 通信システムおよび通信方法ならびにその親局装置および子局装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20030094974A1 (en) | 2003-05-22 |
| US6891402B2 (en) | 2005-05-10 |
| JP3637014B2 (ja) | 2005-04-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6008746A (en) | Method and apparatus for decoding noisy, intermittent data, such as manchester encoded data or the like | |
| JPH0831847B2 (ja) | ディジタル信号中継伝送装置 | |
| JP2003158511A (ja) | クロック同期はずれ検出回路及びそれを用いた光受信装置 | |
| US5627828A (en) | Method and circuit for detecting data collisions in communication network | |
| JP3659476B2 (ja) | 期間幅ウインド技法を用いる位相偏移キーイング復調器および復調方法 | |
| US6794945B2 (en) | PLL for clock recovery with initialization sequence | |
| US5825834A (en) | Fast response system implementing a sampling clock for extracting stable clock information from a serial data stream with defined jitter characeristics and method therefor | |
| US6825705B2 (en) | Clock signal generation circuit and audio data processing apparatus | |
| US4327442A (en) | Clock recovery device | |
| US7359468B2 (en) | Apparatus for synchronizing clock and data between two domains having unknown but coherent phase | |
| JPH08139711A (ja) | 非同期データの受信回路 | |
| KR100629519B1 (ko) | 간헐 데이터 패킷 수신용 클럭 발생 장치 및 방법 | |
| US6862332B2 (en) | Clock reproduction circuit | |
| US11392166B2 (en) | Clock skew detection and management | |
| JP3211283B2 (ja) | フィルター回路 | |
| JP4612235B2 (ja) | 非同期検出回路 | |
| KR0176139B1 (ko) | 비트 동기회로 | |
| JPS639785B2 (ja) | ||
| JP3024528B2 (ja) | タイミング乗換え回路 | |
| JP2667219B2 (ja) | 同期信号検出回路 | |
| JPS63202149A (ja) | 同期伝送方式 | |
| KR0120533B1 (ko) | 멀티플랙스 아날로그 콤퍼넌트(mac) 방식의 라인 동기검출회로 | |
| KR100278018B1 (ko) | 기준펄스동기카운터 | |
| JPH11195963A (ja) | デジタルフィルタ回路 | |
| JPH07118708B2 (ja) | バースト信号位相制御回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040430 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040511 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040628 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20041228 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050106 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 3637014 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080114 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090114 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100114 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110114 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110114 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120114 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130114 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130114 Year of fee payment: 8 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313115 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313115 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| EXPY | Cancellation because of completion of term |