JPS63202149A - 同期伝送方式 - Google Patents
同期伝送方式Info
- Publication number
- JPS63202149A JPS63202149A JP62034020A JP3402087A JPS63202149A JP S63202149 A JPS63202149 A JP S63202149A JP 62034020 A JP62034020 A JP 62034020A JP 3402087 A JP3402087 A JP 3402087A JP S63202149 A JPS63202149 A JP S63202149A
- Authority
- JP
- Japan
- Prior art keywords
- data
- circuit
- delay
- transmission
- dte
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005540 biological transmission Effects 0.000 title claims abstract description 64
- 230000011664 signaling Effects 0.000 claims abstract description 16
- 238000005259 measurement Methods 0.000 claims description 19
- 230000001360 synchronised effect Effects 0.000 claims description 17
- 238000000034 method Methods 0.000 claims description 10
- 230000000630 rising effect Effects 0.000 claims description 8
- 230000003111 delayed effect Effects 0.000 claims description 6
- 238000003708 edge detection Methods 0.000 claims description 5
- 238000001514 detection method Methods 0.000 claims description 4
- 238000010586 diagram Methods 0.000 description 7
- 230000000694 effects Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000011144 upstream manufacturing Methods 0.000 description 1
Landscapes
- Synchronisation In Digital Transmission Systems (AREA)
- Communication Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概 要〕
本願は、データ制御装置一端末装置間等におけるデータ
伝送の遅延時間を予め測定しておき、実際のデータをそ
の遅延時間だけクロックにより遅延補正して受信するこ
とにより受信データの誤り率を低（し高速データ伝送を
可能にする同期伝送方式を開示するものである。
伝送の遅延時間を予め測定しておき、実際のデータをそ
の遅延時間だけクロックにより遅延補正して受信するこ
とにより受信データの誤り率を低（し高速データ伝送を
可能にする同期伝送方式を開示するものである。
本発明は、同期伝送方式に関し、特に自動遅延設定が可
能な同期伝送方式に関するものである。
能な同期伝送方式に関するものである。
ＬＡＮにおけるデータ制御装置一端末装置間等のデータ
伝送は送受信間のデータズレを防ぐには、受信端のビッ
ト選択動作を送信端から伝送される信号の周期に合わせ
るという同期方式が必要である。
伝送は送受信間のデータズレを防ぐには、受信端のビッ
ト選択動作を送信端から伝送される信号の周期に合わせ
るという同期方式が必要である。
従来の同期伝送方式が第４図に示されており、Ｄ ＣＥ
（Ｄａｔａ Ｃｏｎｔｒｏｌ Ｅｑｕｉｐｍｅｎｔ）は
ＬＡＮにおけるノード装置等のデータ制御装置を示し、
ＤＴＰ（Ｄａｔａ Ｔｅｒｍｉｎａｌ ［Ｅｑｕｉｐｍ
ｅｎｔ）はデータ制御装置ＤＣＥとデータの送受信を行
う端末装置を示している。
（Ｄａｔａ Ｃｏｎｔｒｏｌ Ｅｑｕｉｐｍｅｎｔ）は
ＬＡＮにおけるノード装置等のデータ制御装置を示し、
ＤＴＰ（Ｄａｔａ Ｔｅｒｍｉｎａｌ ［Ｅｑｕｉｐｍ
ｅｎｔ）はデータ制御装置ＤＣＥとデータの送受信を行
う端末装置を示している。
データ制御装置ＤＣＨには、端末袋ｒＩＩＤＴＥとの伝
送同期をとるためのクロック信号源となる発振器２０と
、この発振器２０からのクロック信号ＣＫＳにより、例
えば上流のデータ制御装置（図示せず）からの受信デー
タを端末装置ＤＴＨに伝送するためのタイミングを調整
するためのＤ−ＦＦ （Ｄ型フリップフロップ）２１と
、データ制御装置ＤＣＥから端末装置ＤＴＥにデータ信
号ＲＤ及びクロック信号ＲＴ、ＳＴをそれぞれ送るため
のドライバー２２．２３及び２４と、端末装置ＤＴＥか
らのデータ信号ＳＤを受けるためのレシーバ−２５と、
クロック信号ＣＫＳにより受信データＳＤのタイミング
を調整するためのＤ−ＦＦ２６と、を儒えている。
送同期をとるためのクロック信号源となる発振器２０と
、この発振器２０からのクロック信号ＣＫＳにより、例
えば上流のデータ制御装置（図示せず）からの受信デー
タを端末装置ＤＴＨに伝送するためのタイミングを調整
するためのＤ−ＦＦ （Ｄ型フリップフロップ）２１と
、データ制御装置ＤＣＥから端末装置ＤＴＥにデータ信
号ＲＤ及びクロック信号ＲＴ、ＳＴをそれぞれ送るため
のドライバー２２．２３及び２４と、端末装置ＤＴＥか
らのデータ信号ＳＤを受けるためのレシーバ−２５と、
クロック信号ＣＫＳにより受信データＳＤのタイミング
を調整するためのＤ−ＦＦ２６と、を儒えている。
一方、端末装置ＤＴＥは、データ制御装置ＤＣＥからの
データ信号ＲＤ及びクロック信号ＲＴ。
データ信号ＲＤ及びクロック信号ＲＴ。
ＳＴを受けるレシーバ−３１，３２及び３３と、データ
制御装置ＤＣＥにデータ信号ＳＤを送るためのドライバ
ー３４と、受信クロック信号を反転するためのインバー
タ３５．３６と、データ制御値ｆｆＤｃＥからの受信デ
ータＲＤのタイミングを調整するＤ−ＦＦ３７と、デー
タ制御装置ＤＣＥへの送信データＳＤのタイミングを調
整するためのＤ−ＦＦ３８と、を備えている。
制御装置ＤＣＥにデータ信号ＳＤを送るためのドライバ
ー３４と、受信クロック信号を反転するためのインバー
タ３５．３６と、データ制御値ｆｆＤｃＥからの受信デ
ータＲＤのタイミングを調整するＤ−ＦＦ３７と、デー
タ制御装置ＤＣＥへの送信データＳＤのタイミングを調
整するためのＤ−ＦＦ３８と、を備えている。
この従来例における端末装置ＤＴＥからデータ制御装置
ＤＣＥへのデータ伝送の動作例を第５図に示すタイムチ
ャートを参照して以下に説明する。
ＤＣＥへのデータ伝送の動作例を第５図に示すタイムチ
ャートを参照して以下に説明する。
今、クロック信号ＣＫＳは装置内のドライバー及びレシ
ーバ−を構成するｒｃ遅延時間及び伝送路の遅延時間に
よりインバータ３６の出力信号は時間Ｔ’ｄｌだけ遅延
する。そして、端末装置ＤＴＥからデータ制御装置ＤＣ
Ｅへの送信データはＤ−ＦＦ３８の入力端子りに入力さ
れて来るが、この送信データはインバータ３６の出力パ
ルスの立ち上がり時点毎にサンプリングされてデータ制
御装置ＤＣＥ側へ送出される。
ーバ−を構成するｒｃ遅延時間及び伝送路の遅延時間に
よりインバータ３６の出力信号は時間Ｔ’ｄｌだけ遅延
する。そして、端末装置ＤＴＥからデータ制御装置ＤＣ
Ｅへの送信データはＤ−ＦＦ３８の入力端子りに入力さ
れて来るが、この送信データはインバータ３６の出力パ
ルスの立ち上がり時点毎にサンプリングされてデータ制
御装置ＤＣＥ側へ送出される。
データ制御値［ＤＣＨに送られて来るデータは、やはり
同様にして遅延時間Ｔｄ２だけ遅れてレシーバ−２５で
受信しＤ−ＦＦ２６でクロック信号ＣＫＳによってたた
かれ、送信データとして更に下流のデータ制御装置（図
示せず）に送られる。
同様にして遅延時間Ｔｄ２だけ遅れてレシーバ−２５で
受信しＤ−ＦＦ２６でクロック信号ＣＫＳによってたた
かれ、送信データとして更に下流のデータ制御装置（図
示せず）に送られる。
これは、データ制？１１装置ＤＣＥから端末装置ＤＴＥ
へのデータ送信についても同様に行われる。
へのデータ送信についても同様に行われる。
このような従来の同期伝送方式では、データ制御′ｊ装
置ＤＣＥ側のクロック信号ＳＴで端末装置ＤＴＥのデー
タを送出させるものであり、データ送出に際してデータ
の真ん中をサンプリングできるようにするため、インバ
ータ３６を用いてクロック（δ号ＳＴを反転させている
が、第５図からも分かるように、データ制御装置ＤＣＥ
側のクロック信号で端末装置ＤＴＰ側からのデータをサ
ンプリングするので受信データの真ん中でたたけなくな
ってしまい、極端な場合にはデータの切れ目でたたいて
しまうこともある。
置ＤＣＥ側のクロック信号ＳＴで端末装置ＤＴＥのデー
タを送出させるものであり、データ送出に際してデータ
の真ん中をサンプリングできるようにするため、インバ
ータ３６を用いてクロック（δ号ＳＴを反転させている
が、第５図からも分かるように、データ制御装置ＤＣＥ
側のクロック信号で端末装置ＤＴＰ側からのデータをサ
ンプリングするので受信データの真ん中でたたけなくな
ってしまい、極端な場合にはデータの切れ目でたたいて
しまうこともある。
このような場合には、受信データの一部が飛んでしまう
こととなり、かかる障害は高速伝送の場合には更に■い
確率で発生するという問題点があった。
こととなり、かかる障害は高速伝送の場合には更に■い
確率で発生するという問題点があった。
また、素子や伝送路による遅延時間は装置によってまち
まちであり、装置を組み立ててみなければわからないと
いう問題もある。
まちであり、装置を組み立ててみなければわからないと
いう問題もある。
従って、本発明の目的は、データ制御装置からのクロッ
ク信号を反転させて端末装置のデータ送信を行う同期伝
送方式において、受信データを常に真ん中でたたいて誤
り率の低い同期伝送を実現することにある。
ク信号を反転させて端末装置のデータ送信を行う同期伝
送方式において、受信データを常に真ん中でたたいて誤
り率の低い同期伝送を実現することにある。
第１図は上記の目的を達成するための本発明に係る同期
伝送方式の概念図を示したもので、１及び２は端末装置
ＤＴＥ側からの送信要求Ｒ３が無い時、データ送信モー
ドから遅延測定モードに切り替えられるモード切り替え
スイッチで、データ制御装置ＤＣＥ及び端末装置ＤＴＥ
にそれぞれ設けられている。データ制御装置ＤＣＨには
更に、遅延測定モード時に切り替えスイッチ１を介して
シグナリング信号を端末装置ＤＴＥ側に送出してから戻
ってくるまでの遅延時間を測定する遅延測定回路３と、
この遅延測定回路３から遅延時間が設定されその遅延時
間だけ遅れて送信回路３８からのデータを受信回路２６
に取り込ませる遅延図ｎ４と、とを備えている。
伝送方式の概念図を示したもので、１及び２は端末装置
ＤＴＥ側からの送信要求Ｒ３が無い時、データ送信モー
ドから遅延測定モードに切り替えられるモード切り替え
スイッチで、データ制御装置ＤＣＥ及び端末装置ＤＴＥ
にそれぞれ設けられている。データ制御装置ＤＣＨには
更に、遅延測定モード時に切り替えスイッチ１を介して
シグナリング信号を端末装置ＤＴＥ側に送出してから戻
ってくるまでの遅延時間を測定する遅延測定回路３と、
この遅延測定回路３から遅延時間が設定されその遅延時
間だけ遅れて送信回路３８からのデータを受信回路２６
に取り込ませる遅延図ｎ４と、とを備えている。
第１図において、スイッチｌ及び２は、端末装置ＤＴＥ
からデータ制御装置１ｆＤｃＥへのデータ送信要求Ｒ３
がないとき、データ送信モードから遅延測定モードに切
り替えられる。そして、データ制御装置ＤＣＨの遅延測
定回路３からは遅延測定のためのシグナリング信号が発
生されて端末装置ＤＴＨに送られる。このシグナリング
信号も端末装置ＤＴＥで反転されて遅延測定回路３に戻
って来るが、遅延測定回路３はシグナリング信号の送信
から受信までの遅延時間を測定して遅延回路４をその遅
延時間に設定する。このようにして遅延時間測定モード
は終了する。
からデータ制御装置１ｆＤｃＥへのデータ送信要求Ｒ３
がないとき、データ送信モードから遅延測定モードに切
り替えられる。そして、データ制御装置ＤＣＨの遅延測
定回路３からは遅延測定のためのシグナリング信号が発
生されて端末装置ＤＴＨに送られる。このシグナリング
信号も端末装置ＤＴＥで反転されて遅延測定回路３に戻
って来るが、遅延測定回路３はシグナリング信号の送信
から受信までの遅延時間を測定して遅延回路４をその遅
延時間に設定する。このようにして遅延時間測定モード
は終了する。
送信モードにおいては、データ制御装置ＤＣＥのクロッ
ク信号ＳＴを遅延回路４で当該設定時間だけ遅延させて
端末装置ＤＴＥからの送信データＳＤを受信回路２６で
受信するので、送信データＳＤの真ん中で受信タイミン
グをとることができる。
ク信号ＳＴを遅延回路４で当該設定時間だけ遅延させて
端末装置ＤＴＥからの送信データＳＤを受信回路２６で
受信するので、送信データＳＤの真ん中で受信タイミン
グをとることができる。
以下、本願発明に係る同期伝送方式の実施例を説明する
。
。
第２図は、第１図に概念的に示した本発明の同期伝送方
式の一実施例を示しており、第１図に示した遅延測定回
路３は、モード切り替え（これは送信要求Ｒ３によって
検知できる）後に付勢されてシグナリング信号を発生す
る発振器３１と、該シグナリング信号の立ち上がり検出
回路３２と、シグナリング信号が戻って来た時の立ち下
がり検出回路３３と、立ち上がり検出回路３２によって
クリアされるとともに立ち下がり検出回路３３によって
カウント終了するカウンタ３４と、このカウンタ３４の
カウント信号を与えるパルス発生器３５と、を含んでい
る。このパルス発生器３５のパルス周波数は発振器３１
から発生されるシグナリング信号のパルス周波数の例え
ば１０倍程度である。尚、第１図での送信回路３８及び
受信回路２６は第４図と同様にＤ−ＦＦで構成できる。
式の一実施例を示しており、第１図に示した遅延測定回
路３は、モード切り替え（これは送信要求Ｒ３によって
検知できる）後に付勢されてシグナリング信号を発生す
る発振器３１と、該シグナリング信号の立ち上がり検出
回路３２と、シグナリング信号が戻って来た時の立ち下
がり検出回路３３と、立ち上がり検出回路３２によって
クリアされるとともに立ち下がり検出回路３３によって
カウント終了するカウンタ３４と、このカウンタ３４の
カウント信号を与えるパルス発生器３５と、を含んでい
る。このパルス発生器３５のパルス周波数は発振器３１
から発生されるシグナリング信号のパルス周波数の例え
ば１０倍程度である。尚、第１図での送信回路３８及び
受信回路２６は第４図と同様にＤ−ＦＦで構成できる。
その他の部分は第４図に示した従来例と同様であるので
説明は省略する。
説明は省略する。
次に、この実施例の動作を第３図に示したタイムチャー
トを参照して説明する。尚、第３図の左側は遅延測定モ
ードを、右側はデータ送信モードに対するタイムチャー
トである。
トを参照して説明する。尚、第３図の左側は遅延測定モ
ードを、右側はデータ送信モードに対するタイムチャー
トである。
まず、遅延時間測定モードについて説明すると、このモ
ードは端末装置ＤＴＥからの送信要求Ｒ３が発生してい
ない（Ｌレベル）ときに実行される。
ードは端末装置ＤＴＥからの送信要求Ｒ３が発生してい
ない（Ｌレベル）ときに実行される。
即ち、送信要求Ｒ３がＬレベルのとき、データ制御装置
ＤＣＥ及び端末袋ＭＤＴ已にそれぞれ設けたモード切り
替えスイッチ１及び２はクロック信号又はデータ送信モ
ードのための接点Ｂ側から遅延時間測定モードのための
接点Ａの側に切り替えられる。このモード切り替え後に
発振器３１はシグナリング信号を発生する。これにより
、カウンタ３４はシグナリング信号の立ち上がり検出回
路３２によりクリアされ、パルス発生器３５からのパル
スを入力してカウントを開始する。
ＤＣＥ及び端末袋ＭＤＴ已にそれぞれ設けたモード切り
替えスイッチ１及び２はクロック信号又はデータ送信モ
ードのための接点Ｂ側から遅延時間測定モードのための
接点Ａの側に切り替えられる。このモード切り替え後に
発振器３１はシグナリング信号を発生する。これにより
、カウンタ３４はシグナリング信号の立ち上がり検出回
路３２によりクリアされ、パルス発生器３５からのパル
スを入力してカウントを開始する。
シダナリング信号はドライバー２４、伝送路、レシーバ
−３３、及びインバータ３６を経て第３図に示す遅延時
間Ｔｄｌを生ずるとともに、ドライバー３４、伝送路、
及びレシーバ−２５による遅延時間Ｔｄ２が生じ、’ｒ
ａ １ ＋Ｔｄ ２−Ｔｄ ３なる遅延時間が、シダナ
リング信号の立ち下がり（インバータ３６で反転される
ため）を回路３３で検出してカウンタ３４のカウントを
終了させるまでのカウント値として得られることとなる
。そして、このカウント値は遅延回路４にロードされる
。
−３３、及びインバータ３６を経て第３図に示す遅延時
間Ｔｄｌを生ずるとともに、ドライバー３４、伝送路、
及びレシーバ−２５による遅延時間Ｔｄ２が生じ、’ｒ
ａ １ ＋Ｔｄ ２−Ｔｄ ３なる遅延時間が、シダナ
リング信号の立ち下がり（インバータ３６で反転される
ため）を回路３３で検出してカウンタ３４のカウントを
終了させるまでのカウント値として得られることとなる
。そして、このカウント値は遅延回路４にロードされる
。
次に端末装置ＤＴＥから送信要求Ｒ３が発せられたとき
、スイッチ１及び２は接点Ｂの側に戻る。
、スイッチ１及び２は接点Ｂの側に戻る。
これにより、データ制御装置ＤＣＥの発振器２０からは
クロック信号ＳＴが端末装置ＤＴＨに対して送出され、
上述の如く時間Ｔｄｌだけ遅延されインバータ３６で反
転されて出力される。この反転クロック信号の立ち上が
りにより、送信用のデータＸがサンプリングされてデー
タ制御装置ＤＣＥへ送出され、上記の時間Ｔｄ２だけ遅
れてＤ−ＦＦ２６に入力される。従って、発振器２０の
クロック信号の成る立ち上がり時点から、送られて来た
データＳＤの対応する変化点までの遅延時間はＴｄ３と
なる。
クロック信号ＳＴが端末装置ＤＴＨに対して送出され、
上述の如く時間Ｔｄｌだけ遅延されインバータ３６で反
転されて出力される。この反転クロック信号の立ち上が
りにより、送信用のデータＸがサンプリングされてデー
タ制御装置ＤＣＥへ送出され、上記の時間Ｔｄ２だけ遅
れてＤ−ＦＦ２６に入力される。従って、発振器２０の
クロック信号の成る立ち上がり時点から、送られて来た
データＳＤの対応する変化点までの遅延時間はＴｄ３と
なる。
Ｄ−ＦＦ２６にデータが入力されると、クロック信号Ｓ
Ｔは遅延回路４で時間Ｔｄ３だけ遅延されて出力される
。
Ｔは遅延回路４で時間Ｔｄ３だけ遅延されて出力される
。
従って、端末装置ＤＴＨの送信データは遅延回路４を経
たクロック信号ＳＴの立ち上がり時点でたたかれので、
データの真ん中でサンプリングし受信することができる
こととなる。
たクロック信号ＳＴの立ち上がり時点でたたかれので、
データの真ん中でサンプリングし受信することができる
こととなる。
以上のように、本発明の同期伝送方式によれば、端末装
置から送信要求が無い時に、遅延測定回路からシダナリ
ング信号をデータ制御装置から端末装置を経て返信させ
ることにより伝送路及び素子による遅延時間を測定し、
この遅延時間を遅延回路に設定し、実際にデータ制御装
置側のクロック信号を反転させて端末装置から送信され
て来たデータをその遅延回路の出力によって受信するよ
うにしたので、受信データの真ん中で受信するタイミン
グをとることができ、データの欠損の無い正確なデータ
伝送が行えることとなり、高速伝送にも対応できるとい
う効果がある。
置から送信要求が無い時に、遅延測定回路からシダナリ
ング信号をデータ制御装置から端末装置を経て返信させ
ることにより伝送路及び素子による遅延時間を測定し、
この遅延時間を遅延回路に設定し、実際にデータ制御装
置側のクロック信号を反転させて端末装置から送信され
て来たデータをその遅延回路の出力によって受信するよ
うにしたので、受信データの真ん中で受信するタイミン
グをとることができ、データの欠損の無い正確なデータ
伝送が行えることとなり、高速伝送にも対応できるとい
う効果がある。
第１図は本発明に係る同期伝送方式の原理ブロック図、
第２図は本発明による同期伝送方式の一実施例を示すブ
ロック図、 第３図は本発明実施例の動作を示すタイムチャート図、 第４図は従来の同期伝送方式の一例を示す図、第５図は
第４図の従来例の動作を示すタイムチャート図、である
。 第１図及び第２図において、 ＤＣＥはデータ制御装置、 ＤＴＥは端末装置、 １．２はモード切り替えスイッチ、 ３は遅延測定回路、 ４は遅延回路、 ３８は送信回路、 ２６は受信回路、 Ｒ３は送信要求、 ＳＴはクロック（言分、 ＳＤは送信データ、をそれぞれ示す。 尚、図中、同一符号は同−又は相当部分を示す。
ロック図、 第３図は本発明実施例の動作を示すタイムチャート図、 第４図は従来の同期伝送方式の一例を示す図、第５図は
第４図の従来例の動作を示すタイムチャート図、である
。 第１図及び第２図において、 ＤＣＥはデータ制御装置、 ＤＴＥは端末装置、 １．２はモード切り替えスイッチ、 ３は遅延測定回路、 ４は遅延回路、 ３８は送信回路、 ２６は受信回路、 Ｒ３は送信要求、 ＳＴはクロック（言分、 ＳＤは送信データ、をそれぞれ示す。 尚、図中、同一符号は同−又は相当部分を示す。
Claims (2)
- （１）データ制御装置（ＤＣＥ）からのクロック信号を
反転させて端末装置（ＤＴＥ）の送信回路（３８）から
前記データ制御装置（ＤＣＥ）の受信回路（２６）へデ
ータ送信を行う同期伝送方式において、 前記端末装置（ＤＴＥ）側からの送信要求（ＲＳ）が無
い時、データ送信モードから遅延測定モードに切り替え
られるモード切り替えスイッチ（１、２）を前記データ
制御装置（ＤＣＥ）及び端末装置（ＤＴＥ）にそれぞれ
設け、 前記データ制御装置（ＤＣＥ）には更に、前記遅延測定
モード時に前記切り替えスイッチ（１）を介してシグナ
リング信号を前記端末装置（ＤＴＥ）側に送出してから
戻ってくるまでの遅延時間を測定する遅延測定回路（３
）と、該遅延測定回路（３）から前記遅延時間が設定さ
れて該遅延時間だけ遅れて前記受信回路（２６）に受信
データ（ＳＤ）を取り込ませる遅延回路（４）と、を設
けたことを特徴とする同期伝送方式。 - （２）前記遅延測定回路（３）が、前記モード切り替え
後に前記シグナリング信号を発生する発振器（３１）と
、該シグナリング信号の立ち上がり検出回路（３２）と
、前記シグナリング信号が戻って来た時の立ち下がり検
出回路（３３）と、前記立ち上がり検出回路（３２）に
よってクリアされるとともに前記立ち下がり検出回路（
３３）によってカウント終了するカウンタ（３４）と、
該カウンタ（３４）のカウント信号を与えるパルス発生
器（３５）と、を含んでいる特許請求の範囲第１項に記
載の同期伝送方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62034020A JPS63202149A (ja) | 1987-02-17 | 1987-02-17 | 同期伝送方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62034020A JPS63202149A (ja) | 1987-02-17 | 1987-02-17 | 同期伝送方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63202149A true JPS63202149A (ja) | 1988-08-22 |
Family
ID=12402701
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62034020A Pending JPS63202149A (ja) | 1987-02-17 | 1987-02-17 | 同期伝送方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63202149A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0484530A (ja) * | 1990-07-27 | 1992-03-17 | Mitsubishi Electric Corp | 信号伝送方法 |
| US6631142B2 (en) | 1999-03-17 | 2003-10-07 | Fujitsu Limited | Delay correction system for wireless telephone system |
| JP2005354540A (ja) * | 2004-06-11 | 2005-12-22 | Sony Corp | 無線通信装置及び無線通信方法、並びにコンピュータ・プログラム |
-
1987
- 1987-02-17 JP JP62034020A patent/JPS63202149A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0484530A (ja) * | 1990-07-27 | 1992-03-17 | Mitsubishi Electric Corp | 信号伝送方法 |
| JPH0728301B2 (ja) * | 1990-07-27 | 1995-03-29 | 三菱電機株式会社 | 信号伝送方法 |
| US6631142B2 (en) | 1999-03-17 | 2003-10-07 | Fujitsu Limited | Delay correction system for wireless telephone system |
| JP2005354540A (ja) * | 2004-06-11 | 2005-12-22 | Sony Corp | 無線通信装置及び無線通信方法、並びにコンピュータ・プログラム |
| JP4506295B2 (ja) * | 2004-06-11 | 2010-07-21 | ソニー株式会社 | 無線通信装置及び無線通信方法、並びにコンピュータ・プログラム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0688447B1 (en) | De-skewer for serial data bus | |
| Hartwich et al. | The configuration of the CAN bit timing | |
| KR101717407B1 (ko) | 링형 동기 네트워크 시스템 및 타임 슬레이브국 | |
| JP3357397B2 (ja) | ビットエラー率の測定の間のスリップ検出 | |
| JPH07112187B2 (ja) | デ−タブロツクのビツト同期化を保証する方法および装置 | |
| JP3520388B2 (ja) | データ受信装置、データ受信方法及び電子機器 | |
| JPH0738631B2 (ja) | フレーム同期確立方法 | |
| US7116739B1 (en) | Auto baud system and method and single pin communication interface | |
| JPS63202149A (ja) | 同期伝送方式 | |
| JPH08274766A (ja) | クロック回復外挿法 | |
| JP2003158511A (ja) | クロック同期はずれ検出回路及びそれを用いた光受信装置 | |
| JPS61245731A (ja) | 同期補正回路 | |
| JPH05161181A (ja) | 時刻同期方式 | |
| JPH04178047A (ja) | スキュー補償方式 | |
| JP2766838B2 (ja) | 時刻データ受信装置 | |
| JPH1127754A (ja) | リモコン受信装置 | |
| JP2762855B2 (ja) | フレーム同期保護回路 | |
| JP2747994B2 (ja) | 疑似ランダム信号同期回路 | |
| JPH0834457B2 (ja) | 同期式伝送システムの受信カウンタ位相同期回路 | |
| JP2678172B2 (ja) | 時刻データ受信装置および時刻修正装置 | |
| JP2766837B2 (ja) | 時刻データ送信装置 | |
| JPH0542209B2 (ja) | ||
| JP2558119B2 (ja) | 送受信回路 | |
| JPH0715419A (ja) | 機器の制御装置 | |
| JPH0738554A (ja) | バースト信号位相制御回路 |