JP2667219B2

JP2667219B2 - 同期信号検出回路

Info

Publication number: JP2667219B2
Application number: JP22098788A
Authority: JP
Inventors: 功川原; 佑一二宮; 正川島; 卓史岩本
Original assignee: Japan Broadcasting Corp; Matsushita Electric Industrial Co Ltd
Current assignee: Japan Broadcasting Corp; Panasonic Holdings Corp
Priority date: 1988-09-02
Filing date: 1988-09-02
Publication date: 1997-10-27
Anticipated expiration: 2012-10-27
Also published as: JPH0269035A

Description

【発明の詳細な説明】産業上の利用分野本発明は映像信号に同期信号を多量して伝送し、受信
側で再生処理する方式の映像信号再生装置における同期
信号検出回路に関するものである。

従来の技術従来の同期信号検出回路としては、例えば特開昭61−
261973号公報に示されている。

第９図はこの従来の同期信号検出回路のブロック図で
あり、第９図において１は入力信号、31は４クロック遅
延回路、32は１水平期間遅延回路、33、34はエクスクル
ーシブオア回路、35、38はアンド回路、36はアップダウ
ンカウンタ、37は２値化回路、39は14クロック検出回
路、40はクロック信号、41は出力である。第２図（イ）
はこの同期検出回路が対象とする垂直同期信号パターン
の一例であり、一定のレベルの信号が続いた後（t1の期
間）、４クロック毎にハイレベルまたはローレベルが所
定の回数繰り返され（t2の期間）、さらに16クロック幅
の一定信号（t3の期間）が続き、さらに極性を反転して
８クロックの幅の一定信号（t4の期間）が続くような２
値信号が１フレームに１回ある。

これらの信号は、１水平期間の遅延時間を以て極性が
反転している。

以上のように構成された従来の同期信号検出回路にお
いては、入力信号と４クロック遅延した信号との相関を
エクスクルーシブオア回路33で、入力信号と１水平期間
遅延した信号との相関をエクスクルーシブオア回路34で
検出し、この両者ともに相関のある場合にアップダウン
カウンタ36をカウントアップし、他の場合にはアップダ
ウンカウンタ36をカウントダウンさせる。入力信号の映
像信号に相当する部分ではアンド回路38の出力はほとん
ど「０」であり、アップダウンカウンタ36はほぼ「０」
となり、同期信号の第２図（t2）の部分でカウントアッ
プする。カウント値を２値化回路37にて２値化し、これ
が所定の値を超えた後の入力信号のエッジから同期信号
の基準タイミングを検出しようとするものである。

発明が解決しようとする課題従来例のような構成では、信号に混入したノイズの影
響を低減するため、アップダウンカウンタを用いて積分
動作と等価な処理を行なっていた。ノイズが多量に混入
した場合にはカウントアップする場合と、カウントダウ
ンする場合の差が小さくなり、ノイズが多く混入しても
同期信号が検出できるようにするためにはカウンタの２
値化の幅を広く設定する必要があった。しかし２値化の
幅を広く設定すればノイズによって同期信号以外の部分
を誤って同期信号としてしまう可能性があり逆にノイズ
に弱くなってしまうという、相反する問題点をもってい
た。

また従来例の構成では、４クロック間で信号の極性が
反転し、かつ１水平期間でも信号の極性が反転している
部分をもって同期信号パターンとしていたが、このよう
なパターンは、たとえば格子模様を適当にズーミングし
たような場合に瞬間的に現れる可能性がある。したがっ
て、４クロック間で信号の極性が反転し、かつ１水平期
間でも信号の極性が反転している期間の長さが、ある値
を超えたことをもって同期信号パターンとするだけでは
誤動作を招く恐れがあった。すなわち４クロック間で信
号の極性が反転し、かつ１水平期間でも信号の極性が反
転している期間の長さが多すぎた場合にも、同期信号パ
ターンであると誤って判断してしまうという課題を有し
ていた。

本発明は上記従来技術にもとづき、ノイズが相当混入
した場合においても良好な同期信号の検出が可能な同期
信号検出回路を簡素な構成で提供することを目的とす
る。

課題を解決するための手段本発明は、第１の時間間隔を隔てて相関を有する第１
のパターン信号および第２の時間間隔を隔てて相関を有
する第２のパターン信号からなる同期信号を含む２値入
力信号を入力とし、前記２値入力信号と前記２値入力信
号を前記第１の時間間隔で遅延させた信号との第１の相
関を検出する第１の相関検出回路と、前記２値入力信号
と前記２値入力信号を前記第２の時間間隔で遅延させた
信号との第２の相関を検出する第２の相関検出回路と、
前記第１の相関が検出される場合に計数動作を行なうカ
ウンタと、前記第１の相関が一定の時間以上検出されな
い場合に前記カウンタを所定の初期値に設定するカウン
タ初期値設定回路と、前記カウンタの計数出力が前記第
１のパターンの長さによって定まる所定の範囲内である
ことを検出する２値化回路と、前記２値化回路の出力を
遅延する遅延回路と、前記第２の相関検出回路の出力に
接続されたパターン検出回路と、前記遅延回路の出力と
前記パターン検出回路の出力の両者の論理積を検出する
論理回路を備えたことを特徴とする同期信号検出回路で
ある。

作用本発明は前記した構成により、入力信号を所定の第１
の時間だけ遅延させた信号相互の相関を検出し、相関が
あると判定された場合にカウンタを動作させる。相関が
無いと判定された期間ではカウンタを停止させる。さら
に長く相関が無いと判定された期間が続けば、カウンタ
を所定の初期値に設定する。カウンタの計数出力は２値
化回路で２値化され、遅延回路を介して論理回路に供給
される。このようにして同期信号の前半の特徴を検出す
る。一方第２の相関検出回路の出力はパターン検出回路
に供給され、同期信号パターンの後半部分を検出する。
従来例に示した同期信号パターンを例にとれば、４クロ
ック毎にハイレベルまたはローレベルが所定の回数繰り
返される部分を第１の相関検出回路、カウンタ、２値化
回路で検出する。後に続く16クロック幅の一定信号の部
分は第２相関検出回路、パターン検出回路によって検出
する。この両方の部分を検出することによって同期信号
の検出を行なうものである。ノイズ混入の少ないときは
同期信号の４クロック幅の矩形波パターンの繰り返し期
間中にカウンタのカウント値はほぼ一定の値を示す。多
少ノイズが混入したとしてもカウント値が若干少なくな
るだけである。カウンタ出力はノイズに対する多少のマ
ージンを設定して２値化し、これを遅延したものと同期
信号パターンの後半部分を検出した結果の両者から同期
信号の基準タイミングを検出する。繰り返しパターン終
了直前のカウンタのカウント値が所定の範囲内に入って
おり、かつその後、16クロック幅の一定信号の部分が所
定のクロック数以上検出された場合にのみ同期信号パタ
ーンであると判定する。

本発明では、同期信号パターンであるかどうかの判定
を、第１の繰り返しパターンの継続期間の長短の判定
と、その後に続く第２のパターンの基準パターンとの一
致の判定、の両者により行なっている。したがってノイ
ズが相当混入した場合、カウント値を２値化する範囲を
広くとっても第２のパターン判定の基準を比較的厳しく
設定しておけば同期信号以外の部分を誤って同期信号と
して検出してしまう確率を著しく小さくすることができ
る。第１のパターンは例えば144クロック程度の長さが
あり、一方第２のパターンは12クロック程度と比較的短
い。したがって、ノイズが相当量混入した場合には、第
１の繰り返しパターンをカウントしたカウント値は小さ
くなり、同期信号を検出しようとすれば２値化範囲を広
く設定する必要がある。一方、第２のパターンは期間が
短いので相当ノイズが混入した場合でもノイズの影響を
受けず、間欠的ではあるが、正しく検出できる場合があ
る。したがって第２のパターンを検出する際の基準とな
るしきい値は比較的厳しく設定することができる。すな
わち本発明によって、第１のパターンを検出するための
カウンタのカウント値を２値化する範囲を広くとり、第
２のパターン判定の基準を比較的厳しく設定しておくこ
とによって、正しく同期信号を検出する確率を高めた同
期信号検出回路を提供することができる。一般に同期信
号は常時検出されなくても、間欠的に検出された正しい
同期信号があればPLL技術によって同期状態を保つこと
ができる。したがってノイズが相当量混入した状態にお
いて、頻度は低くとも正しい同期信号が検出できること
は実用上、極めて有効である。

実施例第１図は本発明の第１の実施例における同期信号検出
回路のブロック図を示すものである。第１図において、
１は２値信号からなる入力信号、２は入力信号が４クロ
ック毎にハイレベルまたはローレベルを繰り返している
かどうかを判定する第１の相関検出回路で、この繰り返
しパターンを検出した場合に「１」、他の場合に「０」
なる２値信号を出力する。３はカウンタ、n2はカウンタ
２の初期値である。４は入力される信号の「０」の連続
を検出する第１ゼロ検出回路であり、検出するゼロの数
としてしきい値n1が設定される。５はカウンタ２の出力
を２値化する２値化回路で下限n3、上限n4の範囲を検出
して２値化する。６は遅延回路である。７は入力信号が
１水平期間の時間差をもって極性が反転しており、かつ
入力信号と入力信号に４クロックの遅延時間差をもたせ
た信号との間では極性の反転がないパターンを検出した
場合に「０」、他の場合に「１」を出力する第２相関検
出回路であ。８および９は、連続して「０」が続いた後
の立ち上がりエッジを検出するパターン検出回路であ
る。８は４と同様入力の「０」の連続を検出する第２ゼ
ロ検出回路であり、検出するゼロの数としてしきい値n5
が設定される。９はエッジ検出回路である。第２図
（イ）はこの同期検出回路が対象とする垂直同期信号パ
ターンの一例であり、一定のレベルの信号（t1の期間）
が続いた後、４クロック毎にハイレベルまたはローレベ
ルが所定の回数繰り返され（t2の期間）、さらに16クロ
ック幅の一定信号（t3の期間）が続き、さらに極性を反
転して８クロックの幅の一定信号（t4の期間）が続くよ
うな２値信号が１フレームに１回ある。これらの信号
は、１水平期間の遅延時間を以て極性が反転している。

以上のように構成されたこの実施例の同期信号検出回
路において、以下その動作を説明する。ここでは第２図
（イ）に示す同期信号を対象として説明する。

第１相関検出回路２は、入力信号１に含まれる同期信
号のt2の期間の部分を検出したとき「１」、検出しない
とき「０」を出力する。カウンタ３は第１相関検出回路
２の出力が「１」のとき計数動作を行い、第１相関検出
回路２の出力が「０」のときカウントを停止する。第１
相関検出回路２の出力の「０」が所定の期間以上続けば
第１ゼロ検出回路４はこれを検出してカウンタ３を初期
値n2に初期化する。２値化回路５はカウンタ３の出力が
下限n3、上限n4の範囲に入っているかどうかを検出す
る。同期信号パターンの後半の部分、t3の期間の部分は
第２相関検出回路７において検出される。すなわちこの
部分は遅延時間差４クロックでは極性が一致し、かつ一
水平期間の遅延時間差をもった信号間では極性が反転し
ていることに注目することにより検出できる。なお、第
１および第２の相関検出回路は第６図のような、遅延回
路、論理回路等による構成で実現できる。アンド回路29
を設けることにより、同期信号パターンの後半の部分
（t3の期間）の相関検出が可能となる。第２ゼロ検出回
路８は、第２相関検出回路の出力がn5クロック以上続い
たことを検出する。エッジ検出回路９は第２相関検出回
路の出力と第２ゼロ検出回路の出力の両者から、第２相
関検出回路の出力に連続して「０」が続いた後の立ち上
がりエッジを検出する。

以上を第２図を用いて説明する。第２図の（t1）の期
間中は、第１ゼロ検出回路４によって同期信号特有の相
関が無いものと判定され、カウンタ３は初期値n2に初期
化される。第２図（t2）の期間ではカウンタ３は計数動
作を行い、２値化回路５の出力は同図（ハ）に示すよう
に、４クロック毎反転の繰り返しパターンの後半部分で
「１」となる。一方、第２ゼロ検出回路８は第２図（t
3）の部分が所定のクロック数以上あることを検出し、
エッジ検出回路は同図Ｐ点を検出する。アンド回路10は
同図（ハ）を遅延回路６にて遅延して得られた同図
（ニ）とエッジ検出回路出力より同期信号の基準タイミ
ングであるＰ点を検出するものである。４クロック毎反
転の繰り返しパターンの部分が長すぎる場合、あるいは
短すぎた場合、２値化回路５の出力は「０」となる。ま
た（t3）の部分が長すぎた場合はエッジ部分Ｐ点のタイ
ミングと、遅延回路６の出力パルスのタイミングが一致
せず、誤った基準タイミングを発生することがない。

すなわち、第２図（t2）で表わされるような矩形波パ
ターンの連続が所定の範囲内であってしかもその後、第
２図（t3）部のように一定値の連続が所定のクロック数
の範囲であるような場合にのみ、同期信号であると判定
するものである。このように同期信号であるとの判定に
複数の条件を用いているので、映像信号の部分を誤って
同期信号と判定する確率を著しく小さくすることができ
る。第２図（t3）の部分は期間が短く、ノイズが相当混
入したとしても正しく検出できる場合がある。したがっ
て２値化回路５の２値化の範囲を広く設定し、第２図
（t3）の部分を検出する第２ゼロ検出回路８のしきい値
については比較的厳しく設定することによってノイズが
混入した場合でも同期信号を正しく検出できる同期信号
検出回路を提供することができる。

第３図は本実施例におけるカウンタ３の初期値n2と２
値化回路５の下限値n3、上限値n4の関係を示す図であ
る。カウンタが計数動作を行なうのは標準動作時にはほ
ぼ144クロックであるとし、ノイズに対するマージンを
考えて約＋31、−32クロック程度のマージンをもたせて
２値化するとすればカウンタ３の初期値が０の場合、カ
ウンタ３の出力が112〜175の範囲にあることが検出でき
ればよい。第３図（ａ）は、この状態、すなわち初期値
＝０、下限値n3＝112、上限値n4＝175を示している。こ
のような範囲を検出するための２値化回路は通常、第４
図のような論理回路によって実現できる。しかしカウン
タ３に設定する初期値を０とせず、ノイズマージンの幅
に合わせて特定の値とすることにより、より簡素な構成
でこの２値化を行なうことができる。すなわち、本実施
例の場合には、カウンタの初期値を16に設定し、ノイズ
マージンを＋31クロック、−32クロックとった場合、２
値化回路はカウンタ３の出力の下限が144−32＋16＝12
8、上限は144＋31＋16＝191すなわち128〜191の範囲が
検出できればよい。第３図（ｂ）は、この状態、すなわ
ち初期値＝16、下限値n3＝128、上限値n4＝191を示して
いる。カウンタ３が８ビットとすると、この範囲は２進
数表現すれば10000000〜10111111の範囲となるのでカウ
ンタの出力が128〜191の範囲に入っているかどうかの判
定はカウンタの最上位が「１」、かつ第２位が「０」で
あるかどうかの判定で可能となり、第５図のような回路
で実現でき、第４図の場合と比較して極めて簡単に実現
することができる。すなわちＮ、Ｍを整数として２値化
回路は、カウンタの計数出力値の下限が2^N・Ｍ（＝2⁶×
２＝128）、上限が2^N・（Ｍ＋１）−１（＝2⁶×３−１
＝191）の範囲を検出して２値化するよう構成し、カウ
ンタ初期値設定回路は、カウンタの初期値として、2^N・
Ｍ（＝128）なる値から同期信号パターンと認められる
任意のパターンが入力されたときの前記カウンタのカウ
ント値の最小値（＝112）を減算した値（＝16）を初期
値として設定することによって、２値化回路を極めて簡
単な構成とすることができる。なお、第２図（ロ）に示
す相関検出１の信号は第６図のような構成で得ることが
可能である。

第７図は本発明の実施例におけるパターン検出回路で
あり、同期式カウンタを用いて、第２ゼロ検出回路と、
エッジ検出回路を構成した例である。21は同期式カウン
タ、22はノット回路、23はアンド回路である。LD、PRは
初期値設定端子で端子LDが「１」のときに端子PRからカ
ウンタを初期値、たとえば「５」に設定する。TCはキャ
リー出力でカウント値が「15」に達した場合に「１」に
なる。端子EPはカウント制御端子でこの端子が「１」の
ときにカウント動作、「０」のときにカウント停止す
る。端子CKはクロック入力である。第８図はこの第２ゼ
ロ検出回路の動作を示した図である。入力（ａ）が
「１」のとき、カウンタ21は初期値「５」に設定され
る。入力（ａ）が「０」になったあと、１クロック遅れ
てカウント値（ｂ）は「５、６、７、８、・・・」とカ
ウントアップしていく。カウント値（ｂ）が「15」にな
るとキャリー出力TCは「１」になるが、これによってノ
ット回路22を介してカウント制御端子EPが「０」にな
り、カウント値は「15」の状態を保持する。このとき入
力（ａ）が「０」から「１」になると、カウント値
（ｂ）は１クロック遅れて「15」から「５」になり、そ
れに伴って、キャリー出力TCも「１」から「０」にな
る。したがって、入力（ａ）とキャリー出力TCの両者が
ともに「１」の期間は入力（ａ）が「０」から「１」に
なった直後の１クロック間のみとなり、第８図（ｄ）の
ような出力が得られる。すなわち（ｄ）は、入力（ａ）
において「０」が10個以上連続したあとの立ち上がりエ
ッジを捕らえて１クロック幅の同期基準パルスを出力す
ることになる。このように、第２ゼロ検出回路とエッジ
検出回路は同期式カウンタを用いて簡単に構成できる。

以上のようにこの実施例によれば、同期信号の第１の
部分である矩形波パターンの繰り返し部分が所定のクロ
ック数の範囲であることを検出する回路と、この矩形波
パターンに続く、所定のクロック数を有する第２の一定
値パターンの部分を検出する回路を設け、第１のパター
ンを検出するためのカウンタの初期値とこのカウンタの
出力を２値化する範囲と、第２のパターンを検出するた
めのしきい値とを適当に設定することにより、同期信号
以外の部分を誤って同期信号と判定する確率が低く、ま
たノイズが相当混入したような場合においても良好に同
期信号を検出し得る同期信号検出回路を簡単な構成で実
現することができる。

発明の効果以上説明したように、本発明によれば、同期信号以外
の部分を誤って同期信号と判定する確率が低く、またノ
イズが相当混入したような場合においても良好に同期信
号を検出し得る同期信号検出回路を提供することがで
き、その実用的効果は大きい。

【図面の簡単な説明】

第１図は本発明の実施例における同期信号検出回路のブ
ロック構成図、第２図は本発明の実施例における動作説
明図、第３図は本実施例におけるカウンタ３の初期値n2
と２値化回路５のしきい値n3,n4の関係図、第４図は従
来例における２値化回路構成図、第５図は本発明の実施
例における２値化回路の構成図、第６図は本発明の実施
例における第１および第２相関検出回路の構成図、第７
図は本発明の実施例におけるパターン検出回路の構成
図、第８図は第７図のパターン検出回路の動作説明図、
第９図は従来の同期信号検出回路の構成図である。１……入力信号、２、７……相関検出回路、３……カウ
ンタ、４、８……ゼロ検出回路、５……２値化回路、６
……遅延回路、９……エッジ検出回路、10、23、28、29
……アンド回路、11……出力、21……同期式カウンタ、
22……ノット回路、24……４クロック遅延回路、25……
１水平期間遅延回路、26、27……エクスクルーシブオア
回路。

───────────────────────────────────────────────────── フロントページの続き (72)発明者川島正東京都世田谷区砧１丁目10番11号日本放送協会放送技術研究所内 (72)発明者岩本卓史愛媛県松山市堀之内５日本放送協会松山放送局内

Claims

(57)【特許請求の範囲】

【請求項１】第１の時間間隔を隔てて相関を有する第１
のパターン信号および第２の時間間隔を隔てて相関を有
する第２のパターン信号からなる同期信号を含む２値入
力信号を入力とし、前記２値入力信号と前記２値入力信
号を前記第１の時間間隔で遅延させた信号との第１の相
関を検出する第１の相関検出回路と、前記２値入力信号
と前記２値入力信号を前記第２の時間間隔で遅延させた
信号との第２の相関を検出する第２の相関検出回路と、
前記第１の相関が検出される場合に計数動作を行なうカ
ウンタと、前記第１の相関が一定の時間以上検出されな
い場合に前記カウンタを所定の初期値に設定するカウン
タ初期値設定回路と、前記カウンタの計数出力が前記第
１のパターンの長さによって定まる所定の範囲内である
ことを検出する２値化回路と、前記２値化回路の出力を
遅延する遅延回路と、前記第２の相関検出回路の出力に
接続されたパターン検出回路と、前記遅延回路の出力と
前記パターン検出回路の出力の両者の論理積を検出する
論理回路とを備えたことを特徴とする同期信号検出回
路。
【請求項２】Ｍ、Ｎを整数として、２値化回路は、カウ
ンタの計数出力値の下限が、2^N・Ｍ、上限が2^N・（Ｍ＋
１）−１の範囲を検出して２値化するよう構成され、カ
ウンタ初期値設定回路は、前記カウンタの初期値設定値
として、2^N・Ｍなる値から同期信号の第１のパターン信
号と認められる信号が入力されたときの前記カウンタの
計数値の最小値を減算した値を設定するよう構成したこ
とを特徴とする請求項１記載の同期信号検出回路。