JP2003131637A

JP2003131637A - 表示装置の駆動回路

Info

Publication number: JP2003131637A
Application number: JP2001332106A
Authority: JP
Inventors: Toshiaki Ueda; 敏明植田
Original assignee: Renesas Semiconductor Manufacturing Co Ltd; Kansai Nippon Electric Co Ltd
Current assignee: Renesas Semiconductor Manufacturing Co Ltd; Kansai Nippon Electric Co Ltd
Priority date: 2001-10-30
Filing date: 2001-10-30
Publication date: 2003-05-09

Abstract

(57)【要約】【課題】ライン周期が長くなる静止画表示は、プリチ
ャージ後のアクティブ状態となる時間が動画表示より長
くなり、駆動回路の低消費電力化に対して改善の余地が
ある。【解決手段】ライン周期Ｔ１を制御レジスタ７０にて
カウントし、タイミング発生回路６０にてこのカウント
値に応じたプリチャージ期間Ｔ２に規制するタイミング
信号を生成し、スイッチ制御回路５０にて、このタイミ
ングで、出力回路１０のスイッチを制御する。動画表示
（ライン周期Ｔ１_ｄ）のとき、期間Ｔ２ _ｄに制御され、
静止画表示（ライン周期Ｔ１_Ｓ（＞Ｔ１_ｄ））のとき、
期間Ｔ２ _Ｓ（＞Ｔ２_ｄ）に制御される。また、データ信
号の上位２ビットに基づいて、タイミング発生回路６０
にて階調電圧レベルに応じたプリチャージ期間を規制す
るタイミング信号を生成し、スイッチ制御回路５０に
て、このタイミングで、出力回路１０のスイッチを制御
する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は表示装置の駆動回路
に関し、詳しくは、容量性負荷からなる表示パネルのデ
ータ線に階調電圧を供給する駆動回路に関する。

【０００２】

【従来の技術】液晶表示装置は、薄型、軽量、低電力と
いう特長から、携帯機器やノートパソコンなどの携帯端
末を始め様々な装置に用いられている。昨今の普及が目
覚しい携帯電話にも用いられており、急激な普及ととも
に携帯電話の液晶パネルのカラー化および大型化が進
み、それに伴い、省電力化の要求も強く、より低消費電
力の駆動回路が求められている。

【０００３】特開平１１−１１９７５０号公報には、省
電力化の要求に応えるために発明されたアクティブマト
リクス駆動方式を用いた液晶表示装置の駆動回路が開示
されている。上記公報に示されているように、一般に、
アクティブマトリクス駆動方式を用いた液晶表示装置の
液晶パネルは、透明な画素電極および薄膜トランジスタ
（ＴＦＴ）を配置した半導体基板と、面全体に１つの透
明な電極を形成した対向基板と、これら２枚の基板を対
向させて間に液晶を封入した構造からなり、スイッチン
グ機能を持つＴＦＴを制御することにより各画素電極に
所定の電圧を印加し、各画素電極と対向基板電極との間
の電位差により液晶の透過率を変化させて画像を表示す
るものである。半導体基板上には、各画素電極へ印加す
る階調電圧を送るデータ線と、ＴＦＴのスイッチング制
御信号（走査信号）を送る走査線とが配線されている。
各走査線にはパルス状の走査信号が走査線駆動回路より
送られ、走査線に印加された走査信号がハイレベルのと
き、データ線駆動回路よりその走査線につながるＴＦＴ
が全てオンとなり、そのときにデータ線に送られた階調
電圧が、オンとなったＴＦＴを介して画素電極に印加さ
れる。そして、走査信号がローレベルとなり、ＴＦＴが
オフ状態に変化すると、画素電極と対向基板電極との電
位差は、次の階調電圧が画素電極に印加されるまでの間
保持される。そして、各走査線に順次走査信号を送るこ
とにより、全ての画素電極に所定の階調電圧が印加さ
れ、フレーム周期で階調電圧の書き替えを行うことによ
り画像を表示することができる。

【０００４】上記公報に開示された発明は、データ線駆
動回路のドライバ部（以下、出力回路という）に、従来
オペアンプを用いていたのに対して、オペアンプを用い
ないものであり、上記公報に開示されているデータ線駆
動回路の出力回路を図３を参照して説明する。図におい
て、１０は出力回路で、共通ゲート電極を有する２つの
ＰチャネルＭＯＳトランジスタ１、２と２つのＮチャネ
ルＭＯＳトランジスタ１’、２’とが設けられている。
入力電圧Ｖ_inはスイッチＳＷ１を介してトランジスタ１
のソースに接続されるとともに、スイッチＳＷ１’を介
してトランジスタ１’のソースに接続され、トランジス
タ１のドレインおよびゲートはスイッチＳＷ２を介して
電源電圧Ｖ_ＳＳに接続されるとともに、トランジスタ
１’のドレインおよびゲートはスイッチＳＷ２’を介し
て電源電圧Ｖ_ＤＤ（＞Ｖ_ＳＳ）に接続される。トランジ
スタ２のソースおよびトランジスタ２’のソースはデー
タ線ＤＬに接続され、トランジスタ２のドレインはスイ
ッチＳＷ４を介して電源電圧Ｖ_ＳＳに接続されるととも
に、トランジスタ２’のドレインはスイッチＳＷ４’を
介して電源電圧Ｖ_ＤＤに接続される。またデータ線ＤＬ
はスイッチＳＷ３を介して電源電圧Ｖ_ＤＤに接続される
とともに、スイッチＳＷ３’を介して電源電圧Ｖ_ＳＳに
接続される。

【０００５】上述の出力回路１０を用いた従来の液晶表
示装置のデータ線駆動回路１００について、説明を簡明
にするために、データ線１本分を駆動するものとして、
図４を参照して説明する。データ線駆動回路１００は、
出力回路１０と、階調を示す、例えば、ｍ＝３ビットの
データ信号ＤＡ＝Ｄ３（上位側）、Ｄ２、Ｄ１（下位
側）に基づいて、表１に示すように、ｎ＝８（＝２の３
乗）階調の階調電圧Ｖ１〜Ｖ８（Ｖ１＞Ｖ８）のうちの
１つの階調電圧を出力回路１０に供給するＤ／Ａ変換回
路２０と、出力回路１０に含まれるスイッチを制御する
スイッチ制御回路３０と、スイッチ制御回路３０にタイ
ミング信号を供給するタイミング発生回路４０とを具備
している。

【０００６】

【表１】

【０００７】このデータ線駆動回路１００の動作を図５
を参照して説明する。尚、図５はライン周期Ｔ１：時刻
ｔ０〜ｔ３として２ライン周期を示し、第１ライン周期
Ｔ１ _１：時刻ｔ０_１〜ｔ３_１は、プリチャージ期間Ｔ
２：時刻ｔ０_１〜ｔ２_１に電源電圧Ｖ_ＤＤを出力後に、
階調電圧Ｖ１〜Ｖ４のうちの１つの階調電圧として、例
えばＶ２（実線）またはＶ４（点線）を出力し、第２ラ
イン周期Ｔ１_２：時刻ｔ０_２〜ｔ３_２は、プリチャージ
期間Ｔ２：時刻ｔ０_２〜ｔ２_２に電源電圧Ｖ_ＳＳを出力
後に、階調電圧Ｖ５〜Ｖ８のうちの１つの階調電圧とし
て、例えばＶ７（実線）またはＶ５（点線）を出力する
場合を例として示す。

【０００８】また、このデータ線駆動回路１００は、液
晶を交流で駆動するために、ライン周期毎にデータ線の
極性を反転し、同時に対向基板電極電位も変えるＨコモ
ン反転駆動法が用いられ、例えば全面に黒を書き込む場
合、データ信号ＤＡ＝“０００”に基づき、ある一ライ
ン周期の画素電極の電位がＶ１＝５Ｖであれば、対向基
板電極電位はＶ_ＣＯＭ＝１Ｖとなり、次のライン周期の
画素電極の電位がＶ８＝１Ｖであれば、対向基板電極電
位はＶ_ＣＯＭ＝５Ｖとなり、データ信号ＤＡ＝“００
０”に対する階調電圧は、正印加のときＶ１、負印加の
ときＶ８となるが、以下の動作説明では、第１ライン周
期Ｔ１_１と第２ライン周期Ｔ１_２とでデータ線の極性を
反転せず同一極性のライン周期として説明する。

【０００９】タイミング発生回路４０において、ライン
周期Ｔ１を規制するライン周期信号が内部生成され（図
５の（Ａ））、このライン周期信号の周期ごとに期間Ｔ
３：時刻ｔ０〜ｔ１をパルス波形とする第１タイミング
信号と、期間Ｔ２：時刻ｔ０〜ｔ２をパルス波形とする
第２タイミング信号とが生成され（図５の（Ｂ），
（Ｃ））、これらのタイミング信号がスイッチ制御回路
３０に供給される。また、スイッチ制御回路３０には、
データ信号ＤＡの上位１ビット信号Ｄ３が供給される。

【００１０】スイッチ制御回路３０において、第１タイ
ミング信号に基づいて、時刻ｔ０にスイッチＳＷ１（Ｓ
Ｗ１’）、ＳＷ２（ＳＷ２’）をそれぞれ、オフ、オ
ン、時刻ｔ１にスイッチＳＷ１（ＳＷ１’）、ＳＷ２
（ＳＷ２’）をそれぞれ、オン、オフに切替える制御信
号が生成される（図５の（Ｄ），（Ｅ））とともに、第
２タイミング信号に基づいて、時刻ｔ０にＳＷ４（ＳＷ
４’）をオフ、時刻ｔ２にスイッチＳＷ４（ＳＷ４’）
をオンに切替える制御信号が生成され（図５の
（Ｈ））、これらの制御信号が出力回路１０に供給され
る。また、スイッチ制御回路３０において、ビット信号
Ｄ３と第２タイミング信号に基づいて、Ｄ３＝“０”の
とき、スイッチＳＷ３を時刻ｔ０にオン、時刻ｔ２にオ
フ、Ｄ３＝“１”のとき、スイッチＳＷ３’を時刻ｔ０
にオン、時刻ｔ２にオフに切替える制御信号がそれぞれ
生成され（図５の（Ｆ），（Ｇ））、これらの制御信号
も出力回路１０に供給される。

【００１１】先ず、第１ライン周期Ｔ１_１に階調電圧Ｖ
２（実線）を出力し、第２ライン周期Ｔ１_２に階調電圧
Ｖ７（実線）を出力する場合について説明する。先ず、
第１ライン周期Ｔ１_１において、時刻ｔ０_１にて、デー
タ信号ＤＡ＝“００１”がＤ／Ａ変換回路２０に供給さ
れるとともに、データ信号ＤＡ＝“００１”の上位１ビ
ット信号Ｄ３＝“０”がスイッチ制御回路３０に供給さ
れる。また、タイミング発生回路４０から第１タイミン
グ信号および第２タイミング信号がスイッチ制御回路３
０に供給される。データ信号ＤＡ＝“００１”がＤ／Ａ
変換回路２０に供給されると、Ｄ／Ａ変換回路２０から
階調電圧Ｖ２が出力回路１０の入力電圧Ｖ_inとして出力
回路１０に供給される。ビット信号Ｄ３＝“０”、第１
タイミング信号および第２タイミング信号がスイッチ制
御回路３０に供給されると、スイッチ制御回路３０から
の制御信号により、出力回路１０は以下のように動作す
る。

【００１２】時刻ｔ０_１にて、スイッチＳＷ３、ＳＷ
３’、ＳＷ４（ＳＷ４’）が、それぞれ、オン、オフ、
オフとされ、プリチャージモードに入る（図５の
（Ｆ）、（Ｇ）、（Ｈ））。この結果、出力電圧Ｖ_out
は電圧Ｖ_ＤＤまで上昇する（図５の（Ｉ））。スイッチ
ＳＷ１（ＳＷ１’）、ＳＷ２（ＳＷ２’）は、時刻ｔ０
_１にて、それぞれ、オフ、オンとされ、時刻ｔ１_１に
て、それぞれ、オン、オフとされる（図５の（Ｄ）、
（Ｅ））。次に、時刻ｔ２_１にて、スイッチＳＷ３、Ｓ
Ｗ４（ＳＷ４’）は、それぞれ、オフ、オンとされ、プ
リチャージ期間Ｔ２からなるプリチャージモードは終了
する（図５の（Ｆ）、（Ｈ））。この状態において、ト
ランジスタ２がソースフォロワとして作用するので、出
力電圧Ｖ_outは、時刻ｔ２_１から所定時間後に入力電圧
Ｖ_in＝Ｖ２とほぼ等しくなり、この状態が時刻ｔ３_１ま
で維持される（図５の（Ｉ））。出力回路１０は、プリ
チャージモードに制御されているプリチャージ期間にお
いて、プリチャージ電流以外の動作電流が流れない回路
構成を有しているため、期間Ｔ１_１に出力回路１０にお
いて消費される電力は、プリチャージ期間Ｔ２において
は、出力電圧Ｖ_outが完全に電圧Ｖ_ＤＤまで達するとゼ
ロとなるが、出力回路１００がアクティブ状態（時刻ｔ
２ _１〜ｔ３_１）においては、出力電圧Ｖ_outが目的の出
力電圧Ｖ_outまで達した後も一定の電力を消費する（図
５の（Ｊ））。

【００１３】次に、第２ライン周期Ｔ１_２において、時
刻ｔ０_２にて、データ信号ＤＡ＝“１１０”がＤ／Ａ変
換回路２０に供給されるとともに、データ信号ＤＡ＝
“１１０”の上位１ビット信号Ｄ３＝“１”がスイッチ
制御回路３０に供給される。また、タイミング発生回路
４０から第１タイミング信号および第２タイミング信号
がスイッチ制御回路３０に供給される。データ信号ＤＡ
＝“１１０”がＤ／Ａ変換回路２０に供給されると、Ｄ
／Ａ変換回路２０から階調電圧Ｖ７が出力回路１０の入
力電圧Ｖinとして出力回路１０に供給される。ビット信
号Ｄ３＝“１”、第１タイミング信号および第２タイミ
ング信号がスイッチ制御回路３０に供給されると、スイ
ッチ制御回路３０からの制御信号により、出力回路１０
は以下のように動作する。

【００１４】時刻ｔ０_２（ｔ３_１）にて、スイッチＳＷ
３、ＳＷ３’、ＳＷ４（ＳＷ４’）が、それぞれ、オ
フ、オン、オフとされ、プリチャージモードに入る（図
５の（Ｆ）、（Ｇ）、（Ｈ））。この結果、出力電圧Ｖ
_outは電圧Ｖ_ＳＳまで低下する（図５の（Ｉ））。スイ
ッチＳＷ１（ＳＷ１’）、ＳＷ２（ＳＷ２’）は、時刻
ｔ０_２にて、それぞれ、オフ、オンとされ、時刻ｔ１_２
にて、それぞれ、オン、オフとされる（図５の（Ｄ）、
（Ｅ））。次に、時刻ｔ２_２にて、スイッチＳＷ３’、
ＳＷ４（ＳＷ４’）は、それぞれ、オフ、オンとされ、
プリチャージ期間Ｔ２からなるプリチャージモードは終
了する（図５の（Ｇ）、（Ｈ））。この状態において、
トランジスタ２’がソースフォロワとして作用するの
で、出力電圧Ｖ_outは、時刻ｔ２_２から所定時間後に入
力電圧Ｖ_in＝Ｖ７とほぼ等しくなる（図５の（Ｉ））。
期間Ｔ１_２に出力回路１０において消費される電力は、
プリチャージ期間Ｔ２においては、出力電圧Ｖ_outが完
全に電圧Ｖ_ＳＳまで達するとゼロとなるが、出力回路１
０がアクティブ状態（時刻ｔ２_２〜ｔ３_２）において
は、出力電圧Ｖ_outが目的の出力電圧Ｖ_outまで達した後
も一定の電力を消費する（図５の（Ｊ））。

【００１５】次に、第１ライン周期Ｔ１_１に階調電圧Ｖ
４（点線）を出力し、第２ライン周期Ｔ１_２に階調電圧
Ｖ５（点線）を出力する場合について説明する。先ず、
第１ライン周期Ｔ１_１において、時刻ｔ０_１にて、デー
タ信号ＤＡ＝“０１１”がＤ／Ａ変換回路２０に供給さ
れるとともに、データ信号ＤＡ＝“０１１”の上位１ビ
ット信号Ｄ３＝“０”がスイッチ制御回路３０に供給さ
れる。また、タイミング発生回路４０から第１タイミン
グ信号および第２タイミング信号がスイッチ制御回路３
０に供給される。データ信号ＤＡ＝“０１１”がＤ／Ａ
変換回路２０に供給されると、Ｄ／Ａ変換回路２０から
階調電圧Ｖ４が出力回路１０の入力電圧Ｖ_inとして出力
回路１０に供給される。ビット信号Ｄ３＝“０”、第１
タイミング信号および第２タイミング信号がスイッチ制
御回路３０に供給されると、スイッチ制御回路３０から
の制御信号により、出力回路１０は階調電圧Ｖ２のとき
と同様に動作し、出力電圧Ｖ_outは、時刻ｔ０_１〜ｔ２
_１のプリチャージ期間Ｔ２に電圧Ｖ_ＤＤとなり、時刻ｔ
２_１から所定時間後に入力電圧Ｖ_in＝Ｖ４とほぼ等しく
なる。時刻ｔ２_１から出力電圧Ｖ_outとして階調電圧Ｖ
４に到達するまでの所定時間は、階調電圧Ｖ２に到達す
るまでの所定時間より長い（図５の（Ｉ））。

【００１６】次に、第２ライン周期Ｔ１_２において、時
刻ｔ０_２にて、データ信号ＤＡ＝“１００”がＤ／Ａ変
換回路２０に供給されるとともに、データ信号ＤＡ＝
“１００”の上位１ビット信号Ｄ３＝“１”がスイッチ
制御回路３０に供給される。また、タイミング発生回路
４０から第１タイミング信号および第２タイミング信号
がスイッチ制御回路３０に供給される。データ信号ＤＡ
＝“１００”がＤ／Ａ変換回路２０に供給されると、Ｄ
／Ａ変換回路２０から階調電圧Ｖ５が出力回路１０の入
力電圧Ｖ_inとして出力回路１０に供給される。ビット信
号Ｄ３＝“１”、第１タイミング信号および第２タイミ
ング信号がスイッチ制御回路３０に供給されると、スイ
ッチ制御回路３０からの制御信号により、出力回路１０
は階調電圧Ｖ７のときと同様に動作し、出力電圧Ｖ_out
は、時刻ｔ０_２〜ｔ２_２のプリチャージ期間Ｔ２に電圧
Ｖ_ＳＳとなり、時刻ｔ２_２から所定時間後に入力電圧Ｖ
_in＝Ｖ５とほぼ等しくなる。時刻ｔ２_２から出力電圧Ｖ
_outとして階調電圧Ｖ５に到達するまでの所定時間は、
階調電圧Ｖ７に到達するまでの所定時間より長い（図５
の（Ｉ））。

【００１７】

【発明が解決しようとする課題】ところで、例えば、携
帯電話に用いられる液晶パネルは、待機状態のとき、通
常、静止画表示に設定され、各ライン周期は、動画表示
のときより長く設定される。データ線駆動回路１００の
場合、図５において、ライン周期Ｔ１_１、Ｔ１_２を、動
画表示のときライン周期Ｔ１_１＝Ｔ１_２＝Ｔ１_ｄ、静止
画表示のときライン周期Ｔ１_１＝Ｔ１_２＝Ｔ１_Ｓとする
と、タイミング発生回路４０でＴ１_ｄ＜Ｔ１_Ｓとなるラ
イン周期信号が内部生成されることになる。このとき、
タイミング発生回路４０で生成される第２タイミング信
号のパルス幅は、動画表示、静止画表示にかかわらず一
定幅に設定されており、各ライン周期におけるプリチャ
ージ期間は、動画表示、静止画表示にかかわらずプリチ
ャージ期間＝Ｔ２と一定である。そのため、静止画表示
のときのアクティブ状態となる時間Ｔ１_Ｓ−Ｔ２が動画
表示のときのアクティブ状態となる時間Ｔ１_ｄ−Ｔ２よ
り長くなり、図５（Ｊ）に示したように、その間も、電
力が消費されるので、より低消費電力の駆動回路が求め
られているのに対して改善の余地がある。また、プリチ
ャージ期間後、出力電圧Ｖ_outが目的の階調レベルに到
達するまでの時間は、プリチャージ電圧と階調電圧との
差が小さいほうが短いため、例えば、Ｖ_ＤＤに対して電
圧差が大きいＶ４より小さいＶ２のほうが短いため、目
的の階調レベルに到達した後のアクティブ状態の時間
は、プリチャージ電圧と階調電圧との差が小さいほうが
長くなり、この時間が長いとこの時間における消費電力
も大きくなり、より低消費電力の駆動回路が求められて
いるのに対して改善の余地がある。従って、本発明の目
的は、液晶表示装置の駆動回路の消費電力をより低減す
ることにある。

【００１８】

【課題を解決するための手段】本発明の表示装置の駆動
回路は、表示パネルのデータ線に対して、走査線のライ
ン周期ごとに、所定階調電圧を出力する出力回路を具備
した表示装置の駆動回路において、出力回路は、プリチ
ャージモードに制御されているプリチャージ期間におい
て、プリチャージ電流以外の動作電流が流れない回路構
成のプリチャージ機能を有し、前記プリチャージ期間の
長さが、前記ライン周期の長さに応じて制御されること
を特徴とする。上記の駆動回路において、前記プリチャ
ージ期間の長さが、さらに前記所定階調電圧のレベルに
応じた長さに制御されることを特徴とする。また、本発
明の表示装置の駆動回路は、表示パネルのデータ線に対
して、走査線のライン周期ごとに、プリチャージの後に
所定階調電圧を出力する表示装置の駆動回路において、
前記ライン周期をカウントする制御レジスタと、前記プ
リチャージの期間をこのカウント値に応じた長さに設定
するタイミング信号を生成するタイミング発生回路と、
このタイミング信号のタイミングに基づく制御信号を生
成するスイッチ制御回路と、この制御信号によりプリチ
ャージ期間が制御され、このプリチャージ期間におい
て、プリチャージ電流以外の動作電流が流れない回路構
成のプリチャージ機能を有し、前記所定階調電圧を出力
する出力回路とを具備したことを特徴とする。上記の駆
動回路において、前記タイミング信号が、前記所定階調
電圧の階調を示すｍビットの上位ｋ（２以上の整数）ビ
ットのデータ信号を前記タイミング発生回路に供給し
て、前記所定階調電圧のレベルに応じた長さに制御され
ることを特徴とする。

【００１９】

【発明の実施の形態】以下、本発明の一実施例の液晶表
示装置の駆動回路について、説明を簡明にするために、
データ線１本分を駆動するものとして、図１を参照して
説明する。尚、図４と同一のものは、同一符号を付し
て、その説明の一部を省略する。図において２００はデ
ータ線駆動回路で、図４に示したものと同一の出力回路
１０およびＤ／Ａ変換回路２０と、出力回路１０に含ま
れるスイッチを制御するスイッチ制御回路５０と、スイ
ッチ制御回路５０にタイミング信号を供給するタイミン
グ発生回路６０と、ライン周期信号の周期をカウント
し、そのカウント値を蓄えタイミング発生回路６０に供
給する制御レジスタ７０とを具備している。

【００２０】このデータ線駆動回路２００の動作を図２
を参照して説明する。尚、図２には、図５の第１ライン
周期Ｔ１_１：時刻ｔ０_１〜ｔ３_１に対応するものとし
て、図２の（１）に動画表示のときのライン周期Ｔ１_ｄ
を示し、図２の（２）に静止画表示のときのライン周期
Ｔ１_Ｓを示す。ライン周期Ｔ１_ｄは、プリチャージ期間
Ｔ２_ｄ１：時刻ｔ０_ｄ〜ｔ２_ｄ１に電源電圧Ｖ_ＤＤを出
力後に、階調電圧Ｖ１〜Ｖ２のうちの１つの階調電圧と
して、例えばＶ２（実線）を出力し、プリチャージ期間
Ｔ２_ｄ２：時刻ｔ０_ｄ〜ｔ２_ｄ２に電源電圧Ｖ_ＤＤを出
力後に、階調電圧Ｖ３〜Ｖ４のうちの１つの階調電圧と
して、例えばＶ４（点線）を出力する場合を例として示
す。ライン周期Ｔ１_Ｓは、プリチャージ期間Ｔ２_Ｓ１：
時刻ｔ０_Ｓ〜ｔ２_Ｓ１に電源電圧Ｖ_ＤＤを出力後に、階
調電圧Ｖ１〜Ｖ２のうちの１つの階調電圧として、例え
ばＶ２（実線）を出力し、プリチャージ期間Ｔ２_Ｓ２：
時刻ｔ０_Ｓ〜ｔ２_Ｓ２に電源電圧Ｖ_ＤＤを出力後に、階
調電圧Ｖ３〜Ｖ４のうちの１つの階調電圧として、例え
ばＶ４（点線）を出力する場合を例として示す。

【００２１】尚、図５の第２ライン周期Ｔ１_２：時刻ｔ
０_２〜ｔ３_２に対応するものとして、階調電圧Ｖ５〜Ｖ
８を出力する場合の例は、第１ライン周期Ｔ１_１に対応
するものに準じるので図２での図示および説明を省略す
る。また、本実施例における第１タイミング信号に基づ
くＳＷ１（ＳＷ１’）、ＳＷ２（ＳＷ２’）の動作は、
従来技術で説明した動作と同様であり、図５の（Ｂ）、
（Ｄ）、（Ｅ）に対応する図２での図示およびその説明
を省略する。また、第２タイミング信号に基づくＳＷ３
（ＳＷ３’）、ＳＷ４（ＳＷ４’）の動作も、従来技術
で説明した動作に準じるので、図５の（Ｃ）に対応する
図は、図２で図示するが、（Ｆ）、（Ｇ）、（Ｈ）に対
応する図２での図示およびその説明は省略する。

【００２２】先ず、動画表示のときのライン周期Ｔ１_ｄ
について説明する。制御レジスタ７０において、動画表
示のときのライン周期Ｔ１_ｄを規制するライン周期信号
が供給される（図２の（１）の（Ａ））と、ライン周期
Ｔ１_ｄがカウントされ、そのカウント数が記憶され、そ
のカウント信号がタイミング発生回路６０に供給され
る。また、タイミング発生回路６０には、データ信号Ｄ
Ａの上位ｋ＝２ビット信号Ｄ３、Ｄ２が供給される。

【００２３】タイミング発生回路６０において、カウン
ト信号の周期ごとに、期間Ｔ３：時刻ｔ０〜ｔ１をパル
ス波形とする第１タイミング信号が生成されるととも
に、カウント信号に基づき、期間Ｔ２_ｄ：時刻ｔ０_ｄ〜
ｔ２_ｄをパルス波形とする第２タイミング信号が生成さ
れる。ここで、第２タイミング信号としては、２ビット
信号Ｄ３、Ｄ２に基づき、表２に示すように、期間Ｔ２
_ｄ１：時刻ｔ０_ｄ〜ｔ２ _ｄ１をパルス波形とする第２
（１）タイミング信号、または、期間Ｔ２_ｄ２：時刻ｔ
０_ｄ〜ｔ２_ｄ２をパルス波形とする第２（２）タイミン
グ信号が生成される（図２の（１）の（Ｃ））。そし
て、これらのタイミング信号がスイッチ制御回路５０に
供給される。また、スイッチ制御回路５０には、データ
信号ＤＡの上位１ビット信号Ｄ３が供給される。

【００２４】

【表２】

【００２５】スイッチ制御回路５０において、第１タイ
ミング信号に基づいて、従来技術欄で説明したのと同様
に、スイッチＳＷ１（ＳＷ１’）、ＳＷ２（ＳＷ２’）
を切替える制御信号がそれぞれ生成され、これらの制御
信号が出力回路１０に供給される。また、スイッチ制御
回路５０において、第２（１）タイミング信号のタイミ
ング、または、第２（２）タイミング信号のタイミング
で、ビット信号Ｄ３に基づいて、従来技術欄で説明した
のに準じて、スイッチＳＷ３（ＳＷ３’）、ＳＷ４（Ｓ
Ｗ４’）を切替える制御信号がそれぞれ生成され、これ
らの制御信号が出力回路１０に供給される。

【００２６】次に、動画表示のときのライン周期Ｔ１_ｄ
において、先ず、階調電圧Ｖ２（実線）を出力する場合
について説明する。時刻ｔ０_ｄにて、データ信号ＤＡ＝
“００１”がＤ／Ａ変換回路２０に供給されるととも
に、データ信号ＤＡの上位２ビット信号Ｄ３、Ｄ２＝
“００”がタイミング発生回路６０に供給され、上位１
ビット信号Ｄ３＝“０”がスイッチ制御回路５０に供給
される。また、制御レジスタ７０からタイミング発生回
路６０に、動画表示のときのライン周期Ｔ１_ｄのカウン
ト信号が供給される。そして、タイミング発生回路６０
からスイッチ制御回路５０に、第１タイミング信号が供
給されるとともに、２ビット信号Ｄ３、Ｄ２＝“００”
とカウント信号に基づき、期間Ｔ２_ｄ１：時刻ｔ０_ｄ〜
ｔ２_ｄ１をパルス波形とする第２（１）タイミング信号
が供給される（図２の（１）の（Ｃ）の実線）。データ
信号ＤＡ＝“００１”がＤ／Ａ変換回路２０に供給され
ると、Ｄ／Ａ変換回路２０から階調電圧Ｖ２が出力回路
１０の入力電圧Ｖ_inとして出力回路１０に供給される。
上位１ビット信号Ｄ３＝“０”、第１タイミング信号お
よび第２（１）タイミング信号がスイッチ制御回路５０
に供給されると、スイッチ制御回路５０からの制御信号
により、出力回路１０は従来技術欄で説明したのに準じ
て動作し、出力電圧Ｖ_outは、時刻ｔ０_ｄ〜ｔ２_ｄ１の
プリチャージ期間Ｔ２_ｄ１に電圧Ｖ_ＤＤとなり、時刻ｔ
２_ｄ１から所定時間後に入力電圧Ｖ_in＝Ｖ２とほぼ等し
くなる（図２の（１）の（Ｉ）の実線）。

【００２７】次に、階調電圧Ｖ４（点線）を出力する場
合について説明する。時刻ｔ０_ｄにて、データ信号ＤＡ
＝“０１１”がＤ／Ａ変換回路２０に供給されるととも
に、データ信号ＤＡの上位２ビット信号Ｄ３、Ｄ２＝
“０１”がタイミング発生回路６０に供給され、上位１
ビット信号Ｄ３＝“０”がスイッチ制御回路５０に供給
される。また、制御レジスタ７０からタイミング発生回
路６０に、動画表示のときのライン周期Ｔ１_ｄのカウン
ト信号が供給される。そして、タイミング発生回路６０
からスイッチ制御回路５０に、第１タイミング信号が供
給されるとともに、２ビット信号Ｄ３、Ｄ２＝“０１”
とカウント信号に基づき、期間Ｔ２_ｄ２：時刻ｔ０_ｄ〜
ｔ２_ｄ２をパルス波形とする第２（２）タイミング信号
が供給される（図２の（１）の（Ｃ）の点線）。データ
信号ＤＡ＝“０１１”がＤ／Ａ変換回路２０に供給され
ると、Ｄ／Ａ変換回路２０から階調電圧Ｖ４が出力回路
１０の入力電圧Ｖ_inとして出力回路１０に供給される。
上位１ビット信号Ｄ３＝“０”、第１タイミング信号お
よび第２（２）タイミング信号がスイッチ制御回路５０
に供給されると、スイッチ制御回路５０からの制御信号
により、出力回路１０は従来技術欄で説明したのに準じ
て動作し、出力電圧Ｖ_outは、時刻ｔ０_ｄ〜ｔ２_ｄ２の
プリチャージ期間Ｔ２_ｄ２に電圧Ｖ_ＤＤとなり、時刻ｔ
２_ｄ２から所定時間後に入力電圧Ｖ_in＝Ｖ４とほぼ等し
くなる（図２の（１）の（Ｉ）の点線）。

【００２８】次に、静止画表示のときのライン周期Ｔ１
_Ｓについて説明する。制御レジスタ７０において、静止
画表示のときのライン周期Ｔ１_Ｓを規制するライン周期
信号が供給される（図２の（２）の（Ａ））と、ライン
周期Ｔ１_Ｓがカウントされ、そのカウント数が記憶さ
れ、そのカウント信号がタイミング発生回路６０に供給
される。また、タイミング発生回路６０には、データ信
号ＤＡの上位ｋ＝２ビット信号Ｄ３、Ｄ２が供給され
る。

【００２９】タイミング発生回路６０において、カウン
ト信号の周期ごとに、期間Ｔ３：時刻ｔ０〜ｔ１をパル
ス波形とする第１タイミング信号が生成されるととも
に、カウント信号に基づき、期間Ｔ２_Ｓ：時刻ｔ０_Ｓ〜
ｔ２_Ｓをパルス波形とする第２タイミング信号が生成さ
れる。ここで、第２タイミング信号としては、２ビット
信号Ｄ３、Ｄ２に基づき、表２に示すように、期間Ｔ２
_Ｓ１：時刻ｔ０_Ｓ〜ｔ２ _Ｓ１をパルス波形とする第２
（１）タイミング信号、または、期間Ｔ２_Ｓ２：時刻ｔ
０_Ｓ〜ｔ２_Ｓ２をパルス波形とする第２（２）タイミン
グ信号が生成される（図２の（２）の（Ｃ））。そし
て、これらのタイミング信号がスイッチ制御回路５０に
供給される。また、スイッチ制御回路５０には、データ
信号ＤＡの上位１ビット信号Ｄ３が供給される。

【００３０】スイッチ制御回路５０において、第１タイ
ミング信号に基づいて、従来技術欄で説明したのと同様
に、スイッチＳＷ１（ＳＷ１’）、ＳＷ２（ＳＷ２’）
を切替える制御信号がそれぞれ生成され、これらの制御
信号が出力回路１０に供給される。また、スイッチ制御
回路５０において、第２（１）タイミング信号のタイミ
ング、または、第２（２）タイミング信号のタイミング
で、ビット信号Ｄ３に基づいて、従来技術欄で説明した
のに準じて、スイッチＳＷ３（ＳＷ３’）、ＳＷ４（Ｓ
Ｗ４’）を切替える制御信号がそれぞれ生成され、これ
らの制御信号が出力回路１０に供給される。

【００３１】次に、静止画表示のときのライン周期Ｔ１
_Ｓにおいて、先ず、階調電圧Ｖ２（実線）を出力する場
合について説明する。時刻ｔ０_Ｓにて、データ信号ＤＡ
＝“００１”がＤ／Ａ変換回路２０に供給されるととも
に、データ信号ＤＡの上位２ビット信号Ｄ３、Ｄ２＝
“００”がタイミング発生回路６０に供給され、上位１
ビット信号Ｄ３＝“０”がスイッチ制御回路５０に供給
される。また、制御レジスタ７０からタイミング発生回
路６０に、静止画表示のときのライン周期Ｔ１_Ｓのカウ
ント信号が供給される。そして、タイミング発生回路６
０からスイッチ制御回路５０に、第１タイミング信号が
供給されるとともに、２ビット信号Ｄ３、Ｄ２＝“０
０”とカウント信号に基づき、期間Ｔ２_Ｓ１：時刻ｔ０
_Ｓ〜ｔ２_Ｓ１をパルス波形とする第２（１）タイミング
信号が供給される（図２の（２）の（Ｃ）の実線）。デ
ータ信号ＤＡ＝“００１”がＤ／Ａ変換回路２０に供給
されると、Ｄ／Ａ変換回路２０から階調電圧Ｖ２が出力
回路１０の入力電圧Ｖ_inとして出力回路１０に供給され
る。上位１ビット信号Ｄ３＝“０”、第１タイミング信
号および第２（１）タイミング信号がスイッチ制御回路
５０に供給されると、スイッチ制御回路５０からの制御
信号により、出力回路１０は従来技術欄で説明したのに
準じて動作し、出力電圧Ｖ_outは、時刻ｔ０_Ｓ〜ｔ２
_Ｓ１のプリチャージ期間Ｔ２_Ｓ１に電圧Ｖ_ＤＤとなり、
時刻ｔ２_Ｓ１から所定時間後に入力電圧Ｖ_in＝Ｖ２とほ
ぼ等しくなる。（図２の（２）の（Ｉ）の実線）。

【００３２】次に、階調電圧Ｖ４（点線）を出力する場
合について説明する。時刻ｔ０_Ｓにて、データ信号ＤＡ
＝“０１１”がＤ／Ａ変換回路２０に供給されるととも
に、データ信号ＤＡの上位２ビット信号Ｄ３、Ｄ２＝
“０１”がスイッチ制御回路５０に供給され、上位１ビ
ット信号Ｄ３＝“０”がスイッチ制御回路５０に供給さ
れる。また、制御レジスタ７０からタイミング発生回路
６０に、静止画表示のときのライン周期Ｔ１_Ｓのカウン
ト信号が供給される。そして、タイミング発生回路６０
からスイッチ制御回路５０に、第１タイミング信号が供
給されるとともに、２ビット信号Ｄ３、Ｄ２＝“０１”
とカウント信号に基づき、期間Ｔ２_Ｓ２：時刻ｔ０_Ｓ〜
ｔ２_Ｓ２をパルス波形とする第２（２）タイミング信号
が供給される（図２の（２）の（Ｃ）の点線）。データ
信号ＤＡ＝“０１１”がＤ／Ａ変換回路２０に供給され
ると、Ｄ／Ａ変換回路２０から階調電圧Ｖ４が出力回路
１０の入力電圧Ｖ_inとして出力回路１０に供給される。
上位１ビット信号Ｄ３＝“０”、第１タイミング信号お
よび第２（２）タイミング信号がスイッチ制御回路５０
に供給されると、スイッチ制御回路５０からの制御信号
により、出力回路１０は従来技術欄で説明したのに準じ
て動作し、出力電圧Ｖ_outは、時刻ｔ０_Ｓ〜ｔ２_Ｓ２の
プリチャージ期間Ｔ２_Ｓ２に電圧Ｖ_ＤＤとなり、時刻ｔ
２_Ｓ２から所定時間後に入力電圧Ｖ_in＝Ｖ４とほぼ等し
くなる（図２の（２）の（Ｉ）の点線）。

【００３３】以上に説明したように、ライン周期の長さ
に応じて、また、さらに、階調電圧のレベルに応じて、
プリチャージ期間の長さを制御するので、ライン周期に
おけるアクティブ状態の期間を短くでき、より低消費電
力の駆動回路を提供することができる。尚、上記実施例
において、出力回路をＭＯＳトランジスタで構成した場
合について説明したが、他のゲート絶縁型トランジスタ
で構成しても同様の作用と効果を得ることができる。ま
た、出力回路は、図３に示した回路に限定されることな
く、プリチャージ機能を有し、プリチャージモードに制
御されているプリチャージ期間において、プリチャージ
電流以外の動作電流が流れないものであれば、本発明の
駆動回路に使用することができる。また駆動回路は、液
晶パネル以外の容量性負荷からなる表示パネルのデータ
線に階調電圧を供給する駆動回路にも用いることができ
る。

【００３４】

【発明の効果】以上説明したように本発明によれば、プ
リチャージ期間をライン周期の長さに応じて制御して、
出力回路のアクティブ状態を必要最低限の長さにするこ
とにより、消費電力を低減できる。また、さらに、プリ
チャージ期間を階調電圧のレベルに応じて制御して、出
力回路のアクティブ状態を必要最低限の長さにすること
により、さらに消費電力を低減できる。

【図面の簡単な説明】

【図１】本発明の一実施例の液晶表示装置の駆動回路
を示すブロック図。

【図２】図１の駆動回路の回路動作を示すタイミング
図。

【図３】液晶表示装置の駆動回路に用いられる出力回
路を示す回路図。

【図４】図３の出力回路を用いた従来の液晶表示装置
の駆動回路を示すブロック図。

【図５】図４の駆動回路の回路動作を示すタイミング
図。

【符号の説明】１０出力回路２０Ｄ／Ａ変換回路５０スイッチ制御回路６０タイミング発生回路７０制御レジスタ

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁷ 識別記号ＦＩテーマコート゛(参考）Ｇ０９Ｇ 3/20 ６２３Ｇ０９Ｇ 3/20 ６２３Ｂ６４１６４１Ｃ６６０６６０ＵＦターム(参考） 2H093 NA51 NB14 NC02 NC11 NC16 NC24 NC34 ND39 5C006 AA01 AA02 AA16 AC21 AF42 AF45 AF51 AF52 AF53 AF69 AF71 AF83 BB15 BC03 BC12 FA47 5C080 AA10 BB05 DD26 EE19 FF11 JJ02 JJ03 JJ04 KK07

Claims

【特許請求の範囲】

【請求項１】表示パネルのデータ線に対して、走査線の
ライン周期ごとに、所定階調電圧を出力する出力回路を
具備した表示装置の駆動回路において、出力回路は、プリチャージモードに制御されているプリ
チャージ期間において、プリチャージ電流以外の動作電
流が流れない回路構成のプリチャージ機能を有し、前記
プリチャージ期間の長さが、前記ライン周期の長さに応
じて制御されることを特徴とする駆動回路。
【請求項２】前記プリチャージ期間の長さが、さらに前
記所定階調電圧のレベルに応じた長さに制御されること
を特徴とする請求項１記載の駆動回路。
【請求項３】表示パネルのデータ線に対して、走査線の
ライン周期ごとに、プリチャージの後に所定階調電圧を
出力する表示装置の駆動回路において、前記ライン周期をカウントする制御レジスタと、前記プリチャージの期間をこのカウント値に応じた長さ
に設定するタイミング信号を生成するタイミング発生回
路と、このタイミング信号のタイミングに基づく制御信号を生
成するスイッチ制御回路とこの制御信号によりプリチャ
ージ期間が制御され、このプリチャージ期間において、
プリチャージ電流以外の動作電流が流れない回路構成の
プリチャージ機能を有し、前記所定階調電圧を出力する
出力回路とを具備したことを特徴とする駆動回路。
【請求項４】前記タイミング信号が、前記所定階調電圧
の階調を示すｍビットの上位ｋ（２以上の整数）ビット
のデータ信号を前記タイミング発生回路に供給して、前
記所定階調電圧のレベルに応じた長さに制御されること
を特徴とする請求項３記載の駆動回路。