JP2003121879A - 電気光学装置及び電子機器 - Google Patents

Abstract

(57)【要約】 【課題】 アクティブマトリクス駆動方式の液晶装置等
の電気光学装置において、画素ピッチを微細化しても、
画素電極に十分な蓄積容量を付加でき、画素電極に通じ
るコンタクトホール径を小さくできるようにする。 【解決手段】 液晶装置は、ＴＦＴアレイ基板（１０）
上にＴＦＴ（３０）、データ線（６ａ）、走査線（３
ａ）、容量線（３ｂ）及び画素電極（９ａ）を備える。
画素電極及びＴＦＴ間は、バリア層（８０）を中継して
二つのコンタクトホール（８ａ、８ｂ）により電気的に
接続される。半導体層の一部と容量線が第１誘電体膜
（２）を挟持して第１蓄積容量（７０ａ）を構成し、容
量線とバリア層の一部が第２誘電体膜（８１）を挟持し
て第２蓄積容量（７０ｂ）を構成する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、アクティブマトリ
クス駆動方式の電気光学装置及びその製造方法の技術分
野に属し、特に蓄積容量を付加するために蓄積容量電極
を備えると共に画素電極と画素スイッチング用の薄膜ト
ランジスタ（Thin Film Transistor：以下適宜、ＴＦＴ
と称す）との間の電気的な導通を良好にとるためのバリ
ア層と称される導電層を備える電気光学装置及びその製
造方法の技術分野に属する。

【０００２】

【背景技術】従来、ＴＦＴ駆動によるアクティブマトリ
クス駆動方式の電気光学装置においては、縦横に夫々配
列された多数の走査線及びデータ線並びにこれらの各交
点に対応して多数のＴＦＴがＴＦＴアレイ基板上に設け
られている。各ＴＦＴは、走査線にゲート電極が接続さ
れ、データ線に半導体層のソース領域が接続され、画素
電極に半導体層のドレイン領域が接続されている。

【０００３】

【発明が解決しようとする課題】この種の電気光学装置
においては、表示画像の高品位化という一般的な要請が
強い。プロジェクタ等に用いられると、光源の熱により
電気光学装置の温度が上昇し、表示画像の高品位化に影
響を及ぼす。

【０００４】

【課題を解決するための手段】本発明は上述の問題点を
解決することを課題とし、以下を特徴とする。

【０００５】本発明の電気光学装置は、薄膜トランジス
タに対応して設けられた画素電極を素子基板と、前記素
子基板に対向配置された対向基板を有する電気光学装置
であって、前記素子基板で規定された画素開口領域と、
前記対向基板に、前記素子基板の非画素開口領域に対応
する領域で、前記非画素領域より小さい領域に形成され
た遮光膜とを、具備することを特徴とする。

【０００６】また、前記対向基板の遮光膜は、反射率の
高い材質であることを特徴とする。

【０００７】また、前記対向基板の遮光膜は、Ａｌ膜で
あることを特徴とする。

【０００８】また、前記素子基板には前記薄膜トランジ
スタの半導体層と画素電極との電気的接続を中継する導
電膜を備え、前記導電膜は前記画素開口領域の一部を規
定することを特徴とする。

【０００９】また、本発明の電子機器は、上述した電気
光学装置を有することを特徴とする。

【００１０】

【発明の実施の形態】以下、本発明の実施の形態を図面
に基づいて説明する。

【００１１】（電気光学装置の第１実施形態）本発明に
よる電気光学装置の第１実施形態である液晶装置の構成
について、図１から図３を参照して説明する。図１は、
液晶装置の画像表示領域を構成するマトリクス状に形成
された複数の画素における各種素子、配線等の等価回路
であり、図２は、データ線、走査線、画素電極、遮光膜
等が形成されたＴＦＴアレイ基板の相隣接する複数の画
素群の平面図であり、図３は、図２のＡ−Ａ’断面図で
ある。尚、図３においては、各層や各部材を図面上で認
識可能な程度の大きさとするため、各層や各部材毎に縮
尺を異ならしめてある。

【００１２】図１において、本実施形態における液晶装
置の画像表示領域を構成するマトリクス状に形成された
複数の画素は、画素電極９aを制御するためのＴＦＴ３
０がマトリクス状に複数形成されており、画像信号が供
給されるデータ線６ａが当該ＴＦＴ３０のソースに電気
的に接続されている。画素電極９ａ及びＴＦＴ３０は、
走査線３ａとデータ線６ａとの交差に対応して配置され
ている。データ線６ａに書き込む画像信号Ｓ１、Ｓ２、
…、Ｓｎは、この順に線順次に供給しても構わないし、
相隣接する複数のデータ線６ａ同士に対して、グループ
毎に供給するようにしても良い。また、ＴＦＴ３０のゲ
ートに走査線３ａが電気的に接続されており、所定のタ
イミングで、走査線３ａにパルス的に走査信号Ｇ１、Ｇ
２、…、Ｇｍを、この順に線順次で印加するように構成
されている。画素電極９ａは、ＴＦＴ３０のドレインに
電気的に接続されており、スイッチング素子であるＴＦ
Ｔ３０を一定期間だけそのスイッチを閉じることによ
り、データ線６ａから供給される画像信号Ｓ１、Ｓ２、
…、Ｓｎを所定のタイミングで書き込む。画素電極９ａ
を介して液晶に書き込まれた所定レベルの画像信号Ｓ
１、Ｓ２、…、Ｓｎは、対向基板（後述する）に形成さ
れた対向電極（後述する）との間で一定期間保持され
る。液晶は、印加される電圧レベルにより分子集合の配
向や秩序が変化することにより、光を変調し、階調表示
を可能にする。ノーマリーホワイトモードであれば、印
加された電圧に応じて入射光がこの液晶部分を通過不可
能とされ、ノーマリーブラックモードであれば、印加さ
れた電圧に応じて入射光がこの液晶部分を通過可能とさ
れ、全体として液晶装置からは画像信号に応じたコント
ラストを持つ光が出射する。ここで、保持された画像信
号がリークするのを防ぐために、画素電極９ａと対向電
極との間に形成される液晶容量と並列に蓄積容量７０を
付加する。例えば、画素電極９ａの電圧は、ソース電圧
が印加された時間よりも３桁も長い時間だけ蓄積容量７
０により保持される。これにより、保持特性は更に改善
され、コントラスト比の高い液晶装置が実現できる。

【００１３】図２において、液晶装置のＴＦＴアレイ基
板上には、マトリクス状に複数の透明な画素電極９ａ
（点線部９ａ’により輪郭が示されている）が設けられ
ており、画素電極９ａの縦横の境界に各々沿ってデータ
線６ａ、走査線３ａ及び容量線３ｂが設けられている。
データ線６ａは、コンタクトホール５を介してポリシリ
コン膜等からなる半導体層１ａのうち後述のソース領域
に電気的に接続されており、画素電極９ａは、図中右上
がりの斜線で示した領域に夫々形成されておりバッファ
として機能する導電層８０（以下、バリア層と称す。）
を中継して、第１コンタクトホール８ａ及び第２コンタ
クトホール８ｂを介して半導体層１ａのうち後述のドレ
イン領域に電気的に接続されている。また、半導体層１
ａのうちチャネル領域１ａ’（図中右下りの斜線の領
域）に対向するように走査線３ａが配置されており、走
査線３ａはゲート電極として機能する。このように、走
査線３ａとデータ線６ａとの交差する個所には夫々、チ
ャネル領域１ａ’に走査線３ａがゲート電極として対向
配置されたＴＦＴ３０が設けられている。

【００１４】容量線３ｂは、走査線３ａに沿ってほぼ直
線状に伸びる本線部と、データ線６ａと交差する箇所か
らデータ線６ａに沿って前段側（図中、上向き）に突出
した突出部とを有する。

【００１５】また、図中太線で示した領域には夫々、走
査線３ａ、容量線３ｂ及びＴＦＴ３０の下側を通るよう
に、第１遮光膜１１ａが設けられている。より具体的に
は図２において、第1遮光膜１１ａは夫々、走査線３ａ
に沿って縞状に形成されていると共に、データ線６ａと
交差する箇所が図中下方に幅広に形成されており、この
幅広の部分により各ＴＦＴのチャネル領域１ａ’をＴＦ
Ｔアレイ基板側から見て夫々覆う位置に設けられてい
る。

【００１６】次に図３の断面図に示すように、液晶装置
は、透明な一方の基板の一例を構成するＴＦＴアレイ基
板１０と、これに対向配置される透明な他方の基板の一
例を構成する対向基板２０とを備えている。ＴＦＴアレ
イ基板１０は、例えば石英基板からなり、対向基板２０
は、例えばガラス基板や石英基板からなる。ＴＦＴアレ
イ基板１０には、画素電極９ａが設けられており、その
上側には、ラビング処理等の所定の配向処理が施された
配向膜１６が設けられている。画素電極９ａは例えば、
ＩＴＯ膜などの透明導電性薄膜からなる。また配向膜１
６は例えば、ポリイミド薄膜などの有機薄膜からなる。

【００１７】他方、対向基板２０には、その全面に渡っ
て対向電極２１が設けられており、その下側には、ラビ
ング処理等の所定の配向処理が施された配向膜２２が設
けられている。対向電極２１は例えば、ＩＴＯ膜などの
透明導電性薄膜からなる。また配向膜２２は、ポリイミ
ド薄膜などの有機薄膜からなる。

【００１８】ＴＦＴアレイ基板１０には、各画素電極９
ａに隣接する位置に、各画素電極９ａをスイッチング制
御する画素スイッチング用ＴＦＴ３０が設けられてい
る。

【００１９】対向基板２０には、更に図３に示すよう
に、各画素の非開口領域に、第２遮光膜２３を設けても
良い。このため、対向基板２０の側から入射光が画素ス
イッチング用ＴＦＴ３０の半導体層１ａのチャネル領域
１ａ’や低濃度ソース領域１ｂ及び低濃度ドレイン領域
１ｃに侵入することはない。更に、第２遮光膜２３は、
コントラストの向上、カラーフィルタを形成した場合に
おける色材の混色防止などの機能を有する。

【００２０】このように構成され、画素電極９ａと対向
電極２１とが対面するように配置されたＴＦＴアレイ基
板１０と対向基板２０との間には、後述のシール材によ
り囲まれた空間に電気光学物質の一例である液晶が封入
され、液晶層５０が形成される。液晶層５０は、画素電
極９ａからの電界が印加されていない状態で配向膜１６
及び２２により所定の配向状態をとる。液晶層５０は、
例えば一種又は数種類のネマティック液晶を混合した液
晶からなる。シール材は、ＴＦＴアレイ基板１０及び対
向基板２０をそれらの周辺で貼り合わせるための、例え
ば光硬化性樹脂や熱硬化性樹脂からなる接着剤であり、
両基板間の距離を所定値とするためのグラスファイバー
或いはガラスビーズ等のギャップ材が混入されている。

【００２１】更に図３に示すように、画素スイッチング
用ＴＦＴ３０に各々対向する位置においてＴＦＴアレイ
基板１０と各画素スイッチング用ＴＦＴ３０との間に
は、第１遮光膜１１ａが設けられている。第１遮光膜１
１ａは、好ましくは不透明な高融点金属であるＴｉ、Ｃ
ｒ、Ｗ、Ｔａ、Ｍｏ及びＰｂのうちの少なくとも一つを
含む、金属単体、合金、金属シリサイド等から構成され
る。このような材料から構成すれば、ＴＦＴアレイ基板
１０上の第１遮光膜１１ａの形成工程の後に行われる画
素スイッチング用ＴＦＴ３０の形成工程における高温処
理により、第１遮光膜１１ａが破壊されたり溶融しない
ようにできる。第１遮光膜１１ａが形成されているの
で、ＴＦＴアレイ基板１０の側からの反射光（戻り光）
等が光に対して励起しやすい画素スイッチング用ＴＦＴ
３０のチャネル領域１ａ’や低濃度ソース領域１ｂ、低
濃度ドレイン領域１ｃに入射する事態を未然に防ぐこと
ができ、これに起因した光電流の発生により画素スイッ
チング用ＴＦＴ３０の特性が変化したり、劣化すること
はない。

【００２２】更に、第１遮光膜１１ａと複数の画素スイ
ッチング用ＴＦＴ３０との間には、下地絶縁膜１２が設
けられている。下地絶縁膜１２は、画素スイッチング用
ＴＦＴ３０を構成する半導体層１ａを第１遮光膜１１ａ
から電気的に絶縁するために設けられるものである。更
に、下地絶縁膜１２は、ＴＦＴアレイ基板１０の全面に
形成されることにより、画素スイッチング用ＴＦＴ３０
のための下地膜としての機能をも有する。即ち、ＴＦＴ
アレイ基板１０の表面の研磨時における荒れや、洗浄後
に残る汚れ等で画素スイッチング用ＴＦＴ３０の特性の
劣化を防止する機能を有する。下地絶縁膜１２は、例え
ば、ＮＳＧ（ノンドープトシリケートガラス）、ＰＳＧ
（リンシリケートガラス）、ＢＳＧ（ボロンシリケート
ガラス）、ＢＰＳＧ（ボロンリンシリケートガラス）な
どの高絶縁性ガラス又は、酸化シリコン膜、窒化シリコ
ン膜等からなる。下地絶縁膜１２により、第１遮光膜１
１ａが画素スイッチング用ＴＦＴ３０等を汚染する事態
を未然に防ぐこともできる。

【００２３】本実施形態では、半導体層１ａを高濃度ド
レイン領域１ｅから延設して第１蓄積容量電極１ｆと
し、これに対向する容量線３ｂの一部を第２蓄積容量電
極とし、絶縁薄膜２を走査線３ａに対向する位置から延
設してこれらの電極間に挟持された第１誘電体膜とする
ことにより、第１蓄積容量７０ａが構成されている。更
に、この第２蓄積容量電極と対向するバリア層８０の一
部を第３蓄積容量電極とし、これらの電極間に第１層間
絶縁膜８１を設ける。第１層間絶縁膜８１は第２誘電体
膜としても機能し、第２蓄積容量７０ｂが形成されてい
る。そして、これら第１蓄積容量７０ａ及び第２蓄積容
量７０ｂが第１コンタクトホール８ａを介して並列接続
されて蓄積容量７０が構成されている。

【００２４】より詳細には、半導体層１ａの高濃度ドレ
イン領域１ｅが、データ線６ａ及び走査線３ａの下に延
設されて画素スイッチング用ＴＦＴ３０を形成し、同じ
くデータ線６ａ及び走査線３ａに沿って伸びる容量線３
ｂ部分に第１誘電体膜２を介して対向配置されて、第１
蓄積容量電極１ｆとされる。特に第１誘電体膜２は、高
温酸化等によりポリシリコン膜上に形成されるＴＦＴ３
０の絶縁薄膜２に他ならないので、薄く且つ高耐圧の絶
縁膜とすることができ、第１蓄積容量７０ａは比較的小
面積で大容量の蓄積容量として構成できる。また、第２
誘電体膜８１も、絶縁薄膜２と同様に薄く形成すること
が可能なので、図２に示したように相隣接するデータ線
６ａ間の領域を利用して、第２蓄積容量７０ｂは比較的
小面積で大容量の蓄積容量として構成できる。従って、
これら第１蓄積容量７０ａ及び第２蓄積容量７０ｂから
立体的に構成される蓄積容量７０は、データ線６ａ下の
領域や走査線３ａに沿って液晶のディスクリネーション
が発生する領域（即ち、容量線３ｂが形成された領域）
という画素開口領域を外れたスペースを有効に利用し
て、小面積で大容量の蓄積容量を形成することができ
る。

【００２５】図３において、画素スイッチング用ＴＦＴ
３０は、ＬＤＤ構造を有しており、走査線３ａ、当該走
査線３ａからの電界によりチャネルが形成される半導体
層１ａのチャネル領域１ａ’、走査線３ａと半導体層１
ａとを絶縁する絶縁薄膜２、データ線６ａ、半導体層１
ａの低濃度ソース領域１ｂ及び低濃度ドレイン領域１
ｃ、半導体層１ａの高濃度ソース領域１ｄ並びに高濃度
ドレイン領域１ｅを備えている。高濃度ドレイン領域１
ｅには、複数の画素電極９ａのうちの対応する一つがバ
リア層８０を中継して接続されている。低濃度ソース領
域１ｂ及び高濃度ソース領域１ｄ並びに低濃度ドレイン
領域１ｃ及び高濃度ドレイン領域１ｅは後述のように、
半導体層１ａに対し、ｎ型又はｐ型のチャネルを形成す
るかに応じて所定濃度のｎ型用又はｐ型用の不純物をド
ープすることにより形成されている。ｎ型チャネルのＴ
ＦＴは、動作速度が速いという利点があり、画素のスイ
ッチング素子である画素スイッチング用ＴＦＴ３０とし
て用いられることが多い。本実施形態では特にデータ線
６ａは、Ａｌ等の低抵抗な金属膜や金属シリサイド等の
合金膜などの遮光性且つ導電性の薄膜から構成されてい
る。また、バリア層８０及び第２誘電体膜（第１層間絶
縁膜）８１の上には、高濃度ソース領域１ｄへ通じるコ
ンタクトホール５及びバリア層８０へ通じるコンタクト
ホール８ｂが各々形成された第２層間絶縁膜４が形成さ
れている。この高濃度ソース領域１ｄへのコンタクトホ
ール５を介して、データ線６ａは高濃度ソース領域１ｄ
に電気的に接続されている。更に、データ線６ａ及び第
２層間絶縁膜４の上には、バリア層８０へのコンタクト
ホール８ｂが形成された第３層間絶縁膜７が形成されて
いる。このコンタクトホール８ｂを介して、画素電極９
ａはバリア層８０に電気的に接続されており、更にバリ
ア層８０を中継してコンタクトホール８ａを介して高濃
度ドレイン領域１ｅに電気的に接続されている。前述の
画素電極９ａは、このように構成された第３層間絶縁膜
７の上面に設けられている。

【００２６】画素スイッチング用ＴＦＴ３０は、好まし
くは上述のようにＬＤＤ構造を持つが、低濃度ソース領
域１ｂ及び低濃度ドレイン領域１ｃに不純物の打ち込み
を行わないオフセット構造を持ってよいし、走査線３ａ
の一部であるゲート電極をマスクとして高濃度で不純物
を打ち込み、自己整合的に高濃度ソース及びドレイン領
域を形成するセルフアライン型のＴＦＴであってもよ
い。

【００２７】また本実施形態では、画素スイッチング用
ＴＦＴ３０の走査線３ａの一部であるゲート電極を高濃
度ソース領域１ｄ及び高濃度ドレイン領域１ｅ間に１個
のみ配置したシングルゲート構造としたが、これらの間
に２個以上のゲート電極を配置してもよい。この際、各
々のゲート電極には同一の信号が印加されるようにす
る。このようにデュアルゲート或いはトリプルゲート以
上でＴＦＴを構成すれば、チャネルとソース−ドレイン
領域接合部のリーク電流を防止でき、オフ時の電流を低
減することができる。これらのゲート電極の少なくとも
１個をＬＤＤ構造或いはオフセット構造にすれば、更に
オフ電流を低減でき、安定したスイッチング素子を得る
ことができる。

【００２８】図２及び図３に示すように、本実施形態の
液晶装置では、ＴＦＴアレイ基板１０上には、データ線
６ａ及び走査線３ｂが第２層間絶縁膜４を介して立体的
に相交差するように設けられている。そして、バリア層
８０は、半導体層１ａと画素電極９ａとの間に介在して
おり、高濃度ドレイン領域１ｅと画素電極９ａとを第１
コンタクトホール８ａ及び第２コンタクトホール８ｂを
経由して電気的に接続する。

【００２９】このため、画素電極９ａから半導体層１ａ
のドレイン領域まで一つのコンタクトホールを開孔する
場合と比較して、第１コンタクトホール８ａ及び第２コ
ンタクトホール８ｂの径を夫々小さくできる。即ち、一
つのコンタクトホールを開孔する場合には、エッチング
時の選択比が低いとコンタクトホールを深く開孔する程
エッチング精度は落ちるため、例えば５０ｎｍ程度の非
常に薄い半導体層１ａにおける突き抜けを防止するため
には、コンタクトホールの径を小さくできるドライエッ
チングを途中で停止して、最終的にウエットエッチング
で半導体層１ａまで開孔するように工程を組まねばなら
ない。或いは、ドライエッチングによる突き抜け防止用
のポリシリコン膜を別途設けたりする必要が生じてしま
うのである。

【００３０】これに対して本実施形態では、画素電極９
ａ及び高濃度ドレイン領域１ｅを２つの直列な第１コン
タクトホール８ａ及び第２コンタクトホール８ｂにより
接続すればよいので、これら第１コンタクトホール８ａ
及び第２コンタクトホール８ｂを夫々、ドライエッチン
グにより開孔することが可能となるのである。或いは、
少なくともウエットエッチングにより開孔する距離を短
くすることが可能となるのである。但し、第１コンタク
トホール８ａ及び第２コンタクトホール８ｂに夫々、若
干のテーパを付けるために、ドライエッチング後に敢え
て比較的短時間のウエットエッチングを行うようにして
もよい。

【００３１】以上のように本実施形態によれば、第１コ
ンタクトホール８ａ及び第２コンタクトホール８ｂの径
を夫々小さくでき、第１コンタクトホール８ａにおける
バリア層８０の表面に形成される窪みや凹凸も小さくて
済むので、その上方に位置する画素電極９ａの部分にお
ける平坦化が促進される。更に、第２コンタクトホール
８ｂにおける画素電極９ａの表面に形成される窪みや凹
凸も小さくて済むので、この画素電極９ａの部分におけ
る平坦化が促進される。これらの結果、画素電極９ａの
表面の窪みや凹凸に起因する液晶層５０におけるディス
クリネーションが低減され、最終的には当該液晶装置に
より高品位の画像表示が可能となる。例えば、バリア層
８０と画素電極９ａとの間に介在する第２層間絶縁膜４
及び第３層間絶縁膜７の合計膜厚を数百ｎｍ程度に抑え
ておけば、上述した画素電極９ａの表面における窪みや
凹凸に、より直接的に影響する第２コンタクトホール８
ｂの径を非常に小さくできる。

【００３２】尚、本実施形態では、バリア層８０は高融
点金属膜やその合金膜から構成されているので、金属膜
と層間絶縁膜とのエッチングにおける選択比が大きく異
なるため、前述の如きドライエッチングによるバリア層
８０の突き抜けの可能性は殆ど無い。

【００３３】本実施形態では特に、バリア層８０を中央
にして立体的に構成された蓄積容量７０における、第１
誘電体膜２及び第２誘電体膜８１は、いずれも、立体的
に相交差するデータ線６ａと走査線３ｂとの間に介在す
る第２層間絶縁膜４とは異なる層に設けられた誘電体膜
である。従って、フリッカ等の原因となる画像信号の電
圧降下を引き起こすデータ線６ａ及び走査線３ａ間の寄
生容量を抑えるために、第２層間絶縁膜４とは異なる層
を介してバリア層８０を設けて蓄積容量を付加するた
め、本実施形態の場合には、これらの第１誘電体膜２及
び第２誘電体膜８１を技術的な限界まで薄く構成するこ
とが可能となる。この結果、特に第２蓄積容量７０ｂに
おいて第２誘電体膜８１の厚みに反比例する容量値を極
めて効率的に増加させることが可能となる。特に、画素
スイッチング用ＴＦＴ３０における絶縁薄膜２のように
余り薄く構成するとトンネル効果等の特異現象が発生す
ることもないので、膜破れなどの欠陥が生じないことを
条件に、例えば２００ｎｍ程度或いは絶縁薄膜２よりも
薄い１０ｎｍ以上５０ｎｍ以下の厚みを持つ極薄い第２
誘電体膜８１を形成することにより、非常に大容量の第
２蓄積容量７０ｂを比較的小さな領域内に作り込むこと
が可能となる。これにより、フリッカの発生を抑制する
だけでなく、電圧保持能力を高めることができるため、
高コントラストな電気光学装置を提供できる。

【００３４】本願発明者等の実験及び研究によれば、仮
に、データ線６ａと同一の導電層からバリア層が構成さ
れる前述した従来技術において、このバリア層を蓄積容
量の一方の電極として用いて、データ線６ａ及び走査線
３ａ間の層間絶縁膜を誘電体膜として用いると仮定する
と、データ線６ａと走査線３ａとの寄生容量が問題とな
らないようにするためには、誘電体膜（本実施形態の第
２層間絶縁膜に相当する膜）には８００ｎｍ程度の厚み
が必要とされる。従って、同一面積において本実施形態
では、数倍から十数倍或いはそれ以上の大きさの容量値
を持つ第２蓄積容量７０ｂを実現できるので、極めて有
利である。

【００３５】尚、バリア層８０と画素電極９ａの間に更
に、他の一又は複数のバリア層を層間絶縁膜を介して積
層形成することにより、限られたＴＦＴアレイ基板１０
上の領域を利用して更に立体的に蓄積容量を増大させる
ことも可能である。

【００３６】このように第２蓄積容量７０ｂを構成する
第２誘電体膜８１は、酸化シリコン膜、窒化シリコン膜
等でもよいし、これらの膜を複数積層した多層膜から構
成してもよい。一般に絶縁薄膜２を形成するのに用いら
れる各種の公知技術（減圧ＣＶＤ法、常圧ＣＶＤ法、プ
ラズマＣＶＤ法、熱酸化法、スパッタリング法、ＥＣR
プラズマ法、リモートプラズマ法等）により、第２誘電
体膜８１を形成可能である。但し、このようなバリア層
８０による蓄積容量付加機能に代えてまたは加えて、特
に遮光膜からなるバリア層８０の遮光機能や第１コンタ
クトホール８ａ及び第２コンタクトホール８ｂのレイア
ウト等を重視して、バリア層８０や第２誘電体膜８１を
走査線３ａ上に至るまで形成する場合には、第２誘電体
膜８１をバリア層８０及び走査線３ａ間の寄生容量が問
題とならない程度に厚く形成するのが好ましい。

【００３７】他方、バリア層８０の膜厚は、例えば５０
ｎｍ以上５００ｎｍ以下程度とするのが好ましい。５０
ｎｍ程度の厚みがあれば、製造プロセスにおける第２コ
ンタクトホール８ｂの開孔時に突き抜ける可能性は低く
なり、また５００ｎｍ程度であれば画素電極９ａの表面
の凹凸は問題とならないか或いは比較的容易に平坦化可
能だからである。

【００３８】更に本実施形態では、このように第１層間
絶縁膜（第２誘電体膜）８１を薄く形成することによ
り、第１コンタクトホール８ａの径を更に小さく出来る
ので、前述した第１コンタクトホール８ａにおけるバリ
ア層８０の窪みや凹凸が更に小さくて済み、その上方に
位置する画素電極９ａにおける平坦化が更に促進され
る。従って、画素電極９ａにおける窪みや凹凸に起因し
た液晶のディスクネーションが低減され、最終的には当
該液晶装置により一層高品位の画像表示が可能となる。

【００３９】尚、本実施形態の液晶装置の構成において
も、従来同様に、走査線３ｂとデータ線６ａとの間に介
在する第２層間絶縁膜４については、両配線間における
寄生容量が問題とならない程度の厚み（例えば、８００
ｎｍ程度の厚み）が必要とされる。

【００４０】以上のように構成された本実施形態におい
ては特に、縞状に形成された第１遮光膜１１ａは、走査
線３ａ下に延設されて、定電位源又は大容量部分に電気
的に接続されてもよい。このように構成すれば、第１遮
光膜１１ａに対向配置される画素スイッチング用ＴＦＴ
３０に対し第１遮光膜１１ａの電位変動が悪影響を及ぼ
すことはない。この場合、定電位源としては、当該液晶
装置を駆動するための周辺回路（例えば、走査線駆動回
路、データ線駆動回路等）に供給される負電源、正電源
等の定電位源、接地電源、対向電極２１に供給される定
電位源等が挙げられる。

【００４１】また、容量線３ｂと走査線３ａとは、同一
のポリシリコン膜からなり、第１蓄積容量７０ａの第１
誘電体膜２と画素スイッチング用ＴＦＴ３０の絶縁薄膜
２とは、同一の高温酸化膜等からなり、第１蓄積容量電
極１ｆと画素スイッチング用ＴＦＴ３０のチャネル領域
１ａ’、低濃度ソース領域１ｂ、低濃度ドレイン領域１
ｃ、高濃度ソース領域１ｄ、高濃度ドレイン領域１ｅ等
とは、同一の半導体層１ａからなる。このため、ＴＦＴ
アレイ基板１０上に形成される積層構造を単純化でき、
更に、後述の電気光学装置の製造方法において、同一の
薄膜形成工程で容量線３ｂ及び走査線３ａを同時に形成
でき、蓄積容量７０ａの第１誘電体膜及び絶縁薄膜２を
同時に形成できる。

【００４２】本実施形態では特に、バリア層８０は、導
電性の遮光膜からなる。従って、バリア層８０により、
各画素開口領域を少なくとも部分的に規定することが可
能となる。また、バリア層８０により、あるいはデータ
線６ａ等の遮光性を有する配線のＴＦＴアレイ基板１０
に形成された遮光性を有する膜との組み合わせで画素開
口部を規定することにより、対向基板２０側の第２遮光
膜を省略することも可能である。対向基板２０上の第２
遮光膜２３ではなく、ＴＦＴアレイ基板１０上に内蔵遮
光膜としてバリア層８０を設ける構成は、製造プロセス
におけるＴＦＴアレイ基板１０と対向基板２０との位置
ずれによって画素開口率の低下を招かない点で極めて有
利である。

【００４３】尚、対向基板２０上の第２遮光膜２３は、
主に入射光による液晶装置の温度上昇を抑える目的で、
小さめ（幅狭）に形成して画素開口領域を規定しないよ
うに構成してもよい。この場合、第２遮光膜２３をＡｌ
膜等の反射率の高い材質で形成すれば、更に効率的に温
度上昇を抑えることができる。このように第２遮光膜２
３をＴＦＴアレイ基板における遮光領域よりも小さめに
形成しておけば、製造プロセスにおける両基板間の多少
の位置ずれによっては画素開口領域が小さくならないで
済む。

【００４４】遮光膜からなるバリア層８０は、例えば、
不透明な高融点金属であるＴｉ、Ｃｒ、Ｗ、Ｔａ、Ｍｏ
及びＰｂのうちの少なくとも一つを含む、金属単体、合
金、金属シリサイド等から構成される。このように構成
すれば、バリア層８０形成工程の後に行われる高温処理
により、バリア層８０が破壊されたり溶融しないように
できる。

【００４５】更に、これらの高融点金属と画素電極９ａ
を構成するＩＴＯ膜とが接触してもイオン化率の違いで
高融点金属が溶けてしまうことはないため、第２コンタ
クトホール８ｂを介してバリア層８０及び画素電極９ａ
間で良好に電気的な接続がとれる。

【００４６】また本実施形態では特に、遮光膜からなる
バリア層８０は、図２に示すように、ＴＦＴアレイ基板
１０上における平面形状が相隣接するデータ線６ａ間を
走査線３ａに沿って伸び、各画素単位毎に島状に構成さ
れている。これにより、遮光膜による応力の緩和を図る
ことができる。また、画素開口領域の走査線３ａに沿っ
た辺の一部又は全部をバリア層８０により規定すること
も可能である。ここで具体的な回路設計に応じて走査線
３ａ及びバリア層８０間の寄生容量が問題となる場合
は、本実施形態のように、走査線３ａ上にはバリア層８
０を設けることなく、容量線３ｂと画素電極９ａとが隣
接する側における画素開口領域の走査線３ａに沿った辺
をバリア層８０により規定するのが好ましい。或いは、
具体的な回路設計に応じて走査線３ａ及びバリア層８０
間の寄生容量が問題とならないのであれば、バリア層８
０は、第２誘電体膜８１を介して走査線３ａに対向する
位置にも形成されてよい。このように構成すれば、走査
線３ａ及び容量線３ｂの両者を夫々少なくとも部分的に
覆う遮光性のバリア層８０により、画素開口領域の走査
線３ａに沿った辺のより多くの部分を規定することが可
能となる。言い換えれば、このように構成する場合に
は、走査線３ａ及びバリア層８０の寄生容量が問題とな
らない程度に第２誘電体膜８１を厚く構成するのが好ま
しい。或いは、この寄生容量を小さく抑えるためには、
バリア層８０により、走査線３ａを画素開口領域を規定
するのに必要な領域だけ覆うのが好ましい。

【００４７】尚、走査線３ａと画素電極９ａとが隣接す
る側（図２で下側）における画素開口領域の走査線３ａ
に沿った辺については、第１遮光膜１１ａや第２遮光膜
２３により規定すればよい。また、画素開口領域のデー
タ線６ａに沿った辺については、Ａｌ等からなるデータ
線６ａ或いは第１遮光膜１１ａや第２遮光膜２３により
規定すればよい。

【００４８】更に図２に示したように島状のバリア層８
０の走査線３ａ方向の各端部とデータ線６ａの縁部と
は、平面的に見て若干重なるように構成するのが好まし
い。このように構成すれば、両者間に入射光が透過する
ような隙間が生じないで済み、この部分における光抜け
等の表示不良を防止できる。ここで、データ線６ａとバ
リア層８０と第１遮光膜１１ａあるいは、データ線６ａ
とバリア層８０等の遮光性を有する膜により画素開口部
を規定することが可能である。このような場合、対向基
板２０に第２遮光膜２３を形成しなくて済むため、対向
基板２０に第２遮光膜２３を形成する工程を削減するこ
とが可能である。さらに、対向基板２０とＴＦＴアレイ
基板１０とのアライメントずれによる画素開口率の低下
やばらつきを防ぐことができる。また、対向基板２０に
第２遮光膜２３を設ける場合は、ＴＦＴアレイ基板１０
とのアライメントずれを考慮して大きめに形成するが上
述のようにデータ線６ａ、バリア層８０等のＴＦＴアレ
イ基板１０側に形成された遮光性の膜により画素開口部
を規定するため、精度よく画素開口部を規定することが
でき、対向基板２０に設けた第２遮光膜２３により画素
開口部を決める場合に比べて開口率を向上させることが
できる。

【００４９】以上説明したように本実施形態では特に、
バリア層８０が導電性の遮光膜からなるため様々な利点
が得られるが、バリア層８０を、高融点金属膜ではな
く、例えば、リン等をドープした導電性のポリシリコン
膜から構成してもよい。このように構成すれば、バリア
層８０は、遮光膜としての機能は発揮しないが、蓄積容
量７０を増加させる機能及びバリア層本来の中継機能は
十分に発揮し得る。更に、第２層間絶縁膜４との間で熱
等によるストレスが発生しにくくなるので、バリア層８
０及びその周辺におけるクラック防止に役立つ。他方、
画素開口領域を規定するための遮光については、第１遮
光膜１１ａや第２遮光膜２３により別途行えばよい。

【００５０】また、本実施形態では、ＴＦＴ３０の下側
に形成される第１遮光膜１１ａにより画素開口領域の一
部又は全部を規定してもよい。例えば、第１遮光膜１１
ａを、図２において平面的に見てバリア層８０の脇に並
べるか若干重なるように並べれば、これらの第１遮光膜
１１ａ及びバリア層８０により、画素開口領域の走査線
３ａに沿った辺を規定できる。

【００５１】本実施形態では特に、第２図及び第３図に
示されるように第１コンタクトホール８ａと第２コンタ
クトホール８ｂとは、ＴＦＴアレイ基板１０上における
相異なった平面位置に開孔されている。従って、これら
第１コンタクトホール８ａ及び第２コンタクトホール８
ｂが開孔された平面位置に発生する凹凸が、相重なって
凹凸が増幅する事態を回避できる。よって、これらのコ
ンタクトホールにおける良好に電気的な接続が期待でき
る。

【００５２】尚、コンタクトホール８ａ、８ｂ及び５の
平面形状は、円形や四角形或いはその他の多角形状等で
もよいが、円形は特にコンタクトホールの周囲の層間絶
縁膜等におけるクラック防止に役立つ。そして、良好に
電気的な接続を得るために、ドライエッチング後にウエ
ットエッチングを行って、これらのコンタクトホール８
ａ、８ｂ及び５に夫々若干のテーパをつけることが好ま
しい。

【００５３】（電気光学装置の第１実施形態における製
造プロセス）次に、以上のような構成を持つ実施形態に
おける液晶装置の製造プロセスについて、図４から図７
を参照して説明する。尚、図４から図７は各工程におけ
るＴＦＴアレイ基板側の各層を、図３と同様に図２のＡ
−Ａ’断面に対応させて示す工程図である。

【００５４】先ず図４の工程（１）に示すように、石英
基板、ハードガラス、シリコン基板等のＴＦＴアレイ基
板１０を用意する。ここで、好ましくはＮ_２（窒素）等
の不活性ガス雰囲気且つ約９００〜１３００℃の高温で
熱処理し、後に実施される高温プロセスにおけるＴＦＴ
アレイ基板１０に生じる歪みが少なくなるように前処理
しておく。即ち、製造プロセスにおける最高温で高温処
理される温度に合わせて、事前にＴＦＴアレイ基板１０
を同じ温度かそれ以上の温度で熱処理しておく。そし
て、このように処理されたＴＦＴアレイ基板１０の全面
に、Ｔｉ、Ｃｒ、Ｗ、Ｔａ、Ｍｏ及びＰｂ等の金属や金
属シリサイド等の金属合金膜を、スパッタリング等によ
り、１００〜５００ｎｍ程度の膜厚、好ましくは約２０
０ｎｍの膜厚の遮光膜１１を形成する。尚、遮光膜１１
上には、表面反射を緩和するためにポリシリコン膜等の
反射防止膜を形成しても良い。

【００５５】次に工程（２）に示すように、該形成され
た遮光膜１１上にフォトリソグラフィ工程により第１遮
光膜１１ａのパターン（図２参照）に対応するレジスト
マスクを形成し、該レジストマスクを介して遮光膜１１
に対しエッチングを行うことにより、第１遮光膜１１ａ
を形成する。

【００５６】次に工程（３）に示すように、第１遮光膜
１１ａの上に、例えば、常圧又は減圧ＣＶＤ法等により
ＴＥＯＳ（テトラ・エチル・オルソ・シリケート）ガ
ス、ＴＥＢ（テトラ・エチル・ボートレート）ガス、Ｔ
ＭＯＰ（テトラ・メチル・オキシ・フォスレート）ガス
等を用いて、ＮＳＧ、ＰＳＧ、ＢＳＧ、ＢＰＳＧなどの
シリケートガラス膜、窒化シリコン膜や酸化シリコン膜
等からなる下地絶縁膜１２を形成する。この下地絶縁膜
１２の膜厚は、例えば、約５００〜２０００ｎｍとす
る。尚、ＴＦＴアレイ基板１０裏面からの戻り光が問題
にならない場合は、第１遮光膜１１ａを形成する必要は
ない。

【００５７】次に工程（４）に示すように、下地絶縁膜
１２の上に、約４５０〜５５０℃、好ましくは約５００
℃の比較的低温環境中で、流量約４００〜６００ｃｃ／
ｍｉｎのモノシランガス、ジシランガス等を用いた減圧
ＣＶＤ（例えば、圧力約２０〜４０ＰａのＣＶＤ）によ
り、アモルファスシリコン膜を形成する。その後、窒素
雰囲気中で、約６００〜７００℃にて約１〜１０時間、
好ましくは、４〜６時間の熱処理を施すことにより、ポ
リシリコン膜１を約５０〜２００ｎｍの厚さ、好ましく
は約１００ｎｍの厚さとなるまで固相成長させる。固相
成長させる方法としては、ＲＴＡ（Rapid Thermal Anne
al)を使った熱処理でも良いし、エキシマレーザー等を
用いたレーザー熱処理でも良い。

【００５８】この際、図３に示した画素スイッチング用
ＴＦＴ３０として、ｎチャネル型の画素スイッチング用
ＴＦＴ３０を作成する場合には、当該チャネル領域にＳ
ｂ（アンチモン）、Ａｓ（砒素）、Ｐ（リン）などのＶ
族元素の不純物を僅かにイオン注入等によりドープして
も良い。また、画素スイッチング用ＴＦＴ３０をｐチャ
ネル型とする場合には、Ｂ（ボロン）、Ｇａ（ガリウ
ム）、Ｉｎ（インジウム）などのIII族元素の不純物を
僅かにイオン注入等によりドープしても良い。尚、アモ
ルファスシリコン膜を経ないで、減圧ＣＶＤ法等により
ポリシリコン膜１を直接形成しても良い。或いは、減圧
ＣＶＤ法等により堆積したポリシリコン膜にシリコンイ
オンを打ち込んで一旦非晶質化し、その後熱処理等によ
り再結晶化させてポリシリコン膜１を形成しても良い。

【００５９】次に工程（５）に示すように、フォトリソ
グラフィ工程、エッチング工程等により、図２に示した
如き所定パターンを有する半導体層１ａを形成する。

【００６０】次に工程（６）に示すように、画素スイッ
チング用ＴＦＴ３０を構成する半導体層１ａを約９００
〜１３００℃の温度、好ましくは約１０００℃の温度に
より熱酸化することにより、約３０ｎｍの比較的薄い厚
さの熱酸化シリコン膜２ａを形成し、更に工程（７）に
示すように、減圧ＣＶＤ法等により高温酸化シリコン膜
（ＨＴＯ膜）や窒化シリコン膜からなる絶縁膜２ｂを約
５０ｎｍの比較的薄い厚さに堆積し、熱酸化シリコン膜
２ａ及び絶縁膜２ｂを含む多層構造を持つ画素スイッチ
ング用ＴＦＴ３０の絶縁薄膜２と共に蓄積容量形成用の
第１誘電体膜２を同時に形成する。この結果、半導体層
１ａの厚さは、約３０〜１５０ｎｍの厚さ、好ましくは
約３５〜５０ｎｍの厚さとなり、絶縁薄膜（第1誘電体
膜）２の厚さは、約２０〜１５０ｎｍの厚さ、好ましく
は約３０〜１００ｎｍの厚さとなる。このように高温熱
酸化時間を短くすることにより、特に８インチ程度の大
型基板を使用する場合に熱によるそりを防止することが
できる。但し、ポリシリコン膜１を熱酸化することのみ
により、単一層構造を持つ絶縁薄膜２を形成してもよ
い。

【００６１】次に工程（８）に示すように、フォトリソ
グラフィ工程、エッチング工程等によりレジスト層５０
０を第１蓄積容量電極１ｆとなる部分を除く半導体層１
ａ上に形成した後、例えばＰイオンをドーズ量約３×１
０^１２／ｃｍ^２でドープして、第1蓄積容量電極１ｆを
低抵抗化しても良い。

【００６２】次に工程（９）に示すように、レジスト層
５００を除去した後、減圧ＣＶＤ法等によりポリシリコ
ン膜３を堆積し、更にＰを熱拡散し、ポリシリコン膜３
を導電化する。又は、Ｐイオンをポリシリコン膜３の成
膜と同時に導入したドープトポリシリコン膜を用いても
よい。ポリシリコン膜３の膜厚は、約１００〜５００ｎ
ｍの厚さ、好ましくは約３００ｎｍに堆積する。

【００６３】次に図５の工程（１０）に示すように、レ
ジストマスクを用いたフォトリソグラフィ工程、エッチ
ング工程等により、図２に示した如き所定パターンの走
査線３ａと共に容量線３ｂを形成する。走査線３ａ及び
容量線３ｂは、高融点金属や金属シリサイド等の金属合
金膜で形成しても良いし、ポリシリコン膜等と組み合わ
せた多層配線としても良い。

【００６４】次に工程（１１）に示すように、図３に示
した画素スイッチング用ＴＦＴ３０をＬＤＤ構造を持つ
ｎチャネル型のＴＦＴとする場合、半導体層１ａに、先
ず低濃度ソース領域１ｂ及び低濃度ドレイン領域１ｃを
形成するために、走査線３ａの一部であるゲート電極を
マスクとして、ＰなどのＶ族元素の不純物を低濃度で
（例えば、Ｐイオンを１〜３×１０^１３／ｃｍ^２のドー
ズ量にて）ドープする。これにより走査線３ａ下の半導
体層１ａはチャネル領域１ａ’となる。

【００６５】次に工程（１２）に示すように、画素スイ
ッチング用ＴＦＴ３０を構成する高濃度ソース領域１ｄ
及び高濃度ドレイン領域１ｅを形成するために、走査線
３ａよりも幅の広いマスクでレジスト層６００を走査線
３ａ上に形成した後、同じくＰなどのＶ族元素の不純物
を高濃度で（例えば、Ｐイオンを１〜３×１０^１５／ｃ
ｍ^２のドーズ量にて）ドープする。また、画素スイッチ
ング用ＴＦＴ３０をｐチャネル型とする場合、半導体層
１ａに、低濃度ソース領域１ｂ及び低濃度ドレイン領域
１ｃ並びに高濃度ソース領域１ｄ及び高濃度ドレイン領
域１ｅを形成するために、ＢなどのIII族元素の不純物
を用いてドープする。尚、例えば、低濃度のドープを行
わずに、オフセット構造のＴＦＴとしてもよく、走査線
３ａをマスクとして、Ｐイオン、Ｂイオン等を用いたイ
オン注入技術によりセルフアライン型のＴＦＴとしても
よい。この不純物のドープにより容量線３ｂ及び走査線
３ａも更に低抵抗化される。

【００６６】尚、これらのＴＦＴ３０の素子形成工程と
並行して、ｎチャネル型ＴＦＴ及びｐチャネル型ＴＦＴ
から構成される相補型構造を持つデータ線駆動回路、走
査線駆動回路等の周辺回路をＴＦＴアレイ基板１０上の
周辺部に形成してもよい。このように、本実施形態にお
いて画素スイッチング用ＴＦＴ３０を構成する半導体層
１ａをポリシリコン膜で形成すれば、画素スイッチング
用ＴＦＴ３０の形成時にほぼ同一工程で、周辺回路を形
成することができ、製造上有利である。

【００６７】次に工程（１３）に示すように、レジスト
層６００を除去した後、容量線３ｂ及び走査線３ａ並び
に絶縁薄膜（第１誘電体膜）２上に、減圧ＣＶＤ法、プ
ラズマＣＶＤ法等により高温酸化シリコン膜（ＨＴＯ
膜）や窒化シリコン膜からなる第１層間絶縁膜８１を１
０ｎｍ以上２００ｎｍ以下の比較的薄い厚さに堆積す
る。但し、前述のように、第１層間絶縁膜８１は、多層
膜から構成してもよいし、一般にＴＦＴの絶縁薄膜を形
成するのに用いられる各種の公知技術により、第１層間
絶縁膜８１を形成可能である。第１層間絶縁膜８１の場
合には、第２層間絶縁膜４の場合のように余り薄くする
とデータ線６ａ及び走査線３ａ間の寄生容量が大きくな
ってしまうことはなく、またＴＦＴ３０における絶縁薄
膜２のように余り薄く構成するとトンネル効果等の特異
現象が発生することもない。また、第１層間絶縁膜８１
は、容量線の一部である第２蓄積容量電極とバリア層８
０の間で、第２誘電体膜として機能する。そして、第２
誘電体膜８１を薄くする程、第２蓄積容量７０ｂは大き
くなるので、結局、膜破れなどの欠陥が生じないことを
条件に、絶縁薄膜２よりも薄い５０ｎｍ以下の厚みを持
つ極薄い絶縁膜となるように第２誘電体膜８１を形成す
ると本実施形態の効果を増大させることができる。

【００６８】次に工程（１４）に示すように、バリア層
８０と高濃度ドレイン領域１ｅとを電気的に接続するた
めのコンタクトホール８ａを、反応性イオンエッチン
グ、反応性イオンビームエッチング等のドライエッチン
グにより形成する。このようなドライエッチングは、指
向性が高いため、小さな径のコンタクトホール８ａを開
孔可能である。或いは、コンタクトホール８ａが半導体
層１ａを突き抜けるのを防止するのに有利なウエットエ
ッチングを併用してもよい。このウエットエッチング
は、コンタクトホール８ａに対し、より良好に電気的な
接続をとるためのテーパを付与する観点からも有効であ
る。

【００６９】次に工程（１５）に示すように、第１層間
絶縁膜８１及びコンタクトホール８ａを介して覗く高濃
度ドレイン領域１ｅの全面に、Ｔｉ、Ｃｒ、Ｗ、Ｔａ、
Ｍｏ及びＰｂ等の金属や金属シリサイド等の金属合金膜
をスパッタリング等により堆積して、５０〜５００ｎｍ
程度の膜厚の導電膜８０’を形成する。５０ｎｍ程度の
厚みがあれば、後に第２コンタクトホール８ｂを開孔す
る時に突き抜ける可能性は殆どない。尚、この導電膜８
０’上には、表面反射を緩和するためにポリシリコン膜
等の反射防止膜を形成しても良い。また、導電膜８０’
は応力緩和のためにドープトポリシリコン膜等を用いて
も良い。この際、下層にドープトポリシリコン膜（導電
性のポリシリコン膜）を用いて上層に金属膜を用いて２
層以上の積層された導電膜８０’を形成してもよい。ま
た、２層のポリシリコン膜の間に金属膜を挟んで３層と
してもよい。このように、導電膜８０’と高濃度ドレイ
ン領域１ｅとを電気的に接続する際に、同じポリシリコ
ン膜で形成すると、コンタクト抵抗を大幅に低減するこ
とができる。

【００７０】次に図６の工程（１６）に示すように、該
形成された導電膜８０’上にフォトリソグラフィにより
バリア層８０のパターン（図２参照）に対応するレジス
トマスクを形成し、該レジストマスクを介して導電膜８
０’に対しエッチングを行うことにより、第３蓄積容量
電極を含むバリア層８０を形成する。

【００７１】次に工程（１７）に示すように、第１層間
絶縁膜８１及びバリア層８０を覆うように、例えば、常
圧又は減圧ＣＶＤ法やＴＥＯＳガス等を用いて、ＮＳ
Ｇ、ＰＳＧ、ＢＳＧ、ＢＰＳＧなどのシリケートガラス
膜、窒化シリコン膜や酸化シリコン膜等からなる第２層
間絶縁膜４を形成する。第２層間絶縁膜４の膜厚は、約
５００〜１５００ｎｍが好ましい。第２層間絶縁膜４の
膜厚が５００ｎｍ以上あれば、データ線６ａ及び走査線
３ａ間における寄生容量は余り又は殆ど問題とならな
い。

【００７２】次に工程（１８）の段階で、高濃度ソース
領域１ｄ及び高濃度ドレイン領域１ｅを活性化するため
に約１０００℃の熱処理を２０分程度行った後、データ
線６ａに対するコンタクトホール５を開孔する。また、
走査線３ａや容量線３ｂをＴＦＴアレイ基板１０の周辺
領域において図示しない配線と接続するためのコンタク
トホールも、コンタクトホール５と同一の工程により第
２層間絶縁膜４に開孔することができる。

【００７３】次に、工程（１９）に示すように、第２層
間絶縁膜４の上に、スパッタリング等により、遮光性の
Ａｌ等の低抵抗金属や金属シリサイド等を金属膜６とし
て、約１００〜５００ｎｍの厚さ、好ましくは約３００
ｎｍに堆積する。

【００７４】次に工程（２０）に示すように、フォトリ
ソグラフィ工程、エッチング工程等により、データ線６
ａを形成する。

【００７５】次に図７の工程（２１）に示すように、デ
ータ線６ａ上を覆うように、例えば、常圧又は減圧ＣＶ
Ｄ法やＴＥＯＳガス等を用いて、ＮＳＧ、ＰＳＧ、ＢＳ
Ｇ、ＢＰＳＧなどのシリケートガラス膜、窒化シリコン
膜や酸化シリコン膜等からなる第３層間絶縁膜７を形成
する。第３層間絶縁膜７の膜厚は、約５００〜１５００
ｎｍが好ましい。

【００７６】次に工程（２２）に示すように、画素電極
９ａとバリア層８０とを電気的に接続するためのコンタ
クトホール８ｂを、反応性イオンエッチング、反応性イ
オンビームエッチング等のドライエッチングにより形成
する。また、テーパ状にするためにウェットエッチング
を用いても良い。

【００７７】次に工程（２３）に示すように、第３層間
絶縁膜７の上に、スパッタリング等により、ＩＴＯ膜等
の透明導電性薄膜９を、約５０〜２００ｎｍの厚さに堆
積し、更に工程（２４）に示すように、フォトリソグラ
フィ工程、エッチング工程等により、画素電極９ａを形
成する。尚、当該液晶装置を反射型の液晶装置に用いる
場合には、Ａｌ等の反射率の高い不透明な材料から画素
電極９ａを形成してもよい。

【００７８】続いて、画素電極９ａの上にポリイミド系
の配向膜の塗布液を塗布した後、所定のプレティルト角
を持つように且つ所定方向でラビング処理を施すこと等
により、配向膜１６（図３参照）が形成される。

【００７９】他方、図３に示した対向基板２０について
は、ガラス基板等が先ず用意され、第２遮光膜２３及び
後述する額縁としての第３遮光膜が、例えば金属クロム
をスパッタリングした後、フォトリソグラフィ工程、エ
ッチング工程を経て形成される。尚、これらの第２及び
第３遮光膜は、Ｃｒ、Ｎｉ、Ａｌなどの金属材料の他、
カーボンやＴｉをフォトレジストに分散した樹脂ブラッ
クなどの材料から形成してもよい。尚、ＴＦＴアレイ基
板１０上で、データ線６ａ、バリア層８０、第１遮光膜
１１ａ等で遮光領域を規定すれば、対向基板２０上の第
２遮光膜２３や第３遮光膜を省くことができる。

【００８０】その後、対向基板２０の全面にスパッタリ
ング等により、ＩＴＯ等の透明導電性薄膜を、約５０〜
２００ｎｍの厚さに堆積することにより、対向電極２１
を形成する。更に、対向電極２１の全面にポリイミド系
の配向膜の塗布液を塗布した後、所定のプレティルト角
を持つように且つ所定方向でラビング処理を施すこと等
により、配向膜２２（図３参照）が形成される。

【００８１】最後に、上述のように各層が形成されたＴ
ＦＴアレイ基板１０と対向基板２０とは、配向膜１６及
び２２が対面するように後述するシール材により貼り合
わされ、真空吸引等により、両基板間の空間に、例えば
複数種類のネマティック液晶を混合してなる液晶が吸引
されて、所定層厚の液晶層５０が形成される。

【００８２】（電気光学装置の第２実施形態）本発明に
よる電気光学装置の第２実施形態である液晶装置の構成
について、図８及び図９を参照して説明する。図８は、
データ線、走査線、画素電極、遮光膜等が形成されたＴ
ＦＴアレイ基板の相隣接する複数の画素群の平面図であ
り、図９は、図８のＢ−Ｂ’断面図である。尚、図８及
び図９に示した第２実施形態において図２及び図３に示
した第1実施形態と同様の構成要素については、同様の
参照符号を付し、その説明は省略する。また、図９にお
いては、各層や各部材を図面上で認識可能な程度の大き
さとするため、各層や各部材毎に縮尺を異ならしめてあ
る。

【００８３】図８及び図９において、第２実施形態では
第１実施形態とは異なり、第１遮光膜１１ｂがＴＦＴア
レイ基板１０側から見て走査線３ａ、容量線３ｂ及びデ
ータ線６ａを覆うように即ち、各画素を囲む格子状の非
開口領域の全域に設けられている。更に、下地絶縁膜１
２には、容量線３ｂと第１遮光膜１１ｂとを電気的に接
続するコンタクトホール１５が設けられている。容量線
３ｂ及び第１遮光膜１１ｂは、基板周辺領域において、
定電位配線に接続されている。その他の構成については
第１実施形態の場合と同様である。

【００８４】従って、第２実施形態によれば、第１遮光
膜１１ｂは、画素開口領域を規定する機能と共に容量線
３ｂの定電位配線又は冗長配線としての機能を有するだ
けでなく、容量線自体の抵抗を下げることができ、画質
品位を向上させる。このように構成すれば、第１遮光膜
１１ｂ単独で画素開口領域を規定することが可能とな
る。更に、容量線３ｂ及び第１遮光膜１１ｂの電位を同
一の一定電位にでき、容量線３ｂや第１遮光膜１１ｂに
おける電位揺れによる画像信号やＴＦＴ３０への悪影響
を低減できる。また、第１遮光膜１１ｂと半導体層１ａ
の間に介在する下地絶縁膜１２を誘電体膜とし、更に蓄
積容量を付加することができる。

【００８５】また、第１遮光膜１１ｂを容量線として代
用すれば、走査線３ａと同一工程で形成される容量線３
ｂは、各画素単位毎に蓄積容量電極として島状に設けて
もよい。このように構成することで、画素開口率を向上
することが可能となる。

【００８６】尚、このような第１遮光膜１１ｂは、第１
実施形態における製造プロセス中、工程（２）における
レジストマスクのパターンを変更すれば形成できる。ま
た、コンタクトホール１５は、第１実施形態における製
造プロセス中、工程（８）と工程（９）の間に、反応性
イオンエッチング、反応性イオンビームエッチング等の
ドライエッチングやウェットエッチングを施すことによ
り開孔すればよい。

【００８７】（電気光学装置の第３実施形態）本発明に
よる電気光学装置の第３実施形態である液晶装置の構成
について、図１０を参照して説明する。図１０は、第２
実施形態における図８の平面図のＢ−Ｂ’断面に対応す
る第３実施形態の断面図である。尚、図１０に示した第
３実施形態において図８に示した第２実施形態と同様の
構成要素については、同様の参照符号を付し、その説明
は省略する。また、図１０においては、各層や各部材を
図面上で認識可能な程度の大きさとするため、各層や各
部材毎に縮尺を異ならしめてある。

【００８８】図１０において、第３実施形態では第２実
施形態とは異なり、第３層間絶縁膜７’は、上側表面が
平坦に形成されている。この結果、第３層間絶縁膜７’
を下地膜とする画素電極９ａ及び配向膜１６も平坦化さ
れている。その他の構成については第２実施形態の場合
と同様である。

【００８９】従って、第３実施形態によれば、データ線
６ａに重ねて走査線３ａ、ＴＦＴ３０、容量線３ｂ等が
形成される領域の他の領域に対する段差が低減される。
このようにして画素電極９ａが平坦化されているので、
当該平坦化の度合いに応じて液晶層５０のディスクリネ
ーションの発生を低減できる。この結果、第３実施形態
によれば、より高品位の画像表示が可能となり、画素開
口領域を広げることも可能となる。

【００９０】尚、このような第３層間絶縁膜７’の平坦
化は、例えば、第１実施形態の製造プロセスにおける工
程（２１）の際、ＣＭＰ（Chemical Mechanical Polish
ing）処理、スピンコート処理、リフロー法等により行
ったり、有機ＳＯＧ（Spin On Glass)、無機ＳＯＧ、ポ
リイミド膜等を利用して行えばよい。このように平坦化
するために第３層間絶縁膜７’の膜厚が厚くなってもバ
リア層８０が選択比の高い膜で形成されているため、エ
ッチング時に膜を突き抜けることがない。

【００９１】（電気光学装置の第４実施形態）本発明に
よる電気光学装置の第４実施形態である液晶装置の構成
について、図１１を参照して説明する。図１１は、第２
実施形態における図８の平面図のＢ−Ｂ’断面に対応す
る第４実施形態の断面図である。尚、図１０に示した第
４実施形態において図８に示した第２実施形態と同様の
構成要素については、同様の参照符号を付し、その説明
は省略する。また、図１１においては、各層や各部材を
図面上で認識可能な程度の大きさとするため、各層や各
部材毎に縮尺を異ならしめてある。

【００９２】図１１において、第４実施形態では第２実
施形態とは異なり、ＴＦＴアレイ基板１０’は、その上
側表面が、データ線６ａ、走査線３ａ及び容量線３ｂに
対向する部分が凹状に窪んで形成されている。この結
果、ＴＦＴアレイ基板１０’上にこれらの配線や層間絶
縁膜を介して形成される画素電極９ａ及び配向膜１６も
平坦化されている。その他の構成については第２実施形
態の場合と同様である。

【００９３】従って、第４実施形態によれば、データ線
６ａに重ねて走査線３ａ、ＴＦＴ３０、容量線３ｂ等が
形成される領域と形成されない領域に対する段差が低減
される。このようにして画素の非開口領域の少なくとも
一部分を埋め込むだけで画素電極９ａがほぼ平坦化さ
れ、当該平坦化の度合いに応じて液晶層５０のディスク
リネーションの発生を低減できる。この結果、第４実施
形態によれば、より高品位の画像表示が可能となり、画
素開口領域を広げることも可能となる。

【００９４】尚、このようなＴＦＴアレイ基板１０’
は、例えば、第１実施形態の製造プロセスにおける工程
（１）の前に、凹状の窪みを形成すべき領域にエッチン
グを施せばよい。

【００９５】上述のように第３実施形態では、第３層間
絶縁膜上面を平坦化し、第４実施形態では、基板を凹状
に溝を形成した上に配線や素子部を形成して最終的に画
素電極を平坦化しているが、第２層間絶縁膜４又は下地
絶縁膜１２を凹状に窪めて形成しても同様の平坦化の効
果が得られる。この場合、各層間絶縁膜を凹状に形成す
る方法としては、各層間絶縁膜を二層構造として、一層
のみからなる薄い部分を凹状の窪み部分として二層の厚
い部分を凹状の土手部分とするように薄膜形成及びエッ
チングを行なえばよい。或いは、各層間絶縁膜を単一層
構造として、エッチングにより凹状の窪みを開孔するよ
うにしてもよい。これらの場合、反応性イオンエッチン
グ、反応性イオンビームエッチング等のドライエッチン
グを用いると、設計寸法通りに凹状部分を形成できる利
点がある。一方、少なくもとウエットエッチングを単独
で又はドライエッチングと組み合わせて用いた場合に
は、凹状の窪みの側壁面をテーパ状に形成できるため、
後工程で凹状の窪み内に形成されるポリシリコン膜、レ
ジスト等の側壁周囲への残留を低減できるので、歩留ま
りの低下を招かない利点が得られる。

【００９６】（電気光学装置の第５実施形態）本発明に
よる電気光学装置の第５実施形態である液晶装置の構成
について、図１２を用いて説明する。図１２は、第１実
施形態における図２のＡ−Ａ’断面図にに対応する第５
実施形態の断面図である。尚、図１２に示した第５実施
形態において第１実施形態と同様の構成要素について
は、同様の参照部号を付し、その説明は省略し、第１実
施形態と異なる点のみ説明する。

【００９７】第５実施形態では、容量線３ｂ上において
バリア層８０と画素電極９ａを電気的に接続するための
第２コンタクトホール８ｂが形成されている。このよう
に、容量線３ｂ上に第２コンタクトホール８ｂを形成す
ることにより、第２コンタクトホール８ｂの領域下の面
積も容量として機能させることができるため、その分容
量を大きくすることができる。

【００９８】（電気光学装置の全体構成）以上のように
構成された各実施形態における電気光学装置に一例であ
る液晶装置の全体構成を図１３及び図１４を参照して説
明する。尚、図１３は、ＴＦＴアレイ基板１０をその上
に形成された各構成要素と共に対向基板２０の側から見
た平面図であり、図１４は、図１３のＨ−Ｈ’断面図で
ある。

【００９９】図１３において、ＴＦＴアレイ基板１０の
上には、シール材５２がその縁に沿って設けられてお
り、その内側に並行して、例えば第２遮光膜２３と同じ
或いは異なる材料から成る画像表示領域の周辺を規定す
る額縁としての第３遮光膜５３が設けられている。シー
ル材５２の外側の領域には、データ線６ａに画像信号を
所定タイミングで供給することによりデータ線６ａを駆
動するデータ線駆動回路１０１及び外部回路接続端子１
０２がＴＦＴアレイ基板１０の一辺に沿って設けられて
おり、走査線３ａに走査信号を所定タイミングで供給す
ることにより走査線３ａを駆動する走査線駆動回路１０
４が、この一辺に隣接する２辺に沿って設けられてい
る。走査線３ａに供給される走査信号遅延が問題になら
ないのならば、走査線駆動回路１０４は片側だけでも良
いことは言うまでもない。また、データ線駆動回路１０
１を画像表示領域の辺に沿って両側に配列してもよい。
例えば奇数列のデータ線６ａは画像表示領域の一方の辺
に沿って配設されたデータ線駆動回路から画像信号を供
給し、偶数列のデータ線は前記画像表示領域の反対側の
辺に沿って配設されたデータ線駆動回路から画像信号を
供給するようにしてもよい。この様にデータ線６ａを櫛
歯状に駆動するようにすれば、データ線駆動回路の占有
面積を拡張することができるため、複雑な回路を構成す
ることが可能となる。更にＴＦＴアレイ基板１０の残る
一辺には、画像表示領域の両側に設けられた走査線駆動
回路１０４間をつなぐための複数の配線１０５が設けら
れている。また、対向基板２０のコーナー部の少なくと
も１箇所においては、ＴＦＴアレイ基板１０と対向基板
２０との間で電気的に導通をとるための導通材１０６が
設けられている。そして、図１４に示すように、図１３
に示したシール材５２とほぼ同じ輪郭を持つ対向基板２
０が当該シール材５２によりＴＦＴアレイ基板１０に固
着されている。尚、ＴＦＴアレイ基板１０上には、これ
らのデータ線駆動回路１０１、走査線駆動回路１０４等
に加えて、複数のデータ線６ａに画像信号を所定のタイ
ミングで印加するサンプリング回路、複数のデータ線６
ａに所定電圧レベルのプリチャージ信号を画像信号に先
行して各々供給するプリチャージ回路、製造途中や出荷
時の当該液晶装置の品質、欠陥等を検査するための検査
回路等を形成してもよい。尚、本実施の形態によれば、
対向基板２０上の第２遮光膜２３はＴＦＴアレイ基板１
０の遮光領域よりも小さく形成すれば良い。また、液晶
装置の用途により、第２遮光膜２３は容易に取り除くこ
とができる。

【０１００】以上図１から図１４を参照して説明した各
実施形態では、データ線駆動回路１０１及び走査線駆動
回路１０４をＴＦＴアレイ基板１０の上に設ける代わり
に、例えばＴＡＢ（Tape Automated Bonding)基板上に
実装された駆動用ＬＳＩに、ＴＦＴアレイ基板１０の周
辺部に設けられた異方性導電フィルムを介して電気的及
び機械的に接続するようにしてもよい。また、対向基板
２０の投射光が入射する側及びＴＦＴアレイ基板１０の
出射光が出射する側には各々、例えば、ＴＮ（Twisted
Nematic）モード、ＶＡ(Vertically Aligned)モード、
ＰＤＬＣ(Polymer Dispersed Liquid Crystal)モード等
の動作モードや、ノーマリーホワイトモード／ノーマリ
ーブラックモードの別に応じて、偏光フィルム、位相差
フィルム、偏光板などが所定の方向で配置される。

【０１０１】以上説明した各実施形態における電気光学
装置は、カラー表示のプロジェクタ等に適用されるた
め、３枚の電気光学装置がＲ（赤）Ｇ（緑）Ｂ（青）用
のライトバルブとして各々用いられ、各ライトバルブに
は各々ＲＧＢ色分解用のダイクロイックミラーを介して
分解された各色の光が投射光として各々入射されること
になる。従って、各実施形態では、対向基板２０に、カ
ラーフィルタは設けられていない。しかしながら、第２
遮光膜２３の形成されていない画素電極９ａに対向する
所定領域にＲＧＢのカラーフィルタをその保護膜と共
に、対向基板２０上に形成してもよい。あるいは、ＴＦ
Ｔアレイ基板１０上のＲＧＢに対向する画素電極９ａ下
にカラーレジスト等でカラーフィルタ層を形成すること
も可能である。このようにすれば、プロジェクタ以外の
直視型や反射型のカラー液晶テレビなどに各実施形態に
おける電気光学装置を適用できる。更に、対向基板２０
上に１画素1個対応するようにマイクロレンズを形成し
てもよい。このようにすれば、入射光の集光効率を向上
することで、明るい電気光学装置が実現できる。更にま
た、対向基板２０上に、何層もの屈折率の相違する干渉
層を堆積することで、光の干渉を利用して、ＲＧＢ色を
作り出すダイクロイックフィルタを形成してもよい。こ
のダイクロイックフィルタ付き対向基板によれば、より
明るいカラー電気光学装置が実現できる。

【０１０２】以上説明した各実施形態における電気光学
装置では、従来と同様に入射光を対向基板２０の側から
入射することとしたが、第１遮光膜１１ａを設けている
ので、ＴＦＴアレイ基板１０の側から入射光を入射し、
対向基板２０の側から出射するようにしても良い。即
ち、このように電気光学装置を液晶プロジェクタに取り
付けても、半導体層１ａのチャネル領域１ａ’及び低濃
度ソース領域１ｂ、低濃度ドレイン領域１ｃに光が入射
することを防ぐことが出来、高画質の画像を表示するこ
とが可能である。ここで、従来は、ＴＦＴアレイ基板１
０の裏面側での反射を防止するために、反射防止用のＡ
Ｒ（Anti Reflection)被膜された偏光板を別途配置した
り、ＡＲフィルムを貼り付ける必要があったが、各実施
形態では、ＴＦＴアレイ基板１０の表面と半導体層１ａ
の少なくともチャネル領域１ａ’及び低濃度ソース領域
１ｂ、低濃度ドレイン領域１ｃとの間に第１遮光膜１１
ａが形成されているため、このようなＡＲ被膜された偏
光板やＡＲフィルムを用いたり、ＴＦＴアレイ基板１０
そのものをＡＲ処理した基板を使用する必要が無くな
る。従って、各実施形態によれば、材料コストを削減で
き、また偏光板貼り付け時に、ごみ、傷等により、歩留
まりを落とすことがなく大変有利である。また、耐光性
が優れているため、明るい光源を使用したり、偏光ビー
ムスプリッタにより偏光変換して、光利用効率を向上さ
せても、光によるクロストーク等の画質劣化を生じな
い。

【０１０３】また、各画素に設けられるスイッチング素
子としては、正スタガ型又はコプラナー型のポリシリコ
ンＴＦＴであるとして説明したが、逆スタガ型のＴＦＴ
やアモルファスシリコンＴＦＴ等の他の形式のＴＦＴに
対しても、各実施形態は有効である。

【０１０４】（電子機器）次に、以上詳細に説明した電
気光学装置１００を備えた電子機器の実施の形態につい
て図１５から図１７を参照して説明する。

【０１０５】先ず図１５に、このように電気光学装置１
００を備えた電子機器の概略構成を示す。

【０１０６】図１５において、電子機器は、表示情報出
力源１０００、表示情報処理回路１００２、駆動回路１
００４、電気光学装置１００、クロック発生回路１００
８並びに電源回路１０１０を備えて構成されている。表
示情報出力源１０００は、ＲＯＭ（Read Only Memor
y）、ＲＡＭ（Random Access Memory）、光ディスク装
置などのメモリ、画像信号を同調して出力する同調回路
等を含み、クロック発生回路１００８からのクロック信
号に基づいて、所定フォーマットの画像信号などの表示
情報を表示情報処理回路１００２に出力する。表示情報
処理回路１００２は、増幅・極性反転回路、シリアル−
パラレル変換回路、ローテーション回路、ガンマ補正回
路、クランプ回路等の周知の各種処理回路を含んで構成
されており、クロック信号に基づいて入力された表示情
報からデジタル信号を順次生成し、クロック信号CLKと
共に駆動回路１００４に出力する。駆動回路１００４
は、電気光学装置１００を駆動する。電源回路１０１０
は、上述の各回路に所定電源を供給する。尚、電気光学
装置１００を構成するＴＦＴアレイ基板の上に、駆動回
路１００４を搭載してもよく、これに加えて表示情報処
理回路１００２を搭載してもよい。

【０１０７】次に図１６から図１７に、このように構成
された電子機器の具体例を各々示す。

【０１０８】図１６において、電子機器の一例たるプロ
ジェクタ１１００は、上述した駆動回路１００４がＴＦ
Ｔアレイ基板上に搭載された電気光学装置１００を含む
ライトバルブを３個用意し、各々ＲＧＢ用のライトバル
ブ１００Ｒ、１００Ｇ及び１００Ｂとして用いたプロジ
ェクタとして構成されている。プロジェクタ１１００で
は、メタルハライドランプ等の白色光源のランプユニッ
ト１１０２から投射光が発せられると、３枚のミラー１
１０６及び２枚のダイクロイックミラー１１０８によっ
て、ＲＧＢの３原色に対応する光成分Ｒ、Ｇ、Ｂに分け
られ、各色に対応するライトバルブ１００Ｒ、１００Ｇ
及び１００Ｂに各々導かれる。この際特にＢ光は、長い
光路による光損失を防ぐために、入射レンズ１１２２、
リレーレンズ１１２３及び出射レンズ１１２４からなる
リレーレンズ系１１２１を介して導かれる。そして、ラ
イトバルブ１００Ｒ、１００Ｇ及び１００Ｂにより各々
変調された３原色に対応する光成分は、ダイクロイック
プリズム１１１２により再度合成された後、投射レンズ
１１１４を介してスクリーン１１２０にカラー画像とし
て投射される。

【０１０９】図１７において、電子機器の他の例たるマ
ルチメディア対応のラップトップ型のパーソナルコンピ
ュータ（ＰＣ）１２００は、上述した電気光学装置１０
０がトップカバーケース内に設けられており、更にＣＰ
Ｕ、メモリ、モデム等を収容すると共にキーボード１２
０２が組み込まれた本体１２０４を備えている。

【０１１０】以上図１６から図１７を参照して説明した
電子機器の他にも、液晶テレビ、ビューファインダ型又
はモニタ直視型のビデオテープレコーダ、カーナビゲー
ション装置、電子手帳、電卓、ワードプロセッサ、エン
ジニアリング・ワークステーション（ＥＷＳ）、携帯電
話、テレビ電話、ＰＯＳ端末、タッチパネルを備えた装
置等などが図１５に示した電子機器の例として挙げられ
る。

【０１１１】以上説明したように、本実施の形態によれ
ば、製造効率が高く高品位の画像表示が可能な電気光学
装置を備えた各種の電子機器を実現できる。

【０１１２】次に、本実施の形態の発明を以下に示す。

【０１１３】本発明の第１電気光学装置は、基板に、複
数の走査線及び複数のデータ線と、前記走査線及び前記
データ線に接続された薄膜トランジスタと、該薄膜トラ
ンジスタに接続された画素電極及び蓄積容量とを有する
電気光学装置であって、前記走査線及び前記蓄積容量の
一方の電極の上方に形成された第１層間絶縁膜と、該第
１層間絶縁膜の上方に形成された導電層と、該導電層の
上方に形成された第２層間絶縁膜とを具備しており、前
記データ線は、前記第２層間絶縁膜上に形成されてい
る。

【０１１４】本発明の第１電気光学装置によれば、基板
には、走査線及び蓄積容量の一方の電極、第１層間絶縁
膜、導電層、第２層間絶縁膜、データ線の順に形成され
ている。従って、走査線とデータ線との間の層として介
在する導電層を様々な用途に利用することが可能とな
る。例えば先ず、導電層と半導体層とを第１コンタクト
ホールを介して電気的に接続すると共に導電層と画素電
極とを第２コンタクトホールを介して電気的に接続する
ことにより、導電層を経由して半導体層と画素電極とを
電気的に接続する構成が可能となる。或いは、導電層の
一部を、半導体層の一部や蓄積容量の一方の電極と誘電
体膜を介して対向する他の蓄積容量電極とすることによ
り、画素電極に対して蓄積容量を付与する構成も可能と
なる。或いは、導電層を遮光膜から形成することによ
り、導電層により画素の開口領域の少なくとも一部を規
定する構成も可能となる。更には、導電層からデータ
線、走査線、あるいは蓄積容量の一方の電極を構成する
ための容量線を除く他の配線を形成する構成や、導電層
からデータ線、走査線及び容量線の冗長配線を形成する
構成も可能となる。

【０１１５】本発明の第１電気光学装置の一の態様によ
れば、前記基板に、前記データ線の上方に形成された第
３層間絶縁膜を更に具備しており、前記画素電極は、前
記第３層間絶縁膜上に形成されると共に前記第２及び第
３層間絶縁膜に形成されたコンタクトホールを介して前
記導電層に電気的に接続されており、前記導電層は、前
記半導体層に電気的に接続されている。

【０１１６】このように構成すれば、データ線の上方に
は第３層間絶縁膜を介して画素電極が形成されており、
画素電極は、第２及び第３層間絶縁膜に形成されたコン
タクトホールを介して導電層に電気的に接続されおり、
導電層は、半導体層に接続されている。従って、導電層
を経由して半導体層と画素電極とを電気的に接続する構
成が得られる。

【０１１７】本発明の第２電気光学装置は、基板に、複
数の走査線及び複数のデータ線と、各前記走査線及び各
前記データ線に接続された薄膜トランジスタと、該薄膜
トランジスタに接続された画素電極と、前記薄膜トラン
ジスタのソース領域及びドレイン領域並びに第１蓄積容
量電極を構成する半導体層と、該半導体層上に形成され
ている絶縁薄膜と、該絶縁薄膜上に形成されていると共
に前記走査線の一部からなる前記薄膜トランジスタのゲ
ート電極と、前記絶縁薄膜上に形成されている前記蓄積
容量の第２蓄積容量電極と、前記走査線及び前記第２蓄
積容量電極の上方に形成された第１層間絶縁膜と、該第
１層間絶縁膜の上方に形成された導電層と、該導電層の
上方に形成された第２層間絶縁膜とを具備しており、前
記データ線は、前記第２層間絶縁膜上に形成されると共
に前記絶縁薄膜並びに前記第１及び第２層間絶縁膜に形
成されたコンタクトホールを介して、前記半導体層のソ
ース領域に電気的に接続されている。

【０１１８】本発明の第２電気光学装置によれば、基板
には、走査線及び第２蓄積容量電極、第１層間絶縁膜、
導電層、第２層間絶縁膜、データ線の順に形成されてお
り、画素電極は更にその上方に形成されている。そし
て、データ線は、第１及び第２層間絶縁膜に形成された
コンタクトホールを介して、半導体層のソース領域に電
気的に接続されている。これらに加えて、半導体層の一
部からソース領域及びドレイン領域が構成されており、
絶縁薄膜の一部から薄膜トランジスタのゲート絶縁膜が
構成されており、更に絶縁薄膜上に走査線の一部からな
る薄膜トランジスタのゲート電極が形成されている。他
方で、半導体層の一部から、第１蓄積容量電極が構成さ
れており、絶縁薄膜の一部から蓄積容量の誘電体膜が構
成されており、更に絶縁薄膜上に容量線の一部からなる
第２蓄積容量電極が形成されている。従って、薄膜トラ
ンジスタが走査線の下側に配置され、これに並んで第２
蓄積容量電極の下側に蓄積容量が配置された構造が得ら
れる。従って、このような蓄積容量が薄膜トランジスタ
に並んで設けられた構成において、走査線とデータ線と
の間の層として介在する導電層を様々な用途に利用する
ことが可能となる。例えば先ず、導電層の一部を、第２
蓄積容量電極と第１層間絶縁膜を介して対向する第３蓄
積容量電極とすることにより、即ち、第１層間絶縁膜を
この個所において蓄積容量の誘電体膜として導電層の一
部と第２蓄積容量電極とを対向配置することにより、画
素電極に対して（第１蓄積容量電極及び第２蓄積容量電
極からなる蓄積容量に加えて）追加的に蓄積容量を付与
する構成も可能となる。或いは、前述した本発明の第１
電気光学装置の場合と同様に、導電層を経由して半導体
層と画素電極とを電気的に接続する構成、導電層により
画素の開口領域の少なくとも一部を規定する構成、導電
層からデータ線、走査線あるいは、第２蓄積容量を形成
するための容量線を除く他の配線或いはこれらの冗長配
線を形成する構成も可能となる。

【０１１９】本発明の第２電気光学装置の一の態様によ
れば、前記導電層は、前記第１層間絶縁膜及び前記絶縁
薄膜に形成されたコンタクトホールを介して前記半導体
層のドレイン領域に電気的に接続されている。

【０１２０】このように構成すれば、データ線は、絶縁
薄膜並びに第１及び第２層間絶縁膜に形成されたコンタ
クトホールを介して、半導体層のソース領域に電気的に
接続されており、導電層は、第１層間絶縁膜及び絶縁薄
膜に形成されたコンタクトホールを介して、半導体層の
ドレイン領域に電気的に接続されている。従って、導電
層を、画素電極に接続された蓄積容量の電極として用い
る構成が容易にして可能となり、同時に、導電層を経由
して画素電極とドレイン領域とを電気的に接続する構成
も容易にして可能となる。

【０１２１】本発明の第２電気光学装置の他の態様によ
れば、前記基板に、前記データ線の上方に形成された第
３層間絶縁膜を更に具備しており、前記画素電極は、前
記第３層間絶縁膜上に形成されると共に前記第２及び第
３層間絶縁膜に形成されたコンタクトホールを介して前
記導電層に電気的に接続されている。

【０１２２】このように構成すれば、データ線の上方に
は第３層間絶縁膜を介して画素電極が形成されており、
画素電極は、第２及び第３層間絶縁膜に形成されたコン
タクトホールを介して導電層に電気的に接続される。従
って、導電層を経由して画素電極とドレイン領域とを電
気的に接続する構成も容易にして可能となる。

【０１２３】本発明の第３電気光学装置は、基板に、マ
トリクス状に配列された複数の画素電極及び薄膜トラン
ジスタと、該薄膜トランジスタに接続されており層間絶
縁膜を介して立体的に相交差する走査線及びデータ線
と、前記薄膜トランジスタを構成する半導体層と前記画
素電極との間に介在し、前記半導体層のドレイン領域と
第１コンタクトホールを介して電気的に接続され且つ前
記画素電極と第２コンタクトホールを介して電気的に接
続された導電層と、前記半導体層部分と同一膜からなる
第１蓄積容量電極と前記第１蓄積容量電極上に配置され
た第２蓄積容量電極との間に介在する第１誘電体膜と、
前記第２蓄積容量電極と前記導電層の一部からなる第３
蓄積容量電極との間に介在する第２誘電体膜とを備え
る。

【０１２４】本発明の第３電気光学装置によれば、基板
には、複数の走査線及び複数のデータ線が層間絶縁膜を
介して立体的に相交差しており、複数の画素電極に蓄積
容量を夫々付加するための第２蓄積容量電極が別途設け
られている。そして、導電層は、半導体層と画素電極と
の間に介在しており、一方で半導体層のドレイン領域と
第１コンタクトホールを介して電気的に接続されてお
り、他方で、画素電極と第２コンタクトホールを介して
電気的に接続されている。このため、画素電極からドレ
イン領域まで一つのコンタクトホールを開孔する場合と
比較して、コンタクトホールの径を小さくできる。即
ち、コンタクトホールを深く開孔する程エッチング精度
は落ちるため、薄い半導体層における突き抜けを防止す
るために、コンタクトホールの径を小さくできるドライ
エッチングを途中で停止して、最終的にウエットエッチ
ングで半導体層まで開孔するように工程を組まねばなら
ない。このため、指向性のないウエットエッチングによ
りコンタクトホールの径が広がらざるを得ないのであ
る。これに対して本発明では、画素電極及び半導体層の
ドレイン領域間を２つの直列な第１及び第２コンタクト
ホールにより接続すればよいので、各コンタクトホール
をドライエッチングにより開孔することが可能となる
か、或いは少なくともウエットエッチングにより開孔す
る距離を短くすることが可能となる。この結果、第１及
び第２コンタクトホールの径を夫々小さくでき、第１コ
ンタクトホールにおける導電層の表面に形成される窪み
や凹凸も小さくて済むので、その上方に位置する画素電
極部分における平坦化が促進される。更に、第２コンタ
クトホールにおける画素電極の表面に形成される窪みや
凹凸も小さくて済むので、この画素電極部分における平
坦化が促進される。これらの結果、画素電極表面の窪み
や凹凸に起因する液晶等の電気光学物質におけるディス
クリネーション等の不良が低減される。

【０１２５】また、第１誘電体膜が半導体層のドレイン
領域を構成する半導体層部分と同一膜からなる第１蓄積
容量電極とこの第１蓄積容量電極上に配置された第２蓄
積容量電極との間に介在するので、これら三者により第
１の蓄積容量が半導体層のドレイン領域に電気的に接続
された画素電極に付加される。これに加えて、第２誘電
体膜が第２蓄積容量電極と導電層の一部からなる第３蓄
積容量電極との間に介在するので、これら三者により第
２の蓄積容量が画素電極に付加される。従って、導電層
を中央にしてその上下に並列に接続された第１及び第２
の蓄積容量が形成される。このように限られた基板上領
域に立体的な蓄積容量を構築することができる。ここで
特に、第１及び第２誘電体膜はいずれも、立体的に相交
差する走査線とデータ線の間に介在する第２層間絶縁膜
とは異なる層の誘電体膜からなる。従って、フリッカ等
の原因となる画像信号の電圧降下を引き起こす走査線及
びデータ線間の寄生容量を抑えるために、一定の厚みが
要求される第２層間絶縁膜の厚みとは無関係にこれらの
第１及び第２誘電体膜を技術的な限界まで薄く構成する
ことが可能となる。仮に、データ線と同一の導電層から
バリア層（本発明における導電層に相当する）が構成さ
れる前述した従来技術において、このバリア層を蓄積容
量の一方の電極として用いて、データ線及び走査線間の
層間絶縁膜を誘電体膜として用いると仮定すると、この
誘電体膜には、データ線及び走査線間の寄生容量が問題
とならないようにするために８００ｎｍ程度の厚みが必
要とされるので、当該バリア層を用いて大容量の蓄積容
量を構築することは根本的に困難となる。これに対して
本発明によれば、薄く構成可能な誘電体膜を用いること
により、蓄積容量において誘電体膜の厚みに反比例する
容量値を極めて効率的に増加させることが可能となる。

【０１２６】更にまた、このように誘電体膜を薄く形成
することにより、第１コンタクトホールの径を更に小さ
く出来るので、前述した第１コンタクトホールにおける
導電層の窪みや凹凸が更に小さくて済み、その上方に位
置する画素電極における平坦化が更に促進される。従っ
て、画素電極における窪みや凹凸に起因した電気光学物
質の不良が低減され、最終的には一層高品位の画像表示
が可能となる。

【０１２７】尚、本発明の構成において、導電層におけ
る蓄積容量付加機能に代えてまたは加えて、導電層にお
ける遮光機能やコンタクトホールのレイアウト等を重視
して、導電層や第２誘電体膜を走査線上に至るまで形成
する場合には、第２誘電体膜を導電層及び走査線間の寄
生容量が問題とならない程度に厚く形成すればよい。従
ってこの場合には、前述のように第２誘電体膜を技術的
な限界まで薄く構成して蓄積容量を増大させることは困
難となる。但し、装置仕様上十分な蓄積容量が付加可能
であれば、第２誘電体膜をそれ以上薄くする必要はない
ので、その分だけ当該導電層の持つ遮光機能等の他の付
加的機能が促進されるように構成する方が電気光学装置
全体として有利である。要するに、具体的な装置仕様に
個別具体的に鑑み、導電層により、本来の中継機能、必
要な蓄積容量を付加する機能、及び遮光機能等の他の付
加的機能が十分に発揮されるように、導電層の平面レイ
アウトや第２誘電体膜の厚み等を設定すればよい。

【０１２８】本発明の第３電気光学装置の一の態様で
は、前記第１蓄積容量電極と前記第２蓄積容量電極は平
面的にみて前記第１誘電体膜を介して少なくとも一部が
重なり、前記第２蓄積容量電極と前記第３蓄積容量電極
は前記第２誘電体膜を介して少なくとも一部を重ねるこ
とができる。

【０１２９】このように構成すれば、第２蓄積容量電極
を中央にしてその上下に並列に第１及び第３蓄積容量電
極が形成される。このように限られた基板上領域に立体
的な蓄積容量を構築することができる。

【０１３０】本発明の第３電気光学装置の一の態様で
は、前記第１誘電体膜と前記絶縁薄膜とは同一膜からな
り、前記走査線と前記第２蓄積容量電極とは同一膜から
なり、前記第２層間絶縁膜は、前記走査線及び前記導電
層上に形成されている。

【０１３１】このように構成すれば、第１誘電体膜と薄
膜トランジスタの絶縁薄膜とは同一膜からなるので同一
工程でこれらの絶縁膜を形成でき、走査線と第２蓄積容
量電極とは同一膜からなるので同一工程でこれらの導電
膜を形成できる。そして、第２層間絶縁膜は、走査線及
び導電層上に形成されており、更にその上にデータ線が
形成される。従って、第１及び第２誘電体膜を薄く形成
して蓄積容量を大きくできると同時に、第２層間絶縁膜
を厚く形成して走査線とデータ線との間における寄生容
量を小さくできる。この結果、比較的簡単な構成を用い
て高品位の画像表示が可能となる。

【０１３２】本発明の第３電気光学装置の他の態様で
は、前記第１層間絶縁膜と前記第２誘電体膜は同一膜か
らなる。

【０１３３】このように構成すれば、第1層間絶縁膜と
第２誘電体膜と同一工程で形成することが可能となり、
工程数を増加することなく有利である。

【０１３４】本発明の第１、第２又は第３電気光学装置
の他の態様では、前記導電層は、導電性の遮光膜からな
る。

【０１３５】このように構成すれば、導電性の遮光膜か
らなる導電層により、各画素開口領域を少なくとも部分
的に規定することが可能となる。このように他方の基板
（通常は対向基板）に形成される遮光膜ではなく、基板
（通常はＴＦＴアレイ基板）上に内蔵遮光膜（即ち、遮
光膜からなる導電層）の一部或いは全部を設ける構成
は、製造プロセスにおける基板と対向基板との位置ずれ
によって画素開口率の低下を招かない点で極めて有利で
ある。

【０１３６】この導電層が遮光膜からなる態様では、前
記導電層は、前記基板上における平面形状が相隣接する
データ線間を前記走査線に沿って伸び、各画素電極毎に
島状に構成されていてもよい。

【０１３７】このように導電層を島状に構成すれば、導
電層を構成する膜の応力の影響を低減できるばかりでな
く画素開口領域の走査線に沿った辺の一部又は全部を導
電層により規定することが可能となる。特に、具体的な
回路設計に応じて走査線及び導電層間の寄生容量が問題
となる場合は、走査線上には導電層を設けることなく、
容量線と画素電極とが隣接する側における画素開口領域
の走査線に沿った辺を当該導電層により規定するのが好
ましい。

【０１３８】この島状の遮光膜を導電層として設ける態
様では、前記相隣接するデータ線と前記導電層とは、平
面的に見て少なくとも一部重なるように構成してもよ
い。

【０１３９】このように構成すれば、平面的に見て島状
の導電層の端部とデータ線の縁との間に光が透過するよ
うな隙間が生じないで済む。即ち、このデータ線の縁部
と導電層の端部とが一致又は若干重なっていれば、この
部分における光抜け等の表示不良を防止できる。

【０１４０】上述の導電層が遮光膜からなる態様では、
前記導電層は、平面的に見て前記走査線と重なるように
形成されてよい。

【０１４１】このように構成すれば、走査線及び容量線
の両者を夫々少なくとも部分的に覆う遮光膜からなる導
電層により、画素開口領域の走査線に沿った辺を規定す
ることが可能となる。

【０１４２】上述の導電層が遮光膜からなる態様では、
前記導電層は、高融点金属を含んでもよい。

【０１４３】このように構成すれば、遮光膜からなる導
電層の形成工程の後に行われる高温処理により、導電層
が破壊されたり溶融しないようにできる。例えば、遮光
膜は、不透明な高融点金属であるＴｉ、Ｃｒ（クロ
ム）、Ｗ（タングステン）、Ｔａ（タンタル）、Ｍｏ
（モリブデン）及びＰｂ（鉛）のうちの少なくとも一つ
を含む、金属単体、合金、金属シリサイド等から構成さ
れる。

【０１４４】本発明の第１、第２又は第３電気光学装置
の他の態様では、前記導電層は、導電性のポリシリコン
膜から構成されている。

【０１４５】このように構成すれば、導電性のポリシリ
コン膜からなる導電層は、遮光膜としての機能は発揮し
ないが、蓄積容量を増加させる機能及び中継機能は十分
に発揮し得る。この場合には特に、層間絶縁膜との間で
熱等によるストレスが発生しにくくなるので、当該導電
層及びその周辺におけるクラック防止に役立つ。

【０１４６】本発明の第1、第２又は第３電気光学装置
の他の態様では、前記導電層は、導電性のポリシリコン
膜と高融点金属との２層以上の積層膜から構成されてい
る。

【０１４７】このように構成すれば、導電性のポリシリ
コン膜からなる導電層は、遮光膜としての機能は発揮し
ないが、蓄積容量を増加させる機能及び中継機能は十分
に発揮し得る。また半導体層と導電性のポリシリコン膜
を電気的に接続する際に、同じポリシリコン膜で形成す
ると、コンタクト抵抗を大幅に低減することができる。
また、このような導電性のポリシリコン膜の上に高融点
金属を積層すれば、遮光膜としての機能を発揮するとと
もに、さらに抵抗を下げることができる。

【０１４８】本発明の第１、第２又は第３電気光学装置
の他の態様では、前記基板上に、少なくとも前記半導体
層のチャネル領域を前記基板の側から見て夫々覆う位置
に設けられた遮光膜を更に備える。

【０１４９】このように構成すれば、薄膜トランジスタ
よりも基板に近い側、即ち薄膜トランジスタの下側に設
けた遮光膜により、基板側からの戻り光等が薄膜トラン
ジスタのチャネル領域やＬＤＤ（Lightly Doped Drain)
領域に入射する事態を未然に防ぐことができ、これに起
因した光電流の発生により薄膜トランジスタの特性が変
化したり、劣化することを防止できる。そして、この遮
光膜により画素開口領域の一部又は全部を規定すること
も可能となる。

【０１５０】この遮光膜を備えた態様では、少なくとも
前記遮光膜は、前記走査線の下に延設されて定電位源に
接続されてもよい。

【０１５１】このように構成すれば、遮光膜の電位が変
動して、当該遮光膜の上方に下地絶縁膜を介して設けら
れる薄膜トランジスタの特性が変化したり、劣化する事
態を未然に防げる。

【０１５２】或いは、この遮光膜を備えた態様では、前
記遮光膜は、前記遮光膜と前記半導体層との間に介在す
る下地絶縁膜に開孔されたコンタクトホールを介して前
記第２蓄積容量電極と電気的に接続されてもよい。

【０１５３】このように構成すれば、第２蓄積容量電極
及び遮光膜の電位を同一にでき、第２蓄積容量電極及び
遮光膜のいずれか一方を所定電位とする構成を採れば、
他方の電位も所定電位とできる。その際、遮光膜を容量
線とすれば、第２蓄積容量電極は容量線に接続されるこ
とになり、第２蓄積容量電極に一定の電位を与えること
ができる。この結果、第２蓄積容量電極や遮光膜におけ
る電位揺れによる悪影響を低減できる。

【０１５４】本発明の第３電気光学装置の他の態様で
は、前記第２蓄積容量電極は延設されて容量線であるこ
とを特徴とする。

【０１５５】このように構成すれば、容量線の電位を一
定にすることができ、第２蓄積容量電極の電位を安定さ
せることができる。また、その際、容量線と走査線を同
一膜で形成することができる。

【０１５６】本発明の第３電気光学装置の他の態様で
は、前記容量線は前記下地絶縁膜を介して前記遮光膜と
電気的に接続されてなることを特徴とする。

【０１５７】このように構成すれば、容量線及び遮光膜
の電位を同一にでき、容量線及び遮光膜のいずれか一方
を所定電位とする構成を採れば、他方の電位も所定電位
とできる。この結果、容量線や遮光膜における電位揺れ
による悪影響を低減できる。また、遮光膜からなる配線
と容量線とを相互に冗長配線として機能させ得る。

【０１５８】本発明の第３電気光学装置の他の態様で
は、前記導電層と前記遮光膜は、平面的にみて少なくと
も一部で重ねても良い。

【０１５９】このように構成すれば、半導体層のチャネ
ル領域を挟むようにして導電層と遮光膜が形成されるた
め、基板側からのチャネル領域への光の侵入と、他方側
からの光の侵入を防ぐことができる。これにより、薄膜
トランジスタの特性が変化したり、劣化する事態を未然
に防ぐことができ、クロストークの発生やコントラスト
比の低下やフリッカレベルの悪化を防ぐことができる。

【０１６０】本発明の第１、第２又は第３電気光学装置
の他の態様では、前記基板と前記薄膜トランジスタとの
間に下地絶縁膜を備えるとともに前記データ線の上且つ
前記画素電極の下に設けられた第３層間絶縁膜とを備え
ており、前記基板及び前記下地絶縁膜及び前記第２層間
絶縁膜及び前記第３層間絶縁膜のうち少なくとも一つ
は、前記薄膜トランジスタ、走査線、データ線、及び蓄
積容量に対応する領域の少なくとも一部分凹状に窪んで
形成されることにより、前記画素電極の下地表面がほぼ
平坦化されている。

【０１６１】このように構成すれば、基板及び複数の層
間絶縁膜のうち少なくとも一つは、薄膜トランジスタ、
走査線、データ線、及び蓄積容量に対応する領域の少な
くとも一部分が凹状に窪んで形成されるので、データ線
に重ねて薄膜トランジスタ、走査線、蓄積容量等が形成
される領域と他の領域との段差が低減される。このよう
にして画素電極の下側表面がほぼ平坦化されているの
で、画素電極をより一層平坦化でき、画素電極表面の窪
みや凹凸に起因する液晶等の電気光学物質におけるディ
スクリネーション等の不良が低減され、最終的には高品
位の画像表示が可能となる。

【０１６２】本発明の第３電気光学装置の他の態様で
は、前記第１コンタクトホールと前記第２コンタクトホ
ールとは、前記基板における相異なった平面位置に開孔
されている。

【０１６３】第１コンタクトホールが開孔された平面位
置における導電層には多少の窪みや凹凸が生じるため、
この真上に更に第２コンタクトホールを開孔したのでは
凹凸が増幅して、良好に電気的な接続をとるのが困難と
なる。そこで、この態様のように両者の平面位置を若干
なりともずらしておけば、良好に電気的な接続が期待で
きる。

【０１６４】本発明の第１、第２又は第３電気光学装置
の他の態様では、前記導電層の膜厚は、５０ｎｍ以上５
００ｎｍ以下である。

【０１６５】このように構成すれば、導電層の膜厚は、
５０ｎｍ以上５００ｎｍ以下であるので、導電層の存在
に起因する画素電極表面における段差による弊害（例え
ば、液晶の配向不良など）が殆ど又は全く生じないか或
いは導電層の上方に位置する層間絶縁膜等における平坦
化処理により、このような段差による影響を取り除くこ
とが可能となる。そして、このように導電層による弊害
を低減しつつ、前述の如き導電層により様々な利益を得
ることが可能となる。

【０１６６】本発明の第２電気光学装置の他の態様で
は、前記１層間絶縁膜の膜厚は、１０ｎｍ以上２００ｎ
ｍ以下である。

【０１６７】このように構成すれば、第１層間絶縁膜の
膜厚は、１０ｎｍ以上２００ｎｍ以下であり、比較的薄
い絶縁膜である。このため、この第１層間絶縁膜を誘電
体膜として利用して、前述の如くこの第１層間絶縁膜を
介して第２蓄積容量電極と導電層とを対向配置させてな
る追加的な蓄積容量を構築すれば、この薄さに応じて大
容量の蓄積容量が得られる。

【０１６８】本発明の第３電気光学装置の他の態様で
は、前記第２誘電体膜の膜厚は、１０ｎｍ以上２００ｎ
ｍ以下である。

【０１６９】このように構成すれば、第２誘電体膜の膜
厚は、１０ｎｍ以上２００ｎｍ以下であり、比較的薄い
絶縁膜である。このため、この第２誘電体膜を介して第
２蓄積容量電極と第３蓄積容量電極とを対向配置させて
なる蓄積容量は、この薄さに応じて大容量となる。

【０１７０】本発明の導電層が遮光膜からなる態様で
は、前記導電層は、画素の開口領域の少なくとも一部を
規定するように構成してもよい。

【０１７１】このように構成すれば、導電層単独で、或
いはデータ線や他方の基板に形成された遮光膜等と共
に、画素の開口領域を規定することが可能となる。特に
他方の基板に遮光膜を形成しないで開口領域を規定すれ
ば、製造プロセスにおける工程を削減することが可能と
なると共に一対の基板間のアライメントずれによる画素
開口率の低下やばらつきを防ぐことも可能となり有利で
ある。

【０１７２】本発明の電気光学装置の製造方法は上記課
題を解決するために、複数の走査線と、複数のデータ線
と、前記走査線とデータ線に接続された薄膜トランジス
タと、前記薄膜トランジスタに接続された画素電極と蓄
積容量とを有する電気光学装置の製造方法において、基
板上に、前記薄膜トランジスタのソース領域、チャネル
領域及びドレイン領域並びに前記蓄積容量の第１蓄積容
量電極となる半導体層を形成する工程と、前記半導体層
上に絶縁薄膜を形成する工程と、前記絶縁薄膜上に前記
走査線及び前記蓄積容量の第２蓄積容量電極を夫々形成
する工程と、前記第２蓄積容量電極上に第１層間絶縁膜
を形成する工程と、前記ゲート絶縁膜及び前記第１層間
絶縁膜に対し前記第１コンタクトホールを開孔する工程
と、前記第１コンタクトホールを介して前記半導体層に
電気的に接続されるように前記第１層間絶縁膜上に導電
層を形成する工程と、前記導電層上に第２層間絶縁膜を
形成する工程と、前記第２層間絶縁膜上に前記データ線
を形成する工程と、前記データ線上に前記第３層間絶縁
膜を形成する工程と、前記第２及び第３層間絶縁膜に対
し前記第２コンタクトホールを開孔する工程と、前記第
２コンタクトホールを介して前記導電層に電気的に接続
されるように画素電極を形成する工程とを含む。

【０１７３】本発明の電気光学装置の製造方法によれ
ば、比較的簡単な各工程を用いて製造できる。

【０１７４】本発明の電気光学装置の製造方法の一の態
様では、前記基板の前記チャネル領域に対向する領域に
遮光膜を形成する工程と、該遮光膜上に下地絶縁膜を形
成する工程とを更に含み、前記半導体層を形成する工程
では、前記下地絶縁膜上に前記半導体層を形成する。

【０１７５】このように構成すれば、薄膜トランジスタ
の下側に遮光膜が設けられた電気光学装置を比較的少な
い工程数で且つ比較的簡単な各工程を用いて製造でき
る。

【０１７６】本発明の電気光学装置の製造方法の一の態
様では、前記基板及び前記下地絶縁膜及び前記第２層間
絶縁膜及び前記第３層間絶縁膜のうち少なくとも一つを
前記薄膜トランジスタ、走査線、データ線、及び蓄積容
量に対応する領域の少なくとも一部分凹状に窪ませる工
程を有する。

【０１７７】このように態様によれば、薄膜トランジス
タ、走査線、データ線、及び蓄積容量に対応する領域の
一部分凹状に形成することにより、画素電極の下側表面
を平坦化することができ、ディスクリネーション等の不
良を低減することができる。

【０１７８】

【発明の効果】以上説明したように本発明の電気光学装
置によれば、光源の熱により電気光学装置の温度が上昇
することを抑え、表示画像の高品位化に寄与することが
できる。

【図面の簡単な説明】

【図１】 電気光学装置の第１実施形態である液晶装置
における画像表示領域を構成するマトリクス状の複数の
画素に設けられた各種素子、配線等の等価回路である。

【図２】 第１実施形態の液晶装置におけるデータ線、
走査線、画素電極、遮光膜等が形成されたＴＦＴアレイ
基板の相隣接する複数の画素群の平面図である。

【図３】 図２のＡ−Ａ’断面図である。

【図４】 第１実施形態の液晶装置の製造プロセスを順
を追って示す工程図（その１）である。

【図５】 第１実施形態の液晶装置の製造プロセスを順
を追って示す工程図（その２）である。

【図６】 第１実施形態の液晶装置の製造プロセスを順
を追って示す工程図（その３）である。

【図７】 第１実施形態の液晶装置の製造プロセスを順
を追って示す工程図（その４）である。

【図８】 電気光学装置の第２実施形態である液晶装置
におけるデータ線、走査線、画素電極、遮光膜等が形成
されたＴＦＴアレイ基板の相隣接する複数の画素群の平
面図である。

【図９】 図８のＢ−Ｂ’断面図である。

【図１０】 電気光学装置の第３実施形態である液晶装
置の断面図である。

【図１１】 電気光学装置の第４実施形態である液晶装
置の断面図である。

【図１２】 電気光学装置の第５実施形態である液晶装
置の断面図である。

【図１３】 各実施形態の液晶装置におけるＴＦＴアレ
イ基板をその上に形成された各構成要素と共に対向基板
の側から見た平面図である。

【図１４】 図１２のＨ−Ｈ’断面図である。

【図１５】 本発明による電子機器の実施の形態の概略
構成を示すブロック図である。

【図１６】 電子機器の一例としてプロジェクタを示す
断面図である。

【図１７】 電子機器の他の例としてのパーソナルコン
ピュータを示す正面図である。

【符号の説明】

１ａ…半導体層 １ａ’…チャネル領域 １ｂ…低濃度ソース領域 １ｃ…低濃度ドレイン領域 １ｄ…高濃度ソース領域 １ｅ…高濃度ドレイン領域 １ｆ…第１蓄積容量電極 ２…絶縁薄膜（第１誘電体膜） ３ａ…走査線 ３ｂ…容量線 ４…第２層間絶縁膜 ５…コンタクトホール ６ａ…データ線 ７…第３層間絶縁膜 ８ａ…第１コンタクトホール ８ｂ…第２コンタクトホール ９ａ…画素電極 １０…ＴＦＴアレイ基板 １１ａ、１１ｂ…第１遮光膜 １２…下地絶縁膜 １５…コンタクトホール １６…配向膜 ２０…対向基板 ２１…対向電極 ２２…配向膜 ２３…第２遮光膜 ３０…ＴＦＴ ５０…液晶層 ５２…シール材 ５３…第３遮光膜 ７０…蓄積容量 ７０ａ…第１蓄積容量 ７０ｂ…第２蓄積容量 ８０…バリア層 ８１…第１層間絶縁膜（第２誘電体膜） １０１…データ線駆動回路 １０４…走査線駆動回路

───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 2H092 JA25 JB54 JB57 JB62 JB65 KA04 KA17 KB22 KB24 KB25 MA05 MA08 MA13 NA25 PA01 RA05 5C094 AA02 AA06 AA53 BA03 BA43 CA19 DA13 DB04 EA04 ED11 ED15 ED20 FA02 FB02 FB14 FB15 FB16 HA02 HA06 HA07 HA08 HA10 JA08 JA12 5F110 AA18 BB02 BB04 DD02 DD03 DD05 DD12 DD13 DD14 DD25 EE04 EE05 EE06 EE09 EE14 EE45 FF02 FF03 FF09 FF32 GG02 GG13 GG24 GG32 GG47 GG52 HJ01 HJ13 HL02 HL03 HL04 HL05 HL08 HL11 HL23 HM15 NN03 NN23 NN24 NN35 NN42 NN45 NN46 NN48 NN54 NN72 NN73 PP01 PP02 PP03 PP10

Claims (5)

【特許請求の範囲】
1. 【請求項１】 薄膜トランジスタに対応して設けられた
   画素電極を素子基板と、前記素子基板に対向配置された
   対向基板を有する電気光学装置であって、 前記素子基板で規定された画素開口領域と、 前記対向基板に、前記素子基板の非画素開口領域に対応
   する領域で、前記非画素領域より小さい領域に形成され
   た遮光膜とを、具備することを特徴とする電気光学装
   置。
2. 【請求項２】 前記対向基板の遮光膜は、反射率の高い
   材質であることを特徴とする請求項１記載の電気光学装
   置。
3. 【請求項３】 前記対向基板の遮光膜は、Ａｌ膜である
   ことを特徴とする請求項１記載の電気光学装置。
4. 【請求項４】 前記素子基板には前記薄膜トランジスタ
   の半導体層と画素電極との電気的接続を中継する導電膜
   を備え、前記導電膜は前記画素開口領域の一部を規定す
   ることを特徴とする請求項１乃至３のいずれか一項に記
   載の電気光学装置。
5. 【請求項５】 請求項１乃至４のいずれか一項に記載の
   電気光学装置を有することを特徴とする電子機器。