JP2003110420A5 - - Google Patents

Download PDF

Info

Publication number
JP2003110420A5
JP2003110420A5 JP2002159929A JP2002159929A JP2003110420A5 JP 2003110420 A5 JP2003110420 A5 JP 2003110420A5 JP 2002159929 A JP2002159929 A JP 2002159929A JP 2002159929 A JP2002159929 A JP 2002159929A JP 2003110420 A5 JP2003110420 A5 JP 2003110420A5
Authority
JP
Japan
Prior art keywords
capacitor
voltage
switching element
level shifter
supply line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2002159929A
Other languages
English (en)
Other versions
JP2003110420A (ja
JP3972735B2 (ja
Filing date
Publication date
Application filed filed Critical
Priority to JP2002159929A priority Critical patent/JP3972735B2/ja
Priority claimed from JP2002159929A external-priority patent/JP3972735B2/ja
Publication of JP2003110420A publication Critical patent/JP2003110420A/ja
Publication of JP2003110420A5 publication Critical patent/JP2003110420A5/ja
Application granted granted Critical
Publication of JP3972735B2 publication Critical patent/JP3972735B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Claims (9)

  1. 一端にて低振幅の論理信号を入力する第1の容量と、
    前記第1の容量の他端に、第1の電圧をオフセットする第1のオフセット回路と、
    一端にて前記低振幅の論理信号を入力する第2の容量と、
    前記第2の容量の他端に、第2の電圧をオフセットする第2のオフセット回路と、
    高振幅の論理信号における電源電圧の供給線とその基準電圧の供給線との間に直列に接続されるとともに、その接続点を出力端とする第1および第2のスイッチング素子とを備えたレベルシフタであって、
    前記第1のスイッチング素子は前記第1の容量の他端に接続されており、
    前記第2のスイッチング素子は前記第2の容量の他端に接続されており、
    当該レベルシフタの出力にかかわらず、前記第1および第2のスイッチング素子が互いに排他的にオンオフするように、前記第1の容量の他端および前記第2の容量の他端に、それぞれ初期電圧を印加する初期化回路を
    備えることを特徴とするレベルシフタ。
  2. 前記初期化回路には、
    高振幅の論理信号における低位側電圧が初期化信号として印加されることを特徴とする請求項1に記載のレベルシフタ。
  3. 前記初期化回路には、
    高振幅の論理信号における高位側電圧が初期化信号として印加されることを特徴とする請求項1に記載のレベルシフタ。
  4. 前記電源電圧の供給線、もしくは、前記基準電圧の供給線のいずれか一方と前記第1の容量の他端との間に接続された第3のスイッチング素子と、
    前記電源電圧の供給線、もしくは、前記基準電圧の供給線のうち前記第3のスイッチング素子に接続された供給線と前記第2の容量の他端との間に接続された第4のスイッチング素子とを有することを特徴とする請求項1乃至3のいずれかに記載のレベルシフタ。
  5. 前記第1のスイッチング素子は、前記第1の容量の他端における信号電圧が、前記第1の電圧よりも低く設定された第1のしきい値以下であればオンし、
    前記第2のスイッチング素子は、前記第2の容量の他端における信号電圧が、前記第2の電圧よりも高く設定された第2のしきい値以上であればオンする
    ことを特徴とする請求項1乃至4のいずれかに記載のレベルシフタ。
  6. 前記第1のスイッチング素子はPチャネル型トランジスタであり、前記第2のスイッチング素子はNチャネル型トランジスタであり、
    前記第1のオフセット回路は、
    前記電源電圧の供給線と前記基準電圧の供給線との間に直列接続されたPチャネル型トランジスタおよびNチャネル型トランジスタであって、その接続点電圧を前記第1の電圧並びに該Pチャネル型トランジスタおよびNチャネル型トランジスタのゲート電圧とし、
    前記第2のオフセット回路は、
    前記電源電圧の供給線と前記基準電圧の供給線との間に直列接続されたPチャネル型トランジスタおよびNチャネル型トランジスタであって、その接続点電圧を前記第2の電圧並びに該Pチャネル型トランジスタおよびNチャネル型トランジスタのゲート電圧としている、
    ことを特徴とする請求項1乃至5のいずれかに記載のレベルシフタ。
  7. 一端にて低振幅の論理信号を入力する第2の容量と、
    前記第2の容量の他端に、第2の電圧をオフセットする第2のオフセット回路と、
    高振幅の論理信号における電源電圧の供給線とその基準電圧の供給線との間に直列接続されるとともに、その接続点を出力端とする第1および第2のスイッチング素子とを備えたレベルシフタであって、
    前記第1のスイッチング素子には低振幅の論理信号が入力され、
    前記第2のスイッチング素子は前記第2の容量の他端に接続されており、
    当該レベルシフタの出力にかかわらず、前記第1および第2のスイッチング素子が互いに排他的にオンオフするように、前記第1の容量の他端および前記第2の容量の他端に、それぞれ初期電圧を印加する初期化回路を
    備えることを特徴とするレベルシフタ。
  8. 一端にて低振幅の論理信号を入力する第1の容量と、
    前記第1の容量の他端に、第1の電圧をオフセットするオフセット回路と、
    高振幅の論理信号における電源電圧の供給線とその基準電圧の供給線との間に直列接続されるとともに、その接続点を出力端とする第1および第2のスイッチング素子とを備えたレベルシフタであって、
    前記第1のスイッチング素子は前記第1の容量の他端に接続されており、
    前記第2のスイッチング素子には低振幅の論理信号が入力され、
    当該レベルシフタの出力にかかわらず、前記第1および第2のスイッチング素子が互いに排他的にオンオフするように、前記第1の容量の他端および前記第2の容量の他端に、それぞれ初期電圧を印加する初期化回路を
    備えることを特徴とするレベルシフタ。
  9. 請求項1乃至8のいずれかに記載のレベルシフタを用いたことを特徴とする電気光学装置。
JP2002159929A 2001-06-26 2002-05-31 レベルシフタ及びそれを用いた電気光学装置 Expired - Lifetime JP3972735B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002159929A JP3972735B2 (ja) 2001-06-26 2002-05-31 レベルシフタ及びそれを用いた電気光学装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2001-193601 2001-06-26
JP2001193601 2001-06-26
JP2002159929A JP3972735B2 (ja) 2001-06-26 2002-05-31 レベルシフタ及びそれを用いた電気光学装置

Publications (3)

Publication Number Publication Date
JP2003110420A JP2003110420A (ja) 2003-04-11
JP2003110420A5 true JP2003110420A5 (ja) 2005-09-02
JP3972735B2 JP3972735B2 (ja) 2007-09-05

Family

ID=26617600

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002159929A Expired - Lifetime JP3972735B2 (ja) 2001-06-26 2002-05-31 レベルシフタ及びそれを用いた電気光学装置

Country Status (1)

Country Link
JP (1) JP3972735B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4127232B2 (ja) 2004-04-01 2008-07-30 セイコーエプソン株式会社 レベルシフタ、レベルシフト回路、電気光学装置、及び電子機器
JP4826213B2 (ja) * 2005-03-02 2011-11-30 ソニー株式会社 レベルシフト回路およびシフトレジスタ並びに表示装置
KR100711516B1 (ko) * 2006-02-14 2007-04-27 한양대학교 산학협력단 저전력 및 소면적의 용량 결합형 레벨 시프트 회로
WO2022190702A1 (ja) * 2021-03-08 2022-09-15 ソニーセミコンダクタソリューションズ株式会社 レベルシフト回路及び電子機器

Similar Documents

Publication Publication Date Title
US7397297B2 (en) Level shifter circuit
US20070176913A1 (en) Driver circuit usable for display panel
WO2006100637A3 (en) A shift register circuit
US9306553B2 (en) Voltage level shifter with a low-latency voltage boost circuit
US6111425A (en) Very low power logic circuit family with enhanced noise immunity
JP3763775B2 (ja) 電源立ち上がり時の動作を安定化したレベルコンバータ回路
US5521538A (en) Adiabatic logic
JP2001312893A5 (ja)
JP2003110420A5 (ja)
JP2008199153A5 (ja)
ATE497651T1 (de) Elektronische schaltung
WO2010027452A3 (en) Power supply insensitive voltage level translator
US6043679A (en) Level shifter
EP2992607A1 (en) Load switch
US20180034464A1 (en) Level shifter
WO2009063527A3 (en) Logic gate with a reduced number of switches, especially for applications in integrated circuits
AU2003235769A1 (en) A crossbar device with reduced parasitic capacitive loading and usage of crossbar devices in reconfigurable circuits
TWI221704B (en) Complementary input dynamic logic for complex logic functions
US20100085078A1 (en) Digital Logic Voltage Level Shifter
KR960019978A (ko) 펄스 발생기
KR100719678B1 (ko) 레벨 쉬프터
JP2006067481A5 (ja)
TW200627765A (en) Voltage generator
KR100738196B1 (ko) 소형 티에프티 구동 드라이버 아이시 제품의디지털-아날로그 컨버터
CN101123431B (zh) 电流型逻辑-cmos转换器