JP2003110083A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法

Info

Publication number
JP2003110083A
JP2003110083A JP2001302519A JP2001302519A JP2003110083A JP 2003110083 A JP2003110083 A JP 2003110083A JP 2001302519 A JP2001302519 A JP 2001302519A JP 2001302519 A JP2001302519 A JP 2001302519A JP 2003110083 A JP2003110083 A JP 2003110083A
Authority
JP
Japan
Prior art keywords
semiconductor device
manufacturing
solder connection
surface mount
resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001302519A
Other languages
English (en)
Inventor
Tomio Yamada
富男 山田
Yoshihiko Kobayashi
義彦 小林
Sakae Kikuchi
栄 菊池
Mikio Negishi
幹夫 根岸
Koichi Nakajima
浩一 中嶋
Tsuneo Endo
恒雄 遠藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Renesas Eastern Japan Semiconductor Inc
Original Assignee
Hitachi Ltd
Eastern Japan Semiconductor Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd, Eastern Japan Semiconductor Technologies Inc filed Critical Hitachi Ltd
Priority to JP2001302519A priority Critical patent/JP2003110083A/ja
Publication of JP2003110083A publication Critical patent/JP2003110083A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Landscapes

  • Structure Of Printed Boards (AREA)

Abstract

(57)【要約】 【課題】 一括封止後の多数個取り基板の分割を容易に
する。 【解決手段】 多層セラミック基板１１の各デバイス領
域に半導体チップ２やチップ部品などの表面実装部品を
搭載した後、シリコーン樹脂などの柔らかな低弾性樹脂
によって一括封止を行い、その後、予め一括封止部１３
のみを区画ライン１１ｂに沿って切断しておいてから多
層セラミック基板１１の分割を行ってデバイス領域単位
に個片化することにより、基板分割を容易に行うことが
できる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体製造技術に
関し、特に、多数個取り基板上で柔らかい樹脂によって
一括封止を行った後、個片化される半導体モジュールの
製造方法に適用して有効な技術に関する。
【０００２】
【従来の技術】チップコンデンサやチップ抵抗などの表
面実装形のチップ部品と、ベアチップ実装用の半導体チ
ップとが搭載されたモジュール製品（半導体装置）の一
例として、リチウム電池監視用モジュールと呼ばれるも
のが開発されており、チップ部品と半導体チップは半田
接続によってモジュール基板に搭載され、両者とも、絶
縁性の高弾性樹脂によって覆われて保護されている。
【０００３】また、リチウム電池監視用モジュールの組
み立てでは、そのデバイス領域が複数形成された多数個
取り基板を用いて各デバイス領域に所定の表面実装部品
を搭載した後、一括封止を行い、その後、個片化を行っ
ている。
【０００４】なお、複数の半導体チップを絶縁性の樹脂
によって一括して被覆し、その後、個片化する方法につ
いては、例えば、特開２０００−１２４１６７号公報に
その記載がある。
【０００５】すなわち、特開２０００−１２４１６７号
公報には、一括で被覆した樹脂層の表面と、これと反対
側の基板の裏面とに分割溝を形成しておき、樹脂層の表
面側からローラを押し付けながら基板と樹脂層とをその
表裏両面の分割溝からなる軸に沿って一緒に破断して個
片化する技術が記載されている。
【０００６】
【発明が解決しようとする課題】ところが、前記リチウ
ム電池監視用モジュールのように、チップ部品（表面実
装部品）と半導体チップとが搭載され、かつ両者が樹脂
によって覆われた構造の半導体装置に関し、本発明者は
以下の問題点を見出した。
【０００７】すなわち、前記半導体装置（モジュール製
品など）は、２次実装リフローによってプリント配線基
板などの実装基板に半田付けされるものであり、その
際、モジュール内の半田付け部品（表面実装部品）にお
いて半田再溶融が起こり、これにより、短絡などの不具
合が発生する。
【０００８】この現象は、半田が再溶融すると、その溶
融膨張圧力が、部品とレジン（樹脂）の界面、またはレ
ジンとモジュール基板の界面を剥離させ、そこに半田が
フラッシュ状に流れ込み、表面実装部品の両端の端子が
繋がって短絡に至るものである。
【０００９】なお、前記短絡の対策手段としては、２次
実装リフローにおいて内部半田が溶融しない構造とする
か、もしくは溶融しても半田の溶融膨張圧力を緩和して
前記部品とレジンの界面やレジンとモジュール基板の界
面での剥離を引き起こさない構造とするなどが考えられ
る。
【００１０】そこで、前者の対策として、内部半田に高
融点半田を用いることが考えられるが、この場合、表面
実装部品の端子に予めＳｎ−Ｐｂ半田が形成されてお
り、さらに、ワイヤボンディングが行われるモジュール
ではモジュール基板の端子には金めっきが施されてお
り、したがって、Ｓｎや金などの不純物が内部半田に混
ざることにより、高融点半田を用いてもモジュールの２
次実装リフロー時の融点が降下して内部半田が溶融し、
その結果、高融点半田の使用は効果的でないことが分か
った。
【００１１】一方、後者の対策として、硬度（弾性率）
が低いゲル状のレジンなどを用いて、溶融された内部半
田の溶融膨張圧力を緩和することが考えられるが、モジ
ュール内部に対しての保護力（機械的強度）が小さいこ
とが問題となる。
【００１２】また、モジュールの２次実装リフロー時
に、低融点半田を使用することも考えられるが、低融点
半田は、その寿命が短いため、温度サイクル試験での信
頼性が低いことが問題となる。
【００１３】したがって、適度に弾性率が低く、かつ保
護力を有した樹脂で覆うことが望ましい。
【００１４】ところが、前記特開２０００−１２４１６
７号公報には、一括で被覆する樹脂層の弾性率について
の記載は全く無く、さらに、樹脂層の表面側からローラ
を押し付けながら基板と樹脂層とを表裏両面の分割溝か
らなる軸に沿って一緒に破断する方法では、特に樹脂層
が弾性率の低い樹脂の場合、樹脂と基板の硬度に大幅な
差が生じるため、基板と樹脂層とを一緒に破断するのは
非常に困難であることが問題となる。
【００１５】本発明の目的は、一括封止後の多数個取り
基板の分割を容易にする半導体装置およびその製造方法
を提供することにある。
【００１６】また、本発明の他の目的は、静電破壊の防
止を図る半導体装置およびその製造方法を提供すること
にある。
【００１７】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
【００１８】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
以下のとおりである。
【００１９】すなわち、本発明は、表面実装部品と、表
面実装部品が搭載される配線基板と、表面実装部品と配
線基板とを接続する半田接続部と、表面実装部品および
半田接続部を覆い、かつ１５０℃以上の温度において２
００ＭＰａ以下の弾性率の絶縁性の弾性樹脂によって形
成された封止部と、封止部の表面上に配置され、かつ平
坦面を備えたキャップ部材とを有するものである。
【００２０】また、本発明は、（ａ）複数のデバイス領
域が形成された多数個取り基板を準備する工程と、
（ｂ）半田接続によって表面実装部品をそれぞれのデバ
イス領域に搭載する工程と、（ｃ）半田接続部と表面実
装部品とを絶縁性の弾性樹脂によって覆って一括封止部
を形成する工程と、（ｄ）一括封止部のみを各デバイス
領域単位に切断する工程と、（ｅ）前記（ｄ）工程後、
多数個取り基板をデバイス領域単位に分割する工程とを
有するものである。
【００２１】
【発明の実施の形態】以下の実施の形態では特に必要な
とき以外は同一または同様な部分の説明を原則として繰
り返さない。
【００２２】また、以下の実施の形態において、要素の
数等（個数、数値、量、範囲等を含む）に言及する場
合、特に明示した場合及び原理的に明らかに特定の数に
限定される場合などを除き、その特定の数に限定される
ものではなく、特定の数以上でも以下でも良いものとす
る。
【００２３】さらに、以下の実施の形態において、その
構成要素（要素ステップなどを含む）は、特に明示した
場合及び原理的に明らかに必須であると考えられる場合
などを除き、必ずしも必須のものではないことは言うま
でもない。
【００２４】同様に、以下の実施の形態において、構成
要素等の形状、位置関係等に言及するときは、特に明示
した場合及び原理的に明らかにそうでないと考えられる
場合などを除き、実質的にその形状などに近似または類
似するものなどを含むものとする。このことは前記数値
及び範囲についても同様である。
【００２５】以下、本発明の実施の形態を図面に基づい
て詳細に説明する。なお、実施の形態を説明するための
全図において、同一の機能を有する部材には同一の符号
を付し、その繰り返しの説明は省略する。
【００２６】図１は本発明の実施の形態の半導体装置の
一例であるＬｉイオン電池監視用モジュールの構造を示
す斜視図、図２は図１に示すＬｉイオン電池監視用モジ
ュールの構造を示す底面図、図３は図１に示すＬｉイオ
ン電池監視用モジュールに搭載される各表面実装部品の
配置を示す平面配置図、図４は図３に示すＡ−Ａ線に沿
った断面の構造示す断面図、図５は図３に示す表面実装
部品におけるチップコンデンサの半田接続構造の一例を
示す断面図、図６は図５のＢ部を拡大して示す拡大部分
断面図、図７は図１に示すＬｉイオン電池監視用モジュ
ールの封止部に用いられる低弾性樹脂の温度特性の一例
を示す特性図、図８は図１に示すＬｉイオン電池監視用
モジュールにおける各表面実装部品の融点の一例を示す
融点データ図、図９は図１に示すＬｉイオン電池監視用
モジュールの組み立てに用いられる多数個取り基板の一
例である多層セラミック基板の構造を示す斜視図、図１
０は図９の多層セラミック基板の裏面の配線パターンの
一例を示す拡大部分平面図、図１１は変形例の多層セラ
ミック基板の裏面の配線パターンを示す拡大部分平面
図、図１２は図１１のＣ部を拡大して示す拡大部分平面
図、図１３は図１２に示すＤ−Ｄ線に沿った断面の構造
を示す部分断面図、図１４は図１２に示すＥ−Ｅ線に沿
った断面の構造を示す部分断面図、図１５は図１に示す
Ｌｉイオン電池監視用モジュールの組み立てにおけるレ
ジン印刷方法の一例を示す斜視図、図１６は図１に示す
Ｌｉイオン電池監視用モジュールの組み立てにおけるマ
ーキング方法の一例を示す斜視図、図１７は図１に示す
Ｌｉイオン電池監視用モジュールの組み立てにおけるレ
ジンカットの方法の一例を示す側面図、図１８は図１に
示すＬｉイオン電池監視用モジュールの組み立てにおけ
るレジンカット後の多層セラミック基板の構造の一例を
簡易的に示す部分断面図、図１９は図１に示すＬｉイオ
ン電池監視用モジュールの組み立てにおける基板分割の
方法の一例を示す部分断面図、図２０は図１に示すＬｉ
イオン電池監視用モジュールの実装基板への実装状態の
一例を示す斜視図、図２１は図１に示すＬｉイオン電池
監視用モジュールの組み立て方法および顧客実装工程の
実装手順の一例を示す組み立てフロー図と実装フロー
図、図２４は図１に示すＬｉイオン電池監視用モジュー
ルに対する比較例のモジュールにおける半田流れの原理
を示す流れ出し説明図、図２５は図２４に示す比較例の
モジュールの半田流れの一例を示す斜視図である。
【００２７】図１および図２に示す本実施の形態の半導
体装置は、Ｌｉ（リチウム）イオン電池監視用モジュー
ル１と呼ばれるモジュール製品であり、モジュール基板
４に表面実装部品が半田実装されるとともに、前記表面
実装部品が封止用樹脂によって覆われる構造を有し、主
に、携帯用電話機などの小形の携帯用電子機器などに組
み込まれるものである。
【００２８】なお、Ｌｉイオン電池監視用モジュール１
の機能は、例えば、携帯用電話機において短絡や充電の
し過ぎなどによる異常発生時に、直前で回路をオフし、
電池セルにおける電気的傷害を防止するものである。
【００２９】前記Ｌｉイオン電池監視用モジュール１の
構成は、図３および図４に示すように、主面２ｂに複数
のパッド（表面電極）２ａが形成された表面実装部品で
ある半導体チップ２と、両端に接続端子３ａが形成され
た表面実装部品であるチップ部品３と、半導体チップ２
とチップ部品３とが搭載される配線基板であるモジュー
ル基板４と、チップ部品３とモジュール基板４の基板側
端子４ａとを半田によって接続する半田接続部５と、半
導体チップ２のパッド２ａとこれに対応するモジュール
基板４の基板側端子４ａとを接続するボンディングワイ
ヤである金線８と、半導体チップ２、チップ部品３、半
田接続部５および金線８を覆うとともに絶縁性のシリコ
ーン樹脂や低弾性エポキシ樹脂などの図１５に示す低弾
性樹脂（弾性樹脂）６によって形成された図１に示す封
止部７とから成る。
【００３０】すなわち、モジュール基板４上に半田接続
されるチップ部品３を低弾性樹脂６によって覆うことに
より、顧客リフロー（出荷先における実装基板へのリフ
ロー）時に発生する半田接続部５の半田再溶融膨張圧９
（図２４の比較例参照）を緩和して、チップ部品３と封
止部７の界面や、封止部７とモジュール基板４の界面が
剥離するのを防いで半田の前記界面への流れ出し１０を
防ぐことが可能なものである。
【００３１】さらに、Ｌｉイオン電池監視用モジュール
１は、図９に示す多数個取り基板である多層セラミック
基板１１を用いて、その各デバイス領域１１ａに半導体
チップ２やチップ部品３などの表面実装部品を搭載した
後、柔らかな低弾性樹脂６（レジン）によって一括封止
を行い、その後、デバイス領域１１ａ単位に個片化した
ものである。
【００３２】なお、低弾性樹脂６は、内部部品を保護可
能な保護力（機械的強度）と、図２４に示す半田再溶融
膨張圧９を緩和可能な柔軟性とを兼ね備えた低弾性かつ
絶縁性の樹脂であり、図７に示す弾性率特性を有したシ
リコーン樹脂（シリコーンゴム）Ａや低弾性エポキシ樹
脂Ｂ, Ｃ，Ｄが好ましく、従来の高弾性エポキシ樹脂Ｔ
は好ましくない。
【００３３】そこで、本実施の形態の低弾性樹脂６（図
７に示す樹脂Ａ，Ｂ，Ｃ，Ｄ）の弾性率の許容範囲は、
高温時すなわち顧客リフローの温度（一般的には、約２
３０℃）や温度サイクルテスト（例えば、−４０〜＋１
２５℃）の高温印加時の条件を考慮して、１５０℃以上
の温度において２００ＭＰａ以下の弾性率であることが
好ましい。
【００３４】これは、図７によって、１５０℃以上の高
温時、内部の半田接続部５の半田が溶融した際の半田再
溶融膨張圧９を緩和可能な弾性率を導き出したものであ
り、図７中、樹脂Ａ，Ｂ，Ｃ，Ｄは範囲内であるが、樹
脂Ｔは、範囲外で好ましくない。
【００３５】さらに、低弾性樹脂６は、１５０℃以上の
温度において１ＭＰａ以上の弾性率を有していることが
好ましく、図７に示すように樹脂Ａ，Ｂ，Ｃ，Ｄは範囲
内である。
【００３６】これは、封止部７の内部の表面実装部品を
保護するテストを行った結果、少なくとも１ＭＰａ以上
の弾性率を有していれば、保護可能という結果を考慮し
てのものである。
【００３７】また、実使用時（常温２５℃）の温度とし
ても、前記同様、少なくとも１ＭＰａ以上の弾性率を有
していることが条件となり、図７に示すように樹脂Ａ，
Ｂ，Ｃ，Ｄは範囲内である。
【００３８】さらに、実使用時（常温２５℃）の温度
で、表面実装部品の保護効果を高めるために、２００Ｍ
Ｐａ以上の弾性率を有していることが一層好ましく、図
７に示すように樹脂Ｂ，Ｃ，Ｄは範囲内であるが、樹脂
Ａは、範囲外である。
【００３９】ただし、樹脂Ａも、１ＭＰａ以上の弾性率
は有しているため、特に問題はない。
【００４０】なお、図７において、各樹脂の半田流れ出
し発生率とは、２６０℃でリフローを行った際の、チッ
プ部品３の電気的ショートテストを実施した際の不良数
とその％とを示したものであり、分母はテスト数を表
し、一方、分子は不良数を表している。
【００４１】これによれば、樹脂Ａ，Ｂ，Ｃ，Ｄでは、
不良発生率が０〜２％と極めて低いのに対して、樹脂Ｔ
は、７０％と非常に不良発生率が高い。
【００４２】また、温度サイクルによる信頼性テストで
は、樹脂Ａ，Ｂ，Ｃ，Ｄは、特に問題は、発生していな
い。
【００４３】以上のことから、低弾性樹脂６として、例
えば、シリコーン樹脂（樹脂Ａ）を採用する場合、モジ
ュールリフロー温度マージンおよび機械的強度（保護
力）を総合的に考慮すると、その弾性率は、２〜４ＭＰ
ａが最も良好な範囲である。
【００４４】言い換えると、例えば、シリコーン樹脂
（樹脂Ａ）を採用する場合、モジュールリフロー温度マ
ージンおよび機械的強度（保護力）を総合的に考慮する
と、そのゴム硬度は、ショアー硬度Ａ７０〜８０が最も
良好な範囲である。
【００４５】なお、図７において、領域Ｐ（斜線部）
は、図９に示す多数個取り基板である多層セラミック基
板１１を分割して個片化する際の低弾性樹脂６の分割性
における最適領域を示すものであり、さらに、領域Ｑ
（斜線部）は、低弾性樹脂６の耐リフロー性の安全領域
を示すものである。
【００４６】また、図７に示す低弾性エポキシ樹脂Ｂ，
Ｃ，Ｄでは、それぞれに含まれる例えば、シリカなどの
含有量が異なっており、これによってそれぞれの特性が
少し異なっている。
【００４７】また、Ｌｉイオン電池監視用モジュール１
のモジュール基板４は、例えば、アルミナセラミックに
よって形成され、その裏面には、図２に示すように、複
数の信号電極用の端子Ｓやグラウンド電極用の端子Ｇな
どの外部端子１ａが設けられている。外部端子１ａのう
ち、グラウンド電極用の端子Ｇは、内部ではベタ配線と
なっているが、裏面への露出は、絶縁膜であるオーバー
コートガラス４ｅ（斜線部）によって部分的に絶縁され
ており、さらに、４辺それぞれの縁まで延在した配線パ
ターン４ｆを備えている。
【００４８】したがって、図３に示すように、モジュー
ル基板４の表面にも、４辺それぞれの縁まで延在した配
線パターン４ｆが設けられており、表面および裏面の配
線パターン４ｆ相互が、図４に示すように、スルーホー
ル配線４ｇによって電気的に接続されている。
【００４９】次に、Ｌｉイオン電池監視用モジュール１
に搭載される表面実装部品について説明する。
【００５０】前記Ｌｉイオン電池監視用モジュール１に
は、そのモジュール基板４に、表面実装部品として、図
３に示すように、トランジスタやコントローラなどの半
導体チップ２と、コンデンサ、抵抗あるいはサーミスタ
などのチップ部品３とが搭載されており、両者とも、図
４に示すように、半田を用いた半田接続部５でモジュー
ル基板４の基板側端子４ａに固定されている。
【００５１】すなわち、半導体チップ２およびチップ部
品３は、両者ともダイボンド材として半田を用いて基板
側端子４ａに半田接続されている。
【００５２】その際、チップ部品３は、その両端に接続
端子３ａを有しており、それぞれの接続端子３ａと、モ
ジュール基板４の基板側端子４ａとが半田接続部５で半
田接続されている。
【００５３】なお、図５に示すように、半導体チップ２
が金線８を用いてワイヤボンディングされるため、各基
板側端子４ａの表面には、図６に示すように、金めっき
層４ｂが形成されており、したがって、チップ部品３
も、表面に金めっき層４ｂが形成された基板側端子４ａ
と半田接続される。
【００５４】図６に示すように、チップ部品３の接続端
子３ａは、下層から順番に、例えば、Ａｇ／Ｐｄ電極３
ｂとＮｉ下地めっき層３ｃと半田めっき層３ｄとからな
り、また、基板側端子４ａは、下層から順番に、Ｃｕ導
体４ｃとＮｉ下地めっき層４ｄと金めっき層４ｂとから
なり、さらに、基板側端子４ａの半田接続部５形成箇所
以外の領域は、絶縁膜（ソルダレジスト膜）であるオー
バーコートガラス４ｅによって覆われて絶縁されてい
る。
【００５５】したがって、モジュール基板４では、全て
の基板側端子４ａの表面に金めっき層４ｂが形成されて
おり、チップ部品３は、その接続端子３ａにおいて金め
っき層４ｂと半田接続されるとともに、半導体チップ２
は、そのパッド２ａが金線８と接続され、さらに金線８
が基板側端子４ａの表面の金めっき層４ｂと接続されて
いる。
【００５６】なお、モジュール基板４に搭載された各表
面実装部品における各半田接続部５の半田と単独の半田
の融点を示したものが図８であり、これによれば、チッ
プ部品３（セラミックチップコンデンサ、チップ抵抗、
チップサーミスタ）の融点が低くなっていることがわか
る。
【００５７】次に、本実施の形態の半導体装置（Ｌｉイ
オン電池監視用モジュール１）の製造方法を、図２１に
示すモジュール組み立て手順に沿って説明する。
【００５８】まず、ステップＳ１に示すように、表面実
装部品をそれぞれに搭載可能な複数のデバイス領域１１
ａがスクライブラインとも呼ばれる区画ライン（Ｖ字状
の溝）１１ｂによって区画形成された図９および図１０
に示す多数個取り基板である多層セラミック基板１１を
準備する。
【００５９】すなわち、Ｖ字状の溝である区画ライン１
１ｂが形成された多層セラミック基板１１を準備する。
【００６０】なお、多層セラミック基板１１は、ガラス
エポキシ樹脂基板などであってもよい。
【００６１】ここで、多層セラミック基板１１は、各々
のデバイス領域１１ａにおいて、その表面および裏面に
相互が電気的に接続されて配置された図１８に示すよう
な複数の配線パターン４ｆを有するとともに、複数の配
線パターン４ｆのそれぞれの一部がＶ字状の溝である区
画ライン１１ｂに掛かるように形成されている。
【００６２】なお、図１８は、例えば、半導体チップ２
の裏面をグラウンド電極の配線パターン４ｆに接続し、
この配線パターン４ｆの一部すなわち端部を区画ライン
１１ｂに掛かるように配置した構造の配線パターン４ｆ
の引き回しを簡易的に示したものである。
【００６３】さらに、図１８に示す配線パターン４ｆ
は、区画ライン１１ｂを跨いでその両側の配線パターン
４ｆを電気的に接続する場合（図１３参照）のものを示
している。
【００６４】すなわち、例えば、Ｌｉイオン電池監視用
モジュール１の裏面の配線パターン４ｆが、図１１に示
すようなパターンの場合に、各デバイス領域１１ａの縁
部に配置された複数の配線パターン４ｆは、それぞれ区
画ライン１１ｂに掛かっているものの、図１２および図
１３に示すように、区画ライン１１ｂの両側に跨がって
配線パターン４ｆが電気的に接続しているものと、図１
２および図１４に示すように、区画ライン１１ｂの両側
には跨がらずに区画ライン１１ｂの両側で電気的に接続
していない配線パターン４ｆとがあり、その際、区画ラ
イン１１ｂの両側に跨がって両側の配線パターン４ｆを
電気的に接続している配線パターンをグラウンド配線と
し、区画ライン１１ｂの両側には跨がらずに区画ライン
１１ｂの両側で電気的に接続していない配線パターン４
ｆを信号配線とする。
【００６５】さらに、図１０に示すように、四角形のデ
バイス領域の４つの各辺に区画ライン１１ｂを跨がった
配線パターン４ｆを少なくとも１つは形成しておく。
【００６６】これにより、多層セラミック基板１１にお
いて、各デバイス領域１１ａに搭載された半導体チップ
２と電気的に接続されたグラウンド電位が、区画ライン
１１ｂを跨がった配線パターン４ｆとして全て繋がった
状態となるため、グラウンド強化を図ることができ、そ
の結果、多層セラミック基板１１の搬送途中などで発生
する静電破壊を防止できる。
【００６７】なお、区画ライン１１ｂを跨がった配線パ
ターン４ｆは、四角形のデバイス領域１１ａの４辺全て
に設けられていなくてもよいが、２つ以上の複数の辺に
設けられている方がよりグラウンド強化を図ることがで
き、４辺全てに設けられていることが好ましい。
【００６８】ここで、多層セラミック基板１１における
Ｖ字状の溝である区画ライン１１ｂの形成方法について
説明すると、まず、図１３、図１４に示すように、配線
パターン４ｆのメタライズである銅−タングステン導体
１１ｃ（図６に示すＣｕ導体４ｃのこと）を区画ライン
１１ｂに掛かるように施す。
【００６９】その際、図１３に示す区画ライン１１ｂを
跨がる配線パターン４ｆのメタライズと、図１４に示す
区画ライン１１ｂを跨がらない配線パターン４ｆのメタ
ライズとをそれぞれ分けて形成する。
【００７０】その後、刃物などにより区画ライン１１ｂ
としてＶ字状の溝を形成する。
【００７１】さらに、Ｖ字状の溝を形成した後、多層セ
ラミック基板１１の焼成処理を行い、その後、メタライ
ズである銅−タングステン導体１１ｃ上にニッケル−金
層１１ｄ（図６に示すＮｉ下地めっき層４ｄおよび金め
っき層４ｂのこと）をめっきして区画ライン１１ｂを跨
がった配線パターン４ｆ（図１３）と、区画ライン１１
ｂを跨がらない配線パターン４ｆ（図１４）とを形成す
る。
【００７２】なお、多層セラミック基板１１にＶ字状の
溝である区画ライン１１ｂを形成する際には、図１８に
示すように、多層セラミック基板１１の表面および裏面
の両面に形成することが好ましく、両面に区画ライン１
１ｂを形成することにより、多層セラミック基板１１の
分割（クラッキング）を容易に行うことができる。
【００７３】その後、図２１に示すステップＳ２に示す
半田ペースト印刷を行い、印刷後、多層セラミック基板
１１の各デバイス領域１１ａに半田接続によって複数の
表面実装部品を搭載する（ステップＳ３）。
【００７４】すなわち、各基板側端子４ａに半田ペース
トを印刷した後、各チップ部品３および半導体チップ２
などの表面実装部品を所定の基板側端子４ａ上に配置
し、その後、ステップＳ４に示すように、リフローを行
って、これにより、各表面実装部品を半田接続する。
【００７５】なお、半田接続部５の半田は、図６に示す
ように、フィレット形状となる。
【００７６】その後、ステップＳ５に示す洗浄を行い、
続いて、ステップＳ６に示すワイヤボンディングを行
う。
【００７７】ここでは、半導体チップ２のパッド２ａ
と、モジュール基板４の表面に金めっき層４ｂが形成さ
れた基板側端子４ａとを金線８を用いてワイヤボンディ
ングする。
【００７８】その後、ステップＳ７に示すレジン（弾性
樹脂）印刷塗布を行う。
【００７９】ここでは、半田接続によって形成された複
数のモジュール基板４の半田接続部５と、半導体チップ
２およびチップ部品３を、図７に示すシリコーン樹脂ま
たは低弾性エポキシ樹脂などの絶縁性の低弾性樹脂６を
用いて一括で覆うように、図１５に示すようにスキージ
１２を用いて印刷して多層セラミック基板１１上に一括
封止部１３を形成する。
【００８０】すなわち、図１５に示すように、部品搭載
とワイヤボンディングが終了した多層セラミック基板１
１に対して、メタルマスク１４とスキージ１２とを使用
してシリコーン樹脂または低弾性エポキシ樹脂などの低
弾性樹脂６を用い、この低弾性樹脂６によって複数のデ
バイス領域１１ａを一括で覆うように印刷方式で塗布し
て一括封止部１３を形成する。
【００８１】なお、一括封止部１３の厚さは、例えば、
２ｍｍ以下に形成する。
【００８２】その後、ステップＳ８に示すベーク・レジ
ン硬化を行って、レジン塗布済み基板１５を形成する。
【００８３】すなわち、印刷方式によって形成された一
括封止部１３をベーク処理して硬化させ、レジン塗布済
み基板１５を形成する。
【００８４】その後、ステップＳ９に示すレジンカット
を行う。
【００８５】ここでは、図１８に示すように、多層セラ
ミック基板１１は切断せず、区画ライン１１ｂに沿って
レジンのみ（一括封止部１３のみ）を各デバイス領域１
１ａ単位に切断する。
【００８６】その際、図１７に示すように、ローラカッ
タ２５を用いたローラ切断によって一括封止部１３のみ
を区画ライン１１ｂに沿って切断することにより、一括
封止部１３に、区画ライン１１ｂに対応した図１８に示
すカット部１３ａが形成される。
【００８７】すなわち、多層セラミック基板１１上で一
括封止部１３のみがデバイス領域１１ａ単位に切断され
た状態となる。
【００８８】ここで、図１７に示すように、ローラカッ
タ２５は、ホルダ２４によって回転自在に支持されると
ともに、ホルダ２４には加圧スプリング２３によって所
定の荷重が掛けられており、この状態で、一括封止済み
の多層セラミック基板１１を配置したＸＹテーブル２２
を移動させることにより、一括封止部１３の切断を行
う。
【００８９】その際、樹脂残りが無いように切断する。
【００９０】なお、一括封止部１３の切断は、ローラ切
断に限らず、ダイシングやレーザあるいはカッタ切断な
どによって行ってもよいが、弾性樹脂がシリコーン樹脂
などの柔らかな低弾性樹脂６の場合、ローラカッタ２５
の刃によってその両側に被加工物を押し退ける切断が可
能なローラ切断が好ましい。
【００９１】ただし、レーザを用いて一括封止部１３を
切断する場合には、ステップＳ９のレジンカット工程
で、製品（Ｌｉイオン電池監視用モジュール１）に設け
るべき図１６に示す製品番号などの認識マーク１７を同
一のレーザで各デバイス領域１１ａ（図９参照）ごとに
描画することができる。
【００９２】なお、低弾性樹脂６が、シリコーン樹脂の
場合には、レーザによって付された認識マーク１７は、
鮮明に形成することができ、判読良好な認識マーク１７
を付すことができる。
【００９３】これは、シリコーン樹脂の表面が光沢面で
あるのに対し、レーザによって形成された認識マーク１
７は、焼かれ、かつ彫られて黒っぽくなり、したがっ
て、明暗によって認識マーク１７が鮮明になることによ
るものである。
【００９４】また、ローラ切断の場合、その切断用装置
の構造を、図１７に示すような簡単な構造にすることが
できる。
【００９５】ただし、弾性樹脂がエポキシ樹脂などの場
合には、ダイシングによる切断が好ましい。
【００９６】その後、ステップＳ１０に示す分割を行っ
て多層セラミック基板１１を個片化する。
【００９７】ここでは、予め、ステップＳ９でレジンの
みのカットが行われているため、多層セラミック基板１
１のみを区画ライン１１ｂに沿って分割してデバイス領
域１１ａ単位に個片化する。
【００９８】その際、図１９に示すようなクラッキング
方法で、多層セラミック基板１１を一括封止部１３と反
対側に折って割る。
【００９９】すなわち、支持ブロック２６と支持ブロッ
ク２７との間に一括封止部１３が形成された多層セラミ
ック基板１１を配置し、これにコの字型のクラック用ブ
ロック２８を係合させた後、このクラック用ブロック２
８を回転させて多層セラミック基板１１の区画ライン１
１ｂに荷重を付与して基板を区画ライン１１ｂで割る。
【０１００】クラック用ブロック２８の回転方向は、多
層セラミック基板１１が一括封止部１３の無い側に折れ
るように回転させる。
【０１０１】すなわち、一括封止部１３が無い側に基板
を折ることで、一括封止部１３が邪魔にならずにスムー
ズに基板を割ることができる。
【０１０２】また、一括封止部１３が予め区画ライン１
１ｂに沿って切断されているため、多層セラミック基板
１１を容易に割ることができる。
【０１０３】特に、一括封止部１３を形成する弾性樹脂
がシリコーン樹脂などの柔らかな低弾性樹脂６の場合に
は、予め基板分割の前に一括封止部１３のみを区画ライ
ン１１ｂに沿って切断しておくことにより、基板の分割
工程でのクラッキング処理の効率化を図ることができ
る。
【０１０４】また、本実施の形態の多層セラミック基板
１１では、その表裏両面にＶ字状の溝である区画ライン
１１ｂが形成されていることにより、クラック用ブロッ
ク２８を回転させて区画ライン１１ｂに荷重を付与した
際に、さらに容易に基板を割ることができる。
【０１０５】基板分割後、ステップＳ１１に示す電気的
特性テストを行って、ステップＳ１２に示すモジュール
完成となる。
【０１０６】その結果、図１に示すＬｉイオン電池監視
用モジュール１を組み立てることができる。
【０１０７】次に、図２１に示すモジュール２次実装工
程について説明する。
【０１０８】図２に示すように、Ｌｉイオン電池監視用
モジュール１のモジュール基板４の裏面には、図２０に
示す顧客での実装基板であるプリント配線基板１６に実
装可能なように、半田接続用の外部端子１ａが形成され
ている。
【０１０９】そこで、Ｌｉイオン電池監視用モジュール
１の顧客への出荷後は、まず、ステップＳ２１に示すよ
うに、ＰＣＢ基板である実装用のプリント配線基板１６
を準備し、その後、ステップＳ２２に示すようにプリン
ト配線基板１６に半田ペーストを印刷する。
【０１１０】さらに、ステップＳ２３に示すようにＬｉ
イオン電池監視用モジュール１をプリント配線基板１６
上に配置（ステップＳ２３に示すモジュール搭載）した
後、ステップＳ２４に示すようにリフローを行う。
【０１１１】すなわち、図２０に示すように、半田リフ
ローによって半田接続部５を形成してＬｉイオン電池監
視用モジュール１をプリント配線基板１６にリフロー実
装する。
【０１１２】その後、ステップＳ２５に示すように、電
気的特性テストを行って、ステップＳ２６に示す実装完
成となる。
【０１１３】本実施の形態のＬｉイオン電池監視用モジ
ュール１の組み立てでは、複数のデバイス領域１１ａの
半導体チップ２やチップ部品３などの表面実装部品を絶
縁性の低弾性樹脂６によって一括封止した後に個片化す
る際に、予め一括封止部１３のみを区画ライン１１ｂに
沿って切断しておき、その後、多層セラミック基板１１
をデバイス領域１１ａ単位に分割して個片化することに
より、多層セラミック基板１１の分割をスムーズに容易
に行うことができる。
【０１１４】特に、本実施の形態のように、低弾性樹脂
６としてシリコーン樹脂を用いた場合、一括封止部１３
を予め切断しておくことによって、多層セラミック基板
１１の分割を容易に、かつ素早く行うことができる。
【０１１５】これによって、多層セラミック基板１１の
分割工程での作業効率の向上を図ることができる。
【０１１６】また、Ｌｉイオン電池監視用モジュール１
において、表面実装部品である半導体チップ２およびチ
ップ部品３とそれぞれの半田接続部５とが、１５０℃以
上の温度で２００ＭＰａ以下の弾性率の低弾性樹脂６に
よって覆われることにより、２次実装リフローでＬｉイ
オン電池監視用モジュール１を実装する際に、内部の半
田接続部５が再溶融しても、その溶融膨張による圧力
（図２４に示す半田再溶融膨張圧９）を低弾性樹脂６に
よって緩和することができる。
【０１１７】その結果、前記表面実装部品とレジン（低
弾性樹脂６）との界面もしくはレジンとモジュール基板
４との界面が剥離するのを防ぐことができる。
【０１１８】これにより、半田の前記界面への流れ出し
１０（図２４参照）を防ぐことができ、これにより、前
記表面実装部品における接続端子３ａ間のショート（短
絡）の発生を防ぐことができる。
【０１１９】ここで、図２４および図２５の比較例に示
すように、従来、チップ部品１８の半田実装では、図２
５に示す接続端子１８ａは、９０％Ｓｎ／１０％Ｐｂ半
田でめっきされており、半田濡れ性を良好にしてある。
【０１２０】その半田接続部１８ｂは、融点（固相線）
が２４５℃のＰｂ系高温半田を使用しており、２次実装
リフローにおいて再溶融し難い材料選択となっている。
【０１２１】しかしながら、モジュール組み立てリフロ
ーにおいて、接続端子１８ａのめっきのＳｎが半田接続
部１８ｂに溶け込み、Ｐｂ−Ｓｎ共晶相を形成し、この
Ｐｂ系高温半田の融点を降下させている。
【０１２２】その結果、顧客実装リフロー時には、図２
４に示すように、半田接続部１８ｂは再溶融状態とな
り、さらに、高硬度レジン２０が用いられているため、
半田接続部１８ｂの半田再溶融膨張圧９がレジン圧力１
９よりも高くなり、高硬度レジン２０とチップ部品１８
との界面が剥離状態になるとともに、その隙間に、フラ
ッシュ状に半田の流れ出し１０が発生して短絡不良とな
る。
【０１２３】これに対して、本実施の形態のＬｉイオン
電池監視用モジュール１では、半田の界面への流れ出し
１０を防ぐことができるため、顧客リフローに対応にさ
せることができる。
【０１２４】さらに、低弾性樹脂６が、２５℃の温度で
１ＭＰａ以上の弾性率を備えている場合には、機械的保
護力（機械的強度）を十分に確保することができる。
【０１２５】したがって、半田の再溶融による界面への
流れ出し１０を防ぎつつ、かつ封止部７内の保護を十分
に行うことができる。
【０１２６】なお、低弾性樹脂６としてシリコーン樹脂
を用いることにより、多層セラミック基板１１の状態で
レジン印刷塗布や印刷後のレジンカット、さらに機械的
分割を行うことができるため、廉価な方法で封止や個片
化を行うことができる。
【０１２７】したがって、Ｌｉイオン電池監視用モジュ
ール１の製造においてコスト低減化を図ることができ
る。
【０１２８】また、半田の再溶融による界面への流れ出
し１０の発生を防止できるため、Ｌｉイオン電池監視用
モジュール１に半田実装される半導体チップ２やチップ
部品３などの表面実装部品の電極仕様と適用半田の組み
合わせによって生じる内部半田の融点降下を考慮する必
要がなくなり、表面実装部品の電極仕様を半田めっきと
してもよく、また、Ｓｎめっきとしてもよく、どちらで
も採用することができる。
【０１２９】これにより、Ｐｂフリー化に関し、部品メ
ーカでのＰｂフリー化の進行状況に応じたフレキシブル
な対応が可能になり、したがって、市場ニーズ対応範囲
を大幅に広げることができる。
【０１３０】なお、Ｌｉイオン電池監視用モジュール１
の組み立てに用いられる半田は、必ずしも高温半田であ
る必要はなく、６０％Ｓｎ／４０％Ｐｂ（共晶半田）の
使用でも問題なく、何らかの理由によりモジュール組み
立て時に基板に高温をかけられない場合であってもＬｉ
イオン電池監視用モジュール１としての特徴を失うこと
なく対応することができる。
【０１３１】また、低弾性樹脂６としてシリコーン樹脂
を採用する際に、シリコーン樹脂のフィラー含有率を調
整することにより、封止部７の熱伝導率を向上させるこ
とができ、Ｌｉイオン電池監視用モジュール１としての
重要な特性の１つである熱抵抗を低減できる。
【０１３２】また、Ｌｉイオン電池監視用モジュール１
の内部半田は、部品端子めっきの半田への溶融による融
点降下ではなく、もともと融点の低い半田、例えば、ビ
スマス入り半田などのＰｂフリー対応半田を用いてもよ
く、Ｌｉイオン電池監視用モジュール１を顧客でリフロ
ー実装する温度よりも低い融点のものでも問題なく適用
できる。
【０１３３】また、低弾性樹脂６としてシリコーン樹脂
を採用することにより、シリコーン樹脂（シリコーンゴ
ム）は、柔らかいため、モジュール基板４がセラミック
基板であっても、あるいはガラス入りエポキシ基板であ
ってもその反りを低減することができ、したがって、モ
ジュール組み立て工程での基板反りに起因する製造装置
でのトラブルのポテンシャルを低減できる。
【０１３４】さらに、低弾性樹脂６としてシリコーン樹
脂を採用することにより、モジュール基板４がセラミッ
ク基板であっても、また、ガラス入りエポキシ基板であ
ってもその反りを低減することができるため、基板材料
の選択性を向上できる。
【０１３５】以上、本発明者によってなされた発明を発
明の実施の形態に基づき具体的に説明したが、本発明は
前記発明の実施の形態に限定されるものではなく、その
要旨を逸脱しない範囲で種々変更可能であることは言う
までもない。
【０１３６】例えば、前記実施の形態では、弾性樹脂が
低弾性樹脂６であり、かつこの低弾性樹脂６が、シリコ
ーン樹脂または低弾性エポキシ樹脂の場合を一例として
取り上げて説明したが、低弾性樹脂６は、前記実施の形
態で説明した弾性率の許容範囲のものであれば、ゲル状
のものなどであってもよい。
【０１３７】さらに、弾性樹脂は、低弾性のものに限ら
ず、比較的硬質なエポキシ系樹脂などであってもよい。
【０１３８】また、前記実施の形態では、図１に示すＬ
ｉイオン電池監視用モジュール１のように、封止部７の
表面には何も設けられていない構造のものを説明した
が、図２２の変形例に示すように、封止部７の表面上に
平坦面２１ａを有したキャップ部材２１が配置されてい
てもよい。
【０１３９】これにより、個片化されたＬｉイオン電池
監視用モジュール１を、図２０に示すようにプリント配
線基板１６などに実装する際に、封止部７の表面が凹凸
である場合でもキャップ部材２１の平坦面２１ａがある
ため、この平坦面２１ａを真空吸着することにより、Ｌ
ｉイオン電池監視用モジュール１を確実に吸着保持する
ことができ、プリント配線基板１６への実装性を向上で
きる。
【０１４０】また、図２３の変形例の多層セラミック基
板１１のように、基板の耳部１１ｅに、区画ライン１１
ｂの両側または片側もしくは近傍などに位置認識パター
ン１１ｆを設けてもよい。
【０１４１】この位置認識パターン１１ｆは、配線パタ
ーン４ｆなどと同じ工程で形成可能なものであり、区画
ライン１１ｂの位置を検出する際に認識するものであ
る。
【０１４２】この位置認識パターン１１ｆを用いた認識
方法では、配線の認識が容易であるとともに、その形成
についても配線形成と同工程でできるため、容易に形成
でき、かつ高精度に認識できる。
【０１４３】また、位置認識パターン１１ｆは、多層セ
ラミック基板１１の耳部１１ｅの表面、裏面、表裏両面
および側面のいずれに設けてもよいが、耳部１１ｅにレ
ジン（弾性樹脂）が掛からないようにレジンの粘度を高
めておく必要がある（例えば、１５Ｐａ・ｓ以上）。
【０１４４】なお、位置認識パターン１１ｆを設けず
に、区画ライン１１ｂを直接認識してもよい。
【０１４５】また、前記実施の形態では、半導体装置
が、Ｌｉイオン電池監視用モジュール１の場合を説明し
たが、前記半導体装置は、多数個取り基板の複数のデバ
イス領域１１ａに搭載された複数の表面実装部品を低弾
性樹脂６によって一括で樹脂封止した後、個片化される
半導体装置であれば、Ｒｆモジュールと呼ばれる高周波
モジュール（高周波電力増幅装置）などの他の半導体装
置であってもよい。
【０１４６】また、表面実装部品は、チップ部品や半導
体チップに限定されずに、半田実装される表面実装部品
であれば、他の電子部品などであってもよい。
【０１４７】また、前記半導体装置は、半導体チップと
配線基板とを対向して配置して、半導体チップの表面電
極と、表面に金めっき層、Ｓｎめっき層またはＰｂ−Ｓ
ｎ系半田めっき層が形成された基板側端子とを金バンプ
または半田バンプを介してバンプ接続するものであって
もよい。
【０１４８】また、多層セラミック基板１１に形成され
る区画ライン１１ｂは、溝であればよく、その形状は、
必ずしもＶ字状でなくてもよい。
【０１４９】
【発明の効果】本願において開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば、
以下のとおりである。
【０１５０】複数のデバイス領域の表面実装部品を絶縁
性の弾性樹脂によって一括封止した後に個片化する際
に、一括封止後、予め一括封止部のみを区画ラインに沿
って切断しておき、その後、多数個取り基板を分割する
ことにより、基板の分割を容易に行うことができる。
【図面の簡単な説明】
【図１】本発明の実施の形態の半導体装置の一例である
Ｌｉイオン電池監視用モジュールの構造を示す斜視図で
ある。
【図２】図１に示すＬｉイオン電池監視用モジュールの
構造を示す底面図である。
【図３】図１に示すＬｉイオン電池監視用モジュールに
搭載される各表面実装部品の配置を示す平面配置図であ
る。
【図４】図３に示すＡ−Ａ線に沿った断面の構造示す断
面図である。
【図５】図３に示す表面実装部品におけるチップコンデ
ンサの半田接続構造の一例を示す断面図である。
【図６】図５のＢ部を拡大して示す拡大部分断面図であ
る。
【図７】図１に示すＬｉイオン電池監視用モジュールの
封止部に用いられる低弾性樹脂の温度特性の一例を示す
特性図である。
【図８】図１に示すＬｉイオン電池監視用モジュールに
おける各表面実装部品の融点の一例を示す融点データ図
である。
【図９】図１に示すＬｉイオン電池監視用モジュールの
組み立てに用いられる多数個取り基板の一例である多層
セラミック基板の構造を示す斜視図である。
【図１０】図９の多層セラミック基板の裏面の配線パタ
ーンの一例を示す拡大部分平面図である。
【図１１】変形例の多層セラミック基板の裏面の配線パ
ターンを示す拡大部分平面図である。
【図１２】図１１のＣ部を拡大して示す拡大部分平面図
である。
【図１３】図１２に示すＤ−Ｄ線に沿った断面の構造を
示す部分断面図である。
【図１４】図１２に示すＥ−Ｅ線に沿った断面の構造を
示す部分断面図である。
【図１５】図１に示すＬｉイオン電池監視用モジュール
の組み立てにおけるレジン印刷方法の一例を示す斜視図
である。
【図１６】図１に示すＬｉイオン電池監視用モジュール
の組み立てにおけるマーキング方法の一例を示す斜視図
である。
【図１７】図１に示すＬｉイオン電池監視用モジュール
の組み立てにおけるレジンカットの方法の一例を示す側
面図である。
【図１８】図１に示すＬｉイオン電池監視用モジュール
の組み立てにおけるレジンカット後の多層セラミック基
板の構造の一例を簡易的に示す部分断面図である。
【図１９】図１に示すＬｉイオン電池監視用モジュール
の組み立てにおける基板分割の方法の一例を示す部分断
面図である。
【図２０】図１に示すＬｉイオン電池監視用モジュール
の実装基板への実装状態の一例を示す斜視図である。
【図２１】図１に示すＬｉイオン電池監視用モジュール
の組み立て方法および顧客実装工程の実装手順の一例を
示す組み立てフロー図と実装フロー図である。
【図２２】変形例のＬｉイオン電池監視用モジュールの
組み立てにおけるキャップ部材取り付け後の構造を示す
部分断面図である。
【図２３】変形例の多層セラミック基板の裏面の位置認
識マークを示す拡大部分平面図である。
【図２４】図１に示すＬｉイオン電池監視用モジュール
に対する比較例のモジュールにおける半田流れの原理を
示す流れ出し説明図である。
【図２５】図２４に示す比較例のモジュールの半田流れ
の一例を示す斜視図である。
【符号の説明】
１ Ｌｉイオン電池監視用モジュール（半導体装置） １ａ 外部端子 ２ 半導体チップ（表面実装部品） ２ａ パッド ２ｂ 主面 ３ チップ部品（表面実装部品） ３ａ 接続端子 ３ｂ Ａｇ／Ｐｄ電極 ３ｃ Ｎｉ下地めっき層 ３ｄ 半田めっき層 ４ モジュール基板（配線基板） ４ａ 基板側端子 ４ｂ 金めっき層 ４ｃ Ｃｕ導体 ４ｄ Ｎｉ下地めっき層 ４ｅ オーバーコートガラス ４ｆ 配線パターン ４ｇ スルーホール配線 ５ 半田接続部 ６ 低弾性樹脂（弾性樹脂） ７ 封止部 ８ 金線 ９ 半田再溶融膨張圧 １０ 流れ出し １１ 多層セラミック基板（多数個取り基板） １１ａ デバイス領域 １１ｂ 区画ライン（Ｖ字状の溝） １１ｃ 銅−タングステンメタライズ １１ｄ ニッケル−金層 １１ｅ 耳部 １１ｆ 位置認識パターン １２ スキージ １３ 一括封止部 １３ａ カット部 １４ メタルマスク １５ レジン塗布済み基板 １６ プリント配線基板 １７ 認識マーク １８ チップ部品 １８ａ 接続端子 １８ｂ 半田接続部 １９ レジン圧力 ２０ 高硬度レジン ２１ キャップ部材 ２１ａ 平坦面 ２２ ＸＹテーブル ２３ 加圧スプリング ２４ ホルダ ２５ ローラカッタ ２６ 支持ブロック ２７ 支持ブロック ２８ クラック用ブロック
───────────────────────────────────────────────────── フロントページの続き (72)発明者 小林 義彦 群馬県高崎市西横手町１番地１ 日立東部 セミコンダクタ株式会社内 (72)発明者 菊池 栄 東京都小平市上水本町五丁目20番１号 株 式会社日立製作所半導体グループ内 (72)発明者 根岸 幹夫 群馬県高崎市西横手町１番地１ 日立東部 セミコンダクタ株式会社内 (72)発明者 中嶋 浩一 群馬県高崎市西横手町１番地１ 日立東部 セミコンダクタ株式会社内 (72)発明者 遠藤 恒雄 東京都小平市上水本町五丁目20番１号 株 式会社日立製作所半導体グループ内 Ｆターム(参考） 5E338 AA03 BB47 EE32

Claims (21)

    【特許請求の範囲】
  1. 【請求項１】 半田実装される表面実装部品と、 前記表面実装部品が搭載される配線基板と、 前記表面実装部品と前記配線基板とを接続する半田接続
    部と、 前記表面実装部品および前記半田接続部を覆い、１５０
    ℃以上の温度において２００ＭＰａ以下の弾性率の絶縁
    性の弾性樹脂によって形成された封止部と、 前記封止部の表面上に配置され、平坦面を備えたキャッ
    プ部材とを有することを特徴とする半導体装置。
  2. 【請求項２】 請求項１記載の半導体装置であって、前
    記弾性樹脂が、シリコーン樹脂であることを特徴とする
    半導体装置。
  3. 【請求項３】 （ａ）表面実装部品をそれぞれに搭載可
    能な複数のデバイス領域が形成された多数個取り基板を
    準備する工程と、 （ｂ）半田接続によって前記表面実装部品をそれぞれの
    前記デバイス領域に搭載する工程と、 （ｃ）前記半田接続によって形成された半田接続部と前
    記表面実装部品とを絶縁性の弾性樹脂によって覆って一
    括封止部を形成する工程と、 （ｄ）前記一括封止部のみを各デバイス領域単位に切断
    する工程と、 （ｅ）前記（ｄ）工程後、前記多数個取り基板を前記デ
    バイス領域単位に分割して個片化する工程とを有するこ
    とを特徴とする半導体装置の製造方法。
  4. 【請求項４】 （ａ）表面実装部品をそれぞれに搭載可
    能な複数のデバイス領域が形成された多数個取り基板を
    準備する工程と、 （ｂ）半田接続によって前記表面実装部品をそれぞれの
    前記デバイス領域に搭載する工程と、 （ｃ）前記半田接続によって形成された半田接続部と前
    記表面実装部品とを、１５０℃以上の温度において弾性
    率が２００ＭＰａ以下の絶縁性の弾性樹脂によって覆っ
    て一括封止部を形成する工程と、 （ｄ）前記一括封止部のみを各デバイス領域単位に切断
    する工程と、 （ｅ）前記（ｄ）工程後、前記多数個取り基板を前記デ
    バイス領域単位に分割して個片化する工程とを有するこ
    とを特徴とする半導体装置の製造方法。
  5. 【請求項５】 請求項３記載の半導体装置の製造方法で
    あって、前記弾性樹脂が、シリコーン樹脂であることを
    特徴とする半導体装置の製造方法。
  6. 【請求項６】 請求項３記載の半導体装置の製造方法で
    あって、前記（ｄ）工程において、前記一括封止部をロ
    ーラ切断によって切断することを特徴とする半導体装置
    の製造方法。
  7. 【請求項７】 請求項３記載の半導体装置の製造方法で
    あって、前記（ｅ）工程において、前記多数個取り基板
    を前記一括封止部と反対側に折って割ることを特徴とす
    る半導体装置の製造方法。
  8. 【請求項８】 （ａ）表面実装部品をそれぞれに搭載可
    能な複数のデバイス領域がＶ字状の溝によって区画形成
    され、表面および裏面に相互が電気的に接続されて配置
    された複数の配線パターンを有し、前記配線パターンの
    一部が前記溝に掛かるように形成された多数個取り基板
    を準備する工程と、 （ｂ）半田接続によって前記表面実装部品をそれぞれの
    前記デバイス領域に搭載する工程と、 （ｃ）前記半田接続によって形成された半田接続部と前
    記表面実装部品とを絶縁性の弾性樹脂によって覆って一
    括封止部を形成する工程と、 （ｄ）前記一括封止部および前記多数個取り基板を前記
    溝に沿って分割して各デバイス領域単位に個片化する工
    程とを有することを特徴とする半導体装置の製造方法。
  9. 【請求項９】 （ａ）表面実装部品をそれぞれに搭載可
    能な複数のデバイス領域がＶ字状の溝によって区画形成
    され、表面および裏面に相互が電気的に接続されて配置
    された複数の配線パターンを有し、前記配線パターンの
    一部が前記溝に掛かるように形成された多数個取り基板
    を準備する工程と、 （ｂ）半田接続によって前記表面実装部品をそれぞれの
    前記デバイス領域に搭載する工程と、 （ｃ）前記半田接続によって形成された半田接続部と前
    記表面実装部品とを、１５０℃以上の温度において弾性
    率が２００ＭＰａ以下の絶縁性の弾性樹脂によって覆っ
    て一括封止部を形成する工程と、 （ｄ）前記一括封止部および前記多数個取り基板を前記
    溝に沿って分割して各デバイス領域単位に個片化する工
    程とを有することを特徴とする半導体装置の製造方法。
  10. 【請求項１０】 請求項８記載の半導体装置の製造方法
    であって、前記弾性樹脂が、シリコーン樹脂であること
    を特徴とする半導体装置の製造方法。
  11. 【請求項１１】 請求項８記載の半導体装置の製造方法
    であって、前記デバイス領域が四角形であり、この四角
    形のデバイス領域の各辺に前記溝を跨がった配線パター
    ンが少なくとも１つ形成された多数個取り基板を用いて
    組み立てることを特徴とする半導体装置の製造方法。
  12. 【請求項１２】 請求項８記載の半導体装置の製造方法
    であって、前記（ａ）工程で準備する多数個取り基板の
    前記Ｖ字状の溝は、前記配線パターンのメタライズであ
    る銅−タングステン導体を施した後に形成したものであ
    り、その後、基板の焼成処理を行い、さらに、前記メタ
    ライズ上にニッケル−金めっき層をめっきして前記配線
    パターンを形成した基板であることを特徴とする半導体
    装置の製造方法。
  13. 【請求項１３】 請求項８記載の半導体装置の製造方法
    であって、前記（ａ）工程で準備する多数個取り基板の
    前記溝に掛かる配線パターンには、前記溝を跨いでその
    両側の配線パターンを電気的に接続しているものと、前
    記溝の両側の配線パターンを電気的に接続していないも
    のとがあり、電気的に接続している配線パターンはグラ
    ウンド配線であり、電気的に接続していない配線パター
    ンは信号配線であることを特徴とする半導体装置の製造
    方法。
  14. 【請求項１４】 （ａ）表面実装部品をそれぞれに搭載
    可能な複数のデバイス領域が形成され、前記複数のデバ
    イス領域を区画するＶ字状の溝が表面および裏面に形成
    された多数個取り基板を準備する工程と、 （ｂ）半田接続によって前記表面実装部品をそれぞれの
    前記デバイス領域に搭載する工程と、 （ｃ）前記半田接続によって形成された半田接続部と前
    記表面実装部品とを絶縁性の弾性樹脂によって覆って一
    括封止部を形成する工程と、 （ｄ）前記一括封止部および前記多数個取り基板を前記
    溝に沿って分割して各デバイス領域単位に個片化する工
    程とを有することを特徴とする半導体装置の製造方法。
  15. 【請求項１５】 （ａ）表面実装部品をそれぞれに搭載
    可能な複数のデバイス領域が形成され、前記複数のデバ
    イス領域を区画するＶ字状の溝が表面および裏面に形成
    された多数個取り基板を準備する工程と、 （ｂ）半田接続によって前記表面実装部品をそれぞれの
    前記デバイス領域に搭載する工程と、 （ｃ）前記半田接続によって形成された半田接続部と前
    記表面実装部品とを、１５０℃以上の温度において弾性
    率が２００ＭＰａ以下の絶縁性の弾性樹脂によって覆っ
    て一括封止部を形成する工程と、 （ｄ）前記一括封止部および前記多数個取り基板を前記
    溝に沿って分割して各デバイス領域単位に個片化する工
    程とを有することを特徴とする半導体装置の製造方法。
  16. 【請求項１６】 請求項１４記載の半導体装置の製造方
    法であって、前記弾性樹脂が、シリコーン樹脂であるこ
    とを特徴とする半導体装置の製造方法。
  17. 【請求項１７】 （ａ）表面実装部品をそれぞれに搭載
    可能な複数のデバイス領域がＶ字状の溝によって区画形
    成され、表面および裏面に相互が電気的に接続されて配
    置された複数の配線パターンを有し、前記配線パターン
    の一部が前記溝に掛かるように形成された多数個取り基
    板を準備する工程と、 （ｂ）半田接続によって前記表面実装部品をそれぞれの
    前記デバイス領域に搭載する工程と、 （ｃ）前記半田接続によって形成された半田接続部と前
    記表面実装部品とを、１５０℃以上の温度において弾性
    率が２００ＭＰａ以下の絶縁性の弾性樹脂によって覆っ
    て一括封止部を形成する工程と、 （ｄ）前記一括封止部のみを各デバイス領域単位に切断
    する工程と、 （ｅ）前記（ｄ）工程後、前記多数個取り基板を前記溝
    に沿って分割して前記デバイス領域単位に個片化する工
    程とを有することを特徴とする半導体装置の製造方法。
  18. 【請求項１８】 請求項１７記載の半導体装置の製造方
    法であって、前記（ｄ）工程において前記一括封止部を
    ローラ切断によって切断することを特徴とする半導体装
    置の製造方法。
  19. 【請求項１９】 請求項１７記載の半導体装置の製造方
    法であって、前記（ｅ）工程において前記多数個取り基
    板を前記一括封止部と反対側に折って割ることを特徴と
    する半導体装置の製造方法。
  20. 【請求項２０】 請求項１７記載の半導体装置の製造方
    法であって、前記（ａ）工程で準備する多数個取り基板
    の前記Ｖ字状の溝は、前記配線パターンのメタライズで
    ある銅−タングステン導体を施した後に形成したもので
    あり、その後、基板の焼成処理を行い、さらに、前記メ
    タライズ上にニッケル−金をめっきして前記配線パター
    ンを形成した基板であることを特徴とする半導体装置の
    製造方法。
  21. 【請求項２１】 請求項１７記載の半導体装置の製造方
    法であって、前記（ａ）工程で準備する多数個取り基板
    の前記溝に掛かる配線パターンには、前記溝を跨いでそ
    の両側の配線パターンを電気的に接続しているものと、
    前記溝の両側の配線パターンを電気的に接続していない
    ものとがあり、電気的に接続している配線パターンはグ
    ラウンド配線であり、電気的に接続していない配線パタ
    ーンは信号配線であることを特徴とする半導体装置の製
    造方法。
JP2001302519A 2001-09-28 2001-09-28 半導体装置およびその製造方法 Pending JP2003110083A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001302519A JP2003110083A (ja) 2001-09-28 2001-09-28 半導体装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001302519A JP2003110083A (ja) 2001-09-28 2001-09-28 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
JP2003110083A true JP2003110083A (ja) 2003-04-11

Family

ID=19122749

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001302519A Pending JP2003110083A (ja) 2001-09-28 2001-09-28 半導体装置およびその製造方法

Country Status (1)

Country Link
JP (1) JP2003110083A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005197422A (ja) * 2004-01-07 2005-07-21 Renesas Technology Corp 半導体装置及び電子装置
JP2010238920A (ja) * 2009-03-31 2010-10-21 Denso Corp リアクトル
US7948059B2 (en) 2006-03-17 2011-05-24 Hitachi Metals, Ltd. Dividable semiconductor device having ceramic substrate and surface mount components collectively sealed on principle surface of ceramic substrate
KR101216188B1 (ko) 2011-06-14 2012-12-27 (주) 아모엘이디 세라믹 기판의 제조 방법
JP2015204342A (ja) * 2014-04-11 2015-11-16 シマネ益田電子株式会社 電子部品の製造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005197422A (ja) * 2004-01-07 2005-07-21 Renesas Technology Corp 半導体装置及び電子装置
US7948059B2 (en) 2006-03-17 2011-05-24 Hitachi Metals, Ltd. Dividable semiconductor device having ceramic substrate and surface mount components collectively sealed on principle surface of ceramic substrate
JP2010238920A (ja) * 2009-03-31 2010-10-21 Denso Corp リアクトル
KR101216188B1 (ko) 2011-06-14 2012-12-27 (주) 아모엘이디 세라믹 기판의 제조 방법
JP2015204342A (ja) * 2014-04-11 2015-11-16 シマネ益田電子株式会社 電子部品の製造方法

Similar Documents

Publication Publication Date Title
JP2002208668A (ja) 半導体装置およびその製造方法
US6157080A (en) Semiconductor device using a chip scale package
KR100724030B1 (ko) 반도체 모듈
US7611925B2 (en) Electronic device and method of manufacturing the same, chip carrier, circuit board, and electronic instrument
JP2008507126A (ja) 外部のボード上の組立部品及び組立部品を設ける方法
JP3150253B2 (ja) 半導体装置およびその製造方法並びに実装方法
JP2003110083A (ja) 半導体装置およびその製造方法
JP2003124274A (ja) 半導体ウェハーならびに半導体装置およびその製造方法
JP3695458B2 (ja) 半導体装置、回路基板並びに電子機器
JP2021034600A (ja) 半導体装置
US20050248039A1 (en) Semiconductor device
US6291893B1 (en) Power semiconductor device for “flip-chip” connections
JP4769837B2 (ja) 半導体装置の製造方法
WO2024142884A1 (ja) 電子装置および電子装置の製造方法
JPH10261735A (ja) 半導体装置およびその製造方法
JP2006310415A (ja) モジュール
JPH11317487A (ja) 電子装置及び電子装置の実装方法
KR200331878Y1 (ko) 반도체패키지의 실장구조
JP2002184932A (ja) 半導体装置およびその製造方法
KR20050087775A (ko) 반도체장치
JP2005108945A (ja) 回路モジュールおよびその製造方法
KR20070079361A (ko) 반도체 칩 패키지 및 그 제조 방법
JPH05243327A (ja) フィルムキャリア半導体装置
JPH0983098A (ja) プリント配線板
JP2006295012A (ja) 電子装置の製造方法および実装方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060223

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20071030

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071106

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080304