JP4769837B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP4769837B2
JP4769837B2 JP2008089435A JP2008089435A JP4769837B2 JP 4769837 B2 JP4769837 B2 JP 4769837B2 JP 2008089435 A JP2008089435 A JP 2008089435A JP 2008089435 A JP2008089435 A JP 2008089435A JP 4769837 B2 JP4769837 B2 JP 4769837B2
Authority
JP
Japan
Prior art keywords
substrate
resin
solder
module
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008089435A
Other languages
English (en)
Other versions
JP2008235913A (ja
Inventor
正志 山浦
浩一 中嶋
信義 前嶋
幹夫 根岸
富男 山田
智道 小泉
恒雄 遠藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2008089435A priority Critical patent/JP4769837B2/ja
Publication of JP2008235913A publication Critical patent/JP2008235913A/ja
Application granted granted Critical
Publication of JP4769837B2 publication Critical patent/JP4769837B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)

Description

本発明は、半導体製造技術に関し、特に、チップ部品と半導体チップが搭載されたモジュール製品の製造方法に適用して有効な技術に関する。
チップコンデンサやチップ抵抗などの表面実装形のチップ部品と、ベアチップ実装用の半導体チップとが搭載されたモジュール製品（半導体装置）の一例として、リチウム電池監視用モジュールと呼ばれるものが開発されており、チップ部品と半導体チップは半田接続によってモジュール基板に搭載され、両者とも、絶縁性の高弾性樹脂によって覆われて保護されている。
なお、チップ部品（表面実装部品）と半導体チップとが搭載され、かつ両者が樹脂によって覆われた構造については、例えば、特開２０００−２２３６２３号公報（特許文献１）および特開平１１−２３８９６２号公報（特許文献２）にその記載がある。
まず、特開２０００−２２３６２３号公報には、ワイヤボンディングされた半導体チップとそのワイヤとを覆う第１の樹脂の弾性率を、その外側を覆う第２の樹脂の弾性率より大きくすることにより、第１の樹脂を第２の樹脂より硬くする技術が記載されている。
また、特開平１１−２３８９６２号公報には、半導体素子が基板に対して半田バンプを介して半田接続されるとともに他の表面実装部品も基板に対して半田接続され、さらに半
導体素子や他の表面実装部品がシリコーンゲルによって覆われる技術が記載されている。
特開２０００−２２３６２３号公報 特開平１１−２３８９６２号公報
ところが、前記したチップ部品（表面実装部品）と半導体チップとが搭載され、かつ両者が樹脂によって覆われた構造の半導体装置に関し、本発明者は以下の問題点を見出した。
すなわち、前記半導体装置（モジュール製品など）は、２次実装リフローによってプリント配線基板などの実装基板に半田付けされるものであり、その際、モジュール内の半田付け部品（表面実装部品）において半田再溶融が起こり、これにより、短絡などの不具合が発生する。
この現象は、半田が再溶融すると、その溶融膨張圧力が、部品とレジン（樹脂）の界面、またはレジンとモジュール基板の界面を剥離させ、そこに半田がフラッシュ状に流れ込み、表面実装部品の両端の端子が繋がって短絡に至るものである。
なお、前記短絡の対策手段としては、２次実装リフローにおいて内部半田が溶融しない構造とするか、もしくは溶融しても半田の溶融膨張圧力を緩和して前記部品とレジンの界面やレジンとモジュール基板の界面での剥離を引き起こさない構造とするなどが考えられる。
そこで、前者の対策として、内部半田に高融点半田を用いることが考えられるが、この場合、表面実装部品の端子に予めＳｎ−Ｐｂ半田が形成されており、さらに、ワイヤボンディングが行われるモジュールではモジュール基板の端子には金めっきが施されており、したがって、Ｓｎや金などの不純物が内部半田に混ざることにより、高融点半田を用いてもモジュールの２次実装リフロー時の融点が降下して内部半田が溶融し、その結果、高融点半田の使用は効果的でないことが分かった。
一方、後者の対策として、硬度（弾性率）が低いゲル状のレジンなどを用いて、溶融された内部半田の溶融膨張圧力を緩和することが考えられるが、モジュール内部に対しての保護力（機械的強度）が小さいことが問題となる。
その際、ケースやキャップで覆って保護を行うことも可能であるが、これは、コストアップに繋がることが問題である。
また、モジュールの２次実装リフロー時に、低融点半田を使用することも考えられるが、低融点半田は、その寿命が短いため、温度サイクル試験での信頼性が低いことが問題となる。
なお、前記特開２０００−２２３６２３号公報（特許文献１）には、ワイヤボンディングされた表面実装部品（半導体チップ）を、弾性率の低い樹脂で覆う技術についての記載はなく、また、モジュールの２次実装リフロー時の内部半田の溶融膨張圧力による短絡を問題として取り上げた記載もない。
また、前記特開平１１−２３８９６２号公報（特許文献２）には、半田接続された半導体素子や他の表面実装部品を弾性率の低いゲル状の樹脂によって覆う構造は記載されているものの、前記ゲル状の樹脂の弾性率の具体的許容範囲の記載はなく、かつ、モジュールの２次実装リフロー時の内部半田の溶融膨張圧力による短絡を問題として取り上げた記載はない。さらに、ゲル状の樹脂の外側をケースで覆う構造が記載されており、ケースを用いるとコストアップに繋がることが問題となる。
本発明の目的は、半導体装置内の半田再溶融流れ出しによる短絡を防止することができる技術を提供することにある。
また、本発明の他の目的は、コスト低減化を図ることができる技術を提供することにある。
さらに、本発明の他の目的は、Ｐｂフリーへの対応を可能にすることができる技術を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、以下のとおりである。
すなわち、本発明は、複数の装置領域が区画ラインによって区画形成された多数個取り基板を準備する工程と、前記装置領域に半田接続によって表面実装部品を搭載する工程と、前記半田接続によって形成された複数の前記装置領域の半田接続部と前記表面実装部品とを、絶縁性の弾性樹脂によって一括で覆って樹脂封止して前記多数個取り基板上に一括封止部を形成する工程と、前記一括封止部の表面に、前記多数個取り基板の前記区画ラインに対応したその反対側の分割ラインに沿って切り込み部を形成する工程と、前記多数個取り基板を前記分割ラインに沿って分割するとともに、前記一括封止部を前記切り込み部で分割して個片化する工程とを有するものである。
本発明によれば、２次実装リフローで半導体装置を実装する際に、内部の半田接続部が再溶融しても、その溶融膨張による圧力を弾性樹脂によって緩和することができ、その結果、表面実装部品とレジン（樹脂）との界面もしくはレジンとモジュール基板との界面が剥離するのを防ぐことができる。
これにより、半田の界面への流れ出しを防ぐことができ、表面実装部品における端子間のショート（短絡）の発生を防ぐことができる。
また、本発明は、複数の装置領域が区画ラインによって区画形成された多数個取り基板を準備する工程と、前記装置領域に半田接続によって表面実装部品を搭載する工程と、前記半田接続によって形成された複数の前記装置領域の半田接続部と前記表面実装部品とを、絶縁性の弾性樹脂によって一括で覆って樹脂封止して前記多数個取り基板上に一括封止部を形成する工程と、前記一括封止部の表面に、レーザによって各装置領域ごとに認識マークを付す工程と、前記多数個取り基板を前記区画ラインに対応したその反対側の分割ラインに沿って分割して個片化する工程とを有するものである。
また、本発明は、複数の装置領域が区画ラインによって区画形成された多数個取り基板を準備する工程と、前記装置領域に半田接続によって表面実装部品を搭載する工程と、前記半田接続によって形成された複数の前記装置領域の半田接続部と前記表面実装部品とを、絶縁性の弾性樹脂によって一括で覆うようにスキージを用いて印刷して前記多数個取り基板上に一括封止部を形成する工程と、前記多数個取り基板を前記区画ラインに対応したその反対側の分割ラインに沿って分割して個片化する工程とを有するものである。
また、本発明は、複数の長方形の装置領域が区画ラインによって区画形成された多数個取り基板を準備する工程と、前記装置領域に半田接続によって表面実装部品であるチップ部品および半導体チップを搭載する工程と、前記半導体チップの表面電極と前記多数個取り基板の前記装置領域の基板側端子とを前記装置領域の長手方向と平行な方向に金線のワイヤループを形成してワイヤボンディングする工程と、前記半田接続によって形成された複数の前記装置領域の半田接続部と前記表面実装部品とを、絶縁性の弾性樹脂によって一括で覆って樹脂封止して前記多数個取り基板上に一括封止部を形成する工程と、前記多数個取り基板を前記装置領域の長手方向に沿い、かつ前記区画ラインに対応したその反対側の分割ラインで１次分割し、前記１次分割後、前記１次分割によって形成された１列個片群をその幅方向に平行な前記分割ラインに沿って２次分割して個片化する工程とを有するものである。
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば、以下のとおりである。
（１）．半田実装される表面実装部品とその半田接続部とが、１５０℃以上の温度で２００ＭＰａ以下の弾性率の低弾性樹脂によって覆われることにより、２次実装リフローで半導体装置を実装する際に、内部の半田接続部が再溶融しても、その溶融膨張による圧力を低弾性樹脂によって緩和することができる。その結果、表面実装部品とレジン（樹脂）との界面への半田の流れ出しを防ぐことができ、表面実装部品における端子間のショート（短絡）の発生を防ぐことができる。
（２）．半田の界面への流れ出しを防ぐことができるため、２次実装リフローに対応にさせることができ、かつ、低弾性樹脂が、２５℃の温度で１ＭＰａ以上の弾性率を備えている場合には、機械的保護力を十分に確保することができる。したがって、ケースやキャップなどで覆う必要がなくなるため、コスト低減化を図ることができる。
（３）．低弾性樹脂としてシリコーン樹脂を用いることにより、多数個取り基板の状態でレジン印刷塗布や印刷後の機械的分割を行うことができるため、廉価な方法で封止や個片化を行うことができ、したがって、半導体装置の製造においてコスト低減化を図ることができる。
（４）．半田の再溶融による界面への流れ出しの発生を防止できるため、表面実装部品の電極仕様と適用半田の組み合わせによって生じる内部半田の融点降下を考慮する必要がなくなり、表面実装部品の電極仕様を半田めっきとしてもよく、また、Ｓｎめっきとしてもよく、どちらでも採用することができる。これにより、部品メーカでのＰｂフリー化の進行状況に応じたフレキシブルな対応が可能になる。
以下の実施の形態では特に必要なとき以外は同一または同様な部分の説明を原則として繰り返さない。
また、以下の実施の形態において、要素の数等（個数、数値、量、範囲等を含む）に言及する場合、特に明示した場合及び原理的に明らかに特定の数に限定される場合などを除き、その特定の数に限定されるものではなく、特定の数以上でも以下でも良いものとする。
さらに、以下の実施の形態において、その構成要素（要素ステップなどを含む）は、特に明示した場合及び原理的に明らかに必須であると考えられる場合などを除き、必ずしも必須のものではないことは言うまでもない。
同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合及び原理的に明らかにそうでないと考えられる場合などを除き、実質的にその形状などに近似または類似するものなどを含むものとする。このことは前記数値及び範囲についても同様である。
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。
（実施の形態）
図１は本発明の実施の形態の半導体装置の一例であるＬｉイオン電池監視用モジュールの構造を示す図であり、（ａ）は斜視図、（ｂ）は底面図、図２は図１に示すＬｉイオン電池監視用モジュールに搭載される各表面実装部品の配置を示す図であり、（ａ）は平面配置図、（ｂ）は（ａ）のＡ−Ａ断面を示す断面図、図３は図２に示す表面実装部品におけるチップコンデンサの半田接続構造の一例を示す図であり（ａ）は断面図、（ｂ）は（ａ）のＢ部を示す拡大部分断面図、図４は図１に示すＬｉイオン電池監視用モジュールの回路の一例を示す回路図、図５は図１に示すＬｉイオン電池監視用モジュールの封止部に用いられる低弾性樹脂の温度特性の一例を示す特性図、図６は図１に示すＬｉイオン電池監視用モジュールにおける各表面実装部品の融点の一例を示す融点データ図、図７は図１に示すＬｉイオン電池監視用モジュールの組み立てに用いられる多数個取り基板の一例である多層セラミック基板の構造を示す斜視図、図８は図１に示すＬｉイオン電池監視用モジュールの組み立てにおけるレジン印刷方法の一例を示す斜視図、図９は図１に示すＬｉイオン電池監視用モジュールの組み立てにおける基板分割方法の一例を示す図であり、（ａ）は分割前の基板の平面図と底面図、（ｂ）は１列分割（１次分割）時の平面図、（ｃ）は２次分割（個片化）時の平面図、図１０は図１に示すＬｉイオン電池監視用モジュールの実装基板への実装状態の一例を示す斜視図、図１１は図１に示すＬｉイオン電池監視用モジュールの組み立てにおける基板分割時のシリコーン樹脂残りの一例を示す拡大部分断面図、図１２は図１に示すＬｉイオン電池監視用モジュールの組み立てにおけるシリコーン樹脂の切り込み部の構造の一例を示す図であり、（ａ）は基板−樹脂斜視図、（ｂ）は切り込み部の斜視図、（ｃ）はレーザによる溝部の斜視図、図１３は図１に示すＬｉイオン電池監視用モジュールの組み立てにおけるマーキング方法の一例を示す斜視図、図１４は図１に示すＬｉイオン電池監視用モジュールの組み立てにおける基板分割方法の一例を示す図であり、（ａ）は１列分割（１次分割）時の平面図、（ｂ）は（ａ）の部分拡大平面図、（ｃ）は２次分割時の平面図、図１５は図１に示すＬｉイオン電池監視用モジュールの組み立て方法および２次実装工程の実装手順の一例を示すプロセスフロー図であり、（ａ）は組み立てフロー図、（ｂ）は実装フロー図、図１６は図１に示すＬｉイオン電池監視用モジュールに対する比較例のモジュールにおける半田流れの原理を示す流れ出し説明図、図１７は図１６に示す比較例のモジュールの半田流れの一例を示す斜視図である。
図１に示す本実施の形態の半導体装置は、Ｌｉ（リチウム）イオン電池監視用モジュール１と呼ばれるモジュール製品であり、モジュール基板４に表面実装部品が半田実装されるとともに、前記表面実装部品が封止用樹脂によって覆われる構造を有し、主に、携帯用電話機などの小形の携帯用電子機器などに組み込まれるものである。
なお、Ｌｉイオン電池監視用モジュール１の機能は、例えば、携帯用電話機において短絡や充電のし過ぎなどによる異常発生時に、直前で回路をオフし、電池セルにおける電気的傷害を防止するものである。
前記Ｌｉイオン電池監視用モジュール１の構成は、図２に示すように、主面２ｄに複数のパッド（表面電極）２ｃが形成された表面実装部品である半導体チップ２と、両端に接続端子３ｄが形成された表面実装部品であるチップ部品３と、半導体チップ２とチップ部品３とが搭載される配線基板であるモジュール基板４と、チップ部品３とモジュール基板４の基板側端子４ａとを半田によって接続する半田接続部５と、半導体チップ２のパッド２ｃとこれに対応するモジュール基板４の基板側端子４ａとを接続するボンディングワイヤである金線８と、半導体チップ２、チップ部品３、半田接続部５および金線８を覆うとともに絶縁性のシリコーン樹脂や低弾性エポキシ樹脂などの図８に示す低弾性樹脂（弾性樹脂）６によって形成された図１に示す封止部７とから成る。
すなわち、モジュール基板４上に半田接続されるチップ部品３を低弾性樹脂６によって覆うことにより、２次リフロー（出荷先における実装基板へのリフロー）時に発生する半田接続部５の半田再溶融膨張圧９（図１６の比較例参照）を緩和して、チップ部品３と封止部７の界面や、封止部７とモジュール基板４の界面が剥離するのを防いで半田の前記界面への流れ出し１０を防ぐことが可能なものである。
なお、低弾性樹脂６は、内部部品を保護可能な保護力（機械的強度）と、図１６に示す半田再溶融膨張圧９を緩和可能な柔軟性とを兼ね備えた低弾性かつ絶縁性の樹脂であり、図５に示す弾性率特性を有したシリコーン樹脂（シリコーンゴム）Ａや低弾性エポキシ樹脂Ｂ, Ｃ，Ｄが好ましく、従来の高弾性エポキシ樹脂Ｔは不適合である。
そこで、本実施の形態の低弾性樹脂６（図５に示す樹脂Ａ，Ｂ，Ｃ，Ｄ）の弾性率の許容範囲は、高温時すなわち２次リフローの温度（一般的には、約２３０℃）や温度サイクルテスト（例えば、−４０〜＋１２５℃）の高温印加時の条件を考慮して、１５０℃以上の温度において２００ＭＰａ以下の弾性率であることが好ましい。
これは、図５によって、１５０℃以上の高温時、内部の半田接続部５の半田が溶融した際の半田再溶融膨張圧９を緩和可能な弾性率を導き出したものであり、図５中、樹脂Ａ，Ｂ，Ｃ，Ｄは範囲内であるが、樹脂Ｔは、範囲外で不適合となる。
さらに、低弾性樹脂６は、１５０℃以上の温度において１ＭＰａ以上の弾性率を有していることが好ましく、図５に示すように樹脂Ａ，Ｂ，Ｃ，Ｄは範囲内である。
これは、封止部７の内部の表面実装部品を保護するテストを行った結果、少なくとも１ＭＰａ以上の弾性率を有していれば、保護可能という結果を考慮してのものである。
また、実使用時（常温２５℃）の温度としても、前記同様、少なくとも１ＭＰａ以上の弾性率を有していることが条件となり、図５に示すように樹脂Ａ，Ｂ，Ｃ，Ｄは範囲内である。
さらに、実使用時（常温２５℃）の温度で、表面実装部品の保護効果を高めるために、２００ＭＰａ以上の弾性率を有していることが一層好ましく、図５に示すように樹脂Ｂ，Ｃ，Ｄは範囲内であるが、樹脂Ａは、範囲外である。
ただし、樹脂Ａも、１ＭＰａ以上の弾性率は有しているため、特に問題はない。
なお、図５において、各樹脂の半田流れ出し発生率とは、２６０℃でリフローを行った際の、チップ部品３の電気的ショートテストを実施した際の不良数とその％とを示したものであり、分母はテスト数を表し、一方、分子は不良数を表している。
これによれば、樹脂Ａ，Ｂ，Ｃ，Ｄでは、不良発生率が０〜２％と極めて低いのに対して、不適合となった樹脂Ｔは、７０％と非常に不良発生率が高い。
また、温度サイクルによる信頼性テストでは、樹脂Ａ，Ｂ，Ｃ，Ｄは、特に問題は、発生していない。
以上のことから、低弾性樹脂６として、例えば、シリコーン樹脂（樹脂Ａ）を採用する場合、モジュールリフロー温度マージンおよび機械的強度（保護力）を総合的に考慮すると、その弾性率は、２〜４ＭＰａが最も良好な範囲である。
言い換えると、例えば、シリコーン樹脂（樹脂Ａ）を採用する場合、モジュールリフロー温度マージンおよび機械的強度（保護力）を総合的に考慮すると、そのゴム硬度は、ショアー硬度Ａ７０〜８０が最も良好な範囲である。
なお、図５において、領域Ｐ（斜線部）は、図７に示す多数個取り基板である多層セラミック基板１１を分割して個片化する際の低弾性樹脂６の分割性における最適領域を示すものであり、さらに、領域Ｑ（斜線部）は、低弾性樹脂６の耐リフロー性の安全領域を示すものである。
また、図５に示す低弾性エポキシ樹脂Ｂ，Ｃ，Ｄでは、それぞれに含まれる例えば、シリカなどの含有量が異なっており、これによってそれぞれの特性が少し異なっている。
ここで、本実施の形態のＬｉイオン電池監視用モジュール１の大きさは、図１（ａ）に示すように、長さ（Ｌ）＝８〜１２ｍｍ、幅（Ｍ）＝３〜５ｍｍ、高さ（Ｎ）＝１.6ｍｍ（ＭＡＸ）程度の小形のものである。さらに、その裏面には、図１（ｂ）に示すように、７つの外部端子１ａが設けられている。
７つの外部端子１ａのピン機能は、例えば、端子ＳがＧＮＤ、端子ＵがＣＰマイナス、端子ＶがＴＭ、端子ＷがＣＰプラス、端子ＸがＶＣＣ、端子ＹがＴＥＳ、端子ＺがＣＯＭである。
また、モジュール基板４は、例えば、アルミナセラミックによって形成された基板である。
次に、図２を用いて、本実施の形態のＬｉイオン電池監視用モジュール１に搭載される主な表面実装部品について説明する。
前記Ｌｉイオン電池監視用モジュール１には、そのモジュール基板４に、表面実装部品として、図２（ａ）に示すように、２つの半導体チップ２と６つのチップ部品３が搭載されている。
２つの半導体チップ２のうちの一方は、２チャンネルトランジスタ２ａであり、他方は、２チャンネルトランジスタ２ａをコントロールするための監視機能用のコントローラ２ｂである。
両者とも、図２（ｂ）に示すように、半田を用いた半田接続部５でモジュール基板４の基板側端子４ａに固定されている。すなわち、２つの半導体チップ２は、両者ともダイボンド材として半田を用いて基板側端子４ａに半田接続されている。
さらに、両チップとも、金線８によってモジュール基板４の基板側端子４ａと接続されているが、２チャンネルトランジスタ２ａには、例えば、直径５０μｍの金線８が用いられ、一方、コントローラ２ｂには、例えば、直径２７μｍの金線８が用いられている。
また、６つのチップ部品３のうち、３つがチップ抵抗３ｂ、２つがセラミックチップコンデンサ３ａ、１つがチップサーミスタ３ｃであり、それぞれ両端に接続端子３ｄを有しており、それぞれの接続端子３ｄが、モジュール基板４の基板側端子４ａと半田接続部５で半田接続されている。
なお、半導体チップ２が金線８を用いてワイヤボンディングされるため、各基板側端子４ａの表面には、図３（ａ),（ｂ）に示すように、金めっき層４ｂが形成されており、したがって、各チップ部品３も、表面に金めっき層４ｂが形成された基板側端子４ａと半田接続される。
図３（ｂ）に示すように、チップ部品３の接続端子３ｄは、下層から順番に、例えば、Ａｇ／Ｐｄ電極３ｅとＮｉ下地めっき層３ｆと半田めっき層３ｇとからなり、また、基板側端子４ａは、下層から順番に、Ｃｕ銅体４ｃとＮｉ下地めっき層４ｄと金めっき層４ｂとからなり、さらに、基板側端子４ａの半田接続部５形成箇所以外の領域は、絶縁膜（ソルダレジスト膜）であるオーバーコートガラス４ｅによって覆われて絶縁されている。
したがって、モジュール基板４では、全ての基板側端子４ａの表面に金めっき層４ｂが形成されており、チップ部品３は、その接続端子３ｄにおいて金めっき層４ｂと半田接続されるとともに、半導体チップ２は、そのパッド２ｃが金線８と接続され、さらに金線８が基板側端子４ａの表面の金めっき層４ｂと接続されている。
その際、図２（ｂ）に示す金線８のワイヤループ８ａが、図２（ａ）に示すように、長方形のモジュール基板４の長手方向とほぼ平行な方向に形成されるようにボンディングされている。
すなわち、モジュール基板４では、金線８が、長方形のモジュール基板４の長手方向とほぼ平行な方向にワイヤリングされるような基板側端子４ａの配列となっている。
なお、モジュール基板４に搭載された８つの表面実装部品における各半田接続部５の半田と単独の半田の融点を示したものが図６であり、これによれば、チップ部品３（セラミックチップコンデンサ３ａ、チップ抵抗３ｂ、チップサーミスタ３ｃ）の融点が低くなっていることがわかる。
次に、図４に示すＬｉイオン電池監視用モジュール１の回路の動作について説明する。
図１に示すＬｉイオン電池監視用モジュール１では、そのＧＮＤ端子が電池セルのマイナス端子と繋がっており、携帯用電話機のマイナス端子に繋がるＶＰ−端子とは２チャンネルトランジスタ２ａを介して同一配線となっている。
したがって、この配線は、電池セルと携帯用電話機を結ぶ陰極配線である。
なお、２チャンネルトランジスタ２ａは、異常発生時に、回路オフする素子であり、また、コントローラ２ｂは、２チャンネルトランジスタ２ａをコントロールするために各配線の電位を監視している素子である。
以下、図４に示す回路の具体的動作を説明すると、通常、携帯用電話機の使用時は、コントローラ２ｂ（監視機能ＩＣ）のＣＨＧ端子およびＤＣＨ端子は、２チャンネルトランジスタ２ａをオンする電位となっており、電池セルから携帯用電話機に電流が供給される（電流は、ＶＰ−からＧＮＤ側に流れる）。
そして、携帯用電話機にて短絡や大きな電流が流れるなどの異常が発生した際には、２チャンネルトランジスタ２ａの微抵抗分の電圧降下のためにコントローラ２ｂのＩＤＴ端子とＧＮＤ端子に僅かな電位差が生じ、これを検知してＤＣＨ端子の電位は２チャンネルトランジスタ２ａの一方のチャンネルをオフさせる電位となる。
これにより、電池セルからの電流供給が停止し、事故を未然に防ぐことができる。
また、充電時も、２チャンネルトランジスタ２ａは、２チャンネルともオン状態となっており、携帯用電話機側から電池セルに電流が供給される（電流はＧＮＤからＶＰ−側に流れる）。
なお、充電時間の超過など充電しすぎた場合には、コントローラ２ｂのＶＣＣ端子は、電池セルのプラス端子に繋がっているため、ＧＮＤとの電位差がある一定のレベルを越えると、これを検知してＣＨＧ端子の電位は２チャンネルトランジスタ２ａの一方のチャンネルをオフさせる電位となる。
これによって、充電器から携帯用電話機を介して電池セルへの電流供給が停止し、事故を未然に防げる。
次に、本実施の形態の半導体装置（Ｌｉイオン電池監視用モジュール１）の製造方法を、図１５（ａ）に示すモジュール組み立て手順に沿って説明する。
まず、ステップＳ１に示すように、複数（例えば、１２０個程度）の装置領域であるモジュール領域１１ａが区画ライン１１ｂによって区画形成された多数個取り基板である多層セラミック基板１１を準備する。
なお、多層セラミック基板１１は、図７に示すように、モジュール領域１１ａが１２０個形成されている場合、その大きさは、一例として、（Ｐ）８０ｍｍ×（Ｑ）８０ｍｍ程度で、厚さは、０.5ｍｍ程度である。ただし、多数個取り基板としては、多層セラミック基板１１以外のガラスエポキシ基板などを用いてもよい。
また、各モジュール領域１１ａには、図４に示す回路がパターン形成されているととも
に、各基板側端子４ａの表面には、図３（ｂ）に示す金めっき層４ｂが形成されている。
続いて、ステップＳ２に示す半田ペースト印刷を行い、その後、各モジュール領域１１ａに半田接続によって複数の表面実装部品を搭載する（ステップＳ３）。
すなわち、各基板側端子４ａに半田ペーストを印刷した後、セラミックチップコンデンサ３ａ、チップサーミスタ３ｃ、チップ抵抗３ｂおよび半導体チップ２などの表面実装部品を所定の基板側端子４ａ上に配置し、その後、ステップＳ４に示すように、リフローを行って、これにより、各表面実装部品を半田接続する。
なお、半田接続部５の半田は、図２（ｂ）に示すように、フィレット形状となる。
その後、ステップＳ５に示す洗浄を行い、続いて、ステップＳ６に示すワイヤボンディングを行う。
ここでは、半導体チップ２のパッド２ｃと、モジュール基板４における表面に金めっき層４ｂが形成された基板側端子４ａとを金線８を用いてワイヤボンディングする。
その際、図２（ａ）に示すように、長方形のモジュール基板４の長手方向とほぼ平行な方向に金線８のワイヤループ８ａ（図２（ｂ）参照）を形成する。
その後、ステップＳ７に示すレジン（樹脂）印刷塗布を行う。
ここでは、半田接続によって形成された複数のモジュール基板４の半田接続部５と、２つの半導体チップ２（２チャンネルトランジスタ２ａとコントローラ２ｂ）および６つのチップ部品３（セラミックチップコンデンサ３ａとチップ抵抗３ｂとチップサーミスタ３ｃ）とを、図５に示すシリコーン樹脂または低弾性エポキシ樹脂などの絶縁性の低弾性樹脂６を用いて一括で覆うように、図８に示すようにスキージ１２を用いて印刷して多層セラミック基板１１上に一括封止部１３を形成する。
すなわち、図８に示すように、部品搭載とワイヤボンディングが終了した多層セラミック基板１１に対して、メタルマスク１４とスキージ１２とを使用してシリコーン樹脂または低弾性エポキシ樹脂などの低弾性樹脂６を用い、この低弾性樹脂６によって複数のモジュール領域１１ａを一括で覆うように印刷方式で塗布して一括封止部１３を形成する。
さらに、ステップＳ８に示すベーク・レジン硬化を行って、レジン塗布済み基板１５を形成する。
すなわち、印刷方式によって形成された一括封止部１３をベーク処理して硬化させ、レジン塗布済み基板１５を形成する。
その後、ステップＳ９に示す分割を行って多層セラミック基板１１を個片化する。
なお、本実施の形態のＬｉイオン電池監視用モジュール１の製造方法では、多層セラミック基板１１には、その表面側（部品搭載側）に形成された図７に示す区画ライン１１ｂに対応してその反対側（裏面側）に、図９（ａ）および図１１に示すように、分割用の小さな溝であるスナップライン（分割ライン）１１ｃが形成されており、このスナップライン１１ｃに沿って多層セラミック基板１１を分割（個片化）する。
これにより、機械的力で容易に多層セラミック基板１１を分割することができる。
また、分割の際には、まず、図９（ａ) に示す一括封止部１３を形成した多層セラミック基板１１を準備し、続いて、図９（ｂ）に示す１列分割（１次分割）を行って１列個片群１１ｄを形成し、その後、図９（ｃ）に示す個片化（２次分割）を行って個々のモジュールに分割する。
分割後、ステップＳ１０に示す電気的特性テストを行って、ステップＳ１１に示すモジュール完成となる。
その結果、図１に示すＬｉイオン電池監視用モジュール１を組み立てることができる。
次に、図１５（ｂ）に示すモジュール２次実装工程について説明する。
図１（ｂ）に示すように、Ｌｉイオン電池監視用モジュール１のモジュール基板４の裏面には、図１０に示す出荷先での実装基板であるプリント配線基板１６に実装可能なように、半田接続用の外部端子１ａが形成されている。
そこで、Ｌｉイオン電池監視用モジュール１の出荷先では、まず、ステップＳ２１に示すように、ＰＣＢ基板である実装用のプリント配線基板１６を準備し、その後、ステップＳ２２に示すようにプリント配線基板１６に半田ペーストを印刷する。
さらに、ステップＳ２３に示すようにＬｉイオン電池監視用モジュール１をプリント配線基板１６上に配置（ステップＳ２３に示すモジュール搭載）した後、ステップＳ２４に示すようにリフローを行う。
すなわち、図１０に示すように、半田リフローによって半田接続部５を形成してＬｉイオン電池監視用モジュール１をプリント配線基板１６にリフロー実装する。
その後、ステップＳ２５に示すように、電気的特性テストを行って、ステップＳ２６に示す実装完成となる。
次に、本実施の形態のＬｉイオン電池監視用モジュール１の製造において、さらに効果を生み出す特徴部分を説明する。
まず、低弾性樹脂６として、例えば、比較的硬度の高い低弾性エポキシ樹脂などを採用した場合、図１５（ａ）のステップＳ９に示す分割工程において、前記低弾性エポキシ樹脂は、機械的に容易に分割可能である。低弾性樹脂６として、シリコーン樹脂を用いた場合には、図１１に示すように、シリコーン樹脂において、分割しきれない箇所であるシリコーン樹脂残り１３ｂが残ってしまう。
これは、シリコーン樹脂の柔らかな特性による現象である。
したがって、シリコーン樹脂残り１３ｂの対策として、多層セラミック基板１１の表面側（部品搭載側）に形成された図７に示す区画ライン１１ｂに対応する図９（ａ）および図１１に示すスナップライン１１ｃに沿って、図１２（ａ）に示すような一括封止部１３の表面に切り込み部１３ａを形成することにより、分割時のバリの発生や寸法精度を向上させることができる。
この切り込み部１３ａは、図１２（ｂ）に示すＶ溝のようなものであり、鋭い刃を備えた切り込み装置で切り込んで切り込み部１３ａを形成する。
これにより、多層セラミック基板１１の分割時には、多層セラミック基板１１をそのスナップライン１１ｃに沿って分割するとともに、一括封止部１３をその切り込み部１３ａで分割して個片化する。
したがって、一括封止部１３の表面に切り込み部１３ａを形成することにより、シリコーン樹脂のような柔らかな樹脂の場合の分割作業性を向上できる。
また、図１２（ｂ）に示す切り込み部１３ａの代わりに、例えば、ＹＡＧレーザや炭酸ガスレーザなどのレーザを用いて、図１２（ｃ）に示すように一括封止部１３の表面に溝部１３ｃを形成してもよく、前記同様、分割作業性を向上できる。
この場合、レーザビームの強度の調整を行うことにより、溝部１３ｃの深さを調整することができ、前記分割作業性をさらに向上できる。
また、レーザによって溝部１３ｃを形成する際に、多層セラミック基板１１におけるスナップライン１１ｃの位置を光学的手法で正確に測定可能な機構を備えた装置を用いることにより、分割したいライン上すなわちスナップライン１１ｃに対応したライン上に正確に溝部１３ｃを形成することができ、分割作業性を向上できる。
なお、図１２（ｂ）に示す切り込み部１３ａまたは図１２（ｃ）に示すレーザによる溝部１３ｃを形成することにより、必ずしも図１１に示すように、多層セラミック基板１１をその裏面側を開口する方向に機械的分割しなくてもよく、分割装置などの都合により、反対側の一括封止部１３の表面側を開口する方向に機械的分割することも可能である。
ただし、その場合、図１１に示すスナップライン１１ｃは、多層セラミック基板１１の裏面側ではなく、表面側（部品搭載面側）に設けておく必要がある。
また、多層セラミック基板１１の分割は、図９に示すような機械的分割ではなく、高速で回転するブレード（砥石の切断刃）でダイシング切断してもよい。
この場合、切断面を寸法精度良く切断加工することができる。
これにより、設計的に、切断端部から配線パターンまでの距離のクリアランスを少なくすることができ、Ｌｉイオン電池監視用モジュール１の小形化設計に有効とすることができる。
また、レーザを用いて溝部１３ｃを形成する際に、溝部１３ｃの形成と一緒に、製品（Ｌｉイオン電池監視用モジュール１）に設けるべき図１３に示す製品番号などの認識マーク１７を同一のレーザで各モジュール領域１１ａ（図７参照）ごとに描画することができる。
すなわち、溝部１３ｃの形成と認識マーク１７の形成とを一緒に行うことができ、作業の効率化を図ることができる。
なお、低弾性樹脂６が、シリコーン樹脂の場合には、レーザによって付された認識マー
ク１７は、鮮明に形成することができ、判読良好な認識マーク１７を付すことができる。
これは、シリコーン樹脂の表面が光沢面であるのに対し、レーザによって形成された認識マーク１７は、焼かれ、かつ彫られて黒っぽくなり、したがって、明暗によって認識マーク１７が鮮明になることによるものである。
また、多層セラミック基板１１を機械的に分割する際に、まず、図１４（ａ）に示すように、レジン塗布済み基板１５をモジュール領域１１ａ（図７参照）の長手方向に沿ったスナップライン１１ｃで１次分割し、前記１次分割後、前記１次分割によって形成された図１４（ｂ）に示す１列個片群１１ｄをその幅方向に平行なスナップライン１１ｃに沿って２次分割して、図１４（ｃ）に示すように、個片化する。
なお、ワイヤボンディング時に、図１４（ｂ）に示すように、長方形のモジュール領域１１ａの長手方向とほぼ平行な方向に金線８をワイヤボンディングするように図７に示すモジュール領域１１ａの電極配置を形成しておく。
これにより、図１４（ａ）に示す１次分割（１列分割）時に、長方形の多層セラミック基板１１の長手方向に対してその幅方向に沿って分割するのは個々のモジュール領域１１ａに強い力が掛かって基板自体が歪むことも考えられるが、金線８のワイヤループ８ａの方向、すなわち金線８のワイヤボンディングが、モジュール領域１１ａの長手方向とほぼ平行な方向に行われることにより、１次分割時に基板自体に歪みが発生しても金線８に影響を無くすことができる。
その結果、良好なＬｉイオン電池監視用モジュール１の組み立てを行うことができる。
本実施の形態の半導体装置（Ｌｉイオン電池監視用モジュール１）およびその製造方法によれば、表面実装部品である半導体チップ２およびチップ部品３とそれぞれの半田接続部５とが、１５０℃以上の温度で２００ＭＰａ以下の弾性率の低弾性樹脂６によって覆われることにより、２次実装リフローでＬｉイオン電池監視用モジュール１を実装する際に、内部の半田接続部５が再溶融しても、その溶融膨張による圧力（図１６に示す半田再溶融膨張圧９）を低弾性樹脂６によって緩和することができる。
その結果、前記表面実装部品とレジン（低弾性樹脂６）との界面もしくはレジンとモジュール基板４との界面が剥離するのを防ぐことができる。
これにより、半田の前記界面への流れ出し１０（図１６参照）を防ぐことができ、これにより、前記表面実装部品における接続端子３ｄ間のショート（短絡）の発生を防ぐことができる。
ここで、図１６および図１７の比較例に示すように、従来、チップ部品１８の半田実装では、図１７に示す接続端子１８ａは、９０％Ｓｎ／１０％Ｐｂ半田でめっきされており、半田濡れ性を良好にしてある。
その半田接続部１８ｂは、融点（固相線）が２４５℃のＰｂ系高温半田を使用しており、２次実装リフローにおいて再溶融し難い材料選択となっている。
しかしながら、モジュール組み立てリフローにおいて、接続端子１８ａのめっきのＳｎが半田接続部１８ｂに溶け込み、Ｐｂ−Ｓｎ共晶相を形成し、このＰｂ系高温半田の融点を降下させている。
その結果、２次実装リフロー時には、図１６に示すように、半田接続部１８ｂは再溶融状態となり、さらに、高硬度レジン２０が用いられているため、半田接続部１８ｂの半田再溶融膨張圧９がレジン圧力１９よりも高くなり、高硬度レジン２０とチップ部品１８との界面が剥離状態になるとともに、その隙間に、フラッシュ状に半田の流れ出し１０が発生して短絡不良となる。
これに対して、本実施の形態のＬｉイオン電池監視用モジュール１では、半田の界面への流れ出し１０を防ぐことができるため、２次実装リフローに対応にさせることができる。
さらに、低弾性樹脂６が、２５℃の温度で１ＭＰａ以上の弾性率を備えている場合には、機械的保護力（機械的強度）を十分に確保することができる。
したがって、半田の再溶融による界面への流れ出し１０を防ぎつつ、かつ封止部７内の保護を十分に行うことができる。
その結果、ケースやキャップなどで覆う必要がなくなるため、コスト低減化を図ることができる。
なお、低弾性樹脂６としてシリコーン樹脂を用いることにより、多層セラミック基板１１の状態でレジン印刷塗布や印刷後の機械的分割を行うことができるため、廉価な方法で封止や個片化を行うことができる。
したがって、Ｌｉイオン電池監視用モジュール１の製造においてコスト低減化を図ることができる。
また、半田の再溶融による界面への流れ出し１０の発生を防止できるため、Ｌｉイオン電池監視用モジュール１に半田実装される半導体チップ２やチップ部品３などの表面実装部品の電極仕様と適用半田の組み合わせによって生じる内部半田の融点降下を考慮する必要がなくなり、表面実装部品の電極仕様を半田めっきとしてもよく、また、Ｓｎめっきとしてもよく、どちらでも採用することができる。
これにより、Ｐｂフリー化に関し、部品メーカでのＰｂフリー化の進行状況に応じたフレキシブルな対応が可能になり、したがって、市場ニーズ対応範囲を大幅に広げることができる。
なお、Ｌｉイオン電池監視用モジュール１の組み立てに用いられる半田は、必ずしも高温半田である必要はなく、６０％Ｓｎ／４０％Ｐｂ（共晶半田）の使用でも問題なく、何らかの理由によりモジュール組み立て時に基板に高温をかけられない場合であってもＬｉイオン電池監視用モジュール１としての特徴を失うことなく対応することができる。
また、低弾性樹脂６としてシリコーン樹脂を採用する際に、シリコーン樹脂のフィラー含有率を調整することにより、封止部７の熱伝導率を向上させることができ、Ｌｉイオン電池監視用モジュール１としての重要な特性の１つである熱抵抗を低減できる。
また、Ｌｉイオン電池監視用モジュール１の内部半田は、部品端子めっきの半田への溶融による融点降下ではなく、もともと融点の低い半田、例えば、ビスマス入り半田などのＰｂフリー対応半田を用いてもよく、Ｌｉイオン電池監視用モジュール１を出荷先でリフロー実装する温度よりも低い融点のものでも問題なく適用できる。
また、低弾性樹脂６としてシリコーン樹脂を採用することにより、シリコーン樹脂（シリコーンゴム）は、柔らかいため、モジュール基板４がセラミック基板であっても、あるいはガラス入りエポキシ基板であってもその反りを低減することができ、したがって、モジュール組み立て工程での基板反りに起因する製造装置でのトラブルのポテンシャルを低減できる。
さらに、低弾性樹脂６としてシリコーン樹脂を採用することにより、モジュール基板４がセラミック基板であっても、また、ガラス入りエポキシ基板であってもその反りを低減することができるため、基板材料の選択性を向上できる。
以上、本発明者によってなされた発明を発明の実施の形態に基づき具体的に説明したが、本発明は前記発明の実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。
例えば、前記実施の形態では、低弾性樹脂６が、シリコーン樹脂または低弾性エポキシ樹脂の場合を一例として取り上げて説明したが、低弾性樹脂６は、前記実施の形態で説明した弾性率の許容範囲のものであれば、ゲル状のものなどであってもよい。
また、前記実施の形態では、半導体装置が、Ｌｉイオン電池監視用モジュール１の場合を説明したが、前記半導体装置は、半田実装される表面実装部品を備え、かつ前記表面実装部品が低弾性樹脂６によって封止される構造のものであれば、高周波モジュール（高周波電力増幅装置）などの他の半導体装置であってもよい。
また、表面実装部品は、チップ部品や半導体チップに限定されずに、半田実装される表面実装部品であれば、他の電子部品などであってもよい。
また、前記半導体装置は、半導体チップと配線基板とを対向して配置して、半導体チップの表面電極と、表面に金めっき層、Ｓｎめっき層またはＰｂ−Ｓｎ系半田めっき層が形成された基板側端子とを金バンプまたは半田バンプを介してバンプ接続するものであってもよい。
本発明は、チップ部品と半導体チップを有するモジュール製品の製造技術に好適である。
（ａ),（ｂ) は本発明の実施の形態の半導体装置の一例であるＬｉイオン電池監視用モジュールの構造を示す図であり、（ａ）は斜視図、（ｂ）は底面図である。 （ａ),（ｂ) は図１に示すＬｉイオン電池監視用モジュールに搭載される各表面実装部品の配置を示す図であり、（ａ）は平面配置図、（ｂ）は（ａ）のＡ−Ａ断面を示す断面図である。 （ａ),（ｂ) は図２に示す表面実装部品におけるチップコンデンサの半田接続構造の一例を示す図であり（ａ）は断面図、（ｂ）は（ａ）のＢ部を示す拡大部分断面図である。 図１に示すＬｉイオン電池監視用モジュールの回路の一例を示す回路図である。 図１に示すＬｉイオン電池監視用モジュールの封止部に用いられる低弾性樹脂の温度特性の一例を示す特性図である。 図１に示すＬｉイオン電池監視用モジュールにおける各表面実装部品の融点の一例を示す融点データ図である。 図１に示すＬｉイオン電池監視用モジュールの組み立てに用いられる多数個取り基板の一例である多層セラミック基板の構造を示す斜視図である。 図１に示すＬｉイオン電池監視用モジュールの組み立てにおけるレジン印刷方法の一例を示す斜視図である。 （ａ),（ｂ),（ｃ) は図１に示すＬｉイオン電池監視用モジュールの組み立てにおける基板分割方法の一例を示す図であり、（ａ）は分割前の基板の平面図と底面図、（ｂ）は１列分割（１次分割）時の平面図、（ｃ）は２次分割（個片化）時の平面図である。 図１に示すＬｉイオン電池監視用モジュールの実装基板への実装状態の一例を示す斜視図である。 図１に示すＬｉイオン電池監視用モジュールの組み立てにおける基板分割時のシリコーン樹脂残りの一例を示す拡大部分断面図である。 （ａ),（ｂ),（ｃ) は図１に示すＬｉイオン電池監視用モジュールの組み立てにおけるシリコーン樹脂の切り込み部の構造の一例を示す図であり、（ａ）は基板−樹脂斜視図、（ｂ）は切り込み部の斜視図、（ｃ）はレーザによる溝部の斜視図である。 図１に示すＬｉイオン電池監視用モジュールの組み立てにおけるマーキング方法の一例を示す斜視図である。 （ａ),（ｂ),（ｃ) は図１に示すＬｉイオン電池監視用モジュールの組み立てにおける基板分割方法の一例を示す図であり、（ａ）は１列分割（１次分割）時の平面図、（ｂ）は（ａ）の部分拡大平面図、（ｃ）は２次分割時の平面図である。 （ａ),（ｂ) は図１に示すＬｉイオン電池監視用モジュールの組み立て方法および２次実装工程の実装手順の一例を示すプロセスフロー図であり、（ａ）は組み立てフロー図、（ｂ）は実装フロー図である。 図１に示すＬｉイオン電池監視用モジュールに対する比較例のモジュールにおける半田流れの原理を示す流れ出し説明図である。 図１６に示す比較例のモジュールの半田流れの一例を示す斜視図である。
符号の説明
１ Ｌｉイオン電池監視用モジュール（半導体装置）
１ａ 外部端子
２ 半導体チップ（表面実装部品）
２ａ ２チャンネルトランジスタ
２ｂ コントローラ
２ｃ パッド（表面電極）
２ｄ 主面
３ チップ部品（表面実装部品）
３ａ セラミックチップコンデンサ
３ｂ チップ抵抗
３ｃ チップサーミスタ
３ｄ 接続端子
３ｅ Ａｇ／Ｐｄ電極
３ｆ Ｎｉ下地めっき層
３ｇ 半田めっき層
４ モジュール基板（配線基板）
４ａ 基板側端子
４ｂ 金めっき層
４ｃ Ｃｕ銅体
４ｄ Ｎｉ下地めっき層
４ｅ オーバーコートガラス
５ 半田接続部
６ 低弾性樹脂（弾性樹脂）
７ 封止部
８ 金線
８ａ ワイヤループ
９ 半田再溶融膨張圧
１０ 流れ出し
１１ 多層セラミック基板（多数個取り基板）
１１ａ モジュール領域（装置領域）
１１ｂ 区画ライン
１１ｃ スナップライン（分割ライン）
１１ｄ １列個片群
１２ スキージ
１３ 一括封止部
１３ａ 切り込み部
１３ｂ シリコーン樹脂残り
１３ｃ 溝部
１４ メタルマスク
１５ レジン塗布済み基板
１６ プリント配線基板
１７ 認識マーク
１８ チップ部品
１８ａ 接続端子
１８ｂ 半田接続部
１９ レジン圧力
２０ 高硬度レジン

Claims (4)

  1. 複数の装置領域が区画ラインによって区画形成された多数個取り基板を準備する工程と、
    前記装置領域に半田接続によって表面実装部品を搭載する工程と、
    前記半田接続によって形成された複数の前記装置領域の半田接続部と前記表面実装部品とを、絶縁性の弾性樹脂によって一括で覆って樹脂封止して前記多数個取り基板上に一括封止部を形成する工程と、
    前記一括封止部の表面に、前記多数個取り基板の前記区画ラインに対応したその反対側の分割ラインに沿って切り込み部を形成する工程と、
    前記多数個取り基板を前記分割ラインに沿って分割するとともに、前記一括封止部を前記切り込み部で分割して個片化する工程とを有し、
    前記弾性樹脂としてシリコーン樹脂を用いた際に、
    レーザによって前記一括封止部の表面に、前記多数個取り基板の前記分割ラインに対応した溝部を形成する工程と、同一レーザを用いて前記一括封止部の表面に各装置領域ごとに認識マークを付す工程とを有することを特徴とする半導体装置の製造方法。
  2. 複数の装置領域が区画ラインによって区画形成された多数個取り基板を準備する工程と、
    前記装置領域に半田接続によって表面実装部品を搭載する工程と、
    前記半田接続によって形成された複数の前記装置領域の半田接続部と前記表面実装部品とを、絶縁性の弾性樹脂によって一括で覆って樹脂封止して前記多数個取り基板上に一括封止部を形成する工程と、
    前記一括封止部の表面に、レーザによって各装置領域ごとに認識マークを付す工程と、
    前記多数個取り基板を前記区画ラインに対応したその反対側の分割ラインに沿って分割して個片化する工程とを有し、
    前記弾性樹脂としてシリコーン樹脂を用いた際に、
    レーザによって前記一括封止部の表面に、前記多数個取り基板の前記分割ラインに対応した溝部を形成する工程と、同一レーザを用いて前記一括封止部の表面に各装置領域ごとに認識マークを付す工程とを有することを特徴とする半導体装置の製造方法。
  3. 複数の長方形の装置領域が区画ラインによって区画形成された多数個取り基板を準備する工程と、
    前記装置領域に半田接続によって表面実装部品であるチップ部品および半導体チップを搭載する工程と、
    前記半導体チップの表面電極と前記多数個取り基板の前記装置領域の基板側端子とを前記装置領域の長手方向と平行な方向に金線のワイヤループを形成してワイヤボンディングする工程と、
    前記半田接続によって形成された複数の前記装置領域の半田接続部と前記表面実装部品とを、絶縁性の弾性樹脂によって一括で覆って樹脂封止して前記多数個取り基板上に一括封止部を形成する工程と、
    前記多数個取り基板を前記装置領域の長手方向に沿い、かつ前記区画ラインに対応したその反対側の分割ラインで１次分割し、前記１次分割後、前記１次分割によって形成された１列個片群をその幅方向に平行な前記分割ラインに沿って２次分割して個片化する工程とを有することを特徴とする半導体装置の製造方法。
  4. 請求項３記載の半導体装置の製造方法において、前記弾性樹脂としてシリコーン樹脂を用いた際に、レーザによって前記一括封止部の表面に、前記多数個取り基板の前記分割ラインに対応した溝部を形成する工程と、同一レーザを用いて前記一括封止部の表面に各装置領域ごとに認識マークを付す工程とを有することを特徴とする半導体装置の製造方法。
JP2008089435A 2008-03-31 2008-03-31 半導体装置の製造方法 Expired - Fee Related JP4769837B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008089435A JP4769837B2 (ja) 2008-03-31 2008-03-31 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008089435A JP4769837B2 (ja) 2008-03-31 2008-03-31 半導体装置の製造方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2001002371A Division JP2002208668A (ja) 2001-01-10 2001-01-10 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JP2008235913A JP2008235913A (ja) 2008-10-02
JP4769837B2 true JP4769837B2 (ja) 2011-09-07

Family

ID=39908258

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008089435A Expired - Fee Related JP4769837B2 (ja) 2008-03-31 2008-03-31 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP4769837B2 (ja)

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2617402B2 (ja) * 1992-06-10 1997-06-04 オリジン電気株式会社 半導体装置、電子回路装置、およびそれらの製造方法
JPH07142762A (ja) * 1993-11-15 1995-06-02 Toshiba Corp 樹脂封止型半導体装置
JP2940491B2 (ja) * 1996-10-17 1999-08-25 日本電気株式会社 マルチチップモジュールにおけるフリップチップ実装構造及び方法並びにマルチチップモジュールにおけるフリップチップ実装用基板
JP3163419B2 (ja) * 1997-08-22 2001-05-08 日本レック株式会社 電子部品の製造方法
JPH11204670A (ja) * 1998-01-14 1999-07-30 Hitachi Ltd マーキング方法および装置
JP3877453B2 (ja) * 1998-11-19 2007-02-07 三洋電機株式会社 半導体装置の製造方法
JP2002009200A (ja) * 2000-06-21 2002-01-11 Matsushita Electric Ind Co Ltd 半導体装置の製造方法

Also Published As

Publication number Publication date
JP2008235913A (ja) 2008-10-02

Similar Documents

Publication Publication Date Title
US6831360B2 (en) Semiconductor device having an elastic resin with a low modulus of elasticity
US8053879B2 (en) Stacked semiconductor package and method for fabricating the same
US7611925B2 (en) Electronic device and method of manufacturing the same, chip carrier, circuit board, and electronic instrument
KR20030014637A (ko) 반도체 웨이퍼와 반도체장치 및 그 제조방법
US7876570B2 (en) Module with embedded electronic components
JP3150253B2 (ja) 半導体装置およびその製造方法並びに実装方法
JP2007227783A (ja) 半導体装置の製造方法
US8359740B2 (en) Process for the wafer-scale fabrication of electronic modules for surface mounting
JP5420361B2 (ja) 半導体装置の実装方法および半導体装置の製造方法
JP2003124274A (ja) 半導体ウェハーならびに半導体装置およびその製造方法
JP4769837B2 (ja) 半導体装置の製造方法
US20050248039A1 (en) Semiconductor device
JP2005123463A (ja) 半導体装置及びその製造方法、半導体装置モジュール、回路基板並びに電子機器
JP2003110083A (ja) 半導体装置およびその製造方法
JP4100685B2 (ja) 半導体装置
US20080006937A1 (en) Solderability Improvement Method for Leaded Semiconductor Package
US7944051B2 (en) Semiconductor device having external connection terminals and method of manufacturing the same
JPH10261735A (ja) 半導体装置およびその製造方法
US6420210B2 (en) Semiconductor device and method for manufacturing the same
JP2006310415A (ja) モジュール
CN117238856A (zh) 薄型化半导体封装件及其封装方法
JP2005108945A (ja) 回路モジュールおよびその製造方法
JP2008244026A (ja) 半導体装置、その製造方法、およびそのための有機配線基板
JP2009238984A (ja) 半導体装置およびその製造方法
EP1061574A1 (en) Semiconductor device and method for manufacturing the same

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20100528

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110222

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110308

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110509

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110531

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110620

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140624

Year of fee payment: 3

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees