JP2003086734A - Ｃｓｐのチップスタック構造 - Google Patents
Ｃｓｐのチップスタック構造Info
- Publication number
- JP2003086734A JP2003086734A JP2001276246A JP2001276246A JP2003086734A JP 2003086734 A JP2003086734 A JP 2003086734A JP 2001276246 A JP2001276246 A JP 2001276246A JP 2001276246 A JP2001276246 A JP 2001276246A JP 2003086734 A JP2003086734 A JP 2003086734A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- csp
- stack structure
- spot facing
- chips
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/1015—Shape
- H01L2924/10155—Shape being other than a cuboid
- H01L2924/10158—Shape being other than a cuboid at the passive surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】 ＣＳＰ内部のチップについて、一方のチップ
の裏面から座グリを設け、他のチップを座グリの凹部の
内側に配置することで、ＣＳＰの強度を損ねることな
く、ウエハーの強度を維持しながらチップをスタック実
装した後の厚みを抑えることのできるＣＳＰのチップス
タック構造に関する技術を提供する点にある。 【解決手段】 図１に示すように、本実施の形態に係る
ＣＳＰのチップスタック構造におけるＣＳＰ１Ａは、チ
ップ（第１のチップ）１と座グリ部１２が設けられたチ
ップ（第２のチップ）２とワイヤーボンディング３とイ
ンターポーザ４とで概略構成され、チップ１は座グリ部
１２の内部に配置される。
の裏面から座グリを設け、他のチップを座グリの凹部の
内側に配置することで、ＣＳＰの強度を損ねることな
く、ウエハーの強度を維持しながらチップをスタック実
装した後の厚みを抑えることのできるＣＳＰのチップス
タック構造に関する技術を提供する点にある。 【解決手段】 図１に示すように、本実施の形態に係る
ＣＳＰのチップスタック構造におけるＣＳＰ１Ａは、チ
ップ（第１のチップ）１と座グリ部１２が設けられたチ
ップ（第２のチップ）２とワイヤーボンディング３とイ
ンターポーザ４とで概略構成され、チップ１は座グリ部
１２の内部に配置される。
Description
【０００１】
【発明の属する技術分野】本発明は、複数のチップが実
装されたＣＳＰのチップスタック構造に属する。
装されたＣＳＰのチップスタック構造に属する。
【０００２】
【従来の技術】従来、プリント回路基板への半導体装置
の高密度化に伴い、半導体装置の小型化も進んでおり、
チップサイズにまで小型化された半導体装置が開発され
ている。この小型化された半導体装置はＣｈｉｐ Ｓｉ
ｚｅ Ｐａｃｋａｇｅ（以下、ＣＳＰと称す）と呼ばれ
ている。
の高密度化に伴い、半導体装置の小型化も進んでおり、
チップサイズにまで小型化された半導体装置が開発され
ている。この小型化された半導体装置はＣｈｉｐ Ｓｉ
ｚｅ Ｐａｃｋａｇｅ（以下、ＣＳＰと称す）と呼ばれ
ている。
【０００３】図２は、従来技術におけるＣＳＰのチップ
スタック構造の一例を示す図である。
スタック構造の一例を示す図である。
【０００４】ＣＳＰ内部のチップを重ねて実装（スタッ
ク実装）する際に、主に図２に示すように、下側に形状
の大きなチップ１０２を配置し、その上にそれよりも形
状が小さなチップ１０１を載せワイヤーボンディング１
０３等でインターポーザ１０４と呼ばれる基板に接続さ
れる。
ク実装）する際に、主に図２に示すように、下側に形状
の大きなチップ１０２を配置し、その上にそれよりも形
状が小さなチップ１０１を載せワイヤーボンディング１
０３等でインターポーザ１０４と呼ばれる基板に接続さ
れる。
【０００５】特開平１１−２０４７２０号公報には、表
面に所望の回路が形成されたウエハーの裏面に熱圧着シ
ートを貼り付け、ダイシングすることにより形成された
半導体チップに関して、配線層が形成され、且つ、裏面
に貫通孔を通して配線層と電気的に接続された実装用外
部端子を有する絶縁性基板に、回路形成面を上にして搭
載され、半導体チップの回路形成面上に、表面に回路形
成されたウエハーの裏面に熱圧着シートを貼り付け、ダ
イシングすることにより形成された半導体チップが搭載
され、２つの半導体チップと配線層の電極部とがワイヤ
ーを用いて接続され、２つの半導体チップ及びワイヤー
が樹脂封止される技術が公開されている。
面に所望の回路が形成されたウエハーの裏面に熱圧着シ
ートを貼り付け、ダイシングすることにより形成された
半導体チップに関して、配線層が形成され、且つ、裏面
に貫通孔を通して配線層と電気的に接続された実装用外
部端子を有する絶縁性基板に、回路形成面を上にして搭
載され、半導体チップの回路形成面上に、表面に回路形
成されたウエハーの裏面に熱圧着シートを貼り付け、ダ
イシングすることにより形成された半導体チップが搭載
され、２つの半導体チップと配線層の電極部とがワイヤ
ーを用いて接続され、２つの半導体チップ及びワイヤー
が樹脂封止される技術が公開されている。
【０００６】
【発明が解決しようとする課題】しかしながら、従来技
術には以下に掲げる問題点があった。
術には以下に掲げる問題点があった。
【０００７】このような場合、チップを重ねるためにＣ
ＳＰ全体の厚みが厚くなる問題が発生した。また、ＣＳ
Ｐの厚みを薄くしようとした時に、ウエハーの厚み自体
を薄くする手段が用いられるが、８インチ程度の直径が
ある薄いウエハーの取り扱いを考慮する必要がある。ス
タック時の厚みを薄くする手段として具体的には、ＬＳ
Ｉチップの厚みを薄くする手段が採用され、従来は３５
０μｍ程度あった厚みが最近では１００μｍ以下になろ
うとしている。このような条件において、８インチ程度
の直径がある薄いウエハーの取り扱いが非常に難しくな
るという問題点があった。
ＳＰ全体の厚みが厚くなる問題が発生した。また、ＣＳ
Ｐの厚みを薄くしようとした時に、ウエハーの厚み自体
を薄くする手段が用いられるが、８インチ程度の直径が
ある薄いウエハーの取り扱いを考慮する必要がある。ス
タック時の厚みを薄くする手段として具体的には、ＬＳ
Ｉチップの厚みを薄くする手段が採用され、従来は３５
０μｍ程度あった厚みが最近では１００μｍ以下になろ
うとしている。このような条件において、８インチ程度
の直径がある薄いウエハーの取り扱いが非常に難しくな
るという問題点があった。
【０００８】本発明は斯かる問題点を鑑みてなされたも
のであり、その目的とするところは、ＣＳＰ内部のチッ
プについて、一方のチップの裏面から座グリを設け、他
のチップを座グリの凹部の内側に配置することで、ＣＳ
Ｐの強度を損ねることなく、ウエハーの強度を維持しな
がらチップをスタック実装した後の厚みを抑えることの
できるＣＳＰのチップスタック構造に関する技術を提供
する点にある。
のであり、その目的とするところは、ＣＳＰ内部のチッ
プについて、一方のチップの裏面から座グリを設け、他
のチップを座グリの凹部の内側に配置することで、ＣＳ
Ｐの強度を損ねることなく、ウエハーの強度を維持しな
がらチップをスタック実装した後の厚みを抑えることの
できるＣＳＰのチップスタック構造に関する技術を提供
する点にある。
【０００９】
【課題を解決するための手段】請求項１記載の本発明の
要旨は、複数のチップが実装されたＣＳＰのチップスタ
ック構造であって、前記ＣＳＰに実装される第１のチッ
プと、底面側から座グリ部が設けられた第２のチップと
を備え、前記第１のチップは、前記第２のチップに設け
られた座グリ部の凹部の内側に配置されることを特徴と
するＣＳＰのチップスタック構造に存する。請求項２記
載の本発明の要旨は、前記第１のチップの天面は、前記
座グリ部の凹部における天井部を鉛直方向に下方から支
えることを特徴とする請求項１に記載のＣＳＰのチップ
スタック構造に存する。請求項３記載の本発明の要旨
は、前記第１のチップの天面は、直接、又は、緩衝材な
どを介して、前記座グリ部の凹部における天井部を鉛直
方向に下方から支えることを特徴とする請求項１又は２
に記載のＣＳＰのチップスタック構造に存する。請求項
４記載の本発明の要旨は、複数のチップが実装されたＣ
ＳＰのチップスタック構造の構成方法であって、前記Ｃ
ＳＰ内部の第１のチップ及び第２のチップを重ねる際
に、前記第１のチップをインターポーザ上に異方性導電
フィルムなどを用いて接続を行う第１の工程と、前記第
１のチップの上から、底面側に座グリ部を設けた第２の
チップを、前記第１のチップを前記座グリ部の凹部で覆
うように配置する第２の工程と、前記第２のチップと前
記インターポーザとの接続を、ワイヤーボンディングを
用いて行う第３の工程とを備えることを特徴とするＣＳ
Ｐのチップスタック構造の構成方法に存する。請求項５
記載の本発明の要旨は、前記第２の工程は、前記座グリ
部の凹部における天井部を、前記第１のチップの天面
で、鉛直方向に下方から支える工程を含むことを特徴と
する請求項４に記載のＣＳＰのチップスタック構造の構
成方法に存する。請求項６記載の本発明の要旨は、請求
項１乃至３のいずれかに記載のＣＳＰのチップスタック
構造を有することを特徴とする半導体装置に存する。
要旨は、複数のチップが実装されたＣＳＰのチップスタ
ック構造であって、前記ＣＳＰに実装される第１のチッ
プと、底面側から座グリ部が設けられた第２のチップと
を備え、前記第１のチップは、前記第２のチップに設け
られた座グリ部の凹部の内側に配置されることを特徴と
するＣＳＰのチップスタック構造に存する。請求項２記
載の本発明の要旨は、前記第１のチップの天面は、前記
座グリ部の凹部における天井部を鉛直方向に下方から支
えることを特徴とする請求項１に記載のＣＳＰのチップ
スタック構造に存する。請求項３記載の本発明の要旨
は、前記第１のチップの天面は、直接、又は、緩衝材な
どを介して、前記座グリ部の凹部における天井部を鉛直
方向に下方から支えることを特徴とする請求項１又は２
に記載のＣＳＰのチップスタック構造に存する。請求項
４記載の本発明の要旨は、複数のチップが実装されたＣ
ＳＰのチップスタック構造の構成方法であって、前記Ｃ
ＳＰ内部の第１のチップ及び第２のチップを重ねる際
に、前記第１のチップをインターポーザ上に異方性導電
フィルムなどを用いて接続を行う第１の工程と、前記第
１のチップの上から、底面側に座グリ部を設けた第２の
チップを、前記第１のチップを前記座グリ部の凹部で覆
うように配置する第２の工程と、前記第２のチップと前
記インターポーザとの接続を、ワイヤーボンディングを
用いて行う第３の工程とを備えることを特徴とするＣＳ
Ｐのチップスタック構造の構成方法に存する。請求項５
記載の本発明の要旨は、前記第２の工程は、前記座グリ
部の凹部における天井部を、前記第１のチップの天面
で、鉛直方向に下方から支える工程を含むことを特徴と
する請求項４に記載のＣＳＰのチップスタック構造の構
成方法に存する。請求項６記載の本発明の要旨は、請求
項１乃至３のいずれかに記載のＣＳＰのチップスタック
構造を有することを特徴とする半導体装置に存する。
【００１０】
【発明の実施の形態】以下、本発明の実施の形態を図面
に基づいて詳細に説明する。
に基づいて詳細に説明する。
【００１１】図１は、本実施の形態に係るＣＳＰのチッ
プスタック構造の概略を示す図である。
プスタック構造の概略を示す図である。
【００１２】図１に示すように、本実施の形態に係るＣ
ＳＰのチップスタック構造におけるＣＳＰ１Ａは、チッ
プ（第１のチップ）１と座グリ部１２が設けられたチッ
プ（第２のチップ）２とワイヤーボンディング３とイン
ターポーザ４とで概略構成され、チップ１は座グリ部１
２の内部に配置される。
ＳＰのチップスタック構造におけるＣＳＰ１Ａは、チッ
プ（第１のチップ）１と座グリ部１２が設けられたチッ
プ（第２のチップ）２とワイヤーボンディング３とイン
ターポーザ４とで概略構成され、チップ１は座グリ部１
２の内部に配置される。
【００１３】ＣＳＰ１Ａの実装面積の削減を考慮した場
合ＣＳＰ１Ａ内部に複数（２個）のチップを重ねて実装
（スタック実装）する。これらのチップを重ねて配置す
る際に、チップを重ねても厚み方向が増大しないよう
に、図１の如く一方のチップ２の底面側１０から座グリ
部１２を設けて、他方のチップ１を座グリ部１２の凹部
の内側に配置する。
合ＣＳＰ１Ａ内部に複数（２個）のチップを重ねて実装
（スタック実装）する。これらのチップを重ねて配置す
る際に、チップを重ねても厚み方向が増大しないよう
に、図１の如く一方のチップ２の底面側１０から座グリ
部１２を設けて、他方のチップ１を座グリ部１２の凹部
の内側に配置する。
【００１４】また、チップ１の天面１５は、チップ２に
設けられた座グリ部１２の凹部における天井部２７を鉛
直方向に下方から支える構造となっている。図中に、ワ
イヤーボンディング３とインターポーザ４とを示す。
設けられた座グリ部１２の凹部における天井部２７を鉛
直方向に下方から支える構造となっている。図中に、ワ
イヤーボンディング３とインターポーザ４とを示す。
【００１５】次に、図１のＣＳＰ１Ａを配置する動作を
説明する。
説明する。
【００１６】ＣＳＰ１Ａを構成する際に、強度を損なわ
ずＣＳＰ１Ａの実装面積を削減するために複数のチップ
（本実施の形態においてはチップ１及びチップ２）を重
ねて配置する。
ずＣＳＰ１Ａの実装面積を削減するために複数のチップ
（本実施の形態においてはチップ１及びチップ２）を重
ねて配置する。
【００１７】図１のようにＣＳＰ１Ａ内部のチップ１及
びチップ２を重ねる際に、形状の小さなチップ１をイン
ターポーザ４と呼ばれる基板上に異方性導電フィルム等
を用いて接続を行う。チップ１の上から、底面側１０に
座グリ部１２を設けた形状の大きなチップ２を、形状の
小さなチップ１を覆うように配置し、チップ２とインタ
ーポーザ４との接続はワイヤーボンディング３を用いて
行う。
びチップ２を重ねる際に、形状の小さなチップ１をイン
ターポーザ４と呼ばれる基板上に異方性導電フィルム等
を用いて接続を行う。チップ１の上から、底面側１０に
座グリ部１２を設けた形状の大きなチップ２を、形状の
小さなチップ１を覆うように配置し、チップ２とインタ
ーポーザ４との接続はワイヤーボンディング３を用いて
行う。
【００１８】チップ２の強度を保持するために、チップ
１の天面１５は、直接、又は、緩衝材などを介して、チ
ップ２に設けられた座グリ部１２の凹部における天井部
２７を鉛直方向に下方から支える。
１の天面１５は、直接、又は、緩衝材などを介して、チ
ップ２に設けられた座グリ部１２の凹部における天井部
２７を鉛直方向に下方から支える。
【００１９】実施の形態に係るＣＳＰのチップスタック
構造は上記の如く構成されているので、以下に掲げる効
果を奏する。
構造は上記の如く構成されているので、以下に掲げる効
果を奏する。
【００２０】チップ１の上から、座グリ部１２を設けた
チップ２をチップ１を覆うように配置することで、ＣＳ
Ｐ１Ａの厚みを薄くできる。また、ＣＳＰ１Ａの外周の
ボンディング用ＰＡＤ面積が削減でき、形状を小型にで
きる。更に、ウエハーを薄くする必要がないため、通常
のウエハーの取り扱いができる。
チップ２をチップ１を覆うように配置することで、ＣＳ
Ｐ１Ａの厚みを薄くできる。また、ＣＳＰ１Ａの外周の
ボンディング用ＰＡＤ面積が削減でき、形状を小型にで
きる。更に、ウエハーを薄くする必要がないため、通常
のウエハーの取り扱いができる。
【００２１】なお、本実施の形態においては、２個のチ
ップを重ねる例で説明したが、３個以上のチップを重ね
る場合にも適用可能である。また、本実施の形態におい
ては、本発明はそれに限定されず、本発明を適用する上
で好適なＣＳＰのチップスタック構造に適用することが
できる。
ップを重ねる例で説明したが、３個以上のチップを重ね
る場合にも適用可能である。また、本実施の形態におい
ては、本発明はそれに限定されず、本発明を適用する上
で好適なＣＳＰのチップスタック構造に適用することが
できる。
【００２２】また、上記構成部材の数、位置、形状等は
上記実施の形態に限定されず、本発明を実施する上で好
適な数、位置、形状等にすることができる。
上記実施の形態に限定されず、本発明を実施する上で好
適な数、位置、形状等にすることができる。
【００２３】なお、各図において、同一構成要素には同
一符号を付している。
一符号を付している。
【００２４】
【発明の効果】本発明は以上のように構成されているの
で、以下に掲げる効果を奏する。
で、以下に掲げる効果を奏する。
【００２５】第１の効果は、ＣＳＰを重ねる際に、強度
を損ねることなく、厚みを薄くできることである。
を損ねることなく、厚みを薄くできることである。
【００２６】第２の効果は、ＣＳＰの外周のボンディン
グ用ＰＡＤ面積が削減でき、形状を小型にできることで
ある。
グ用ＰＡＤ面積が削減でき、形状を小型にできることで
ある。
【００２７】第３の効果は、ウエハーを薄くする必要が
ないため、通常のウエハーの取り扱いが可能である。
ないため、通常のウエハーの取り扱いが可能である。
【図１】本発明の実施の形態に係るＣＳＰのチップスタ
ック構造の概略を示す図である。
ック構造の概略を示す図である。
【図２】従来技術におけるＣＳＰのチップスタック構造
の一例を示す図である。
の一例を示す図である。
１ チップ（第１のチップ）
１Ａ ＣＳＰ
２ チップ（第２のチップ）
３ ワイヤーボンディング
４ インターポーザ
１０ 底面側
１２ 座グリ部
１５ 天面
２７ 天井部
１０１ チップ
１０２ チップ
１０３ ワイヤーボンディング
１０４ インターポーザ
Claims (6)
- 【請求項１】 複数のチップが実装されたＣＳＰのチッ
プスタック構造であって、 前記ＣＳＰに実装される第１のチップと、底面側から座
グリ部が設けられた第２のチップとを備え、 前記第１のチップは、前記第２のチップに設けられた座
グリ部の凹部の内側に配置されることを特徴とするＣＳ
Ｐのチップスタック構造。 - 【請求項２】 前記第１のチップの天面は、前記座グリ
部の凹部における天井部を鉛直方向に下方から支えるこ
とを特徴とする請求項１に記載のＣＳＰのチップスタッ
ク構造。 - 【請求項３】 前記第１のチップの天面は、直接、又
は、緩衝材などを介して、前記座グリ部の凹部における
天井部を鉛直方向に下方から支えることを特徴とする請
求項１又は２に記載のＣＳＰのチップスタック構造。 - 【請求項４】 複数のチップが実装されたＣＳＰのチッ
プスタック構造の構成方法であって、 前記ＣＳＰ内部の第１のチップ及び第２のチップを重ね
る際に、前記第１のチップをインターポーザ上に異方性
導電フィルムなどを用いて接続を行う第１の工程と、 前記第１のチップの上から、底面側に座グリ部を設けた
第２のチップを、前記第１のチップを前記座グリ部の凹
部で覆うように配置する第２の工程と、 前記第２のチップと前記インターポーザとの接続を、ワ
イヤーボンディングを用いて行う第３の工程とを備える
ことを特徴とするＣＳＰのチップスタック構造の構成方
法。 - 【請求項５】 前記第２の工程は、前記座グリ部の凹部
における天井部を、前記第１のチップの天面で、鉛直方
向に下方から支える工程を含むことを特徴とする請求項
４に記載のＣＳＰのチップスタック構造の構成方法。 - 【請求項６】 請求項１乃至３のいずれかに記載のＣＳ
Ｐのチップスタック構造を有することを特徴とする半導
体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001276246A JP2003086734A (ja) | 2001-09-12 | 2001-09-12 | Ｃｓｐのチップスタック構造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001276246A JP2003086734A (ja) | 2001-09-12 | 2001-09-12 | Ｃｓｐのチップスタック構造 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003086734A true JP2003086734A (ja) | 2003-03-20 |
Family
ID=19100977
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001276246A Pending JP2003086734A (ja) | 2001-09-12 | 2001-09-12 | Ｃｓｐのチップスタック構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003086734A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005203776A (ja) * | 2004-01-13 | 2005-07-28 | Samsung Electronics Co Ltd | マルチチップパッケージ、これに使われる半導体装置及びその製造方法 |
| JP2006179607A (ja) * | 2004-12-21 | 2006-07-06 | Oki Electric Ind Co Ltd | 半導体装置及びその製造方法 |
| CN1306606C (zh) * | 2003-04-02 | 2007-03-21 | 纬创资通股份有限公司 | 散热片的制造方法 |
| JP2009229349A (ja) * | 2008-03-25 | 2009-10-08 | Oki Semiconductor Co Ltd | 加速度センサパッケージ |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0555454A (ja) * | 1991-08-22 | 1993-03-05 | Honda Motor Co Ltd | 半導体装置と、その製造方法 |
| JP2000299431A (ja) * | 1999-04-14 | 2000-10-24 | Sharp Corp | 半導体装置及びその製造方法 |
-
2001
- 2001-09-12 JP JP2001276246A patent/JP2003086734A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0555454A (ja) * | 1991-08-22 | 1993-03-05 | Honda Motor Co Ltd | 半導体装置と、その製造方法 |
| JP2000299431A (ja) * | 1999-04-14 | 2000-10-24 | Sharp Corp | 半導体装置及びその製造方法 |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1306606C (zh) * | 2003-04-02 | 2007-03-21 | 纬创资通股份有限公司 | 散热片的制造方法 |
| JP2005203776A (ja) * | 2004-01-13 | 2005-07-28 | Samsung Electronics Co Ltd | マルチチップパッケージ、これに使われる半導体装置及びその製造方法 |
| JP2006179607A (ja) * | 2004-12-21 | 2006-07-06 | Oki Electric Ind Co Ltd | 半導体装置及びその製造方法 |
| JP4553720B2 (ja) * | 2004-12-21 | 2010-09-29 | Ｏｋｉセミコンダクタ株式会社 | 半導体装置及びその製造方法 |
| JP2009229349A (ja) * | 2008-03-25 | 2009-10-08 | Oki Semiconductor Co Ltd | 加速度センサパッケージ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8338963B2 (en) | Multiple die face-down stacking for two or more die | |
| JP4633971B2 (ja) | 半導体装置 | |
| KR20020062820A (ko) | 적층된 다수개의 칩모듈 구조를 가진 반도체장치 | |
| JP2002110898A (ja) | 半導体装置 | |
| EP1111676A2 (en) | Unit interconnection substrate for electronic parts | |
| JP2006313798A (ja) | 半導体装置及びその製造方法 | |
| JP2001257307A (ja) | 半導体装置 | |
| JP2009016786A (ja) | 超薄型半導体パッケージ及びその製造方法 | |
| JP2006287235A (ja) | 積層されたダイのパッケージ | |
| JP2003078106A (ja) | チップ積層型パッケージ素子及びその製造方法 | |
| JPH11354714A (ja) | マルチチップパッケ―ジ | |
| JP2003100803A (ja) | 半導体装置及びその製造方法 | |
| JP3415509B2 (ja) | 半導体装置 | |
| JP2001085609A (ja) | 半導体装置およびその製造方法 | |
| US8101470B2 (en) | Foil based semiconductor package | |
| JP2005294443A (ja) | 半導体装置及びその製造方法 | |
| JP2003086734A (ja) | Ｃｓｐのチップスタック構造 | |
| JP2000228468A (ja) | 半導体チップ及び半導体装置 | |
| JP2010087403A (ja) | 半導体装置 | |
| US20040164391A1 (en) | Stacked semiconductor device | |
| US20040125574A1 (en) | Multi-chip semiconductor package and method for manufacturing the same | |
| JP2004165429A (ja) | 半導体装置及びその製造方法、受動素子及びその集積体、並びにリードフレーム | |
| JP3917344B2 (ja) | 半導体装置及び半導体装置の実装方法 | |
| JP2001077298A (ja) | マルチチップパッケージ | |
| JP3016049B2 (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Effective date: 20080514 Free format text: JAPANESE INTERMEDIATE CODE: A621 |
|
| A977 | Report on retrieval |
Effective date: 20100525 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
| A131 | Notification of reasons for refusal |
Effective date: 20100601 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20101019 |