JP2003092309A - 半導体集積装置 - Google Patents
半導体集積装置Info
- Publication number
- JP2003092309A JP2003092309A JP2001284251A JP2001284251A JP2003092309A JP 2003092309 A JP2003092309 A JP 2003092309A JP 2001284251 A JP2001284251 A JP 2001284251A JP 2001284251 A JP2001284251 A JP 2001284251A JP 2003092309 A JP2003092309 A JP 2003092309A
- Authority
- JP
- Japan
- Prior art keywords
- integrated device
- electrodes
- conductive particles
- semiconductor integrated
- protruding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
Landscapes
- Wire Bonding (AREA)
Abstract
応力を受けずに、突起電極と透明電極とを、安定に、確
実に、電気的に導通させること。 【解決手段】隣接する突起電極4の間に当たる透明基板
であるガラス基板13面上に、凸部43を形成する。こ
の凸部43の長さLはバンプである突起電極4の長さL
0より長くする。このような凸部43を形成すること
で、導電粒子5の連鎖は、この凸部43で切断されて、
突起電極4の短絡は防止される。
Description
などの表示装置に用いる、ガラス基板上に半導体チップ
を実装したCOG(Chip On Glass)実装
の半導体集積装置に関する。
導体装置の中でも、液晶ディスプレイに用いられるCO
Gモジュール(COGで実装されたモジュールのこと)
は、薄型、軽量、部品点数の削減、接合箇所の少なさか
ら、低コスト化が実現出きて、従来、よく用いられてい
るTAB(Tape Automated Bondi
ng)実装方式やQFP(Quad Flat Pac
kage)実装方式を、このCOGモジュールに置き換
えることが増えている。
ジュールの構成図で、同図(a)は要部平面図であり、
同図(b)は同図(a)のA−A線で切断した要部断面
図で同図(c)は同図(a)のB−B線で切断した要部
断面図である。同図(a)はガラス基板、半導体チッ
プ、突起電極およびACFを示し、同図(b)、同図
(c)はCOGの要部断面を示す。尚、同図(b)と同
図(c)は上下が逆転している。
ップ(以下、半導体チップ28と称す)は、半導体チッ
プ28のロジックICなどが形成される能動領域51の
周辺部52に、多数のAuパンプという突起電極24を
配置し、ガラス基板33上に形成された透明電極34と
接続される。この接続する方法について説明する。ガラ
ス基板33上に透明電極34が形成され、その上に半導
体チップ28の大きさ以上のACF26(導電粒子入り
フィルム:Anisotropic Conducti
ve Film)を半導体チップ28全面に張り付け、
半導体チップ28の突起電極24とガラス基板33の透
明電極34をACF26を介して熱圧着する。熱圧着さ
れたACF26中の導電粒子25で、半導体チップ28
の突起電極24と、透明電極34が電気的に接続する。
は1枚のみを示す)を形成された透明電極34の間に液
晶が封止されており、半導体チップ28より透明電極3
4に送られた駆動信号により、液晶の光の透過を制御し
て表示を行うようになっている。同図(b)、同図
(c)において、半導体チップ28上に形成した例え
ば、ボンディングバットとなるA1電極21上に形成さ
れる表面保護膜22は、A1電極21の外周部で残るよ
うに開口される。その開口されたA1電極21の露出部
に、TiW(チタンタングステン)などのバリアメタル
23をスパッタ法で被覆し、その上にAuメッキを施
し、突起電極24であるAuバンプを形成する。この突
起電極24と透明電極34は導電粒子25により固着さ
れる。
めに半導体チップを小型化したり、高機能化を図るため
に突起電極数を増加したりすると、突起電極24の間隔
W0が狭くなる。突起電極24の間隔W0が狭くなる
と、図7(b)の円内30のように前記の導電粒子が連
鎖して、突起電極24間を短絡する場合が生じる。
プ28の全面にACF26を被覆すると、図7(c)の
円内30のように、半導体チップ28の能動領域51上
(図では下方)に存在する導電粒子25が連鎖する場合
がある。円内30のように、導電粒子25が局所的に集
合して存在する箇所では、突起電極24と透明電極34
を固着するために、半導体チップ28とガラス基板33
とに加圧力を加えると、この導電粒子25を介して、こ
の加圧力が能動領域51に加わり、その加圧力により、
能動領域51が局部的応力を受ける。この局部的応力を
能動領域51が受けると、半導体集積装置の実動作電源
電圧の範囲が狭くなる。例えば、2.5Vから6Vの電
圧範囲が3.5Vから4.5Vの電圧範囲に狭まり、そ
れによって半導体集積装置が誤動作するという不具合が
生じる。尚、これらの現象は、導電粒子25が絶縁膜付
き導電粒子の場合でも生じる。
て、突起電極間の短絡を防止し、能動領域が局部的応力
を受けずに、突起電極と透明電極とを、安定に、確実
に、電気的に導通させることができる半導体集積装置を
提供することにある。
に、半導体チップ上に形成された突起電極と、透明基板
上に形成された透明電極とを互いに対応するようにそれ
ぞれ複数個有し、該突起電極と透明電極とが、導電粒子
もしくは絶縁膜で被覆された導電粒子が混入されている
フィルムの導電粒子を介して電気的に接続される半導体
集積装置において、前記突起電極の間に対応する箇所の
前記透明基板に、凸部を形成する構成とする。
るとよい。また、凸部は複数個形成すると効果的であ
る。また、前記凸部の長さが、互いに対向する側の前記
突起電極端の長さ以上であるとよい。また、半導体チッ
プ上に形成された突起電極と、透明基板上に形成された
透明電極とを互いに対応するようにそれぞれ複数個有
し、該突起電極と透明電極とが、導電粒子もしくは絶縁
膜で被覆された導電粒子が混入されているフィルムの導
電粒子を介して電気的に接続される半導体集積装置にお
いて、前記突起電極の間に対応する箇所の前記フィルム
に、開口部もしくは切り欠きを形成する構成とする。
欠きの長さが、互いに対向する側の前記突起電極端の長
さ以上であるとよい。また、前記半導体チップの活性領
域を除く箇所に、前記フィルムが配置されるとよい。
半導体集積装置であり、同図(a)は平面図、同図
(b)は同図(a)のA−A線で切断した要部断面図で
ある。この半導体集積装置と、図7との異なる点につい
て以下に説明する。隣接する突起電極4の間に当たる透
明基板であるガラス基板13面上に、凸部43を形成す
る。この凸部43の前記突起電極の配列方向に直交する
方向の長さLはバンプである突起電極4の同方向の長さ
L0より長くする。このような凸部43を形成すること
で、図7(b)の円内30で生じた導電粒子5の連鎖
は、この凸部43で切断されて、突起電極4の短絡は防
止される。
極4の間に一個だけ形成され、その先端形状が尖状とな
ってるが、図2のように、複数個形成された尖状43a
とするとさらに、切断効果は高まる。このように、凸部
43上と突起電極4上をACF6で被覆し、圧力を加え
て、突起電極4と透明電極14とを電気的に接続し、凸
部43で、導電粒子5の流れを遮断して、突起電極間
が、導電粒子5の連鎖により短絡するのを防止する。
凸部43aのガラス基板平面からの高さを、実装でつぶ
された状態のACF6の膜厚と突起電極4の高さとを足
した大きさ、あるいは、前記足した大きさより大きく表
面保護膜2に達しない大きさとすることで、確実に突起
電極4間の短絡を防止できる。図3は、この発明の第2
実施例の半導体集積装置であり、同図(a)は平面図、
同図(b)は同図(a)のB−B線で切断した要部断面
図である。
れた能動領域41上をACF6が被覆しないようにした
点である。このようにすることで、図7(c)の円内3
0のような導電粒子の連鎖はなくなり、半導体チップ8
とガラス基板13とに加圧力を加えても、この加圧力が
能動領域51に加わることがなくなり、半導体集積装置
の実動作電源電圧の範囲が狭くなることがない。
積装置であり、同図(a)は平面図、同図(b)は同図
(a)のB−B線で切断した要部断面図である。半導体
チップ8の能動素子41上と半導体チップ8上の突起電
極4上を被着するように形成されたACF6をガラス基
板13上に貼付け、半導体チップ8を熱圧着する。突起
電極4の間のACF6に開口部44を設ける。この開口
部44の前記突起電極の配列方向に直交する方向の長さ
L2も、突起電極4の同方向の長さL0より長くする。
狭くなっても、突起電極4の間にはACF6が存在しな
いために、突起電極4間の短絡を防止できる。図5は、
この発明の第4実施例の半導体集積装置の要部平面図で
ある。図4との違いは、能動素子41上にもACF6が
存在しないようにした点である。こうすることで、導電
粒子5が能動素子41上の領域に存在しないために、能
動素子41が連鎖した導電粒子5で加圧され、特性が変
化することはない。
積装置の要部平面図である。図4との違いは、開口部4
4に相当する部分に切り欠き45を形成した点である。
この場合も開口部44の長さL2に相当する切り欠き4
5の前記突起電極の配列方向と直交する長さL2aを突
起電極の同方向の長さL0より長くする。この切り欠き
45を形成した場合も図4と同様の効果が得られる。
電極と透明電極との電気的な接触をさせる場合に,突起
電極間に対応する透明基板(ガラス基板)に凸部を設け
たり、ACFに開口部を設けることで、突起電極間の短
絡を防止できる。また、チップの能動領域をACFが被
覆しないようにすることで、ACF内の導電粒子もしく
は、絶縁被膜付き導電粒子による能動領域に加えられる
局部的応力を防止することができる。この局部的応力を
防止することで、半導体集積装置の実動作電源電圧の範
囲を正規の状態に確保することができて、半導体集積装
置の誤動作を防止できる。
り、(a)は平面図、(b)は(a)のA−A線で切断
した要部断面図
り、(a)は平面図、(b)は(a)のB−B線で切断
した要部断面図
り、(a)は平面図、(b)は(a)のB−B線で切断
した要部断面図
平面図
平面図
構成図で、(a)は要部平面図であり、(b)は(a)
のA−A線で切断した要部断面図で(c)は(a)のB
−B線で切断した要部断面図
Claims (6)
- 【請求項1】半導体チップ上に形成された突起電極と、
透明基板上に形成された透明電極とを互いに対応するよ
うにそれぞれ複数個有し、該突起電極と透明電極とが、
導電粒子もしくは絶縁膜で被覆された導電粒子が混入さ
れているフィルムの導電粒子を介して電気的に接続され
る半導体集積装置において、前記突起電極の間に対応す
る箇所の前記透明基板に、凸部を形成することを特徴と
する半導体集積装置。 - 【請求項2】前記凸部の先端の形状が、尖状であること
を特徴とする請求項1に記載の半導体集積装置。 - 【請求項3】前記凸部の長さが、互いに対向する側の前
記突起電極端の長さ以上であることを特徴とする請求項
1または2に記載の半導体集積装置。 - 【請求項4】半導体チップ上に形成された突起電極と、
透明基板上に形成された透明電極とを互いに対応するよ
うにそれぞれ複数個有し、該突起電極と透明電極とが、
導電粒子もしくは絶縁膜で被覆された導電粒子が混入さ
れているフィルムの導電粒子を介して電気的に接続され
る半導体集積装置において、前記突起電極の間に対応す
る箇所の前記フィルムに、開口部もしくは切り欠きを形
成することを特徴とする半導体集積装置。 - 【請求項5】前記開口部の長さもしくは前記切り欠きの
長さが、互いに対向する側の前記突起電極端の長さ以上
であることを特徴とする請求項4に記載の半導体集積装
置。 - 【請求項6】前記半導体チップの活性領域を除く箇所
に、前記フィルムが配置されることを特徴とする請求項
1ないし5のいずれかに記載の半導体集積装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001284251A JP2003092309A (ja) | 2001-09-19 | 2001-09-19 | 半導体集積装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001284251A JP2003092309A (ja) | 2001-09-19 | 2001-09-19 | 半導体集積装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2003092309A true JP2003092309A (ja) | 2003-03-28 |
Family
ID=19107605
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001284251A Withdrawn JP2003092309A (ja) | 2001-09-19 | 2001-09-19 | 半導体集積装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2003092309A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012015544A (ja) * | 2011-09-14 | 2012-01-19 | Sony Chemical & Information Device Corp | 接続構造体の製造方法及び接続構造体並びに接続方法 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11186684A (ja) * | 1997-12-19 | 1999-07-09 | Ricoh Co Ltd | ヒートシール接続物およびヒートシール接続方法 |
JPH11204567A (ja) * | 1997-10-28 | 1999-07-30 | Seiko Epson Corp | 異方性導電接着剤およびその基板への形設方法ならびに半導体チップ実装方法ならびに半導体装置 |
JP2000223530A (ja) * | 1999-02-03 | 2000-08-11 | Matsushita Electric Ind Co Ltd | フリップチップ実装体および実装方法 |
JP2000315855A (ja) * | 1999-04-28 | 2000-11-14 | Canon Inc | フェイスダウン実装基板及びフェイスダウン実装方法 |
JP2001127106A (ja) * | 1999-10-28 | 2001-05-11 | Fuji Electric Co Ltd | 半導体集積装置 |
-
2001
- 2001-09-19 JP JP2001284251A patent/JP2003092309A/ja not_active Withdrawn
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11204567A (ja) * | 1997-10-28 | 1999-07-30 | Seiko Epson Corp | 異方性導電接着剤およびその基板への形設方法ならびに半導体チップ実装方法ならびに半導体装置 |
JPH11186684A (ja) * | 1997-12-19 | 1999-07-09 | Ricoh Co Ltd | ヒートシール接続物およびヒートシール接続方法 |
JP2000223530A (ja) * | 1999-02-03 | 2000-08-11 | Matsushita Electric Ind Co Ltd | フリップチップ実装体および実装方法 |
JP2000315855A (ja) * | 1999-04-28 | 2000-11-14 | Canon Inc | フェイスダウン実装基板及びフェイスダウン実装方法 |
JP2001127106A (ja) * | 1999-10-28 | 2001-05-11 | Fuji Electric Co Ltd | 半導体集積装置 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012015544A (ja) * | 2011-09-14 | 2012-01-19 | Sony Chemical & Information Device Corp | 接続構造体の製造方法及び接続構造体並びに接続方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8669659B2 (en) | Semiconductor device and a method of manufacturing the same | |
JP3569511B2 (ja) | 半導体装置の実装構造、その実装方法および液晶表示パネル | |
US7186584B2 (en) | Integrated circuit chip, electronic device and method of manufacturing the same, and electronic instrument | |
JP3525918B2 (ja) | 電気光学装置、その検査方法および電子機器 | |
JP4155289B2 (ja) | 電気光学装置及び電子機器 | |
KR100699823B1 (ko) | 저가형 플랙서블 필름 패키지 모듈 및 그 제조방법 | |
US20050233613A1 (en) | Coupling structure of electronic components | |
US20090001567A1 (en) | IC chip with finger-like bumps | |
JP4651367B2 (ja) | 半導体装置および半導体装置の製造方法 | |
CN103972201A (zh) | 封装结构与显示模组 | |
US20040207796A1 (en) | Display device and method of manufacturing display device | |
JP2002258768A (ja) | 電気光学装置、その製造方法および電子機器 | |
JP2003092309A (ja) | 半導体集積装置 | |
US20120236230A1 (en) | Device substrate and method for manufacturing same | |
JP3752908B2 (ja) | 液晶装置及びその製造方法 | |
JP2000124249A (ja) | 半導体装置、それを用いた半導体実装基板、液晶表示装置、および電子機器 | |
JP2000124263A (ja) | 半導体集積装置 | |
JP3449214B2 (ja) | 半導体チップ、その実装構造および液晶表示装置 | |
JP3954152B2 (ja) | パネルの基板とフレキシブル配線板の接続構成及びそれを用いた液晶表示装置 | |
KR102671897B1 (ko) | 표시 장치 및 그 제조 방법 | |
JPH1031423A (ja) | 液晶表示パネル | |
KR100529567B1 (ko) | 구동집적회로및이를포함하는표시장치 | |
TW200824057A (en) | Semiconductor package and display apparatus | |
JP2001127106A (ja) | 半導体集積装置 | |
KR20050097000A (ko) | 액정표시장치와 그 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20060703 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20060704 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080812 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20081216 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20090219 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20091112 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110224 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110308 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20110422 |
|
A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20110428 |