JP2003092309A - 半導体集積装置 - Google Patents
半導体集積装置Info
- Publication number
- JP2003092309A JP2003092309A JP2001284251A JP2001284251A JP2003092309A JP 2003092309 A JP2003092309 A JP 2003092309A JP 2001284251 A JP2001284251 A JP 2001284251A JP 2001284251 A JP2001284251 A JP 2001284251A JP 2003092309 A JP2003092309 A JP 2003092309A
- Authority
- JP
- Japan
- Prior art keywords
- integrated device
- electrodes
- conductive particles
- semiconductor integrated
- protruding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】突起電極間の短絡を防止し、能動領域が局部的
応力を受けずに、突起電極と透明電極とを、安定に、確
実に、電気的に導通させること。 【解決手段】隣接する突起電極４の間に当たる透明基板
であるガラス基板１３面上に、凸部４３を形成する。こ
の凸部４３の長さＬはバンプである突起電極４の長さＬ
０より長くする。このような凸部４３を形成すること
で、導電粒子５の連鎖は、この凸部４３で切断されて、
突起電極４の短絡は防止される。
応力を受けずに、突起電極と透明電極とを、安定に、確
実に、電気的に導通させること。 【解決手段】隣接する突起電極４の間に当たる透明基板
であるガラス基板１３面上に、凸部４３を形成する。こ
の凸部４３の長さＬはバンプである突起電極４の長さＬ
０より長くする。このような凸部４３を形成すること
で、導電粒子５の連鎖は、この凸部４３で切断されて、
突起電極４の短絡は防止される。
Description
【０００１】
【発明の属する技術分野】この発明は、液晶表示パネル
などの表示装置に用いる、ガラス基板上に半導体チップ
を実装したＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）実装
の半導体集積装置に関する。
などの表示装置に用いる、ガラス基板上に半導体チップ
を実装したＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）実装
の半導体集積装置に関する。
【０００２】
【従来の技術】各種表示装置に搭載されるＣＯＧ実装半
導体装置の中でも、液晶ディスプレイに用いられるＣＯ
Ｇモジュール（ＣＯＧで実装されたモジュールのこと）
は、薄型、軽量、部品点数の削減、接合箇所の少なさか
ら、低コスト化が実現出きて、従来、よく用いられてい
るＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎｄｉ
ｎｇ）実装方式やＱＦＰ（Ｑｕａｄ Ｆｌａｔ Ｐａｃ
ｋａｇｅ）実装方式を、このＣＯＧモジュールに置き換
えることが増えている。
導体装置の中でも、液晶ディスプレイに用いられるＣＯ
Ｇモジュール（ＣＯＧで実装されたモジュールのこと）
は、薄型、軽量、部品点数の削減、接合箇所の少なさか
ら、低コスト化が実現出きて、従来、よく用いられてい
るＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎｄｉ
ｎｇ）実装方式やＱＦＰ（Ｑｕａｄ Ｆｌａｔ Ｐａｃ
ｋａｇｅ）実装方式を、このＣＯＧモジュールに置き換
えることが増えている。
【０００３】図７はＡＣＦを用いた液晶表示用ＣＯＧモ
ジュールの構成図で、同図（ａ）は要部平面図であり、
同図（ｂ）は同図（ａ）のＡ−Ａ線で切断した要部断面
図で同図（ｃ）は同図（ａ）のＢ−Ｂ線で切断した要部
断面図である。同図（ａ）はガラス基板、半導体チッ
プ、突起電極およびＡＣＦを示し、同図（ｂ）、同図
（ｃ）はＣＯＧの要部断面を示す。尚、同図（ｂ）と同
図（ｃ）は上下が逆転している。
ジュールの構成図で、同図（ａ）は要部平面図であり、
同図（ｂ）は同図（ａ）のＡ−Ａ線で切断した要部断面
図で同図（ｃ）は同図（ａ）のＢ−Ｂ線で切断した要部
断面図である。同図（ａ）はガラス基板、半導体チッ
プ、突起電極およびＡＣＦを示し、同図（ｂ）、同図
（ｃ）はＣＯＧの要部断面を示す。尚、同図（ｂ）と同
図（ｃ）は上下が逆転している。
【０００４】同図（ａ）において、液晶表示用半導体チ
ップ（以下、半導体チップ２８と称す）は、半導体チッ
プ２８のロジックＩＣなどが形成される能動領域５１の
周辺部５２に、多数のＡｕパンプという突起電極２４を
配置し、ガラス基板３３上に形成された透明電極３４と
接続される。この接続する方法について説明する。ガラ
ス基板３３上に透明電極３４が形成され、その上に半導
体チップ２８の大きさ以上のＡＣＦ２６（導電粒子入り
フィルム：Ａｎｉｓｏｔｒｏｐｉｃ Ｃｏｎｄｕｃｔｉ
ｖｅ Ｆｉｌｍ）を半導体チップ２８全面に張り付け、
半導体チップ２８の突起電極２４とガラス基板３３の透
明電極３４をＡＣＦ２６を介して熱圧着する。熱圧着さ
れたＡＣＦ２６中の導電粒子２５で、半導体チップ２８
の突起電極２４と、透明電極３４が電気的に接続する。
ップ（以下、半導体チップ２８と称す）は、半導体チッ
プ２８のロジックＩＣなどが形成される能動領域５１の
周辺部５２に、多数のＡｕパンプという突起電極２４を
配置し、ガラス基板３３上に形成された透明電極３４と
接続される。この接続する方法について説明する。ガラ
ス基板３３上に透明電極３４が形成され、その上に半導
体チップ２８の大きさ以上のＡＣＦ２６（導電粒子入り
フィルム：Ａｎｉｓｏｔｒｏｐｉｃ Ｃｏｎｄｕｃｔｉ
ｖｅ Ｆｉｌｍ）を半導体チップ２８全面に張り付け、
半導体チップ２８の突起電極２４とガラス基板３３の透
明電極３４をＡＣＦ２６を介して熱圧着する。熱圧着さ
れたＡＣＦ２６中の導電粒子２５で、半導体チップ２８
の突起電極２４と、透明電極３４が電気的に接続する。
【０００５】液晶表示部は２枚のガラス基板３３（図７
は１枚のみを示す）を形成された透明電極３４の間に液
晶が封止されており、半導体チップ２８より透明電極３
４に送られた駆動信号により、液晶の光の透過を制御し
て表示を行うようになっている。同図（ｂ）、同図
（ｃ）において、半導体チップ２８上に形成した例え
ば、ボンディングバットとなるＡ１電極２１上に形成さ
れる表面保護膜２２は、Ａ１電極２１の外周部で残るよ
うに開口される。その開口されたＡ１電極２１の露出部
に、ＴｉＷ（チタンタングステン）などのバリアメタル
２３をスパッタ法で被覆し、その上にＡｕメッキを施
し、突起電極２４であるＡｕバンプを形成する。この突
起電極２４と透明電極３４は導電粒子２５により固着さ
れる。
は１枚のみを示す）を形成された透明電極３４の間に液
晶が封止されており、半導体チップ２８より透明電極３
４に送られた駆動信号により、液晶の光の透過を制御し
て表示を行うようになっている。同図（ｂ）、同図
（ｃ）において、半導体チップ２８上に形成した例え
ば、ボンディングバットとなるＡ１電極２１上に形成さ
れる表面保護膜２２は、Ａ１電極２１の外周部で残るよ
うに開口される。その開口されたＡ１電極２１の露出部
に、ＴｉＷ（チタンタングステン）などのバリアメタル
２３をスパッタ法で被覆し、その上にＡｕメッキを施
し、突起電極２４であるＡｕバンプを形成する。この突
起電極２４と透明電極３４は導電粒子２５により固着さ
れる。
【０００６】
【発明が解決しようとする課題】コストダウンを図るた
めに半導体チップを小型化したり、高機能化を図るため
に突起電極数を増加したりすると、突起電極２４の間隔
Ｗ０が狭くなる。突起電極２４の間隔Ｗ０が狭くなる
と、図７（ｂ）の円内３０のように前記の導電粒子が連
鎖して、突起電極２４間を短絡する場合が生じる。
めに半導体チップを小型化したり、高機能化を図るため
に突起電極数を増加したりすると、突起電極２４の間隔
Ｗ０が狭くなる。突起電極２４の間隔Ｗ０が狭くなる
と、図７（ｂ）の円内３０のように前記の導電粒子が連
鎖して、突起電極２４間を短絡する場合が生じる。
【０００７】また、図７で説明したように、半導体チッ
プ２８の全面にＡＣＦ２６を被覆すると、図７（ｃ）の
円内３０のように、半導体チップ２８の能動領域５１上
（図では下方）に存在する導電粒子２５が連鎖する場合
がある。円内３０のように、導電粒子２５が局所的に集
合して存在する箇所では、突起電極２４と透明電極３４
を固着するために、半導体チップ２８とガラス基板３３
とに加圧力を加えると、この導電粒子２５を介して、こ
の加圧力が能動領域５１に加わり、その加圧力により、
能動領域５１が局部的応力を受ける。この局部的応力を
能動領域５１が受けると、半導体集積装置の実動作電源
電圧の範囲が狭くなる。例えば、２．５Ｖから６Ｖの電
圧範囲が３．５Ｖから４．５Ｖの電圧範囲に狭まり、そ
れによって半導体集積装置が誤動作するという不具合が
生じる。尚、これらの現象は、導電粒子２５が絶縁膜付
き導電粒子の場合でも生じる。
プ２８の全面にＡＣＦ２６を被覆すると、図７（ｃ）の
円内３０のように、半導体チップ２８の能動領域５１上
（図では下方）に存在する導電粒子２５が連鎖する場合
がある。円内３０のように、導電粒子２５が局所的に集
合して存在する箇所では、突起電極２４と透明電極３４
を固着するために、半導体チップ２８とガラス基板３３
とに加圧力を加えると、この導電粒子２５を介して、こ
の加圧力が能動領域５１に加わり、その加圧力により、
能動領域５１が局部的応力を受ける。この局部的応力を
能動領域５１が受けると、半導体集積装置の実動作電源
電圧の範囲が狭くなる。例えば、２．５Ｖから６Ｖの電
圧範囲が３．５Ｖから４．５Ｖの電圧範囲に狭まり、そ
れによって半導体集積装置が誤動作するという不具合が
生じる。尚、これらの現象は、導電粒子２５が絶縁膜付
き導電粒子の場合でも生じる。
【０００８】この発明の目的は、前記の課題を解決し
て、突起電極間の短絡を防止し、能動領域が局部的応力
を受けずに、突起電極と透明電極とを、安定に、確実
に、電気的に導通させることができる半導体集積装置を
提供することにある。
て、突起電極間の短絡を防止し、能動領域が局部的応力
を受けずに、突起電極と透明電極とを、安定に、確実
に、電気的に導通させることができる半導体集積装置を
提供することにある。
【０００９】
【課題を解決するための手段】この目的を達成するため
に、半導体チップ上に形成された突起電極と、透明基板
上に形成された透明電極とを互いに対応するようにそれ
ぞれ複数個有し、該突起電極と透明電極とが、導電粒子
もしくは絶縁膜で被覆された導電粒子が混入されている
フィルムの導電粒子を介して電気的に接続される半導体
集積装置において、前記突起電極の間に対応する箇所の
前記透明基板に、凸部を形成する構成とする。
に、半導体チップ上に形成された突起電極と、透明基板
上に形成された透明電極とを互いに対応するようにそれ
ぞれ複数個有し、該突起電極と透明電極とが、導電粒子
もしくは絶縁膜で被覆された導電粒子が混入されている
フィルムの導電粒子を介して電気的に接続される半導体
集積装置において、前記突起電極の間に対応する箇所の
前記透明基板に、凸部を形成する構成とする。
【００１０】また、前記凸部の先端の形状が、尖状であ
るとよい。また、凸部は複数個形成すると効果的であ
る。また、前記凸部の長さが、互いに対向する側の前記
突起電極端の長さ以上であるとよい。また、半導体チッ
プ上に形成された突起電極と、透明基板上に形成された
透明電極とを互いに対応するようにそれぞれ複数個有
し、該突起電極と透明電極とが、導電粒子もしくは絶縁
膜で被覆された導電粒子が混入されているフィルムの導
電粒子を介して電気的に接続される半導体集積装置にお
いて、前記突起電極の間に対応する箇所の前記フィルム
に、開口部もしくは切り欠きを形成する構成とする。
るとよい。また、凸部は複数個形成すると効果的であ
る。また、前記凸部の長さが、互いに対向する側の前記
突起電極端の長さ以上であるとよい。また、半導体チッ
プ上に形成された突起電極と、透明基板上に形成された
透明電極とを互いに対応するようにそれぞれ複数個有
し、該突起電極と透明電極とが、導電粒子もしくは絶縁
膜で被覆された導電粒子が混入されているフィルムの導
電粒子を介して電気的に接続される半導体集積装置にお
いて、前記突起電極の間に対応する箇所の前記フィルム
に、開口部もしくは切り欠きを形成する構成とする。
【００１１】また、前記開口部の長さもしくは前記切り
欠きの長さが、互いに対向する側の前記突起電極端の長
さ以上であるとよい。また、前記半導体チップの活性領
域を除く箇所に、前記フィルムが配置されるとよい。
欠きの長さが、互いに対向する側の前記突起電極端の長
さ以上であるとよい。また、前記半導体チップの活性領
域を除く箇所に、前記フィルムが配置されるとよい。
【００１２】
【発明の実施の形態】図１は、この発明の第１実施例の
半導体集積装置であり、同図（ａ）は平面図、同図
（ｂ）は同図（ａ）のＡ−Ａ線で切断した要部断面図で
ある。この半導体集積装置と、図７との異なる点につい
て以下に説明する。隣接する突起電極４の間に当たる透
明基板であるガラス基板１３面上に、凸部４３を形成す
る。この凸部４３の前記突起電極の配列方向に直交する
方向の長さＬはバンプである突起電極４の同方向の長さ
Ｌ０より長くする。このような凸部４３を形成すること
で、図７（ｂ）の円内３０で生じた導電粒子５の連鎖
は、この凸部４３で切断されて、突起電極４の短絡は防
止される。
半導体集積装置であり、同図（ａ）は平面図、同図
（ｂ）は同図（ａ）のＡ−Ａ線で切断した要部断面図で
ある。この半導体集積装置と、図７との異なる点につい
て以下に説明する。隣接する突起電極４の間に当たる透
明基板であるガラス基板１３面上に、凸部４３を形成す
る。この凸部４３の前記突起電極の配列方向に直交する
方向の長さＬはバンプである突起電極４の同方向の長さ
Ｌ０より長くする。このような凸部４３を形成すること
で、図７（ｂ）の円内３０で生じた導電粒子５の連鎖
は、この凸部４３で切断されて、突起電極４の短絡は防
止される。
【００１３】同図（ｂ）では、この凸部４３は、突起電
極４の間に一個だけ形成され、その先端形状が尖状とな
ってるが、図２のように、複数個形成された尖状４３ａ
とするとさらに、切断効果は高まる。このように、凸部
４３上と突起電極４上をＡＣＦ６で被覆し、圧力を加え
て、突起電極４と透明電極１４とを電気的に接続し、凸
部４３で、導電粒子５の流れを遮断して、突起電極間
が、導電粒子５の連鎖により短絡するのを防止する。
極４の間に一個だけ形成され、その先端形状が尖状とな
ってるが、図２のように、複数個形成された尖状４３ａ
とするとさらに、切断効果は高まる。このように、凸部
４３上と突起電極４上をＡＣＦ６で被覆し、圧力を加え
て、突起電極４と透明電極１４とを電気的に接続し、凸
部４３で、導電粒子５の流れを遮断して、突起電極間
が、導電粒子５の連鎖により短絡するのを防止する。
【００１４】図示していないが、前記の凸部４３および
凸部４３ａのガラス基板平面からの高さを、実装でつぶ
された状態のＡＣＦ６の膜厚と突起電極４の高さとを足
した大きさ、あるいは、前記足した大きさより大きく表
面保護膜２に達しない大きさとすることで、確実に突起
電極４間の短絡を防止できる。図３は、この発明の第２
実施例の半導体集積装置であり、同図（ａ）は平面図、
同図（ｂ）は同図（ａ）のＢ−Ｂ線で切断した要部断面
図である。
凸部４３ａのガラス基板平面からの高さを、実装でつぶ
された状態のＡＣＦ６の膜厚と突起電極４の高さとを足
した大きさ、あるいは、前記足した大きさより大きく表
面保護膜２に達しない大きさとすることで、確実に突起
電極４間の短絡を防止できる。図３は、この発明の第２
実施例の半導体集積装置であり、同図（ａ）は平面図、
同図（ｂ）は同図（ａ）のＢ−Ｂ線で切断した要部断面
図である。
【００１５】図１との違いは、半導体チップ８に形成さ
れた能動領域４１上をＡＣＦ６が被覆しないようにした
点である。このようにすることで、図７（ｃ）の円内３
０のような導電粒子の連鎖はなくなり、半導体チップ８
とガラス基板１３とに加圧力を加えても、この加圧力が
能動領域５１に加わることがなくなり、半導体集積装置
の実動作電源電圧の範囲が狭くなることがない。
れた能動領域４１上をＡＣＦ６が被覆しないようにした
点である。このようにすることで、図７（ｃ）の円内３
０のような導電粒子の連鎖はなくなり、半導体チップ８
とガラス基板１３とに加圧力を加えても、この加圧力が
能動領域５１に加わることがなくなり、半導体集積装置
の実動作電源電圧の範囲が狭くなることがない。
【００１６】図４は、この発明の第３実施例の半導体集
積装置であり、同図（ａ）は平面図、同図（ｂ）は同図
（ａ）のＢ−Ｂ線で切断した要部断面図である。半導体
チップ８の能動素子４１上と半導体チップ８上の突起電
極４上を被着するように形成されたＡＣＦ６をガラス基
板１３上に貼付け、半導体チップ８を熱圧着する。突起
電極４の間のＡＣＦ６に開口部４４を設ける。この開口
部４４の前記突起電極の配列方向に直交する方向の長さ
Ｌ２も、突起電極４の同方向の長さＬ０より長くする。
積装置であり、同図（ａ）は平面図、同図（ｂ）は同図
（ａ）のＢ−Ｂ線で切断した要部断面図である。半導体
チップ８の能動素子４１上と半導体チップ８上の突起電
極４上を被着するように形成されたＡＣＦ６をガラス基
板１３上に貼付け、半導体チップ８を熱圧着する。突起
電極４の間のＡＣＦ６に開口部４４を設ける。この開口
部４４の前記突起電極の配列方向に直交する方向の長さ
Ｌ２も、突起電極４の同方向の長さＬ０より長くする。
【００１７】こうすることで、突起電極４の間隔Ｗ１が
狭くなっても、突起電極４の間にはＡＣＦ６が存在しな
いために、突起電極４間の短絡を防止できる。図５は、
この発明の第４実施例の半導体集積装置の要部平面図で
ある。図４との違いは、能動素子４１上にもＡＣＦ６が
存在しないようにした点である。こうすることで、導電
粒子５が能動素子４１上の領域に存在しないために、能
動素子４１が連鎖した導電粒子５で加圧され、特性が変
化することはない。
狭くなっても、突起電極４の間にはＡＣＦ６が存在しな
いために、突起電極４間の短絡を防止できる。図５は、
この発明の第４実施例の半導体集積装置の要部平面図で
ある。図４との違いは、能動素子４１上にもＡＣＦ６が
存在しないようにした点である。こうすることで、導電
粒子５が能動素子４１上の領域に存在しないために、能
動素子４１が連鎖した導電粒子５で加圧され、特性が変
化することはない。
【００１８】図６は、この発明の第５実施例の半導体集
積装置の要部平面図である。図４との違いは、開口部４
４に相当する部分に切り欠き４５を形成した点である。
この場合も開口部４４の長さＬ２に相当する切り欠き４
５の前記突起電極の配列方向と直交する長さＬ２ａを突
起電極の同方向の長さＬ０より長くする。この切り欠き
４５を形成した場合も図４と同様の効果が得られる。
積装置の要部平面図である。図４との違いは、開口部４
４に相当する部分に切り欠き４５を形成した点である。
この場合も開口部４４の長さＬ２に相当する切り欠き４
５の前記突起電極の配列方向と直交する長さＬ２ａを突
起電極の同方向の長さＬ０より長くする。この切り欠き
４５を形成した場合も図４と同様の効果が得られる。
【００１９】
【発明の効果】この発明によると、ＡＣＦを用いた突起
電極と透明電極との電気的な接触をさせる場合に，突起
電極間に対応する透明基板（ガラス基板）に凸部を設け
たり、ＡＣＦに開口部を設けることで、突起電極間の短
絡を防止できる。また、チップの能動領域をＡＣＦが被
覆しないようにすることで、ＡＣＦ内の導電粒子もしく
は、絶縁被膜付き導電粒子による能動領域に加えられる
局部的応力を防止することができる。この局部的応力を
防止することで、半導体集積装置の実動作電源電圧の範
囲を正規の状態に確保することができて、半導体集積装
置の誤動作を防止できる。
電極と透明電極との電気的な接触をさせる場合に，突起
電極間に対応する透明基板（ガラス基板）に凸部を設け
たり、ＡＣＦに開口部を設けることで、突起電極間の短
絡を防止できる。また、チップの能動領域をＡＣＦが被
覆しないようにすることで、ＡＣＦ内の導電粒子もしく
は、絶縁被膜付き導電粒子による能動領域に加えられる
局部的応力を防止することができる。この局部的応力を
防止することで、半導体集積装置の実動作電源電圧の範
囲を正規の状態に確保することができて、半導体集積装
置の誤動作を防止できる。
【図１】この発明の第１実施例の半導体集積装置であ
り、（ａ）は平面図、（ｂ）は（ａ）のＡ−Ａ線で切断
した要部断面図
り、（ａ）は平面図、（ｂ）は（ａ）のＡ−Ａ線で切断
した要部断面図
【図２】図１の凸部を複数個形成した場合の図
【図３】この発明の第２実施例の半導体集積装置であ
り、（ａ）は平面図、（ｂ）は（ａ）のＢ−Ｂ線で切断
した要部断面図
り、（ａ）は平面図、（ｂ）は（ａ）のＢ−Ｂ線で切断
した要部断面図
【図４】この発明の第３実施例の半導体集積装置であ
り、（ａ）は平面図、（ｂ）は（ａ）のＢ−Ｂ線で切断
した要部断面図
り、（ａ）は平面図、（ｂ）は（ａ）のＢ−Ｂ線で切断
した要部断面図
【図５】この発明の第４実施例の半導体集積装置の要部
平面図
平面図
【図６】この発明の第５実施例の半導体集積装置の要部
平面図
平面図
【図７】ＡＣＦを用いた液晶表示用ＣＯＧモジュールの
構成図で、（ａ）は要部平面図であり、（ｂ）は（ａ）
のＡ−Ａ線で切断した要部断面図で（ｃ）は（ａ）のＢ
−Ｂ線で切断した要部断面図
構成図で、（ａ）は要部平面図であり、（ｂ）は（ａ）
のＡ−Ａ線で切断した要部断面図で（ｃ）は（ａ）のＢ
−Ｂ線で切断した要部断面図
１ Ａ１電極
２ 表面保護膜
３ バリアメタル
４ 突起電極
５ 導電粒子
６ ＡＣＦ
８ 半導体チップ
１３ ガラス基板
１４ 透明電極
２１ Ａ１電極
２２ 表面保護膜
２３ バリアメタル
２４ 突起電極
２５ 導電粒子
２６ ＡＣＦ
２８ 半導体チップ
３０ 円内
３３ ガラス基板
３４ 透明電極
４１、５１ 能動領域
４３ 凸部
４４ 開口部
４５ 切り欠き
Claims (6)
- 【請求項１】半導体チップ上に形成された突起電極と、
透明基板上に形成された透明電極とを互いに対応するよ
うにそれぞれ複数個有し、該突起電極と透明電極とが、
導電粒子もしくは絶縁膜で被覆された導電粒子が混入さ
れているフィルムの導電粒子を介して電気的に接続され
る半導体集積装置において、前記突起電極の間に対応す
る箇所の前記透明基板に、凸部を形成することを特徴と
する半導体集積装置。 - 【請求項２】前記凸部の先端の形状が、尖状であること
を特徴とする請求項１に記載の半導体集積装置。 - 【請求項３】前記凸部の長さが、互いに対向する側の前
記突起電極端の長さ以上であることを特徴とする請求項
１または２に記載の半導体集積装置。 - 【請求項４】半導体チップ上に形成された突起電極と、
透明基板上に形成された透明電極とを互いに対応するよ
うにそれぞれ複数個有し、該突起電極と透明電極とが、
導電粒子もしくは絶縁膜で被覆された導電粒子が混入さ
れているフィルムの導電粒子を介して電気的に接続され
る半導体集積装置において、前記突起電極の間に対応す
る箇所の前記フィルムに、開口部もしくは切り欠きを形
成することを特徴とする半導体集積装置。 - 【請求項５】前記開口部の長さもしくは前記切り欠きの
長さが、互いに対向する側の前記突起電極端の長さ以上
であることを特徴とする請求項４に記載の半導体集積装
置。 - 【請求項６】前記半導体チップの活性領域を除く箇所
に、前記フィルムが配置されることを特徴とする請求項
１ないし５のいずれかに記載の半導体集積装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001284251A JP2003092309A (ja) | 2001-09-19 | 2001-09-19 | 半導体集積装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001284251A JP2003092309A (ja) | 2001-09-19 | 2001-09-19 | 半導体集積装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003092309A true JP2003092309A (ja) | 2003-03-28 |
Family
ID=19107605
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001284251A Withdrawn JP2003092309A (ja) | 2001-09-19 | 2001-09-19 | 半導体集積装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003092309A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012015544A (ja) * | 2011-09-14 | 2012-01-19 | Sony Chemical & Information Device Corp | 接続構造体の製造方法及び接続構造体並びに接続方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11186684A (ja) * | 1997-12-19 | 1999-07-09 | Ricoh Co Ltd | ヒートシール接続物およびヒートシール接続方法 |
| JPH11204567A (ja) * | 1997-10-28 | 1999-07-30 | Seiko Epson Corp | 異方性導電接着剤およびその基板への形設方法ならびに半導体チップ実装方法ならびに半導体装置 |
| JP2000223530A (ja) * | 1999-02-03 | 2000-08-11 | Matsushita Electric Ind Co Ltd | フリップチップ実装体および実装方法 |
| JP2000315855A (ja) * | 1999-04-28 | 2000-11-14 | Canon Inc | フェイスダウン実装基板及びフェイスダウン実装方法 |
| JP2001127106A (ja) * | 1999-10-28 | 2001-05-11 | Fuji Electric Co Ltd | 半導体集積装置 |
-
2001
- 2001-09-19 JP JP2001284251A patent/JP2003092309A/ja not_active Withdrawn
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11204567A (ja) * | 1997-10-28 | 1999-07-30 | Seiko Epson Corp | 異方性導電接着剤およびその基板への形設方法ならびに半導体チップ実装方法ならびに半導体装置 |
| JPH11186684A (ja) * | 1997-12-19 | 1999-07-09 | Ricoh Co Ltd | ヒートシール接続物およびヒートシール接続方法 |
| JP2000223530A (ja) * | 1999-02-03 | 2000-08-11 | Matsushita Electric Ind Co Ltd | フリップチップ実装体および実装方法 |
| JP2000315855A (ja) * | 1999-04-28 | 2000-11-14 | Canon Inc | フェイスダウン実装基板及びフェイスダウン実装方法 |
| JP2001127106A (ja) * | 1999-10-28 | 2001-05-11 | Fuji Electric Co Ltd | 半導体集積装置 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012015544A (ja) * | 2011-09-14 | 2012-01-19 | Sony Chemical & Information Device Corp | 接続構造体の製造方法及び接続構造体並びに接続方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8669659B2 (en) | Semiconductor device and a method of manufacturing the same | |
| JP3569511B2 (ja) | 半導体装置の実装構造、その実装方法および液晶表示パネル | |
| US7186584B2 (en) | Integrated circuit chip, electronic device and method of manufacturing the same, and electronic instrument | |
| JP3525918B2 (ja) | 電気光学装置、その検査方法および電子機器 | |
| JP4155289B2 (ja) | 電気光学装置及び電子機器 | |
| KR100699823B1 (ko) | 저가형 플랙서블 필름 패키지 모듈 및 그 제조방법 | |
| US20050233613A1 (en) | Coupling structure of electronic components | |
| US20090001567A1 (en) | IC chip with finger-like bumps | |
| JP4651367B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| CN103972201A (zh) | 封装结构与显示模组 | |
| US20040207796A1 (en) | Display device and method of manufacturing display device | |
| JP2002258768A (ja) | 電気光学装置、その製造方法および電子機器 | |
| JP2003092309A (ja) | 半導体集積装置 | |
| US20120236230A1 (en) | Device substrate and method for manufacturing same | |
| JP3752908B2 (ja) | 液晶装置及びその製造方法 | |
| JP2000124249A (ja) | 半導体装置、それを用いた半導体実装基板、液晶表示装置、および電子機器 | |
| JP2000124263A (ja) | 半導体集積装置 | |
| JP3449214B2 (ja) | 半導体チップ、その実装構造および液晶表示装置 | |
| JP3954152B2 (ja) | パネルの基板とフレキシブル配線板の接続構成及びそれを用いた液晶表示装置 | |
| KR102671897B1 (ko) | 표시 장치 및 그 제조 방법 | |
| JPH1031423A (ja) | 液晶表示パネル | |
| KR100529567B1 (ko) | 구동집적회로및이를포함하는표시장치 | |
| TW200824057A (en) | Semiconductor package and display apparatus | |
| JP2001127106A (ja) | 半導体集積装置 | |
| KR20050097000A (ko) | 액정표시장치와 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20060703 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20060704 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080812 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20081216 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20090219 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20091112 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110224 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110308 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20110422 |
|
| A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20110428 |