JP2003086784A - ＧａＮ系半導体装置 - Google Patents
ＧａＮ系半導体装置Info
- Publication number
- JP2003086784A JP2003086784A JP2001278264A JP2001278264A JP2003086784A JP 2003086784 A JP2003086784 A JP 2003086784A JP 2001278264 A JP2001278264 A JP 2001278264A JP 2001278264 A JP2001278264 A JP 2001278264A JP 2003086784 A JP2003086784 A JP 2003086784A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- gan
- semiconductor device
- emitting diode
- light emitting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Led Devices (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】
【課題】 オン抵抗が低く、大電流駆動が可能なＧａＮ
半導体装置を提供する。 【解決手段】 透明な絶縁基板１の片面にはＧａＮ系材
料から成るトランジスタ構造Ｂが形成され、かつ絶縁基
板１の他面にはＧａＮ系材料から成る発光ダイオード構
造Ｃが形成されているＧａＮ系半導体装置。
半導体装置を提供する。 【解決手段】 透明な絶縁基板１の片面にはＧａＮ系材
料から成るトランジスタ構造Ｂが形成され、かつ絶縁基
板１の他面にはＧａＮ系材料から成る発光ダイオード構
造Ｃが形成されているＧａＮ系半導体装置。
Description
【０００１】
【発明の属する技術分野】本発明はＧａＮ系半導体装置
に関し、更に詳しくは、その半導体装置が例えば電界効
果トランジスタである場合、当該電界効果トランジスタ
のオン抵抗を大幅に低下させることができる新規構造の
ＧａＮ系半導体装置に関する。
に関し、更に詳しくは、その半導体装置が例えば電界効
果トランジスタである場合、当該電界効果トランジスタ
のオン抵抗を大幅に低下させることができる新規構造の
ＧａＮ系半導体装置に関する。
【０００２】
【従来の技術】ＧａＮ，ＩｎＧａＮ，ＡｌＩｎＧａＮな
どのＧａＮ系半導体材料は、例えばＧａＡｓ系の材料に
比べてそのバンドギャップエネルギーが大きく、しかも
耐熱度が高く高温動作が優れており、また高周波動作も
優れているので、これらの材料、とくにＧａＮを用いた
電界効果トランジスタ（以下、ＦＥＴという）や高電子
移動度トランジスタ（以下、ＨＥＭＴという）などの電
子デバイスの開発研究が進められている。
どのＧａＮ系半導体材料は、例えばＧａＡｓ系の材料に
比べてそのバンドギャップエネルギーが大きく、しかも
耐熱度が高く高温動作が優れており、また高周波動作も
優れているので、これらの材料、とくにＧａＮを用いた
電界効果トランジスタ（以下、ＦＥＴという）や高電子
移動度トランジスタ（以下、ＨＥＭＴという）などの電
子デバイスの開発研究が進められている。
【０００３】例えば、次のようにしてＧａＮ系のＦＥＴ
構造が形成されている。すなわちまず、サファイア基板
の上に、例えば有機金属化学気相成長法（ＭＯＣＶＤ
法）やガス源分子線エピタキシャル成長法（ＧＳＭＢＥ
法）を適用してＧａＮから成るバッファ層を形成する。
ついで、そのバッファ層の上に、厚み２μｍ程度のアン
ドープＧａＮ層を形成し、更にその上に、例えばＳｉを
ｎ型ドーパントとすることにより活性層として機能する
厚み２０nm程度のｎ−ＧａＮ層を形成してスラブ層構造
にする。
構造が形成されている。すなわちまず、サファイア基板
の上に、例えば有機金属化学気相成長法（ＭＯＣＶＤ
法）やガス源分子線エピタキシャル成長法（ＧＳＭＢＥ
法）を適用してＧａＮから成るバッファ層を形成する。
ついで、そのバッファ層の上に、厚み２μｍ程度のアン
ドープＧａＮ層を形成し、更にその上に、例えばＳｉを
ｎ型ドーパントとすることにより活性層として機能する
厚み２０nm程度のｎ−ＧａＮ層を形成してスラブ層構造
にする。
【０００４】ついで、このスラブ層構造の表面に、例え
ばプラズマＣＶＤ法により、ＳｉＯ 2膜を形成したの
ち、ホトレジストと化学エッチングを適用してパターニ
ングを行い、前記アンドープＧａＮ層の表面にソース電
極用とドレイン電極用の箇所を形成し、また、前記ｎ−
ＧａＮ層の表面にゲート電極用の箇所を形成する。そし
て最後に、ソース電極用とドレイン電極用の箇所には、
例えばＴｉやＡｌなどを蒸着してソース電極とドレイン
電極を形成し、またゲート電極用の箇所には、例えばＰ
ｔ，Ａｕ，Ｐｄなどを蒸着してゲート電極を形成してＦ
ＥＴ構造にする。
ばプラズマＣＶＤ法により、ＳｉＯ 2膜を形成したの
ち、ホトレジストと化学エッチングを適用してパターニ
ングを行い、前記アンドープＧａＮ層の表面にソース電
極用とドレイン電極用の箇所を形成し、また、前記ｎ−
ＧａＮ層の表面にゲート電極用の箇所を形成する。そし
て最後に、ソース電極用とドレイン電極用の箇所には、
例えばＴｉやＡｌなどを蒸着してソース電極とドレイン
電極を形成し、またゲート電極用の箇所には、例えばＰ
ｔ，Ａｕ，Ｐｄなどを蒸着してゲート電極を形成してＦ
ＥＴ構造にする。
【０００５】このようにして製造された従来のＧａＮ系
ＦＥＴの場合、その動作時のオン抵抗は概ね１０００〜
５００ｍΩ・cm2程度であり、その動作電流は１〜１０
Ａ程度である。したがって、このＧａＮ系ＦＥＴをより
一層大きな動作電流で動作させるためには、動作時にお
けるオン抵抗を低下させることが必要になる。
ＦＥＴの場合、その動作時のオン抵抗は概ね１０００〜
５００ｍΩ・cm2程度であり、その動作電流は１〜１０
Ａ程度である。したがって、このＧａＮ系ＦＥＴをより
一層大きな動作電流で動作させるためには、動作時にお
けるオン抵抗を低下させることが必要になる。
【０００６】
【発明が解決しようとする課題】本発明は、上記した従
来のＧａＮ系ＦＥＴに比べると、そのオン抵抗が小さ
く、そのため大電流動作を実現させることができるＧａ
Ｎ系半導体装置の提供を目的とする。
来のＧａＮ系ＦＥＴに比べると、そのオン抵抗が小さ
く、そのため大電流動作を実現させることができるＧａ
Ｎ系半導体装置の提供を目的とする。
【０００７】
【課題を解決するための手段】本発明者らは、上記した
目的を達成するために鋭意研究を重ねる過程で、ＧａＮ
系のＦＥＴ構造に光照射すると、当該ＦＥＴ構造のＩ−
Ｖ特性図において、ドレイン電流の立ち上がり傾斜が大
きくなって、そのオン抵抗は小さくなるという事実を見
出した。
目的を達成するために鋭意研究を重ねる過程で、ＧａＮ
系のＦＥＴ構造に光照射すると、当該ＦＥＴ構造のＩ−
Ｖ特性図において、ドレイン電流の立ち上がり傾斜が大
きくなって、そのオン抵抗は小さくなるという事実を見
出した。
【０００８】これは、光照射時の光エネルギーにより、
ＦＥＴ構造のソース・ドレイン間に光電流が流れている
からであると考えられる。そして、この知見に基づき、
更に研究を重ねた結果、本発明のＧａＮ系半導体装置を
開発するに至った。すなわち、本発明のＧａＮ系半導体
装置は、透明な絶縁基板の片面にはＧａＮ系材料から成
るトランジスタ構造が形成され、かつ前記絶縁基板の他
面にはＧａＮ系材料から成る発光ダイオード構造が形成
されていることを特徴とする。
ＦＥＴ構造のソース・ドレイン間に光電流が流れている
からであると考えられる。そして、この知見に基づき、
更に研究を重ねた結果、本発明のＧａＮ系半導体装置を
開発するに至った。すなわち、本発明のＧａＮ系半導体
装置は、透明な絶縁基板の片面にはＧａＮ系材料から成
るトランジスタ構造が形成され、かつ前記絶縁基板の他
面にはＧａＮ系材料から成る発光ダイオード構造が形成
されていることを特徴とする。
【０００９】
【発明の実施の形態】本発明のＧａＮ系半導体装置の１
例Ａ1の概略図を図１に示す。この半導体装置Ａ1は、絶
縁基板１の片面に後述するようなトランジスタ構造Ｂが
形成され、他面には後述するような発光ダイオード構造
Ｃが形成された構造になっている。そして、トランジス
タ構造Ｂおよび発光ダイオード構造Ｃは、いずれもＧａ
Ｎ系半導体材料で構成されており、また絶縁基板１は、
発光ダイオード構造Ｃが発光する光に対して透明な材料
で構成されている。
例Ａ1の概略図を図１に示す。この半導体装置Ａ1は、絶
縁基板１の片面に後述するようなトランジスタ構造Ｂが
形成され、他面には後述するような発光ダイオード構造
Ｃが形成された構造になっている。そして、トランジス
タ構造Ｂおよび発光ダイオード構造Ｃは、いずれもＧａ
Ｎ系半導体材料で構成されており、また絶縁基板１は、
発光ダイオード構造Ｃが発光する光に対して透明な材料
で構成されている。
【００１０】この半導体装置Ａ1の場合、トランジスタ
構造を作動すると、そのとき同時に発光ダイオード構造
Ｃも作動して所定の光を発光する。そして、絶縁基板１
は発光ダイオード構造Ｃからの光に対して透明であるた
め、当該光は絶縁基板１を透過してトランジスタ構造Ｂ
に入射する。その結果、トランジスタ構造Ｂには光電流
が発生するので、結局、当該トランジスタ構造Ｂのオン
抵抗は低下する。
構造を作動すると、そのとき同時に発光ダイオード構造
Ｃも作動して所定の光を発光する。そして、絶縁基板１
は発光ダイオード構造Ｃからの光に対して透明であるた
め、当該光は絶縁基板１を透過してトランジスタ構造Ｂ
に入射する。その結果、トランジスタ構造Ｂには光電流
が発生するので、結局、当該トランジスタ構造Ｂのオン
抵抗は低下する。
【００１１】ここで、本発明でいうトランジスタ構造Ｂ
とは、図２で示したように、バッファ層の上に形成さ
れ、ＧａＮ系材料から成るアンドープ層３と、ｎ型ドー
パントを注入したＧａＮ系材料から成るｎ型層４と、こ
のｎ型層４の上に形成されたゲート電極Ｇと、前記アン
ドープ層３の上に形成されたソース電極Ｓおよびドレイ
ン電極Ｄを基本要素として構成されている層構造のこと
である。
とは、図２で示したように、バッファ層の上に形成さ
れ、ＧａＮ系材料から成るアンドープ層３と、ｎ型ドー
パントを注入したＧａＮ系材料から成るｎ型層４と、こ
のｎ型層４の上に形成されたゲート電極Ｇと、前記アン
ドープ層３の上に形成されたソース電極Ｓおよびドレイ
ン電極Ｄを基本要素として構成されている層構造のこと
である。
【００１２】なお、アンドープ層３とｎ型層４の間に例
えばアンドープＡｌＧａＮ層（図示しない）を介装する
と、アンドープ層に２次元電子ガス層が形成されること
によりオン抵抗の低下がもたらされるので好適である。
また、ソース電極Ｓとドレイン電極Ｄの形成に際して、
アンドープ層３の上に一旦ｎ型ドーパントを注入したＧ
ａＮ系材料を成膜してコンタクト層を形成しておくと、
これら電極のオーミック接合をとることができて好適で
ある。
えばアンドープＡｌＧａＮ層（図示しない）を介装する
と、アンドープ層に２次元電子ガス層が形成されること
によりオン抵抗の低下がもたらされるので好適である。
また、ソース電極Ｓとドレイン電極Ｄの形成に際して、
アンドープ層３の上に一旦ｎ型ドーパントを注入したＧ
ａＮ系材料を成膜してコンタクト層を形成しておくと、
これら電極のオーミック接合をとることができて好適で
ある。
【００１３】このようなトランジスタ構造Ｂとしては、
例えば、ＦＥＴ構造、ＨＥＭＴ構造、ＭＥＳＦＥＴ構
造、ＨＢＴ構造などを採用することができる。一方、本
発明でいう発光ダイオード構造Ｃとは、図３で示したよ
うに、アンドープのＧａＮ系材料から成る活性層（発光
層）７が、ｎ型ドーパントが注入されているＧａＮ系材
料から成るｎ型層６と、ｐ型ドーパントが注入されてい
るＧａＮ系材料から成るｐ型層８で挟まれていて、ｎ型
層６の上にｎ型電極Ｅ1が形成され、ｐ型層７の上にｐ
型電極Ｅ2が形成されていることを基本とする層構造の
ことをいう。
例えば、ＦＥＴ構造、ＨＥＭＴ構造、ＭＥＳＦＥＴ構
造、ＨＢＴ構造などを採用することができる。一方、本
発明でいう発光ダイオード構造Ｃとは、図３で示したよ
うに、アンドープのＧａＮ系材料から成る活性層（発光
層）７が、ｎ型ドーパントが注入されているＧａＮ系材
料から成るｎ型層６と、ｐ型ドーパントが注入されてい
るＧａＮ系材料から成るｐ型層８で挟まれていて、ｎ型
層６の上にｎ型電極Ｅ1が形成され、ｐ型層７の上にｐ
型電極Ｅ2が形成されていることを基本とする層構造の
ことをいう。
【００１４】なお、トランジスタ構造Ｂと発光ダイオー
ド構造Ｃは、いずれも絶縁基板１の表面に形成されるの
で、それぞれの層構造と絶縁基板との間にはバッファ層
２が介装されている。絶縁基板１の材料としては、発光
ダイオード構造Ｃからの光に対して透明な材料であれば
何であってもよいが、例えば、サファイア（Ａｌ
2Ｏ3），ＭｇＯ，ＺｎＯ，ＭｇＡｌ2Ｏ3などの酸化物
や、ＧａＰ，ＡｌＮ，ＳｉＣ，ＺｎＳ，ＺｎＳｅ，ダイ
ヤモンドのような材料を用いることができる。
ド構造Ｃは、いずれも絶縁基板１の表面に形成されるの
で、それぞれの層構造と絶縁基板との間にはバッファ層
２が介装されている。絶縁基板１の材料としては、発光
ダイオード構造Ｃからの光に対して透明な材料であれば
何であってもよいが、例えば、サファイア（Ａｌ
2Ｏ3），ＭｇＯ，ＺｎＯ，ＭｇＡｌ2Ｏ3などの酸化物
や、ＧａＰ，ＡｌＮ，ＳｉＣ，ＺｎＳ，ＺｎＳｅ，ダイ
ヤモンドのような材料を用いることができる。
【００１５】なお、図３の破線で示したように、発光ダ
イオード構造Ｃの全面を被覆して例えばＳｉＯ2膜を形
成すると、発光ダイオード構造Ｃからの光を絶縁基板１
を介してトランジスタ構造Ｂに効率的に集中することが
でき、そのことにより、当該トランジスタ構造Ｂの光電
流を増加させてそのオン抵抗をより低くすることができ
るので好適である。
イオード構造Ｃの全面を被覆して例えばＳｉＯ2膜を形
成すると、発光ダイオード構造Ｃからの光を絶縁基板１
を介してトランジスタ構造Ｂに効率的に集中することが
でき、そのことにより、当該トランジスタ構造Ｂの光電
流を増加させてそのオン抵抗をより低くすることができ
るので好適である。
【００１６】図４は、本発明の別のＧａＮ系半導体装置
の例Ａ2を示す概略図である。図１で示した半導体装置
Ａ1では絶縁基板１の片面の全面には１個のトランジス
タ構造Ｂが形成されているが、半導体装置Ａ2の場合
は、発光ダイオード構造Ｃを共通にした状態で複数個の
トランジスタ構造Ｂ1，Ｂ2，Ｂ3，Ｂ4・・・・が絶縁基
板１の片面にそれぞれ独立して形成されている。
の例Ａ2を示す概略図である。図１で示した半導体装置
Ａ1では絶縁基板１の片面の全面には１個のトランジス
タ構造Ｂが形成されているが、半導体装置Ａ2の場合
は、発光ダイオード構造Ｃを共通にした状態で複数個の
トランジスタ構造Ｂ1，Ｂ2，Ｂ3，Ｂ4・・・・が絶縁基
板１の片面にそれぞれ独立して形成されている。
【００１７】そして、各独立したトランジスタ構造
Ｂ1，Ｂ2・・・・は、いずれも、１個の発光ダイオード
構造Ｃからの光を受けることができるので、これらトラ
ンジスタ構造を相互に結線することにより、全体として
は大電流動作する半導体装置になっている。
Ｂ1，Ｂ2・・・・は、いずれも、１個の発光ダイオード
構造Ｃからの光を受けることができるので、これらトラ
ンジスタ構造を相互に結線することにより、全体として
は大電流動作する半導体装置になっている。
【００１８】
【実施例】図１で示した半導体装置Ａ1をガスソース分
子線エピタキシャル成長（ＧＳＭＢＥ）法で次のように
して製造した。まず、サファイア基板１の上に、ラジカ
ル化窒素（３×１０-6Torr）、トリメチルガリウム（５
×１０-7Torr）を用い、成長温度６４０℃で厚み５０nm
のＧａＮから成るバッファ層２を成膜した（図５）。
子線エピタキシャル成長（ＧＳＭＢＥ）法で次のように
して製造した。まず、サファイア基板１の上に、ラジカ
ル化窒素（３×１０-6Torr）、トリメチルガリウム（５
×１０-7Torr）を用い、成長温度６４０℃で厚み５０nm
のＧａＮから成るバッファ層２を成膜した（図５）。
【００１９】ついで、その上に、トリメチルガリウム
（１×１０-6Torr）とアンモニア（５×１０-5Torr）を
用い、成長温度８５０℃で厚み１０００nmのアンドープ
ＧａＮ層３を成膜し、更にその上に、トリメチルアルミ
ニウム（１×１０-7Torr）、トリメチルガリウム（１×
１０-7Torr）、アンモニア（５×１０-6Torr）を用い、
成長温度８５０℃で厚み３０nmのアンドープＡｌＧａＮ
層３Ａ（キャリア濃度１×１０19cm-3）を成膜した（図
６）。
（１×１０-6Torr）とアンモニア（５×１０-5Torr）を
用い、成長温度８５０℃で厚み１０００nmのアンドープ
ＧａＮ層３を成膜し、更にその上に、トリメチルアルミ
ニウム（１×１０-7Torr）、トリメチルガリウム（１×
１０-7Torr）、アンモニア（５×１０-6Torr）を用い、
成長温度８５０℃で厚み３０nmのアンドープＡｌＧａＮ
層３Ａ（キャリア濃度１×１０19cm-3）を成膜した（図
６）。
【００２０】ついで、アンドープＡｌＧａＮ層３Ａの全
面に、プラズマＣＶＤ法で厚み２００nmのＳｉＯ2膜５
を成膜したのち、レジストでパターニングし、ゲート電
極を形成すべき箇所以外のＳｉＯ2膜に対してはバッフ
ァドフッ酸（ＢＨＦ）を用いてこれをエッチング除去し
た（図７）。ついで、アンドープＡｌＧａＮ層３Ａに対
しては、ＳｉＯ2膜５をマスクにしてＲＩＢＥでドライ
エッチングを行い、アンドープＧａＮ層３の表面を表出
させた（図８）。
面に、プラズマＣＶＤ法で厚み２００nmのＳｉＯ2膜５
を成膜したのち、レジストでパターニングし、ゲート電
極を形成すべき箇所以外のＳｉＯ2膜に対してはバッフ
ァドフッ酸（ＢＨＦ）を用いてこれをエッチング除去し
た（図７）。ついで、アンドープＡｌＧａＮ層３Ａに対
しては、ＳｉＯ2膜５をマスクにしてＲＩＢＥでドライ
エッチングを行い、アンドープＧａＮ層３の表面を表出
させた（図８）。
【００２１】そして、表出しているアンドープＧａＮ層
３に、ＧＳＭＢＥ法により、トリメチルガリウム（１×
１０-6Torr）、アンモニア（５×１０-5Torr）、および
ｎ型ドーパントとしてモノシラン（５×１０-9Torr）を
用い、成長温度１０００℃で厚み３００nmのｎ−ＧａＮ
層４（Ｓｉ濃度１×１０19cm-3）を選択成長で成膜して
中間材ａを製造した（図９）。
３に、ＧＳＭＢＥ法により、トリメチルガリウム（１×
１０-6Torr）、アンモニア（５×１０-5Torr）、および
ｎ型ドーパントとしてモノシラン（５×１０-9Torr）を
用い、成長温度１０００℃で厚み３００nmのｎ−ＧａＮ
層４（Ｓｉ濃度１×１０19cm-3）を選択成長で成膜して
中間材ａを製造した（図９）。
【００２２】このようにして、サファイア基板１の片面
には、バッファ層２を介してアンドープＧａＮ層３、ｎ
−ＧａＮ層４が積層され、かつゲート電極を形成すべき
箇所にはアンドープＧａＮ層３とアンドープＡｌＧａＮ
層３Ａが積層されている層構造Ｂ0を有する中間材ａ1を
製造した。つぎに、この中間材ａ1のサファイア基板１
の裏面に、ＧＳＭＢＥ法で、ラジカル化窒素（３×１０
-6Torr）、トリメチルガリウム（５×１０-7Torr）を用
い、成長温度６４０℃で厚み５０nmのＧａＮから成るバ
ッファ層２’を成膜し、更にその上に、トリメチルアル
ミニウム（１×１０-7Torr）、トリメチルガリウム（１
×１０-6Torr）、アンモニア（５×１０-5Torr）、およ
びｎ型ドーパントとしてモノシラン（５×１０-9Torr）
を用い、成長温度８５０℃で厚み１０００nmのｎ−Ａｌ
ＧａＮ層６（Ｓｉ濃度５×１０18cm-3）を成膜した（図
１０）。
には、バッファ層２を介してアンドープＧａＮ層３、ｎ
−ＧａＮ層４が積層され、かつゲート電極を形成すべき
箇所にはアンドープＧａＮ層３とアンドープＡｌＧａＮ
層３Ａが積層されている層構造Ｂ0を有する中間材ａ1を
製造した。つぎに、この中間材ａ1のサファイア基板１
の裏面に、ＧＳＭＢＥ法で、ラジカル化窒素（３×１０
-6Torr）、トリメチルガリウム（５×１０-7Torr）を用
い、成長温度６４０℃で厚み５０nmのＧａＮから成るバ
ッファ層２’を成膜し、更にその上に、トリメチルアル
ミニウム（１×１０-7Torr）、トリメチルガリウム（１
×１０-6Torr）、アンモニア（５×１０-5Torr）、およ
びｎ型ドーパントとしてモノシラン（５×１０-9Torr）
を用い、成長温度８５０℃で厚み１０００nmのｎ−Ａｌ
ＧａＮ層６（Ｓｉ濃度５×１０18cm-3）を成膜した（図
１０）。
【００２３】ついで、ｎ−ＡｌＧａＮ層６の全面に、プ
ラズマＣＶＤ法で厚み２００nmのＳｉＯ2膜５を成膜し
たのち、レジストでパターニングし、ｎ型電極を形成す
べき箇所以外のＳｉＯ2膜に対してバッファドフッ酸
（ＢＨＦ）を用いてこれをエッチング除去して、ｎ−Ａ
ｌＧａＮ層６の表面を表出させた（図１１）。ついで、
表出しているｎ−ＡｌＧａＮ層６に、トリメチルガリウ
ム（１×１０ -7Torr）、トリメチルインジウム（１×１
０-7Torr）、Ａｓ源であるアルシン（１×１０-7Tor
r）、Ｐ源であるフォスフィン（１×１０-6Torr）、ア
ンモニア（５×１０-5Torr）を用い、成長温度８５０℃
で厚み５０nmのアンドープＩｎＧａＡｓＰ層（活性層）
７を成膜し、更にその上に、トリメチルガリウム（１×
１０ -6Torr）、アンモニア（１×１０-5Torr）、ｐ型ド
ーパントとしてジシクロペンタジエニルＭｇ（１×１０
-6Torr）を用い、成長温度８５０℃で厚み３００nmのｐ
−ＧａＮ層８（Ｍｇ濃度５×１０18cm-3）を成膜した
（図１２）。
ラズマＣＶＤ法で厚み２００nmのＳｉＯ2膜５を成膜し
たのち、レジストでパターニングし、ｎ型電極を形成す
べき箇所以外のＳｉＯ2膜に対してバッファドフッ酸
（ＢＨＦ）を用いてこれをエッチング除去して、ｎ−Ａ
ｌＧａＮ層６の表面を表出させた（図１１）。ついで、
表出しているｎ−ＡｌＧａＮ層６に、トリメチルガリウ
ム（１×１０ -7Torr）、トリメチルインジウム（１×１
０-7Torr）、Ａｓ源であるアルシン（１×１０-7Tor
r）、Ｐ源であるフォスフィン（１×１０-6Torr）、ア
ンモニア（５×１０-5Torr）を用い、成長温度８５０℃
で厚み５０nmのアンドープＩｎＧａＡｓＰ層（活性層）
７を成膜し、更にその上に、トリメチルガリウム（１×
１０ -6Torr）、アンモニア（１×１０-5Torr）、ｐ型ド
ーパントとしてジシクロペンタジエニルＭｇ（１×１０
-6Torr）を用い、成長温度８５０℃で厚み３００nmのｐ
−ＧａＮ層８（Ｍｇ濃度５×１０18cm-3）を成膜した
（図１２）。
【００２４】そして、フッ化水素（ＨＦ）で上面と下面
のＳｉＯ2膜５を全てエッチング除去して、基板の上面
には目的とするＦＥＴ構造の前駆体をなす層構造Ｂ0を
有し、下面側には、目的とする発光ダイオード構造の前
駆体をなす層構造Ｃ0を有する中間材ａ2にした（図１
３）。次に、この中間材ａ2の層構造Ｂ0にゲート電極、
ソース電極、およびドレイン電極を形成し、また層構造
Ｃ0にｎ型電極およびｐ型電極をそれぞれ形成する。
のＳｉＯ2膜５を全てエッチング除去して、基板の上面
には目的とするＦＥＴ構造の前駆体をなす層構造Ｂ0を
有し、下面側には、目的とする発光ダイオード構造の前
駆体をなす層構造Ｃ0を有する中間材ａ2にした（図１
３）。次に、この中間材ａ2の層構造Ｂ0にゲート電極、
ソース電極、およびドレイン電極を形成し、また層構造
Ｃ0にｎ型電極およびｐ型電極をそれぞれ形成する。
【００２５】まず、層構造Ｂ0の全面に、プラズマＣＶ
Ｄ法で厚み２００nmのＳｉＯ2膜を成膜し、レジストで
パターニングし、ゲート電極を形成すべき箇所はマスク
してソース電極とドレイン電極を形成すべき箇所のＳｉ
Ｏ2膜を除去してｎ−ＧａＮ層４の表面を表出させ、そ
こに、プラズマガスとしてＡｒを用いたＥＣＲプラズマ
でＴａ，Ｓｉ，Ａｕを順次蒸着したのちリフトオフを行
って、ソース電極とドレイン電極を形成した（図１
４）。
Ｄ法で厚み２００nmのＳｉＯ2膜を成膜し、レジストで
パターニングし、ゲート電極を形成すべき箇所はマスク
してソース電極とドレイン電極を形成すべき箇所のＳｉ
Ｏ2膜を除去してｎ−ＧａＮ層４の表面を表出させ、そ
こに、プラズマガスとしてＡｒを用いたＥＣＲプラズマ
でＴａ，Ｓｉ，Ａｕを順次蒸着したのちリフトオフを行
って、ソース電極とドレイン電極を形成した（図１
４）。
【００２６】ついで、ソース電極とドレイン電極をマス
キングし、ゲート電極を形成すべき箇所のＳｉＯ2膜を
除去してアンドープＡｌＧａＮ層３Ａの表面を表出さ
せ、そこに、プラズマガスとしてＡｒを用いたＥＣＲプ
ラズマでＮｉ，Ａｕを順次蒸着したのちリフトオフを行
ってゲート電極を形成し、ＥＦＴ構造Ｂを組上げて中間
材ａ3を製造した（図１４）。
キングし、ゲート電極を形成すべき箇所のＳｉＯ2膜を
除去してアンドープＡｌＧａＮ層３Ａの表面を表出さ
せ、そこに、プラズマガスとしてＡｒを用いたＥＣＲプ
ラズマでＮｉ，Ａｕを順次蒸着したのちリフトオフを行
ってゲート電極を形成し、ＥＦＴ構造Ｂを組上げて中間
材ａ3を製造した（図１４）。
【００２７】次に、この中間材ａ3の層構造Ｃ0の全面
に、一旦、プラズマＣＶＤ法で厚み２００nmのＳｉＯ2
膜５を成膜した（図１５）。ついで、レジストでパター
ニングし、ｎ型電極を形成すべき箇所のＳｉＯ2膜を除
去してｎ−ＡｌＧａＮ層６の表面を表出させた。このと
き、活性層７とｐ−ＧａＮ層８の両側はＳｉＯ2膜で被
覆させた状態にしておく。形成されるｎ型電極とｐ型電
極の間の絶縁を確保するためである。
に、一旦、プラズマＣＶＤ法で厚み２００nmのＳｉＯ2
膜５を成膜した（図１５）。ついで、レジストでパター
ニングし、ｎ型電極を形成すべき箇所のＳｉＯ2膜を除
去してｎ−ＡｌＧａＮ層６の表面を表出させた。このと
き、活性層７とｐ−ＧａＮ層８の両側はＳｉＯ2膜で被
覆させた状態にしておく。形成されるｎ型電極とｐ型電
極の間の絶縁を確保するためである。
【００２８】そして、ｎ−ＡｌＧａＮ層６の上に、プラ
ズマガスとしてＡｒを用いたＥＣＲプラズマでＴａ／Ｓ
ｉ，Ａｕを順次蒸着したのちリフトオフを行ってｎ型電
極Ｅ 1を形成する（図１６）。最後に、ｎ型電極Ｅ1をマ
スキングし、ゲート電極を形成すべき箇所のＳｉＯ2膜
を除去してｐ−ＧａＮ層８の表面を表出させ、そこに、
プラズマガスとしてＡｒを用いたＥＣＲプラズマでＮ
ｉ，Ａｕを順次蒸着したのちリフトオフを行ってゲート
電極Ｅ2を形成し、発光ダイオード構造Ｃを組上げ、目
的とする半導体装置Ａ1を製造した（図１７）。
ズマガスとしてＡｒを用いたＥＣＲプラズマでＴａ／Ｓ
ｉ，Ａｕを順次蒸着したのちリフトオフを行ってｎ型電
極Ｅ 1を形成する（図１６）。最後に、ｎ型電極Ｅ1をマ
スキングし、ゲート電極を形成すべき箇所のＳｉＯ2膜
を除去してｐ−ＧａＮ層８の表面を表出させ、そこに、
プラズマガスとしてＡｒを用いたＥＣＲプラズマでＮ
ｉ，Ａｕを順次蒸着したのちリフトオフを行ってゲート
電極Ｅ2を形成し、発光ダイオード構造Ｃを組上げ、目
的とする半導体装置Ａ1を製造した（図１７）。
【００２９】このようにして作成した半導体装置Ａ1の
電流電圧特性を表１に示す。比較のために、裏面に発光
ダイオード構造が形成されていない従来のＧａＮ系ＦＥ
Ｔの特性も示す。
電流電圧特性を表１に示す。比較のために、裏面に発光
ダイオード構造が形成されていない従来のＧａＮ系ＦＥ
Ｔの特性も示す。
【００３０】
【表１】
【００３１】表１から明らかなように、発光ダイオード
構造から光が照射する本発明の装置のオン抵抗は、従来
の半分以下の値になっている。以上の実施例では、各層
の成膜をＧＳＭＢＥ法で行っているが、ＭＯＣＶＤ法で
行ってもよい。また、各層の成膜に当たり、窒素源とし
ては、アンモニアの外に、モノメチルヒドラジン、ジメ
チルヒドラジンを用いることができ、Ｇａ源としては、
トリメチルガリウムの外にトリエチルガリウムなども用
いることができる。
構造から光が照射する本発明の装置のオン抵抗は、従来
の半分以下の値になっている。以上の実施例では、各層
の成膜をＧＳＭＢＥ法で行っているが、ＭＯＣＶＤ法で
行ってもよい。また、各層の成膜に当たり、窒素源とし
ては、アンモニアの外に、モノメチルヒドラジン、ジメ
チルヒドラジンを用いることができ、Ｇａ源としては、
トリメチルガリウムの外にトリエチルガリウムなども用
いることができる。
【００３２】実施例ではｎ型層としてはＧａＮ層を示し
たが、例えば、ＳｉがドープされたＩｎＧａＮ，ＩｎＧ
ａＡｌＮ，ＩｎＧａＮＡｓ，ＩｎＧａＮＰなどから成る
層であってもよい。また、ｐ型層としては、例えば、Ｍ
ｇがドープされたＩｎＧａＮ，ＩｎＧａＡｌＮ，ＡｌＧ
ａＮ，ＩｎＧａＮＡｓ，ＩｎＧａＮＰ，ＡｌＩｎＧａＮ
ＡｓＰなどから成る層であってもよい。
たが、例えば、ＳｉがドープされたＩｎＧａＮ，ＩｎＧ
ａＡｌＮ，ＩｎＧａＮＡｓ，ＩｎＧａＮＰなどから成る
層であってもよい。また、ｐ型層としては、例えば、Ｍ
ｇがドープされたＩｎＧａＮ，ＩｎＧａＡｌＮ，ＡｌＧ
ａＮ，ＩｎＧａＮＡｓ，ＩｎＧａＮＰ，ＡｌＩｎＧａＮ
ＡｓＰなどから成る層であってもよい。
【００３３】
【発明の効果】以上の説明で明らかなように、本発明の
半導体装置は、例えばＦＥＴ構造の駆動と連動する発光
ダイオード構造からの光により、当該ＦＥＴ構造には光
電流が流れるので、結果としてそのＦＥＴ構造のオン抵
抗は小さくなり、大電流スイッチング動作を実現するこ
とができる。
半導体装置は、例えばＦＥＴ構造の駆動と連動する発光
ダイオード構造からの光により、当該ＦＥＴ構造には光
電流が流れるので、結果としてそのＦＥＴ構造のオン抵
抗は小さくなり、大電流スイッチング動作を実現するこ
とができる。
【図１】本発明の半導体装置の１例Ａ1を示す概略図で
ある。
ある。
【図２】基板の片面に形成されるトランジスタ構造の基
本構成Ｂを示す概略図である。
本構成Ｂを示す概略図である。
【図３】基板の他面に形成される発光ダイオード構造の
基本構成Ｃを示す概略図である。
基本構成Ｃを示す概略図である。
【図４】本発明の半導体装置の１例Ａ2を示す概略図で
ある。
ある。
【図５】絶縁基板にバッファ層を成膜した状態を示す断
面図である。
面図である。
【図６】バッファ層の上にアンドープＧａＮ層とアンド
ープＡｌＧａＮ層を成膜した状態を示す断面図である。
ープＡｌＧａＮ層を成膜した状態を示す断面図である。
【図７】ゲート電極を形成すべき箇所にＳｉＯ2膜を形
成した状態を示す断面図である。
成した状態を示す断面図である。
【図８】アンドープＧａＮ層の表面を表出させた状態を
示す断面図である。
示す断面図である。
【図９】中間材ａ1を示す断面図である。
【図１０】中間材ａ1における絶縁基板の他面にバッフ
ァ層とｎ型層を成膜した状態を示す断面図である。
ァ層とｎ型層を成膜した状態を示す断面図である。
【図１１】ｎ型層の上のＳｉＯ2膜を開口した状態を示
す断面図である。
す断面図である。
【図１２】ｎ型層に、活性層とｐ型層を形成した状態を
示す断面図である。
示す断面図である。
【図１３】中間材ａ2を示す断面図である。
【図１４】中間材ａ2にトランジスタ構造Ｂを形成した
状態を示す断面図である。
状態を示す断面図である。
【図１５】中間材ａ3の他面にＳｉＯ2膜を形成した状態
を示す断面図である。
を示す断面図である。
【図１６】ｎ型電極を形成した状態を示す断面図であ
る。
る。
【図１７】発光ダイオードＣを形成した状態を示す断面
図である。
図である。
Ｂ トランジスタ構造
Ｂ0 トランジスタ構造Ｂの前駆体を成す層構造
Ｃ 発光ダイオード構造
Ｃ0 発光ダイオード構造Ｃの前駆体を成す層構造
Ｇ ゲート電極
Ｓ ソース電極
Ｄ ドレイン電極
Ｅ1 ｎ型電極
Ｅ2 ｐ型電極
２，２’ バッファ層
３ アンドープＧａＮ層
３Ａ アンドープＡｌＧａＮ層
４ ｎ−ＧａＮ層（ｎ型層）
５ ＳｉＯ2膜
６ ｎ−ＧａＮ層（ｎ型層）
７ アンドープＩｎＧａＮＡｓＰ層（活性層）
８ ｐ−ＧａＮ層（ｐ型層）
─────────────────────────────────────────────────────
フロントページの続き
Ｆターム(参考） 5F041 CA40 CA46 CA66 CA74 CB33
5F102 FA02 GA19 GB01 GC01 GD01
GJ10 GK04 GL04 GM04 GT03
GT05 GV07 HC01 HC02 HC15
Claims (3)
- 【請求項１】 透明な絶縁基板の片面にはＧａＮ系材料
から成るトランジスタ構造が形成され、かつ前記絶縁基
板の他面にはＧａＮ系材料から成る発光ダイオード構造
が形成されていることを特徴とするＧａＮ系半導体装
置。 - 【請求項２】 前記絶縁基板の片面には、前記トランジ
スタ構造が互いに独立して複数個形成され、かつ、前記
絶縁基板の他面には、前記複数個のトランジスタ構造に
同時に作用する１個の前記発光ダイオード構造が形成さ
れている請求項１のＧａＮ系半導体装置。 - 【請求項３】 前記発光ダイオード構造の全面が光不透
過性の絶縁膜で被覆されている請求項１または２のＧａ
Ｎ系半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001278264A JP2003086784A (ja) | 2001-09-13 | 2001-09-13 | ＧａＮ系半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001278264A JP2003086784A (ja) | 2001-09-13 | 2001-09-13 | ＧａＮ系半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003086784A true JP2003086784A (ja) | 2003-03-20 |
Family
ID=19102659
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001278264A Pending JP2003086784A (ja) | 2001-09-13 | 2001-09-13 | ＧａＮ系半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003086784A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006286746A (ja) * | 2005-03-31 | 2006-10-19 | Furukawa Electric Co Ltd:The | 電界効果トランジスタ |
| JP2006324669A (ja) * | 2005-05-19 | 2006-11-30 | Samsung Electro Mech Co Ltd | 窒化物半導体発光素子 |
| JP2011222999A (ja) * | 2010-04-13 | 2011-11-04 | Lg Innotek Co Ltd | 発光素子 |
| JP2012033772A (ja) * | 2010-07-30 | 2012-02-16 | Panasonic Electric Works Co Ltd | 半導体装置およびこの半導体装置に用いられる半導体デバイス |
| WO2013128410A1 (en) * | 2012-02-28 | 2013-09-06 | Koninklijke Philips N.V. | Integration of gallium nitride leds with aluminum gallium nitride/gallium nitride devices on silicon substrates for ac leds |
-
2001
- 2001-09-13 JP JP2001278264A patent/JP2003086784A/ja active Pending
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006286746A (ja) * | 2005-03-31 | 2006-10-19 | Furukawa Electric Co Ltd:The | 電界効果トランジスタ |
| JP2006324669A (ja) * | 2005-05-19 | 2006-11-30 | Samsung Electro Mech Co Ltd | 窒化物半導体発光素子 |
| JP2011222999A (ja) * | 2010-04-13 | 2011-11-04 | Lg Innotek Co Ltd | 発光素子 |
| US9281342B2 (en) | 2010-04-13 | 2016-03-08 | Lg Innotek Co., Ltd. | Light emitting device and light emitting device package |
| JP2012033772A (ja) * | 2010-07-30 | 2012-02-16 | Panasonic Electric Works Co Ltd | 半導体装置およびこの半導体装置に用いられる半導体デバイス |
| WO2013128410A1 (en) * | 2012-02-28 | 2013-09-06 | Koninklijke Philips N.V. | Integration of gallium nitride leds with aluminum gallium nitride/gallium nitride devices on silicon substrates for ac leds |
| JP2015508238A (ja) * | 2012-02-28 | 2015-03-16 | コーニンクレッカ フィリップス エヌ ヴェ | 交流ｌｅｄのためのシリコン基板上における窒化ガリウムｌｅｄの窒化アルミニウムガリウム／窒化ガリウムデバイスとの集積化 |
| US9054232B2 (en) | 2012-02-28 | 2015-06-09 | Koninklijke Philips N.V. | Integration of gallium nitride LEDs with aluminum nitride/gallium nitride devices on silicon substrates for AC LEDs |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4693547B2 (ja) | 半導体基板、半導体素子、及び半導体発光素子 | |
| JP4892103B2 (ja) | 半導体基板及び半導体発光素子 | |
| TWI323044B (ja) | ||
| JP3398044B2 (ja) | 電界効果トランジスタ | |
| JPH10223901A (ja) | 電界効果型トランジスタおよびその製造方法 | |
| JPH10335637A (ja) | ヘテロ接合電界効果トランジスタ | |
| JPWO2003071607A1 (ja) | ＧａＮ系電界効果トランジスタ | |
| JP2004031896A (ja) | ＧａＮ系半導体装置およびＩＩＩ−Ｖ族窒化物半導体装置 | |
| JP2000277724A (ja) | 電界効果トランジスタとそれを備えた半導体装置及びその製造方法 | |
| JP4474292B2 (ja) | 半導体装置 | |
| JP2004047764A (ja) | 窒化物半導体の製造方法および半導体ウェハならびに半導体デバイス | |
| JPH11261052A (ja) | 高移動度トランジスタ | |
| JP3698229B2 (ja) | 半導体素子および半導体発光素子 | |
| JP5128060B2 (ja) | 半導体素子および半導体素子の製造方法 | |
| JP3423598B2 (ja) | ＧａＮ系絶縁ゲート型トランジスタ及びその形成方法 | |
| JP6905197B2 (ja) | 化合物半導体装置及びその製造方法 | |
| JP2005285869A (ja) | エピタキシャル基板及びそれを用いた半導体装置 | |
| JP2006286698A (ja) | 電子デバイス及び電力変換装置 | |
| JP2000164510A (ja) | 窒化物系ｉｉｉ−ｖ族化合物半導体基板およびその製造方法ならびに半導体装置およびその製造方法 | |
| JP2003086784A (ja) | ＧａＮ系半導体装置 | |
| JP2001308196A (ja) | 絶縁ゲート型半導体装置 | |
| JP3546634B2 (ja) | 窒化物系化合物半導体の選択エッチング方法および半導体装置の製造方法 | |
| US6576927B2 (en) | Semiconductor device and GaN-based field effect transistor for use in the same | |
| WO2007091653A1 (ja) | 窒化物系半導体素子 | |
| JPH10303502A (ja) | 窒化ガリウム系化合物半導体発光素子及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD05 | Notification of revocation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7425 Effective date: 20050928 |