JP2003086784A - GaN系半導体装置 - Google Patents
GaN系半導体装置Info
- Publication number
- JP2003086784A JP2003086784A JP2001278264A JP2001278264A JP2003086784A JP 2003086784 A JP2003086784 A JP 2003086784A JP 2001278264 A JP2001278264 A JP 2001278264A JP 2001278264 A JP2001278264 A JP 2001278264A JP 2003086784 A JP2003086784 A JP 2003086784A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- gan
- semiconductor device
- emitting diode
- light emitting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Led Devices (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】
【課題】 オン抵抗が低く、大電流駆動が可能なGaN
半導体装置を提供する。 【解決手段】 透明な絶縁基板1の片面にはGaN系材
料から成るトランジスタ構造Bが形成され、かつ絶縁基
板1の他面にはGaN系材料から成る発光ダイオード構
造Cが形成されているGaN系半導体装置。
半導体装置を提供する。 【解決手段】 透明な絶縁基板1の片面にはGaN系材
料から成るトランジスタ構造Bが形成され、かつ絶縁基
板1の他面にはGaN系材料から成る発光ダイオード構
造Cが形成されているGaN系半導体装置。
Description
【0001】
【発明の属する技術分野】本発明はGaN系半導体装置
に関し、更に詳しくは、その半導体装置が例えば電界効
果トランジスタである場合、当該電界効果トランジスタ
のオン抵抗を大幅に低下させることができる新規構造の
GaN系半導体装置に関する。
に関し、更に詳しくは、その半導体装置が例えば電界効
果トランジスタである場合、当該電界効果トランジスタ
のオン抵抗を大幅に低下させることができる新規構造の
GaN系半導体装置に関する。
【0002】
【従来の技術】GaN,InGaN,AlInGaNな
どのGaN系半導体材料は、例えばGaAs系の材料に
比べてそのバンドギャップエネルギーが大きく、しかも
耐熱度が高く高温動作が優れており、また高周波動作も
優れているので、これらの材料、とくにGaNを用いた
電界効果トランジスタ(以下、FETという)や高電子
移動度トランジスタ(以下、HEMTという)などの電
子デバイスの開発研究が進められている。
どのGaN系半導体材料は、例えばGaAs系の材料に
比べてそのバンドギャップエネルギーが大きく、しかも
耐熱度が高く高温動作が優れており、また高周波動作も
優れているので、これらの材料、とくにGaNを用いた
電界効果トランジスタ(以下、FETという)や高電子
移動度トランジスタ(以下、HEMTという)などの電
子デバイスの開発研究が進められている。
【0003】例えば、次のようにしてGaN系のFET
構造が形成されている。すなわちまず、サファイア基板
の上に、例えば有機金属化学気相成長法(MOCVD
法)やガス源分子線エピタキシャル成長法(GSMBE
法)を適用してGaNから成るバッファ層を形成する。
ついで、そのバッファ層の上に、厚み2μm程度のアン
ドープGaN層を形成し、更にその上に、例えばSiを
n型ドーパントとすることにより活性層として機能する
厚み20nm程度のn−GaN層を形成してスラブ層構造
にする。
構造が形成されている。すなわちまず、サファイア基板
の上に、例えば有機金属化学気相成長法(MOCVD
法)やガス源分子線エピタキシャル成長法(GSMBE
法)を適用してGaNから成るバッファ層を形成する。
ついで、そのバッファ層の上に、厚み2μm程度のアン
ドープGaN層を形成し、更にその上に、例えばSiを
n型ドーパントとすることにより活性層として機能する
厚み20nm程度のn−GaN層を形成してスラブ層構造
にする。
【0004】ついで、このスラブ層構造の表面に、例え
ばプラズマCVD法により、SiO 2膜を形成したの
ち、ホトレジストと化学エッチングを適用してパターニ
ングを行い、前記アンドープGaN層の表面にソース電
極用とドレイン電極用の箇所を形成し、また、前記n−
GaN層の表面にゲート電極用の箇所を形成する。そし
て最後に、ソース電極用とドレイン電極用の箇所には、
例えばTiやAlなどを蒸着してソース電極とドレイン
電極を形成し、またゲート電極用の箇所には、例えばP
t,Au,Pdなどを蒸着してゲート電極を形成してF
ET構造にする。
ばプラズマCVD法により、SiO 2膜を形成したの
ち、ホトレジストと化学エッチングを適用してパターニ
ングを行い、前記アンドープGaN層の表面にソース電
極用とドレイン電極用の箇所を形成し、また、前記n−
GaN層の表面にゲート電極用の箇所を形成する。そし
て最後に、ソース電極用とドレイン電極用の箇所には、
例えばTiやAlなどを蒸着してソース電極とドレイン
電極を形成し、またゲート電極用の箇所には、例えばP
t,Au,Pdなどを蒸着してゲート電極を形成してF
ET構造にする。
【0005】このようにして製造された従来のGaN系
FETの場合、その動作時のオン抵抗は概ね1000〜
500mΩ・cm2程度であり、その動作電流は1〜10
A程度である。したがって、このGaN系FETをより
一層大きな動作電流で動作させるためには、動作時にお
けるオン抵抗を低下させることが必要になる。
FETの場合、その動作時のオン抵抗は概ね1000〜
500mΩ・cm2程度であり、その動作電流は1〜10
A程度である。したがって、このGaN系FETをより
一層大きな動作電流で動作させるためには、動作時にお
けるオン抵抗を低下させることが必要になる。
【0006】
【発明が解決しようとする課題】本発明は、上記した従
来のGaN系FETに比べると、そのオン抵抗が小さ
く、そのため大電流動作を実現させることができるGa
N系半導体装置の提供を目的とする。
来のGaN系FETに比べると、そのオン抵抗が小さ
く、そのため大電流動作を実現させることができるGa
N系半導体装置の提供を目的とする。
【0007】
【課題を解決するための手段】本発明者らは、上記した
目的を達成するために鋭意研究を重ねる過程で、GaN
系のFET構造に光照射すると、当該FET構造のI−
V特性図において、ドレイン電流の立ち上がり傾斜が大
きくなって、そのオン抵抗は小さくなるという事実を見
出した。
目的を達成するために鋭意研究を重ねる過程で、GaN
系のFET構造に光照射すると、当該FET構造のI−
V特性図において、ドレイン電流の立ち上がり傾斜が大
きくなって、そのオン抵抗は小さくなるという事実を見
出した。
【0008】これは、光照射時の光エネルギーにより、
FET構造のソース・ドレイン間に光電流が流れている
からであると考えられる。そして、この知見に基づき、
更に研究を重ねた結果、本発明のGaN系半導体装置を
開発するに至った。すなわち、本発明のGaN系半導体
装置は、透明な絶縁基板の片面にはGaN系材料から成
るトランジスタ構造が形成され、かつ前記絶縁基板の他
面にはGaN系材料から成る発光ダイオード構造が形成
されていることを特徴とする。
FET構造のソース・ドレイン間に光電流が流れている
からであると考えられる。そして、この知見に基づき、
更に研究を重ねた結果、本発明のGaN系半導体装置を
開発するに至った。すなわち、本発明のGaN系半導体
装置は、透明な絶縁基板の片面にはGaN系材料から成
るトランジスタ構造が形成され、かつ前記絶縁基板の他
面にはGaN系材料から成る発光ダイオード構造が形成
されていることを特徴とする。
【0009】
【発明の実施の形態】本発明のGaN系半導体装置の1
例A1の概略図を図1に示す。この半導体装置A1は、絶
縁基板1の片面に後述するようなトランジスタ構造Bが
形成され、他面には後述するような発光ダイオード構造
Cが形成された構造になっている。そして、トランジス
タ構造Bおよび発光ダイオード構造Cは、いずれもGa
N系半導体材料で構成されており、また絶縁基板1は、
発光ダイオード構造Cが発光する光に対して透明な材料
で構成されている。
例A1の概略図を図1に示す。この半導体装置A1は、絶
縁基板1の片面に後述するようなトランジスタ構造Bが
形成され、他面には後述するような発光ダイオード構造
Cが形成された構造になっている。そして、トランジス
タ構造Bおよび発光ダイオード構造Cは、いずれもGa
N系半導体材料で構成されており、また絶縁基板1は、
発光ダイオード構造Cが発光する光に対して透明な材料
で構成されている。
【0010】この半導体装置A1の場合、トランジスタ
構造を作動すると、そのとき同時に発光ダイオード構造
Cも作動して所定の光を発光する。そして、絶縁基板1
は発光ダイオード構造Cからの光に対して透明であるた
め、当該光は絶縁基板1を透過してトランジスタ構造B
に入射する。その結果、トランジスタ構造Bには光電流
が発生するので、結局、当該トランジスタ構造Bのオン
抵抗は低下する。
構造を作動すると、そのとき同時に発光ダイオード構造
Cも作動して所定の光を発光する。そして、絶縁基板1
は発光ダイオード構造Cからの光に対して透明であるた
め、当該光は絶縁基板1を透過してトランジスタ構造B
に入射する。その結果、トランジスタ構造Bには光電流
が発生するので、結局、当該トランジスタ構造Bのオン
抵抗は低下する。
【0011】ここで、本発明でいうトランジスタ構造B
とは、図2で示したように、バッファ層の上に形成さ
れ、GaN系材料から成るアンドープ層3と、n型ドー
パントを注入したGaN系材料から成るn型層4と、こ
のn型層4の上に形成されたゲート電極Gと、前記アン
ドープ層3の上に形成されたソース電極Sおよびドレイ
ン電極Dを基本要素として構成されている層構造のこと
である。
とは、図2で示したように、バッファ層の上に形成さ
れ、GaN系材料から成るアンドープ層3と、n型ドー
パントを注入したGaN系材料から成るn型層4と、こ
のn型層4の上に形成されたゲート電極Gと、前記アン
ドープ層3の上に形成されたソース電極Sおよびドレイ
ン電極Dを基本要素として構成されている層構造のこと
である。
【0012】なお、アンドープ層3とn型層4の間に例
えばアンドープAlGaN層(図示しない)を介装する
と、アンドープ層に2次元電子ガス層が形成されること
によりオン抵抗の低下がもたらされるので好適である。
また、ソース電極Sとドレイン電極Dの形成に際して、
アンドープ層3の上に一旦n型ドーパントを注入したG
aN系材料を成膜してコンタクト層を形成しておくと、
これら電極のオーミック接合をとることができて好適で
ある。
えばアンドープAlGaN層(図示しない)を介装する
と、アンドープ層に2次元電子ガス層が形成されること
によりオン抵抗の低下がもたらされるので好適である。
また、ソース電極Sとドレイン電極Dの形成に際して、
アンドープ層3の上に一旦n型ドーパントを注入したG
aN系材料を成膜してコンタクト層を形成しておくと、
これら電極のオーミック接合をとることができて好適で
ある。
【0013】このようなトランジスタ構造Bとしては、
例えば、FET構造、HEMT構造、MESFET構
造、HBT構造などを採用することができる。一方、本
発明でいう発光ダイオード構造Cとは、図3で示したよ
うに、アンドープのGaN系材料から成る活性層(発光
層)7が、n型ドーパントが注入されているGaN系材
料から成るn型層6と、p型ドーパントが注入されてい
るGaN系材料から成るp型層8で挟まれていて、n型
層6の上にn型電極E1が形成され、p型層7の上にp
型電極E2が形成されていることを基本とする層構造の
ことをいう。
例えば、FET構造、HEMT構造、MESFET構
造、HBT構造などを採用することができる。一方、本
発明でいう発光ダイオード構造Cとは、図3で示したよ
うに、アンドープのGaN系材料から成る活性層(発光
層)7が、n型ドーパントが注入されているGaN系材
料から成るn型層6と、p型ドーパントが注入されてい
るGaN系材料から成るp型層8で挟まれていて、n型
層6の上にn型電極E1が形成され、p型層7の上にp
型電極E2が形成されていることを基本とする層構造の
ことをいう。
【0014】なお、トランジスタ構造Bと発光ダイオー
ド構造Cは、いずれも絶縁基板1の表面に形成されるの
で、それぞれの層構造と絶縁基板との間にはバッファ層
2が介装されている。絶縁基板1の材料としては、発光
ダイオード構造Cからの光に対して透明な材料であれば
何であってもよいが、例えば、サファイア(Al
2O3),MgO,ZnO,MgAl2O3などの酸化物
や、GaP,AlN,SiC,ZnS,ZnSe,ダイ
ヤモンドのような材料を用いることができる。
ド構造Cは、いずれも絶縁基板1の表面に形成されるの
で、それぞれの層構造と絶縁基板との間にはバッファ層
2が介装されている。絶縁基板1の材料としては、発光
ダイオード構造Cからの光に対して透明な材料であれば
何であってもよいが、例えば、サファイア(Al
2O3),MgO,ZnO,MgAl2O3などの酸化物
や、GaP,AlN,SiC,ZnS,ZnSe,ダイ
ヤモンドのような材料を用いることができる。
【0015】なお、図3の破線で示したように、発光ダ
イオード構造Cの全面を被覆して例えばSiO2膜を形
成すると、発光ダイオード構造Cからの光を絶縁基板1
を介してトランジスタ構造Bに効率的に集中することが
でき、そのことにより、当該トランジスタ構造Bの光電
流を増加させてそのオン抵抗をより低くすることができ
るので好適である。
イオード構造Cの全面を被覆して例えばSiO2膜を形
成すると、発光ダイオード構造Cからの光を絶縁基板1
を介してトランジスタ構造Bに効率的に集中することが
でき、そのことにより、当該トランジスタ構造Bの光電
流を増加させてそのオン抵抗をより低くすることができ
るので好適である。
【0016】図4は、本発明の別のGaN系半導体装置
の例A2を示す概略図である。図1で示した半導体装置
A1では絶縁基板1の片面の全面には1個のトランジス
タ構造Bが形成されているが、半導体装置A2の場合
は、発光ダイオード構造Cを共通にした状態で複数個の
トランジスタ構造B1,B2,B3,B4・・・・が絶縁基
板1の片面にそれぞれ独立して形成されている。
の例A2を示す概略図である。図1で示した半導体装置
A1では絶縁基板1の片面の全面には1個のトランジス
タ構造Bが形成されているが、半導体装置A2の場合
は、発光ダイオード構造Cを共通にした状態で複数個の
トランジスタ構造B1,B2,B3,B4・・・・が絶縁基
板1の片面にそれぞれ独立して形成されている。
【0017】そして、各独立したトランジスタ構造
B1,B2・・・・は、いずれも、1個の発光ダイオード
構造Cからの光を受けることができるので、これらトラ
ンジスタ構造を相互に結線することにより、全体として
は大電流動作する半導体装置になっている。
B1,B2・・・・は、いずれも、1個の発光ダイオード
構造Cからの光を受けることができるので、これらトラ
ンジスタ構造を相互に結線することにより、全体として
は大電流動作する半導体装置になっている。
【0018】
【実施例】図1で示した半導体装置A1をガスソース分
子線エピタキシャル成長(GSMBE)法で次のように
して製造した。まず、サファイア基板1の上に、ラジカ
ル化窒素(3×10-6Torr)、トリメチルガリウム(5
×10-7Torr)を用い、成長温度640℃で厚み50nm
のGaNから成るバッファ層2を成膜した(図5)。
子線エピタキシャル成長(GSMBE)法で次のように
して製造した。まず、サファイア基板1の上に、ラジカ
ル化窒素(3×10-6Torr)、トリメチルガリウム(5
×10-7Torr)を用い、成長温度640℃で厚み50nm
のGaNから成るバッファ層2を成膜した(図5)。
【0019】ついで、その上に、トリメチルガリウム
(1×10-6Torr)とアンモニア(5×10-5Torr)を
用い、成長温度850℃で厚み1000nmのアンドープ
GaN層3を成膜し、更にその上に、トリメチルアルミ
ニウム(1×10-7Torr)、トリメチルガリウム(1×
10-7Torr)、アンモニア(5×10-6Torr)を用い、
成長温度850℃で厚み30nmのアンドープAlGaN
層3A(キャリア濃度1×1019cm-3)を成膜した(図
6)。
(1×10-6Torr)とアンモニア(5×10-5Torr)を
用い、成長温度850℃で厚み1000nmのアンドープ
GaN層3を成膜し、更にその上に、トリメチルアルミ
ニウム(1×10-7Torr)、トリメチルガリウム(1×
10-7Torr)、アンモニア(5×10-6Torr)を用い、
成長温度850℃で厚み30nmのアンドープAlGaN
層3A(キャリア濃度1×1019cm-3)を成膜した(図
6)。
【0020】ついで、アンドープAlGaN層3Aの全
面に、プラズマCVD法で厚み200nmのSiO2膜5
を成膜したのち、レジストでパターニングし、ゲート電
極を形成すべき箇所以外のSiO2膜に対してはバッフ
ァドフッ酸(BHF)を用いてこれをエッチング除去し
た(図7)。ついで、アンドープAlGaN層3Aに対
しては、SiO2膜5をマスクにしてRIBEでドライ
エッチングを行い、アンドープGaN層3の表面を表出
させた(図8)。
面に、プラズマCVD法で厚み200nmのSiO2膜5
を成膜したのち、レジストでパターニングし、ゲート電
極を形成すべき箇所以外のSiO2膜に対してはバッフ
ァドフッ酸(BHF)を用いてこれをエッチング除去し
た(図7)。ついで、アンドープAlGaN層3Aに対
しては、SiO2膜5をマスクにしてRIBEでドライ
エッチングを行い、アンドープGaN層3の表面を表出
させた(図8)。
【0021】そして、表出しているアンドープGaN層
3に、GSMBE法により、トリメチルガリウム(1×
10-6Torr)、アンモニア(5×10-5Torr)、および
n型ドーパントとしてモノシラン(5×10-9Torr)を
用い、成長温度1000℃で厚み300nmのn−GaN
層4(Si濃度1×1019cm-3)を選択成長で成膜して
中間材aを製造した(図9)。
3に、GSMBE法により、トリメチルガリウム(1×
10-6Torr)、アンモニア(5×10-5Torr)、および
n型ドーパントとしてモノシラン(5×10-9Torr)を
用い、成長温度1000℃で厚み300nmのn−GaN
層4(Si濃度1×1019cm-3)を選択成長で成膜して
中間材aを製造した(図9)。
【0022】このようにして、サファイア基板1の片面
には、バッファ層2を介してアンドープGaN層3、n
−GaN層4が積層され、かつゲート電極を形成すべき
箇所にはアンドープGaN層3とアンドープAlGaN
層3Aが積層されている層構造B0を有する中間材a1を
製造した。つぎに、この中間材a1のサファイア基板1
の裏面に、GSMBE法で、ラジカル化窒素(3×10
-6Torr)、トリメチルガリウム(5×10-7Torr)を用
い、成長温度640℃で厚み50nmのGaNから成るバ
ッファ層2’を成膜し、更にその上に、トリメチルアル
ミニウム(1×10-7Torr)、トリメチルガリウム(1
×10-6Torr)、アンモニア(5×10-5Torr)、およ
びn型ドーパントとしてモノシラン(5×10-9Torr)
を用い、成長温度850℃で厚み1000nmのn−Al
GaN層6(Si濃度5×1018cm-3)を成膜した(図
10)。
には、バッファ層2を介してアンドープGaN層3、n
−GaN層4が積層され、かつゲート電極を形成すべき
箇所にはアンドープGaN層3とアンドープAlGaN
層3Aが積層されている層構造B0を有する中間材a1を
製造した。つぎに、この中間材a1のサファイア基板1
の裏面に、GSMBE法で、ラジカル化窒素(3×10
-6Torr)、トリメチルガリウム(5×10-7Torr)を用
い、成長温度640℃で厚み50nmのGaNから成るバ
ッファ層2’を成膜し、更にその上に、トリメチルアル
ミニウム(1×10-7Torr)、トリメチルガリウム(1
×10-6Torr)、アンモニア(5×10-5Torr)、およ
びn型ドーパントとしてモノシラン(5×10-9Torr)
を用い、成長温度850℃で厚み1000nmのn−Al
GaN層6(Si濃度5×1018cm-3)を成膜した(図
10)。
【0023】ついで、n−AlGaN層6の全面に、プ
ラズマCVD法で厚み200nmのSiO2膜5を成膜し
たのち、レジストでパターニングし、n型電極を形成す
べき箇所以外のSiO2膜に対してバッファドフッ酸
(BHF)を用いてこれをエッチング除去して、n−A
lGaN層6の表面を表出させた(図11)。ついで、
表出しているn−AlGaN層6に、トリメチルガリウ
ム(1×10 -7Torr)、トリメチルインジウム(1×1
0-7Torr)、As源であるアルシン(1×10-7Tor
r)、P源であるフォスフィン(1×10-6Torr)、ア
ンモニア(5×10-5Torr)を用い、成長温度850℃
で厚み50nmのアンドープInGaAsP層(活性層)
7を成膜し、更にその上に、トリメチルガリウム(1×
10 -6Torr)、アンモニア(1×10-5Torr)、p型ド
ーパントとしてジシクロペンタジエニルMg(1×10
-6Torr)を用い、成長温度850℃で厚み300nmのp
−GaN層8(Mg濃度5×1018cm-3)を成膜した
(図12)。
ラズマCVD法で厚み200nmのSiO2膜5を成膜し
たのち、レジストでパターニングし、n型電極を形成す
べき箇所以外のSiO2膜に対してバッファドフッ酸
(BHF)を用いてこれをエッチング除去して、n−A
lGaN層6の表面を表出させた(図11)。ついで、
表出しているn−AlGaN層6に、トリメチルガリウ
ム(1×10 -7Torr)、トリメチルインジウム(1×1
0-7Torr)、As源であるアルシン(1×10-7Tor
r)、P源であるフォスフィン(1×10-6Torr)、ア
ンモニア(5×10-5Torr)を用い、成長温度850℃
で厚み50nmのアンドープInGaAsP層(活性層)
7を成膜し、更にその上に、トリメチルガリウム(1×
10 -6Torr)、アンモニア(1×10-5Torr)、p型ド
ーパントとしてジシクロペンタジエニルMg(1×10
-6Torr)を用い、成長温度850℃で厚み300nmのp
−GaN層8(Mg濃度5×1018cm-3)を成膜した
(図12)。
【0024】そして、フッ化水素(HF)で上面と下面
のSiO2膜5を全てエッチング除去して、基板の上面
には目的とするFET構造の前駆体をなす層構造B0を
有し、下面側には、目的とする発光ダイオード構造の前
駆体をなす層構造C0を有する中間材a2にした(図1
3)。次に、この中間材a2の層構造B0にゲート電極、
ソース電極、およびドレイン電極を形成し、また層構造
C0にn型電極およびp型電極をそれぞれ形成する。
のSiO2膜5を全てエッチング除去して、基板の上面
には目的とするFET構造の前駆体をなす層構造B0を
有し、下面側には、目的とする発光ダイオード構造の前
駆体をなす層構造C0を有する中間材a2にした(図1
3)。次に、この中間材a2の層構造B0にゲート電極、
ソース電極、およびドレイン電極を形成し、また層構造
C0にn型電極およびp型電極をそれぞれ形成する。
【0025】まず、層構造B0の全面に、プラズマCV
D法で厚み200nmのSiO2膜を成膜し、レジストで
パターニングし、ゲート電極を形成すべき箇所はマスク
してソース電極とドレイン電極を形成すべき箇所のSi
O2膜を除去してn−GaN層4の表面を表出させ、そ
こに、プラズマガスとしてArを用いたECRプラズマ
でTa,Si,Auを順次蒸着したのちリフトオフを行
って、ソース電極とドレイン電極を形成した(図1
4)。
D法で厚み200nmのSiO2膜を成膜し、レジストで
パターニングし、ゲート電極を形成すべき箇所はマスク
してソース電極とドレイン電極を形成すべき箇所のSi
O2膜を除去してn−GaN層4の表面を表出させ、そ
こに、プラズマガスとしてArを用いたECRプラズマ
でTa,Si,Auを順次蒸着したのちリフトオフを行
って、ソース電極とドレイン電極を形成した(図1
4)。
【0026】ついで、ソース電極とドレイン電極をマス
キングし、ゲート電極を形成すべき箇所のSiO2膜を
除去してアンドープAlGaN層3Aの表面を表出さ
せ、そこに、プラズマガスとしてArを用いたECRプ
ラズマでNi,Auを順次蒸着したのちリフトオフを行
ってゲート電極を形成し、EFT構造Bを組上げて中間
材a3を製造した(図14)。
キングし、ゲート電極を形成すべき箇所のSiO2膜を
除去してアンドープAlGaN層3Aの表面を表出さ
せ、そこに、プラズマガスとしてArを用いたECRプ
ラズマでNi,Auを順次蒸着したのちリフトオフを行
ってゲート電極を形成し、EFT構造Bを組上げて中間
材a3を製造した(図14)。
【0027】次に、この中間材a3の層構造C0の全面
に、一旦、プラズマCVD法で厚み200nmのSiO2
膜5を成膜した(図15)。ついで、レジストでパター
ニングし、n型電極を形成すべき箇所のSiO2膜を除
去してn−AlGaN層6の表面を表出させた。このと
き、活性層7とp−GaN層8の両側はSiO2膜で被
覆させた状態にしておく。形成されるn型電極とp型電
極の間の絶縁を確保するためである。
に、一旦、プラズマCVD法で厚み200nmのSiO2
膜5を成膜した(図15)。ついで、レジストでパター
ニングし、n型電極を形成すべき箇所のSiO2膜を除
去してn−AlGaN層6の表面を表出させた。このと
き、活性層7とp−GaN層8の両側はSiO2膜で被
覆させた状態にしておく。形成されるn型電極とp型電
極の間の絶縁を確保するためである。
【0028】そして、n−AlGaN層6の上に、プラ
ズマガスとしてArを用いたECRプラズマでTa/S
i,Auを順次蒸着したのちリフトオフを行ってn型電
極E 1を形成する(図16)。最後に、n型電極E1をマ
スキングし、ゲート電極を形成すべき箇所のSiO2膜
を除去してp−GaN層8の表面を表出させ、そこに、
プラズマガスとしてArを用いたECRプラズマでN
i,Auを順次蒸着したのちリフトオフを行ってゲート
電極E2を形成し、発光ダイオード構造Cを組上げ、目
的とする半導体装置A1を製造した(図17)。
ズマガスとしてArを用いたECRプラズマでTa/S
i,Auを順次蒸着したのちリフトオフを行ってn型電
極E 1を形成する(図16)。最後に、n型電極E1をマ
スキングし、ゲート電極を形成すべき箇所のSiO2膜
を除去してp−GaN層8の表面を表出させ、そこに、
プラズマガスとしてArを用いたECRプラズマでN
i,Auを順次蒸着したのちリフトオフを行ってゲート
電極E2を形成し、発光ダイオード構造Cを組上げ、目
的とする半導体装置A1を製造した(図17)。
【0029】このようにして作成した半導体装置A1の
電流電圧特性を表1に示す。比較のために、裏面に発光
ダイオード構造が形成されていない従来のGaN系FE
Tの特性も示す。
電流電圧特性を表1に示す。比較のために、裏面に発光
ダイオード構造が形成されていない従来のGaN系FE
Tの特性も示す。
【0030】
【表1】
【0031】表1から明らかなように、発光ダイオード
構造から光が照射する本発明の装置のオン抵抗は、従来
の半分以下の値になっている。以上の実施例では、各層
の成膜をGSMBE法で行っているが、MOCVD法で
行ってもよい。また、各層の成膜に当たり、窒素源とし
ては、アンモニアの外に、モノメチルヒドラジン、ジメ
チルヒドラジンを用いることができ、Ga源としては、
トリメチルガリウムの外にトリエチルガリウムなども用
いることができる。
構造から光が照射する本発明の装置のオン抵抗は、従来
の半分以下の値になっている。以上の実施例では、各層
の成膜をGSMBE法で行っているが、MOCVD法で
行ってもよい。また、各層の成膜に当たり、窒素源とし
ては、アンモニアの外に、モノメチルヒドラジン、ジメ
チルヒドラジンを用いることができ、Ga源としては、
トリメチルガリウムの外にトリエチルガリウムなども用
いることができる。
【0032】実施例ではn型層としてはGaN層を示し
たが、例えば、SiがドープされたInGaN,InG
aAlN,InGaNAs,InGaNPなどから成る
層であってもよい。また、p型層としては、例えば、M
gがドープされたInGaN,InGaAlN,AlG
aN,InGaNAs,InGaNP,AlInGaN
AsPなどから成る層であってもよい。
たが、例えば、SiがドープされたInGaN,InG
aAlN,InGaNAs,InGaNPなどから成る
層であってもよい。また、p型層としては、例えば、M
gがドープされたInGaN,InGaAlN,AlG
aN,InGaNAs,InGaNP,AlInGaN
AsPなどから成る層であってもよい。
【0033】
【発明の効果】以上の説明で明らかなように、本発明の
半導体装置は、例えばFET構造の駆動と連動する発光
ダイオード構造からの光により、当該FET構造には光
電流が流れるので、結果としてそのFET構造のオン抵
抗は小さくなり、大電流スイッチング動作を実現するこ
とができる。
半導体装置は、例えばFET構造の駆動と連動する発光
ダイオード構造からの光により、当該FET構造には光
電流が流れるので、結果としてそのFET構造のオン抵
抗は小さくなり、大電流スイッチング動作を実現するこ
とができる。
【図1】本発明の半導体装置の1例A1を示す概略図で
ある。
ある。
【図2】基板の片面に形成されるトランジスタ構造の基
本構成Bを示す概略図である。
本構成Bを示す概略図である。
【図3】基板の他面に形成される発光ダイオード構造の
基本構成Cを示す概略図である。
基本構成Cを示す概略図である。
【図4】本発明の半導体装置の1例A2を示す概略図で
ある。
ある。
【図5】絶縁基板にバッファ層を成膜した状態を示す断
面図である。
面図である。
【図6】バッファ層の上にアンドープGaN層とアンド
ープAlGaN層を成膜した状態を示す断面図である。
ープAlGaN層を成膜した状態を示す断面図である。
【図7】ゲート電極を形成すべき箇所にSiO2膜を形
成した状態を示す断面図である。
成した状態を示す断面図である。
【図8】アンドープGaN層の表面を表出させた状態を
示す断面図である。
示す断面図である。
【図9】中間材a1を示す断面図である。
【図10】中間材a1における絶縁基板の他面にバッフ
ァ層とn型層を成膜した状態を示す断面図である。
ァ層とn型層を成膜した状態を示す断面図である。
【図11】n型層の上のSiO2膜を開口した状態を示
す断面図である。
す断面図である。
【図12】n型層に、活性層とp型層を形成した状態を
示す断面図である。
示す断面図である。
【図13】中間材a2を示す断面図である。
【図14】中間材a2にトランジスタ構造Bを形成した
状態を示す断面図である。
状態を示す断面図である。
【図15】中間材a3の他面にSiO2膜を形成した状態
を示す断面図である。
を示す断面図である。
【図16】n型電極を形成した状態を示す断面図であ
る。
る。
【図17】発光ダイオードCを形成した状態を示す断面
図である。
図である。
B トランジスタ構造
B0 トランジスタ構造Bの前駆体を成す層構造
C 発光ダイオード構造
C0 発光ダイオード構造Cの前駆体を成す層構造
G ゲート電極
S ソース電極
D ドレイン電極
E1 n型電極
E2 p型電極
2,2’ バッファ層
3 アンドープGaN層
3A アンドープAlGaN層
4 n−GaN層(n型層)
5 SiO2膜
6 n−GaN層(n型層)
7 アンドープInGaNAsP層(活性層)
8 p−GaN層(p型層)
─────────────────────────────────────────────────────
フロントページの続き
Fターム(参考) 5F041 CA40 CA46 CA66 CA74 CB33
5F102 FA02 GA19 GB01 GC01 GD01
GJ10 GK04 GL04 GM04 GT03
GT05 GV07 HC01 HC02 HC15
Claims (3)
- 【請求項1】 透明な絶縁基板の片面にはGaN系材料
から成るトランジスタ構造が形成され、かつ前記絶縁基
板の他面にはGaN系材料から成る発光ダイオード構造
が形成されていることを特徴とするGaN系半導体装
置。 - 【請求項2】 前記絶縁基板の片面には、前記トランジ
スタ構造が互いに独立して複数個形成され、かつ、前記
絶縁基板の他面には、前記複数個のトランジスタ構造に
同時に作用する1個の前記発光ダイオード構造が形成さ
れている請求項1のGaN系半導体装置。 - 【請求項3】 前記発光ダイオード構造の全面が光不透
過性の絶縁膜で被覆されている請求項1または2のGa
N系半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001278264A JP2003086784A (ja) | 2001-09-13 | 2001-09-13 | GaN系半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001278264A JP2003086784A (ja) | 2001-09-13 | 2001-09-13 | GaN系半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2003086784A true JP2003086784A (ja) | 2003-03-20 |
Family
ID=19102659
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001278264A Pending JP2003086784A (ja) | 2001-09-13 | 2001-09-13 | GaN系半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2003086784A (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006286746A (ja) * | 2005-03-31 | 2006-10-19 | Furukawa Electric Co Ltd:The | 電界効果トランジスタ |
JP2006324669A (ja) * | 2005-05-19 | 2006-11-30 | Samsung Electro Mech Co Ltd | 窒化物半導体発光素子 |
JP2011222999A (ja) * | 2010-04-13 | 2011-11-04 | Lg Innotek Co Ltd | 発光素子 |
JP2012033772A (ja) * | 2010-07-30 | 2012-02-16 | Panasonic Electric Works Co Ltd | 半導体装置およびこの半導体装置に用いられる半導体デバイス |
WO2013128410A1 (en) * | 2012-02-28 | 2013-09-06 | Koninklijke Philips N.V. | Integration of gallium nitride leds with aluminum gallium nitride/gallium nitride devices on silicon substrates for ac leds |
-
2001
- 2001-09-13 JP JP2001278264A patent/JP2003086784A/ja active Pending
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006286746A (ja) * | 2005-03-31 | 2006-10-19 | Furukawa Electric Co Ltd:The | 電界効果トランジスタ |
JP2006324669A (ja) * | 2005-05-19 | 2006-11-30 | Samsung Electro Mech Co Ltd | 窒化物半導体発光素子 |
JP2011222999A (ja) * | 2010-04-13 | 2011-11-04 | Lg Innotek Co Ltd | 発光素子 |
US9281342B2 (en) | 2010-04-13 | 2016-03-08 | Lg Innotek Co., Ltd. | Light emitting device and light emitting device package |
JP2012033772A (ja) * | 2010-07-30 | 2012-02-16 | Panasonic Electric Works Co Ltd | 半導体装置およびこの半導体装置に用いられる半導体デバイス |
WO2013128410A1 (en) * | 2012-02-28 | 2013-09-06 | Koninklijke Philips N.V. | Integration of gallium nitride leds with aluminum gallium nitride/gallium nitride devices on silicon substrates for ac leds |
JP2015508238A (ja) * | 2012-02-28 | 2015-03-16 | コーニンクレッカ フィリップス エヌ ヴェ | 交流ledのためのシリコン基板上における窒化ガリウムledの窒化アルミニウムガリウム/窒化ガリウムデバイスとの集積化 |
US9054232B2 (en) | 2012-02-28 | 2015-06-09 | Koninklijke Philips N.V. | Integration of gallium nitride LEDs with aluminum nitride/gallium nitride devices on silicon substrates for AC LEDs |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4693547B2 (ja) | 半導体基板、半導体素子、及び半導体発光素子 | |
JP4892103B2 (ja) | 半導体基板及び半導体発光素子 | |
TWI323044B (ja) | ||
JP3398044B2 (ja) | 電界効果トランジスタ | |
JPH10223901A (ja) | 電界効果型トランジスタおよびその製造方法 | |
JPH10335637A (ja) | ヘテロ接合電界効果トランジスタ | |
JPWO2003071607A1 (ja) | GaN系電界効果トランジスタ | |
JP2004031896A (ja) | GaN系半導体装置およびIII−V族窒化物半導体装置 | |
JP2000277724A (ja) | 電界効果トランジスタとそれを備えた半導体装置及びその製造方法 | |
JP4474292B2 (ja) | 半導体装置 | |
JP2004047764A (ja) | 窒化物半導体の製造方法および半導体ウェハならびに半導体デバイス | |
JPH11261052A (ja) | 高移動度トランジスタ | |
JP3698229B2 (ja) | 半導体素子および半導体発光素子 | |
JP5128060B2 (ja) | 半導体素子および半導体素子の製造方法 | |
JP3423598B2 (ja) | GaN系絶縁ゲート型トランジスタ及びその形成方法 | |
JP6905197B2 (ja) | 化合物半導体装置及びその製造方法 | |
JP2005285869A (ja) | エピタキシャル基板及びそれを用いた半導体装置 | |
JP2006286698A (ja) | 電子デバイス及び電力変換装置 | |
JP2000164510A (ja) | 窒化物系iii−v族化合物半導体基板およびその製造方法ならびに半導体装置およびその製造方法 | |
JP2003086784A (ja) | GaN系半導体装置 | |
JP2001308196A (ja) | 絶縁ゲート型半導体装置 | |
JP3546634B2 (ja) | 窒化物系化合物半導体の選択エッチング方法および半導体装置の製造方法 | |
US6576927B2 (en) | Semiconductor device and GaN-based field effect transistor for use in the same | |
WO2007091653A1 (ja) | 窒化物系半導体素子 | |
JPH10303502A (ja) | 窒化ガリウム系化合物半導体発光素子及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD05 | Notification of revocation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7425 Effective date: 20050928 |