KR100809598B1 - 가상 테스트가 가능한 반도체 테스트 시스템 및 그것의반도체 테스트 방법 - Google Patents

가상 테스트가 가능한 반도체 테스트 시스템 및 그것의반도체 테스트 방법 Download PDF

Info

Publication number
KR100809598B1
KR100809598B1 KR1020060055560A KR20060055560A KR100809598B1 KR 100809598 B1 KR100809598 B1 KR 100809598B1 KR 1020060055560 A KR1020060055560 A KR 1020060055560A KR 20060055560 A KR20060055560 A KR 20060055560A KR 100809598 B1 KR100809598 B1 KR 100809598B1
Authority
KR
South Korea
Prior art keywords
test
virtual
prober
software
error
Prior art date
Application number
KR1020060055560A
Other languages
English (en)
Other versions
KR20070120806A (ko
Inventor
윤병희
서기명
변도훈
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020060055560A priority Critical patent/KR100809598B1/ko
Priority to US11/756,860 priority patent/US20080068036A1/en
Priority to JP2007161518A priority patent/JP2008004940A/ja
Publication of KR20070120806A publication Critical patent/KR20070120806A/ko
Application granted granted Critical
Publication of KR100809598B1 publication Critical patent/KR100809598B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3183—Generation of test inputs, e.g. test vectors, patterns or sequences
    • G01R31/318342—Generation of test inputs, e.g. test vectors, patterns or sequences by preliminary fault modelling, e.g. analysis, simulation
    • G01R31/318357—Simulation
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

본 발명은 프로버 없이 가상 테스트 동작을 수행하는 반도체 테스트 시스템 및 그것의 반도체 테스트 방법에 관한 것이다. 상기 반도체 테스트 시스템은 테스트 신호를 제공하는 테스터; 및 상기 테스트 신호에 응답하여 가상 테스트 결과를 상기 테스터로 제공하는 에뮬레이터를 포함한다. 상기 에뮬레이터는 상기 가상 테스트 결과를 얻기 위해 가상 프로버 소프트웨어를 포함한다. 본 발명에 따른 반도체 테스트 시스템은 프로버가 없는 경우에도 프로버가 설치되어 있는 것과 마찬가지로 가상 테스트 결과를 출력한다. 본 발명에 의하면, 테스터 또는 테스트 프로그램 개발 시에, 실제 프로버를 셋업 해야 하는 불편을 해소할 수 있다.
테스터, 에뮬레이터, 프로버

Description

가상 테스트가 가능한 반도체 테스트 시스템 및 그것의 반도체 테스트 방법{SEMICONDUCTOR TEST SYSTEM BEING CAPABLE OF VIRTUAL TEST AND SEMICONDUCTOR TEST METHOD THEREOF}
도 1은 일반적인 반도체 테스트 시스템을 보여주는 블록도이다.
도 2는 본 발명에 따른 반도체 테스트 시스템을 보여주는 블록도이다.
도 3은 도 2에 도시된 가상 프로버 소프트웨어의 동작을 설명하기 위한 블록도이다.
도 4는 본 발명에 따른 반도체 테스트 방법을 보여주는 순서도이다.
도 5는 도 4의 S320 단계에서, 가상 프로버 소프트웨어의 운용 프로그램에 에러가 있는지 여부를 확인하는 동작을 설명하기 위한 순서도이다.
도 6은 도 4의 S320 단계에서, 가상 테스트 결과에 에러가 있는지 여부를 확인하는 동작을 설명하기 위한 순서도이다.
*도면의 주요부분에 대한 부호설명*
100; 반도체 테스트 시스템 110; 테스터
120; 프로버 130; 에뮬레이터
131, 132; 인터페이스 210; 테스트 소프트웨어
220; 가상 프로버 소프트웨어 230; 버퍼 메모리
240; 모니터
본 발명은 반도체 테스트 시스템에 관한 것으로, 특히 가상 테스트(virtual test)가 가능한 반도체 테스트 시스템 및 그것의 반도체 테스트 방법에 관한 것이다.
반도체 테스트 시스템은 전기적 검사 과정 등을 통해 반도체 장치의 불량을 검출하는데 사용된다. 반도체 테스트 시스템에는 테스터(Tester)와 프로버(Prober), 또는 테스터와 핸들러(Handler) 등이 포함된다.
테스터(Tester)와 프로버(Prober)를 포함한 반도체 테스트 시스템은 웨이퍼(Wafer) 생산 공정 후에 초기 불량을 제거하는 목적으로 이용된다. 여기에서, 프로버는 웨이퍼(Wafer) 이동 장치이다. 프로버는 테스터로부터의 테스트 신호가 웨이퍼 내의 칩(Chip)에 정확하게 전달될 수 있도록 웨이퍼를 운반한다.
한편, 테스터와 핸들러(Handler)를 포함한 반도체 테스트 시스템은 조립 공정 후에 불량품을 제거하는 목적으로 이용된다. 여기에서, 핸들러는 패키지(Package) 이동 장치이다. 핸들러는 테스터로부터의 테스트 신호를 입력받고, 패키지된 칩을 검사할 수 있도록 하는 장치이다.
도 1은 일반적인 반도체 테스트 시스템을 개략적으로 보여주는 블록도이다. 도 1을 참조하면, 반도체 테스트 시스템(10)은 테스터(11)와 프로버(12)를 포함한 다. 테스터(11)는 웨이퍼 테스트를 위한 테스트 신호를 발생한다. 테스터(11)는 테스트 신호를 프로버(12)에 제공한다. 프로버(12)는 웨이퍼 이동 장치로서, 테스트 동작 시에는 하나의 웨이퍼에 대한 테스트가 완료되면 다음 웨이퍼를 테스트하도록 웨이퍼를 이동한다.
테스터(11)는 프로버(12)를 구동함으로 웨이퍼 테스트 동작을 수행한다. 테스터(11)는 웨이퍼 테스트 결과를 읽고, 그에 따른 적절한 명령을 내리기 위해서는 프로버(12)와 연결되어야 한다. 테스터(11)와 프로버(12)는 일반적으로 범용 인터페이스 버스(General Purpose Interface Bus; GPIB) 또는 RS232 등을 사용하여 데이터 통신한다.
테스터(11)가 실제로 프로버(12)와 연결되어 있지 않으면, 아무런 동작을 수행할 수 없게 된다. 따라서 종래의 반도체 테스트 시스템에 의하면, 테스터를 개발하거나 테스트 프로그램을 개발하는 경우에, 프로버를 셋업 하고 테스터와 연결해야 하는 문제점이 있다.
본 발명은 상술한 문제점을 해결하기 위해 제안된 것으로, 본 발명의 목적은 프로버를 테스터에 연결하지 않고도 가상 테스트 동작을 수행할 수 있는 반도체 테스트 시스템 및 그것의 반도체 테스트 방법을 제공하는 데 있다.
본 발명은 프로버 없이 가상 테스트 동작을 수행하는 반도체 테스트 시스템에 관한 것이다. 상기 반도체 테스트 시스템은 테스트 신호를 제공하는 테스터; 및 상기 테스트 신호에 응답하여 가상 테스트 결과를 상기 테스터로 제공하는 에뮬레이터를 포함하되, 상기 에뮬레이터는 상기 가상 테스트 결과를 얻기 위해 가상 프로버 소프트웨어를 포함한다.
실시예로서, 상기 에뮬레이터는 상기 테스트 신호를 입력받고 테스트 커맨드를 발생하는 테스트 소프트웨어를 더 포함한다. 상기 테스트 소프트웨어는 상기 테스트 커맨드를 상기 가상 프로버 소프트웨어로 제공한다. 상기 테스트 소프트웨어 및 상기 가상 프로버 소프트웨어는 이더넷으로 통신한다. 상기 에뮬레이터는 상기 테스트 커맨드에 대응하는 가상 테스트 결과 및 에러 조건을 저장하기 위한 버퍼 메모리; 및 가상 테스트 동작 시에 발생한 에러를 외부로 알리기 위한 모니터를 더 포함한다.
여기에서, 상기 가상 프로버 소프트웨어는 상기 테스트 커맨드를 입력받고, 상기 가상 테스트 결과를 출력하기 위한 입출력 유닛; 상기 테스트 커맨드에 응답하여 가상 테스트 동작을 수행하는 프로세스 유닛; 및 상기 가상 테스트 동작 시에, 상기 버퍼 메모리 및 상기 모니터를 제어하기 위한 제어 유닛을 포함한다. 상기 제어 유닛은 상기 테스트 커맨드에 에러가 있거나 상기 가상 테스트 결과에 에러가 있는 경우, 상기 가상 프로버 소프트웨어의 운용 프로그램에 에러가 있는 경우에, 상기 모니터를 제어함으로 에러를 외부로 알린다.
본 발명에 따른 반도체 테스트 시스템의 다른 일면은 테스트 신호를 제공하는 테스터; 웨이퍼 테스트 동작을 수행하는 프로버; 및 가상 프로버 소프트웨어를 통해 가상 테스트 동작을 수행하는 에뮬레이터를 포함하되, 상기 에뮬레이터는 상 기 테스트 신호에 응답하여 상기 웨이퍼 테스트 동작을 수행하도록 상기 프로버를 제어하거나, 상기 가상 테스트 동작을 수행하도록 상기 가상 프로버 소프트웨어를 제어한다.
실시예로서, 상기 에뮬레이터는 상기 테스트 신호를 입력받고 테스트 커맨드를 발생하는 테스트 소프트웨어를 더 포함한다. 상기 테스트 소프트웨어는 상기 테스트 커맨드를 상기 프로버 또는 상기 가상 프로버 소프트웨어로 선택적으로 제공한다. 상기 가상 프로버 소프트웨어가 인에이블된 경우에, 상기 테스트 소프트웨어는 상기 테스트 커맨드를 상기 가상 프로버 소프트웨어로 제공한다. 상기 프로버는 범용 인터페이스 버스(GPIB) 또는 RS232를 통해 상기 에뮬레이터와 통신한다. 상기 테스트 소프트웨어 및 상기 가상 프로버 소프트웨어는 이더넷으로 통신한다.
다른 실시예로서, 상기 에뮬레이터는 상기 테스트 커맨드에 대응하는 가상 테스트 결과 및 에러 조건을 저장하기 위한 버퍼 메모리; 및 가상 테스트 동작 시에 발생한 에러를 외부로 알리기 위한 모니터를 더 포함한다. 상기 가상 프로버 소프트웨어는 상기 테스트 커맨드를 입력받고, 상기 가상 테스트 결과를 출력하기 위한 입출력 유닛; 상기 테스트 커맨드에 응답하여 가상 테스트 동작을 수행하는 프로세스 유닛; 및 상기 가상 테스트 동작 시에, 상기 버퍼 메모리 및 상기 모니터를 제어하기 위한 제어 유닛을 포함한다. 상기 제어 유닛은 상기 테스트 커맨드에 에러가 있거나 상기 가상 테스트 결과에 에러가 있는 경우, 또는 상기 프로버 소프트웨어의 운용 프로그램에 에러가 있는 경우에, 상기 모니터를 제어함으로 에러를 외부로 알린다.
본 발명에 따른 반도체 테스트 방법은 프로버 없이 가상 테스트 동작을 수행한다. 상기 반도체 테스트 방법은 테스터에 의해 테스트 신호가 발생하는 단계; 가상 프로버 소프트웨어가 인에이블 상태인지를 판단하는 단계; 상기 가상 프로버 소프트웨어가 인에이블 상태인 경우에, 상기 테스트 신호에 응답하여 상기 가상 프로버 소프트웨어를 통해 가상 테스트 동작을 수행하는 단계; 및 가상 테스트 결과를 상기 테스터로 제공하는 단계를 포함한다.
실시예로서, 상기 가상 프로버 소프트웨어가 디스에이블 상태인 경우에는 프로버를 통해 웨이퍼 테스트 동작을 수행한다.
다른 실시예로서, 상기 가상 테스트 동작을 수행하는 단계는 상기 테스트 신호의 입력을 확인하는 단계; 상기 테스트 신호를 분석하여, 에러 여부를 확인하는 단계; 및 에러가 없는 경우에, 상기 가상 테스트 동작을 실행하는 단계를 포함한다. 여기에서, 에러가 확인된 경우에는 에러를 외부로 알리는 단계를 더 포함한다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 바람직한 실시예를 첨부한 도면을 참조하여 설명하기로 한다.
도 2는 본 발명의 실시예에 따른 반도체 테스트 시스템을 보여주는 블록도이다. 도 2를 참조하면, 반도체 테스트 시스템(100)은 테스터(110), 프로버(120), 그리고 에뮬레이터(130)를 포함한다. 본 발명에 따른 반도체 테스트 시스템(100)에 의하면, 테스터(110)는 프로버(120)가 없다 하더라도, 프로버(120)에 연결된 것과 마찬가지로 동작할 수 있다.
테스터(110)는 웨이퍼(도시되지 않음) 상에 형성된 반도체 칩에 전기적 신호를 인가하여 칩의 전기적 특성을 검사한다. 프로버(120)는 웨이퍼 운반 장치로서, 웨이퍼를 척(도시되지 않음) 위의 적당한 위치에 올려놓는다. 일반적으로, 테스터(110)의 전기적 신호는 프로버(120)의 웨이퍼로 전달되고, 테스터(110)는 프로버(120)로부터의 테스트 결과를 판독하여 웨이퍼 상에 전기적 결함이 있는지 여부를 검사한다.
테스터(110)가 프로버(120)를 구동하고, 웨이퍼의 결함을 검사하기 위해서는 실제로 프로버(120)에 연결되어야 한다. 즉, 테스터(110)는 프로버 없이는 아무런 데이터를 읽을 수 없기 때문에 정상적인 테스트 동작을 수행할 수 없게 된다. 그러나 본 발명에 따른 반도체 테스트 시스템(100)은 에뮬레이터(130)를 구비하여, 프로버 없이도 프로버가 있는 것과 마찬가지로 가상 테스트 동작을 수행할 수 있다.
계속해서 도 2를 참조하면, 에뮬레이터(130)는 테스터(110)와 인터페이스를 위한 제 1 인터페이스부(131), 프로버(120)와 인터페이스를 위한 제 2 인터페이스부(132)를 포함한다. 여기에서, 제 2 인터페이스부(132)는 범용 인터페이스 버스(General Purpose Interface Bus; GPIB) 또는 RS232 등과 같은 통신 방식을 사용한다. 에뮬레이터(130)는 테스트 소프트웨어(210), 가상 프로버 소프트웨어(210), 버퍼 메모리(230), 그리고 모니터(240)를 더 포함한다.
테스트 소프트웨어(210)는 테스터(110)의 운용(O/S) 소프트웨어이다. 테스트 소프트웨어(210)는 제 1 인터페이스부(131)를 통해 테스터(110)로부터 전기적 신호를 입력받는다. 테스트 소프트웨어(210)는 테스터(110)의 전기적 신호로부터 테스 트 커맨드를 생성한다. 테스트 커맨드는 제 2 인터페이스부(132)를 통해 프로버(120)로 제공되거나, 가상 프로버 소프트웨어(220)로 제공된다.
예로서, 테스트 소프트웨어(210)는 가상 프로버 소프트웨어(220)가 인에이블 상태에 있는 경우에는 가상 프로버 소프트웨어(220)로 테스트 커맨드를 제공한다. 이 경우에는 가상 테스트(virtual test) 동작이 수행된다. 그러나 가상 프로버 소프트웨어(220)가 디스에이블 상태에 있는 경우에는 프로버(120)로 테스트 커맨드를 제공한다. 이 경우에는 실제 테스트(real test) 동작이 수행된다.
가상 프로버 소프트웨어(220)는 테스트 소프트웨어(210)와 이더넷(Ethernet) 을 통해 연결된다. 그러나 이더넷 이외에, 세마포어, 로컬 에어리어 네트워크(Local Area Network), 및 메시지 큐(Message queue) 등을 통해서도 연결될 수 있다.
가상 프로버 소프트웨어(220)는 가상 테스트 동작 시에, 테스트 소프트웨어(210)로부터 테스트 커맨드를 입력받는다. 가상 프로버 소프트웨어(220)는 테스트 커맨드에 응답하여 가상 테스트 동작을 수행한다. 가상 테스트 결과는 다시 테스트 소프트웨어(210)에 전달된다. 가상 프로버 소프트웨어(220)는 실제 프로버(120)가 동작하는 것처럼 에뮬레이션한다. 가상 프로버 소프트웨어(220)는 실제 프로버(120)에서 나오는 데이터와 동일한 데이터를 가상으로 만들어 테스트 소프트웨어(210)로 보낸다.
테스터(110)는 데이터로 장치를 판단하기 때문에, 실제 프로버(120)로부터 출력된 실제 테스트 결과인지, 아니면 에뮬레이터(130)로부터 출력된 가상 테스트 결과인지를 구분하지 못한다. 에뮬레이터(130)의 버퍼 메모리(230)에는 테스터(110)의 여러 테스트 신호에 상응하는 복수의 명령어와 그 처리 결과가 저장되어 있기 때문에, 에뮬레이터(130)는 실제 프로버(120)를 에뮬레이션할 수 있다.
도 3은 도 2에 도시된 가상 프로버 소프트웨어의 동작을 설명하기 위한 블록도이다. 도 3을 참조하면, 가상 프로버 소프트웨어(220)는 입출력 유닛(221), 프로세스 유닛(222), 그리고 제어 유닛(223)을 포함한다.
프로세서 유닛(221)은 입출력 유닛(221)을 통해 들어온 테스트 커맨드를 분석한다. 즉, 프로세서 유닛(221)은 입출력 유닛(221)으로부터 새로운 테스트 커맨드가 입력되었는지, 입력된 테스트 커맨드가 미리 정해진 형식에 맞는지 등을 판단한다. 그리고 프로세서 유닛(221)은 가상 테스트 결과를 입출력 유닛(221)으로 전달한다.
제어 유닛(222)은 프로세서 유닛(221)의 처리 결과에 따라 버퍼 메모리(230) 또는 모니터(240)를 제어한다. 제어 유닛(222)은 입력된 테스트 커맨드에 에러가 있거나, 가상 테스트 결과에 에러가 발생한 경우에는 모니터(240)를 통해 에러 상황을 외부에 알린다. 도 2 및 3에서는 모니터(240)가 도시되어 있지만, 그 외에도 알람, 프린터 등 다른 수단을 통해 에러 상황을 외부에 알릴 수 있음은 자명하다. 한편, 버퍼 메모리(230)에는 다양한 테스트 커맨드들, 각각의 테스트 커맨드에 따른 가상 테스트 처리 결과, 및 예상되는 에러 상황 등이 저장되어 있다.
도 4는 도 2에 도시된 반도체 테스트 시스템의 동작을 설명하기 위한 순서도이다. 도 4를 참조하면, 반도체 테스트 시스템의 테스트 방법은 실제 프로버 테스 트 동작(S200)과 가상 프로버 테스트 동작(S300)으로 구분된다.
먼저, 테스트 소프트웨어(도 2 참조, 210)의 동작이 설명된다. S110 단계에서, 테스트 소프트웨어(210)는 테스터(도 2 참조, 110)로부터 테스트 신호를 입력받는다. S120 단계에서, 테스트 소프트웨어(210)는 테스트 신호에 응답하여 테스트 커맨드를 발생한다. S130 단계에서는 가상 프로버 소프트웨어(도 2 참조, 220)가 인에이블 상태에 있는지를 판단한다.
만약, 가상 프로버 소프트웨어(220)가 인에이블 되어 있지 않으면(No), 실제 프로버(도 2 참조, 120)에 테스트 커맨드를 인가한다. 이 경우에는 실제 프로버 테스트 동작이 수행된다(S200). 그러나 가상 프로버 소프트 웨어(220)가 인에이블 되어 있으면(Yes), 가상 프로버 소프트웨어(220)에 테스트 커맨드가 인가된다. 이 경우에는 가상 프로버 테스트 동작이 수행된다(S300).
다음으로, 가상 프로버 소프트웨어(220)의 동작이 설명된다. S310 단계에서, 가상 프로버 소프트웨어(220)는 테스트 소프트웨어(210)로부터 테스트 커맨드가 입력되었는지를 판단한다. S310 단계는 테스트 커맨드가 입력될 때까지 계속해서 반복되며, 테스트 커맨드가 입력될 때 다음 단계(S320)가 진행된다.
S320 단계에서, 가상 프로버 소프트웨어(220)의 프로세스 유닛(도 3 참조, 222)은 테스트 커맨드를 분석한다. 프로세스 유닛(222)은 버퍼 메모리(도 3 참조, 230)에 저장된 테스트 커맨드와 새롭게 입력된 테스트 커맨드를 비교함으로, 테스트 커맨드 자체에 에러가 있는지를 확인한다.
또한, 프로세스 유닛(222)은 테스트 커맨드에 응답하여, 버퍼 메모리(230)에 저장된 테스트 결과를 찾아낸다. 프로세스 유닛(222)은 가상 테스트 결과에 에러가 있는지를 확인한다. 이는 도 6을 참조하여 상세히 설명된다. 한편, S320 단계에서는 가상 프로버 소프트웨어(220)의 운용(O/S) 프로그램에 에러가 있는지 여부도 확인한다. 이는 도 5를 참조하여 상세히 설명된다.
S330 단계에서, 가상 프로버 소프트웨어(220)는 S320 단계의 에러를 판단한다. 만약, S320 단계에서 에러가 발생한 경우에(Yes), 제어 유닛(도 3 참조, 223)은 모니터(240)로 에러 메시지를 보낸다. 모니터(240)는 에러 메시지에 응답하여 외부에 에러 상황을 알린다. 그러나 에러가 발생하지 않은 경우에(No), 프로세스 유닛(222)은 가상 프로버 테스트 동작을 수행하고, 가상 테스트 결과를 테스트 소프트웨어(210)로 보낸다.
S140 단계에서, 테스트 소프트웨어(210)는 실제 프로버(120)로부터 제공된 실제 테스트 결과 또는 가상 프로버 소프트웨어(220)로부터 제공된 가상 테스트 결과를 테스터(110)로 보낸다.
도 5는 도 4의 S320 단계에서, 가상 프로버 소프트웨어의 O/S 프로그램에 에러가 있는지 여부를 확인하는 동작을 설명하기 위한 순서도이다. S410 단계에서, 테스터와 프로버를 운용하는 방식, 사용하는 커맨드, 그리고 에러(Error) 상황 등의 여러 조건에 따른 변수들을 버퍼 메모리에 저장한다. S420 단계에서, 프로버와 동일한 데이터 처리를 하는 가상 프로버 소프트웨어의 운용 프로그램을 디버깅한다. S430 단계에서, 디버그된 가상 프로버 소프트웨어의 운용 프로그램을 동작한다. S440 단계에서, 디버그된 가상 프로버 소프트웨어의 운용 프로그램의 적합성을 확인한다.
도 6은 도 4의 S320 단계에서, 가상 테스트 결과에 에러가 있는지 여부를 확인하는 동작을 설명하기 위한 순서도이다. S510 단계에서, 프로버의 커맨드 및 그것의 처리 방법, 처리 결과를 조사한다. S520 단계에서, S510 단계의 프로버 조거 결과를 버퍼 메모리에 저장한다. S530 단계에서, 가상 테스트 결과의 적합성을 확인한다.
종래 기술에 따른 반도체 테스트 시스템은 테스터를 구동하기 위해서는 실제 프로버가 설치되어 있어야 한다. 그리고 실제 프로버 내에서 웨이퍼를 로딩하여야 한다. 따라서 종래에는 테스터를 개발하거나 테스트 프로그램을 개발하는 경우에, 프로버도 함께 셋업 해야 하는 문제점이 있다. 그러나 본 발명에 따른 반도체 테스트 시스템은 프로버가 없는 경우에도 프로버가 설치되어 있는 것과 마찬가지로 가상 테스트 결과를 출력한다. 따라서 본 발명에 의하면, 테스터 또는 테스트 프로그램 개발 시에 실제 프로버를 셋업 하고, 테스터에 연결해야 하는 불편을 해소할 수 있다.
본문에 개시되어 있는 본 발명의 실시예들에 대해서, 특정한 구조적 내지 기능적 설명들은 단지 본 발명의 실시예를 설명하기 위한 목적으로 예시된 것으로, 본 발명의 실시예들은 다양한 형태로 실시될 수 있으며 본문에 설명된 실시예들에 한정되는 것으로 해석되어서는 아니 된다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는바, 특정 실시예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다." 또는 "가지다" 등의 용어는 설시된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미가 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
한편, 어떤 실시예가 달리 구현 가능한 경우에 특정 블록 내에 명기된 기능 또는 동작이 순서도에 명기된 순서와 다르게 일어날 수도 있다. 예를 들어, 연속하는 두 블록이 실제로는 실질적으로 동시에 수행될 수도 있고, 관련된 기능 또는 동작에 따라서는 상기 블록들이 거꾸로 수행될 수도 있다.
본 발명에 따른 반도체 테스트 시스템은 프로버가 없는 경우에도 프로버가 설치되어 있는 것과 동일한 테스트 결과를 출력한다. 따라서 본 발명에 의하면, 테스터 또는 테스트 프로그램 개발 시에 실제 프로버를 셋업 해야 하는 불편을 해소할 수 있다.

Claims (21)

  1. 가상 테스트 동작을 수행하는 반도체 테스트 시스템에 있어서:
    테스트 신호를 제공하는 테스터; 및
    상기 테스트 신호에 응답하여 테스트 결과를 상기 테스터로 제공하기 위한 에뮬레이터를 포함하되,
    상기 에뮬레이터는
    상기 테스트 신호를 입력받고 테스트 커맨드를 발생하기 위한 테스트 소프트웨어; 및
    상기 테스트 커맨드를 입력받고, 상기 가상 테스트 결과를 상기 테스터로 제공하기 위한 가상 프로버 소프트웨어를 포함하고,
    상기 가상 프로버 소프트웨어는
    상기 가상 테스트 동작 시에 상기 테스트 커맨드를 입력받고, 가상 테스트 결과를 출력하기 위한 입출력 유닛; 및
    상기 테스트 커맨드에 응답하여 상기 가상 테스트 동작을 수행하는 프로세스 유닛을 포함하는 반도체 테스트 시스템.
  2. 제1항에 있어서,
    상기 에뮬레이터는 상기 가상 테스트 결과 및 상기 가상 프로버 소프트웨어가 상기 가상 테스트 동작의 에러를 판별하기 위한 에러 조건을 저장하기 위한 버퍼 메모리를 더 포함하는 반도체 테스트 시스템.
  3. 제2항에 있어서,
    상기 테스트 소프트웨어 및 상기 가상 프로버 소프트웨어는 이더넷으로 통신하는 반도체 테스트 시스템.
  4. 제2항에 있어서,
    상기 에뮬레이터는 상기 가상 테스트 동작 시에 발생한 에러를 외부로 알리기 위한 모니터를 더 포함하는 반도체 테스트 시스템.
  5. 제4항에 있어서,
    상기 가상 프로버 소프트웨어는 상기 가상 테스트 동작 시에, 상기 버퍼 메모리 및 상기 모니터를 제어하기 위한 제어 유닛을 더 포함하는 반도체 테스트 시스템.
  6. 제5항에 있어서,
    상기 제어 유닛은 상기 테스트 커맨드에 에러가 있거나, 상기 가상 테스트 결과에 에러가 있는 경우에, 상기 모니터를 제어함으로 에러를 외부로 알리는 반도체 테스트 시스템.
  7. 제5항에 있어서,
    상기 제어 유닛은 상기 가상 프로버 소프트웨어의 운용 프로그램에 에러가 있는 경우에, 상기 모니터를 제어함으로 에러를 외부로 알리는 반도체 테스트 시스템.
  8. 테스트 신호를 제공하는 테스터;
    웨이퍼 테스트 동작을 수행하는 프로버; 및
    가상 프로버 소프트웨어를 통해 가상 테스트 동작을 수행하는 에뮬레이터를 포함하되,
    상기 에뮬레이터는
    상기 테스트 신호를 입력받고 테스트 커맨드를 발생하기 위한 테스트 소프트웨어; 및
    상기 테스트 커맨드를 입력받고, 가상 테스트 결과를 상기 테스터로 제공하기 위한 가상 프로버 소프트웨어를 포함하고,
    상기 가상 프로버 소프트웨어는
    상기 테스트 커맨드를 입력받고, 상기 가상 테스트 결과를 출력하기 위한 입출력 유닛; 및
    상기 테스트 커맨드에 응답하여 상기 가상 테스트 동작을 수행하는 프로세스 유닛을 포함하고,
    상기 테스트 소프트웨어는 상기 테스트 커맨드를 상기 프로버 또는 상기 가상 프로버 소프트웨어로 선택적으로 제공하는 반도체 테스트 시스템.
  9. 제 8 항에 있어서,
    상기 에뮬레이터는 상기 테스트 커맨드에 대응하는 가상 테스트 결과 및 에러 조건을 저장하기 위한 버퍼 메모리를 더 포함하는 반도체 테스트 시스템.
  10. 제9항에 있어서
    상기 가상 프로버 소프트웨어가 인에이블된 경우에, 상기 테스트 소프트웨어는 상기 테스트 커맨드를 상기 가상 프로버 소프트웨어로 제공하는 반도체 테스트 시스템.
  11. 제9항에 있어서,
    상기 프로버는 범용 인터페이스 버스(GPIB)를 통해 상기 에뮬레이터와 통신하는 반도체 테스트 시스템.
  12. 제9항에 있어서,
    상기 프로버는 RS232를 통해 상기 에뮬레이터와 통신하는 반도체 테스트 시스템.
  13. 제9항에 있어서,
    상기 테스트 소프트웨어 및 상기 가상 프로버 소프트웨어는 이더넷으로 통신하는 반도체 테스트 시스템.
  14. 제9항에 있어서,
    상기 에뮬레이터는 상기 가상 테스트 동작 시에 발생한 에러를 외부로 알리기 위한 모니터를 더 포함하는 반도체 테스트 시스템.
  15. 제14항에 있어서,
    상기 가상 프로버 소프트웨어는 상기 가상 테스트 동작 시에, 상기 버퍼 메모리 및 상기 모니터를 제어하기 위한 제어 유닛을 더 포함하는 반도체 테스트 시스템.
  16. 제15항에 있어서,
    상기 제어 유닛은 상기 테스트 커맨드에 에러가 있거나, 상기 가상 테스트 결과에 에러가 있는 경우에, 상기 모니터를 제어함으로 에러를 외부로 알리는 반도체 테스트 시스템.
  17. 제15항에 있어서,
    상기 제어 유닛은 상기 가상 프로버 소프트웨어의 운용 프로그램에 에러가 있는 경우에, 상기 모니터를 제어함으로 에러를 외부로 알리는 반도체 테스트 시스 템.
  18. 가상 테스트 동작을 수행하는 반도체 테스트 방법에 있어서:
    테스터에 의해 테스트 신호가 발생하는 단계;
    가상 프로버 소프트웨어가 인에이블 상태인지를 판단하는 단계;
    상기 가상 프로버 소프트웨어가 인에이블 상태인 경우에, 상기 테스트 신호에 응답하여 상기 가상 프로버 소프트웨어를 통해 가상 테스트 동작을 수행하는 단계; 및
    가상 테스트 결과를 상기 테스터로 제공하는 단계를 포함하되,
    상기 가상 프로버 소프트웨어는
    상기 테스트 신호를 입력받고, 상기 가상 테스트 결과를 출력하기 위한 입출력 유닛; 및
    상기 테스트 신호에 응답하여 가상 테스트 동작을 수행하는 프로세스 유닛을 포함하는 반도체 테스트 방법.
  19. 제18항에 있어서,
    상기 가상 프로버 소프트웨어가 디스에이블 상태인 경우에는 프로버를 통해 웨이퍼 테스트 동작을 수행하는 반도체 테스트 방법.
  20. 제18항에 있어서,
    상기 가상 테스트 동작을 수행하는 단계는
    상기 테스트 신호의 입력을 확인하는 단계;
    상기 테스트 신호를 분석하여, 에러 여부를 확인하는 단계; 및
    에러가 없는 경우에, 상기 가상 테스트 동작을 실행하는 단계를 포함하는 반도체 테스트 방법.
  21. 제20항에 있어서,
    에러가 확인된 경우에, 에러를 외부로 알리는 단계를 더 포함하는 반도체 테스트 방법.
KR1020060055560A 2006-06-20 2006-06-20 가상 테스트가 가능한 반도체 테스트 시스템 및 그것의반도체 테스트 방법 KR100809598B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020060055560A KR100809598B1 (ko) 2006-06-20 2006-06-20 가상 테스트가 가능한 반도체 테스트 시스템 및 그것의반도체 테스트 방법
US11/756,860 US20080068036A1 (en) 2006-06-20 2007-06-01 Semiconductor test system capable of virtual test and semiconductor test method thereof
JP2007161518A JP2008004940A (ja) 2006-06-20 2007-06-19 仮想テストが可能な半導体テストシステム及びその半導体テスト方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060055560A KR100809598B1 (ko) 2006-06-20 2006-06-20 가상 테스트가 가능한 반도체 테스트 시스템 및 그것의반도체 테스트 방법

Publications (2)

Publication Number Publication Date
KR20070120806A KR20070120806A (ko) 2007-12-26
KR100809598B1 true KR100809598B1 (ko) 2008-03-04

Family

ID=39009028

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060055560A KR100809598B1 (ko) 2006-06-20 2006-06-20 가상 테스트가 가능한 반도체 테스트 시스템 및 그것의반도체 테스트 방법

Country Status (3)

Country Link
US (1) US20080068036A1 (ko)
JP (1) JP2008004940A (ko)
KR (1) KR100809598B1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8126255B2 (en) * 2007-09-20 2012-02-28 Kla-Tencor Corp. Systems and methods for creating persistent data for a wafer and for using persistent data for inspection-related functions
US9222895B2 (en) * 2013-02-25 2015-12-29 Kla-Tencor Corp. Generalized virtual inspector
US9816939B2 (en) 2014-07-22 2017-11-14 Kla-Tencor Corp. Virtual inspection systems with multiple modes
JP6832654B2 (ja) * 2016-09-09 2021-02-24 東京エレクトロン株式会社 検査システムの調整方法およびそれに用いる補助エレメント

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030082135A (ko) * 2002-04-16 2003-10-22 삼성전자주식회사 반도체 소자의 테스트 프로그램 에뮬레이터 및 에뮬레이션방법
JP2004260188A (ja) 2004-02-27 2004-09-16 Renesas Technology Corp 半導体集積回路装置の製造方法
KR20060025033A (ko) * 2004-09-15 2006-03-20 주식회사 미라콤아이앤씨 자동화 제어 프로그램을 이용한 테스트 방법 및 시스템

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4878179A (en) * 1987-11-12 1989-10-31 Rockwell International Corporation Interactive diagnostic methodology and apparatus for microelectronic devices
CN1045655A (zh) * 1988-11-23 1990-09-26 约翰弗兰克制造公司 ***自动诊断的内核测试接口和方法
US5951704A (en) * 1997-02-19 1999-09-14 Advantest Corp. Test system emulator
US20050024057A1 (en) * 2003-06-20 2005-02-03 Romain Desplats Methods of using measured time resolved photon emission data and simulated time resolved photon emission data for fault localization
EP1521093B1 (en) * 2003-09-30 2006-01-11 Infineon Technologies AG Long running test method for a circuit design analysis

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030082135A (ko) * 2002-04-16 2003-10-22 삼성전자주식회사 반도체 소자의 테스트 프로그램 에뮬레이터 및 에뮬레이션방법
JP2004260188A (ja) 2004-02-27 2004-09-16 Renesas Technology Corp 半導体集積回路装置の製造方法
KR20060025033A (ko) * 2004-09-15 2006-03-20 주식회사 미라콤아이앤씨 자동화 제어 프로그램을 이용한 테스트 방법 및 시스템

Also Published As

Publication number Publication date
JP2008004940A (ja) 2008-01-10
US20080068036A1 (en) 2008-03-20
KR20070120806A (ko) 2007-12-26

Similar Documents

Publication Publication Date Title
KR100932562B1 (ko) 집적 회로 및 이의 테스트 방법
US7017081B2 (en) Methods and systems for remotely controlling a test access port of a target device
US20060242499A1 (en) Remote integrated circuit testing method and apparatus
US5633812A (en) Fault simulation of testing for board circuit failures
JP2010146592A (ja) テストプログラムデバッグ装置、半導体試験装置、テストプログラムデバッグ方法、及び試験方法
KR100809598B1 (ko) 가상 테스트가 가능한 반도체 테스트 시스템 및 그것의반도체 테스트 방법
CN106908711A (zh) 一种应用于ic测试的高低温测试装置
JP4959941B2 (ja) ソフトウェアの双方向プロービング
JP2011248597A (ja) テスタシミュレーション装置、テスタシミュレーションプログラムおよびテスタシミュレーション方法
US8131531B2 (en) System and method for simulating a semiconductor wafer prober and a class memory test handler
JP2003330747A (ja) 半導体素子のテストプログラムエミュレータ及びエミュレーション法並びに運用法
US20020184588A1 (en) Method and apparatus for the real time Manipulation of a test vector to access the microprocessor state machine information using the integrated debug trigger
CN106908712A (zh) 一种应用于ic测试的高低温测试方法
JP4522352B2 (ja) 回路検査方法及び回路検査システム
US9791506B1 (en) Cross-platform device testing through low level drivers
CN107562617B (zh) 一种基于nc***中的模块验证***
RU2392657C2 (ru) Автоматизированное устройство для тестирования микропроцессорных систем
KR20080102827A (ko) 모니터 번인 시스템
JP2007206074A (ja) テスト結果ストリーム中の混合モードコンテンツの処理
JPH10275094A (ja) プログラム評価システム
Anderson Test application program interface for instrumentation
JPS6078362A (ja) 自動試験装置の機能チエツク方式
JP2010032228A (ja) 測定システム
KR20080024735A (ko) 웨이퍼 번인 시스템의 ｄｃ 아웃 릴레이의 자가 진단 장치
JP2679153B2 (ja) 障害処理機能試験方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120131

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee