JP2003051665A - 電子部品の実装方法 - Google Patents
電子部品の実装方法Info
- Publication number
- JP2003051665A JP2003051665A JP2001331282A JP2001331282A JP2003051665A JP 2003051665 A JP2003051665 A JP 2003051665A JP 2001331282 A JP2001331282 A JP 2001331282A JP 2001331282 A JP2001331282 A JP 2001331282A JP 2003051665 A JP2003051665 A JP 2003051665A
- Authority
- JP
- Japan
- Prior art keywords
- electronic component
- plating
- electrode
- wiring board
- mounting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/8119—Arrangement of the bump connectors prior to mounting
- H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Manufacturing Of Printed Wiring (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】電子部品のプリント配線板への接合強度を高
め、電子部品のプリント配線板の上方向への引張強度を
向上させることにある。 【解決手段】プリント基板の基板１の電極２の表面に、
粗面化処理を施すことにより、好ましくは、表面粗さＲ
ａ０．０６〜１０μｍの粗面を形成する。これにより電
子部品の実装後の引張強度を上昇させる。具体的には高
イオン濃度あるいは高電流密度の銅メッキもしくはニッ
ケルメッキを施して電極２の表面に上記の粗さの粗面を
形成することが好ましい。
め、電子部品のプリント配線板の上方向への引張強度を
向上させることにある。 【解決手段】プリント基板の基板１の電極２の表面に、
粗面化処理を施すことにより、好ましくは、表面粗さＲ
ａ０．０６〜１０μｍの粗面を形成する。これにより電
子部品の実装後の引張強度を上昇させる。具体的には高
イオン濃度あるいは高電流密度の銅メッキもしくはニッ
ケルメッキを施して電極２の表面に上記の粗さの粗面を
形成することが好ましい。
Description
【０００１】
【発明が属する技術分野】本発明は、プリント配線板の
電極と電子部品との接合強度を向上させた電子部品の実
装方法と、これに用いられるプリント配線板に関するも
のである。
電極と電子部品との接合強度を向上させた電子部品の実
装方法と、これに用いられるプリント配線板に関するも
のである。
【０００２】
【従来の技術】従来、プリント配線板の電極に電子部品
を実装する場合、以下に示すような方法で行っていた。
例えば、ハンダ付けを用いたワイヤボンディング方法が
挙げられるが、近年、半導体装置のパッケージの小型化
と接続端子数の増加により、接続端子の間隔が狭くな
り、従来のハンダ付け技術で対処することが次第に困難
になってきた。
を実装する場合、以下に示すような方法で行っていた。
例えば、ハンダ付けを用いたワイヤボンディング方法が
挙げられるが、近年、半導体装置のパッケージの小型化
と接続端子数の増加により、接続端子の間隔が狭くな
り、従来のハンダ付け技術で対処することが次第に困難
になってきた。
【０００３】そこで、最近では集積回路チップ等の半導
体装置を回路基板の入出力端子電極上に直接実装するこ
とにより、実装面積を小型化して効率的使用を図ろうと
する方法が提案されてきた。
体装置を回路基板の入出力端子電極上に直接実装するこ
とにより、実装面積を小型化して効率的使用を図ろうと
する方法が提案されてきた。
【０００４】なかでも、半導体装置を回路基板にフェイ
スダウン状態でフリップチップ実装する方法は、半導体
装置と回路基板との電気的接続が一括してできること、
および接続後の機械的強度が高いことから有用な方法で
あるとされている。
スダウン状態でフリップチップ実装する方法は、半導体
装置と回路基板との電気的接続が一括してできること、
および接続後の機械的強度が高いことから有用な方法で
あるとされている。
【０００５】図２は、従来の半導体装置等の電子部品の
実装状態を示す概略断面図である。図２に示すように、
プリント配線板１上に電子部品５を実装する場合には、
まずプリント配線板１の電極２をニッケル／金メッキ等
で表面処理する。次に、半導体装置等の電子部品５の電
極部に、金、銅、またはハンダからなるバンプ４を形成
し、さらに、電極２とバンプ４とを接合するための低融
点のハンダをバンプ４の上に融着させる。
実装状態を示す概略断面図である。図２に示すように、
プリント配線板１上に電子部品５を実装する場合には、
まずプリント配線板１の電極２をニッケル／金メッキ等
で表面処理する。次に、半導体装置等の電子部品５の電
極部に、金、銅、またはハンダからなるバンプ４を形成
し、さらに、電極２とバンプ４とを接合するための低融
点のハンダをバンプ４の上に融着させる。
【０００６】次に、電子部品５を、図２に示すようにフ
ェイスダウン状態で、バンプ４が電極２上に当接するよ
うに位置合わせを行い、プリント配線板１上に載置す
る。その後、低融点のハンダを加熱して低融点のハンダ
からなる接合部３を溶かすことにより、バンプ４をプリ
ント配線板1の電極２に融着させる。
ェイスダウン状態で、バンプ４が電極２上に当接するよ
うに位置合わせを行い、プリント配線板１上に載置す
る。その後、低融点のハンダを加熱して低融点のハンダ
からなる接合部３を溶かすことにより、バンプ４をプリ
ント配線板1の電極２に融着させる。
【０００７】また、最近では、導電性接着剤を介してバ
ンプ４をプリント配線板１の電極２に接続するような実
装方法も提案されている。このような実装方法において
は、電子部品５上のバンプ４に導電性接着剤を転写して
から、プリント配線板１の電極２にバンプ４が当接する
ように位置合わせをし、導電性接着剤からなる接合部３
を硬化させて、電子部品５をプリント配線板１上に実装
する。
ンプ４をプリント配線板１の電極２に接続するような実
装方法も提案されている。このような実装方法において
は、電子部品５上のバンプ４に導電性接着剤を転写して
から、プリント配線板１の電極２にバンプ４が当接する
ように位置合わせをし、導電性接着剤からなる接合部３
を硬化させて、電子部品５をプリント配線板１上に実装
する。
【０００８】以上のような従来の電子部品の実装方法で
は、ハンダまたは導電性接着剤とプリント配線板の電極
の間の剪断強度をある程度は確保できるものの、電極表
面が平滑なため、プリント配線板１の上方向への引張強
度が低く、結果的に電子部品のプリント配線板への接合
強度が弱いと言う欠点があった。
は、ハンダまたは導電性接着剤とプリント配線板の電極
の間の剪断強度をある程度は確保できるものの、電極表
面が平滑なため、プリント配線板１の上方向への引張強
度が低く、結果的に電子部品のプリント配線板への接合
強度が弱いと言う欠点があった。
【０００９】
【発明が解決しようとする課題】よって、本発明におけ
る課題は、電子部品のプリント配線板の電極に対する接
合強度を高め、電子部品のプリント配線板の上方向への
引張強度を向上させることにある。
る課題は、電子部品のプリント配線板の電極に対する接
合強度を高め、電子部品のプリント配線板の上方向への
引張強度を向上させることにある。
【００１０】
【課題を解決するための手段】かかる課題を解決するた
めに、請求項１にかかる発明は、プリント配線板の電極
に粗面化処理を施し、次いでこの電極に対して電子部品
を実装する電子部品の実装方法である。請求項２にかか
る発明は、粗面化処理が施された電極の表面粗さＲａ
が、０．０６〜１０μｍである請求項１に記載の電子部
品の実装方法である。
めに、請求項１にかかる発明は、プリント配線板の電極
に粗面化処理を施し、次いでこの電極に対して電子部品
を実装する電子部品の実装方法である。請求項２にかか
る発明は、粗面化処理が施された電極の表面粗さＲａ
が、０．０６〜１０μｍである請求項１に記載の電子部
品の実装方法である。
【００１１】請求項３にかかる発明は、粗面化処理が、
銅メッキまたはニッケルメッキを施すものである請求項
１に記載の電子部品の実装方法である。請求項４にかか
る発明は、銅メッキが、二価銅イオン濃度０．５〜１．
０ｍｏｌ／lの濃度で銅メッキを施すものでである請求
項３に記載の電子部品の実装方法である。
銅メッキまたはニッケルメッキを施すものである請求項
１に記載の電子部品の実装方法である。請求項４にかか
る発明は、銅メッキが、二価銅イオン濃度０．５〜１．
０ｍｏｌ／lの濃度で銅メッキを施すものでである請求
項３に記載の電子部品の実装方法である。
【００１２】請求項５にかかる発明は、銅メッキが、メ
ッキ電流密度２０〜５０Ａ／ｄｍ2の電流密度で銅メッ
キを施すものである請求項３に記載の電子部品の実装方
法である。請求項６にかかる発明は、ニッケルメッキ
が、二価ニッケルイオン濃度が１．８〜２．７ｍｏｌ／
ｌの濃度でニッケルメッキを施すものである請求項３に
記載の電子部品の実装方法である。
ッキ電流密度２０〜５０Ａ／ｄｍ2の電流密度で銅メッ
キを施すものである請求項３に記載の電子部品の実装方
法である。請求項６にかかる発明は、ニッケルメッキ
が、二価ニッケルイオン濃度が１．８〜２．７ｍｏｌ／
ｌの濃度でニッケルメッキを施すものである請求項３に
記載の電子部品の実装方法である。
【００１３】請求項７にかかる発明は、ニッケルメッキ
が、メッキ電流密度１５〜３０Ａ／ｄｍ2の電流密度で
ニッケルメッキを施すものである請求項３に記載の電子
部品の実装方法である。請求項８にかかる発明は、電極
の表面が粗面化処理されたプリント配線板である。
が、メッキ電流密度１５〜３０Ａ／ｄｍ2の電流密度で
ニッケルメッキを施すものである請求項３に記載の電子
部品の実装方法である。請求項８にかかる発明は、電極
の表面が粗面化処理されたプリント配線板である。
【００１４】請求項９にかかる発明は、粗面化処理が銅
メッキまたはニッケルメッキを施すものである請求項８
に記載のプリント配線板である。請求項１０にかかる発
明は、電極の表面粗さＲａが、０．０６〜１０μｍであ
る請求項８に記載のプリント配線板である。
メッキまたはニッケルメッキを施すものである請求項８
に記載のプリント配線板である。請求項１０にかかる発
明は、電極の表面粗さＲａが、０．０６〜１０μｍであ
る請求項８に記載のプリント配線板である。
【００１５】
【発明の実施の形態】以下、本発明をその実施形態に基
づいて、詳しく説明する。本発明は、プリント配線板の
電極表面に、以下に述べるような粗面化処理を施すこと
により、電子部品実装後の引張強度を上昇させるように
したものである。
づいて、詳しく説明する。本発明は、プリント配線板の
電極表面に、以下に述べるような粗面化処理を施すこと
により、電子部品実装後の引張強度を上昇させるように
したものである。
【００１６】図１は、本発明のプリント配線板の一例を
模式的に示すもので、図中符号１は、基板である。この
基板１の表面には電極２が形成されている。この電極２
は、平面形状が円形あるいは四角形であり、銅箔をエッ
チング処理し、その表面にニッケル／金メッキのメッキ
膜が形成されたものである。
模式的に示すもので、図中符号１は、基板である。この
基板１の表面には電極２が形成されている。この電極２
は、平面形状が円形あるいは四角形であり、銅箔をエッ
チング処理し、その表面にニッケル／金メッキのメッキ
膜が形成されたものである。
【００１７】そして、上記電極２は、その表面が粗面化
処理されて微小な凹凸が形成されている。この粗面化さ
れた電極２の表面の粗さは、ＪＩＳ規格による表面粗さ
Ｒａで、０．０６〜１０μｍとなっている。この表面粗
さＲａが０．０６μｍ未満では凹凸が不足し、接合強度
が高められず、１０μｍを越えると、粗面化が進みすぎ
て、逆に接合強度が低下する。
処理されて微小な凹凸が形成されている。この粗面化さ
れた電極２の表面の粗さは、ＪＩＳ規格による表面粗さ
Ｒａで、０．０６〜１０μｍとなっている。この表面粗
さＲａが０．０６μｍ未満では凹凸が不足し、接合強度
が高められず、１０μｍを越えると、粗面化が進みすぎ
て、逆に接合強度が低下する。
【００１８】上記粗面化処理としては、必要な表面粗さ
が確保できれば、特に限定されるものでなく、電解研
磨、サンドブラストなどの手段を採ることができる。本
発明では、この粗面化処理として、銅メッキまたはニッ
ケルメッキを行うことが好ましい。この理由は、電気抵
抗が増加しないこと、半田、導電性接着剤による接合に
より良好な引張強度が得られることなどである。
が確保できれば、特に限定されるものでなく、電解研
磨、サンドブラストなどの手段を採ることができる。本
発明では、この粗面化処理として、銅メッキまたはニッ
ケルメッキを行うことが好ましい。この理由は、電気抵
抗が増加しないこと、半田、導電性接着剤による接合に
より良好な引張強度が得られることなどである。
【００１９】また、銅メッキのなかでも、銅イオン濃度
が高濃度な銅メッキ浴による銅メッキが好適な表面粗さ
が得られる点で好ましい。具体的には、二価銅イオン濃
度が０．５〜１．０ｍｏｌ／lの濃度で銅メッキを施す
ことが好ましい。二価銅イオン濃度が０．５ｍｏｌ／ｌ
未満の濃度では、電子部品の接合後の引張強度が上昇し
ない。また、二価銅イオン濃度が１．０ｍｏｌ／ｌより
高すぎても、引張強度が上昇しない。ここで使用される
浴組成は、通常の高銅イオン濃度メッキ浴組成に倣うこ
とができる。
が高濃度な銅メッキ浴による銅メッキが好適な表面粗さ
が得られる点で好ましい。具体的には、二価銅イオン濃
度が０．５〜１．０ｍｏｌ／lの濃度で銅メッキを施す
ことが好ましい。二価銅イオン濃度が０．５ｍｏｌ／ｌ
未満の濃度では、電子部品の接合後の引張強度が上昇し
ない。また、二価銅イオン濃度が１．０ｍｏｌ／ｌより
高すぎても、引張強度が上昇しない。ここで使用される
浴組成は、通常の高銅イオン濃度メッキ浴組成に倣うこ
とができる。
【００２０】他の好適な表面粗さが得られる銅メッキと
して、高電流密度による銅メッキも好ましい。具体的に
は、メッキ電流密度が２０〜５０Ａ／ｄｍ2の電流密度
で銅メッキを施すことが好ましい。メッキ電流密度が２
０Ａ／ｄｍ2未満の電流密度では、引張強度が上昇しな
い。また、メッキ電流密度が５０Ａ／ｄｍ2より高くて
も、やはり引張強度が上昇しない。
して、高電流密度による銅メッキも好ましい。具体的に
は、メッキ電流密度が２０〜５０Ａ／ｄｍ2の電流密度
で銅メッキを施すことが好ましい。メッキ電流密度が２
０Ａ／ｄｍ2未満の電流密度では、引張強度が上昇しな
い。また、メッキ電流密度が５０Ａ／ｄｍ2より高くて
も、やはり引張強度が上昇しない。
【００２１】ここで使用される浴組成は、通常の高電流
密度銅メッキ浴組成に倣うことができる。これらの銅メ
ッキによって得られる銅メッキ膜の厚みは、大体０．１
〜１０μｍの範囲とされる。
密度銅メッキ浴組成に倣うことができる。これらの銅メ
ッキによって得られる銅メッキ膜の厚みは、大体０．１
〜１０μｍの範囲とされる。
【００２２】このような高イオン濃度銅メッキあるいは
高電流密度銅メッキを行うことで、電極のニッケル／金
メッキ面の上に微細な凹凸を有する銅メッキ膜が形成さ
れ、これによって粗面化処理がなされることになる。
高電流密度銅メッキを行うことで、電極のニッケル／金
メッキ面の上に微細な凹凸を有する銅メッキ膜が形成さ
れ、これによって粗面化処理がなされることになる。
【００２３】また、本発明では、上記粗面化処理の他の
手段として、ニッケルメッキを行ってもよい。このニッ
ケルメッキの中でも、ニッケルイオン濃度が高いメッキ
浴によるニッケルメッキが好適な表面粗さが得られる点
で好ましい。
手段として、ニッケルメッキを行ってもよい。このニッ
ケルメッキの中でも、ニッケルイオン濃度が高いメッキ
浴によるニッケルメッキが好適な表面粗さが得られる点
で好ましい。
【００２４】具体的には、二価ニッケルイオン濃度が
１．８〜２．７ｍｏｌ／lの濃度でニッケルメッキを施
すことが好ましい。二価ニッケルイオン濃度が１．８ｍ
ｏｌ／ｌ未満の濃度では、電子部品の接合後の引張強度
が上昇しない。また、二価ニッケルイオン濃度が２．７
ｍｏｌ／ｌより高すぎても、引張強度が上昇しない。こ
こで使用される浴組成は、通常の高ニッケルイオン濃度
メッキ浴組成に倣うことができる。
１．８〜２．７ｍｏｌ／lの濃度でニッケルメッキを施
すことが好ましい。二価ニッケルイオン濃度が１．８ｍ
ｏｌ／ｌ未満の濃度では、電子部品の接合後の引張強度
が上昇しない。また、二価ニッケルイオン濃度が２．７
ｍｏｌ／ｌより高すぎても、引張強度が上昇しない。こ
こで使用される浴組成は、通常の高ニッケルイオン濃度
メッキ浴組成に倣うことができる。
【００２５】他の好適な表面粗さが得られるニッケルメ
ッキとして、高電流密度によるニッケルメッキも好まし
い。具体的には、メッキ電流密度が１５〜３０Ａ／ｄｍ
2の電流密度で銅メッキを施すことが好ましい。メッキ
電流密度が１５Ａ／ｄｍ2未満の電流密度では、引張強
度が上昇しない。また、メッキ電流密度が３０Ａ／ｄｍ
2より高くても、やはり引張強度が上昇しない。
ッキとして、高電流密度によるニッケルメッキも好まし
い。具体的には、メッキ電流密度が１５〜３０Ａ／ｄｍ
2の電流密度で銅メッキを施すことが好ましい。メッキ
電流密度が１５Ａ／ｄｍ2未満の電流密度では、引張強
度が上昇しない。また、メッキ電流密度が３０Ａ／ｄｍ
2より高くても、やはり引張強度が上昇しない。
【００２６】ここで使用される浴組成は、通常の高電流
密度ニッケルメッキ浴組成に倣うことができる。これら
のニッケルメッキによって得られるニッケルメッキ膜の
厚みは、大体０．１〜１０μｍの範囲とされる。このニ
ッケルメッキによる粗面化によっても、プリント配線板
の電極の表面に適度の凹凸が形成される。
密度ニッケルメッキ浴組成に倣うことができる。これら
のニッケルメッキによって得られるニッケルメッキ膜の
厚みは、大体０．１〜１０μｍの範囲とされる。このニ
ッケルメッキによる粗面化によっても、プリント配線板
の電極の表面に適度の凹凸が形成される。
【００２７】そして、このようなプリント配線板の粗面
化処理された表面を持つ電極では、半田または導電性接
着剤による電子部品の実装に際して、溶融半田あるいは
液状導電性接着剤が電極表面の微細な凹部に入り込み、
これによるアンカー効果で、プリント配線板の上方への
引張強度が高いものとなり、電子部品の接合強度が高い
ものとなる。
化処理された表面を持つ電極では、半田または導電性接
着剤による電子部品の実装に際して、溶融半田あるいは
液状導電性接着剤が電極表面の微細な凹部に入り込み、
これによるアンカー効果で、プリント配線板の上方への
引張強度が高いものとなり、電子部品の接合強度が高い
ものとなる。
【００２８】以下、具体例を挙げて説明するが、本発明
は以下の具体例に限定されるものではない。 （実験例１）以下の方法で電子部品の実装を行い、その
引張強度を、図３に示すような方法で測定した。銅箔の
エッチングで得られた電極部２（サイズ：幅４０μｍ、
厚み１５μｍ）を表１、表２に示す条件で厚み１μｍの
銅メッキを施して粗面化処理を施した。
は以下の具体例に限定されるものではない。 （実験例１）以下の方法で電子部品の実装を行い、その
引張強度を、図３に示すような方法で測定した。銅箔の
エッチングで得られた電極部２（サイズ：幅４０μｍ、
厚み１５μｍ）を表１、表２に示す条件で厚み１μｍの
銅メッキを施して粗面化処理を施した。
【００２９】ついで、共晶ハンダ（材質：スズ−３７
鉛、融点１８３℃）をこの電極部２に融着させて接合部
３を形成し、高温ハンダ（材質：スズ−９０鉛、融点３
０２℃、液相線、２７５℃、固相線）からなるバンプ４
（サイズ：直径１００μｍ、厚み５０μｍ）を有する電
子部品５（シリコンチップ）を重ね、共晶ハンダからな
る接合部３を１９０℃に加熱してリフローさせて、シリ
コンチップ５を実装し、ついで図３に示すように基板１
の上方向に引張って引張強度を測定した。結果を表１、
表２に示す。
鉛、融点１８３℃）をこの電極部２に融着させて接合部
３を形成し、高温ハンダ（材質：スズ−９０鉛、融点３
０２℃、液相線、２７５℃、固相線）からなるバンプ４
（サイズ：直径１００μｍ、厚み５０μｍ）を有する電
子部品５（シリコンチップ）を重ね、共晶ハンダからな
る接合部３を１９０℃に加熱してリフローさせて、シリ
コンチップ５を実装し、ついで図３に示すように基板１
の上方向に引張って引張強度を測定した。結果を表１、
表２に示す。
【００３０】
【表１】
【００３１】
【表２】
【００３２】表１から、二価銅イオン濃度が０．５〜１
ｍｏｌ／ｌの濃度で銅メッキを施した場合は、引張強度
は１０Ｎ以上であるが、それ以外の濃度で銅メッキを施
した場合は、引張強度は１０Ｎ以下であることがわか
る。
ｍｏｌ／ｌの濃度で銅メッキを施した場合は、引張強度
は１０Ｎ以上であるが、それ以外の濃度で銅メッキを施
した場合は、引張強度は１０Ｎ以下であることがわか
る。
【００３３】表２から、メッキ電流密度が２０〜５０Ａ
／ｄｍ2の電流密度で銅メッキを施した場合は、引張強
度は１０Ｎ以上であるが、それ以外の電流密度で銅メッ
キを施した場合は、引張強度は１０Ｎ以下であることが
わかる。なお、基板１の電極２に粗面化処理をしない場
合は、引張強度は１０Ｎ以下であった。また、引張強度
が１０Ｎ以上であると電子部品の接合強度として十分で
あることがわかっている。
／ｄｍ2の電流密度で銅メッキを施した場合は、引張強
度は１０Ｎ以上であるが、それ以外の電流密度で銅メッ
キを施した場合は、引張強度は１０Ｎ以下であることが
わかる。なお、基板１の電極２に粗面化処理をしない場
合は、引張強度は１０Ｎ以下であった。また、引張強度
が１０Ｎ以上であると電子部品の接合強度として十分で
あることがわかっている。
【００３４】（実験例２）実験例１において、表３、表
４に示した条件で厚み１μｍのニッケルメッキを施して
粗面化処理を行った以外は、同様にしてシリコンチップ
５を実装し、引張強度を測定した。結果を表３、表４に
示す。
４に示した条件で厚み１μｍのニッケルメッキを施して
粗面化処理を行った以外は、同様にしてシリコンチップ
５を実装し、引張強度を測定した。結果を表３、表４に
示す。
【００３５】
【表３】
【００３６】
【表４】
【００３７】表３から、二価ニッケルイオン濃度が１．
８〜２．７ｍｏｌ／ｌの濃度でニッケルメッキを施した
場合は、引張強度は１０Ｎ以上であるが、それ以外の濃
度でニッケルメッキを施した場合は、引張強度は１０Ｎ
以下であることがわかる。
８〜２．７ｍｏｌ／ｌの濃度でニッケルメッキを施した
場合は、引張強度は１０Ｎ以上であるが、それ以外の濃
度でニッケルメッキを施した場合は、引張強度は１０Ｎ
以下であることがわかる。
【００３８】表４から、メッキ電流密度が１５〜３０Ａ
／ｄｍ2の電流密度でニッケルメッキを施した場合は、
引張強度は１０Ｎ以上であるが、それ以外の電流密度で
ニッケルメッキを施した場合は、引張強度は１０Ｎ以下
であることがわかる。
／ｄｍ2の電流密度でニッケルメッキを施した場合は、
引張強度は１０Ｎ以上であるが、それ以外の電流密度で
ニッケルメッキを施した場合は、引張強度は１０Ｎ以下
であることがわかる。
【００３９】また、表１ないし表４の結果からメッキ面
の表面粗さＲａが０．０６〜１０μｍの範囲では、シリ
コンチップの引っ張り強度が高く、銅メッキあるいはニ
ッケルメッキの好適なメッキ条件と合致していることも
わかる。
の表面粗さＲａが０．０６〜１０μｍの範囲では、シリ
コンチップの引っ張り強度が高く、銅メッキあるいはニ
ッケルメッキの好適なメッキ条件と合致していることも
わかる。
【００４０】
【発明の効果】以上説明したように、本発明の電子部品
の実装方法においては、電極に粗面化処理を施したプリ
ント配線板を用いるものであるので、電子部品実装後の
引張強度の高めることができる。また、電極の表面粗さ
Ｒａを０．０６〜１０μｍとしたものでは、より高い電
子部品の引張強度を得ることができる。
の実装方法においては、電極に粗面化処理を施したプリ
ント配線板を用いるものであるので、電子部品実装後の
引張強度の高めることができる。また、電極の表面粗さ
Ｒａを０．０６〜１０μｍとしたものでは、より高い電
子部品の引張強度を得ることができる。
【００４１】電極の具体的な粗面化処理方法として、銅
メッキまたはニッケルメッキを採用したものでは、好ま
しい粗さの表面が簡単に得られる。さらに、二価銅イオ
ン濃度が０．５〜１．０ｍｏｌ／lの濃度で銅メッキを
施すか、もしくはメッキ電流密度が２０Ａ／ｄｍ2〜５
０Ａ／ｄｍ2の電流密度で銅メッキを施すかまたは二価
ニッケルイオン濃度が１．８〜２．７ｍｏｌ／ｌの濃度
でニッケルメッキを施すか、もしくはさらに１５〜３０
Ａ／ｄｍ2の電流密度でニッケルメッキを施せば、より
好適な粗面が得られ、電子部品の高い接合強度が達成で
きる。
メッキまたはニッケルメッキを採用したものでは、好ま
しい粗さの表面が簡単に得られる。さらに、二価銅イオ
ン濃度が０．５〜１．０ｍｏｌ／lの濃度で銅メッキを
施すか、もしくはメッキ電流密度が２０Ａ／ｄｍ2〜５
０Ａ／ｄｍ2の電流密度で銅メッキを施すかまたは二価
ニッケルイオン濃度が１．８〜２．７ｍｏｌ／ｌの濃度
でニッケルメッキを施すか、もしくはさらに１５〜３０
Ａ／ｄｍ2の電流密度でニッケルメッキを施せば、より
好適な粗面が得られ、電子部品の高い接合強度が達成で
きる。
【図１】本発明のプリント配線板の一例を模式的に示す
概略断面図である。
概略断面図である。
【図２】従来の電子部品の実装状態を示す概略断面図で
ある。
ある。
【図３】実施例および比較例における電子部品の引張強
度の測定方法を示す概略断面図である。
度の測定方法を示す概略断面図である。
１・・・基板、２・・・電極、３・・・電極とバンプと
の接合部、４・・・バンプ、５・・・電子部品
の接合部、４・・・バンプ、５・・・電子部品
─────────────────────────────────────────────────────
フロントページの続き
(51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考）
Ｈ０５Ｋ 3/38 Ｈ０１Ｌ 21/92 ６０２Ｇ
Ｆターム(参考） 5E319 AA03 AC01 AC11 BB04 CC33
GG03
5E343 AA02 AA12 BB09 BB16 BB24
BB44 BB61 BB71 DD44 DD47
GG01 GG18
5F044 KK11 LL01
Claims (10)
- 【請求項１】 プリント配線板の電極に粗面化処理を施
し、次いでこの電極に対して電子部品を実装することを
特徴とする電子部品の実装方法。 - 【請求項２】 粗面化処理が施された電極の表面粗さＲ
ａが、０．０６〜１０μｍであることを特徴とする請求
項１に記載の電子部品の実装方法。 - 【請求項３】 粗面化処理が、銅メッキまたはニッケル
メッキを施すものであることを特徴とする請求項１に記
載の電子部品の実装方法。 - 【請求項４】 銅メッキが、二価銅イオン濃度０．５〜
１．０ｍｏｌ／lの濃度で銅メッキを施すものであるこ
とを特徴とする請求項３に記載の電子部品の実装方法。 - 【請求項５】 銅メッキが、メッキ電流密度２０〜５０
Ａ／ｄｍ2の電流密度で銅メッキを施すものであること
特徴とする請求項３に記載の電子部品の実装方法。 - 【請求項６】 ニッケルメッキが、二価ニッケルイオン
濃度が１．８〜２．７ｍｏｌ／ｌの濃度でニッケルメッ
キを施すものであることを特徴とする請求項３に記載の
電子部品の実装方法。 - 【請求項７】 ニッケルメッキが、メッキ電流密度１５
〜３０Ａ／ｄｍ2の電流密度でニッケルメッキを施すも
のであることを特徴とする請求項３に記載の電子部品の
実装方法。 - 【請求項８】 電極の表面が粗面化処理されたことを特
徴とするプリント配線板。 - 【請求項９】 粗面化処理が銅メッキまたはニッケルメ
ッキを施すものであることを特徴とする請求項８に記載
のプリント配線板。 - 【請求項１０】電極の表面粗さＲａが、０．０６〜１０
μｍであることを特徴とする請求項８に記載のプリント
配線板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001331282A JP2003051665A (ja) | 2001-05-31 | 2001-10-29 | 電子部品の実装方法 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001165665 | 2001-05-31 | ||
| JP2001-165665 | 2001-05-31 | ||
| JP2001331282A JP2003051665A (ja) | 2001-05-31 | 2001-10-29 | 電子部品の実装方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003051665A true JP2003051665A (ja) | 2003-02-21 |
Family
ID=26616156
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001331282A Withdrawn JP2003051665A (ja) | 2001-05-31 | 2001-10-29 | 電子部品の実装方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003051665A (ja) |
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010087229A (ja) * | 2008-09-30 | 2010-04-15 | Sanyo Electric Co Ltd | 半導体モジュール、半導体モジュールの製造方法および携帯機器 |
| JP2010098098A (ja) * | 2008-10-16 | 2010-04-30 | Denso Corp | 電子装置の製造方法 |
| JP2010541244A (ja) * | 2007-09-28 | 2010-12-24 | テッセラ，インコーポレイテッド | 二重ポスト付きフリップチップ相互接続 |
| JP2011059571A (ja) * | 2009-09-14 | 2011-03-24 | Sumitomo Electric Ind Ltd | 光サブアセンブリ |
| US8065914B2 (en) | 2007-07-06 | 2011-11-29 | Seiko Epson Corporation | Vibration gyro |
| JP2014027172A (ja) * | 2012-07-27 | 2014-02-06 | Kyocer Slc Technologies Corp | 配線基板 |
| US9030001B2 (en) | 2010-07-27 | 2015-05-12 | Tessera, Inc. | Microelectronic packages with nanoparticle joining |
| JP2015156250A (ja) * | 2015-04-02 | 2015-08-27 | 大日本印刷株式会社 | サスペンション用基板、サスペンション、ヘッド付サスペンション、ハードディスクドライブおよびサスペンション用基板の製造方法 |
| US9496236B2 (en) | 2010-12-10 | 2016-11-15 | Tessera, Inc. | Interconnect structure |
| US9633971B2 (en) | 2015-07-10 | 2017-04-25 | Invensas Corporation | Structures and methods for low temperature bonding using nanoparticles |
| US10535626B2 (en) | 2015-07-10 | 2020-01-14 | Invensas Corporation | Structures and methods for low temperature bonding using nanoparticles |
| CN113506724A (zh) * | 2021-07-05 | 2021-10-15 | 扬州虹扬科技发展有限公司 | 一种gpp硅片镀镍前的处理方法 |
| US11973056B2 (en) | 2016-10-27 | 2024-04-30 | Adeia Semiconductor Technologies Llc | Methods for low temperature bonding using nanoparticles |
-
2001
- 2001-10-29 JP JP2001331282A patent/JP2003051665A/ja not_active Withdrawn
Cited By (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8065914B2 (en) | 2007-07-06 | 2011-11-29 | Seiko Epson Corporation | Vibration gyro |
| JP2010541244A (ja) * | 2007-09-28 | 2010-12-24 | テッセラ，インコーポレイテッド | 二重ポスト付きフリップチップ相互接続 |
| US8558379B2 (en) | 2007-09-28 | 2013-10-15 | Tessera, Inc. | Flip chip interconnection with double post |
| KR101388538B1 (ko) | 2007-09-28 | 2014-04-23 | 테세라, 인코포레이티드 | 이중 포스트를 사용하여 플립칩 상호연결한 마이크로전자 어셈블리 |
| US8884448B2 (en) | 2007-09-28 | 2014-11-11 | Tessera, Inc. | Flip chip interconnection with double post |
| JP2010087229A (ja) * | 2008-09-30 | 2010-04-15 | Sanyo Electric Co Ltd | 半導体モジュール、半導体モジュールの製造方法および携帯機器 |
| JP2010098098A (ja) * | 2008-10-16 | 2010-04-30 | Denso Corp | 電子装置の製造方法 |
| JP2011059571A (ja) * | 2009-09-14 | 2011-03-24 | Sumitomo Electric Ind Ltd | 光サブアセンブリ |
| US9030001B2 (en) | 2010-07-27 | 2015-05-12 | Tessera, Inc. | Microelectronic packages with nanoparticle joining |
| US9397063B2 (en) | 2010-07-27 | 2016-07-19 | Tessera, Inc. | Microelectronic packages with nanoparticle joining |
| US9496236B2 (en) | 2010-12-10 | 2016-11-15 | Tessera, Inc. | Interconnect structure |
| JP2014027172A (ja) * | 2012-07-27 | 2014-02-06 | Kyocer Slc Technologies Corp | 配線基板 |
| JP2015156250A (ja) * | 2015-04-02 | 2015-08-27 | 大日本印刷株式会社 | サスペンション用基板、サスペンション、ヘッド付サスペンション、ハードディスクドライブおよびサスペンション用基板の製造方法 |
| US9633971B2 (en) | 2015-07-10 | 2017-04-25 | Invensas Corporation | Structures and methods for low temperature bonding using nanoparticles |
| US9818713B2 (en) | 2015-07-10 | 2017-11-14 | Invensas Corporation | Structures and methods for low temperature bonding using nanoparticles |
| US10535626B2 (en) | 2015-07-10 | 2020-01-14 | Invensas Corporation | Structures and methods for low temperature bonding using nanoparticles |
| US10886250B2 (en) | 2015-07-10 | 2021-01-05 | Invensas Corporation | Structures and methods for low temperature bonding using nanoparticles |
| US10892246B2 (en) | 2015-07-10 | 2021-01-12 | Invensas Corporation | Structures and methods for low temperature bonding using nanoparticles |
| US11710718B2 (en) | 2015-07-10 | 2023-07-25 | Adeia Semiconductor Technologies Llc | Structures and methods for low temperature bonding using nanoparticles |
| US11973056B2 (en) | 2016-10-27 | 2024-04-30 | Adeia Semiconductor Technologies Llc | Methods for low temperature bonding using nanoparticles |
| US12027487B2 (en) | 2016-10-27 | 2024-07-02 | Adeia Semiconductor Technologies Llc | Structures for low temperature bonding using nanoparticles |
| CN113506724A (zh) * | 2021-07-05 | 2021-10-15 | 扬州虹扬科技发展有限公司 | 一种gpp硅片镀镍前的处理方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6262489B1 (en) | Flip chip with backside electrical contact and assembly and method therefor | |
| US5362926A (en) | Circuit substrate for mounting a semiconductor element | |
| JP2003051665A (ja) | 電子部品の実装方法 | |
| TW200910566A (en) | Semiconductor device, lead frame, and manufacturing method for the lead frame | |
| JP2000269269A (ja) | 半導体実装用基板と半導体装置および半導体装置の製造方法 | |
| JPH09162230A (ja) | 電子回路装置及びその製造方法 | |
| JP3339384B2 (ja) | 半田材料並びにプリント配線板及びその製造方法 | |
| JP2001230362A (ja) | 半導体素子、そのはんだ付け方法および回路基板 | |
| JP2001053432A (ja) | フリップチップ実装構造 | |
| JPH0710973U (ja) | 集積回路基板の実装構造 | |
| JP2001257304A (ja) | 半導体装置およびその実装方法 | |
| JP3420469B2 (ja) | 配線基板 | |
| JPH10284821A (ja) | プリント配線板 | |
| JP4038985B2 (ja) | 半導体装置用テープキャリア | |
| JP4387475B2 (ja) | 配線基板 | |
| JP3024506B2 (ja) | Ｓｉチップとパッケージの接続方法 | |
| JPH11103164A (ja) | 半田材料並びにプリント配線板及びその製造方法 | |
| JP2004289052A (ja) | 配線基板及びその製造方法 | |
| JPH06268095A (ja) | Ｃｏｂ回路基板構造 | |
| JP4984502B2 (ja) | Ｂｇａ型キャリア基板の製造方法及びｂｇａ型キャリア基板 | |
| JPH0478175B2 (ja) | ||
| JPH09148334A (ja) | バンプ、バンプを有する半導体チップ及びパッケージ並びに実装方法及び半導体装置 | |
| JP2002368038A (ja) | フリップチップ実装方法 | |
| JPH1050915A (ja) | 半導体装置及びその製造方法 | |
| KR100747392B1 (ko) | 금도금 빔리드를 반도체 소자에 접합하는 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20050104 |