JPH1050915A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JPH1050915A JPH1050915A JP8207027A JP20702796A JPH1050915A JP H1050915 A JPH1050915 A JP H1050915A JP 8207027 A JP8207027 A JP 8207027A JP 20702796 A JP20702796 A JP 20702796A JP H1050915 A JPH1050915 A JP H1050915A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- palladium layer
- layer
- soldering
- wiring board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
- H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01046—Palladium [Pd]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/0105—Tin [Sn]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/24—Reinforcing the conductive pattern
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3457—Solder materials or compositions; Methods of application thereof
- H05K3/3478—Applying solder preforms; Transferring prefabricated solder patterns
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】 端子を半田付けによって配線基板に実装する
場合、半田濡れ性に優れた材料として金を用いないこと
で、信頼性を向上することが可能な技術を提供する。 【解決手段】 半田ボールからなる端子9が接続される
導電性パッド5の最上層にパラジュウム層8を形成す
る。実装後にパラジュウムは半田ボールに拡散しにくい
ので、鉛または錫との合金ができにくくなる。これによ
り、端子9の接続強度が向上する。
場合、半田濡れ性に優れた材料として金を用いないこと
で、信頼性を向上することが可能な技術を提供する。 【解決手段】 半田ボールからなる端子9が接続される
導電性パッド5の最上層にパラジュウム層8を形成す
る。実装後にパラジュウムは半田ボールに拡散しにくい
ので、鉛または錫との合金ができにくくなる。これによ
り、端子9の接続強度が向上する。
Description
【0001】
【発明の属する技術分野】本発明は、半導体装置及びそ
の製造方法に関し、特に、端子が半田付けによって配線
基板に実装される半導体装置に適用して有効な技術に関
する。
の製造方法に関し、特に、端子が半田付けによって配線
基板に実装される半導体装置に適用して有効な技術に関
する。
【0002】
【従来の技術】半導体装置の代表として知られているL
SIは、パーソナルコンピュータ(パソコン)、ワード
プロセッサ(ワープロ)などを初めとする各種電子機器
に広範囲に使用されている。このLSIを各種電子機器
に組み込むにあたっては、LSIのパッケージから取り
出されているボール状の端子、あるいはピン状の端子を
半田付けによって配線基板に実装することが行われる。
SIは、パーソナルコンピュータ(パソコン)、ワード
プロセッサ(ワープロ)などを初めとする各種電子機器
に広範囲に使用されている。このLSIを各種電子機器
に組み込むにあたっては、LSIのパッケージから取り
出されているボール状の端子、あるいはピン状の端子を
半田付けによって配線基板に実装することが行われる。
【0003】ボール状の端子が取り出されているパッケ
ージはBGA(Ball GridArray)として
知られており、またピン状の端子が取り出されているパ
ッケージはPGA(Pin Grid Array)と
して知られ、両者は従来広く用いられているQFP(Q
uad Flat Package)に比べて、配線基
板上に占める実装面積を小さくできることや、端子ピッ
チを拡大できるなどの利点を備えているので、軽量、小
型化を図る電子機器に好んで採用される傾向にある。
ージはBGA(Ball GridArray)として
知られており、またピン状の端子が取り出されているパ
ッケージはPGA(Pin Grid Array)と
して知られ、両者は従来広く用いられているQFP(Q
uad Flat Package)に比べて、配線基
板上に占める実装面積を小さくできることや、端子ピッ
チを拡大できるなどの利点を備えているので、軽量、小
型化を図る電子機器に好んで採用される傾向にある。
【0004】BGA構造を有するLSIはボール状の端
子が配線基板上に半田付けされることにより実装され、
PGA構造を有するLSIはピン状の端子が配線基板内
に挿入されて半田付けされることにより実装される。
子が配線基板上に半田付けされることにより実装され、
PGA構造を有するLSIはピン状の端子が配線基板内
に挿入されて半田付けされることにより実装される。
【0005】ここで、BGA構造を有するLSIでは、
ボール状の端子としては半田(Pb−Sn)ボールが用
いられて、この半田ボールはパッケージから導電性パッ
ドを介して取り出されている。一方、PGA構造を有す
るLSIでは、ピン状の端子としては鉄−ニッケル(F
e−Ni)系合金が用いられている。そして、各端子に
は実装時の半田濡れ性を向上するために、一般に金(A
u)めっきが施されている。すなわち、前者のBGA構
造では導電性パッドに対して金めっきが施されており、
後者のPGA構造ではピン状の端子に対して金めっきが
施されている。
ボール状の端子としては半田(Pb−Sn)ボールが用
いられて、この半田ボールはパッケージから導電性パッ
ドを介して取り出されている。一方、PGA構造を有す
るLSIでは、ピン状の端子としては鉄−ニッケル(F
e−Ni)系合金が用いられている。そして、各端子に
は実装時の半田濡れ性を向上するために、一般に金(A
u)めっきが施されている。すなわち、前者のBGA構
造では導電性パッドに対して金めっきが施されており、
後者のPGA構造ではピン状の端子に対して金めっきが
施されている。
【0006】また、金めっきは半導体チップのパッド電
極とワイヤボンディングを行うリードのインナーリード
に対しても施されて、ボンディング性の向上や腐食防止
が図られている。
極とワイヤボンディングを行うリードのインナーリード
に対しても施されて、ボンディング性の向上や腐食防止
が図られている。
【0007】
【発明が解決しようとする課題】前記のような従来の半
導体装置では、配線基板に実装後に端子の接続強度が劣
化するので、信頼性が低下するという問題がある。
導体装置では、配線基板に実装後に端子の接続強度が劣
化するので、信頼性が低下するという問題がある。
【0008】たとえば、BGA構造では、導電性パッド
に半田ボールが溶融して実装後に半田ボールに金が拡散
するので、金と鉛または錫との合金ができてしまうた
め、接続強度が劣化するようになる。同様にして、PG
A構造においても、実装時に用いる半田に金が拡散する
ので、同様な不都合が生ずる。
に半田ボールが溶融して実装後に半田ボールに金が拡散
するので、金と鉛または錫との合金ができてしまうた
め、接続強度が劣化するようになる。同様にして、PG
A構造においても、実装時に用いる半田に金が拡散する
ので、同様な不都合が生ずる。
【0009】また、従来の半導体装置では、パッケージ
の材料としてコスト的に優れている樹脂を用いた場合
は、この樹脂と金との接着力が弱いので、信頼性が低下
するという問題がある。
の材料としてコスト的に優れている樹脂を用いた場合
は、この樹脂と金との接着力が弱いので、信頼性が低下
するという問題がある。
【0010】本発明の目的は、端子を半田付けによって
配線基板に実装する場合、半田濡れ性に優れた材料とし
て金を用いないことで、信頼性を向上することが可能な
技術を提供することにある。
配線基板に実装する場合、半田濡れ性に優れた材料とし
て金を用いないことで、信頼性を向上することが可能な
技術を提供することにある。
【0011】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述及び添付図面から明らかにな
るであろう。
な特徴は、本明細書の記述及び添付図面から明らかにな
るであろう。
【0012】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば下
記の通りである。
発明のうち、代表的なものの概要を簡単に説明すれば下
記の通りである。
【0013】(1)本発明の半導体装置は、端子が半田
付けによって配線基板に実装される半導体装置であっ
て、前記端子にパラジュウム層が形成されている。
付けによって配線基板に実装される半導体装置であっ
て、前記端子にパラジュウム層が形成されている。
【0014】(2)本発明の半導体装置は、パッケージ
から導電性パッドを介して取り出される端子が半田ボー
ルからなり半田付けによって配線基板に実装される半導
体装置であって、前記導電性パッドにパラジュウム層が
形成されている。
から導電性パッドを介して取り出される端子が半田ボー
ルからなり半田付けによって配線基板に実装される半導
体装置であって、前記導電性パッドにパラジュウム層が
形成されている。
【0015】(3)本発明の半導体装置の製造方法は、
半導体チップのパッド電極とワイヤボンディングされる
べきインナーリードが露出され他の部分のリードが絶縁
被覆されたベース基板を用意する工程と、前記ベース基
板のインナーリードの周囲部にスルーホールを形成する
工程と、前記スルーホール内及びスルーホール表面に前
記インナーリードを含むリードと導通する配線層を形成
する工程と、前記スルーホール表面及びインナーリード
上の前記配線層に同時にパラジュウム層を形成する工程
とを含んでいる。
半導体チップのパッド電極とワイヤボンディングされる
べきインナーリードが露出され他の部分のリードが絶縁
被覆されたベース基板を用意する工程と、前記ベース基
板のインナーリードの周囲部にスルーホールを形成する
工程と、前記スルーホール内及びスルーホール表面に前
記インナーリードを含むリードと導通する配線層を形成
する工程と、前記スルーホール表面及びインナーリード
上の前記配線層に同時にパラジュウム層を形成する工程
とを含んでいる。
【0016】上述した(1)の手段によれば、本発明の
半導体装置は、配線基板に半田付けされる端子にパラジ
ュウム層が形成されているので、パラジュウム層は半田
との合金が作りにくい。従って、端子を半田付けによっ
て配線基板に実装する場合、半田濡れ性に優れた材料と
して金を用いないことで、信頼性を向上することが可能
となる。
半導体装置は、配線基板に半田付けされる端子にパラジ
ュウム層が形成されているので、パラジュウム層は半田
との合金が作りにくい。従って、端子を半田付けによっ
て配線基板に実装する場合、半田濡れ性に優れた材料と
して金を用いないことで、信頼性を向上することが可能
となる。
【0017】上述した(2)の手段によれば、本発明の
半導体装置は、パッケージから導電性パッドを介して取
り出される半田ボールからなる端子にパラジュウム層が
形成されており、パラジュウム層は半田との合金を作り
にくい。従って、端子を半田付けによって配線基板に実
装する場合、半田濡れ性に優れた材料として金を用いな
いことで、信頼性を向上することが可能となる。
半導体装置は、パッケージから導電性パッドを介して取
り出される半田ボールからなる端子にパラジュウム層が
形成されており、パラジュウム層は半田との合金を作り
にくい。従って、端子を半田付けによって配線基板に実
装する場合、半田濡れ性に優れた材料として金を用いな
いことで、信頼性を向上することが可能となる。
【0018】上述した(3)の手段によれば、本発明の
半導体装置の製造方法は、まず、半導体チップのパッド
電極とワイヤボンディングされるべきインナーリードが
露出され他の部分のリードが絶縁被覆されたベース基板
を用意して、このベース基板のインナーリードの周囲部
にスルーホールを形成する。次に、スルーホール内及び
スルーホール表面にインナーリードを含むリードと導通
する配線層を形成する。続いて、スルーホール表面及び
インナーリード上の配線層に同時にパラジュウム層を形
成する。これによって、配線基板に半田付けされる端子
にパラジュウム層が形成されるので、端子を半田付けに
よって配線基板に実装する場合、半田濡れ性に優れた材
料として金を用いないことで、信頼性を向上することが
可能となる。
半導体装置の製造方法は、まず、半導体チップのパッド
電極とワイヤボンディングされるべきインナーリードが
露出され他の部分のリードが絶縁被覆されたベース基板
を用意して、このベース基板のインナーリードの周囲部
にスルーホールを形成する。次に、スルーホール内及び
スルーホール表面にインナーリードを含むリードと導通
する配線層を形成する。続いて、スルーホール表面及び
インナーリード上の配線層に同時にパラジュウム層を形
成する。これによって、配線基板に半田付けされる端子
にパラジュウム層が形成されるので、端子を半田付けに
よって配線基板に実装する場合、半田濡れ性に優れた材
料として金を用いないことで、信頼性を向上することが
可能となる。
【0019】以下、本発明について、図面を参照して実
施形態とともに詳細に説明する。
施形態とともに詳細に説明する。
【0020】なお、実施形態を説明するための全図にお
いて、同一機能を有するものは同一符号を付け、その繰
り返しの説明は省略する。
いて、同一機能を有するものは同一符号を付け、その繰
り返しの説明は省略する。
【0021】
(実施形態1)図1は本発明の実施形態1による半導体
装置を示す断面図である。本実施形態1の半導体装置1
は、例えばガラスエポキシ樹脂、セラミックスなどの絶
縁性材料からなるベース基板2にキャビティ3が形成さ
れて、このキャビティ3には例えば厚さ約20μmの銅
層からなるリード4のインナーリード4aが露出されて
いる。ベース基板2の実装面(図1で上面)及びインナ
ーリード4aには互いに導通する導電性パッド5が形成
されている。
装置を示す断面図である。本実施形態1の半導体装置1
は、例えばガラスエポキシ樹脂、セラミックスなどの絶
縁性材料からなるベース基板2にキャビティ3が形成さ
れて、このキャビティ3には例えば厚さ約20μmの銅
層からなるリード4のインナーリード4aが露出されて
いる。ベース基板2の実装面(図1で上面)及びインナ
ーリード4aには互いに導通する導電性パッド5が形成
されている。
【0022】図2は導電性パッド5の拡大構造を示すも
ので、この導電性パッド5は、例えばベース基板2にプ
リント基板製造技術によって形成された厚さ約20μm
の銅(Cu)層6、厚さ約1〜5μmのニッケル(N
i)層7、厚さ約0.5〜1.5μmのパラジュウム
(Pd)層8が順次に積層されている。図1に示した導
電性パッド5の各層の厚さは説明を理解し易くするため
に概略的に示している。
ので、この導電性パッド5は、例えばベース基板2にプ
リント基板製造技術によって形成された厚さ約20μm
の銅(Cu)層6、厚さ約1〜5μmのニッケル(N
i)層7、厚さ約0.5〜1.5μmのパラジュウム
(Pd)層8が順次に積層されている。図1に示した導
電性パッド5の各層の厚さは説明を理解し易くするため
に概略的に示している。
【0023】パラジュウム層8は従来の金層の代わり
に、半田濡れ性に優れた導電材料として用いられて、後
述するようにベース基板2の実装面及びインナーリード
4aに同時にめっき法によって形成される。ニッケル層
7は銅層6にパラジュウム層8をめっきするための中間
材料として用いられている。
に、半田濡れ性に優れた導電材料として用いられて、後
述するようにベース基板2の実装面及びインナーリード
4aに同時にめっき法によって形成される。ニッケル層
7は銅層6にパラジュウム層8をめっきするための中間
材料として用いられている。
【0024】ベース基板2の実装面には導電性パッド5
を介して半田(Pb−Sn合金)ボールからなる端子9
が取り出されている。この半田ボールは、目的に応じて
種々の成分比のものが使用可能である。一例として、P
b98%:Sn2%(融点約320〜326℃)のもの
が用いられる。
を介して半田(Pb−Sn合金)ボールからなる端子9
が取り出されている。この半田ボールは、目的に応じて
種々の成分比のものが使用可能である。一例として、P
b98%:Sn2%(融点約320〜326℃)のもの
が用いられる。
【0025】ベース基板2のキャビティ3内には半導体
チップ10が接着剤を介してボンディングされて、この
半導体チップ10のパッド電極11とインナーリード4
aの導電性パッド5の最上層であるパラジュウム層8と
の間には、金線からなるワイヤ12がボンディングされ
ている。そして、キャビティ3内には例えばエポキシ樹
脂からなる樹脂体13が形成されて半導体チップ13が
封止されている。ベース基板2、樹脂体13はパッケー
ジ14を構成している。
チップ10が接着剤を介してボンディングされて、この
半導体チップ10のパッド電極11とインナーリード4
aの導電性パッド5の最上層であるパラジュウム層8と
の間には、金線からなるワイヤ12がボンディングされ
ている。そして、キャビティ3内には例えばエポキシ樹
脂からなる樹脂体13が形成されて半導体チップ13が
封止されている。ベース基板2、樹脂体13はパッケー
ジ14を構成している。
【0026】導電性パッド5の最上層を構成しているパ
ラジュウム層8は従来の金層と同様に半田濡れ性に優れ
ているだけでなく、実装後に半田ボールからなる端子9
に拡散しにくいので、鉛または錫との合金ができにく
い。さらに、パラジュウム層8は金ワイヤ12とのボン
ディング性に優れた性質を備え、さらにまた、パラジュ
ウム層8は表面が僅かであるが酸化されるので、樹脂体
13となじみ易くなるため樹脂との接着性が強くなる。
ラジュウム層8は従来の金層と同様に半田濡れ性に優れ
ているだけでなく、実装後に半田ボールからなる端子9
に拡散しにくいので、鉛または錫との合金ができにく
い。さらに、パラジュウム層8は金ワイヤ12とのボン
ディング性に優れた性質を備え、さらにまた、パラジュ
ウム層8は表面が僅かであるが酸化されるので、樹脂体
13となじみ易くなるため樹脂との接着性が強くなる。
【0027】次に、図面を参照して、本実施形態1の半
導体装置の製造方法を工程順に説明する。
導体装置の製造方法を工程順に説明する。
【0028】まず、図3に示すように、半導体チップの
パッド電極とワイヤボンディングされるべきインナーリ
ード4aがキャビティ3に露出され他の部分のリード4
が絶縁被覆されたベース基板2を用意する。インナーリ
ード4aを含むリード4はプリント基板製造技術によっ
て形成された銅層から構成されている。ベース基板2は
例えばガラスエポキシ樹脂、セラミックスなどの絶縁性
材料からなり、周知の積層技術、焼結技術などによって
製造される。
パッド電極とワイヤボンディングされるべきインナーリ
ード4aがキャビティ3に露出され他の部分のリード4
が絶縁被覆されたベース基板2を用意する。インナーリ
ード4aを含むリード4はプリント基板製造技術によっ
て形成された銅層から構成されている。ベース基板2は
例えばガラスエポキシ樹脂、セラミックスなどの絶縁性
材料からなり、周知の積層技術、焼結技術などによって
製造される。
【0029】次に、図4に示すように、ベース基板2の
インナーリード4aの周囲部に直径約0.4〜0.5μ
mのスルーホール15を形成する。このスルーホール1
5によって、ベース基板2内に形成されているリード4
は部分的にカットされる。
インナーリード4aの周囲部に直径約0.4〜0.5μ
mのスルーホール15を形成する。このスルーホール1
5によって、ベース基板2内に形成されているリード4
は部分的にカットされる。
【0030】続いて、図5に示すように、ベース基板2
に対して無電解めっき処理を施してスルーホール15内
及びスルーホール15表面にリード4に導通するように
厚さ約1〜5μmの銅層6を形成する。引き続いて、こ
の銅層6を電流通路として電解めっき処理を施して、銅
層6の厚さを約20μm程度に増加させる。次に、電解
めっき処理を施して、銅層6上に厚さ約1〜5μmのニ
ッケル層7を形成する。続いて、電解めっき処理を施し
て、ニッケル層7上に厚さ約0.5〜1.5μmのパラ
ジュウム層8を形成する。以上のような処理によって、
図6に示すように、ベース基板2の実装面及びインナー
リード4aに同時に導電性パッド5が形成される。
に対して無電解めっき処理を施してスルーホール15内
及びスルーホール15表面にリード4に導通するように
厚さ約1〜5μmの銅層6を形成する。引き続いて、こ
の銅層6を電流通路として電解めっき処理を施して、銅
層6の厚さを約20μm程度に増加させる。次に、電解
めっき処理を施して、銅層6上に厚さ約1〜5μmのニ
ッケル層7を形成する。続いて、電解めっき処理を施し
て、ニッケル層7上に厚さ約0.5〜1.5μmのパラ
ジュウム層8を形成する。以上のような処理によって、
図6に示すように、ベース基板2の実装面及びインナー
リード4aに同時に導電性パッド5が形成される。
【0031】次に、図7に示すように、半導体チップ1
0をベース基板2のキャビティ3の中央部に接着剤を介
してボンディングした後、この半導体チップ10のパッ
ド電極11とインナーリード4aの導電性パッド5の最
上層であるパラジュウム層8との間に、金線からなるワ
イヤ12をボンディングする。
0をベース基板2のキャビティ3の中央部に接着剤を介
してボンディングした後、この半導体チップ10のパッ
ド電極11とインナーリード4aの導電性パッド5の最
上層であるパラジュウム層8との間に、金線からなるワ
イヤ12をボンディングする。
【0032】続いて、図8に示すように、ベース基板2
のキャビティ3内に例えばエポキシ樹脂からなる樹脂を
ポッティング(充填)した後、熱硬化処理を施して、樹
脂体13を形成して半導体チップ10を封止する。
のキャビティ3内に例えばエポキシ樹脂からなる樹脂を
ポッティング(充填)した後、熱硬化処理を施して、樹
脂体13を形成して半導体チップ10を封止する。
【0033】次に、図9に示すように、予め用意した半
田ボールからなる端子9を各導電性パッド5上に矢印の
ように位置決めした後、ベース基板2をリフロー炉を通
過させてその融点(例えば前記したような320℃)以
上に加熱処理して、半田ボールを溶融させて導電性パッ
ド5に接続する。
田ボールからなる端子9を各導電性パッド5上に矢印の
ように位置決めした後、ベース基板2をリフロー炉を通
過させてその融点(例えば前記したような320℃)以
上に加熱処理して、半田ボールを溶融させて導電性パッ
ド5に接続する。
【0034】以上の各工程によって、図1に示したよう
な半導体装置1が組立てられる。この半導体装置1は端
子9が配線基板に半田付けによって実装されることによ
り、各種電子機器に組み込まれる。
な半導体装置1が組立てられる。この半導体装置1は端
子9が配線基板に半田付けによって実装されることによ
り、各種電子機器に組み込まれる。
【0035】以上のような実施形態1によれば次のよう
な効果が得られる。
な効果が得られる。
【0036】(1)半田ボールからなる端子9が接続さ
れる導電性パッド5の最上層にパラジュウム層8が形成
されており、実装後にパラジュウム層5は半田ボールに
拡散しにくいので、鉛または錫との合金ができにくくな
る。これにより、端子9の接続強度が向上する。従っ
て、端子を半田付けによって配線基板に実装する場合、
半田濡れ性に優れた材料として金を用いないことで、信
頼性を向上することが可能となる。
れる導電性パッド5の最上層にパラジュウム層8が形成
されており、実装後にパラジュウム層5は半田ボールに
拡散しにくいので、鉛または錫との合金ができにくくな
る。これにより、端子9の接続強度が向上する。従っ
て、端子を半田付けによって配線基板に実装する場合、
半田濡れ性に優れた材料として金を用いないことで、信
頼性を向上することが可能となる。
【0037】(2)パラジュウム層8の表面に酸化膜を
形成できるので、樹脂との接着性を強めることができる
ため、信頼性を向上することが可能となる。
形成できるので、樹脂との接着性を強めることができる
ため、信頼性を向上することが可能となる。
【0038】(実施形態2)図10は本発明の実施形態
2による半導体装置を示す断面図である。本実施形態2
の半導体装置1は、実施形態1による半導体装置1に比
較して、特に熱放散性の改善を図った例を示すものであ
る。
2による半導体装置を示す断面図である。本実施形態2
の半導体装置1は、実施形態1による半導体装置1に比
較して、特に熱放散性の改善を図った例を示すものであ
る。
【0039】ベース基板2のキャビティ3内の中央部に
は例えば銅のような熱放散性に優れた熱拡散板16が配
置されて、この熱拡散板16の表面にも図2に示したよ
うな導電性パッド5が形成されている。そして、半導体
チップ10は導電性パッド5の最上層であるパラジュウ
ム層8上にボンディングされている。
は例えば銅のような熱放散性に優れた熱拡散板16が配
置されて、この熱拡散板16の表面にも図2に示したよ
うな導電性パッド5が形成されている。そして、半導体
チップ10は導電性パッド5の最上層であるパラジュウ
ム層8上にボンディングされている。
【0040】この導電性パッド5の形成方法は、実施形
態1における半導体装置の製造方法と同様にして、電解
めっき処理を利用することができる。ただし、インナー
リード4aにおける導電性パッド5とは絶縁されてい
る。
態1における半導体装置の製造方法と同様にして、電解
めっき処理を利用することができる。ただし、インナー
リード4aにおける導電性パッド5とは絶縁されてい
る。
【0041】以上のような本実施形態2によれば、実施
形態1と同様な効果が得られる他に、ベース基板2の一
部に熱拡散板16を配置したことにより、特に熱放散性
を改善できるという効果が得られる。
形態1と同様な効果が得られる他に、ベース基板2の一
部に熱拡散板16を配置したことにより、特に熱放散性
を改善できるという効果が得られる。
【0042】(実施形態3)図11は本発明の実施形態
3による半導体装置を示す断面図で、PGA構造を有す
るLSIに適用した例を示すものである。
3による半導体装置を示す断面図で、PGA構造を有す
るLSIに適用した例を示すものである。
【0043】インナーリード4aには導電性パッド5が
形成されて、この最上層であるパラジュウム層8には金
ワイヤ12がボンディングされている。また、ベース基
板2の実装面には例えば鉄−ニッケル合金からなるピン
状の端子17が導電性接着剤を介して取り出されて、こ
の端子17にはパラジュウム層8が形成されている。
形成されて、この最上層であるパラジュウム層8には金
ワイヤ12がボンディングされている。また、ベース基
板2の実装面には例えば鉄−ニッケル合金からなるピン
状の端子17が導電性接着剤を介して取り出されて、こ
の端子17にはパラジュウム層8が形成されている。
【0044】各パラジュウム層8の形成方法は、実施形
態1あるいは2と同様にして、電解めっき処理を利用し
て行うことができる。
態1あるいは2と同様にして、電解めっき処理を利用し
て行うことができる。
【0045】以上のような本実施形態3によれば、実施
形態1と比較して、パッケージの構造が異なるだけで他
の構造は同じなので、実施形態1と同様な効果を得るこ
とができる。
形態1と比較して、パッケージの構造が異なるだけで他
の構造は同じなので、実施形態1と同様な効果を得るこ
とができる。
【0046】なお、各パラジュウム層8を酸化したまま
にしておくと、LSIを電子機器に組み込むために配線
基板に半田付けする際に、酸化膜の存在により付き具合
が悪くなる。このため、例えばアルゴンガスの雰囲気内
でスパッタ処理を施すと、その酸化膜を除去することが
できる。従って、半田付け処理の直前にそのようなスパ
ッタ処理を施すと、酸化膜が除去されて半田濡れ性が向
上させることができる。
にしておくと、LSIを電子機器に組み込むために配線
基板に半田付けする際に、酸化膜の存在により付き具合
が悪くなる。このため、例えばアルゴンガスの雰囲気内
でスパッタ処理を施すと、その酸化膜を除去することが
できる。従って、半田付け処理の直前にそのようなスパ
ッタ処理を施すと、酸化膜が除去されて半田濡れ性が向
上させることができる。
【0047】以上、本発明者によってなされた発明を、
前記実施形態に基づき具体的に説明したが、本発明は、
前記実施形態に限定されるものではなく、その要旨を逸
脱しない範囲において種々変更可能であることは勿論で
ある。
前記実施形態に基づき具体的に説明したが、本発明は、
前記実施形態に限定されるものではなく、その要旨を逸
脱しない範囲において種々変更可能であることは勿論で
ある。
【0048】例えば、前記実施形態では、ベース基板の
実装面及びインナーリードに同時にパラジュウム層を形
成した例を示したが、特に端子の接続強度を向上するこ
とを目的とするなら、端子を接続する実装面のみに導電
性パッドを形成するようにしても良い。
実装面及びインナーリードに同時にパラジュウム層を形
成した例を示したが、特に端子の接続強度を向上するこ
とを目的とするなら、端子を接続する実装面のみに導電
性パッドを形成するようにしても良い。
【0049】また、半導体チップを封止するために用い
る樹脂としては、エポキシ樹脂以外にも、ポリイミド樹
脂、フェノール樹脂、シリコーン樹脂などの他の樹脂を
用いる場合にも同様に適用可能である。
る樹脂としては、エポキシ樹脂以外にも、ポリイミド樹
脂、フェノール樹脂、シリコーン樹脂などの他の樹脂を
用いる場合にも同様に適用可能である。
【0050】以上の説明では主として本発明者によって
なされた発明をその背景となった利用分野であるLSI
に適用した場合について説明したが、それに限定される
ものではない。本発明は、少なくとも回路部品を半田付
けによって配線基板に実装することを条件とするものに
は適用できる。
なされた発明をその背景となった利用分野であるLSI
に適用した場合について説明したが、それに限定される
ものではない。本発明は、少なくとも回路部品を半田付
けによって配線基板に実装することを条件とするものに
は適用できる。
【0051】
【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば、下
記の通りである。
的なものによって得られる効果を簡単に説明すれば、下
記の通りである。
【0052】(1)配線基板に半田付けされる端子にパ
ラジュウム層が形成されているので、実装後にパラジュ
ウム層は半田との合金ができにくいため、端子の接続強
度が向上する。従って、端子を半田付けによって配線基
板に実装する場合、半田濡れ性に優れた材料として金を
用いないことで、信頼性を向上することが可能となる。
ラジュウム層が形成されているので、実装後にパラジュ
ウム層は半田との合金ができにくいため、端子の接続強
度が向上する。従って、端子を半田付けによって配線基
板に実装する場合、半田濡れ性に優れた材料として金を
用いないことで、信頼性を向上することが可能となる。
【0053】(2)パラジュウム層の表面に酸化膜を形
成できるので、樹脂との接着性を強めることができるた
め、信頼性を向上することが可能となる。
成できるので、樹脂との接着性を強めることができるた
め、信頼性を向上することが可能となる。
【図1】本発明の実施形態1による半導体装置を示す断
面図である。
面図である。
【図2】図1の主要部の拡大構造を示す断面図である。
【図3】本発明の実施形態1による半導体装置の製造方
法の一工程を示す断面図である。
法の一工程を示す断面図である。
【図4】本発明の実施形態1による半導体装置の製造方
法の他の工程を示す断面図である。
法の他の工程を示す断面図である。
【図5】本発明の実施形態1による半導体装置の製造方
法のその他の工程を示す断面図である。
法のその他の工程を示す断面図である。
【図6】本発明の実施形態1による半導体装置の製造方
法のその他の工程を示す断面図である。
法のその他の工程を示す断面図である。
【図7】本発明の実施形態1による半導体装置の製造方
法のその他の工程を示す断面図である。
法のその他の工程を示す断面図である。
【図8】本発明の実施形態1による半導体装置の製造方
法のその他の工程を示す断面図である。
法のその他の工程を示す断面図である。
【図9】本発明の実施形態1による半導体装置の製造方
法のその他の工程を示す断面図である。
法のその他の工程を示す断面図である。
【図10】本発明の実施形態2による半導体装置を示す
断面図である。
断面図である。
【図11】本発明の実施形態3による半導体装置を示す
断面図である。
断面図である。
1…半導体装置、2…ベース基板、3…キャビティ、4
…リード、4a…インナーリード、5…導電性パッド、
6…銅層、7…ニッケル層、8…パラジュウム層、9…
ボール状の端子、10…半田チップ、11…パッド電
極、12…金ワイヤ、13…樹脂体、14…パッケー
ジ、15…スルーホール、16…熱拡散板、17…ピン
状の端子。
…リード、4a…インナーリード、5…導電性パッド、
6…銅層、7…ニッケル層、8…パラジュウム層、9…
ボール状の端子、10…半田チップ、11…パッド電
極、12…金ワイヤ、13…樹脂体、14…パッケー
ジ、15…スルーホール、16…熱拡散板、17…ピン
状の端子。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 白石 智宏 東京都青梅市今井2326番地 株式会社日立 製作所デバイス開発センタ内 (72)発明者 黒田 宏 東京都青梅市今井2326番地 株式会社日立 製作所デバイス開発センタ内 (72)発明者 窪薗 実 東京都青梅市今井2326番地 株式会社日立 製作所デバイス開発センタ内 (72)発明者 白井 優之 東京都青梅市今井2326番地 株式会社日立 製作所デバイス開発センタ内
Claims (7)
- 【請求項1】 端子が半田付けによって配線基板に実装
される半導体装置であって、前記端子にパラジュウム層
が形成されたことを特徴とする半導体装置。 - 【請求項2】 パッケージから導電性パッドを介して取
り出される端子が半田ボールからなり半田付けによって
配線基板に実装される半導体装置であって、前記導電性
パッドにパラジュウム層が形成されたことを特徴とする
半導体装置。 - 【請求項3】 半導体チップのパッド電極とワイヤボン
ディングされるインナーリードにパラジュウム層が形成
されたことを特徴とする請求項1または2に記載の半導
体装置。 - 【請求項4】 半導体チップがボンディングされる熱拡
散板にパラジュウム層が形成されたことを特徴とする請
求項1乃至3のいずれか1項に記載の半導体装置。 - 【請求項5】 半導体チップのパッド電極とワイヤボン
ディングされるべきインナーリードが露出され他の部分
のリードが絶縁被覆されたベース基板を用意する工程
と、前記ベース基板のインナーリードの周囲部にスルー
ホールを形成する工程と、前記スルーホール内及びスル
ーホール表面に前記インナーリードを含むリードと導通
する配線層を形成する工程と、前記スルーホール表面及
びインナーリード上の前記配線層に同時にパラジュウム
層を形成する工程とを含むことを特徴とする半導体装置
の製造方法。 - 【請求項6】 前記パラジュウム層を形成する工程がめ
っき工程からなることを特徴とする請求項5に記載の半
導体装置の製造方法。 - 【請求項7】 半田付けによって配線基板に実装される
端子にパラジュウム層を形成し、半田付け直前にスパッ
タ処理を施すことを特徴とする半導体装置の実装方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8207027A JPH1050915A (ja) | 1996-08-06 | 1996-08-06 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8207027A JPH1050915A (ja) | 1996-08-06 | 1996-08-06 | 半導体装置及びその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH1050915A true JPH1050915A (ja) | 1998-02-20 |
Family
ID=16532998
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP8207027A Pending JPH1050915A (ja) | 1996-08-06 | 1996-08-06 | 半導体装置及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH1050915A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006024891A (ja) * | 2004-06-10 | 2006-01-26 | Sanyo Electric Co Ltd | 半導体装置及びその製造方法 |
JP2007063042A (ja) * | 2005-08-30 | 2007-03-15 | Hitachi Metals Ltd | セラミクス基板およびセラミクス基板を用いた電子部品 |
JP2014022505A (ja) * | 2012-07-17 | 2014-02-03 | Renesas Electronics Corp | 半導体装置およびその製造方法 |
-
1996
- 1996-08-06 JP JP8207027A patent/JPH1050915A/ja active Pending
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006024891A (ja) * | 2004-06-10 | 2006-01-26 | Sanyo Electric Co Ltd | 半導体装置及びその製造方法 |
JP4660259B2 (ja) * | 2004-06-10 | 2011-03-30 | 三洋電機株式会社 | 半導体装置の製造方法 |
JP2007063042A (ja) * | 2005-08-30 | 2007-03-15 | Hitachi Metals Ltd | セラミクス基板およびセラミクス基板を用いた電子部品 |
JP2014022505A (ja) * | 2012-07-17 | 2014-02-03 | Renesas Electronics Corp | 半導体装置およびその製造方法 |
US9343395B2 (en) | 2012-07-17 | 2016-05-17 | Renesas Electronics Corporation | Semiconductor device and manufacturing method of same |
US9704805B2 (en) | 2012-07-17 | 2017-07-11 | Renesas Electronics Corporation | Semiconductor device and manufacturing method of same |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6358630B1 (en) | Soldering member for printed wiring boards | |
JP2002314000A (ja) | ボール・グリッド・アレイ基板ビア構造 | |
JP2001168393A (ja) | チップ型半導体発光装置 | |
JPH07263611A (ja) | 半導体装置用のリードフレーム | |
JPH1050915A (ja) | 半導体装置及びその製造方法 | |
JP3339384B2 (ja) | 半田材料並びにプリント配線板及びその製造方法 | |
JP2651608B2 (ja) | 電子部品搭載用基板 | |
JP3297959B2 (ja) | 半導体装置 | |
JPH1084011A (ja) | 半導体装置及びこの製造方法並びにその実装方法 | |
JP3576228B2 (ja) | 表面実装型半導体装置 | |
JPH06112395A (ja) | 混成集積回路装置 | |
JPS62131526A (ja) | 金めつきされた電子部品 | |
JPH11103164A (ja) | 半田材料並びにプリント配線板及びその製造方法 | |
JP2001185642A (ja) | 半導体実装用パッケージ基板 | |
JP2000195888A (ja) | 半導体装置 | |
JPH08107127A (ja) | 半導体装置 | |
JP3436101B2 (ja) | 半田材料並びにプリント配線板及びその製造方法 | |
JPH10335388A (ja) | ボールグリッドアレイ | |
KR100215119B1 (ko) | 알루미늄 박판을 이용한 csp 패키지 제조방법 | |
JPH11317470A (ja) | バンプを有する電子部品 | |
JP2003017624A (ja) | 半導体装置 | |
JP2001291800A (ja) | 電子部品用パッケージ | |
JPH11260964A (ja) | 半導体パッケージ | |
JPH09148334A (ja) | バンプ、バンプを有する半導体チップ及びパッケージ並びに実装方法及び半導体装置 | |
JP3810155B2 (ja) | ワイヤボンディング方法 |