JP2003045366A - Field emission display panel having double layer cathode and anode on one substrate, and manufacturing method of the same - Google Patents
Field emission display panel having double layer cathode and anode on one substrate, and manufacturing method of the sameInfo
- Publication number
- JP2003045366A JP2003045366A JP2001215750A JP2001215750A JP2003045366A JP 2003045366 A JP2003045366 A JP 2003045366A JP 2001215750 A JP2001215750 A JP 2001215750A JP 2001215750 A JP2001215750 A JP 2001215750A JP 2003045366 A JP2003045366 A JP 2003045366A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- insulating plate
- field emission
- display panel
- emission display
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、一般に電界放出型
ディスプレイ（ＦＥＤ）パネル、および、そのパネルを
製造方法に関し、より詳しくは、同一基板上に形成され
た二層カソードおよびアノードを備える電界放出型ディ
スプレイパネル、およびそのパネルの製造方法に関す
る。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates generally to a field emission display (FED) panel and a method for manufacturing the panel, and more particularly to a field emission device having a bilayer cathode and an anode formed on the same substrate. Display panel and a method for manufacturing the panel.
【０００２】[0002]
【従来の技術】近年、フラットパネルディスプレイ装置
は発達し、パーソナルコンピュータのような電子機器に
使用されている。一般に使用されるフラットパネルディ
スプレイ装置の１つに、優れた解像度を提供するアクテ
ィブマトリックス液晶ディスプレイがある。2. Description of the Related Art In recent years, flat panel display devices have been developed and used in electronic equipment such as personal computers. One of the commonly used flat panel display devices is an active matrix liquid crystal display that provides excellent resolution.
【０００３】しかしながら、液晶ディスプレイ装置に
は、さまざまな問題がある。たとえば、液晶ディスプレ
イは、アモーファスシリコンでガラスパネルをコーティ
ングするための低速のデポジションプロセス、生産の複
雑さ、および、歩留まりが低いなどの製造限界を有す
る。さらに、液晶ディスプレイ装置（ＬＣＤ）は、作り
出される大部分の光が無駄に浪費されて高電力を消費す
る蛍光性バックライトを必要とする。液晶ディスプレイ
の画像は、明るい光の状況下または広い視角で見るのが
難しく、多くの適用におけるその使用をさらに限定す
る。However, liquid crystal display devices have various problems. For example, liquid crystal displays have manufacturing limitations such as a slow deposition process for coating glass panels with amorphous silicon, production complexity, and low yield. Further, liquid crystal display devices (LCDs) require fluorescent backlights in which most of the light produced is wasted and wastes high power. Images on liquid crystal displays are difficult to see under bright light conditions or at wide viewing angles, further limiting their use in many applications.
【０００４】液晶ディスプレイパネルに取って代わるた
めに、近年、他のフラットパネルディスプレイ装置が発
達されている。これら装置のうちの１つには、ＬＣＤの
いくつかの限界を克服して、従来のＬＣＤ装置を超える
有意な効果を提供する電界放出型ディスプレイ装置があ
る。In recent years, other flat panel display devices have been developed to replace liquid crystal display panels. One of these devices is a field emission display device that overcomes some of the limitations of LCDs and provides significant advantages over conventional LCD devices.
【０００５】たとえば、電界放出型ディスプレイ装置
（ＦＥＤ）は、従来の薄膜トランジスタ（ＴＦＴ）液晶
ディスプレイパネルと比較してより高いコントラスト
比、より大きい視角、より高い最大輝度、より低い消費
電力、および、より広い動作温度範囲を有する。ＦＥＤ
とＬＣＤとの最も大きな相違点は、ＬＣＤと違って、Ｆ
ＥＤが色のついた蛍光体を利用して自身の光源を作り出
すということである。For example, a field emission display device (FED) has a higher contrast ratio, a larger viewing angle, a higher maximum brightness, a lower power consumption, and a higher power consumption than a conventional thin film transistor (TFT) liquid crystal display panel. Has a wide operating temperature range. FED
Unlike LCD, the biggest difference between LCD and LCD is F
The ED uses colored phosphors to create its own light source.
【０００６】ＦＥＤは、複雑な電力消費型のバックライ
トおよびフィルタを必要とせず、その結果、ＦＥＤによ
って作り出されたほとんど全ての光がユーザーに見え
る。さらに、ＦＥＤは薄膜トランジスタの大きな配列を
必要とせず、したがって、アクティブマトリクスＬＣＤ
のための高コストおよび歩留まりの問題の主要な原因が
除去される。FEDs do not require complex, power-consuming backlights and filters so that almost all the light produced by the FEDs is visible to the user. Furthermore, the FED does not require a large array of thin film transistors, and therefore an active matrix LCD
A major source of high cost and yield issues for is eliminated.
【０００７】ＦＥＤでは、電子はカソードから放出され
て、画像を作り出すために透明カバープレートの裏にお
おわれている蛍光体に当たる。このようなカソード発光
プロセスは、光を作り出す最も有効な方法の一つとして
知られている。従来のＣＲＴ表示装置とは逆に、ＦＥＤ
の各画素または放出ユニットは、それ自身が電子供給
源、すなわち概して放出マイクロチップ配列を有する。In an FED, electrons are emitted from the cathode and strike a phosphor that is coated behind a transparent cover plate to create an image. Such a cathode emission process is known as one of the most effective methods of producing light. Contrary to the conventional CRT display device, FED
Each pixel or emissive unit of itself has its own electron source, ie an emissive microchip array.
【０００８】カソードとゲート電極との間の電圧差は、
カソードから電子を取り出し、蛍光体コーティングの方
へ加速する。放出電流、およびディスプレイ輝度は、放
出物質の仕事関数に強く従属する。ＦＥＤの必要な能率
を達成するために、清浄度、および放出源物質は非常に
重要である。The voltage difference between the cathode and the gate electrode is
The electrons are taken from the cathode and accelerated towards the phosphor coating. The emission current and the display brightness are strongly dependent on the work function of the emitted material. Cleanliness and source materials are very important in achieving the required efficiency of FEDs.
【０００９】ＦＥＤ内で電子が移動するために、ほとん
どのＦＥＤは、１０-7Ｔｏｒｒような低圧にされ、放出
された電子のための対数平均自由行路（log mean free
path）を提供し、マイクロチップの汚染および劣化を予
防する。ディスプレイの解像度は、マイクロチップから
引き出される電子を平行にするためにフォーカスグリッ
ドを使用することにより改良できる。Due to the movement of electrons in the FED, most FEDs are brought to a low pressure such as 10 -7 Torr and the log mean free path for the emitted electrons.
path) to prevent microchip contamination and deterioration. The resolution of the display can be improved by using a focus grid to collimate the electrons extracted from the microchip.
【００１０】電界放出カソードの開発の初期には、モリ
ブデンの金属マイクロチップエミッタが利用された。こ
のような装置では、厚い酸化シリコン層を生成するため
に最初にシリコンウェーハが酸化され、その酸化物の頂
部に金属のゲート層が配置される。それから、その金属
のゲート層は、ゲート開口を形成するためにパターニン
グされ、続いて、開口の下部の酸化シリコンのエッチン
グがゲートを切り取り、縦穴を生成する。ニッケルのよ
うな犠牲の材料層は、エミッタの縦穴にニッケルが配置
されることを防止するために配置される。In the early development of field emission cathodes, molybdenum metal microtip emitters were utilized. In such a device, a silicon wafer is first oxidized to produce a thick silicon oxide layer and a metal gate layer is placed on top of the oxide. The metal gate layer is then patterned to form a gate opening, followed by etching of silicon oxide under the opening to cut the gate and create a vertical hole. A layer of sacrificial material, such as nickel, is placed to prevent nickel from being placed in the wells of the emitter.
【００１１】開口がその上で閉じるまで、鋭利な点を有
する円すいがキャビティ内部で成長するように、モリブ
デンは通常の発生率で配置される。ニッケルの犠牲の層
が取り除かれるとき、エミッタの円すいは残される。The molybdenum is arranged at a normal rate of occurrence so that a cone with sharp points grows inside the cavity until the opening is closed over it. When the sacrificial layer of nickel is removed, the emitter cone is left behind.
【００１２】代替設計では、最初にシリコン上で熱酸化
を行い、続いて、その酸化物をパターニングし、シリコ
ンチップを形成するために選択的にエッチングを行うこ
とによって、シリコンマイクロチップエミッタが生成さ
れる。それ以上の酸化またはエッチングは、シリコンを
保護して、犠牲の層を提供するために円すいの点を鋭利
にする。An alternative design produces a silicon microtip emitter by first performing a thermal oxidation on the silicon, followed by patterning the oxide and selectively etching to form a silicon tip. It Further oxidation or etching protects the silicon and sharpens the points of the cone to provide a sacrificial layer.
【００１３】他の代替設計では、大領域フラットパネル
ディスプレイのための理想的な基板として、ガラスなど
のような好ましい材料の基板上にマイクロチップが作ら
れる。In another alternative design, microchips are made on a substrate of a preferred material, such as glass, as an ideal substrate for large area flat panel displays.
【００１４】マイクロチップは、たとえば金属またはド
ープ塗料を塗られた半導電材料などの導電材料で形成さ
れる。ＦＥＤ装置のためのこの代替設計では、中間層
は、伝導率が制御され、カソードとマイクロチップとの
間に配置されることが望ましい。中間層の適当な固有抵
抗は、装置に安定した状況での操作を可能にする。The microchip is formed of a conductive material such as a metal or a semiconductive material coated with a doped paint. In this alternative design for a FED device, it is desirable that the interlayer have a controlled conductivity and be located between the cathode and the microtip. The proper resistivity of the intermediate layer allows the device to operate in stable conditions.
【００１５】したがって、このようなＦＥＤ装置の製造
では、固有アモーファスシリコンおよびｎ+ドープ塗料
を塗ったアモーファスシリコンの間の中間範囲に、導電
性を有するアモーファスシリコン被膜を配置することが
好ましい。ｎ+ドープ塗料を塗られたアモーファスシリ
コンの伝導率は、被膜に含まれる燐原子の量を調整する
ことにより制御することができる。Therefore, in the manufacture of such FED devices, it is preferable to place a conductive amorphous silicon film in the intermediate range between the native amorphous silicon and the amorphous silicon coated with n + -doped paint. . The conductivity of amorphous silicon coated with n + -doped paint can be controlled by adjusting the amount of phosphorus atoms contained in the coating.
【００１６】一般に、ＦＥＤ装置の製造では、その装置
は、電子の放出が妨げられないように、非常に低い圧力
のキャビティに包含される。たとえば、１０-7トルの低
圧が通常は必要とされる。ＦＥＤ装置を形成する２つの
比較的大きいガラスパネルの凹みを防ぐために、２つの
パネルの間に適当な空間を支持および供給するスペーサ
が必要である。たとえば、従来のＦＥＤ装置では、ガラ
スの球またはガラスの十字が、ＦＥＤ装置に上記の空間
を維持するために使用されている。細長いスペーサも、
上記の目的に使用された。In general, in the manufacture of FED devices, the device is contained in a cavity of very low pressure so that the emission of electrons is not hindered. For example, a low pressure of 10 -7 Torr is usually required. In order to prevent the depressions of the two relatively large glass panels forming the FED device, spacers are needed that support and supply a suitable space between the two panels. For example, in conventional FED devices, glass spheres or glass crosses are used to maintain the above spaces in the FED device. Long and narrow spacers
Used for the above purposes.
【００１７】はじめに、従来の電界放出型ディスプレイ
装置１０の拡大された横断面図を示す図１Ａを参照す
る。Reference is first made to FIG. 1A, which shows an enlarged cross-sectional view of a conventional field emission display device 10.
【００１８】ＦＥＤ装置１０は、一般的にガラス基板１
４上にアモーファスシリコン基膜の電気抵抗層１２を配
置することにより形成される。誘電媒質の絶縁被膜１６
および金属ゲート層１８は、共に金属のマイクロチップ
２０を提供するために配置および形成され、カソード構
造２２は電気抵抗層１２によって覆われる。したがっ
て、電気抵抗であるが、いくぶん伝導性があるアモーフ
ァスシリコン層１２は、ＳｉＯ2のような誘電体で形成
される高い絶縁層１６の基礎をなす。The FED device 10 is generally a glass substrate 1.
4 is formed by arranging an electric resistance layer 12 of an amorphous silicon base film. Dielectric medium insulation film 16
The metal gate layer 18 and the metal gate layer 18 are both arranged and formed to provide a metal microtip 20, and the cathode structure 22 is covered by the electrically resistive layer 12. Thus, the electrically resistive, but somewhat conductive, amorphous silicon layer 12 underlies a highly insulating layer 16 formed of a dielectric such as SiO 2 .
【００１９】過度な電気抵抗にならず、マイクロチップ
２０の１つが金属ゲート層１８に対してショートした場
合、過多な電流の流れを防止するための制限抵抗器とし
て動作するように、アモーファスシリコン層１２の固有
抵抗を制御可能にすることは重要である。Amorphous silicon is used to act as a limiting resistor to prevent excessive current flow if one of the microchips 20 shorts to the metal gate layer 18 without excessive electrical resistance. It is important to be able to control the resistivity of layer 12.
【００２０】図１Ｂに示すように、完成したＦＥＤ構造
３０は、その構造３０の頂部にアノード２８を含む。図
１Ｂでは、カソード層２２および電気抵抗層１２は、カ
ソードのための単一の層２２として示される。As shown in FIG. 1B, the completed FED structure 30 includes an anode 28 on top of the structure 30. In FIG. 1B, cathode layer 22 and resistive layer 12 are shown as a single layer 22 for the cathode.
【００２１】マイクロチップ２０は、マイクロチップ２
０の先端から、電子２６を放出するために形成される。
ゲート電極１８に正電荷が提供される一方、アノード２
８にはより高い正電荷が提供される。燐粒子３２でおお
われているガラスプレート３６によって、アノード２８
は形成される。The microchip 20 is the microchip 2
It is formed to emit electrons 26 from the tip of zero.
A positive charge is provided to the gate electrode 18 while the anode 2
8 is provided with a higher positive charge. A glass plate 36 covered with phosphorus particles 32 allows the anode 28
Is formed.
【００２２】酸化インジウムスズ（ＩＴＯ）層３４の間
欠的な伝導層は、また、電子２６を当てられたときに、
燐層の輝度をさらに改善するために利用される。これ
は、図１Ｃの部分的な、拡大された横断面図に示され
る。The intermittent conductive layer of indium tin oxide (ITO) layer 34 also, when exposed to electrons 26,
It is used to further improve the brightness of the phosphor layer. This is shown in the partial, enlarged cross-sectional view of FIG. 1C.
【００２３】ＦＥＤ装置の全体の厚さは、およそたった
２ｍｍで、側壁パネル３８によって封止した底部ガラス
プレート１４と頂部ガラスプレート３６との間に真空が
引き入れられている（図１Ｂ参照）。The overall thickness of the FED device is only about 2 mm and a vacuum is drawn between the bottom glass plate 14 and the top glass plate 36 sealed by the sidewall panel 38 (see FIG. 1B).
【００２４】図１Ａ〜１Ｃに示されるマイクロチップに
より形成される従来のＦＥＤ装置は、液晶ディスプレイ
装置に比べて進歩した品質のフラットパネルディスプレ
イ装置を生む。しかしながら、マイクロチップＦＥＤ装
置の不利な点は、主に装置を製造するための加工工程が
複雑になってしまうことである。The conventional FED device formed by the microchip shown in FIGS. 1A-1C yields a flat panel display device of improved quality over liquid crystal display devices. However, a disadvantage of the microchip FED device is that the processing steps mainly for manufacturing the device are complicated.
【００２５】たとえば、装置における多様な層の構造、
特に、マイクロチップの構造は、写真平板の方法を利用
している薄膜デポジション技術を必要とする。その結
果、多数のフォトマスク工程の実行が、ＦＥＤの多様な
構造の特徴を定義し、製造するために必要である。ＣＶ
Ｄデポジション方法および写真蝕刻法は、ＦＥＤ装置の
製造コストの多大なる増加を引き起こす。For example, the structure of various layers in the device,
In particular, microchip construction requires thin film deposition techniques utilizing photolithographic methods. As a result, multiple photomask process runs are required to define and fabricate the various structural features of the FED. CV
The D deposition method and the photolithography method cause a great increase in the manufacturing cost of the FED device.
【００２６】１９９９年８月１９日に出願され、本発明
と共通する譲受人に譲渡された０９／３７７３１５の同
時係属出願では、電子放出源としてナノチューブエミッ
タを使用している三極管構造の電界放出型ディスプレイ
装置およびその製造方法が開示されている。In a co-pending application of 09/377315, filed Aug. 19, 1999 and assigned to the assignee in common with the present invention, a triode structure field emission type using a nanotube emitter as the electron emission source. A display device and a manufacturing method thereof are disclosed.
【００２７】この三極管構造ＦＥＤ装置は、第１絶縁プ
レートと、金属を含む材料によって第１絶縁プレート上
に形成されるカソードと、高電気抵抗材料のカソードに
形成される層と、炭素、ダイヤモンド、またはダイヤモ
ンドのような炭素の材料の固有抵抗層上に形成されるナ
ノチューブエミッタ層と、多重なエミッタスタックにお
いて垂直に重なる誘電体層と、誘電体層の頂部のゲート
電極と、ゲート電極の上に重なる第２絶縁プレート上に
形成されるアノードとにより構成される。ここで、カソ
ード、抵抗層およびナノチューブエミッタ層は、隣接し
たエミッタスタックから絶縁リブセクションによって絶
縁されたエミッタスタックを形成している。This triode structure FED device comprises a first insulating plate, a cathode formed on the first insulating plate by a material containing metal, a layer formed on the cathode of a high electric resistance material, carbon, diamond, Or a nanotube emitter layer formed on a resistivity layer of carbon material such as diamond, a dielectric layer that vertically overlaps in multiple emitter stacks, a gate electrode on top of the dielectric layer, and a gate electrode on top. And an anode formed on the overlapping second insulating plate. Here, the cathode, the resistive layer and the nanotube emitter layer form an emitter stack that is insulated by insulating rib sections from the adjacent emitter stacks.
【００２８】提案されるＦＥＤ装置は、有利には厚膜印
刷技術によって、マイクロチップを利用しているＦＥＤ
に比べて、実質的により低い製造コスト、およびより高
い生産効率で製造することができる。しかしながら、そ
の装置のために、３つの分離した電極、すなわち、分離
した加工工程で形成されなくてはならないカソード、ゲ
ート電極およびアノードがさらに必要とされる。The proposed FED device uses a microchip-based FED, preferably by thick film printing technology.
It can be manufactured at a substantially lower manufacturing cost and a higher production efficiency, as compared with. However, the device additionally requires three separate electrodes: a cathode, a gate electrode and an anode, which must be formed in separate processing steps.
【００２９】他に、１９９９年９月１５日に出願され、
本発明と共通する譲受人に譲渡された０９／３９６５３
６の同時係属出願では、電子放出源としてナノチューブ
エミッタを使用しているダイオード構造装置の電界放出
型ディスプレイ装置およびその製造方法が開示されてい
る。Another application was filed on September 15, 1999,
09/39653 assigned to a common assignee with the present invention
In co-pending application of 6, a field emission display device of a diode structure device using a nanotube emitter as an electron emission source and a manufacturing method thereof are disclosed.
【００３０】このダイオード構造ＦＥＤ装置は、複数の
エミッタスタックが上面に形成された第１ガラスプレー
トによって構成されており、エミッタスタックは、それ
ぞれ、ガラスプレートの横方向に平行して形成され、銀
ペーストのような導電材料層および頂部のナノチューブ
エミッタ層を含んでいる。This diode structure FED device is composed of a first glass plate having a plurality of emitter stacks formed on the upper surface thereof, and the emitter stacks are respectively formed in parallel with the lateral direction of the glass plate and are made of silver paste. And a top nanotube emitter layer.
【００３１】第１ガラスプレートは、複数のエミッタス
タック間を絶縁するために、その間に絶縁材で形成した
複数のリブセクションを有する。第２ガラスプレート
は、第１ガラスプレートの上方に空間を置いて配置さ
れ、内面を酸化インジウムスズのような導電性材料の層
でコーティングされている。The first glass plate has a plurality of rib sections formed of insulating material therebetween to insulate between the plurality of emitter stacks. The second glass plate is spaced above the first glass plate and has an inner surface coated with a layer of a conductive material such as indium tin oxide.
【００３２】そして、多重な蛍光性粉体コーティング帯
が、ＩＴＯ層上に形成され、複数のエミッタスタックか
ら放出された電子によって活性化されたときに、それぞ
れ赤、緑、青色光を放出する。Multiple fluorescent powder coating bands are then formed on the ITO layer to emit red, green and blue light, respectively, when activated by the electrons emitted from the multiple emitter stacks.
【００３３】電界放出型ディスプレイパネルは、第１ガ
ラスプレートと第２ガラスプレートの周囲を結合する多
くの側面パネルによって一緒に組み立てられ、その内部
に空密キャビティが形成される。The field emission display panel is assembled together by a number of side panels that join the perimeter of the first and second glass plates, forming an airtight cavity therein.
【００３４】上記の出願で開示されているＦＥＤ装置
は、２つの電極、すなわち、２つのプレートの間にゲー
ト電極を使用することなく、底部ガラスパネルをコーテ
ィングされた第１電極と、頂部ガラスプレートをコーテ
ィングされた第２電極だけで製造することができる。こ
の形態では、ナノチューブエミッタから発される電子
は、ゲート電極が利用される場合に得られる強さで、頂
部ガラスプレート上の蛍光体コーティング層に衝突しな
い。The FED device disclosed in the above-mentioned application comprises two electrodes, a first electrode coated on the bottom glass panel and a top glass plate without the use of a gate electrode between the two plates. Can be manufactured only with the coated second electrode. In this configuration, the electrons emitted from the nanotube emitter do not impinge on the phosphor coating layer on the top glass plate, with the intensity obtained when the gate electrode is utilized.
【００３５】上記の三極管およびダイオード構造ＦＥＤ
では、様々な他の製造および性能上の問題がある。たと
えば、三極管構造ＦＥＤでは、製造方法は、より複雑
で、したがって、高信頼性の製品を製造することが困難
である。絶縁誘電層の厚さ、および電極間の間隔は、信
頼性を保つために、高精度に形成されなければならな
い。The above triode and diode structure FED
There are a variety of other manufacturing and performance issues. For example, in a triode structure FED, the manufacturing method is more complicated, and thus it is difficult to manufacture a highly reliable product. The thickness of the insulating dielectric layer and the distance between the electrodes must be formed with high precision in order to maintain reliability.
【００３６】ダイオード構造ＦＥＤでは、蛍光体コーテ
ィングのカソードとナノチューブエミッタのアノードと
の間の距離は、１００μｍより大きくなくてはならな
い。この制限は、駆動電圧が合理的な範囲、すなわち５
００ボルトより小さい電圧にとどまるように、ナノチュ
ーブエミッタタイプのＦＥＤにおいて５ボルト／μｍで
動作範囲を提供するために定められなくてはならない。In the diode structure FED, the distance between the phosphor-coated cathode and the nanotube-emitter anode must be greater than 100 μm. The limit is that the drive voltage is within a reasonable range, that is, 5
It must be defined to provide an operating range at 5 Volts / μm in a nanotube emitter type FED so that it stays below a voltage of 00 Volts.
【００３７】頂部プレート（アノード）と底部プレート
（カソード）の間に許されるその小さい距離は、特に、
大きい寸法のディスプレイパネルを製造する際に、その
２つのプレート間のキャビティで高真空を達成するとい
った加工問題や、２つの電極だけが使用される場合、ば
らついた電子が輝度を減少し、低い画質の結果となると
いった加工問題を引き起こす。The small distance allowed between the top plate (anode) and the bottom plate (cathode) is
When manufacturing a large size display panel, processing problems such as achieving a high vacuum in the cavity between the two plates, and when only two electrodes are used, the scattered electrons reduce brightness, resulting in poor image quality. Causes processing problems such as the result of.
【００３８】また、図２に示すように、他のダイオード
構造ＦＥＤでは、電界放出型ディスプレイ装置４０は、
電子放出源として同じパネル基板上にナノチューブエミ
ッタを使用することにより形成されたカソードおよびア
ノードを備えるダイオード構造を有する。ダイオード構
造ＦＥＤ４０は、底部ガラスパネル４２および頂部ガラ
スパネル４４により構成される。Further, as shown in FIG. 2, in another diode structure FED, the field emission display device 40 is
It has a diode structure with a cathode and an anode formed by using a nanotube emitter on the same panel substrate as the electron emission source. The diode structure FED 40 is composed of a bottom glass panel 42 and a top glass panel 44.
【００３９】まず、底部ガラスパネル４２の頂部上へ、
厚膜印刷技術によって、金属の微粉を含んでいる導電ペ
ーストのような第１導電材料の層４６が配置される。導
電ペーストは、銀微粉で形成されるものが好ましい。そ
れから、第１導電材料層４６の上には、厚膜印刷技術に
よって、約５０μｍから約５００μｍの間の厚さで誘電
体層４８が配置される。ここで使用される「約」は、与
えられる平均値の±１０％の範囲内であることを意味す
る。誘電体は、酸化シリコン、窒化シリコン、シリコン
オキシ窒化物または他のどの適切な誘電体であってもよ
い。First, on the top of the bottom glass panel 42,
A thick film printing technique deposits a layer 46 of a first conductive material, such as a conductive paste containing fine metal powder. The conductive paste is preferably made of fine silver powder. A dielectric layer 48 is then deposited over the first conductive material layer 46 by thick film printing techniques to a thickness of between about 50 μm and about 500 μm. As used herein, “about” means within ± 10% of a given mean value. The dielectric may be silicon oxide, silicon nitride, silicon oxynitride or any other suitable dielectric.
【００４０】多重の誘電体が形成されたあと、導電銀ペ
ースト材料５０、または他のいかなる適切な導電ペース
ト材料も誘電層４８の上に印刷される。スクリーン印刷
された銀ペースト層５０の厚さは、約５μｍから約１０
μｍの間の範囲にある。After the multiple dielectrics have been formed, conductive silver paste material 50, or any other suitable conductive paste material, is printed over dielectric layer 48. The thickness of the screen-printed silver paste layer 50 is about 5 μm to about 10 μm.
It is in the range between μm.
【００４１】電子エミッタスタック６０の製造を完了す
るために、厚膜印刷技術によって銀ペースト層５０の上
に、ナノチューブエミッタ層５２が約５μｍから約５０
μｍの間の厚さで配置される。炭素ナノチューブ５４が
ナノチューブ層５２から突き出す。それから、第１電子
伝導層４６上には、厚膜印刷技術によって蛍光粉体コー
ティング層５６が配置される。蛍光粉体コーティング層
５６は、赤、緑、青色の異なる色光を発するための蛍光
体のような蛍光微粉で形成される。To complete the fabrication of the electron emitter stack 60, the nanotube emitter layer 52 is deposited on the silver paste layer 50 by a thick film printing technique from about 5 μm to about 50 μm.
It is arranged with a thickness between μm. Carbon nanotubes 54 project from the nanotube layer 52. Then, the phosphor powder coating layer 56 is disposed on the first electron conductive layer 46 by a thick film printing technique. The fluorescent powder coating layer 56 is formed of fluorescent fine powder such as a fluorescent material for emitting red, green, and blue color lights.
【００４２】図２に示されるダイオード構造ＦＥＤで
は、カソード層５０により負電荷が充電されるときに、
ナノチューブエミッタ層５２は電子５８を放出する。図
２に示される構造では、第２カソード層６２は、ナノチ
ューブエミッタ層５２によって、アノード層５６へ放出
される電子５８をはね返すために表面上はさらにＩＴＯ
のような頂部ガラスパネル４４の材料でコーティングさ
れている。In the diode structure FED shown in FIG. 2, when negative charges are charged by the cathode layer 50,
The nanotube emitter layer 52 emits electrons 58. In the structure shown in FIG. 2, the second cathode layer 62 is further ITO on the surface to repel electrons 58 emitted by the nanotube emitter layer 52 to the anode layer 56.
Is coated with the material of the top glass panel 44, such as
【００４３】理想的に、全ての電子５８は、アノード５
６によって引きつけられ、または第２カソード６２によ
ってアノード５６の方へはね返される。Ideally, all the electrons 58 will be transferred to the anode 5
6, or repelled by the second cathode 62 toward the anode 56.
【００４４】しかしながら、図２に示すように、ナノチ
ューブエミッタ層５２の上面上に形成されるナノチュー
ブ５４により放出される電子５８は、アノード５６の方
へ投射されず、その代わりに、図示しない隣接したピク
セルのアノードの方へ投射される。したがって、隣接し
たピクセルは意図せず輝かされ、ＦＥＤ装置の鮮明度に
おける損失をもたらす。However, as shown in FIG. 2, the electrons 58 emitted by the nanotubes 54 formed on the upper surface of the nanotube emitter layer 52 are not projected towards the anode 56, but instead are adjacent to one another not shown. It is projected towards the anode of the pixel. Therefore, adjacent pixels are unintentionally brightened, resulting in a loss in sharpness of the FED device.
【００４５】ナノチューブエミッタ層５２上のナノチュ
ーブ５４から放出される電子５８の散乱を制御すること
の欠如は、ＦＥＤ装置に色の鮮明度および画像の鮮明度
の損失を減らすために、改良されなくてはならない。The lack of controlling the scattering of electrons 58 emitted from the nanotubes 54 on the nanotube emitter layer 52 has not been improved in order to reduce the loss of color sharpness and image sharpness in FED devices. Don't
【００４６】[0046]
【発明が解決しようとする課題】本発明は、上記事情に
鑑みてなされたものであり、本発明の目的は、従来のダ
イオード構造ＦＥＤパネルの不利益または欠点を有しな
いダイオード構造の電界放出型ディスプレイパネルを提
供することである。The present invention has been made in view of the above circumstances, and an object of the present invention is to provide a field emission type diode structure which does not have the disadvantages or defects of the conventional diode structure FED panel. It is to provide a display panel.
【００４７】また、本発明の他の目的は、カソードおよ
びアノードがともに底部ガラスパネル上に形成されるダ
イオード構造の電界放出型ディスプレイパネルを提供す
ることである。Another object of the present invention is to provide a field emission display panel having a diode structure in which both the cathode and the anode are formed on the bottom glass panel.
【００４８】さらに、本発明の他の目的は、二層カソー
ドおよびアノードが底部ガラスパネル上に形成されるダ
イオード構造の電界放出型ディスプレイパネルを提供す
ることである。Still another object of the present invention is to provide a field emission display panel having a diode structure in which a bilayer cathode and an anode are formed on a bottom glass panel.
【００４９】さらに、本発明の他の目的は、カソードの
外周上の全てのナノチューブが底部ガラスパネルに向か
って下方に向けられるように、二層カソードが底部ガラ
スパネル上に形成される電界放出型ディスプレイパネル
を提供することである。Still another object of the present invention is a field emission type in which a bilayer cathode is formed on the bottom glass panel so that all nanotubes on the outer circumference of the cathode are directed downward toward the bottom glass panel. It is to provide a display panel.
【００５０】さらに、本発明の他の目的は、ナノチュー
ブエミッタ層を間にはさみ込んでいる２つの導電ペース
ト材料の層によって形成される二層カソードを有するダ
イオード構造の電界放出型ディスプレイパネルを提供す
ることである。Yet another object of the invention is to provide a diode structure field emission display panel having a bilayer cathode formed by two layers of conductive paste material sandwiching a nanotube emitter layer therebetween. That is.
【００５１】さらに、本発明の他の目的は、最初に、誘
電体上に第１導電ペースト層を配置し、それから、頂部
にナノチューブエミッタのカソードを配置し、ナノチュ
ーブエミッタが第１導電ペースト層上に垂れ下がるよう
にカソードをキュアリングし、第２導電ペースト層でカ
ソードをおおって、ダイオード構造の電界放出型ディス
プレイパネルの製造方法を提供することである。Yet another object of the present invention is to first dispose a first conductive paste layer on the dielectric and then dispose the cathode of the nanotube emitter on top, the nanotube emitter being on the first conductive paste layer. A method of manufacturing a field emission display panel having a diode structure, in which a cathode is cured so as to hang down, and the cathode is covered with a second conductive paste layer.
【００５２】さらに、本発明の他の目的は、底部ガラス
パネル上の二層カソードおよびアノードを形成すること
によって、ダイオード構造の電界放出型ディスプレイパ
ネルの製造方法を提供することである。Still another object of the present invention is to provide a method of manufacturing a field emission display panel having a diode structure by forming a double layer cathode and an anode on a bottom glass panel.
【００５３】さらに、本発明の他の目的は、全てのナノ
チューブが底部ガラスパネル上のアノードに向かって下
方に向かうようにカソードの外周を覆うナノチューブエ
ミッタ層を有するとともに、底部ガラスパネル上に形成
される二層カソードを含むダイオード構造の電界放出型
ディスプレイパネルの製造方法を提供することである。Yet another object of the present invention is to have a nanotube emitter layer covering the outer circumference of the cathode such that all nanotubes are directed downward toward the anode on the bottom glass panel and formed on the bottom glass panel. Another object of the present invention is to provide a method for manufacturing a field emission display panel having a diode structure including a two-layer cathode.
【００５４】[0054]
【課題を解決するための手段】本発明の上記目的は、下
記の手段によって達成される。The above objects of the present invention can be achieved by the following means.
【００５５】（１）本発明の電界放出型ディスプレイパ
ネルは、同一パネル基板上に二層カソードおよびアノー
ドを有する電界放出型ディスプレイパネルであって、第
１パネル基板としての第１絶縁プレートと、前記第１絶
縁プレートの横方向に対してそれぞれ平行に配置され、
誘電体層と、側壁表面上をナノチューブエミッタの層で
コーティングされる第１導電層と、ナノチューブエミッ
タ層の頂部上に形成される第２導電層とを連続的に含
み、前記第１および第２導電層が柱状に形成され、前記
第１絶縁プレート上で長手方向に所定の等間隔を置いて
形成される複数のエミッタスタックと、前記誘電体層に
よって互いに絶縁され、複数のエミッタスタック間にお
よそ透明な物質で形成された複数の導電帯と、前記複数
のエミッタスタック上のナノチューブエミッタ層から放
出された電子により活性化されて赤、緑、青色の光をそ
れぞれ放出するために、前記複数の導電帯上にそれぞれ
形成された複数の蛍光粉コーティング帯と、第２パネル
基板として、前記第１絶縁プレートからスペースを空け
て離して配置される第２絶縁プレートと、前記第１絶縁
プレートおよび前記第２絶縁プレートの周囲を一緒に結
合して内部に空密キャビティを形成する複数の側面パネ
ルと、を有することを特徴とする。(1) A field emission display panel according to the present invention is a field emission display panel having a two-layer cathode and an anode on the same panel substrate, the first insulating plate serving as a first panel substrate, and Arranged parallel to the lateral direction of the first insulating plate,
A first conductive layer, a first conductive layer coated on the sidewall surface with a layer of nanotube emitters, and a second conductive layer formed on the top of the nanotube emitter layer. A plurality of emitter stacks, each of which has a conductive layer formed in a columnar shape and are formed on the first insulating plate at regular intervals in the longitudinal direction, are insulated from each other by the dielectric layer. A plurality of conductive bands formed of a transparent material and a plurality of conductive bands for emitting red, green, and blue light, respectively, which are activated by electrons emitted from a nanotube emitter layer on the plurality of emitter stacks. A plurality of fluorescent powder coating strips respectively formed on the conductive strips and a second panel substrate are arranged apart from the first insulating plate with a space. And second insulating plates, and having a plurality of side panels forming the Soramitsu cavity therein bonded to the periphery along the first insulating plate and the second insulating plate.
【００５６】（２）前記複数の導電帯は、当該複数の導
電帯および前記第１絶縁プレート間に反射コーティング
層を有する。(2) The plurality of conductive bands have a reflective coating layer between the plurality of conductive bands and the first insulating plate.
【００５７】（３）前記反射コーティング層は、金属で
形成されている。(3) The reflective coating layer is made of metal.
【００５８】（４）前記第１絶縁プレートおよび前記第
２絶縁プレートは、略透明なセラミック材料で形成され
ている。(4) The first insulating plate and the second insulating plate are made of a substantially transparent ceramic material.
【００５９】（５）前記第１導電層は、前記電界放出型
ディスプレイパネルのためのカソードである。(5) The first conductive layer is a cathode for the field emission display panel.
【００６０】（６）前記第１導電層および前記第２導電
層は、金属粒子を含む導電ペーストである。(6) The first conductive layer and the second conductive layer are conductive paste containing metal particles.
【００６１】（７）前記複数の導電帯は、電界放出型デ
ィスプレイパネルのためのアノードである。(7) The plurality of conductive bands are anodes for a field emission display panel.
【００６２】（８）前記複数の導電帯は、酸化インジウ
ムスズ（ＩＴＯ）で形成される。(8) The plurality of conductive bands are made of indium tin oxide (ITO).
【００６３】（９）前記ナノチューブエミッタ層は、ナ
ノメータ寸法の中空管チューブおよび接着剤材料の混合
物で形成される。(9) The nanotube emitter layer is formed of a mixture of nanometer sized hollow tube and adhesive material.
【００６４】（１０）前記ナノチューブエミッタ層は、
カーボン、ダイヤモンド、またはダイヤモンドのような
カーボンのナノメータ寸法の中空管チューブと、接着剤
材料との混合物で形成される。(10) The nanotube emitter layer is
It is formed of a mixture of carbon, diamond, or a nanometer sized hollow tube of carbon, such as diamond, and an adhesive material.
【００６５】（１１）前記複数の蛍光粉コーティング帯
は、前記複数のエミッタスタックからの電子によって活
性化されたときに、直接隣接する蛍光粉コーティング帯
が放出する光と異なる赤、緑、青色の光を放出する。(11) The plurality of fluorescent powder coating bands have red, green and blue colors different from the light emitted from the immediately adjacent fluorescent powder coating bands when activated by the electrons from the plurality of emitter stacks. Emits light.
【００６６】（１２）前記複数のエミッタスタックにお
ける前記誘電体層は、約５μｍから約５００μｍの間の
厚さを有する。(12) The dielectric layer in the plurality of emitter stacks has a thickness of between about 5 μm and about 500 μm.
【００６７】（１３）本発明の電界放出型ディスプレイ
パネルの製造方法は、同一パネル基板上に二層カソード
およびアノードを有する電界放出型ディスプレイパネル
の製造方法であって、第１パネル基板として使用するた
めに、第１絶縁プレートを供給するステップと、前記第
１絶縁プレート上におよそ透明な物質の複数の導電帯を
形成するステップと、厚膜印刷技術によって、前記第１
絶縁プレートの横方向に対して平行に、前記第１絶縁プ
レート上に誘電体層を形成するステップと、前記誘電体
層上に柱状に第１導電層を形成するステップと、前記柱
状の第１導電層上にナノチューブエミッタ層を配置する
ステップと、前記柱状の第１導電層の側壁表面に前記ナ
ノチューブエミッタが垂れ下がって、おおうように、前
記第１パネル基板をキュアリングするステップと、前記
ナノチューブエミッタ層の頂部上に第２導電層を配置す
るステップと、前記第１複数のエミッタスタック上のナ
ノチューブエミッタ層から放出された電子によって活性
化されたときに、赤、緑、青色の光をそれぞれ放出する
ために、前記複数の導電帯上に複数の蛍光粉コーティン
グ帯を形成するステップと、第２パネル基板として使用
するために、前記第１絶縁プレートからスペースを空け
て離して第２絶縁プレートを配置するステップと、側面
パネルによって第１絶縁プレートと第２絶縁プレートと
を結合し、その中に空密キャビティを形成するステップ
と、を有することを特徴とする。(13) The method for manufacturing a field emission display panel of the present invention is a method for manufacturing a field emission display panel having a two-layer cathode and an anode on the same panel substrate, and is used as a first panel substrate. A first insulating plate is provided, a plurality of conductive bands of a substantially transparent material are formed on the first insulating plate, and the first insulating plate is formed by a thick film printing technique.
Forming a dielectric layer on the first insulating plate parallel to the lateral direction of the insulating plate; forming a first conductive layer in a columnar shape on the dielectric layer; Disposing a nanotube emitter layer on the conductive layer; curing the first panel substrate so that the nanotube emitter hangs and covers the sidewall surface of the columnar first conductive layer; and the nanotube emitter. Disposing a second conductive layer on top of the layer, and emitting red, green, and blue light, respectively, when activated by electrons emitted from the nanotube emitter layer on the first plurality of emitter stacks. Forming a plurality of fluorescent powder coating bands on the plurality of conductive bands, and using the second panel substrate as a second panel substrate. A step of arranging a second insulating plate at a distance from the first insulating plate; and a step of connecting the first insulating plate and the second insulating plate by a side panel to form an airtight cavity therein. It is characterized by having.
【００６８】（１４）およそ透明なガラスプレート内
に、前記第１絶縁プレートおよび前記第２絶縁プレート
を供給するステップをさらに有する。(14) The method further comprises the step of supplying the first insulating plate and the second insulating plate in a substantially transparent glass plate.
【００６９】（１５）前記第１導電層および前記第２導
電層は、金属微粉を含むペーストで印刷される。(15) The first conductive layer and the second conductive layer are printed with a paste containing fine metal powder.
【００７０】（１６）前記ナノチューブエミッタ層は、
炭素ファイバ、ダイヤモンドファイバ、およびダイヤモ
ンドのような炭素ファイバからなる集合から選択された
ナノメータ寸法の中空管ファイバと接着材との混合物の
印刷によって、配置される。(16) The nanotube emitter layer comprises:
Placed by printing a mixture of nanometer sized hollow tube fibers selected from the group consisting of carbon fibers, diamond fibers, and diamond-like carbon fibers and an adhesive.
【００７１】（１７）前記第１導電層および前記第２導
電層のそれぞれに負電荷を接続し、前記複数の導電帯の
それぞれに正電荷を接続するステップをさらに有する。(17) The method further comprises the step of connecting a negative charge to each of the first conductive layer and the second conductive layer and connecting a positive charge to each of the plurality of conductive bands.
【００７２】（１８）前記複数の導電帯は、酸化インジ
ウムスズ（ＩＴＯ）によって形成される。(18) The plurality of conductive bands are formed of indium tin oxide (ITO).
【００７３】（１９）前記第１絶縁プレートに対向する
前記第２絶縁プレートの表面に透明電極層を形成し、当
該透明電極に負電荷を接続するステップをさらに有す
る。(19) The method further comprises the step of forming a transparent electrode layer on the surface of the second insulating plate facing the first insulating plate and connecting a negative charge to the transparent electrode.
【００７４】（２０）前記複数の蛍光粉コーティング帯
は、厚膜印刷技術によって形成される。(20) The plurality of fluorescent powder coating bands are formed by a thick film printing technique.
【００７５】[0075]
【発明の実施の形態】本発明によれば、底部ガラスパネ
ルに形成される二層カソードおよびアノードを有するダ
イオード構造の電界放出型ディスプレイパネルが提供さ
れる。DETAILED DESCRIPTION OF THE INVENTION According to the present invention, there is provided a field emission display panel of diode structure having a bilayer cathode and an anode formed on a bottom glass panel.
【００７６】好適な実施の形態では、同一パネル基板上
の二層カソードおよびアノードを有する電界放出型ディ
スプレイパネルは、第１パネル基板としての第１絶縁プ
レートと；第１絶縁プレートの横方向に対してそれぞれ
平行に配置され、誘電体層と、側壁表面上をナノチュー
ブエミッタの層でコーティングされる第１導電層と、ナ
ノチューブエミッタ層の頂部上に形成される第２導電層
とを連続的に含み、第１および第２導電層が柱状に形成
され、第１絶縁プレート上で長手方向に所定の等間隔を
置いて形成される複数のエミッタスタックと；誘電体層
によって互いに絶縁され、複数のエミッタスタック間に
およそ透明な物質で形成された複数の導電帯と；複数の
エミッタスタック上のナノチューブエミッタ層から放出
された電子による活性化によって赤、緑、青色の光をそ
れぞれ放出するために、複数の導電帯上にそれぞれ形成
された複数の蛍光粉コーティング帯と；第２パネル基板
として、第１絶縁プレートから空間を空けて離して配置
される第２絶縁プレートと；第１絶縁プレートおよび第
２絶縁プレートの周囲を一緒に結合して内部に空密キャ
ビティを形成する複数の側面パネルと；から構成され
る。In a preferred embodiment, a field emission display panel having a two-layer cathode and an anode on the same panel substrate comprises a first insulating plate as the first panel substrate; and a lateral direction of the first insulating plate. And a dielectric layer, a first conductive layer having a sidewall surface coated with a layer of the nanotube emitter, and a second conductive layer formed on the top of the nanotube emitter layer. A plurality of emitter stacks in which the first and second conductive layers are formed in a columnar shape and are formed on the first insulating plate at regular intervals in the longitudinal direction; Multiple conductive bands formed of approximately transparent material between the stacks; by electrons emitted from nanotube emitter layers on multiple emitter stacks A plurality of fluorescent powder coating bands respectively formed on a plurality of conductive bands for emitting red, green, and blue light by activating; and as a second panel substrate, leaving a space from the first insulating plate. A second insulating plate spaced apart; a plurality of side panels that join together the perimeters of the first insulating plate and the second insulating plate to form an airtight cavity therein.
【００７７】同一パネル基板上に形成される二層カソー
ドおよびアノードを有する電界放出型ディスプレイパネ
ルでは、複数の導電帯は、さらに、この複数の導電帯お
よび第１絶縁プレート間の反射コーティング層を有し、
反射コーティング層は、金属で形成され、第１および第
２絶縁プレートは、およそ透明なセラミック材料で形成
されている。In a field emission display panel having a two-layer cathode and an anode formed on the same panel substrate, the plurality of conductive bands further includes a reflective coating layer between the plurality of conductive bands and the first insulating plate. Then
The reflective coating layer is made of metal and the first and second insulating plates are made of approximately transparent ceramic material.
【００７８】第１導電層は電界放出型ディスプレイパネ
ルのためのカソードであり、第１導電層および第２導電
層は金属粒子を含む導電ペーストであり、電界放出型デ
ィスプレイパネルのための複数の導電帯は酸化インジウ
ムスズで形成される。The first conductive layer is a cathode for the field emission display panel, the first conductive layer and the second conductive layer are conductive pastes containing metal particles, and the plurality of conductive layers for the field emission display panel are used. The band is formed of indium tin oxide.
【００７９】ナノチューブエミッタ層は、接着材料中の
中空管状のナノチューブの混合物で形成される。The nanotube emitter layer is formed of a mixture of hollow tubular nanotubes in an adhesive material.
【００８０】ナノチューブエミッタ層は、炭素、ダイヤ
モンドまたはダイヤモンドのような炭素の中空管状のナ
ノチューブと、ポリマー接着材との混合物で形成され
る。The nanotube emitter layer is formed of a mixture of carbon, diamond or diamond-like carbon hollow tubular nanotubes and a polymer adhesive.
【００８１】複数の蛍光粉体コーティング帯のそれぞれ
は、複数のエミッタスタックからの電子によって活性化
されたときに直接隣接した蛍光粉体コーティング帯によ
って放出された光と異なる赤、緑、青色の光を放出す
る。Each of the plurality of phosphor powder coating bands has a red, green, and blue light different from the light emitted by the immediately adjacent phosphor powder coating bands when activated by electrons from the plurality of emitter stacks. To release.
【００８２】複数のエミッタスタックにおける誘電体層
は、約５μｍから約５００μｍの間の厚さを有する。The dielectric layer in the plurality of emitter stacks has a thickness of between about 5 μm and about 500 μm.
【００８３】本発明は、同一パネル基板上に形成される
二層カソードおよびアノードを有する電界放出型ディス
プレイパネルの製造方法を開示し、その方法は、第１パ
ネル基板として第１絶縁プレートを提供するステップ
と；第１絶縁プレート上におよそ透明な物質の複数の導
電帯を形成するステップと；厚膜印刷技術によって、第
１絶縁プレートの横方向に対して平行に、第１絶縁プレ
ート上に誘電体層を形成するステップと；誘電体層上に
柱状に第１導電層を形成するステップと；第１導電層の
柱の上にナノチューブエミッタ層を配置するステップ
と；ナノチューブエミッタ層が流れて、柱形状の第１導
電層の側壁表面をおおうように、第１パネル基板をキュ
アリングするステップと；ナノチューブエミッタ層の頂
部に第２導電層を配置するステップと；複数のエミッタ
スタック上のナノチューブエミッタ層から放出される電
子によって活性化されたときに、赤、緑、青色の光を放
出するために第１複数の導電帯上に複数の蛍光粉体コー
ティング帯を形成するステップと、第２パネル基板とし
て使用するために、第１絶縁プレート上方に空間を置い
て配置される第２絶縁プレートを配置するステップと、
側面パネルによって第１絶縁プレートと第２絶縁プレー
トとを一緒に結合し、その中に空密キャビティを形成す
るステップと；を実行する。The present invention discloses a method for manufacturing a field emission display panel having a two-layer cathode and an anode formed on the same panel substrate, which method provides a first insulating plate as a first panel substrate. Forming a plurality of conductive bands of approximately transparent material on the first insulating plate; dielectric film on the first insulating plate parallel to the lateral direction of the first insulating plate by a thick film printing technique; Forming a body layer; forming a pillar-shaped first conductive layer on the dielectric layer; arranging a nanotube emitter layer on the pillar of the first conductive layer; flowing the nanotube emitter layer; Curing the first panel substrate so as to cover the sidewall surface of the pillar-shaped first conductive layer; and disposing the second conductive layer on top of the nanotube emitter layer. A plurality of fluorescent powders on the first plurality of conductive bands to emit red, green, blue light when activated by electrons emitted from the nanotube emitter layer on the plurality of emitter stacks. Forming a body coating strip, arranging a second insulating plate spaced above the first insulating plate for use as a second panel substrate,
Bonding the first insulating plate and the second insulating plate together by the side panel to form an airtight cavity therein.
【００８４】同一パネル基板上に二層カソードおよびア
ノードを有する電界放出型ディスプレイパネルの製造方
法は、さらに、およそ透明なガラスプレート内に第１お
よび第２絶縁プレートを供給するステップを含む。The method of manufacturing a field emission display panel having a bilayer cathode and an anode on the same panel substrate further comprises the step of providing the first and second insulating plates in a substantially transparent glass plate.
【００８５】その方法は、さらに、金属微粉を含む導電
ペーストに、第２導電層を印刷するステップを含む。The method further comprises printing the second conductive layer on a conductive paste containing fine metal powder.
【００８６】その方法は、さらに、炭素ファイバ、ダイ
ヤモンドファイバ、および、ダイヤモンドのような炭素
ファイバからなる集合から選択された中空ファイバであ
るナノチューブと接着剤との混合物を印刷することによ
って、ナノチューブエミッタ層を配置するステップを含
む。The method further comprises printing a mixture of a nanotube fiber and a nanotube, which is a hollow fiber selected from the group consisting of carbon fibers, diamond fibers, and carbon fibers such as diamond, and an adhesive. Including the step of arranging.
【００８７】その方法は、さらに、第１導電層および第
２導電層のそれぞれに負電荷を接続し、複数の導電帯の
それぞれに正電荷を接続するステップを含む。The method further includes connecting a negative charge to each of the first conductive layer and the second conductive layer and connecting a positive charge to each of the plurality of conductive bands.
【００８８】その方法は、さらに、酸化インジウムスズ
によって、複数の導電帯を形成するステップを含む。The method further includes forming a plurality of conductive bands with indium tin oxide.
【００８９】その方法は、さらに、第１絶縁プレートに
対面する絶縁プレートの表面上に透明電極層をコーティ
ングするステップと、透明電極層に負電荷を接続するス
テップとを含む。The method further comprises the steps of coating a transparent electrode layer on the surface of the insulating plate facing the first insulating plate and connecting a negative charge to the transparent electrode layer.
【００９０】その方法は、さらに、厚膜印刷技術によっ
て、多重な蛍光粉体コーティング帯をコーティングする
ステップを含む。The method further comprises the step of coating the multiple fluorescent powder coating strips by thick film printing techniques.
【００９１】以下、さらに好適な実施の形態について説
明する。A more preferred embodiment will be described below.
【００９２】本発明は、ダイオード構造ＦＥＤ内で底部
ガラスパネルから形成される二層カソードおよびアノー
ドを有する電界放出型ディスプレイパネルを開示する。
ＦＥＤパネルに関して、エミッタスタックは、誘電体層
と、側壁表面上のナノチューブエミッタ層でコーティン
グされた導電ペーストのような第１導電層と、ナノチュ
ーブエミッタ層の頂部に配置される銀ペーストの第２導
電層とにより形成される。The present invention discloses a field emission display panel having a bilayer cathode and anode formed from a bottom glass panel in a diode structure FED.
For an FED panel, the emitter stack comprises a dielectric layer, a first conductive layer such as a conductive paste coated with nanotube emitter layer on the sidewall surface, and a second conductive silver paste disposed on top of the nanotube emitter layer. And layers.
【００９３】導電ペースト材料の第１導電層および第２
導電層は、有利には柱形状に形成される。First and second conductive layers of conductive paste material
The conductive layer is preferably formed in the shape of a pillar.
【００９４】導電ペーストの第１導電層上にコーティン
グされているナノチューブエミッタ層は、導電ペースト
の第１導電層の頂部にナノチューブエミッタ層を配置
し、それから、柱形状の側壁にナノチューブコーティン
グ層を形成する導電ペーストの第１導電層の柱の側壁表
面にナノチューブエミッタが垂れ下がるように構造をキ
ュアリングすることによって形成される。The nanotube emitter layer coated on the first conductive layer of the conductive paste is formed by disposing the nanotube emitter layer on top of the first conductive layer of the conductive paste and then forming the nanotube coating layer on the pillar-shaped sidewall. Is formed by curing the structure such that the nanotube emitter hangs on the side wall surface of the pillar of the first conductive layer of the conductive paste.
【００９５】導電ペーストの第２導電層は、電子がカソ
ードの上面から放出されないように、導電ペーストの第
１導電層（または柱）の頂部表面に残った全てのナノチ
ューブエミッタをおおうためにその頂部に配置される。The second conductive layer of conductive paste has a top portion thereof to cover all nanotube emitters remaining on the top surface of the first conductive layer (or pillars) of conductive paste so that electrons are not emitted from the top surface of the cathode. Is located in.
【００９６】キュアリング加工がナノチューブエミッタ
層に実行されたあと、導電ペーストの第１導電層の柱の
側壁表面をおおう全てのナノチューブは、底部ガラスパ
ネル上に形成されるアノードに向かって下方に向けられ
る。After the curing process is performed on the nanotube emitter layer, all the nanotubes covering the side wall surfaces of the pillars of the first conductive layer of conductive paste are directed downwards towards the anode formed on the bottom glass panel. To be
【００９７】本発明の斬新な構造は、アノードに向けて
突出するナノチューブから全ての電子を放出し、したが
って、隣接するピクセルへのいかなる電子の散乱も除去
可能とする。The novel structure of the present invention emits all the electrons from the nanotubes that project towards the anode, thus eliminating any electron scattering to adjacent pixels.
【００９８】本発明の斬新な装置および方法では、電子
エミッタ構造は、厚膜印刷技術により形成されることが
できる。たとえば、より厚い、すなわち、約１０μｍか
ら約２０μｍの厚さの銀ペーストの第１電極層が、ま
ず、カソード構造上に形成され、カソードの側壁表面上
に増大した周囲領域を有する。そして、ナノチューブエ
ミッタ層は、銀ペーストの第１電極層の頂部に印刷さ
れ、それから、その銀ペーストの第１電極層の側壁面上
に全てのナノチューブが垂れ下がるようにキュアリング
される。In the novel apparatus and method of the present invention, the electron emitter structure can be formed by thick film printing technology. For example, a thicker, ie, about 10 μm to about 20 μm thick first electrode layer of silver paste is first formed on the cathode structure and has an increased peripheral area on the sidewall surface of the cathode. The nanotube emitter layer is then printed on top of the first electrode layer of silver paste and then cured so that all nanotubes hang down on the sidewall surfaces of the first electrode layer of silver paste.
【００９９】銀ペーストの第２電極層は、銀ペーストの
第１電極層より薄く、カソードの上面上に残るナノチュ
ーブから電子が放出されないように、カソード構造の頂
部に露出したナノチューブをおおうために、ナノチュー
ブエミッタの頂部に配置される。The second electrode layer of silver paste is thinner than the first electrode layer of silver paste and covers the nanotubes exposed on the top of the cathode structure so that no electrons are emitted from the nanotubes remaining on the upper surface of the cathode. Located on top of the nanotube emitter.
【０１００】本発明の斬新な構造は、第１に、カソード
の上面より上方のいかなる位置での電子放出も除去する
という利益を提供する。第２に、カソード柱の側壁表面
上に形成されたナノチューブの密度を増加するという利
益を提供する。第３に、電子放出の方向を望ましい方
向、すなわちアノードに向かう下方に制限できるという
利益を提供する。第４に、電界放出型ディスプレイパネ
ルの鮮明度およびコントラストを改善できるという利益
を提供する。The novel structure of the present invention firstly provides the benefit of eliminating electron emission at any location above the top surface of the cathode. Second, it provides the benefit of increasing the density of nanotubes formed on the sidewall surface of the cathode pillar. Thirdly, it offers the advantage that the direction of electron emission can be restricted to the desired direction, ie downwards towards the anode. Fourth, it provides the benefit of improving the sharpness and contrast of field emission display panels.
【０１０１】以下、図面を参照して、本発明の実施の形
態を説明する。Embodiments of the present invention will be described below with reference to the drawings.
【０１０２】図１は、本発明のＦＥＤ装置７０を示す。FIG. 1 shows an FED device 70 of the present invention.
【０１０３】ダイオード設計のＦＥＤ構造７０は、底部
ガラスパネル７２と頂部ガラスパネル７４とを有する。
底部ガラスパネル７２の上面は、導体層７６によって、
または、導電ペーストあるいはポリマーの接着材材料に
銀微粉が混ぜられてできた銀ペーストによって覆われて
いる。The diode design FED structure 70 has a bottom glass panel 72 and a top glass panel 74.
The upper surface of the bottom glass panel 72 is formed by the conductor layer 76.
Alternatively, it is covered with a silver paste formed by mixing fine silver powder with a conductive paste or a polymer adhesive material.
【０１０４】導体層７６の頂部では、複数の蛍光コーテ
ィング帯８０が間に配置された複数の誘電体層７８が形
成される。On top of the conductor layer 76 are formed a plurality of dielectric layers 78 with a plurality of fluorescent coating bands 80 disposed therebetween.
【０１０５】本発明の二層カソード８２は、厚膜印刷技
術によって、厚い導電ペーストの第１導電層８４が形成
され、それから、ナノチューブエミッタ層８６が導電ペ
ーストの第１導電層８４上に印刷される。そして、導電
ペーストの第２導電層８８がナノチューブエミッタ層８
６の頂部に印刷され、図１に示す最終的な構造を形成す
る。底部ガラスパネル７２に対向する頂部ガラスプレー
ト７４の表面には、第２カソードとして酸化インジウム
スズ材料の透明な電極層９０が、選択的に配置される。The two-layer cathode 82 of the present invention is formed by a thick film printing technique to form a first conductive layer 84 of thick conductive paste, and then a nanotube emitter layer 86 is printed on the first conductive layer 84 of conductive paste. It Then, the second conductive layer 88 of the conductive paste is the nanotube emitter layer 8
Printed on top of 6 to form the final structure shown in FIG. On the surface of the top glass plate 74 facing the bottom glass panel 72, a transparent electrode layer 90 of an indium tin oxide material is selectively arranged as a second cathode.
【０１０６】本発明の斬新な方法の次のステップでは、
約４００℃から５００℃の間の温度で、約１５分から約
６０分間、好ましくは３０分間、キュアリング加工が実
行される。導電ペーストの第１導電層８４は、幅が約５
０μｍから約１５０μｍ、高さが約１５μｍから約２０
μｍとなって形成される。ナノチューブエミッタ層８６
は、厚さが約５μｍから約１０μｍ、幅が約１５μｍか
ら約１００μｍとなって配置される。The next step in the novel method of the present invention is:
The curing process is performed at a temperature between about 400 ° C. and 500 ° C. for about 15 minutes to about 60 minutes, preferably 30 minutes. The first conductive layer 84 of conductive paste has a width of about 5
0 μm to about 150 μm, height about 15 μm to about 20
It is formed with a thickness of μm. Nanotube emitter layer 86
Are arranged with a thickness of about 5 μm to about 10 μm and a width of about 15 μm to about 100 μm.
【０１０７】導電ペーストの第２導電層８８は、導電ペ
ーストの第１導電層８４の高さよりも非常に小さく、高
さが約５μｍで配置される。底部ガラスパネル７２と頂
部ガラスプレート７４との間のより容易な真空排気のた
めに、２枚のガラスプレートの間には、約１．１ｍｍの
適切な距離が設けられる。The second conductive layer 88 of conductive paste is much smaller than the height of the first conductive layer 84 of conductive paste, and is arranged with a height of about 5 μm. For easier vacuum evacuation between the bottom glass panel 72 and the top glass plate 74, a suitable distance of about 1.1 mm is provided between the two glass plates.
【０１０８】キュアリング加工の実行後、ナノチューブ
エミッタ層８６は、ポリマーの接着材材料の性質によっ
て流動し、図２に示す最終構造を形成する。したがっ
て、接着材材料に混合されていたナノチューブ１００
は、露出され、柱状の導電ペーストの第１導電層８４の
周面または側壁面をおおう。全てのナノチューブ１００
がナノチューブのキュアリング加工工程の間に下方に向
けられるので、ナノチューブ１００により放出される電
子９８はアノード８０の方へ向けられる。After performing the curing process, the nanotube emitter layer 86 will flow due to the nature of the polymeric adhesive material to form the final structure shown in FIG. Therefore, the nanotube 100 that has been mixed with the adhesive material
Are exposed and cover the peripheral surface or side wall surface of the first conductive layer 84 of the columnar conductive paste. All nanotubes 100
Are directed downward during the nanotube curing process, so that the electrons 98 emitted by the nanotube 100 are directed toward the anode 80.
【０１０９】負電荷が頂部ガラス７４上のＩＴＯ電極層
９０に適用される場合、ＩＴＯ電極９０がアノード８０
に向かって下方へ電子９８をはねのける点に留意する必
要がある。導電ペーストの第２導電層８８は、導電ペー
ストの第１導電層８４の頂部上に残ったいかなるナノチ
ューブも効果的におおうので、それらのナノチューブが
上方向に電子を放出することを有効に防止する。If a negative charge is applied to the ITO electrode layer 90 on the top glass 74, the ITO electrode 90 will be the anode 80.
Note that it repels the electrons 98 downwards towards. The second conductive layer 88 of conductive paste effectively covers any nanotubes left on top of the first conductive layer 84 of conductive paste, effectively preventing them from emitting electrons in the upward direction. .
【０１１０】アノード層と同一のガラスパネル上に形成
された二層カソードを有する本発明の斬新な構造は、カ
ソードの周囲または側壁表面に形成されたナノチューブ
の密度を増加させることによる電子の上方への飛び出し
を除去する。したがって、電子の飛び出し方向は、アノ
ードに向かって下方へ限定され、その結果、ＦＥＤパネ
ルの鮮明度およびコントラストは改善される。The novel structure of the present invention, which has a bilayer cathode formed on the same glass panel as the anode layer, allows electrons to be transferred upward by increasing the density of nanotubes formed around the cathode or on the sidewall surface. Remove the pop-out. Therefore, the electron ejection direction is limited downward toward the anode, resulting in improved sharpness and contrast of the FED panel.
【０１１１】底部ガラスパネル上に形成された二層カソ
ードおよびアノードを有する電界放出型ディスプレイパ
ネルの本発明の斬新な装置、および、その製造方法は、
上記の記載および添付の図１、図２において、十分に説
明された。本発明を図面を参照して説明するにおいて用
いられた専門用語は、限定するためではなく、むしろ説
明のための本質的な言語であることを意図する。The novel device of the present invention of a field emission display panel having a two-layer cathode and an anode formed on a bottom glass panel, and a method of manufacturing the same, are described below.
The above description and accompanying FIGS. 1 and 2 have been fully explained. The terminology used in describing the present invention with reference to the drawings, is not meant to be limiting, but is intended to be in the language of description.
【０１１２】さらに、好適な実施の形態に記載される本
発明は、当業者によってさまざまなバリエーションの変
更を加えることができる。Further, the present invention described in the preferred embodiments can be modified in various variations by those skilled in the art.
【０１１３】独占的な所有権または権利について、本発
明の実施形態は請求項に示される。For exclusive ownership or title, embodiments of the invention are set out in the claims.
【図１】 底部ガラスパネル上に形成される二層カソー
ドおよびアノードを組み込んだ本発明のダイオード構造
のＦＥＤの拡大した横断面図である。FIG. 1 is an enlarged cross-sectional view of an FED of a diode structure of the present invention incorporating a dual layer cathode and anode formed on a bottom glass panel.
【図２】 ナノチューブエミッタのために行われたキュ
アリング処理後の、図１の本発明のダイオード構造のＦ
ＥＤの拡大した横断面図である。FIG. 2 F of the inventive diode structure of FIG. 1 after the curing treatment carried out for the nanotube emitter.
It is the expanded cross-sectional view of ED.
【図３】 マイクロチップを電子放出のために利用して
いる従来の電界放出型ディスプレイ装置の拡大した横断
面図である。FIG. 3 is an enlarged cross-sectional view of a conventional field emission display device using a microchip for electron emission.
【図４】 封止されたチャンバを形成するアノードおよ
び側壁パネルをさらに含んでいる図３の従来のＦＥＤ装
置の拡大した横断面図である。4 is an enlarged cross-sectional view of the conventional FED device of FIG. 3 further including an anode and a sidewall panel forming a sealed chamber.
【図５】 単一のマイクロチップの構造を示す図４のＦ
ＥＤ装置の拡大した部分的な横断面図である。FIG. 5F of FIG. 4 showing the structure of a single microchip.
FIG. 3 is an enlarged partial cross-sectional view of the ED device.
【図６】 ナノチューブエミッタ層を電子放出のために
利用しているダイオード構造のＦＥＤの拡大した横断面
図である。FIG. 6 is an enlarged cross-sectional view of a diode structure FED utilizing a nanotube emitter layer for electron emission.
７０…ＦＥＤ装置 ７２…底部ガラスパネル ７４…頂部ガラスパネル ７６…導体層 ７８…誘電体層 ８０…アノード、蛍光コーティング帯 ８２…二層カソード ８４…第１導電層 ８６…ナノチューブエミッタ層 ８８…第２導電層 ９０…ＩＴＯ電極層 ９８…電子 １００…ナノチューブ 70 ... FED device 72 ... Bottom glass panel 74 ... Top glass panel 76 ... Conductor layer 78 ... Dielectric layer 80 ... Anode, fluorescent coating band 82 ... Two-layer cathode 84 ... First conductive layer 86 ... Nanotube emitter layer 88 ... Second conductive layer 90 ... ITO electrode layer 98 ... Electronic 100 ... Nanotube
───────────────────────────────────────────────────── フロントページの続き (72)発明者 鄭 華 ▲き▼ 台湾新竹縣▲きゅう▼林▲きょう▼文山路 42巷８弄13號 (72)発明者 王 文 俊 台湾新竹市建中一路37號10樓之４ Ｆターム(参考） 5C031 DD17 DD19 5C036 EE01 EE05 EE14 EF02 EF06 EF09 EG12 EH04 ─────────────────────────────────────────────────── ─── Continued front page (72) Inventor Zheng Hua ▲ Ki ▼ Taiwan Hsinchu County ▲ kyu ▼ lin ▲ kyo ▼ Wenshan Road 42 street 8 fuck 13 (72) Inventor Shun Wang 37, 10 Jianchu Road, Hsinchu City, Taiwan 4 F-term (reference) 5C031 DD17 DD19 5C036 EE01 EE05 EE14 EF02 EF06 EF09 EG12 EH04
Claims (20)
アノードを有する電界放出型ディスプレイパネルであっ
て、 第１パネル基板としての第１絶縁プレートと、 前記第１絶縁プレートの横方向に対してそれぞれ平行に
配置され、誘電体層と、側壁表面上をナノチューブエミ
ッタの層でコーティングされる第１導電層と、ナノチュ
ーブエミッタ層の頂部上に形成される第２導電層とを連
続的に含み、前記第１および第２導電層が柱状に形成さ
れ、前記第１絶縁プレート上で長手方向に所定の等間隔
を置いて形成される複数のエミッタスタックと、前記誘
電体層によって互いに絶縁され、複数のエミッタスタッ
ク間におよそ透明な物質で形成された複数の導電帯と、 前記複数のエミッタスタック上のナノチューブエミッタ
層から放出された電子により活性化されて赤、緑、青色
の光をそれぞれ放出するために、前記複数の導電帯上に
それぞれ形成された複数の蛍光粉コーティング帯と、第
２パネル基板として、前記第１絶縁プレートからスペー
スを空けて配置される第２絶縁プレートと、 前記第１絶縁プレートおよび前記第２絶縁プレートの周
囲を一緒に結合して内部に空密キャビティを形成する複
数の側面パネルと、を有することを特徴とする電界放出
型ディスプレイパネル。1. A field emission display panel having a two-layer cathode and an anode on the same panel substrate, wherein a first insulating plate as a first panel substrate and a lateral direction of the first insulating plate are respectively provided. Comprising a dielectric layer, a first conductive layer coated on the sidewall surface with a layer of nanotube emitters, and a second conductive layer formed on top of the nanotube emitter layer, the dielectric layers being parallel to each other, and A plurality of emitter stacks, each of which has first and second conductive layers formed in a columnar shape and are formed on the first insulating plate at regular intervals in the longitudinal direction, and a plurality of emitter stacks, which are insulated from each other by the dielectric layer, A plurality of conductive bands formed of a substantially transparent material between the emitter stacks, and electrons emitted from the nanotube emitter layer on the plurality of emitter stacks. A plurality of fluorescent powder coating bands respectively formed on the plurality of conductive bands to emit red, green, and blue light when activated by the above, and a second panel substrate from the first insulating plate. A second insulating plate spaced apart from each other, and a plurality of side panels that join together the peripheries of the first insulating plate and the second insulating plate to form a hermetic cavity therein A characteristic field emission display panel.
および前記第１絶縁プレート間に反射コーティング層を
有することを特徴とする請求項１に記載の電界放出型デ
ィスプレイパネル。2. The field emission display panel according to claim 1, wherein the plurality of conductive bands have a reflective coating layer between the plurality of conductive bands and the first insulating plate.
されていることを特徴とする請求項２に記載の電界放出
型ディスプレイパネル。3. The field emission display panel according to claim 2, wherein the reflective coating layer is made of metal.
縁プレートは、略透明なセラミック材料で形成されてい
ることを特徴とする請求項１に記載の電界放出型ディス
プレイパネル。4. The field emission display panel according to claim 1, wherein the first insulating plate and the second insulating plate are formed of a substantially transparent ceramic material.
スプレイパネルのためのカソードであることを特徴とす
る請求項１に記載の電界放出型ディスプレイパネル。5. The field emission display panel according to claim 1, wherein the first conductive layer is a cathode for the field emission display panel.
は、金属粒子を含む導電ペーストであることを特徴とす
る請求項１に記載の電界放出型ディスプレイパネル。6. The field emission display panel according to claim 1, wherein the first conductive layer and the second conductive layer are conductive paste containing metal particles.
プレイパネルのためのアノードであることを特徴とする
請求項１に記載の電界放出型ディスプレイパネル。7. The field emission display panel of claim 1, wherein the plurality of conductive bands are anodes for a field emission display panel.
ズ（ＩＴＯ）で形成されることを特徴とする請求項１に
記載の電界放出型ディスプレイパネル。8. The field emission display panel of claim 1, wherein the plurality of conductive bands are formed of indium tin oxide (ITO).
ータ寸法の中空管チューブおよび接着剤材料の混合物で
形成されることを特徴とする請求項１に記載の電界放出
型ディスプレイパネル。9. The field emission display panel according to claim 1, wherein the nanotube emitter layer is formed of a mixture of a nanometer-sized hollow tube and an adhesive material.
ボン、ダイヤモンド、またはダイヤモンドのようなカー
ボンのナノメータ寸法の中空管チューブと、接着剤材料
との混合物で形成されることを特徴とする請求項１に記
載の電界放出型ディスプレイパネル。10. The nanotube emitter layer is formed of a mixture of carbon, diamond, or a nanometer sized hollow tube of carbon such as diamond and an adhesive material. The field emission display panel described.
前記複数のエミッタスタックからの電子によって活性化
されたときに、直接隣接する蛍光粉コーティング帯が放
出する光と異なる赤、緑、青色の光を放出することを特
徴とする請求項１に記載の電界放出型ディスプレイパネ
ル。11. The plurality of fluorescent powder coating bands comprises:
2. The red, green, blue light different from the light emitted by the phosphor coating bands directly adjacent to each other when activated by electrons from the plurality of emitter stacks. Field emission display panel.
前記誘電体層は、約５μｍから約５００μｍの間の厚さ
を有することを特徴とする請求項１に記載の電界放出型
ディスプレイパネル。12. The field emission display panel of claim 1, wherein the dielectric layers in the plurality of emitter stacks have a thickness of between about 5 μm and about 500 μm.
びアノードを有する電界放出型ディスプレイパネルの製
造方法であって、第１パネル基板として使用するため
に、第１絶縁プレートを供給するステップと、 前記第１絶縁プレート上におよそ透明な物質の複数の導
電帯を形成するステップと、 厚膜印刷技術によって、前記第１絶縁プレートの横方向
に対して平行に、前記第１絶縁プレート上に誘電体層を
形成するステップと、 前記誘電体層上に柱状に第１導電層を形成するステップ
と、 前記柱状の第１導電層上にナノチューブエミッタ層を配
置するステップと、 前記柱状の第１導電層の側壁表面に前記ナノチューブエ
ミッタが垂れ下がって、おおうように、前記第１パネル
基板をキュアリングするステップと、 前記ナノチューブエミッタ層の頂部上に第２導電層を配
置するステップと、 前記第１複数のエミッタスタック上のナノチューブエミ
ッタ層から放出された電子によって活性化されたとき
に、赤、緑、青色の光をそれぞれ放出するために、前記
複数の導電帯上に複数の蛍光粉コーティング帯を形成す
るステップと、 第２パネル基板として使用するために、前記第１絶縁プ
レートからスペースを空けて離して第２絶縁プレートを
配置するステップと、 側面パネルによって第１絶縁プレートと第２絶縁プレー
トとを結合し、その中に空密キャビティを形成するステ
ップと、 を有することを特徴とする電界放出型ディスプレイパネ
ルの製造方法。13. A method of manufacturing a field emission display panel having a two-layer cathode and an anode on the same panel substrate, the method comprising: providing a first insulating plate for use as a first panel substrate; Forming a plurality of conductive bands of approximately transparent material on the first insulating plate, and a dielectric on the first insulating plate parallel to the lateral direction of the first insulating plate by a thick film printing technique. Forming a layer, forming a columnar first conductive layer on the dielectric layer, disposing a nanotube emitter layer on the columnar first conductive layer, and forming the columnar first conductive layer Curing the first panel substrate so that the nanotube emitter hangs over the sidewall surface of the nanotube emitter and covers the nanotube emitter. Placing a second conductive layer on top of the cathode layer, and emitting red, green, and blue light, respectively, when activated by electrons emitted from the nanotube emitter layer on the first plurality of emitter stacks. Forming a plurality of phosphor coating bands on the plurality of conductive strips for emitting; and a second insulating plate spaced apart from the first insulating plate for use as a second panel substrate. And a step of arranging the first insulating plate and the second insulating plate by a side panel and forming an airtight cavity in the first insulating plate and the second insulating plate. .
記第１絶縁プレートおよび前記第２絶縁プレートを供給
するステップをさらに有することを特徴とする請求項１
３に記載の電界放出型ディスプレイパネルの製造方法。14. The method of claim 1, further comprising providing the first insulating plate and the second insulating plate in a substantially transparent glass plate.
4. The method for manufacturing a field emission display panel according to item 3.
は、金属微粉を含むペーストで印刷されることを特徴と
する請求項１３に記載の電界放出型ディスプレイパネル
の製造方法。15. The method for manufacturing a field emission display panel according to claim 13, wherein the first conductive layer and the second conductive layer are printed with a paste containing fine metal powder.
ファイバ、ダイヤモンドファイバ、およびダイヤモンド
のような炭素ファイバからなる集合から選択されたナノ
メータ寸法の中空管ファイバと接着材との混合物の印刷
によって、配置されることを特徴とする請求項１３に記
載の電界放出型ディスプレイパネルの製造方法。16. The nanotube emitter layer is deposited by printing a mixture of nanometer sized hollow tube fibers and an adhesive selected from the group consisting of carbon fibers, diamond fibers, and diamond-like carbon fibers. The method for manufacturing a field emission display panel according to claim 13, wherein
のそれぞれに負電荷を接続し、前記複数の導電帯のそれ
ぞれに正電荷を接続するステップをさらに有することを
特徴とする請求項１３に記載の電界放出型ディスプレイ
パネルの製造方法。17. The method according to claim 13, further comprising the step of connecting a negative charge to each of the first conductive layer and the second conductive layer and connecting a positive charge to each of the plurality of conductive bands. A method for manufacturing a field emission display panel according to item 1.
スズ（ＩＴＯ）によって形成されることを特徴とする請
求項１３に記載の電界放出型ディスプレイパネルの製造
方法。18. The method according to claim 13, wherein the plurality of conductive bands are formed of indium tin oxide (ITO).
第２絶縁プレートの表面に透明電極層を形成し、当該透
明電極に負電荷を接続するステップをさらに有すること
を特徴とする請求項１３に記載の電界放出型ディスプレ
イパネルの製造方法。19. The method according to claim 13, further comprising forming a transparent electrode layer on a surface of the second insulating plate facing the first insulating plate and connecting a negative charge to the transparent electrode. A method for manufacturing the field emission display panel described.
厚膜印刷技術によって形成されることを特徴とする請求
項１３に記載の電界放出型ディスプレイパネルの製造方
法。20. The plurality of fluorescent powder coating bands,
The method of manufacturing a field emission display panel according to claim 13, wherein the method is formed by a thick film printing technique.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001215750A JP3674844B2 (en) | 2001-07-16 | 2001-07-16 | Field emission display panel having cathode and anode on same substrate and method for manufacturing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001215750A JP3674844B2 (en) | 2001-07-16 | 2001-07-16 | Field emission display panel having cathode and anode on same substrate and method for manufacturing the same |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003045366A true JP2003045366A (en) | 2003-02-14 |
| JP3674844B2 JP3674844B2 (en) | 2005-07-27 |
Family
ID=19050333
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001215750A Expired - Fee Related JP3674844B2 (en) | 2001-07-16 | 2001-07-16 | Field emission display panel having cathode and anode on same substrate and method for manufacturing the same |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3674844B2 (en) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008130574A (en) * | 2006-11-24 | 2008-06-05 | Kofukin Seimitsu Kogyo (Shenzhen) Yugenkoshi | Surface conduction electron emitting element and electron source using it |
| JP2008130573A (en) * | 2006-11-24 | 2008-06-05 | Kofukin Seimitsu Kogyo (Shenzhen) Yugenkoshi | Method of manufacturing surface conduction electron emitting element |
| JP2008166257A (en) * | 2006-12-26 | 2008-07-17 | Korea Advanced Inst Of Sci Technol | Carbon nanotube field emission emitter, and its manufacturing method |
| JP2008269870A (en) * | 2007-04-18 | 2008-11-06 | Toyota Motor Corp | Field emission type light-emitting device |
| JP2008311083A (en) * | 2007-06-14 | 2008-12-25 | Nara Institute Of Science & Technology | Electron emission device |
| JP2009231289A (en) * | 2008-03-19 | 2009-10-08 | Qinghua Univ | Field emission display device |
| US8310907B2 (en) | 2003-07-07 | 2012-11-13 | Lg Electronics Inc. | Recording medium, method of configuring control information thereof, recording and/or reproducing method using the same, and apparatus thereof |
-
2001
- 2001-07-16 JP JP2001215750A patent/JP3674844B2/en not_active Expired - Fee Related
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8310907B2 (en) | 2003-07-07 | 2012-11-13 | Lg Electronics Inc. | Recording medium, method of configuring control information thereof, recording and/or reproducing method using the same, and apparatus thereof |
| JP2008130574A (en) * | 2006-11-24 | 2008-06-05 | Kofukin Seimitsu Kogyo (Shenzhen) Yugenkoshi | Surface conduction electron emitting element and electron source using it |
| JP2008130573A (en) * | 2006-11-24 | 2008-06-05 | Kofukin Seimitsu Kogyo (Shenzhen) Yugenkoshi | Method of manufacturing surface conduction electron emitting element |
| US7780496B2 (en) | 2006-11-24 | 2010-08-24 | Tsinghua University | Method for fabricating electron emitter |
| US7816848B2 (en) | 2006-11-24 | 2010-10-19 | Tsinghua University | Surface-conduction electron emitter and electron source using the same |
| JP2008166257A (en) * | 2006-12-26 | 2008-07-17 | Korea Advanced Inst Of Sci Technol | Carbon nanotube field emission emitter, and its manufacturing method |
| JP2008269870A (en) * | 2007-04-18 | 2008-11-06 | Toyota Motor Corp | Field emission type light-emitting device |
| JP2008311083A (en) * | 2007-06-14 | 2008-12-25 | Nara Institute Of Science & Technology | Electron emission device |
| JP2009231289A (en) * | 2008-03-19 | 2009-10-08 | Qinghua Univ | Field emission display device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3674844B2 (en) | 2005-07-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6448709B1 (en) | Field emission display panel having diode structure and method for fabricating | |
| US6541906B2 (en) | Field emission display panel equipped with a dual-layer cathode and an anode on the same substrate and method for fabrication | |
| US6445122B1 (en) | Field emission display panel having cathode and anode on the same panel substrate | |
| US6359383B1 (en) | Field emission display device equipped with nanotube emitters and method for fabricating | |
| US6426590B1 (en) | Planar color lamp with nanotube emitters and method for fabricating | |
| US6486599B2 (en) | Field emission display panel equipped with two cathodes and an anode | |
| US6750604B2 (en) | Field emission display panels incorporating cathodes having narrow nanotube emitters formed on dielectric layers | |
| JP2005243641A (en) | Electron emission element and its manufacturing method | |
| JP2005243609A (en) | Electron emitting element | |
| CN110828264A (en) | Light-emitting backlight source with annular-column convex-concave continuous surface cathode double-homonymous arc gate control structure | |
| US7432645B2 (en) | Electron emission device and electron emission display using the same | |
| JP2003173744A (en) | Field emission electron source and its manufacturing method and display device | |
| JP2003045366A (en) | Field emission display panel having double layer cathode and anode on one substrate, and manufacturing method of the same | |
| JP2003331712A (en) | Field emission type electron source and its manufacturing method and display device | |
| US6750616B2 (en) | Field emission display device | |
| US20080278062A1 (en) | Method of fabricating electron emission source, electron emission device, and electron emission display device including the electron emission device | |
| US20060175954A1 (en) | Planar light unit using field emitters and method for fabricating the same | |
| JP2005166643A (en) | Electron emission element and its manufacturing method | |
| JP3717358B2 (en) | Display device | |
| KR20020065968A (en) | Method for fabricating electron emitter stacks for field emission display panel and structures formed | |
| KR20050089639A (en) | Carbon nanotube field emission device | |
| KR20070044579A (en) | Spacer and electron emission display device having the spacer | |
| JP3663171B2 (en) | FED panel and manufacturing method thereof | |
| KR100724369B1 (en) | Field emission device with ultraviolet protection layer and manufacturing method thereof | |
| KR20070043391A (en) | Electron emission device and electron emission display device using the same and manufacturing method thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040309 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040519 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050405 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050421 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090513 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090513 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100513 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110513 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110513 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120513 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120513 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130513 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140513 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |