JP2003023349A - 半導体バッファ能力調整方法、半導体バッファ能力調整システム、及び半導体装置 - Google Patents

半導体バッファ能力調整方法、半導体バッファ能力調整システム、及び半導体装置

Info

Publication number
JP2003023349A
JP2003023349A JP2001205150A JP2001205150A JP2003023349A JP 2003023349 A JP2003023349 A JP 2003023349A JP 2001205150 A JP2001205150 A JP 2001205150A JP 2001205150 A JP2001205150 A JP 2001205150A JP 2003023349 A JP2003023349 A JP 2003023349A
Authority
JP
Japan
Prior art keywords
semiconductor device
buffer capacity
semiconductor
adjusting
characteristic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001205150A
Other languages
English (en)
Other versions
JP3588599B2 (ja
Inventor
Takasato Hachitani
尚悟 蜂谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2001205150A priority Critical patent/JP3588599B2/ja
Priority to TW091114660A priority patent/TW591397B/zh
Priority to US10/187,846 priority patent/US20030016574A1/en
Priority to CN02149887.3A priority patent/CN1427348A/zh
Publication of JP2003023349A publication Critical patent/JP2003023349A/ja
Application granted granted Critical
Publication of JP3588599B2 publication Critical patent/JP3588599B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/04—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding disturbances due to temperature effects
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
    • G06F13/4234—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being a memory bus
    • G06F13/4239—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being a memory bus with asynchronous protocol
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1057—Data output buffers, e.g. comprising level conversion circuits, circuits for adapting load
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1066—Output synchronization
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1084—Data input buffers, e.g. comprising level conversion circuits, circuits for adapting load

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Dram (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Memory System (AREA)
  • Read Only Memory (AREA)
  • Static Random-Access Memory (AREA)
  • Logic Circuits (AREA)

Abstract

(57)【要約】 【課題】 半導体装置のバッファ能力を適度にし、信号
波形の品質を向上させる。 【解決手段】 メモリモジュール２には、半導体メモリ
１ａ〜１ｄの各々の特性のばらつきを数値などで表現し
た特性ばらつき情報を記憶したＲＯＭ５が実装される。
特性ばらつき情報は、半導体装置の製造段階で測定され
たデータである。ＢＩＯＳ３は、起動された際にＲＯＭ
５に記憶されている特性ばらつき情報を読み込み、その
特性ばらつき情報に基づいて、各半導体メモリのバッフ
ァ能力の最適値を求め、各半導体メモリのバッファ能力
を適度に調整するための設定処理をローカルバスを通じ
てメモリコントローラ４に対して行う。メモリコントロ
ーラ４は、ＢＩＯＳ３によって設定された内容に従い、
各半導体メモリのバッファ能力を適度にする信号強度の
信号をメモリモジュール２に供給する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体装置のバッ
ファ能力を調整する半導体バッファ能力調整方法、半導
体バッファ能力調整システム、及び半導体装置に関す
る。
【０００２】
【従来の技術】近年、用途に応じて様々な半導体装置が
開発・製造されている。半導体装置には、メモリコント
ローラに接続して使用される単体の半導体メモリや、当
該半導体メモリを複数個基板上に搭載してモジュール化
したものなど、種々なものがある。
【０００３】半導体装置は、一定以上の安定した信号品
質を保証するため、適度なバッファ能力を有するように
設計・製造されなければならない。
【０００４】例えば、印加される負荷が大きすぎる場合
には、寄生入力容量が増加し、半導体の入力信号波形の
立ち上がりがなまってしまうため、バッファ能力を上げ
る必要がある。一方、印加される負荷が小さすぎる場合
には、寄生入力容量が減少し、半導体の入力信号波形の
立ち上がりがオーバーシュートしてしまうため、バッフ
ァ能力を下げる必要がある。このようなことを考慮し、
半導体装置は、そのバッファ能力が入力側に接続される
べき回路の負荷の応じた適切な値となるように設計・製
造される。
【０００５】このように、半導体装置のバッファ能力
は、高すぎても低すぎても良くなく、負荷に応じて適度
に設定されなければならない。
【０００６】
【発明が解決しようとする課題】しかしながら、実際に
製造された半導体装置においては、設計方法、製造方
法、使用環境などの違いによって、その電気特性にばら
つきが生じるものである。例えば、半導体装置の製造工
程（エッチング、蒸着など）における半導体や絶縁体の
寸法（厚さなど）のずれが特性のばらつきを生じさせ
る。
【０００７】特性のばらつきの種類としては、半導体の
入力容量のばらつきや、半導体内部におけるクランプダ
イオードの特性のばらつきなどが挙げられる。また、半
導体の信号を伝達するプリント基板におけるインピーダ
ンスのばらつきもある。
【０００８】こうした特性のばらつきが限度を超える
と、半導体装置のバッファ能力が変動し、信号波形の品
質が悪化する。これは、半導体装置の誤動作や素子破壊
の原因となる。
【０００９】本発明は上記実状に鑑みてなされたもので
あり、半導体装置のバッファ能力を適度に設定すること
によって信号波形の品質を向上させることが可能な、半
導体バッファ能力調整方法、半導体バッファ能力調整シ
ステム、及び半導体装置を提供することを目的とする。
【００１０】
【課題を解決するための手段】本発明に係る半導体装置
は、半導体装置の固有の電気的特性を示す特性情報を記
憶した記憶部を具備し、その記憶部に記憶されている前
記特性情報に基づいて、半導体装置のバッファ能力を調
整可能としたことを特徴とする。
【００１１】また、本発明に係る半導体装置は、半導体
装置のスルーレート、ドライブ能力、電圧振幅、電流特
性のうちの少なくとも一つを示す特性情報を記憶した記
憶部を具備し、その記憶部に記憶されている特性情報を
参照することによりバッファ能力を調整できるようにし
たことを特徴とする。
【００１２】また、本発明に係る半導体装置は、半導体
装置の製造メーカ、製造工場、製造ロット、製造プロセ
スのうちの少なくとも一つを示す属性情報を記憶した記
憶部を具備し、その記憶部に記憶されている属性情報を
参照することによりバッファ能力を調整できるようにし
たことを特徴とする。
【００１３】また、本発明に係る半導体バッファ能力調
整システムは、半導体装置の特性ばらつき情報、前記半
導体装置の特性情報、前記半導体装置の属性情報のうち
の少なくとも一つを記憶した記憶部を有する半導体装置
と、前記記憶部に記憶されている情報に基づいて前記半
導体装置のバッファ能力を調整する手段とを具備したこ
とを特徴とする。
【００１４】また、本発明に係る半導体バッファ能力調
整システムは、半導体装置の固有の電気的特性を示す特
性情報を記憶した記憶部を具備する半導体装置と、前記
記憶手段から前記特性情報を読み出す手段と、前記読み
出した特性情報に基づいて半導体装置のバッファ能力を
求め、前記半導体装置のバッファ能力を調整する手段と
を具備したことを特徴とする。
【００１５】また、本発明に係る半導体バッファ能力調
整システムは、半導体装置と、前記半導体装置の温度を
検出する温度センサと、前記温度センサから得られる温
度情報に基づいて前記半導体装置のバッファ能力を調整
する手段とを具備したことを特徴とする。
【００１６】また、本発明に係る半導体バッファ能力調
整方法は、半導体装置のバッファ能力を調整する半導体
バッファ能力調整方法であって、前記半導体装置の固有
の電気的特性を示す特性情報を当該半導体装置の内部に
予め記憶しておき、前記特性情報に基づいて前記半導体
装置のバッファ能力を調整することを特徴とする。
【００１７】また、本発明に係る半導体バッファ能力調
整方法は、半導体装置のバッファ能力を調整する半導体
バッファ能力調整方法であって、前記半導体装置のスル
ーレート、ドライブ能力、電圧振幅、電流特性のうちの
少なくとも一つを示す特性情報を当該半導体装置の内部
に予め記憶しておき、前記特性情報に基づいて前記半導
体装置のバッファ能力を調整することを特徴とする。
【００１８】また、本発明に係る半導体バッファ能力調
整方法は、半導体装置のバッファ能力を調整する半導体
バッファ能力調整方法であって、前記半導体装置の製造
メーカ、製造工場、製造ロット、製造プロセスのうちの
少なくとも一つを示す属性情報を当該半導体装置の内部
に予め記憶しておき、前記属性情報に基づいて前記半導
体装置のバッファ能力を調整することを特徴とする。
【００１９】また、本発明に係る半導体バッファ能力調
整方法は、半導体装置のバッファ能力を調整する半導体
バッファ能力調整方法であって、前記半導体装置の特性
ばらつき情報、前記半導体装置の特性情報、前記半導体
装置の属性情報のうちの少なくとも一つを当該半導体装
置の内部に予め記憶しておき、前記属性情報に基づいて
前記半導体装置のバッファ能力を調整することを特徴と
する。
【００２０】また、本発明に係る半導体バッファ能力調
整方法は、半導体装置のバッファ能力を調整する半導体
バッファ能力調整方法であって、前記半導体装置の温度
を温度センサで検出し、前記温度センサから得られる温
度情報に基づいて前記半導体装置のバッファ能力を調整
することを特徴とする。
【００２１】
【発明の実施の形態】以下、図面を参照して本発明の実
施形態を説明する。
【００２２】図１は、本発明の一実施形態に係る半導体
バッファ能力調整システムの構成を示す図である。図１
のシステムでは、メモリモジュールに実装した複数の半
導体メモリがバッファ能力の調整の対象となる。なお、
このシステムは、例えばパーソナルコンピュータや携帯
情報端末などの電子機器の形で実現される。
【００２３】本システムは、複数の半導体メモリ（ＤＲ
ＡＭなど）１ａ〜１ｄが実装されたメモリモジュール２
と、主にハードウェア構成に関する設定処理を行うＢＩ
ＯＳ（Basic Input/Output System）３と、メモリバス
を通じてメモリモジュール２のデータ入出力を制御する
メモリコントローラ４を有している。
【００２４】メモリモジュール２上の各半導体メモリ
は、その設計段階や製造段階における様々な要因によ
り、電気的特性のばらつき（例えば半導体装置の入力容
量のばらつきや、半導体装置内部におけるクランプダイ
オードの特性のばらつき、半導体装置の信号を伝達する
プリント基板におけるインピーダンスのばらつき）が生
じている。このようなばらつきがあると、各半導体メモ
リの入力信号波形の品質が低下する。例えば、図４に示
される入力信号波形（３種類）のうち、図４（ａ）が望
ましい波形であるとすると、図４（ｂ）のように入力信
号波形の立ち上がりがオーバーシュートし、バッファ能
力が強すぎる状態となったり、図４（ｃ）のように入力
信号波形の立ち上がりがなまり、バッファ能力が弱すぎ
る状態となったりする。
【００２５】このようなことを考慮し、本実施形態で
は、メモリモジュール２には各半導体メモリの特性のば
らつき（半導体装置の入力容量のばらつき、半導体装置
内部におけるクランプダイオードの特性のばらつき、半
導体装置の信号を伝達するプリント基板におけるインピ
ーダンスのばらつき等）を数値などで表現した「特性ば
らつき情報」を記憶したＲＯＭ５が実装される。よっ
て、ＲＯＭ５に記憶された特性ばらつき情報を参照する
ことにより、半導体装置のバッファ能力を調整し、適切
な信号品質を得られるようにすることが可能となる。な
お、上記特性ばらつき情報は、半導体装置の製造段階で
測定したデータであり、製品出荷前にＲＯＭ５に記憶さ
れる。
【００２６】また、上記ＲＯＭ５に特性ばらつき情報を
記憶させる代わりに、予め測定した各半導体メモリの
「スルーレート」、「ドライブ能力」、「電圧振幅」、
「電流特性」などを示す特性情報を記憶させるようにし
てもよい。このような特性情報からも特性のばらつきを
把握することができ、バッファ能力の最適値を求めるこ
とができる。
【００２７】また、半導体装置における特性のばらつき
は、「製造メーカ」、「製造工場」、「製造ロット」、
「製造プロセス」等によって違いが出てくる。これは、
製造時の環境、装置、条件の違いによって生じるが、逆
に、「製造メーカ」、「製造工場」、「製造ロット」、
「製造プロセス」が同じであれば、ばらつきの傾向は同
じである。よって、これら属性情報を特性ばらつき情報
の代わりにＲＯＭ５に記憶させるようにしてもよい。
【００２８】また、上記特性ばらつき情報、特性情報、
属性情報を同時にＲＯＭ５に記憶させるようにしてもよ
い。
【００２９】ＢＩＯＳ３は、起動された際に主にハード
ウェア構成に関する設定処理を行うが、その際にＲＯＭ
５に記憶されている特性ばらつき情報をサイドバンドバ
スを通じて読み込み、その特性ばらつき情報に基づい
て、各半導体メモリのバッファ能力の最適値を求め、半
導体メモリ１ａ〜１ｄのバッファ能力を適度に調整する
ための設定処理をローカルバスを通じてメモリコントロ
ーラ４に対して行う。
【００３０】例えば、ＢＩＯＳ３は、図４（ｂ）に示し
たように入力信号波形の立ち上がりがオーバーシュート
し、バッファ能力が高すぎる状態となっている半導体メ
モリについては、バッファ能力を下げるための設定処理
を行う。一方、図４（ｃ）に示したように入力信号波形
の立ち上がりがなまり、バッファ能力が低すぎる状態と
なっている半導体メモリについては、バッファ能力を上
げるための設定処理を行う。
【００３１】なお、ＢＩＯＳ３が行う上記処理を、ＯＳ
の下に管理されるアプリケーションプログラムなどで行
うように構成してもよい。
【００３２】メモリコントローラ４は、ＢＩＯＳ３によ
って設定された内容に従い、各半導体メモリのバッファ
能力を適度にする信号強度の信号をメモリモジュール２
（各半導体メモリ）に供給する。
【００３３】例えば、メモリコントローラ４は、ＢＩＯ
Ｓ３によってバッファ能力を下げるための設定処理がな
された場合には、対応する半導体メモリに供給する信号
の強度を下げる。一方、メモリコントローラ４は、ＢＩ
ＯＳ３によってバッファ能力を上げるための設定処理が
なされた場合には、対応する半導体メモリに供給する信
号の強度を上げる。
【００３４】図２は、図１に示したシステムの変形例を
示す図である。なお、図１と共通する構成要素には同一
の符号を付し、その具体的な説明を省略する。
【００３５】図１のシステムではメモリモジュールに実
装した複数の半導体メモリ１ａ〜１ｄがバッファ能力の
調整の対象であったのに対し、図２のシステムでは単体
のメモリモジュール１がバッファ能力の調整の対象とな
る。
【００３６】また、図１のシステムでは各半導体メモリ
の特性ばらつき情報をＲＯＭ５に記憶したが、図２のシ
ステムでは半導体メモリ１の特性ばらつき情報を当該半
導体メモリ１の内部に記憶する。すなわち、半導体メモ
リ１は、特性ばらつき情報を格納するための記憶部を有
している。なお、特性ばらつき情報は、製造段階におい
て予め測定しておいたデータであり、製品出荷前にその
記憶部に記憶される。
【００３７】なお、上記記憶部に特性ばらつき情報を記
憶させる代わりに、予め測定した各半導体メモリの「ス
ルーレート」、「ドライブ能力」、「電圧振幅」、「電
流特性」などを示す特性情報を記憶させるようにしても
よく、また、「製造メーカ」、「製造工場」、「製造ロ
ット」、「製造プロセス」などを示す属性情報を記憶さ
せるようにしてもよい。また、上記特性ばらつき情報、
特性情報、属性情報を同時に記憶部に記憶させるように
してもよい。
【００３８】ＢＩＯＳ３は、起動された際には半導体メ
モリ１内の記憶部から特性ばらつき情報をサイドバンド
バスを通じて読み込み、その特性ばらつき情報に基づい
て、半導体メモリ１のバッファ能力の最適値を求め、当
該半導体メモリ１のバッファ能力を適度に調整するため
の設定処理をローカルバスを通じてメモリコントローラ
４に対して行う。
【００３９】メモリコントローラ４は、ＢＩＯＳ３によ
って設定された内容に従い、半導体メモリ１のバッファ
能力を適度にする信号強度の信号を当該半導体メモリ１
に供給する。
【００４０】図３は、図２に示したシステムの変形例を
示す図である。なお、図２と共通する構成要素には同一
の符号を付し、その具体的な説明を省略する。
【００４１】図２のシステムでは半導体メモリ１の記憶
部に記憶された特性ばらつき情報に基づいてバッファ能
力の最適値を求める構成としたが、図３のシステムでは
半導体メモリ１の近傍に当該半導体メモリ１の温度を検
出する温度センサ６を設け、その温度センサ６から得ら
れる温度情報に基づいてバッファ能力の最適値を求める
構成となっている。
【００４２】半導体の特性は、製造工程などに起因して
ばらつくだけでなく、温度変化によってもばらつく。導
体中に電子が通過する場合、温度が高ければ直列抵抗が
大きくなるためである。そこで図３のシステムでは、温
度情報に基づいてバッファ能力の最適値を求めるように
している。
【００４３】ＢＩＯＳ３は、起動された際には温度セン
サ６から半導体メモリ１の温度情報を読み込み、その温
度情報に基づいて、半導体メモリ１のバッファ能力の最
適値を求め、当該半導体メモリ１のバッファ能力を適度
に調整するための設定処理をローカルバスを通じてメモ
リコントローラ４に対して行う。
【００４４】また、メモリコントローラ４は、ＢＩＯＳ
３によって設定された内容に従い、半導体メモリ１のバ
ッファ能力を適度にする信号強度の信号を当該半導体メ
モリ１に供給する。
【００４５】なお、図２の構成と図３の構成とを組み合
わせ、特性ばらつき情報と温度情報とを併用してバッフ
ァ能力の最適値を求めるようにしてもよい。
【００４６】図５は、半導体装置の特性ばらつき情報を
取得する手法を分類して示す図である。
【００４７】符号Ａは、半導体装置の特性ばらつき情報
を、所定の記憶媒体（磁気記憶装置など）に格納してお
き、そこから必要時に特性ばらつき情報を読み出す手法
を示している。この場合の記憶媒体としては、情報を記
憶して読み出せるものであれば種類は問わない。
【００４８】符号Ｂは、半導体装置の特性ばらつき情報
を、所定の素子部品を用いて保存しておき、そこから必
要時に特性ばらつき情報を読み出す手法を示している。
例えば抵抗やヒューズを用いて信号のハイ／ローの組合
せからなるデジタルデータにより特性ばらつき情報を表
現したり、受動素子の定数を所定の値に設定することに
よって特性ばらつき情報を表現したりすることが可能で
ある。この場合の素子部品としては、情報を保存して読
み出せるものであれば種類は問わない。
【００４９】符号Ｃは、半導体装置の特性ばらつき情報
を、その半導体装置自身の中に保存しておき、そこから
必要時に特性ばらつき情報を読み出す手法を示してい
る。半導体装置内には、例えば上述の符号Ａ及びＢの手
法で使用した記憶媒体及び素子部品を内蔵させてもよ
い。ところで、半導体の製造処理はウェーハ単位で実施
するため、同じウェーハ、ダイではばらつきの傾向は同
じである。そのため、半導体装置内に受動部品を形成
し、その値を調べることにより、半導体装置自身の特性
のばらつきを知得することができる。
【００５０】符号Ｄは、半導体装置を実際に動作させ、
波形測定を行うことにより、特性ばらつき情報を得る手
法を示している。例えば、周知の時間分域反射率測定法
（ＴＤＲ：Time Domain Reflectometry）の技術を用
い、バッファを駆動させてそのバッファに返ってきた反
射波を計測することにより、半導体装置のばらつきを知
得することができる。また、バッファの出力タイミング
を変化させ、データ転送の成功／失敗の境界を調べるこ
とにより、半導体装置のばらつきを知得することができ
る。
【００５１】図６は、図１のシステムにおけるメモリコ
ントローラ４の内部に設けられるバッファ能力調整用回
路の一構成例を示す図である。なお、説明の簡単化のた
め、同図では一つの半導体メモリに対応する回路構成の
みを示しているが、実際には、調整の対象となる半導体
メモリの数と同じ数の調整用回路が設けられる。
【００５２】メモリコントローラ４の内部には、レジス
タ４１、信号制御部４２、ドライバ４３などが設けられ
る。
【００５３】レジスタ４１は、半導体装置のバッファ能
力を調整するためのバッファ能力調整用データを設定す
るためのものである。このレジスタ４１に対する設定処
理は、ＢＩＯＳ３などのソフトウェアによって行われ
る。
【００５４】信号制御部４２は、レジスタ４１に設定さ
れたデータの内容に従ってドライバ４３の信号出力を制
御する。
【００５５】ドライバ４３は、信号制御部４２に制御さ
れ、半導体装置へ供給すべき信号の強度を変更して出力
する。
【００５６】なお、上記回路構成は、図２や図３のシス
テムにおけるメモリコントローラ４にも適用できる。
【００５７】次に、図７を参照して、図１のシステムの
動作について説明する。システムの電源がオンされると
（ステップＡ１）、ＢＩＯＳ３が起動される（ステップ
Ａ２）。これにより、システム内のハードウェアに関す
る設定処理が行われる。その際に、メモリモジュール２
のＲＯＭ５に記憶されている特性ばらつき情報がＢＩＯ
Ｓ３によって読み出される（ステップＡ３）。
【００５８】そして、ＢＩＯＳ３により、読み出された
特性ばらつき情報に基づいて各半導体メモリのバッファ
能力の最適値が導出され（ステップＡ４）、半導体メモ
リ１ａ〜１ｄのバッファ能力を適度に調整するための設
定処理がメモリコントローラ４に対して行われる（ステ
ップＡ５）。
【００５９】メモリコントローラ４に対する設定処理が
行われると、その設定内容に従って、半導体メモリ１の
バッファ能力を適度にする信号強度の信号がメモリコン
トローラ４から半導体メモリ１に供給される（ステップ
Ａ６）。
【００６０】なお、上記ステップＡ４において導出され
たバッファ能力の最適値を所定の記憶部に保存してお
き、次回システムが起動されたときにはＲＯＭ５からの
読み出し処理を行わずに、保存しておいた最適値を使用
してメモリコントローラ４に対する設定処理を行うよう
にしてもよい。
【００６１】図２のシステムの動作は、図１のシステム
の動作と同様である。ただし、バッファ能力の調整の対
象は一つの半導体メモリ１となる。また、特性ばらつき
情報は半導体メモリ１内の記憶部に記憶されているた
め、特性ばらつき情報はその記憶部から読み出されるこ
とになる。
【００６２】次に、図８を参照して、図３のシステムの
動作について説明する。システムの電源がオンされると
（ステップＢ１）、ＢＩＯＳ３が起動される（ステップ
Ｂ２）。これにより、システム内のハードウェアに関す
る設定処理が行われる。その際に、半導体メモリ１の温
度を検出する温度センサから、温度情報がＢＩＯＳ３に
よって読み出される（ステップＢ３）。
【００６３】そして、ＢＩＯＳ３により、読み出された
温度情報に基づいて各半導体メモリのバッファ能力の最
適値が導出され（ステップＢ４）、半導体メモリ１ａ〜
１ｄのバッファ能力を適度に調整するための設定処理が
メモリコントローラ４に対して行われる（ステップＢ
５）。
【００６４】メモリコントローラ４に対する設定処理が
行われると、その設定内容に従って、半導体メモリ１の
バッファ能力を適度にする信号強度の信号がメモリコン
トローラ４から半導体メモリ１に供給される（ステップ
Ｂ６）。
【００６５】このように、本実施形態によれば、メモリ
モジュールや半導体メモリなどの半導体装置の特性ばら
つき情報もしくは特性情報、属性情報を予め所定の位置
に保存しておき、半導体装置の使用時にはその情報を参
照することによって半導体装置のバッファ能力を適度に
設定することが可能となる。また、半導体装置を実際に
動作させ、波形測定を行って特性ばらつき情報を得るこ
とによって半導体装置のバッファ能力を適度に設定する
ことも可能となる。また、半導体装置の温度情報を利用
することによっても、半導体装置のバッファ能力を適度
に設定することが可能となる。これにより、半導体装置
にて適切な信号品質が得られるため、当該半導体装置の
誤動作防止や素子破壊防止を実現できる。
【００６６】本発明は、上述した実施形態に限定される
ものではなく、その要旨を逸脱しない範囲内で種々変形
して実施することが可能である。
【００６７】
【発明の効果】以上詳記したように本発明によれば、半
導体装置のバッファ能力を適度に設定し、信号波形の品
質を向上させることが可能となる。
【図面の簡単な説明】
【図１】本発明の一実施形態に係る半導体バッファ能力
調整システムの構成を示す図。
【図２】図１に示したシステムの変形例を示す図。
【図３】図２に示したシステムの変形例を示す図。
【図４】半導体の入力信号波形を説明するための図。
【図５】半導体装置の特性ばらつき情報を取得する手法
を分類して示す図。
【図６】図１のシステムにおけるメモリコントローラの
内部に設けられるバッファ能力調整用回路の一構成例を
示す図。
【図７】図１のシステムの動作を説明するためのフロー
チャート。
【図８】図３のシステムの動作を説明するためのフロー
チャート。
【符号の説明】
１…半導体メモリ ２…メモリモジュール ３…ＢＩＯＳ ４…メモリコントローラ ５…ＲＯＭ ６…温度センサ ４１…レジスタ ４２…信号制御部 ４３…ドライバ

Claims (13)

    【特許請求の範囲】
  1. 【請求項１】半導体装置の固有の電気的特性を示す特性
    情報を記憶した記憶部を具備し、その記憶部に記憶され
    ている前記特性情報に基づいて、半導体装置のバッファ
    能力を調整可能としたことを特徴とする半導体装置。
  2. 【請求項２】前記特性情報は、前記半導体装置の製造段
    階において測定されたものであることを特徴とする請求
    項１記載の半導体装置。
  3. 【請求項３】半導体装置のスルーレート、ドライブ能
    力、電圧振幅、電流特性のうちの少なくとも一つを示す
    特性情報を記憶した記憶部を具備し、その記憶部に記憶
    されている特性情報を参照することによりバッファ能力
    を調整できるようにしたことを特徴とする半導体装置。
  4. 【請求項４】半導体装置の製造メーカ、製造工場、製造
    ロット、製造プロセスのうちの少なくとも一つを示す属
    性情報を記憶した記憶部を具備し、その記憶部に記憶さ
    れている属性情報を参照することによりバッファ能力を
    調整できるようにしたことを特徴とする半導体装置。
  5. 【請求項５】半導体装置の特性ばらつき情報、前記半導
    体装置の特性情報、前記半導体装置の属性情報のうちの
    少なくとも一つを記憶した記憶部を有する半導体装置
    と、 前記記憶部に記憶されている情報に基づいて前記半導体
    装置のバッファ能力を調整する手段とを具備したことを
    特徴とする半導体バッファ能力調整システム。
  6. 【請求項６】半導体装置の固有の電気的特性を示す特性
    情報を記憶した記憶部を具備する半導体装置と、 前記記憶手段から前記特性情報を読み出す手段と、 前記読み出した特性情報に基づいて半導体装置のバッフ
    ァ能力を求め、前記半導体装置のバッファ能力を調整す
    る手段とを具備したことを特徴とする半導体バッファ能
    力調整システム。
  7. 【請求項７】半導体装置と、 前記半導体装置の温度を検出する温度センサと、 前記温度センサから得られる温度情報に基づいて前記半
    導体装置のバッファ能力を調整する手段とを具備したこ
    とを特徴とする半導体バッファ能力調整システム。
  8. 【請求項８】半導体装置のバッファ能力を調整する半導
    体バッファ能力調整方法であって、 前記半導体装置の固有の電気的特性を示す特性情報を当
    該半導体装置の内部に予め記憶しておき、 前記特性情報に基づいて前記半導体装置のバッファ能力
    を調整することを特徴とする半導体バッファ能力調整方
    法。
  9. 【請求項９】前記特性情報は、前記半導体装置の製造段
    階において測定されたものであることを特徴とする請求
    項８記載の半導体バッファ能力調整方法。
  10. 【請求項１０】半導体装置のバッファ能力を調整する半
    導体バッファ能力調整方法であって、 前記半導体装置のスルーレート、ドライブ能力、電圧振
    幅、電流特性のうちの少なくとも一つを示す特性情報を
    当該半導体装置の内部に予め記憶しておき、 前記特性情報に基づいて前記半導体装置のバッファ能力
    を調整することを特徴とする半導体バッファ能力調整方
    法。
  11. 【請求項１１】半導体装置のバッファ能力を調整する半
    導体バッファ能力調整方法であって、 前記半導体装置の製造メーカ、製造工場、製造ロット、
    製造プロセスのうちの少なくとも一つを示す属性情報を
    当該半導体装置の内部に予め記憶しておき、 前記属性情報に基づいて前記半導体装置のバッファ能力
    を調整することを特徴とする半導体バッファ能力調整方
    法。
  12. 【請求項１２】半導体装置のバッファ能力を調整する半
    導体バッファ能力調整方法であって、 前記半導体装置の特性ばらつき情報、前記半導体装置の
    特性情報、前記半導体装置の属性情報のうちの少なくと
    も一つを当該半導体装置の内部に予め記憶しておき、 前記属性情報に基づいて前記半導体装置のバッファ能力
    を調整することを特徴とする半導体バッファ能力調整方
    法。
  13. 【請求項１３】半導体装置のバッファ能力を調整する半
    導体バッファ能力調整方法であって、 前記半導体装置の温度を温度センサで検出し、 前記温度センサから得られる温度情報に基づいて前記半
    導体装置のバッファ能力を調整することを特徴とする半
    導体バッファ能力調整方法。
JP2001205150A 2001-07-05 2001-07-05 半導体バッファ能力調整方法、半導体バッファ能力調整システム、及び半導体装置 Expired - Fee Related JP3588599B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2001205150A JP3588599B2 (ja) 2001-07-05 2001-07-05 半導体バッファ能力調整方法、半導体バッファ能力調整システム、及び半導体装置
TW091114660A TW591397B (en) 2001-07-05 2002-07-02 Adjusting method for semiconductor buffer capacity, electric system and semiconductor device
US10/187,846 US20030016574A1 (en) 2001-07-05 2002-07-03 Method of adjusting semiconductor buffer capability of semiconductor device, electronic system, and semiconductor device
CN02149887.3A CN1427348A (zh) 2001-07-05 2002-07-05 半导体缓冲能力调整方法、电子***和半导体器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001205150A JP3588599B2 (ja) 2001-07-05 2001-07-05 半導体バッファ能力調整方法、半導体バッファ能力調整システム、及び半導体装置

Publications (2)

Publication Number Publication Date
JP2003023349A true JP2003023349A (ja) 2003-01-24
JP3588599B2 JP3588599B2 (ja) 2004-11-10

Family

ID=19041517

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001205150A Expired - Fee Related JP3588599B2 (ja) 2001-07-05 2001-07-05 半導体バッファ能力調整方法、半導体バッファ能力調整システム、及び半導体装置

Country Status (4)

Country Link
US (1) US20030016574A1 (ja)
JP (1) JP3588599B2 (ja)
CN (1) CN1427348A (ja)
TW (1) TW591397B (ja)

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006127515A (ja) * 2004-10-25 2006-05-18 Samsung Electronics Co Ltd メモリモジュール内でのインターフェースタイミングを制御するメモリシステム及びタイミング制御方法
JP2007265393A (ja) * 2006-02-16 2007-10-11 Intel Corp オンダイ式熱センサを用いた温度管理
WO2007116486A1 (ja) * 2006-03-31 2007-10-18 Fujitsu Limited メモリ装置、その制御方法、その制御プログラム、メモリ・カード、回路基板及び電子機器
JP2007280289A (ja) * 2006-04-11 2007-10-25 Fujitsu Ltd 半導体装置及び信号処理方法
JP2008512749A (ja) * 2004-09-07 2008-04-24 インテル コーポレイション 隣り合わせで反転される、メモリのアドレス及びコマンドバス
JP2008147563A (ja) * 2006-12-13 2008-06-26 Sharp Corp ばらつきのあるｌｅｄによる均一バックライトの製造方法
WO2009139101A1 (ja) * 2008-05-13 2009-11-19 パナソニック株式会社 電子機器システム、および半導体集積回路のコントローラ
JP2010117987A (ja) * 2008-11-14 2010-05-27 Denso Corp メモリ制御装置、およびメモリ制御プログラム
JP2010178262A (ja) * 2009-02-02 2010-08-12 Fujitsu Semiconductor Ltd ドライバストレングス調整回路、半導体集積回路、及びドライバストレングスの調整方法
JP2011103147A (ja) * 2011-02-17 2011-05-26 Toshiba Corp 情報処理装置
WO2012095980A1 (ja) 2011-01-13 2012-07-19 富士通株式会社 メモリコントローラ、及び情報処理装置
JP2012155760A (ja) * 2012-05-11 2012-08-16 Toshiba Corp 記憶装置及び情報処理装置
JP2014194795A (ja) * 2005-09-02 2014-10-09 Metallum Inc Ｄｒａｍをスタックする方法及び装置
US9507739B2 (en) 2005-06-24 2016-11-29 Google Inc. Configurable memory circuit system and method
US10013371B2 (en) 2005-06-24 2018-07-03 Google Llc Configurable memory circuit system and method

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7844747B2 (en) * 2002-06-05 2010-11-30 Stmicroelectronics, Inc. Performance tuning using encoded performance parameter information
DE10343524B4 (de) * 2003-09-19 2005-07-21 Infineon Technologies Ag Verfahren und Vorrichtung zum Betreiben von elektronischen Halbleiterbausteinen über Signalleitungen
JPWO2007116487A1 (ja) * 2006-03-31 2009-08-20 富士通株式会社 メモリ装置、そのエラー訂正の支援方法、その支援プログラム、メモリ・カード、回路基板及び電子機器
JPWO2007116483A1 (ja) * 2006-03-31 2009-08-20 富士通株式会社 メモリ装置、その制御方法、その制御プログラム、メモリ・カード、回路基板及び電子機器
CN103324526B (zh) * 2012-03-19 2016-12-07 联想(北京)有限公司 一种调用传感器的方法
KR102555452B1 (ko) * 2018-08-16 2023-07-17 에스케이하이닉스 주식회사 반도체 메모리 장치, 이의 동작 방법 및 이를 포함하는 시스템

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5598540A (en) * 1992-09-30 1997-01-28 Texas Instruments Incorporated Memory module including read-write memory and read-only configuration memory accessed only sequentially and computer system using at least one such module
US5802550A (en) * 1996-01-17 1998-09-01 Apple Computer, Inc. Processor having an adaptable mode of interfacing with a peripheral storage device
JPH09293015A (ja) * 1996-04-24 1997-11-11 Mitsubishi Electric Corp メモリシステムおよびそれに用いられる半導体記憶装置
JP2000012787A (ja) * 1998-06-10 2000-01-14 Lucent Technol Inc 集積回路デバイスおよび集積回路に用いる抵抗性素子を形成する方法
WO2002069464A1 (fr) * 2001-02-23 2002-09-06 Fujitsu Limited Emetteur lumineux

Cited By (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008512749A (ja) * 2004-09-07 2008-04-24 インテル コーポレイション 隣り合わせで反転される、メモリのアドレス及びコマンドバス
JP2006127515A (ja) * 2004-10-25 2006-05-18 Samsung Electronics Co Ltd メモリモジュール内でのインターフェースタイミングを制御するメモリシステム及びタイミング制御方法
US10013371B2 (en) 2005-06-24 2018-07-03 Google Llc Configurable memory circuit system and method
US9507739B2 (en) 2005-06-24 2016-11-29 Google Inc. Configurable memory circuit system and method
JP2014194795A (ja) * 2005-09-02 2014-10-09 Metallum Inc Ｄｒａｍをスタックする方法及び装置
JP2007265393A (ja) * 2006-02-16 2007-10-11 Intel Corp オンダイ式熱センサを用いた温度管理
WO2007116486A1 (ja) * 2006-03-31 2007-10-18 Fujitsu Limited メモリ装置、その制御方法、その制御プログラム、メモリ・カード、回路基板及び電子機器
JPWO2007116486A1 (ja) * 2006-03-31 2009-08-20 富士通株式会社 メモリ装置、その制御方法、その制御プログラム、メモリ・カード、回路基板及び電子機器
US8159886B2 (en) 2006-03-31 2012-04-17 Fujitsu Limited Memory device, control method for the same, control program for the same, memory card, circuit board and electronic equipment
JP2007280289A (ja) * 2006-04-11 2007-10-25 Fujitsu Ltd 半導体装置及び信号処理方法
JP2008147563A (ja) * 2006-12-13 2008-06-26 Sharp Corp ばらつきのあるｌｅｄによる均一バックライトの製造方法
US8072832B2 (en) 2008-05-13 2011-12-06 Panasonic Corporation Electronic equipment system and semiconductor integrated circuit controller
WO2009139101A1 (ja) * 2008-05-13 2009-11-19 パナソニック株式会社 電子機器システム、および半導体集積回路のコントローラ
JP2010117987A (ja) * 2008-11-14 2010-05-27 Denso Corp メモリ制御装置、およびメモリ制御プログラム
JP2010178262A (ja) * 2009-02-02 2010-08-12 Fujitsu Semiconductor Ltd ドライバストレングス調整回路、半導体集積回路、及びドライバストレングスの調整方法
JP5541373B2 (ja) * 2011-01-13 2014-07-09 富士通株式会社 メモリコントローラ、及び情報処理装置
US9292424B2 (en) 2011-01-13 2016-03-22 Fujitsu Limited Memory controller and information processing apparatus
WO2012095980A1 (ja) 2011-01-13 2012-07-19 富士通株式会社 メモリコントローラ、及び情報処理装置
JP2011103147A (ja) * 2011-02-17 2011-05-26 Toshiba Corp 情報処理装置
JP2012155760A (ja) * 2012-05-11 2012-08-16 Toshiba Corp 記憶装置及び情報処理装置

Also Published As

Publication number Publication date
CN1427348A (zh) 2003-07-02
US20030016574A1 (en) 2003-01-23
TW591397B (en) 2004-06-11
JP3588599B2 (ja) 2004-11-10

Similar Documents

Publication Publication Date Title
JP2003023349A (ja) 半導体バッファ能力調整方法、半導体バッファ能力調整システム、及び半導体装置
US7602593B2 (en) Semiconductor device
US20060092715A1 (en) Circuit
EP3226014B1 (en) Method for estimating a level of damage or a lifetime expectation of a power semiconductor module comprising at least one die
US20170077927A1 (en) Resistance calibration method and related calibration system
US5498977A (en) Output driver having process, voltage and temperature compensation for delay and risetime
US6667651B2 (en) Voltage supply circuit and control method of the same
JP2005521925A (ja) ストロボ信号を遅延させるシステム及び方法
US6774655B2 (en) Semiconductor device, method of testing the semiconductor device, and semiconductor integrated circuit
US7190173B2 (en) Impedance calibration circuit and method thereof
US9620177B2 (en) Internal power supply circuit, semiconductor device, and semiconductor device manufacturing method
US20060217912A1 (en) Load fluctuation correction circuit, electronic device, testing device, and timing generating circuit
US6281738B1 (en) Bus driver, output adjusting method and driver
JP2000258257A (ja) 温度判定方法および装置
CN107168831B (zh) 内存的参考电压自适应装置、方法、***以及计算机
JP2022069430A (ja) 負性抵抗マージンテストを備えた発振回路
JP6426552B2 (ja) バーンイン試験装置及び方法
US6882593B2 (en) Adjustable clock driver circuit
JP7296915B2 (ja) 半導体スイッチ駆動装置及び電力変換装置
KR100364034B1 (ko) 부스트 회로
US8395952B2 (en) Semiconductor memory device with a skew signal generator for adjusting a delay interval of internal circuitry
JP5240523B2 (ja) 温度検出器、温度検出器用回路素子の調整装置および温度検出器用回路素子の調整方法
JP5314577B2 (ja) 半導体集積回路
US20220093138A1 (en) Memory system and sending signal adjustment method
JP2604378B2 (ja) 半導体集積回路のテスト回路

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040419

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040518

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040720

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040810

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040816

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070820

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080820

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090820

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees