JP2003023255A - ビルドアップ多層プリント配線板 - Google Patents
ビルドアップ多層プリント配線板Info
- Publication number
- JP2003023255A JP2003023255A JP2002175856A JP2002175856A JP2003023255A JP 2003023255 A JP2003023255 A JP 2003023255A JP 2002175856 A JP2002175856 A JP 2002175856A JP 2002175856 A JP2002175856 A JP 2002175856A JP 2003023255 A JP2003023255 A JP 2003023255A
- Authority
- JP
- Japan
- Prior art keywords
- via hole
- wiring board
- printed wiring
- inner via
- multilayer printed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
成精度に優れたビルドアップ多層プリント配線板を提供
すること。 【構成】 このビルドアップ多層プリント配線板1は、
バイアホール5,15,16が形成された絶縁層9と導
体回路層とを積層してなる。バイアホールのうち少なく
とも1つのインナーバイアホール5の表面は、導電性物
質7で平坦化されている。その上に積層された絶縁層9
のバイアホール15は、インナーバイアホール5のほぼ
軸線上に配置され、めっきにより電気的に接続されてい
る。
Description
成された絶縁層と導体回路層が積層されたビルドアップ
多層プリント配線板に関するものである。
R、携帯電話、携帯情報端末などにおいて小型化と高機
能化が急速に進んでいる。
配線板は、少ない層数でより高密度配線を実現するため
に、パターンの細線化とともにバイアホールの小径化が
強く求められている。
ント配線板としては、例えば図8に示すようなサブトラ
クティブプロセスとアディティブプロセスによる多層プ
リント配線板(6層板)20が知られている。
ーン22が形成された積層板21の両面にそれぞれ二層
の層間絶縁層23、24が形成され、その層間に導体パ
ターン28が形成されており、さらにその外層に導体パ
ターン29が形成されている。これらの導体パターン2
2、28、29は、それぞれインナーバイアホール2
5、26およびバイアホール27によって電気的に接続
されている。なお、インナーバイアホール25、26の
内部には、絶縁材が入り込んでいる。また多層プリント
配線板20では多層に積層した後スルーホールを形成す
るための貫通孔の形成を必要としないという特徴があ
る。
この多層プリント配線板は、全体の肉薄化および導体パ
ターン28、29のファイン化が可能なものである。従
って、図8のタイプの構成は、比較的高密度化や小型化
に適しているといえる。
ト配線板20には、以下に述べるような問題がある。前
述したように、多層プリント配線板20の各層の導体パ
ターン22、28、29は、インナーバイアホール2
5、26およびバイアホール27によって電気的に接続
されているが、前記インナーバイアホール25、26の
内部には、絶縁材が入り込んでいることから、その上部
(すなわち軸線上となる位置)に直接別のインナーバイ
アホールやバイアホールを形成することが困難であっ
た。そこで、従来においては、インナーバイアホールの
上部を避けて形成された接続用パッドの上に別のインナ
ーバイアホールやバイアホールが形成されている。
バイアホール25のランド25bに隣接して円形状をし
たパッド25aが形成されている。その接続用パッド2
5a上には、内層側の層間絶縁層23に属するインナー
バイアホール26が接続されている。前記インナーバイ
アホール26は、内層側の層間絶縁層23上に形成され
た接続用パッド26aに接続されている。そして、その
接続用パッド26a上には、外層側の層間絶縁層24に
属するバイアホール27が接続されている。つまり、従
来においては、インナーバイアホール25や26の上部
(すなわち、軸線上となる位置)を避けて接続用パッド
25a、26aを配置することが要求される。
パターン22、28の配線に利用できる領域が相対的に
減少することになるため、配線自由度の低下が避けられ
ない。よって、多層プリント配線板20の小型化や高密
度化を充分に達成することができない。
インナーバイアホール25に空洞部25cがあったり、
内層側の層間絶縁層23に属するインナーバイアホール
26に凹部26bがあるため、最外層の導体パターン2
9に凹凸ができ易いという問題がある。このように導体
の形成精度が悪い場合、仮にその導体パターン29がワ
イヤーボンディング用のボンディングパッドであるとす
ると、凹凸の存在によってボンディング精度が悪化す
る。その結果、多層プリント配線板20に対するLSI
チップやパッケージ等の実装が困難になる。
の如き従来技術の欠点を解消することができ、配線自由
度が高く、しかも導体パターンの形成精度に優れたビル
ドアップ多層プリント配線板を提供することにある。
板の両面にバイアホールが形成された絶縁層と導体回路
層が積層されたビルドアップ多層プリント配線板におい
て、前記バイアホールのうち少なくとも一つのインナー
バイアホールの表面が導電性物質により平坦化されてお
り、その上に積層された絶縁層のバイアホールが該イン
ナーバイアホールのほぼ軸線上に配置されめっきにより
電気的に接続されてなることを特徴とするビルドアップ
多層プリント配線板によって解決することができる。
ルの表面が導電性物質により平坦化されていることによ
って、その表面を接続用パッドとして使用することがで
きる。つまり、インナーバイアホールのほぼ軸線上に別
のバイアホールの底面を直接接続することが可能とな
る。従って、従来のビルドアップ多層プリント配線板と
異なり、インナーバイアホールの上部を避けて接続用パ
ッドを配置する必要がなくなる。
化することによって、インナーバイアホールの空洞部や
凹部に起因する層間絶縁層の落ち込みを防止することが
できる。従って、インナーバイアホールの上部にあたる
部分に形成された導体パターンに凹凸が生じることもな
く、高い信頼性で電子部品を搭載することができると同
時に、搭載される電子部品との半田付けやワイヤーボン
ディングに対しても良好な特性を有する。
する手段としては、インナーバイアホールの空洞部や凹
部に、導電性物質を充填することにより平坦化すること
が好ましい。また、前記インナーバイアホールの空洞部
や凹部に充填材を埋め込んで平坦化した後、表面にめっ
き被膜を形成することもできる。
多層プリント配線板の最外層に配設されるインナーバイ
アホールは、その表面を搭載される電子部品との半田付
けやワイヤーボンディング処理に対して、十分に平坦化
することが可能であるから、ビルドアップ多層プリント
配線板の最外層には所謂信号パターンを一切設けず、搭
載する電子部品と電気接続するための導体パターンのみ
とすることもできる。これによって、従来必要であった
ソルダーレジスト工程そのものを省略できることで、低
コスト化となるばかりか、実装電子部品に対する光学的
実装検査の際には、画像データ取り込範囲内に電子部品
実装パッド以外の導体パターンからの反射光(ノイズ)
がない状態で画像認識するこができ、検査精度を格段に
向上できる。
プリント配線板に具体化した一実施例を図1〜図7に基
づいて詳細に説明する。
板1が示されている。この多層プリント配線板1は、ベ
ース基板2の両面に薄膜配線層3を備える6層板であ
る。ベース基板2の両面には導体パターン4が形成され
ている。これらの導体パターン4は、ベース基板2を貫
通するように設けられたインナーバイアホール5によっ
て接続されている。なお、本実施例のインナーバイアホ
ール5は、その両端部に円形状のランド5cを有してい
る。
き層5bが形成されており、その銅めっき層5bによっ
て囲まれている空洞部5aには導電性物質としての銅ペ
ースト7が充填されている。インナーバイアホール5の
両端面は、銅ペースト7が充填されることによって平坦
化されている。
層側の層間絶縁層9及び外層側の層間絶縁層10の二層
構造からなる薄層配線層3が形成されている。内層側の
層間絶縁層9の表面には永久レジスト11が形成されて
いる。内層側の層間絶縁層9の表面のうち永久レジスト
11が形成されていない部分には、導体パターン12が
形成されている。同様に、外層側の層間絶縁層10の表
面には、永久レジスト13が形成されている。外層側の
層間絶縁層10の表面のうち永久レジスト13が形成さ
れていない部分には、導体パターン14が形成されてい
る。前記導体パターン14の一部は、LSIチップ等を
表面実装するための接続用パッドとなっている。また、
外層側の層間絶縁層10の表面は、一部を除いてソルダ
ーレジスト6によって被覆されている。なお、説明の便
宜上、前記導体パターン14のことをこれ以降「最外層
の導体パターン14」と呼ぶことにする。同様に導体パ
ターン12のことを「外層の導体パターン12」と、導
体パターン4のことを「内層の導体パターン4」とそれ
ぞれ呼ぶことにする。
インナーバイアホール15が形成されている。外層側の
層間絶縁層10にも、同様に層間接続用のバイアホール
16が形成されている。インナーバイアホール15とバ
イアホール16を構成している銅めっき層15b,16
bは、その中央部に凹部15a,16aを有している。
そして、内層側の層間絶縁層9に属するインナーバイア
ホール15の凹部15aには、導電性物質である銅ペー
スト7が充填されている。
ーバイアホール5の開口部から露呈している銅ペースト
7の一部に、内層側の層間絶縁層9に属するインナーバ
イアホール15の底面が電気的に接続されている。ま
た、インナーバイアホール15の凹部15aに充填され
た銅ペースト7上には、外層側の層間絶縁層10に属す
るバイアホール16の底面が電気的に接続されている。
従って、インナーバイアホール5とインナーバイアホー
ル15とバイアホール16とが、ほぼ一直線上に配置さ
れた状態となっている。即ち、この多層プリント配線板
1において、銅ペースト7は、いわばインナーバイアホ
ール15とバイアホール16のための接続用パッドの役
割を果たしている。
る手順を図2〜図7に基づいて簡単に説明する。まず、
ガラス布基材エポキシ樹脂を素材とした銅張積層板17
を用意し、その銅張積層板17に対してドリルにてバイ
アホール形成用孔18を設ける。次に、従来公知の手法
に従ってパネルめっき及びバイアホール内めっきを行
い、バイアホール形成用孔18内に銅めっき層5bを析
出させる。その結果、図2に示されるように銅張積層板
17にインナーバイアホール5が形成される。
イアホール5の空洞部5aに従来公知の銅ペースト7を
充填する。次に、充填された銅ペースト7の乾燥を行っ
た後、パターンエッチングを行う。すると、図4に示さ
れるように、所定形状をした内層の導体パターン4が形
成される。
銅張積層板17の両面に、樹脂マトリックス中に樹脂フ
ィラーが分散されたアディティブ用接着剤を塗布する。
ここで露光・現像を行うことによって、図5に示される
ようなバイアホール形成用孔19を有する内層側の層間
絶縁層9を形成する。このとき、バイアホール形成用孔
19は、銅ペースト7が充填されているインナーバイア
ホール5の位置に対応して設けられる。次に、粗化及び
触媒核付与を行った後、図6に示されるように、内層側
の層間絶縁層9上に永久レジスト11を形成する。次
に、無電解銅パターンめっきを行った後、前記銅ペース
ト7の充填を行う。上記の工程を経ると、図7に示され
るように、内層側の層間絶縁層9にインナーバイアホー
ル15と外層の導体パターン12が形成される。なお、
前記インナーバイアホール15のうちインナーバイアホ
ール5の軸線上に配置されたものについては、その底面
が同インナーバイアホール5の端面に接続された状態と
なる。
形成手順とほぼ同様の手順を経て、外層側の層間絶縁層
10及び最外層の導体パターン14等が形成される。前
記最外層の導体パターン14は、ソルダーレジスト6に
よって被覆される。一方、外層側の層間絶縁層10に属
するバイアホール16は、ソルダーレジスト6から露呈
した状態になる。即ち、この多層プリント配線板1にお
いて前記バイアホール16は、例えばLSIチップ等の
リードなどを実装するための外部接続端子として使用さ
れることになる。
多層プリント配線板1によると、インナーバイアホール
5の空洞部5aに銅ペースト7を充填することによっ
て、同インナーバイアホール5の開口部が封止されるこ
とになる。このとき、開口部から銅ペースト7の一部が
露呈することによって、インナーバイアホール5の両端
面が平坦な状態になる。よって、内層側の層間絶縁層9
に属するインナーバイアホール15の接続のための接続
用パッドとして、その露呈面を使用することができる。
つまり、インナーバイアホール5のほぼ軸線上に、イン
ナーバイアホール15の底面を接続することが可能とな
る。しかも、インナーバイアホール5側とインナーバイ
アホール15側とは、導電性物質である銅ペースト7を
介して電気的に接続されることになる。従って、従来の
ときとは異なり、インナーバイアホール5の上部を避け
るようにして接続用パッドを配置する必要がなくなる。
ナーバイアホール15の凹部15aに銅ペースト7が充
填されることによって、同インナーバイアホール15の
開口部側の端面も平坦な状態になる。このため、凹部1
5aに充填された銅ペースト7を、外層側の層間絶縁層
10に属するバイアホール16の接続のための接続用パ
ッドとして使用することが可能となる。よって、同イン
ナーバイアホール15のほぼ軸線上に、外層側となる層
間絶縁層10に属するバイアホール16の底面を接続す
ることができる。換言すると、インナーバイアホール1
5とバイアホール16を直列に配置できるということに
なる。しかも、インナーバイアホール15とバイアホー
ル16は、導電性物質である銅ペースト7を介して電気
的に接続されることになる。よって、従来のときとは異
なり、インナーバイアホール15の上部を避けるように
して接続用パッドを配置する必要がない。
の多層プリント配線板1の場合、インナーバイアホール
5とインナーバイアホール15とバイアホール16とが
ほぼ一直線上に配列された状態となっている。それゆ
え、この多層プリント配線板1にあっては、従来の多層
プリント配線板と比較して、導体パターン4,12,1
4の配線に利用できるエリアが相対的に大きくなってい
る。また、配線エリアの増加に伴って配線自由度も格段
に向上することになり、もって多層プリント配線板1の
小型化や高密度化を充分に達成することが可能となる。
加えて、設計自由度が向上する結果、配線の完全自動化
を行ううえで極めて好都合になる。そして、このような
配線の完全自動化が実現されることによって、設計期間
の短縮化やコストダウン等が達成されることになる。
は、インナーバイアホール5の空洞部5aが銅ペースト
7によって完全に封止された構成を採っている。このた
め、インナーバイアホール5の両端面が平坦化され、同
インナーバイアホール5の空洞部5aに起因する層間絶
縁層9,10の落ち込みが防止される。
縁層9に属するインナーバイアホール15の凹部15a
が銅ペースト7で完全に封止されることによって、イン
ナーバイアホール15の開口部側の端面が平坦化されて
いる。よって、同インナーバイアホール15の凹部15
aに起因する外層側の層間絶縁層10の落ち込みを防止
することができる。
バイアホール5やインナーバイアホール15のほぼ軸線
上に形成された外層の導体パターン12や最外層の導体
パターン14に凹凸が生じることがない。従って、本実
施例の多層プリント配線板1は、極めて寸法精度に優れ
た導体パターン12,14を有するものとなる。このた
め、仮に最外層の導体パターン14の一部をボンディン
グパッドとしたときでも、精度良くワイヤーボンディン
グを行うことができる。
側の層間絶縁層10の平坦性も改善されるため、多層プ
リント配線板1へICチップやLSIチップ等を表面実
装するにあたって極めて好都合になる。
板2となる銅張積層板17のみにインナーバイアホール
形成用孔18を透設するだけで足りる。よって、従来の
多層プリント配線板とは異なり、加工コストが安くな
る。
ることはなく、次のような構成に変更することが可能で
ある。例えば、 (a)空洞部5aや凹部15a,16aを充填するため
の導電性物質は、銅ペースト7に限定されることはな
く、その他の金属などを含むペーストであっても良い。
また、前記導電性物質は、銅めっき等であっても構わな
い。
ことはなく、例えばマスラミネーション方式によって作
製された多層板であっても良い。また、ベース基板2は
樹脂を主材とした基板に限定されるわけではない。その
代わりとして、例えば銅、アルミニウム、アルマイト、
鉄等の金属を主材としたものを使用しても良い。この種
の金属製ベース基板を選択すると、放熱性に優れた多層
プリント配線板を実現することができる。このため、発
熱量の大きなチップを多数個実装する場合などに好都合
である。
の片面のみであっても良い。また、必要に応じて薄膜配
線層3を更に多層化した構成とすることも可能である。
ップ多層プリント配線板によれば、配線自由度が高く、
しかも導体パターンの形成精度に優れたものとすること
ができるという優れた効果を奏する。
層プリント配線板を示す一部破断概略断面図である。
ネルめっきを行った状態を示す一部破断概略断面図であ
る。
施されたバイアホールの空洞部に銅ペーストが充填され
た状態を示す一部破断概略断面図である。
箔がパターンエッチングされた状態を示す一部破断概略
断面図である。
成用孔を有する内層側の層間絶縁層が形成された状態を
示す一部破断概略断面図である。
配置した状態を示す一部破断概略断面図である。
凹部に導電性物質が充填された状態を示す一部破断概略
断面図である。
断面図である。
線板の部分破断拡大概略平面図である。
基板、3…薄膜配線層、4…(内層の)導体パターン、
5…インナーバイアホール、5a…空洞部、7…導電性
物質としての銅ペースト、9…(内層側の)層間絶縁
層、10…(外層側の)層間絶縁層、12…(外層の)
導体パターン、14…(最外層の)導体パターン、15
…インナーバイアホール、15a…凹部、16…バイア
ホール、16a…凹部。
Claims (2)
- 【請求項1】 ベース基板の両面にバイアホールが形成
された絶縁層と導体回路層が積層されたビルドアップ多
層プリント配線板において、 前記バイアホールのうち少なくとも一つのインナーバイ
アホールの表面が導電性物質により平坦化されており、
その上に積層された絶縁層のバイアホールが該インナー
バイアホールのほぼ軸線上に配置されめっきにより電気
的に接続されてなることを特徴とするビルドアップ多層
プリント配線板。 - 【請求項2】 前記インナーバイアホール内には、導電
性物質が充填されてなる請求項1に記載のビルドアップ
多層プリント配線板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002175856A JP2003023255A (ja) | 2002-06-17 | 2002-06-17 | ビルドアップ多層プリント配線板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002175856A JP2003023255A (ja) | 2002-06-17 | 2002-06-17 | ビルドアップ多層プリント配線板 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP7620494A Division JPH07283539A (ja) | 1994-04-14 | 1994-04-14 | ビルドアップ多層プリント配線板 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2003023255A true JP2003023255A (ja) | 2003-01-24 |
Family
ID=19195226
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002175856A Pending JP2003023255A (ja) | 2002-06-17 | 2002-06-17 | ビルドアップ多層プリント配線板 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2003023255A (ja) |
-
2002
- 2002-06-17 JP JP2002175856A patent/JP2003023255A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100653249B1 (ko) | 메탈코어, 패키지 기판 및 그 제작방법 | |
US20050130480A1 (en) | Via providing multiple electrically conductive paths | |
US7087845B2 (en) | Metal core multilayer printed wiring board | |
JPH07283538A (ja) | 多層プリント配線板の製造方法 | |
JP2001053447A (ja) | 部品内蔵型多層配線基板およびその製造方法 | |
JP3577421B2 (ja) | 半導体装置用パッケージ | |
JPH07283539A (ja) | ビルドアップ多層プリント配線板 | |
JP2005236067A (ja) | 配線基板と配線基板の製造方法、および半導パッケージ | |
KR100536315B1 (ko) | 반도체 패키지 기판 및 그 제조 방법 | |
JPH05343856A (ja) | 多層プリント配線板およびその製造方法 | |
JP2003188509A (ja) | プリント配線基板 | |
JP2001189539A (ja) | プリント基板及びその電気部品実装方法 | |
JP2005236220A (ja) | 配線基板と配線基板の製造方法、および半導パッケージ | |
JP2003023255A (ja) | ビルドアップ多層プリント配線板 | |
JP2003023254A (ja) | ビルドアップ多層プリント配線板 | |
JPH11274734A (ja) | 電子回路装置およびその製造方法 | |
KR100601476B1 (ko) | 메탈코어를 이용한 패키지 기판 및 그 제조방법 | |
JP2003008218A (ja) | ビルドアップ多層プリント配線板 | |
JPH06152137A (ja) | 多層プリント板構造 | |
JPH01175296A (ja) | 多層印刷配線板装置 | |
JP2517315B2 (ja) | 電子回路パッケ―ジ | |
JPH01183196A (ja) | 多層印刷配線板装置の製造方法 | |
JP2874734B2 (ja) | 高周波デバイス用多層配線基板 | |
JP2000100988A (ja) | Pgaパッケージ | |
JP2004214703A (ja) | 多層プリント配線板の製造方法及び多層プリント配線板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Effective date: 20050913 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051114 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060530 |
|
A521 | Written amendment |
Effective date: 20060731 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20060810 |
|
A912 | Removal of reconsideration by examiner before appeal (zenchi) |
Effective date: 20060929 Free format text: JAPANESE INTERMEDIATE CODE: A912 |