JP2517315B2 - 電子回路パッケ―ジ - Google Patents
電子回路パッケ―ジInfo
- Publication number
- JP2517315B2 JP2517315B2 JP62243252A JP24325287A JP2517315B2 JP 2517315 B2 JP2517315 B2 JP 2517315B2 JP 62243252 A JP62243252 A JP 62243252A JP 24325287 A JP24325287 A JP 24325287A JP 2517315 B2 JP2517315 B2 JP 2517315B2
- Authority
- JP
- Japan
- Prior art keywords
- electronic circuit
- socket
- circuit package
- electronic
- hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/306—Lead-in-hole components, e.g. affixing or retention before soldering, spacing means
- H05K3/308—Adaptations of leads
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3447—Lead-in-hole components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/36—Assembling printed circuits with other printed circuits
- H05K3/368—Assembling printed circuits with other printed circuits parallel to each other
Landscapes
- Combinations Of Printed Boards (AREA)
Description
【発明の詳細な説明】 （産業上の利用分野） 本発明は、少ない占有空間で電子部品の高密度実装を
可能にする電子回路パッケージに関するもので、特にマ
ザーボードを利用する電子回路パッケージに関するもの
である。この電子回路パッケージは産業用及び高機能民
生用電子回路に利用されるものである。
可能にする電子回路パッケージに関するもので、特にマ
ザーボードを利用する電子回路パッケージに関するもの
である。この電子回路パッケージは産業用及び高機能民
生用電子回路に利用されるものである。
（従来の技術） 近年機器の小型化に伴って集積回路装置自体もより多
くの回路機能を持ち、可能な限り小型にする必要が生じ
ている。これに伴って電子回路技術の発達により、所謂
半導体素子等の電子部品の集積度は相当高度になってき
ている。また、このような電子部品に対する実装技術に
対しても、電子部品の高密度化に伴った高密度実装の要
求が高まってきているのも当然のことである。このよう
な電子部品の高密度実装に対処するために、従来より種
々な実装技術が開発されてきているが、それでも電子部
品の高密度化に充分対処することができる実装技術は未
だ開発途上にあるのが現実である。換言すれば、電子部
品の高密度化が先行しているのに対して、実装技術の高
密度化はこれを追う形で進行している現状なのである。
この１例として混成集積回路基板の両面に回路を設け両
面実装等がおこなわれている。しかしこれによっても実
装面積には限りがあり実装密度にも限界を生じる。
くの回路機能を持ち、可能な限り小型にする必要が生じ
ている。これに伴って電子回路技術の発達により、所謂
半導体素子等の電子部品の集積度は相当高度になってき
ている。また、このような電子部品に対する実装技術に
対しても、電子部品の高密度化に伴った高密度実装の要
求が高まってきているのも当然のことである。このよう
な電子部品の高密度実装に対処するために、従来より種
々な実装技術が開発されてきているが、それでも電子部
品の高密度化に充分対処することができる実装技術は未
だ開発途上にあるのが現実である。換言すれば、電子部
品の高密度化が先行しているのに対して、実装技術の高
密度化はこれを追う形で進行している現状なのである。
この１例として混成集積回路基板の両面に回路を設け両
面実装等がおこなわれている。しかしこれによっても実
装面積には限りがあり実装密度にも限界を生じる。
そこで、いわば２階だて構造を持つ電子回路パッケー
ジを作り実装密度を高めようという方法が特開昭61-598
63号公報に開示されている。これによれば、第６図に示
すように電子回路パッケージにリード端子を設け、この
リードをもう一つの電子回路パッケージ上のリード取付
用貫通穴を通して樹脂で固定し、さらにこのリードと取
付けられた電子回路パッケージのパターンとを半田等に
より電気的に接続して２階だての構造の電子回路パッケ
ージを形成することが示されている。これによりマザー
ボード上での実装密度は格段に向上しながらもマザーボ
ード上での占有面積を抑えることができ、機器の小型
化、高密度化に対応できるようになっている。
ジを作り実装密度を高めようという方法が特開昭61-598
63号公報に開示されている。これによれば、第６図に示
すように電子回路パッケージにリード端子を設け、この
リードをもう一つの電子回路パッケージ上のリード取付
用貫通穴を通して樹脂で固定し、さらにこのリードと取
付けられた電子回路パッケージのパターンとを半田等に
より電気的に接続して２階だての構造の電子回路パッケ
ージを形成することが示されている。これによりマザー
ボード上での実装密度は格段に向上しながらもマザーボ
ード上での占有面積を抑えることができ、機器の小型
化、高密度化に対応できるようになっている。
しかし、この対応においてしても実装面積の限界が最
大２倍であり、装置としての加工性低下やメンテナンス
が困難になり、多層化の際には、接続部に面積を取ら
れ、利用可能な実装面積が減少するという問題がある。
大２倍であり、装置としての加工性低下やメンテナンス
が困難になり、多層化の際には、接続部に面積を取ら
れ、利用可能な実装面積が減少するという問題がある。
（本発明が解決しようとする問題点） 本発明は、以上のような経緯からなされたもので、そ
の解決しようとする問題点は、実装面積の限界、加工性
の低下、メンテナンスの困難さである。
の解決しようとする問題点は、実装面積の限界、加工性
の低下、メンテナンスの困難さである。
そして、本発明の目的とするところは、簡単な構成で
あって従来技術を充分利用・発展させることができ、し
かも必要な実装密度、装置としての加工性の向上、メン
テナンスの容易さを提供することにある。すなわち本発
明の目的は、多大な実装面積を持ち、加工性が良く、メ
ンテナンスが容易であることによって小型でかつ部品実
装密度の高い電子回路パッケージの提供を実現すること
である。
あって従来技術を充分利用・発展させることができ、し
かも必要な実装密度、装置としての加工性の向上、メン
テナンスの容易さを提供することにある。すなわち本発
明の目的は、多大な実装面積を持ち、加工性が良く、メ
ンテナンスが容易であることによって小型でかつ部品実
装密度の高い電子回路パッケージの提供を実現すること
である。
（問題点を解決するための手段） 以上の問題点を解決するために本発明が採った手段
は、 「コンタクト部と接続ピンから形成されたICソケット
により三枚以上の電子回路パッケージを相互に接続して
多層構造とした電子回路パッケージにおいて、 ICソケットの接続ピン部を延長して少なくとも隣接す
る電子回路パッケージを貫通するピン長ICソケットを形
成し、当該接続ピン部を隣接しない電子回路パッケージ
上のICソケットのコンタクト部に組み合わせたことを特
徴とする電子回路パッケージ」である。
は、 「コンタクト部と接続ピンから形成されたICソケット
により三枚以上の電子回路パッケージを相互に接続して
多層構造とした電子回路パッケージにおいて、 ICソケットの接続ピン部を延長して少なくとも隣接す
る電子回路パッケージを貫通するピン長ICソケットを形
成し、当該接続ピン部を隣接しない電子回路パッケージ
上のICソケットのコンタクト部に組み合わせたことを特
徴とする電子回路パッケージ」である。
次に、本発明を、実施例に対応する第１図〜第６図を
参照して詳細に説明する。
参照して詳細に説明する。
第１図は本発明の実施例に係る電子回路パッケージの
斜視図である。ここで述べる電子回路パッケージとは、
ハイブリッドICもしくは、電子部品を搭載したプリント
配線基板を表わしている。また基板の材質は、ガラスエ
ポキシ系、金属複合板系、セラミック系の如なるものを
用いてもよい。
斜視図である。ここで述べる電子回路パッケージとは、
ハイブリッドICもしくは、電子部品を搭載したプリント
配線基板を表わしている。また基板の材質は、ガラスエ
ポキシ系、金属複合板系、セラミック系の如なるものを
用いてもよい。
さらに第２図は、本発明の実施例に係る電子回路パッ
ケージ基板の断面図である。この基板上には、ICソケッ
ト（16）が通る貫通孔（19）があり、半田付けランド
（18）によりICソケット（16）はこの基板と電気的接続
を得、同時に固定される。またICソケット（16）は第５
図に示す構造を持っており、コンタクト部（14）と接続
ピン部（15）から形成されている。この接続ピン部（1
5）の長さは、基板に電子部品を搭載した後、組み合わ
せる時に電子部品どうしが接触しないだけの長さを持っ
ていればよく、実際には8mm〜20mm位が使用可能な範囲
である。またこれと同様にして、複数個の電子回路パッ
ケージを形成する。ICソケット（16）を取付ける位置
は、各基板どうしが接続可能な位置にあれば良く、第１
図から第３図では、配置例として基板の両側に設けてい
る。そしてこれら複数個の電子回路パッケージを第１図
に示す様にICソケット（16）のコンタクト部（14）で接
続することにより、一つの電子回路パッケージ（22）と
して成立する。第４図は本発明に係る電子回路パッケー
ジ（22）の接続状態を示す拡大断面図である。この電子
回路パッケージにおいて、一部のICソケット（16）の接
続ピン部（15）は他のICソケットの接続ピン部（15）に
比べて長くなっており、隣接する電子回路パッケージを
貫通するピン長ICソケット（23）となっている。そし
て、このピン長ICソケット（23）より、向い合わせとな
っていない電子回路パッケージとの接続、つまり隣接し
ない電子回路パッケージ同士の接続をも可能にしてい
る。このときこのピン長ICソケット（23）が貫通する貫
通穴（24）は必ずしもスルーホールにする必要は無い。
ケージ基板の断面図である。この基板上には、ICソケッ
ト（16）が通る貫通孔（19）があり、半田付けランド
（18）によりICソケット（16）はこの基板と電気的接続
を得、同時に固定される。またICソケット（16）は第５
図に示す構造を持っており、コンタクト部（14）と接続
ピン部（15）から形成されている。この接続ピン部（1
5）の長さは、基板に電子部品を搭載した後、組み合わ
せる時に電子部品どうしが接触しないだけの長さを持っ
ていればよく、実際には8mm〜20mm位が使用可能な範囲
である。またこれと同様にして、複数個の電子回路パッ
ケージを形成する。ICソケット（16）を取付ける位置
は、各基板どうしが接続可能な位置にあれば良く、第１
図から第３図では、配置例として基板の両側に設けてい
る。そしてこれら複数個の電子回路パッケージを第１図
に示す様にICソケット（16）のコンタクト部（14）で接
続することにより、一つの電子回路パッケージ（22）と
して成立する。第４図は本発明に係る電子回路パッケー
ジ（22）の接続状態を示す拡大断面図である。この電子
回路パッケージにおいて、一部のICソケット（16）の接
続ピン部（15）は他のICソケットの接続ピン部（15）に
比べて長くなっており、隣接する電子回路パッケージを
貫通するピン長ICソケット（23）となっている。そし
て、このピン長ICソケット（23）より、向い合わせとな
っていない電子回路パッケージとの接続、つまり隣接し
ない電子回路パッケージ同士の接続をも可能にしてい
る。このときこのピン長ICソケット（23）が貫通する貫
通穴（24）は必ずしもスルーホールにする必要は無い。
第３図は本発明に係る電子回路パッケージ（22）をマ
ザーボート上に実装した例を示す図である。
ザーボート上に実装した例を示す図である。
（発明の作用） 本発明が以上のような手段をとることによって以下の
ような作用がある。
ような作用がある。
すなわち、本発明に係る電子回路パッケージにあって
は、第２図及び第４図に示すように、ICソケット（16）
及びピン長ICソケット（23）のコンタクト部（14）と接
続ピン部（15）とで電気的接続を得る構造を持つため複
数個の基板を接続部に面積を取られることなく基板面に
対して垂直方向に積み重ねることができ、また各基板の
取り付け、取り外しも容易にできる。
は、第２図及び第４図に示すように、ICソケット（16）
及びピン長ICソケット（23）のコンタクト部（14）と接
続ピン部（15）とで電気的接続を得る構造を持つため複
数個の基板を接続部に面積を取られることなく基板面に
対して垂直方向に積み重ねることができ、また各基板の
取り付け、取り外しも容易にできる。
また、ICソケット（16）及びピン長IC（23）と基板の
パターンを半田付けランドに半田によって電気的接続を
得る構造により、ICソケット（16）及びピン長ICソケッ
ト（23）を基板に対して固定もできる。
パターンを半田付けランドに半田によって電気的接続を
得る構造により、ICソケット（16）及びピン長ICソケッ
ト（23）を基板に対して固定もできる。
さらに、ピン長ICソケット（23）より、向い合わせと
なっていない電子回路パッケージ（22）との接続、つま
り隣接しない電子回路パッケージ（22）同士の接続をも
可能となっているため、より少ない占有空間で電子部品
の高密度実装が可能となる。
なっていない電子回路パッケージ（22）との接続、つま
り隣接しない電子回路パッケージ（22）同士の接続をも
可能となっているため、より少ない占有空間で電子部品
の高密度実装が可能となる。
（実施例） 次に、本発明を、実施例に基づいて詳細に説明する。
実施例１ 板厚1.1mmのガラス−エポキシ銅張積層板（両面銅箔7
0μｍ）に、通常のサブトラクティブ法にて内層導体回
路（12）を形成した後、ガラス−エポキシプリプレグ
（0.2mm厚）を用いて厚み18μｍの銅箔をプレス法によ
り張り合わせ多層基板を形成した。さらにこの多層基板
にスルーホールを形成するための貫通穴と第２スルーホ
ールを形成するための貫通穴（20）を設け、スルホール
及び外層導体回路の形成を行った後、外形加工を行い多
層プリント配線基板（11）を形成した。そして、この多
層プリント配線基板（11）の第２スルーホールにニッケ
ル−金メッキしたりん青銅製のICソケット（16）及びピ
ン長ICソケット（23）を挿入し、高融点半田デイップ法
により固定して電子回路用パッケージを製作し、さらに
このパッケージの半導体素子接続部に電子部品を半田に
よって固定した。
0μｍ）に、通常のサブトラクティブ法にて内層導体回
路（12）を形成した後、ガラス−エポキシプリプレグ
（0.2mm厚）を用いて厚み18μｍの銅箔をプレス法によ
り張り合わせ多層基板を形成した。さらにこの多層基板
にスルーホールを形成するための貫通穴と第２スルーホ
ールを形成するための貫通穴（20）を設け、スルホール
及び外層導体回路の形成を行った後、外形加工を行い多
層プリント配線基板（11）を形成した。そして、この多
層プリント配線基板（11）の第２スルーホールにニッケ
ル−金メッキしたりん青銅製のICソケット（16）及びピ
ン長ICソケット（23）を挿入し、高融点半田デイップ法
により固定して電子回路用パッケージを製作し、さらに
このパッケージの半導体素子接続部に電子部品を半田に
よって固定した。
実施例２ 板厚1.1mmのガラス−トリアジン銅張積層板（両面銅
箔18μｍ）に、通常のセミアディティブ法にて内層導体
回路（12）を形成した後、ガラス−トリアジンプリプレ
グ（0.2mm厚）を用いて厚み18μｍの銅箔をプレス法に
より張り合わせ多層基板を形成した。さらにこの多層基
板にスルーホールを形成するための貫通穴と第２スルー
ホールを形成するための貫通穴（20）設け、スルーホー
ル及び外層導体回路の形成を行った後、外形加工を行い
多層プリント配線基板（11）を形成した。そして、この
多層プリント配線基板（11）の第２スルーホールにニッ
ケル−金メッキしたりん青銅製のICソケット（16）及び
ピン長ICソケット（23）を挿入し高融点半田デイップ法
により固定して電子回路用パッケージを製作し、さらに
このパッケージの半導体素子接続部に電子部品を半田に
よって固定した。
箔18μｍ）に、通常のセミアディティブ法にて内層導体
回路（12）を形成した後、ガラス−トリアジンプリプレ
グ（0.2mm厚）を用いて厚み18μｍの銅箔をプレス法に
より張り合わせ多層基板を形成した。さらにこの多層基
板にスルーホールを形成するための貫通穴と第２スルー
ホールを形成するための貫通穴（20）設け、スルーホー
ル及び外層導体回路の形成を行った後、外形加工を行い
多層プリント配線基板（11）を形成した。そして、この
多層プリント配線基板（11）の第２スルーホールにニッ
ケル−金メッキしたりん青銅製のICソケット（16）及び
ピン長ICソケット（23）を挿入し高融点半田デイップ法
により固定して電子回路用パッケージを製作し、さらに
このパッケージの半導体素子接続部に電子部品を半田に
よって固定した。
実施例３ 板厚1.1mmのガラス−ポリイミド銅張積層板（両面銅
箔18μｍ）に、通常のセミアディティブ法にて内層導体
回路（12）を形成した後、ガラス−ポリイミドプリプレ
グ（0.2mm厚）を用いて厚み18μｍの銅箔をプレス法に
より張り合わせ多層基板を形成した。さらにこの多層基
板にスルーホールを形成するための貫通穴と第２スルー
ホールを形成するための貫通穴（20）を設け、スルーホ
ール及び外層導体回路の形成を行った後、外形加工を行
い多層プリント配線基板（11）を形成した。そして、こ
の多層プリント配線基板（11）の第２スルーホールにコ
ンタクト部をニッケル−金メッキしピン部を半田メッキ
したICソケット（16）及びピン長ICソケット（23）を挿
入し高融点半田デイップ法により固定して電子回路用パ
ッケージを製作し、さらにこのパッケージの半導体素子
接続部に電子部品を半田によって固定し、エポキシ系樹
脂でモールドした。
箔18μｍ）に、通常のセミアディティブ法にて内層導体
回路（12）を形成した後、ガラス−ポリイミドプリプレ
グ（0.2mm厚）を用いて厚み18μｍの銅箔をプレス法に
より張り合わせ多層基板を形成した。さらにこの多層基
板にスルーホールを形成するための貫通穴と第２スルー
ホールを形成するための貫通穴（20）を設け、スルーホ
ール及び外層導体回路の形成を行った後、外形加工を行
い多層プリント配線基板（11）を形成した。そして、こ
の多層プリント配線基板（11）の第２スルーホールにコ
ンタクト部をニッケル−金メッキしピン部を半田メッキ
したICソケット（16）及びピン長ICソケット（23）を挿
入し高融点半田デイップ法により固定して電子回路用パ
ッケージを製作し、さらにこのパッケージの半導体素子
接続部に電子部品を半田によって固定し、エポキシ系樹
脂でモールドした。
上記の方法により、異なった機能を持つ電子回路パッ
ケージをまた２個作製し、これらをICソケット（16）及
びピン長ICソケット（23）のコンタクト部（14）と各接
続ピン部（15）により電気的に接続することにより、３
個でもって第４図に示す構造を持った一つの電子回路パ
ッケージ（22）を得た。
ケージをまた２個作製し、これらをICソケット（16）及
びピン長ICソケット（23）のコンタクト部（14）と各接
続ピン部（15）により電気的に接続することにより、３
個でもって第４図に示す構造を持った一つの電子回路パ
ッケージ（22）を得た。
（発明の効果） 以上詳述した通り本発明に係るピン長ICソケットで接
続された多層構造を持つ電子回路パッケージにあって
は、上記実施例に示した如く、「コンタクト部と接続ピ
ン部から形成されたICソケットにより三枚以上の電子回
路パッケージを相互に接続して多層構造とした電子回路
パッケージにおいて、ICソケットの接続ピン部を延長し
て少なくとも隣接する電子回路パッケージを貫通するピ
ン長ICソケットを形成し、当該接続ピン部を隣接しない
電子回路パッケージ上のICソケットのコンタクト部に組
み合わせたこと」に構成上の特徴があり、これにより簡
単な構成であって従来の問題点を解決した電子回路パッ
ケージを提供することができるのである。
続された多層構造を持つ電子回路パッケージにあって
は、上記実施例に示した如く、「コンタクト部と接続ピ
ン部から形成されたICソケットにより三枚以上の電子回
路パッケージを相互に接続して多層構造とした電子回路
パッケージにおいて、ICソケットの接続ピン部を延長し
て少なくとも隣接する電子回路パッケージを貫通するピ
ン長ICソケットを形成し、当該接続ピン部を隣接しない
電子回路パッケージ上のICソケットのコンタクト部に組
み合わせたこと」に構成上の特徴があり、これにより簡
単な構成であって従来の問題点を解決した電子回路パッ
ケージを提供することができるのである。
すなわち、本発明に係るピン長ICソケットで接続された
多層構造を持つ電子回路パッケージにあっては、各基板
を垂直方向に重ねることによって、小型化かつ電子部品
の高密度化が実現でき、また半田によってICソケット及
びピン長ICソケットを基板に固定することにより製造上
の加工性も向上する。そして各基板の取り付け、取り外
しが容易であることから製造後のメンテナンスの容易さ
が実現されている。さらに各電子回路パッケージの取替
が自由であるため、回路動作の変更においても時間面や
コスト面で多大な効果を発揮する。加えて、ピン長ICソ
ケットより、隣接しない電子回路パッケージ同士の接続
もでき、より少ない占有空間で電子部品の高密度実装が
できる。
多層構造を持つ電子回路パッケージにあっては、各基板
を垂直方向に重ねることによって、小型化かつ電子部品
の高密度化が実現でき、また半田によってICソケット及
びピン長ICソケットを基板に固定することにより製造上
の加工性も向上する。そして各基板の取り付け、取り外
しが容易であることから製造後のメンテナンスの容易さ
が実現されている。さらに各電子回路パッケージの取替
が自由であるため、回路動作の変更においても時間面や
コスト面で多大な効果を発揮する。加えて、ピン長ICソ
ケットより、隣接しない電子回路パッケージ同士の接続
もでき、より少ない占有空間で電子部品の高密度実装が
できる。
第１図は、本発明に係る電子回路パッケージの斜視図で
あり、第２図は、第１図に示したこの電子回路パッケー
ジを複数個用いてICソケット及びピン長ICソケットのコ
ンタクト部を通して接続し、一つの電子回路パッケージ
とすることを示した断面図である。第３図は、この電子
回路パッケージをマザーボード上に装着することを示し
た斜視図である。第４図は電子回路パッケージの接続状
態を示す拡大断面図である。第５図はICソケット及びピ
ン長ICソケットの構造を示す断面図である。第６図は従
来の電子回路パッケージの例の断面図である。 符号の説明 10……電子回路パッケージ、11……プリント配線基板、
12……内層導体回路、13……外層導体回路、14……コン
タクト部、15……接続ピン部、16……ICソケット、17…
…半田、18……モールド用エポキシ系樹脂、19……半田
付けランド、20……ICソケット用貫通穴、21……電子部
品、22……電子回路パッケージ、23……ピン長ICソケッ
ト、24……ピン長ICソケットの接続ピン部が通る貫通
穴。
あり、第２図は、第１図に示したこの電子回路パッケー
ジを複数個用いてICソケット及びピン長ICソケットのコ
ンタクト部を通して接続し、一つの電子回路パッケージ
とすることを示した断面図である。第３図は、この電子
回路パッケージをマザーボード上に装着することを示し
た斜視図である。第４図は電子回路パッケージの接続状
態を示す拡大断面図である。第５図はICソケット及びピ
ン長ICソケットの構造を示す断面図である。第６図は従
来の電子回路パッケージの例の断面図である。 符号の説明 10……電子回路パッケージ、11……プリント配線基板、
12……内層導体回路、13……外層導体回路、14……コン
タクト部、15……接続ピン部、16……ICソケット、17…
…半田、18……モールド用エポキシ系樹脂、19……半田
付けランド、20……ICソケット用貫通穴、21……電子部
品、22……電子回路パッケージ、23……ピン長ICソケッ
ト、24……ピン長ICソケットの接続ピン部が通る貫通
穴。
Claims (1)
- 【請求項１】コンタクト部と接続ピンから形成されたIC
ソケットにより三枚以上の電子回路パッケージを相互に
接続して多層構造とした電子回路パッケージにおいて、 前記ICソケットの接続ピン部を延長して少なくとも隣接
する電子回路パッケージを貫通するピン長ICソケットを
形成し、当該接続ピン部を隣接しない電子回路パッケー
ジ上のICソケットのコンタクト部に組み合わせたことを
特徴とする電子回路パッケージ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62243252A JP2517315B2 (ja) | 1987-09-28 | 1987-09-28 | 電子回路パッケ―ジ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62243252A JP2517315B2 (ja) | 1987-09-28 | 1987-09-28 | 電子回路パッケ―ジ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6484740A JPS6484740A (en) | 1989-03-30 |
| JP2517315B2 true JP2517315B2 (ja) | 1996-07-24 |
Family
ID=17101104
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62243252A Expired - Lifetime JP2517315B2 (ja) | 1987-09-28 | 1987-09-28 | 電子回路パッケ―ジ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2517315B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR0147259B1 (ko) * | 1994-10-27 | 1998-08-01 | 김광호 | 적층형 패키지 및 그 제조방법 |
| JP2778575B2 (ja) * | 1996-03-29 | 1998-07-23 | 日本電気株式会社 | プリント基板の接続方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61131087U (ja) * | 1985-02-05 | 1986-08-16 | ||
| JPS61183589U (ja) * | 1985-05-08 | 1986-11-15 |
-
1987
- 1987-09-28 JP JP62243252A patent/JP2517315B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6484740A (en) | 1989-03-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5036431A (en) | Package for surface mounted components | |
| US7491896B2 (en) | Information handling system utilizing circuitized substrate with split conductive layer | |
| KR101298280B1 (ko) | 임베디드 인쇄회로기판 및 이의 제조 방법 | |
| KR100499008B1 (ko) | 비아홀이 필요없는 양면 인쇄회로기판 및 그 제조방법 | |
| JP6226167B2 (ja) | 多層配線板 | |
| US11690173B2 (en) | Circuit board structure | |
| JP2010016339A (ja) | 多層フレキシブルプリント回路基板を用いたモジュールおよびその製造方法 | |
| KR20090037811A (ko) | 배선 기판 | |
| JPH07283539A (ja) | ビルドアップ多層プリント配線板 | |
| US6734369B1 (en) | Surface laminar circuit board having pad disposed within a through hole | |
| JP2517315B2 (ja) | 電子回路パッケ―ジ | |
| JPS63114299A (ja) | プリント配線板 | |
| US7157647B2 (en) | Circuitized substrate with filled isolation border, method of making same, electrical assembly utilizing same, and information handling system utilizing same | |
| JP2649252B2 (ja) | 多層プリント配線板 | |
| JPH11112111A (ja) | プリント配線板 | |
| JPS5987896A (ja) | 多層プリント基板 | |
| JP2623980B2 (ja) | 半導体搭載用リード付き基板の製造法 | |
| CN220307461U (zh) | 电路板和组合电路板 | |
| JP2874734B2 (ja) | 高周波デバイス用多層配線基板 | |
| JPS6236900A (ja) | 複合プリント配線板の製造方法 | |
| JP2006186149A (ja) | プリント基板および電子機器 | |
| WO2010029611A1 (ja) | 多層フレキシブルプリント配線基板及び電子装置 | |
| JPS63254760A (ja) | 表面実装部品用パツケ−ジ | |
| JP2867631B2 (ja) | 半導体チップキャリア | |
| KR101926729B1 (ko) | 인쇄회로기판 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080430 Year of fee payment: 12 |